CN1790302A - 数据处理系统、访问控制方法和访问控制设备 - Google Patents

数据处理系统、访问控制方法和访问控制设备 Download PDF

Info

Publication number
CN1790302A
CN1790302A CNA2005101317109A CN200510131710A CN1790302A CN 1790302 A CN1790302 A CN 1790302A CN A2005101317109 A CNA2005101317109 A CN A2005101317109A CN 200510131710 A CN200510131710 A CN 200510131710A CN 1790302 A CN1790302 A CN 1790302A
Authority
CN
China
Prior art keywords
access
request
data
output
content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101317109A
Other languages
English (en)
Other versions
CN100462950C (zh
Inventor
森嶋真一
中川真悟
村田雅和
吉川润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1790302A publication Critical patent/CN1790302A/zh
Application granted granted Critical
Publication of CN100462950C publication Critical patent/CN100462950C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • G06F3/0613Improving I/O performance in relation to throughput
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659Command handling arrangements, e.g. command buffers, queues, command scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices
    • G06F3/0689Disk arrays, e.g. RAID, JBOD

Abstract

提供一种当多个处理器访问存储器时可提高对存储器的访问效率的数据处理系统。一个输入/输出处理设备执行的仲裁程序为对RAID的访问请求确定优先级,以将具有最高优先级的访问许可给予与再现端口相联系的访问请求。仲裁程序向其他输入/输出处理设备执行的已仲裁程序通知确定的结果。

Description

数据处理系统、访问控制方法和访问控制设备
相关申请的交叉引用
本发明包括与2004年12月13日在日本专利局提交的申请号为2004-360261的日本专利申请相关的主题,其内容在此结合,作为参考。
技术领域
本发明涉及一种数据处理系统、访问控制方法和访问控制设备,用于当来自向存储装置输出数据的多个处理装置的访问请求存在竞争时,对所述竞争进行仲裁。
背景技术
举例来说,存在一种系统,在该系统中多个处理器访问廉价盘冗余阵列(RAID)或其它存储设备并以预定的输出速率传输(广播)从存储设备读出的内容数据。例如说,为了不同于上述的传输的其它各种目的,处理器访问存储设备。这样的系统使用时隙系统以可靠地分配固定时间,在所述固定时间内多个处理器或其端口的每一个被许可在预定的周期访问存储设备。由此,多个处理器或其端口的每一个在分配给其自身的时隙期间访问存储设备(参见日本专利公开(A)11-232205号)。
但是,在上述使用常规时隙系统的系统中,由于时隙在甚至没有访问存储设备时就被自动分配给多个处理器或其端口并且访问经常在没有使用所有的时隙周期时就结束了,出现了对存储设备访问低效的问题。
发明内容
因此需要提供一种当多个处理装置访问存储装置时可以提高对存储装置的访问效率的数据处理系统、访问控制方法和访问控制设备。
根据本发明的第一方面,提供一种数据处理系统,所述数据处理系统包括:存储装置;多个处理装置,用于通过数据传输线访问存储装置并输出从存储装置读出的数据;和仲裁装置,用于响应来自多个处理装置的访问请求来仲裁多个处理装置通过数据传输线对存储装置的访问,其中,仲裁装置根据对于访问请求类型预先确定的优先级,确定用于向由多个处理装置输入的多个访问请求授予数据传输线使用权的使用权顺序,并根据确定的使用权顺序向多个访问请求依次授予使用权,每个处理装置在从仲裁装置接收到使用权的条件下,通过数据传输线访问存储装置。
根据本发明的第二方面,提供一种访问控制方法,用于控制多个处理装置通过数据传输线对存储装置的访问,所述访问控制方法包括:第一步,多个处理装置向仲裁装置输出访问请求;第二步,仲裁装置根据对于访问请求类型预先确定的优先级,确定用于向第一步中输入的多个访问请求授予数据传输线使用权的使用权顺序;第三步,根据第二步中确定的使用权顺序,向多个访问请求依次授予使用权;和第四步,在处理装置在第三步中接收到对第一步中输出的访问请求的使用权的条件下,处理装置通过数据传输线访问存储装置。
根据本发明的第三方面,提供一种访问控制设备,用于控制多个处理装置通过数据传输线对存储装置的访问,所述访问控制设备包括:接口,用于从多个处理装置接收访问请求作为输入;确定装置,用于根据关于访问请求类型预先确定的优先级,确定用于向从接口输入的多个访问请求授予数据传输线使用权的使用权顺序;和使用权授予装置,用于根据由确定装置确定的使用权顺序向多个访问请求依次授予使用权。
根据本发明,能够提供一种当多个处理装置访问存储装置时,通过确定用于向来自多个处理装置对存储装置的访问请求授予数据传输线使用权的使用权顺序,进而提高对存储装置的访问效率的数据处理系统、访问控制方法和访问控制设备。
附图说明
通过结合附图对本发明的优选实施例进行描述,本发明的这些和其他目的和特性将会变得更加清楚,其中:
图1是根据本发明实施例的内容广播和编辑系统的整体构造图;
图2是图1所示的输入/输出处理设备的构造图;
图3阐明了图2所示的仲裁程序A_PRG和已仲裁程序R_PRG的功能;
图4阐明了与图2所示的与端口联系的访问请求的优先级;
图5是阐明图2所示的输入/输出处理设备的已仲裁程序R_PRG向仲裁程序A_PRG输出访问请求的操作示例的流程图;
图6是延续图5的流程图,阐明了图2所示的输入/输出处理设备的已仲裁程序R_PRG向仲裁程序A_PRG输出访问请求的操作示例;
图7是阐明在第一操作示例中输入/输出处理设备输出访问请求后,实际访问RAID的操作示例的流程图;
图8是阐明在第一操作示例中输入/输出处理设备接收到访问请求作为输入的情况下的操作示例的流程图;
图9阐明了本实施例的内容广播和编辑系统的操作的第四示例;
图10A至图10P阐明了本发明实施例的内容广播和编辑系统的操作的第四示例;
图11A至图11B阐明了本发明实施例的效果。
具体实施方式
下文将阐明根据本发明实施例的内容广播和编辑系统1。
图1是根据本发明实施例的内容广播和编辑系统1的整体构造图。如图1所示,内容广播和编辑系统1具有广播系统3和编辑终端30_1和30_2。如图1所示,广播系统3具有例如RAID 10_1至10_4、数据总线12、控制信号线17、操作单元18、管理服务器20、中继服务器22、和输入/输出处理设备24_1至24_4。
〔RAID 10_1至10_4〕
RAID 10_1至10_4被连接到数据总线12。RAID 10_1至10_4存储将被输入/输出处理设备24_1至24_4广播的内容数据。RAID 10_1至10_4存储在不同的RAID中被散开的各个内容数据。
〔操作单元18〕
操作单元18是操作按钮、遥控器、计算机等,并响应用户的操作向输入/输出处理设备24_1至24_4输出操作信号。
〔管理服务器20〕
管理服务器20保留存储在RAID 10_1至10_4中的内容数据的存储地址、文件名、属性数据等,并响应于输入/输出处理设备24_1至24_4和中继服务器22的请求通过控制信号线17向其输出管理数据。举例来说,控制信号线17是以太网。
〔中继服务器22〕
中继服务器22中继数据总线12和被连接到编辑终端30_1至30_2的网络32之间的内容数据的输入/输出(发送/接收)。此外,中继服务器22中继编辑终端30_1和30_2、输入/输出处理设备24_1至24_4和管理服务器20之间管理数据和控制信号的输入/输出。编辑终端30_1和30_2通过中继服务器22和数据总线12从RAID 10_1至10_4读出例如内容数据,并利用此内容数据执行编辑。而且,编辑终端30_1和30_2将通过编辑产生的内容数据写入RAID 10_1至10_4。编辑终端30_1和30_2对RAID 10_1至10_4的访问由异步系统实现,不保证数据传送速率。
〔输入/输出处理设备24_1至24_4〕。
图2是如图1所示的输入/输出处理设备24_1至24_4的构造图。如图2所示,输入/输出处理设备24_1至24_4的每一个例如都具有通过数据线57连接的输入/输出电路50、控制接口51、总线接口52、存储器54和处理电路56。
输入/输出电路50具有例如再现端口P1、记录端口P2、预览端口P3、异步端口P4、再现缓冲存储器B1、记录缓冲存储器B2、预览缓冲存储器B3和异步缓冲存储器B4。注意,在图2所示的示例中,列举说明了提供四套端口和缓冲存储器的情况,但是可以提供任何数目的端口和缓冲存储器。
再现端口P1向内容广播和编辑系统1的外部输出从如图1所示的RAID10_1至10_4读出的将被广播的内容数据。再现缓冲存储器B1暂时存储上述从RAID 10_1至10_4读出并输出至再现端口P1的将被广播的内容数据。在本实施例中,是为了,例如说,广播的目的,而使用通过再现端口P1对外部输出内容数据。要求保证预先确定的输出速率。即,要求存储在再现缓冲存储器B1中的数据量(存储量)变为零,也就是,不发生下溢。
记录端口P2从内容广播和编辑系统1的外部接收例如内容数据作为输入。记录缓冲存储器B2在将由记录端口P2输入的内容数据写入RAID 10_1至10_4之前暂时存储所述内容数据。在本实施例中,要求记录缓冲存储器B2不会由于存储从外部输入的内容数据而溢出。
预览端口P3向内容广播和编辑系统1的外部输出例如从如图1所示的RAID 10_1至10_4读出的将被预览(广播)的内容数据。预览缓冲存储器B3暂时存储从RAID 10_1至10_4读出并被输出到预览端口P3的将被预览的内容数据。异步端口P4通过内容广播和编辑系统1的外接未示出网络,与其它计算机等异步地传送内容数据。异步缓冲存储器B4暂时存储通过异步端口P4传送的内容数据。注意在本实施例中,对于通过预览端口P3和异步端口P4的内容数据的输出,输出速率并未得到保证。
控制接口51通过控制信号线17与其它输入/输出处理设备24_1至24_4、管理服务器20和中继服务器22输入/输出控制信号。总线接口52通过图1中所示的数据总线12与RAID 10_1至10_4输入/输出内容数据。总线接口52可在每一定时使用任何一个端口(输入/输出处理电路24_1至24_4)。每个存储器54存储程序M_PRG、仲裁程序A_PRG(只有输入/输出处理设备241)和已仲裁程序R_PRG。输入/输出处理设备24_1至24_4的每一个的存储器54存储用于规定每个基本功能的程序M_PRG。此外,如图3所示,输入/输出处理设备24_1的存储器54存储仲裁程序A_PRG和已仲裁程序R_PRG。而且,输入/输出处理设备24_1至24_4的每一个的存储器54存储已仲裁程序R_PRG。注意中继服务器22也存储已仲裁程序R_PRG。
已仲裁程序R_PRG向输入/输出处理设备24_1的仲裁程序A_PRG输出用于请求访问RAID 10_1至10_4的访问请求。仲裁程序A_PRG仲裁从输入/输出处理设备24_1至24_4的已仲裁程序R_PRG输入的访问请求,并给予对RAID 10_1至10_4的访问许可(数据总线12的使用权)。仲裁程序A_PRG按照例如图4所示再现端口P1、记录端口P2、预览端口P3和异步端口P4的顺序来规定更高的优先级,通过利用这些作为一个队列的端口来存储与内容数据的输入/输出联系的访问请求,并根据规定的优先级确定访问许可顺序。在本实施例中,通过这样的方法,访问许可顺序被确定,以将与最高优先级联系的访问许可给予与再现端口P1联系的访问请求,因此,即使不象常规系统中那样以恒定周期向端口分配具有固定时间长度的时隙,也可能保证通过再现端口P1对外部的内容数据输出的输出速率。注意,相同的优先级也可能被给予再现端口P1和记录端口P2。稍后将详细阐明基于已仲裁程序R_PRG和仲裁程序A_PRG的输入/输出处理设备24_1至24_4的处理。
输入/输出处理设备24_1至24_4的处理电路56基于存储在存储器54中的程序M_PRG,执行电路的预定处理(数据输入/输出处理)。此外,输入/输出处理设备24_1至24_4的处理电路56基于存储在存储器54中的已仲裁程序R_PRG,一同控制对RAID 10_1至10_4的访问请求以及程序M_PRG规定的处理。而且,输入/输出处理设备24_1的处理电路56基于存储在存储器54中的仲裁程序A_PRG,仲裁来自输入/输出处理设备24_1至24_4执行的已仲裁程序R_PRG的访问请求。
以下,如图1所示的广播系统3的操作示例将被阐明。
〔第一操作示例〕
以下,输入/输出处理设备24_1至24_4的已仲裁程序R_PRG向输入/输出处理设备14的仲裁程序A_PRG输出访问请求的操作的示例将被阐明。图5和图6是阐明操作示例的流程图。以下将阐明图5和图6的步骤。根据已仲裁程序R_PRG,输入/输出处理设备24_1至24_4的处理电路56执行图5和图6中的处理。
步骤ST1:
输入/输出处理设备24_1至24_4的每一个的处理电路56监视再现缓冲存储器B1的存储量。当判定存储量变为预定阈值THR或更少时,例程进行到步骤ST2,而当未作此判定时,例程进行到步骤ST3。
步骤ST2:
输入/输出处理设备24_1的处理电路56向由自身执行的仲裁程序A_PRG输出再现访问请求。而且,输入/输出处理设备24_1至24_4的每一个的处理电路56通过图1中所示的控制信号线17,向输入/输出处理设备24_1执行的仲裁程序A_PRG输出再现访问请求。
步骤ST3:
输入/输出处理设备24_1至24_4的每一个的处理电路56监视记录缓冲存储器B2的存储量。当判定存储量变为预定阈值TH或更多时,例程进行到步骤ST4,而当未作此判定时,例程进行到步骤ST5。
步骤ST4:
输入/输出处理设备24_1的处理电路56向由自身执行的仲裁程序A_PRG输出记录访问请求。而且,输入/输出处理设备24_1至24_4的每一个的处理电路56通过图1中所示的控制信号线17,向输入/输出处理设备24_1执行的仲裁程序A_PRG输出记录访问请求。
步骤ST5:
输入/输出处理设备24_1至24_4的每一个的处理电路56监视预览缓冲存储器B3的存储量。当判定存储量变为预定阈值THR或更少时,例程进行到步骤ST6,而当未作此判定时,例程进行到步骤ST7。
步骤ST6:
输入/输出处理设备24_1的处理电路56向由自身执行的仲裁程序A_PRG输出预览访问请求。而且,输入/输出处理设备24_1至24_4的每一个的处理电路56通过图1中所示的控制信号线17,向输入/输出处理设备24_1执行的仲裁程序A_PRG输出预览访问请求。
步骤ST7:
当任一输入/输出处理设备24_1至24_4的处理电路56判定例如异步缓冲存储器B4的存储量等满足预定条件时,例程进行到步骤ST8,而当未作此判定时,例程进行到步骤ST1。
步骤ST8:
输入/输出处理设备24_1的处理电路56向由自身执行的仲裁程序A_PRG输出异步访问请求。而且,输入/输出处理设备24_1至24_4的每一个的处理电路56通过图1中所示的控制信号线17,向输入/输出处理设备24_1执行的仲裁程序A_PRG输出异步访问请求。
[第二操作示例]
以下,在以上阐明的第一操作示例中的访问请求被输出后,输入/输出处理设备24_1至24_4实际访问RAID 10_1至10_4的操作的示例将被阐明。图7是阐明操作示例的流程图。以下,图7中的步骤将被阐明。根据已仲裁程序R_PRG,输入/输出处理设备24_1至24_4的处理电路56执行图7中的处理。
步骤ST11:
当通过控制接口51和控制信号线17,任一输入/输出处理设备24_1至24_4的处理电路56从被自身执行的仲裁程序A_PRG接收访问许可通知作为输入时,或在其从输入/输出处理设备24_1接收访问许可通知作为输入的条件下,例程进行到步骤ST12。访问许可通知包括例如指示其对应上述再现访问请求、记录访问请求、预览访问请求和异步访问请求中访问请求的类型的信息。
步骤ST12:
输入/输出处理设备24_1至24_4的每一个的处理电路56根据步骤ST11中输入的访问许可通知所指示的访问请求的类型,对应基于程序M_PRG执行的处理中的访问请求的类型,访问RAID 10_1至10_4。即,处理电路56获取图1中所示的数据总线12的使用权,并通过数据总线12访问RAID 10_1至10_4。
步骤ST13:
输入/输出处理设备24_1至24_4的每一个的处理电路56判定步骤ST12的访问是否结束。当其判定为结束时,例程进行到步骤ST14,而当其判定为未结束时,继续步骤ST12的访问处理。注意,依照系统提前设定处理电路56通过一个访问许可通知可访问RAID 10_1至10_4的最大时间,这样所有输入/输出处理设备24_1至24_4可保证内容数据广播中的预定输出速率。
步骤ST14:
输入/输出处理设备24_1至24_4的每一个的处理电路56向由输入/输出处理设备24_1执行的仲裁程序A_PRG输出访问完成通知。
〔第三操作示例〕
以下,在上述第一操作示例中输入/输出处理设备24_1接收访问请求作为输入的操作示例将被阐明。图8是阐明操作示例的流程图。以下,图8中的步骤将被阐明。输入/输出处理设备24_1的处理电路56根据仲裁程序A_PRG执行图8中的处理。
步骤ST21:
输入/输出处理设备24_1的处理电路56判定其是否从输入/输出处理设备24_1至24_4的处理电路56执行的已仲裁程序R_PRG接收到上述访问请求作为输入。当其接收到访问请求作为输入时,进行到步骤ST22。
步骤ST22:
输入/输出处理设备24_1的处理电路56按照利用图4阐明的与再现端口P1、记录端口P2、预览端口P3和异步端口P4相联系的访问请求的顺序,来设定更高的优先级。处理电路56基于与访问请求相联系的优先级和端口信息,确定输入访问请求中未被处理的访问请求的访问许可顺序。注意当新的访问请求在步骤ST21中被输入时,处理电路56更新访问许可顺序以包括该访问请求。在本实施例中,以这种方式,设定访问许可顺序以将具有最高优先级的访问许可给予与再现端口P1相联系的访问请求。因此,即使不象常规系统中那样以恒定周期向端口分配具有固定时间长度的时隙,也可能保证通过再现端口P1对外部的内容数据输出的输出速率。
步骤ST23:
输入/输出处理设备24_1的处理电路56识别在步骤ST22中确定的访问许可顺序中的具有最高优先级的访问请求,并输出指定端口类型的访问许可通知到输出识别的访问请求的、设备24_1至24_4中的输入/输出处理设备执行的已仲裁程序R_PRG。
步骤ST24:
输入/输出处理设备24_1的处理电路56判定是否有任何访问完成通知从输入/输出处理设备24_1至24_4执行的已仲裁程序R_PRG被输入。当判定输入了访问完成通知,例程回到步骤ST21。这时,处理电路56从访问许可顺序中的列表擦除对应访问完成通知的访问请求。
在本实施例中,如上所述,处理电路56执行的已仲裁程序R_PRG响应输入访问许可通知访问RAID 10_1至10_4。当访问完成时,其向仲裁程序A_PRG输出访问完成通知。然后,当处理电路56执行的仲裁程序A_PRG接收到访问完成通知时,对RAID 10_1至10_4的访问权被给予在访问许可顺序中具有下一个最高顺序的访问请求。由于这个原因,当伴随一个访问请求的对RAID 10_1至10_4的访问次数不同时,与使用与常规系统中的最长访问时间相匹配的固定方式中规定的时隙的技术相比,伴随每个访问请求的对RAID10_1至10_4的访问开始定时可被更早生成,这样对RAID 10_1至10_4的访问可被有效地实行。由此,广播系统3的性能得到提高。
〔第四操作示例〕
以下,当利用输入/输出处理设备24_1至24_4的每一个中提供的再现端口P1、记录端口P2、预览端口P3和异步端口P4这四个端口中的任一个输入/输出内容数据时,在指示端口类型的访问请求AR被图9和图10A中所示的输入/输出处理设备24_1的处理电路56所执行的仲裁程序A PRG输入的情况下的操作示例将被阐明。当上述四个访问请求AR从图10A中的已仲裁程序R_PRG被输入时,输入/输出处理设备241的处理电路56执行的仲裁程序A_PRG执行图8所示的步骤ST12的处理,并按照与再现端口P1、记录端口P2、预览端口P3和异步端口P4相联系的访问请求的顺序,确定给予更高(更早)顺序的访问许可顺序。
接着,在图10B中,输入/输出处理设备24_1执行的仲裁程序A_PRG响应访问请求AR,基于上述确定的访问许可顺序,向设备24_1至24_4中的输入/输出处理设备的已仲裁程序R_PRG输出访问许可通知ACN,所述输入/输出设备传输与具有最高顺序的再现端口P1相联系的访问请求AR。接着,在图10C中,接收图10B中的访问许可通知ACN作为输入的已仲裁程序R_PRG通过数据总线12访问RAID 10_1至10_4以读出内容数据,在图2中所示的再现缓冲存储器B1中存储此内容数据,保证来自再现端口P1的预定输出速率,并为广播等输出所述内容数据。接着,在图10D中,当上述对RAID10_1至10_4的访问完成时,已仲裁程序R_PRG向仲裁程序A_PRG输出访问完成通知FN。然后,输入/输出处理设备24_1的仲裁程序A_PRG从访问许可顺序的列表中删除对应再现端口P1的访问请求AR。
接着,在图10E中,输入/输出处理设备24_1执行的仲裁程序A_PRG响应访问请求AR,基于上述确定的访问许可顺序,向设备24_1至24_4中的输入/输出处理设备的已仲裁程序R_PRG输出访问许可通知ACN,所述输入/输出设备传输与具有下一个最高顺序的记录端口P2相联系的访问请求AR。接着,在图10F中,接收图10E中的访问许可通知ACN作为输入的已仲裁程序R_PRG从记录缓冲存储器B2中读出内容数据,通过数据总线12访问RAID 10_1至10_4,并将读出的内容数据写入RAID 10_1至10_4。接着,在图10G中,已仲裁程序R_PRG在完成上述对RAID 10_1至10_4的访问时,向仲裁程序A_PRG输出访问完成通知FN。然后,输入/输出处理设备24_1的仲裁程序A_PRG从访问许可顺序的列表中删除对应记录端口P2的访问请求AR。
接着,在图10H中,输入/输出处理设备24_1执行的仲裁程序A_PRG响应访问请求AR,基于上述确定的访问许可顺序,向设备24_1至24_4中的输入/输出处理设备的已仲裁程序R_PRG输出访问许可通知ACN,所述输入/输出设备传输与具有下一个最高顺序的预览端口P3相联系的访问请求AR。接着,在图10I中,接收图10H中的访问许可通知ACN作为输入的已仲裁程序R_PRG通过数据总线12访问RAID 10_1至10_4以读出内容数据,在图2所示的预览缓冲存储器B3中存储所述内容数据,并为预览等从预览端口P3输出所述内容数据。
假定在访问完成前,如图10J所示,从输入/输出处理设备24_1至24_4中的一个,向仲裁程序A_PRG输出指示再现端口P1的访问请求AR。在这种情况下,输入/输出处理设备24_1执行的仲裁程序A_PRG更新访问许可顺序,以将最高顺序授予与再现端口P1相联系的访问请求AR。此后,当图10I中所示的访问完成时,在图10K中,已仲裁程序R_PRG在上述对RAID 10_1至10_4的访问完成时,向仲裁程序A_PRG输出访问完成通知FN。然后,输入/输出处理设备24_1的仲裁程序A_PRG从访问许可顺序的更新列表中删除对应预览端口P3的访问请求AR。
接着,在图10L中,输入/输出处理设备24_1执行的仲裁程序A_PRG响应访问请求AR,基于上述确定的访问许可顺序,向设备24_1至24_4中的输入/输出处理设备的已仲裁程序R_PRG,输出访问许可通知ACN,所述输入/输出设备传输与具有下一个最高顺序的再现端口P1相联系的访问请求AR。接着,在图10M中,接收图10L中的访问许可通知ACN作为输入的已仲裁程序R_PRG通过数据总线12访问RAID 10_1至10_4以读出内容数据,在图2所示的再现缓冲存储器B1中存储所述内容数据,然后在保证预定的输出速率的同时,为广播等从再现端口P1输出所述内容数据。接着,在图10N中,当上述对RAID 10_1至10_4的访问完成时,已仲裁程序R_PRG向仲裁程序A_PRG输出访问完成通知FN。然后,输入/输出处理设备24_1的仲裁程序A_PRG从访问许可顺序的列表中删除对应再现端口P1的访问请求AR。
接着,在图10O中,输入/输出处理设备24_1执行的仲裁程序A_PRG响应访问请求AR,基于上述确定的访问许可顺序,向设备24_1至24_4中的输入/输出处理设备的已仲裁程序R_PRG输出访问许可通知ACN,所述输入/输出设备传输与具有下一个最高顺序的异步端口P4相联系的访问请求AR。接着,在图10P中,接收图10O中的访问许可通知ACN作为输入的已仲裁程序R_PRG通过数据总线12访问RAID 10_1至10_4,并通过异步端口P4执行异步通信。
第五操作示例
在上述的操作示例中,通过输入/输出处理设备24_1至24_4,在此系统和内容广播和编辑系统1的外部之间的数据输入/输出(包括广播等)被举例说明,但连接到网络32的编辑终端30_1和30_2访问RAID 10_1至10_4的操作以及编辑的操作可能与上述的操作示例并行地执行。在这种情况下,图1中所示的中继服务器22配备有图2中所示的异步端口P4。此异步端口P4被连接到网络32。此外,中继服务器22执行上述已仲裁程序R_PRG。当编辑终端30_1和30_2通过网络32向中继服务器22输出访问请求时,中继服务器22向输入/输出处理设备24_1执行的仲裁程序A_PRG,输出指示异步端口P4的访问请求。由此,在不影响广播系统3的输入/输出处理设备24_1至24_4从再现端口P1输出内容数据的操作,并同时保证预定输出速率的情况下,编辑终端30_1和30_2可访问RAID 10_1至10_4并执行编辑。
如上所述,根据广播系统3,设定访问许可顺序,以将具有最高优先级的访问许可给予与再现端口P1相联系的访问请求。因此,即使不象常规系统中那样以恒定周期向端口分配具有固定时间长度的时隙,也可能保证通过再现端口P1对外部的内容数据输出的输出速率。此外,根据广播系统3,如上所述,响应由处理电路56执行的已仲裁程序R_PRG输入的访问许可通知,访问RAID 10_1至10_4,并且,当访问完成时,访问完成通知被输出到仲裁程序A_PRG。然后,当处理电路56执行的仲裁程序A_PRG接收到执行完成通知时,其将对RAID 10_1至10_4的访问权给予在访问许可顺序中具有下一个最高顺序的访问请求。由于这个原因,当伴随一个访问请求对RAID 10_1至10_4的访问次数不同时,与图11A中所示的使用与常规系统中的最长访问时间相匹配的固定方式中规定的时隙的技术相比,伴随每个访问请求的对RAID 10_1至10_4的访问开始定时可被更早生成,对RAID 10_1至10_4的访问响应可被提高,这样RAID 10_1至10_4可被有效地利用。由此,广播系统3的性能得到提高。
本发明并不局限于上述实施例。在上述实施例中,举例说明了输入/输出处理设备24_1至24_4和RAID 10_1至10_4被不同的设备实现的情况,但输入/输出处理设备24_1至24_4和RAID 10_1至10_4或广播系统3的所有构造可能被安装在一个外壳或芯片中。而且,在上述实施例中,将RAID 10_1至10_4作为本发明的存储装置来阐明,但除了RAID的存储设备也可被使用。此外,可提供任何数目的输入/输出处理设备24_1至24_4。
总结本发明的工业应用性,本发明可被应用到仲裁来自输出数据的多个处理装置的、对存储装置的访问请求的系统。
本领域的技术人员应该理解,在不脱离由所附权利要求或其等价物限定的本发明的设计要求和其它因素的情况下,可以对其进行各种修改、组合、再组合和变换。

Claims (18)

1.一种数据处理系统,包括:
存储装置;
多个处理装置,用于通过数据传输线访问存储装置并输出从存储装置读出的数据;和
仲裁装置,用于响应来自多个处理装置的访问请求来仲裁多个处理装置通过数据传输线对存储装置的访问,其中
所述仲裁装置根据对于访问请求类型预先确定的优先级,确定用于向由多个处理装置输入的多个访问请求授予数据传输线使用权的使用权顺序,并根据确定的使用权顺序向多个访问请求依次授予使用权,并且
每个处理装置在从仲裁装置接收到使用权的条件下,通过数据传输线访问存储装置。
2.如权利要求1所述的数据处理系统,其中
每个所述处理装置执行第一向外输出处理,用于在保证预定输出速率的同时向外部输出从存储装置读出的内容数据,并执行第二向外输出处理,用于向外部输出内容数据而不保证预定输出速率,并且
所述仲裁装置执行用于确定所述使用权顺序的处理,以在与第二向外输出处理相联系的访问请求之前,将所述使用权授予与所述第一向外输出处理相联系的访问请求。
3.如权利要求1所述的数据处理系统,其中
每个所述处理装置执行写入处理,用于将从所述数据处理系统之外输入的内容数据写入到所述存储装置,并执行向外输出处理,用于向外部输出内容数据而不保证输出速率,并且
所述仲裁装置确定所述使用权顺序,以在与所述向外输出处理相联系的访问请求前,将所述使用权授予与所述写入处理相联系的访问请求。
4.如权利要求1所述的数据处理系统,其中
每个所述处理装置配备有多个类型的端口,数据输入/输出应用被分配到所述端口,并且每个所述处理装置向所述仲裁装置输出指定所述端口类型的访问请求,并且
所述仲裁装置依据为多个类型的端口预先设定的优先级,确定所述使用权顺序。
5.如权利要求1所述的数据处理系统,其中
每个所述处理装置在从所述仲裁装置接收到所述使用权的条件下,通过所述数据传输线访问所述存储装置,并在所述访问完成后向所述仲裁装置通知访问的完成,并且
所述仲裁装置执行处理,用于当从所述处理装置接收到访问完成通知时,基于仲裁的结果,将所述使用权给予下一个访问请求。
6.如权利要求1所述的数据处理系统,其中在确定所述使用权顺序后,当新的访问请求被输入时,所述仲裁装置依据所述优先级更新使用权顺序。
7.如权利要求2所述的数据处理系统,其中在所述第一向外输出处理中,每个所述处理装置监视用于暂时存储从所述存储装置读出的内容数据的缓冲存储器的存储状态,在所述缓冲存储器的存储数据量少于预定阈值的情况下向所述仲裁装置输出访问请求,并在保证预定输出速率的同时向外部输出从所述缓冲存储器读出的所述内容数据。
8.如权利要求3所述的数据处理系统,其中在所述写入处理中,每个所述处理装置监视暂时存储从外部输入的内容数据的缓冲存储器的存储状态,在所述缓冲存储器的存储数据量变得多于预定阈值的情况下向所述仲裁装置输出访问请求,并当接收到所述使用权时通过所述数据传输线将从所述缓冲存储器读出的所述内容数据写入到所述存储装置。
9.一种访问控制方法,用于控制多个处理装置通过数据传输线对存储装置的访问,包括:
第一步,使多个处理装置向仲裁装置输出访问请求;
第二步,使仲裁装置根据对于访问请求类型预先确定的优先级,确定用于向第一步中输入的多个访问请求授予数据传输线使用权的使用权顺序;
第三步,根据第二步中确定的使用权顺序,向多个访问请求依次授予使用权;和
第四步,在处理装置在第三步中接收到对第一步中输出的访问请求的使用权的条件下,使处理装置通过数据传输线访问存储装置。
10.如权利要求9所述的访问控制方法,进一步包括,在所述第二步中,使所述仲裁装置执行处理来确定所述使用权顺序,以便在与第二向外输出处理相联系的访问请求输入之前,将所述使用权授予与第一向外输出处理相联系的访问请求,所述第一向外输出处理用于向外部输出从所述存储装置读出的内容数据同时保证预定的输出速率,所述第二向外输出处理向外部输出所述内容数据而不保证所述输出速率。
11.如权利要求9所述的访问控制方法,进一步包括,在所述第二步中,使所述仲裁装置执行处理来确定所述使用权顺序,以便在与用于向外部输出内容数据而不保证输出速率的向外输出处理相联系的访问请求之前,将所述使用权授予与用于写入从外部输入的内容数据的写入处理相联系的访问请求。
12.如权利要求9所述的访问控制方法,进一步包括
第五步,在通过所述数据传输线访问所述存储装置的第四步完成后,使每个所述处理装置向所述仲裁装置通知访问的完成,并且
所述第二步进一步包括,当从所述处理装置接收到访问完成通知时,所述仲裁装置基于仲裁结果,执行用于向下一个访问请求授予所述使用权的处理。
13.如权利要求9所述的访问控制方法,进一步包括,在所述第二步中,在确定所述使用权顺序后,当新的访问请求被输入时,使所述仲裁装置依据所述优先级更新使用权顺序。
14.一种访问控制设备,用于控制多个处理装置通过数据传输线对存储装置的访问,包括:
接口,用于从多个处理装置接收访问请求作为输入;
确定装置,用于根据关于访问请求类型预先确定的优先级,确定用于向从接口输入的多个访问请求授予数据传输线使用权的使用权顺序;和
使用权授予装置,用于根据由确定装置确定的使用权顺序向多个访问请求依次授予使用权。
15.如权利要求14所述的访问控制设备,其中,所述确定装置确定所述使用权顺序,以便在与第二向外输出处理相联系的访问请求输入之前,将所述使用权授予与第一向外输出处理相联系的访问请求,所述第一向外输出处理用于向外部输出从所述存储装置读出的内容数据同时保证预定的输出速率,所述第二向外输出处理向外部输出所述内容数据而不保证所述输出速率。
16.如权利要求14所述的访问控制设备,其中,所述确定装置确定所述使用权顺序,以便在与用于向外部输出内容数据而不保证输出速率的向外输出处理相联系的访问请求之前,将所述使用权授予与用于写入从外部输入的内容数据的写入处理相联系的访问请求。
17.如权利要求14所述的访问控制设备,其中
每个所述处理装置在从所述使用权授予装置接收到所述使用权的条件下,通过所述数据传输线访问所述存储装置,并在所述访问完成后,向所述接口通知访问的完成,并且
当从所述接口接收到访问完成的通知时,所述确定装置基于优先级,确定下一个访问请求。
18.如权利要求14所述的访问控制设备,其中在确定所述使用权顺序之后,当新的访问请求从所述接口被输入时,所述确定装置依据所述优先级更新使用权顺序。
CNB2005101317109A 2004-12-13 2005-12-13 数据处理系统、访问控制方法和访问控制设备 Expired - Fee Related CN100462950C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004360261A JP4305378B2 (ja) 2004-12-13 2004-12-13 データ処理システム、アクセス制御方法、その装置およびそのプログラム
JP360261/04 2004-12-13

Publications (2)

Publication Number Publication Date
CN1790302A true CN1790302A (zh) 2006-06-21
CN100462950C CN100462950C (zh) 2009-02-18

Family

ID=36003108

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101317109A Expired - Fee Related CN100462950C (zh) 2004-12-13 2005-12-13 数据处理系统、访问控制方法和访问控制设备

Country Status (6)

Country Link
US (1) US7490185B2 (zh)
EP (1) EP1669851B1 (zh)
JP (1) JP4305378B2 (zh)
KR (1) KR101244041B1 (zh)
CN (1) CN100462950C (zh)
TW (1) TWI297837B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100472494C (zh) * 2007-02-05 2009-03-25 北京中星微电子有限公司 支持多总线多类型存储器的内存仲裁实现系统和方法
CN101981549A (zh) * 2008-03-27 2011-02-23 松下电器产业株式会社 访问控制装置
CN101762999B (zh) * 2008-12-25 2012-08-29 京瓷美达株式会社 图像形成装置
CN102810082A (zh) * 2011-06-01 2012-12-05 阿尔特拉公司 带有动态端口的优先级分配能力的存储器控制器
CN101739341B (zh) * 2008-11-14 2013-10-16 富士通株式会社 具有处理器及输入/输出控制器的系统
CN109144738A (zh) * 2017-09-05 2019-01-04 北京仁光科技有限公司 至少两个终端与服务器中的同一内容进行交互的方法和系统
CN115186251A (zh) * 2022-09-09 2022-10-14 北京紫光芯能科技有限公司 一种矩阵网络的验证方法及装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8656487B2 (en) * 2005-09-23 2014-02-18 Intel Corporation System and method for filtering write requests to selected output ports
JP4622871B2 (ja) * 2006-01-26 2011-02-02 ソニー株式会社 データ処理システム、アクセス制御方法、その装置およびそのプログラム
JP4609356B2 (ja) * 2006-03-23 2011-01-12 ソニー株式会社 記憶装置及びそのアクセス制御方法
US20110040761A1 (en) * 2009-08-12 2011-02-17 Globalspec, Inc. Estimation of postings list length in a search system using an approximation table
US20110119412A1 (en) * 2009-11-13 2011-05-19 Orfitelli William A Port-splitter providing a guaranteed playout rate
US20110119518A1 (en) * 2009-11-16 2011-05-19 Orfitelli William A Method for providing a guaranteed playout rate
CN106569727B (zh) * 2015-10-08 2019-04-16 福州瑞芯微电子股份有限公司 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69521549T2 (de) * 1994-04-04 2001-10-25 Hyundai Electronics America Verfahren zur Verwaltung gemeinsamer Mittel mehrerer Verarbeitungseinheiten
US5884028A (en) * 1994-07-29 1999-03-16 International Business Machines Corporation System for the management of multiple time-critical data streams
JP2591502B2 (ja) * 1994-12-09 1997-03-19 日本電気株式会社 情報処理システムおよびそのバス調停方式
JPH10275059A (ja) * 1996-04-30 1998-10-13 Matsushita Electric Ind Co Ltd 記憶デバイス制御装置及び管理システム
JP3526153B2 (ja) * 1996-11-19 2004-05-10 ソニー株式会社 データ記録再生装置
JPH11232205A (ja) 1998-02-17 1999-08-27 Sony Corp データ入出力装置及びデータ入出力方法
JPH11353872A (ja) * 1998-06-04 1999-12-24 Oki Electric Ind Co Ltd メモリインタフェース回路
US6253260B1 (en) * 1998-10-22 2001-06-26 International Business Machines Corporation Input/output data access request with assigned priority handling
US6345345B1 (en) * 1999-01-26 2002-02-05 Advanced Micro Devices, Inc. Data communications device and associated method for arbitrating access using dynamically programmable arbitration scheme and limits on data transfers
US6721789B1 (en) * 1999-10-06 2004-04-13 Sun Microsystems, Inc. Scheduling storage accesses for rate-guaranteed and non-rate-guaranteed requests
US6499090B1 (en) * 1999-12-28 2002-12-24 Intel Corporation Prioritized bus request scheduling mechanism for processing devices
JP2002124019A (ja) 2000-10-17 2002-04-26 Nec Corp ディスク装置用のシーケンシャルデータ送出用適応バッファの制御装置とその制御方法
KR100803114B1 (ko) * 2000-11-30 2008-02-14 엘지전자 주식회사 메모리 중재 방법 및 시스템
US6675268B1 (en) * 2000-12-11 2004-01-06 Lsi Logic Corporation Method and apparatus for handling transfers of data volumes between controllers in a storage environment having multiple paths to the data volumes
FR2825167A1 (fr) * 2001-05-22 2002-11-29 Koninkl Philips Electronics Nv Procede et systeme d'acces a une memoire commune
US7076627B2 (en) * 2001-06-29 2006-07-11 Intel Corporation Memory control for multiple read requests
US6889295B2 (en) * 2002-03-05 2005-05-03 Hewlett-Packard Development Company, L.P. Re-ordering requests for shared resources
JP2003271545A (ja) 2002-03-12 2003-09-26 Hitachi Ltd データ処理システム
US6839817B2 (en) * 2002-04-24 2005-01-04 International Business Machines Corporation Priority management of a disk array
US7213084B2 (en) * 2003-10-10 2007-05-01 International Business Machines Corporation System and method for allocating memory allocation bandwidth by assigning fixed priority of access to DMA machines and programmable priority to processing unit
US7130947B2 (en) * 2004-04-29 2006-10-31 International Business Machines Corporation Method of arbitration which allows requestors from multiple frequency domains

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100472494C (zh) * 2007-02-05 2009-03-25 北京中星微电子有限公司 支持多总线多类型存储器的内存仲裁实现系统和方法
CN101981549A (zh) * 2008-03-27 2011-02-23 松下电器产业株式会社 访问控制装置
CN101739341B (zh) * 2008-11-14 2013-10-16 富士通株式会社 具有处理器及输入/输出控制器的系统
CN101762999B (zh) * 2008-12-25 2012-08-29 京瓷美达株式会社 图像形成装置
CN102810082A (zh) * 2011-06-01 2012-12-05 阿尔特拉公司 带有动态端口的优先级分配能力的存储器控制器
CN109144738A (zh) * 2017-09-05 2019-01-04 北京仁光科技有限公司 至少两个终端与服务器中的同一内容进行交互的方法和系统
CN115186251A (zh) * 2022-09-09 2022-10-14 北京紫光芯能科技有限公司 一种矩阵网络的验证方法及装置

Also Published As

Publication number Publication date
KR101244041B1 (ko) 2013-03-14
TWI297837B (en) 2008-06-11
EP1669851A2 (en) 2006-06-14
US20060129730A1 (en) 2006-06-15
TW200632669A (en) 2006-09-16
CN100462950C (zh) 2009-02-18
US7490185B2 (en) 2009-02-10
KR20060066643A (ko) 2006-06-16
EP1669851B1 (en) 2014-07-16
EP1669851A3 (en) 2008-12-10
JP4305378B2 (ja) 2009-07-29
JP2006171894A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
CN1790302A (zh) 数据处理系统、访问控制方法和访问控制设备
CN101038532A (zh) 数据存储装置及其方法
US6442631B1 (en) Allocating system resources based upon priority
CN100347692C (zh) San系统中虚拟化智能控制器的实现方法
US9182912B2 (en) Method to allow storage cache acceleration when the slow tier is on independent controller
CN106909314A (zh) 存储器系统及控制方法
CN100346283C (zh) 信息处理系统及存储单元
KR20150028610A (ko) 데이터 저장 장치 및 그것의 데이터 처리 방법
CN1248095C (zh) 娱乐装置、信息处理装置、及便携型存储装置
CN1838128A (zh) 存储装置系统的控制技术
CN1279455C (zh) 光纤通道-存储区域网络系统的逻辑单元号高速缓存方法
CN1225490A (zh) 信息重放装置
CN1766843A (zh) 用于限制对版本存储资源使用的方法和系统
WO2023226314A1 (zh) 应用的缓存可伸缩处理方法、装置、设备及介质
CN1658194A (zh) 文件系统控制装置和文件系统控制方法
US20180225242A1 (en) Distribution of master device tasks among bus queues
CN1924816A (zh) 提高多核系统访问临界资源速度的方法和装置
CN1321310A (zh) 记录再生装置
CN1945548A (zh) 用于数据存储装置的功能测试方法和功能测试设备
CN108628761B (zh) 原子命令执行方法与装置
JP6584529B2 (ja) ファイルにアクセスするための方法および装置、ならびに記憶システム
CN112100096A (zh) 存储器装置的通道架构
Nakashima et al. I/o performance improvement of secure big data analyses with application support on ssd cache
CN113485643B (zh) 用于数据存取的方法及数据写入的控制器
CN112231761B (zh) 一种设备挂载方法、计算设备及可读存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20151213

EXPY Termination of patent right or utility model