CN1812086A - 具有一个集成加热元件的反熔断器结构 - Google Patents

具有一个集成加热元件的反熔断器结构 Download PDF

Info

Publication number
CN1812086A
CN1812086A CNA2005101194382A CN200510119438A CN1812086A CN 1812086 A CN1812086 A CN 1812086A CN A2005101194382 A CNA2005101194382 A CN A2005101194382A CN 200510119438 A CN200510119438 A CN 200510119438A CN 1812086 A CN1812086 A CN 1812086A
Authority
CN
China
Prior art keywords
conductor
district
dielectric layer
antifuse structure
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101194382A
Other languages
English (en)
Other versions
CN100479147C (zh
Inventor
朴炳柱
伊耶尔·苏布拉曼年
库坦达拉曼·昌德拉塞卡拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1812086A publication Critical patent/CN1812086A/zh
Application granted granted Critical
Publication of CN100479147C publication Critical patent/CN100479147C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/928—Active solid-state devices, e.g. transistors, solid-state diodes with shorted PN or schottky junction other than emitter junction

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供具有一个集成电路元件的反熔断器结构以及把该熔断器编程为通状态的方法，该熔断器结构包含第一和第二导体和在两导体之间形成的一电介质层，其中一个导体或二个导体既起着常规反熔断器导体的作用，又起着在把反熔断器改变为通状态时直接加热反熔断器电介质层的作用。

Description

具有一个集成加热元件的反熔断器结构
技术领域
本发明涉及半导体结构，具体地讲，涉及具有一个集成加热元件的反熔断器(antifuse)结构以及编程其状态的方法。
背景技术
在集成电路器件和工艺的领域内，电控熔断器被用于多个目的，包括可用程序改变的电路连接，或用多余的电路元件来代替有缺陷的电路元件。一种电控熔断器，即一种所谓“反熔断器”(antifuse)是这样一种器件，它有两个导体以及其间的电介质层，当对导体加以足够大的电压和电流时，电介质层就被击穿。反熔断器的电介质层的电阻给出反熔断器的“通”或“断”状态。
有一层氮化硅(SiN)，“氧化栅”，也即用栅氧化形成工艺所形成的二氧化硅(SiO2)或氧化硅-氮氧化硅-氧化硅(ONO)电介质层的反熔断器的典型的“断”(击穿前)电阻是大于1GM。在击穿后，电介质层的电阻显著地减小，表明处于“通”状态。这样，用一个电阻测量电路可以读出“反熔断器”的通断状态。
当前，需要一个高的电压以及几个毫安的电流以完全击穿在一个集成电路上的反熔断器的电介质。所需的这样高的电流就对反熔断器及其引线加上了最小尺寸的限制，从而要求较大的集成电路面积来实现，同时对新芯片的生产检测和修复的流程有负面影响。必须作出规定以保护集成电路以使不受所需高的状态转变电压的负面影响。该高的状态转变电压可能使人们产生对静电放电保护(ESD)以及集成电路的可靠性的担心。
为了使反熔断器的状态能可靠地读出，击穿后电阻必须在兆欧范围内或更小，以及为了生产的理由，这必须对于集成电路上几乎所有的反熔断器都获得这样的击穿后电阻。栅氧化反熔断器典型地需要几毫安范围的电流以获得这种击穿后电阻，然而，这样大的电流以及所需高电压已接近于基于ESD保护和可靠性考虑的集成电路设计限制。
通过用电介质击穿的反熔断器技术已是众所周知。例如，给于Lee的，题目为“电可编程的低电阻反熔断器元件”的US5,250,459(‘459专利)体现了这个概念。‘459专利的图1画出一个常规的反熔断器元件14，它包含在基片10上制造的一个第一电极11，一电介质层12和第二电极13。为了改变(编程)反熔断器元件14的状态，也即把该反熔断器元件从一个高阻抗状态改变到一个低阻抗状态，常规的做法是在电介质层12二侧的第一电极11和第二电极13上，加上一个电场以破坏电介质层12。该电场如果足够强，将引起电介质层12击穿，从而在第一电极11和第二电极13之间形成一导电细丝。为了可靠地破坏电介质层12，通常需要用高的状态转变电压和电流。栅氧化反熔断器典型地需要几伏和几个毫安的电流以获得这样的击穿后电阻。
这就提出这样一个问题，即用来改变反熔断器状态的电压/电流必须通过标准的CMOS逻辑电路而没有损坏它。一个通常的解决办法，例如在转让给在本文中的受让人的，题目为“带有加热元件的半导体反熔断器”的US6 750 530(‘530专利)中所描述的，是去形成一个加热元件，它邻近于反熔断器，但不是它的一部分或与它接触。这样一种解决方法提供了间接加热，然而反熔断器的任何一个部件都没有参于热的产生。用间接加热这样一个解决方法有几个缺点。首先，需要附加的工艺步骤来把一个热产生源置于反熔断器邻近。一个电阻性加热元件(如‘530专利的图6B中所画出的元件305)必须被置于反熔断器(‘530专利的图6B中所画出的元件300)邻近。这就要求附加的工艺步骤，这就增加了复杂性及产率损失的可能性。第二，虽然可以产生足够的热量，但由于产生加热的间接性质，转移热量到反熔断器是低效率的。例如，如‘530专利的图6B中所画出的那样，为了提高熔融器电介质层330的温度，热能必须从加热元件305辐射出来，通过大约有0.5μ厚的电介质层340。这种热转移的路径是低效率的以及需要一个高的状态转变电流流过加热元件305以引起电介质层330的足够的间接加热。另外，该热能将从加热元件305辐射状地散开，这就进一步减少到达电介质层330的热能的量。另外从外部加热元件被激活的时刻到热能到达反熔断器元件的时刻会发生一定量的延迟。该延迟既是外部加热元件和反熔断器元件之间距离的函数，又是把外部加热元件和反熔断器元件分开的电介质材料的热转移特性(例如热导率)的函数。把外部加热元件和反熔断器元件分开的电介质材料通常是一种差的热导体。当热能通过绝缘体时将发生热损失。因而，外部加热元件的尺寸必须增加以补足这种热量损失。最后，由于加入一个独立的加热元件，可编程电路的整体尺寸增加)，从而对这种反熔断器结构所处的集成电路的尺寸就有负面影响。
因而，就存在对一个集成的，自加热的，少复杂的，小尺寸的，更有效率的反熔断器结构的需要，其中反熔断器电介质层直接被反熔断器结构本身加热，而不是被外部加热元件加热。
发明内容
本发明用促使反熔断器电介质层直接加热来着手解决上述问题。按照本发明，提供了新的反熔断器结构，它有一个集成加热元件及其状态转变的方法。按照本发明的一个方面，一个常规的反熔断器和一个加热元件被集成进一个单一的结构中，其中加热元件促使该反熔断器的电介质层的直接加热。
按照本发明，具有一个集成加热元件的反熔断器结构有三个不同的实施方案。第一个实施方案描述了有一个集成加热元件的一个反熔断器结构的结构及其状态转变方法，其中加热元件被集成进反熔断器的上部导体中。这种结构提供一个能够在电流流过上部导体时直接加热反熔断器电介质层的反熔断器。一上部导体是在一电介质层上形成。该电介质层是在一下部导体上形成并把两导体隔开，下部导体是在半导体基片内形成。
第二个实施方案描述了有一个集成加热元件的一个反熔断器结构的结构及其状态转变方法，其中加热元件被集成进反熔断器的下部导体。这种结构提供一个能够在电流流过下部导体时直接加热反熔断器电介质层的反熔断器。一下部导体是在半导体基片内形成，而一电介质层在下部导体上形成。一上部导体在电介质层上形成并用电介质层来和下部导体分开。
第三个实施方案描述了有二个集成加热元件的一个反熔断器结构的结构及其状态转变方法，其中第一个加热元件被集成进该反熔断器的一个上部导体而一个第二加热元件被集成进该反熔断器的一个下部导体。这种结构提供一个能够在一第一电流流过上部导体和一第二电流流过下部导体时直接加热反熔断器电介质层的反熔断器。下部导体是在一半导体基片内形成，而电介质层是在下部导体上形成。上部导体是在电介质层上形成，并由电介质层与下部导体分开。
该三种结构有这样的共同的特性，即反熔断器结构的至少一个导体既起着常规反熔断器导体的作用，又起着加热元件的作用，该加热元件促使反熔断器电介质层的直接加热。
有一个集成加热元件的反熔断器结构及其状态转变方法的其它实施方案包括在一个硅-绝缘体(SOI)基片上反熔断器结构的制造，例如在有绝缘埋层，例如氧化埋(Box)层的硅基片中形成该结构。
附图说明
图1a是一张简图，它给出对于不同厚度的氧化层，温度对击穿时间的影响；
图1b是一张简图，它给出对于不同厚度的氧化层，温度对击穿电压的影响；
图2a给出按照本发明的一种反熔断器结构的第一个实施方案的部分顶视图；
图2b给出按照本发明的一个反熔断器结构的第一个实施方案的第一个部分截面图；
图2c给出按照本发明的一个反熔断器结构的第一个实施方案的第二个部分截面图；
图3a是一张简图，它给出本发明的硅化钴化多晶硅反熔断器导体的电学特性；
图3b是一张简图，它给出本发明的硅化钴化多晶硅反熔断器导体的热效率；
图3c是一张简图，它给出本发明的硅化钴化多晶硅导体的热效率和已有技术的比较；
图4a给出按照本发明的一个反熔断器结构的一个第二实施方案的一张部分顶视图；
图4b给出按照本发明的一个反熔断器结构的一个第二实施方案的第一张部分截面图；
图4c给出按照本发明的一个反熔断器结构的一个第二实施方案的第二张部分截面图；
图5a给出按照本发明的一个反熔断器结构的一个第三实施方案的一张部分顶视图；
图5b给出按照本发明的一个反熔断器结构的一个第三实施方案的第一张部分截面图；
图5c给出按照本发明的一个反熔断器结构的一个第三实施方案的第二张部分截面图。
具体实施方式
本发明提供具有一个集成加热元件的反熔断器结构以及其控制方法。人们熟知薄的氧化硅在其曝露温度增加时更快击穿。图1a给出对于不同的氧化物厚度(7.3nm，4.1nm，和2.8nm)，在温度和击穿时间(tBD)之间的关系，其中tBD是为击穿氧化物材料所需的时间的值。当应用于反熔断器时，这个关系可以被用来探取提高地介质层温度的方法来加速反熔断器电介质层的击穿。当反熔断器电介质层击穿时，被电介质层所隔开的反熔断器的二片导体就被电短路，从而改变了反熔断器状态。例如图1a给出对于一个具有4.7V固定控制电压的反熔断器，通过增加电介质的温度，tBD是怎样显著地被减少的。
温度对氧化物可靠性的影响也可以用一个状态控制电压(VBD)来表示出来，其中VBD是击穿反熔断器电介质层所需电压。图1b给出对于不同的氧化层厚度(7.3nm，4.1nm，2.8nm)在温度和VBD之间的关系。当应用于反熔断器时，这个关系可以被用来采取提高电介质层温度的方法来减小击穿反熔断器电介质层所需的电压。例如，图1b给出对于固定的1μs的tBD，通过提高反熔断器电介质层的温度，VBD是可以怎样显著地被减少的。
本发明利用了对于薄氧化层的温度/tBD和温度/VBD这两个关系，如图1a和图1b分别所示，来提供改进的反熔断器结构以及其控制方法，其中或者能够显著地减小状态控制电压，或者能显著缩短状态控制时间，或者两者兼而有之，从而改进了可靠性和成本效益并减小反熔断器结构的尺寸。
下面将参照附图对本发明加以说明，而在所有这些图中，同一数字表示相同的元件。这些图是说明性的，而不是限制性的，它们只是被用来有利于对本发明的结构和器件的解释。
图2a给出按照本发明的一个反熔断器结构的第一个实施方案的一张部分顶视图。状态可控电路10包括在一半导体基片(未示出)上形成的一层绝缘层12，以及由一层下部导体(未示出)，上部导体40，以及在下部导体和上部导体之间形成的电介质层20的一部分形成的反熔断器。阳极30和阴极50是在邻近一个绝缘层(未示出)形成并形成在绝缘层12上。阳极30和阴极50源/宿电流通过上部导体40。上部导体40也邻近该绝缘层形成并部分地在绝缘层12上部分地在电介质层20上形成。在一个例子中，上部导体40有约60nm到120nm的宽度以及约300nm到1200nm的长度。上部导体40能够用任意适当的导电材料形成，诸如掺杂或未掺杂多晶硅，掺杂或未掺杂硅化多晶硅，掺杂或未掺杂单晶硅氮化钛，氮化钽，包括铝，铜及其合金的金属，和包括钨，钛，钽及其合金等难熔金属。电介质层20是在下部导体上形成并可以用能够起反熔断器电介质作用的任意合适的电介质形成，诸如氮化硅(SiN)，“栅氧化物”，也即用栅氧化形成过程形成的二氧化硅(SiO2)，或者氧化硅-氧氮化硅-氧化硅(ONO)。在一个例子中，电介质层20有约1.0nm到2.0nm的厚度，约60nm到120nm的宽度和约1000nm的长度。下部导体可以用对半导体基片的一个区域掺杂从而使它能传导电荷来形成。第一种选择是，从诸如多晶硅或任何能够支持电介质形成的其它导电半导体材料这样一薄膜晶体管材料来形成下部导体。
绝缘层12能够用任意合适的绝缘材料形成，只要它能够把反熔断器结构和邻近器件电隔离，例如浅槽隔离(“STI”)起来。半导体基片能够用任意合适的半导体材料来形成，诸如体半导体，绝缘体上硅(silicon-on-insulator，“SOI”)，SiGe，GaAs等。阳极30和阴极50可以用任意合适的导电材料形成，诸如掺杂和非掺杂的多晶硅，掺杂或非掺杂的硅化多晶硅，掺杂或非掺杂的单晶硅，氮化钛，氮化钽，包括铝，钢及其合金的金属，包括钨，钛，钽及其金属的难熔金属。
用第一导体230和一个第一接触(未示出)来形成对于阳极30的一个电学连接。用第二导体250和一个第二接触(未示出)来形成对于阴极50的一个电学连接。用第三导体和一个第三接触(未示出)来形成对于反熔断器的下部导体的一个电学连接。该第一，第二，及第三导体和接触，分别可以用任何一种合适的导电材料形成，诸如掺杂或非掺杂多晶硅，掺杂或非掺杂硅化多晶硅，掺杂和非掺杂单晶硅，氮化钛，氮化钽，包括铝，铜及其合金的金属，包括钨，钛，钽及其合金的难熔金属。
图2b给出按照本发明的一个反熔断器的第一个实施方案沿着在图2a中标志“2b”的线所给出的平面的一张部分截面图。隔离层12是在半导体基片300上形成并提供如前所述的隔离。隔离层12也可以如图2b中画出的那样退出基片300。延展到基片300的顶表面312的下部导体层310能够用向半导体基片300的一个区域掺杂来形成。在一个例子中，下部导体310有约60nm到120nm的宽度和约1000nm的长度。电介质层20在下部导体310的上表面上形成并起作如前所述的反熔断器电介质的作用，在上部导体40的侧壁320上也能够形成绝缘间隔器(未示出)。在基片300的上表面隔离层12和电介质层20上形成绝缘层330。绝缘层330把各种电连接与反熔断器结构电隔离以及它能够用任何一种合适的绝缘材料，诸如SiO2，SiN，BPSG，或其它等来形成。
用第三导体260和第三接触340来形成对于反熔断器的下部导体310的电学连接。第三接触从第三导体260的下表面，通过在绝缘层330和电介质层20上的开口，达到下部导体310的上表面。第三接触340的直径(或宽度)是少于第三导体260的宽度和小于电介质层20的宽度。第三接触340可以用任意一种合适的导电材料，诸如钨来形成。用第三导体260和第三接触340来形成对于下部导体310的电连接使得向下部导体被提供一个电势成为可能。该电势有助于反熔断器的状态转变，如下文将讨论的那样。
图2c给出按照本发明的一个反熔断器结构的第一个实施方案，沿着如图2a中标以“2c”的成所指出的平面的一个部分截面图。绝缘层330把第一导体230和第一接触350与第二导体250和第二接触360电隔离起来。电介质层20在下部导体310的上表面上形成并起着如前所述的反熔断器电介质的作用。
由第一导体230和第一接触350形成对于阳极30的一个电连接。第一接触350从第一导体230的下表面向下延伸，通过在绝缘层330上的一个开口到达阳极30的上表面。第一接触350的直径(或宽度)小于第一导体230的宽度以及小于阳极30的宽度。用第二导体250和第二接触360来形成对于阴极50的一个电连接。第二接触360从第二导体250的下表面向下延伸，通过在绝缘层330中的一个开口，到达阴极50的上表面、第二接触360的直径(或宽度)小于第二导体250的宽度以及小于阴极50的宽度。第一接触350和第二接触360能够用任何一种合适的导电材料，诸如钨来形成。
由第一导体230和第一接触350所形成的对于阳极30的电连接以及由第二导体250和第二接触360所形成的对于阴极50的电连接使得上部导体40被加以两个电势成为可能。这些电势一方面有利于反熔断器的状态控制并在上部导体40中引起一电流I，该电流正比于加在阳极和阴极上的电压差。当电流I通过上部导体40，上部导体产生焦耳热。因为上部导体40与电介质层20直接接触，电介质层被直接加热，因而显著改善反熔断器结构的控制效率因而上方导体40既起着反熔断器导体的作用，又起作加热元件的作用。
图3a给出上部导体40的一个例子的电学特性，其中该上部导体包含在一层多晶硅上形成的硅化钴层。该硅化钴多晶层导体有约1800的厚度(在1500的多晶硅上形成300的硅化钴)，宽度约90nm，长度约1200nm。图3a给出硅化钴多晶硅导体的基本化学参数，诸如电流372(以mA为单位)，电阻374(以欧姆为单位)，功率376(以毫瓦为单位)，以及温度378(以度为单位)。
图3b给出示例性的硅化钴多晶硅导体的热效率，其中热效率用度/瓦(C/W)来量度。曲线382表示示例性导体的热效率。该Y轴代表示例性导体的温度而X轴表示输给导体的功率。如前所述，给该示例性导体的输入功率是正比于加在导体两侧的电压和流过导体的电流。
图3c给出本发明的示例性硅化钴多晶硅导体和已有技术(例如‘530专利)的比较。曲线392表示本发明的示例性导体的热效率而曲线394表示已有技术的热效率。Y轴表示相应加热元件的温度而X轴表示相应加热元件的输入功率。如同图3c所清楚表明那样，本发明的集成加热元件/上部导体，比起已有技术在加热效率上提供了大于100倍(100X)的改善。换言之，本发明的集成加热元件/上部导体能提供与已有技术相同的加热能力而消耗不足百分之一的功率。
然而实际上，本发明的集成反熔断器结构比起已有技术更可能将提供大于1000倍(1000X)的效率改善。这是因为在图3c中所示的曲线表示相应加热元件的加热效率，而不是反熔断器由介质本身的加热效率。按照图1a和图1b所示的关系，是反熔断器电介质的温度必须提高以改善反熔断器状态改变的效率。因为本发明的集成加热元件/上部导体，如前所述，是直接与反熔断器电介质层相接触，电介质层的表面与上部导体有几乎相同的温度。因而电介质层是被直接加热并几乎没有发生热量损失。然而，已有技术的非集成的，外部加热元件的解决办法产生的热能在到达反熔断器电介质层以前必须通过一厚的绝缘层。通过这样一个路途将发生显著的热量损失，因为为了充分的提高反熔断器的温度要求附加的输入功率。而对于本发明的集成反熔断器就不是这样的情况。
为了使第一实施方案的反熔断器的状态发生改变，必须在上部导体40和下部导体310之间在足够长的时间间隔内加上一个足够大的电压差，以在电介质层20内引起击穿，从而使上部导体与下部导体短路。用对下部导体310(通过第三导体260)加以一第一电热(VLP)和在上部导体40上加一个不同的电势以在电介质层20两侧加上一个电压差。通过对第一导体230加上一第二电势(VA)并在第三导体上加一第三电势Vc就对上部导体40加上了电势。在和下部导体重迭的那部分上部导体的电压是：(a×VA+(1-a)×VC)，其中a是一个在0与1之间的可变的数字，它依赖于准确的几何和在重迭区内的准确的位置，对于一给定的二氧化硅(或其它电介质)的厚度和由电压差|VA-VC|产生的给定的温度，对于一事先确定的击穿时间tBC(例如1ms)，存在一个击穿电压VBD。只要在重迭区域两侧的绝对电势差，也即由|(a×VA+(1-a)×VC)-VLP|表示的值，超过VBD，该电介质就将从加上偏压开始或从由于热稳定而引起温度增加的时刻开始的tBD时间内击穿。为有利于本发明的反熔断器结构状态的改变，可以用各种电势的组合，而这都属于本发明的范围内。例如，下部导体310可以偏置化地电势而上部导体40可以偏置在某个正的或负的电势。也可以把下部导体310偏置在一个负的电势，而上部导体40偏置在起下部导体的电势更加负的或较小负一个电势上。唯一的要求是在上部导体和下部导体之间有一个电势差。
反熔断器的状态改变能够用提高电介质层20的温度来加速，如图1a和图1b所示。为了提高电介质层20的温度，一电流I被通过上部导体40，从而引起焦耳热。通过上部导体40的电流是，如前所述，用在阳极30和阴极50之间加上一个电压差产生的。该电压差可以用通过第一导体230对阳极30加上VA而通过第二导体250对阴极50加上VC来产生，其中VA和VC不相等(也即VA＜或＞VC)。通过上部导体40的电流的数量正比于VA和VC之间的差值(也即I∝|VA-VC|)。当电流I沿任一方向流过上部导体40时就产生焦耳热，因而与VA和VC的极性是无关的。在一个例子中，通过上部导体40的电流在约1mA到10mA的范围内而电介质层的温度能够在200℃到800℃的范围内。
当电流通过上部导体40时，该导体又起作常规的反熔断器上部导体的作用，又起作向电介质层20直接提供热能的加热元件的作用。上部导体40的这种集成功能是和常规反熔断器结构的显著差别，对于后者，上部导体只起着一个使反熔断器状态改变的电压节点作用而没有热产生能力。另外，常规反熔断器加热元件并不是有意做出反熔断器结构自身的一部分并且没有和反熔断器的电介质层直接接触，而是被一层厚绝缘层与反熔断器结构隔离开。在本发明中，上部导体40既起作使反熔断器状态改变的电压节点的作用，又起作直接加热电介质层20的热产生器的作用。本发明的结构和常规反熔断器结构的差别在于，本发明结构把加热元件和上部导体集成为单一的作为反熔断器自身一部分的元件。该集成元件与反熔断器的电介质层直接接触，从而向电介质层提供直接加热，从而和常规技术比较，大大改善了向反熔断器电介质层的热能传送。通过改善反熔断器结构的热能传送特性，该反熔断器可以更有效地进行状态变换(例如减小的tBD，减小的VBD，或两者兼而有之)。
图4a给出按照本发明的一个反熔断器的第二个实施方案的一张部分顶视图。状态可控电路500包括在一半导体基片(未示出)上形成的一层隔离层512，以及由一层下部导体(未示出)，上部导体530，和在下部导体和上部导体之间形成的电介质层520的一部分形成的一个反熔断器结构。上部导体530是在邻近一个绝缘层(未示出)形成并部分地在隔离层512上以及部分地在电介质层520上形成。上部导体530可以用任意一种合适的导电材料形成，诸如掺杂和非掺杂多晶硅，掺杂和非掺杂硅化多晶硅，掺杂和非掺杂单晶硅，氮化钛、氮化钽、包括铝，铜及其合金的金属，包括钨，钛，钽及其合金的难熔金属。电介质层520是在下部导体上面形成，以及它可以用能够用作反熔断器电介质的任何一种合适的电介质来形成，诸如SiN，栅氧化物，或ONO。下部导体能够用对半导体基片的一个区域掺杂使之能够导电荷来形成。另一种选择是：从一诸如多晶硅及任何能够支持栅电介质形成的其它导电半导体材料这样的薄膜晶体管材料来形成。
隔离512层能够用任意合适的绝缘材料，只要它能够把反熔断器结构和邻近器件电隔离起来，诸如STI。该半导体基片能够用任何一种合适的半导体材料来形成，诸如体硅，SOI，SiGe，GaAs等。
用第一导体530和第一接触(未示出)来形成对于上部导体530的一个电连接。用第二导体550和一第二接触(未示出)来形成对反熔断器的下部导体的第一区的一个电连接。用第三导体560和一个第三接触(未示出)来形成对反熔断器的下部导体的第二区的一个电连接。第一，第二和第三导体以及相应的接触能够分别用任意一种合适的导电材料来形成，诸如掺杂和非掺杂多晶硅，掺杂和非掺杂硅化多晶硅，掺杂和非掺杂的单晶硅，氮化钛、氮化钽，包括铝，铜及其合金这样的金属，以及包括钨、钛、钽及其合金这样的难熔金属。
图4b给出按照本发明的一个反熔断器的第二个实施方案沿着在图4a中标志“4b”的线所给出的平面的一张部分截面图。隔离层512在半导体基片600上形成并提供如前所述的隔离。隔离层512也可以如图4b中画出的那样退进基片600。延伸到基片600的顶表面612的下部导体层610能够用向半导体基片600的一个区域掺杂来形成。在下部导体610的上表面上形成电介质层520，它起着如前所述的反熔断器电介质的作用。在上部导体530的侧壁620上也能够形成绝缘间隔器(未示出)。在基片600的上表面，隔离层512和电介质层520上形成绝缘层630。绝缘层630把第二导体550和第二接触640与第三导体560和第三接触650相隔离并能用任何一种合适的绝缘材料，诸如SiO2，SiN，BPSG及其它等来形成。
用第二导体550和第二接触640来形成对于下部导体610的第一区的一个电连接。第二接触640从第二导体550的下表面，通过绝缘层630和电介质层520的开口向下延伸到下部导体610第一区的上表面。用第三导体560和第三接触650来形成对于下部导体610第二区的一个电连接。第三接触650从第三导体560的下表面，通过绝缘层630和电介质层520的开口向下延伸到下部导体610第二区的一个上表面。第二接触640和第三接触650可以用任意一种合适的导电材料来形成，诸如钨。
由第二导体550和第二接触640所形成的对于下部导体610第一区的电连接和由第三导体560和第三接触650所形成的对于下部导体610第二区的电连接使得下部导体610能够分别被提供以一个第一电势(VLP1)和一个第二电势(VLP2)。这些电势都有助于对反熔断器状态的控制以及也在下部导体610中引起一个正比于两端所加电压差的电流I(也即I∝[VLP1-VLP2])。当电流I流过下部导体610时，下部导体以与前面所述第一实施方案的上部导体40产生热能相同的方式产生焦耳热。半导体基片600最好是SOI类型，以使由下部导体610产生的热能不会消散进半导体基片，而是被传送到电介质层520。SOI基片的绝缘性质，通过把热能限制在反熔断器电介质层和SOI基片的氧化物埋层之间来把通常在体硅基片中将发生的热损失减至最小。因而，第二实施方案的反熔断器结构的状态控制效率能够以在第一方案中得以改善的同样方式得以改善。在第二实施方案和第一实施方案之间的差别在于在第二实施方案中，下部导体610产生焦耳热，而在第一实施方案中，上部导体40产生焦耳热。
图4c给出按照本发明的一个反熔断器结构的第二个实施方案沿着图4a中标志“4c”的直线所给出的平面的一张部分截面图。绝缘层630把各个电学连接和反熔断器的结构隔离开。用第一导体540和第一接触660来形成对于反熔断器上部导体530的一个电学连接。第一接触660从第一导体540的下表面通过在绝缘层630上的开口，向下延伸到上部导体530的上表面。第一接触660能够用任意一种合适的导电材料，诸如钨来形成。由第一导体540和第一接触660所形成的对于上部导体530的电连接使得对上部导体供以一个第三电势成为可能。这个电势有助于第二实施方案的反熔断器状态的改变，正象供给第一实施方案下方导体310的电势有助于第一实施方案的反熔断器的状态改变那样。
第二实施方案的反熔断器以第一实施方案相同的方式被改变状态，必须在上部导体530和下部导体610之间在一个足够的时间间隔内加上一个足够大的电压差以在电介质层520中引起一次击穿。然而，在第二个实施方案中，反熔断器状态的改变能够用通过下方导体一个电流I，从而产生焦耳热，以使电介质层520升高温度来加速。产生电流的方式和第一方案中产生电流的方式几乎相同，只不过电流是流过下部导体以产生热能而不是流过上部导体。在一个例子中，因为极高掺杂硅(～1021/cm3)具有约10-4欧姆·厘米的电阻率，因而在SOI层的一个长400nm，宽100nm，深100nm的下部导体将有约40欧姆的电阻，以及在0.5伏偏置条件下将产生约5mW的加热功率。就象在第一实施方案的上部导体40那样，当电流流过下部导体610时，该导体既起着一常规反熔断器下部导体的作用，同时起着向电介质层520直接提供热能的加热元件的作用。
图5a给出了按照本发明的一个反熔断器结构的第三个实施方案的一张部分顶视图。状态可控电路800包括一个在半导体基片(未示出)上形成的一隔离层812，以及由一个下部导体(未示出)，上部导体840，以及在下部和上部导体之间形成的电介质层820的一部分所形成的反熔断器结构。在隔离层812上并邻近一个绝缘层(未示出)形成阳极830和阴极850。阳极830和阴极850源/宿电流通过上部导体840。上部导体840也邻近该绝缘层形成以及部分地在隔离层812上，部分地在电介质层820上形成。上部导体840能够用任意一种合适的导电材料，诸如掺杂和非掺杂多晶硅，掺杂和非掺杂硅化多晶硅，掺杂和非掺杂单晶硅，氮化钛，氮化钽，包括铝，钢及其合金的金属，包括钨，钛，钽及其合金的难熔金属。电介质层820是在下部导体上形成，并可以用任意一种能够起反熔断器电介质作用的合适的电介质来形成，诸如栅氧化物。下部导体能够用对该半导体基片的一个区掺杂，从而使它能够导电荷，来形成。下部导体也可以用一薄膜晶体管材料来形成，诸如多晶硅或任何其它能够支持栅电介质形成的导电半导体材料。
隔离层812能够用任意一种能够把反熔断器结构与邻近器件电隔离诸如STI的合适的绝缘材料来形成。该半导体基片能够用任意一种合适的半导体材料，诸如体硅，SOI，SiGe，GaAs，或其它等来形成。
用第一导体860和第一接触(未示出)来形成对于阳极830的一个电连接，以及用第二导体870和第二接触来形成对阴极850的一个电连接。用第三导体880和第三接触(未示出)来形成对反熔断器的下部导体的第一区的一个电连接。用第四导体890和第四接触(未示出)来形成对下部导体第二区的一个电连接。该第一，第二，第三，和第四导体和接触，分别能用任何一种合适的导电材料，诸如掺杂和非掺杂的多晶硅，掺杂和非掺杂的硅化多晶硅，掺杂和非掺杂单晶硅，氮化钛，氮化钽，包括铝，铜及其合金的金属，包括钨，钛，钽及其合金的难熔金属。
图5b给出了按照本发明的一个反熔断器的第三个实施方案，沿着在图5a中标以“5b”的直线所给出的平面的一张部分截面图。隔离层812是在半导体基片900上形成的并如前所述提供隔离。隔离层812可以退进基片900内，如图5b所示。延伸至基片900上表面的下部导体910，能够通过对半导体基片900的一个区域掺杂来形成。电介质层820在下部导体910的上表面形成并起着如前所述反熔断器电介质的作用。在上部导体840的侧壁920上也可以形成绝缘间隔器。在基片900，绝缘层812和电介质层820的上表面上形成绝缘层930。绝缘层930把第三导体880及第三接触840和第四导体890及第四接触950隔离开来，以及它能用任何一种合适的绝缘材料，诸如SiO2，SiN，BPSG及其它等来形成。
用第三导体880和第三接触940来形成对下部导体910的第一区的电连接。第三接触从第三导体880的下表面向下延伸，通过在绝缘层930和电介质层820上的开口，到达下部导体910第一区的上表面。用第四导体890和第四接触950来形成对下部导体910的第二区的电连接。第四接触950从第四导体890的下表面向下延伸，通过绝缘层930和电介质层820上的开口，到达下部导体910第二区的上表面。第三接触940和第四接触950能用任何一种合适的导电材料，诸如钨，来形成。
用第三导体880和第三接触940来形成对于下部导体910的第一区的电连接，利用第四导体890和第四接触950来形成对于下部导体910第三区的电连接，就使下部导体被分别供以一个第一电势(VLP1)和一个第二电势(VLP2)成为可能。这些电势都有助于反熔断器的改变状态，以及它们在下部导体中引起一个正比于加于其上的电压差的一个电流IL(也即IL∝|VLP1-VLP2|)。当电流IL流过下部导体910时，该下部导体产生焦耳热，其方式与前所述第二方案的下部导体610产生的材料的方式相同。半导体基片900最好是SOI类型的，这样，如上所述，由下部导体910产生的热能不会消散进半导体基片，而是被传送到电介质层820去。这样第三实施方案的反熔断器结构的状态改变效率就能被改善，其方式和第一和第二实施方案中被改善的方式相同。第二和第三实施方案的相同之处在于，两者的下部导体，610和910，都产生焦耳热。
图5c给出按照本发明的一个反熔断器的第三个实施方案，沿着图5a中标以5c的直线所表示的平面的一张部分截面图。绝缘层930把第一导体860及第一接触960和第二导体870及第二接触970隔离开。在下部导体910的上表面上形成电介质层820，该层起作用如前所述的反熔断器电介质层的作用。
用第一导体860和第一接触960来形成对阳极830的电连接。第一接触960从第一导体860的底面向下延伸，通过绝缘层930的一个开口，到达阳极830的上表面。用第二导体870和第二接触970来形成对于阴极850的电连接。第二接触970从第二导体870的底面向下延伸，通过在绝缘层930的开口，到达阴极850的上表面。第一接触960和第二接触970能够用任何一种合适的导电材料，诸如钨来形成。
由第一导体860和第一接触960形成的对阳极830的电连接以及由第二导体870和第二接触970形成的对阴极850的电连接使得上部导体840能够被分别供以一第三电势(VA)和一第四电势(VC)成为可能。这两个电势有助于该反熔断器的状态改变，以及在上部导体840中能引起一个和加在导体上的电势差成正比的电流IU(也即IU∝|VA-VC|)。当电流流过上部导体840时，上部导体产生焦耳热，其方式与如前所述的第一个实施方案的上部导体40产生热能的方式相同。
第三实施方案的反熔断器与第一和第二实施方案的反熔断器以相同的方式被改变状态。在上部导体840和下部导体910之间必须在一个足够的时间间隔内加上一足够的电势差，以引起在电介质层820内部的击穿，从而把上部导体和下部导体短路。然而在第三个实施方案中，能够用在上部导体840和下部导体910中都通过电流，从而在两个导体中都产生焦耳热，来提高电介质的温度，从而加速反熔断器的状态改变。在上部导体840中流过的电流IU是用加在上部导体上的电势差，以与第一个实施方案相同的方式产生出来的。在下部导体910中流过的电流IL是用加在下部导体上的电势差，以与第二个实施方案相同的方式产生出来的。当电流又流进上部导体840又流过下部导体610时，它们中每一个都既起着常规反熔断器导体的作用，又起着对电介质层820直接供给热能的加热元件的作用。因而，本发明的第三个实施方案又从上部导体840，又从下部导体910直接对电介质层20加热。
焦耳定律给出电流I在t时间内流过电阻器R所释放的热量。Q＝I2Rt，其中R＝ρ×L/A以及
R＝电阻(欧姆)
ρ＝电阻率(欧姆米)
L＝电阻的长度(米)
A＝截面积(米2)
因而，对于一种固定的材料类型，可以通过增加长度或减小加热元件的截面积，增加流过加热元件的电流，或兼而有之来增加焦耳热。然而电迁移限制了能够流过一个导体的电流的数值。按照热流量方程，通过一给定材料，热能的流动速率ΦQ≈k(ΔT/d)；其中k是热导率(低的热导率阻止热量流动)，d是扩散距离，而ΔT是在热区和冷区之间的温差。
把加热元件和反熔断器集成进一个结构比起常规反熔断器结构提供了显著的优点。首先，按照热流量方程，本发明的结构不再经受由于间接加热而引起的热流量的减少。因为加热元件是集成进反熔断器上部导体，反熔断器下部导体，或二者，反熔断器电介质层被直接加热，因而热能量并不象常规结构的情况那样流过一种中间材料。有加热元件的常规反熔断器结构要求加热元件被一中间材料，诸如一绝缘材料，与反熔断器结构分开并隔离开。这层中间材料可以高达0.5μm厚并通常不是一种好的热导体。这样，按照热流量方程，热能流向常规反熔断器结构的速率将被中间材料的热导率以及材料的厚度正比地减小。对于具有0.5μm厚度的绝缘中间材料，通过中间材料热能流速率的减小能够是重要的。其次，因为本发明的反熔断器结构把一加热元件和反熔断器导体集成进一个单一的元件，本发明的这种新的结构是更简单和更有效的，以及因而需要更少的处理步骤并且使装有反熔断器结构的集成电路的整体尺寸变小。
虽然本发明已经用特定的实施方案来加以叙述，但是显然，根据上述叙述，对于本领域的技术人员，容易作很多改动，修正和变化。因而，本发明要求包括在本发明的范围和精神和下述权利要求内的所有这些改动，修改和变化。

Claims (52)

1一个反熔断器结构，包含：
一适合接收一第一电势(V1)的第一导体；
邻近该第一导体形成的一电介质层；以及
一邻近该电介质层形成的第二导体，它通过该电介质层而与第一导体隔开，该第二导体适合接收一第二电势(V2)和一第三电势(V3)，并响应V2和V3来加热该电介质层。
2.根据权利要求1所述的反熔断器结构，还包含：
一与第一导体相耦合的第三导体；
一与第二导体的第一区相耦合的第四导体；以及
一与第二导体的第二区相耦合的第五导体，其中第二导体的第一和第二区是不同的。
3.根据权利要求2所述的反熔断器结构，其中第三导体向第一导体供给V1，第四导体向第二导体的第一区供给V2，而第五导体向第二导体的第二区供给V3。
4.根据权利要求2所述的反熔断器结构，其中第三，第四，和第五导体包含选自如下材料组中的材料，该组由掺杂和非掺杂多晶硅，掺杂和非掺杂硅化多晶硅，掺杂和非掺杂单晶硅，氮化钛，氮化钽，包括铝，铜及其合金的金属，以及包括钨，钛，钽及其合金的难熔金属组成。
5.根据权利要求1所述的反熔断器结构，还包含在邻近第二导体的至少一个侧壁处形成的绝缘间隔器。
6.根据权利要求1所述的反熔断器结构，还包含在邻近第一导体的至少一个侧壁处形成的绝缘间隔器。
7.根据权利要求1所述的反熔断器结构，其中该电介质层包含选自如下材料组中的材料，该组由SiN，栅电介质和ONO组成。
8.根据权利要求1所述的反熔断器结构，其中该电介质层有约1.0nm到2.0nm的厚度，约60nm到120nm的宽度和约1000nm的长度。
9.根据权利要求1所述的反熔断器结构，其中第一导体包含半导体基片的一个掺杂区。
10.根据权利要求9所述的反熔断器结构，其中半导体基片包含选自如下材料组中的材料，该组由体硅，SOI，SiGe和GaAs组成。
11.根据权利要求1所述的反熔断器结构，其中第二导体包含选自如下材料组中的材料，该组由掺杂和非掺杂多晶硅，掺杂和非掺杂硅化多晶硅，掺杂和非掺杂单晶硅，氮化钛，氮化钽，包括铝，铜及其合金的金属，以及包括钨，钛，钽及其合金的难熔金属组成。
12.根据权利要求1所述的反熔断器结构，其中第一导体包含一薄膜晶体管材料。
13.根据权利要求1所述的反熔断器结构，其中第二导体包含半导体基片的一个掺杂区。
14.根据权利要求13所述的反熔断器结构，其中半导体基片包含选自如下材料组中的材料，该组由体硅，SOI，SiGe，和GaAs组成。
15.根据权利要求13所述的反熔断器结构，其中第一导体包含选自如下材料组中的材料，该组由掺杂和非掺杂多晶硅，掺杂和非掺杂硅化多晶硅，掺杂和非掺杂单晶硅，氮化钛，氮化钽，包括铝，铜及其合金的金属，以及包括钨，钛，钽及其合金的难熔金属组成。
16.根据权利要求1所述的反熔断器结构，其中第二导体包含一薄膜晶体管材料。
17.根据权利要求1所述的反熔断器结构，其中第一导体有约60nm到120nm的宽度和约1000nm的长度及第二导体有约60nm到120nm的宽度和约300nm到1200nm的长度。
18.根据权利要求1所述的反熔断器结构，其中第一导体有约60nm到120nm的宽度和约300nm到1200nm的长度及第二导体有约60nm到120nm的宽度和约1000nm的长度。
19.一可编程电路，包含：
一半导体基片；以及
在半导体基片上形成的一个反熔断器，该反熔断器包含：
一适合接收一第一电势(V1)的第一导体；
在邻近该第一导体处形成的一电介质层；以及
一邻近该电介质层处形成的第二导体，它通过该电介质层而与第一导体隔开，该第二导体适合接收一第二电势(V2)和一第三电势(V3)，并响应V2和V3来加热该电介质层。
20.根据权利要求19所述的可编程电路，还包含：
与第一导体相耦合的一第三导体；
与第二导体的第一区相耦合的一第四导体；以及
与第二导体的第二区相耦合的一第五导体，其中第二导体的第一区和第二区是不同的。
21.根据权利要求20所述的反熔断器结构，其中第三导体向第一导体供给V1，第四导体向第二导体的第一区供给V2，而第五导体向第二导体的第二区供给V3。
22.根据权利要求19所述的可编程电路，其中V1，V2，V3促使电介质层的击穿。
23.一个反熔断器结构，包含
一电介质层；
在电介质层邻近形成的一第一导体，该第一导体适合接收一第一电势(V1)和一第二电势(V2)，并响应V1和V2来加热电介质层；以及
在电介质层邻近形成一第二导体，它通过该电介质层而与第一导体隔开，该第二导体适合接收一第三电势(V3)和一第四电势(V4)，并响应V3和V4来加热电介质层。
24.根据权利要求23所述的反熔断器结构，还包含：
与第一导体的第一区相耦合的一第三导体；
与第一导体的第二区相耦合的一第四导体；
与第二导体的第一区相耦合的一第五导体；以及
与第二导体的第二区相耦合的一第六导体，其中第一导体的第一区和第二区是不同的，以及第二导体的第一区和第二区是不同的。
25.根据权利要求24所述的反熔断器结构，其中第三导体供给第一导体的第一区以V1，第四导体供给第一导体的第二区以V2，第五导体供给第二导体的第一区以V3，以及第六导体供给第二导体的第二区以V4。
26.根据权利要求24所述的反熔断器结构，其中第三，第四，第五，以及第六导体包含选自以下材料组中的材料，该材料组由掺杂和非掺杂多晶硅，掺杂和非掺杂硅化多晶硅，掺杂和非掺杂单晶硅，氮化钛，氮化钽，包括铝，铜及其合金的金属，以及包括钨，钛，钽及其合金的难熔金属组成。
27.根据权利要求23所述的反熔断器结构，还包含邻近第二导体的至少一个侧壁形成的绝缘间隔器。
28.根据权利要求23所述的反熔断器结构，还包含邻近第一导体的至少一个侧壁形成的绝缘间隔器。
29.根据权利要求23所述的反熔断器结构，其中电介质层包含选自如下组中的材料，该组由SiN，栅电介质，和ONO组成。
30.根据权利要求23所述的反熔断器结构，其中电介质层有约1.0nm到约2.0nm的厚度，约60nm到120nm的宽度，约1000nm的长度。
31.根据权利要求23所述的反熔断器结构，其中第一导体包含半导体基片的一个掺杂区。
32.根据权利要求31所述的反熔断器结构，其中半导体基片包含选自以下材料组中的材料，该组由体硅，SOI，SiGe，和GaAs组成。
33.根据权利要求31所述的反熔断器结构，其中第二导体包含选自以下材料组中的材料，该组由掺杂和非掺杂多晶硅，掺杂和非掺杂硅化多晶硅，掺杂和非掺杂单晶硅，氮化钛，氮化钽，包括铝，铜及其合金的金属，以及包括钨，钛，钽及其合金的难熔金属组成。
34.根据权利要求23所述的反熔断器结构，其中第一导体包含一薄膜晶体管材料。
35.根据权利要求23所述的反熔断器结构，其中第二导体包含半导体基片的一个掺杂区。
36.根据权利要求35所述的反熔断器结构，其中半导体基片包含选自以下材料组中的材料，该组由体硅，SOI，SiGe，以及GaAs组成。
37.根据权利要求35所述的反熔断器结构，其中第一导体包含选自以下材料组中的材料，该组由掺杂和非掺杂多晶硅，掺杂和非掺杂硅化多晶硅，掺杂和非掺杂单晶硅，氮化钛，氮化钽，包括铝，铜及其合金的金属，以及包括钨，钛，钽及其合金的难熔金属组成。
38.根据权利要求23所述的反熔断器结构，其中第二导体包含一薄膜晶体管材料。
39.根据权利要求23所述的反熔断器结构，其中第一导体有约60nm到120nm的宽度和约1000nm的长度，而第二导体有约60nm到120nm的宽度和约300nm到1200nm的长度。
40.根据权利要求23所述的反熔断器结构，其中第一导体有约60nm到120nm的宽度，约300nm到1200nm的长度，而第二导体有约60nm到120nm的宽度和约1000nm的长度。
41.一可编程序电路，包含：
一半导体基片；以及
在该半导体基片上表成的一个反熔断器，该反熔断器包括：
邻近电介质层处形成的第一导体，该第一导体适合接收一第一电势(V1)和一第二电势(V2)并响应V1和V2来加热电介质层；以及
邻近该电介质层处形成的第二导体，该导体通过电介质层而与第一导体隔开，该第二导体适合接收一第三电势(V3)和一第四电势(V4)，并响应V3和V4来加热电介质层。
42.根据权利要求41所述的可编程电路，还包含：
与第一导体第一区相耦合的一第三导体；
与第一导体第二区相耦合的一第四导体；
与第二导体第一区相耦合的一第五导体；
与第二导体第二区相耦合的一第六导体；其中
第一导体的第一区和第二区是不同的，以及
第二导体的第一区和第二区是不同的。
43.根据权利要求42所述的可编程电路，其中第三导体供给第一导体第一区以V1，第四导体供给第一导体第二区以V2，第五导体供给第二导体第一区以V3，以及第六导体供给第二导体第二区以V4。
44.根据权利要求41所述的可编程电路，其中V1，V2，V3，V4促使电介质层的击穿。
45.一种对反熔断器编程的方法，包含：
提供一个具有一集成加热元件的反熔断器；
对反熔器的第一导体加一个第一电势(V1)；
对反熔断器的第二导体的第一区加一个第二电势(V2)；
对反熔断器的第二导体的第二区加一个第三电势(V3)，
让一个电流Ic，通过第二导体，其中Ic∝[V2-V3]；
产生热能，其中热能正比于Ic；以及
以该热能直接加热反熔断器的电介质层。
46.根据权利要求45所述的方法，其中反熔断器电介质层被直接加热这么一段时间，该时间与电介质的温度/tBD关系和电介质的温度/VBD关系相对应。
47.根据权利要求45所述的方法，其中当电介质层击穿时，反熔断器被编程。
48.根据权利要求45所述的方法，其中V2＜或＞V3。
49.一种对反熔断器编程的方法，包含：
提供一个具有多个集成加热元件的反熔断器；
对反熔断器的第一导体的第一区加上一第一电势(V1)；
对第一导体的第二区加上一第二电势(V2)；
对反熔断器的第二导体的第一区加上一第三电势(V3)；
对第二导体的第二区加上一第四电势(V4)；
让一个第一电流(I1)通过第一导体，其中I1∝[V1-V2]；
让一个第二电流(I2)通过第二导体，其中I2∝[V3-V4]；
产生热能，其中热能是正比于I1和I2；以及
以该热能直接加热反熔断器的电介质层。
50.根据权利要求49所述的方法，其中反熔断器电介质层被直接加热一段时间，该时间和电介质的温度/tBD关系和电介质的温度/VBD相对应。
51.根据权利要求49所述的方法，其中当电介质层击穿时，该反熔断器被编程。
52.根据权利要求49所述的方法，其中V1＜或＞V2，以及V3＜或＞V4。
CNB2005101194382A 2004-11-12 2005-11-11 具有一个集成加热元件的反熔断器结构 Expired - Fee Related CN100479147C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/988,132 2004-11-12
US10/988,132 US7323761B2 (en) 2004-11-12 2004-11-12 Antifuse structure having an integrated heating element

Publications (2)

Publication Number Publication Date
CN1812086A true CN1812086A (zh) 2006-08-02
CN100479147C CN100479147C (zh) 2009-04-15

Family

ID=36385374

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101194382A Expired - Fee Related CN100479147C (zh) 2004-11-12 2005-11-11 具有一个集成加热元件的反熔断器结构

Country Status (2)

Country Link
US (4) US7323761B2 (zh)
CN (1) CN100479147C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701296A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法和半导体器件
CN105047644A (zh) * 2015-06-30 2015-11-11 中国电子科技集团公司第五十八研究所 一种抗辐射ono反熔丝单元结构及其制备方法
CN110870033A (zh) * 2017-07-21 2020-03-06 菲尼克斯电气公司 用于保护电负载的保护装置

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694644B1 (ko) 2003-04-11 2007-03-13 인터내셔널 비지네스 머신즈 코포레이션 프로그래머블 반도체 전자 퓨즈
US7485944B2 (en) * 2004-10-21 2009-02-03 International Business Machines Corporation Programmable electronic fuse
US7323761B2 (en) * 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element
US7375000B2 (en) * 2005-08-22 2008-05-20 International Business Machines Corporation Discrete on-chip SOI resistors
US7659168B2 (en) * 2005-11-03 2010-02-09 International Business Machines Corporation eFuse and methods of manufacturing the same
US7254078B1 (en) 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
US8357994B1 (en) * 2006-03-01 2013-01-22 Sandia Corporation Antifuse with a single silicon-rich silicon nitride insulating layer
US7759765B2 (en) * 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
US8754446B2 (en) * 2006-08-30 2014-06-17 International Business Machines Corporation Semiconductor structure having undercut-gate-oxide gate stack enclosed by protective barrier material
US7723820B2 (en) * 2006-12-28 2010-05-25 International Business Machines Corporation Transistor based antifuse with integrated heating element
US20080157270A1 (en) * 2006-12-30 2008-07-03 Kim Deok-Kee Metal to Metal Low-K Antifuse
US20080157268A1 (en) * 2006-12-30 2008-07-03 Kim Deok-Kee Fuse Element Using Low-K Dielectric
US20080170457A1 (en) * 2007-01-12 2008-07-17 International Business Machines Corporation Method for sensing a signal in an integrated circuit complementary fuse arrangement
US7479689B2 (en) * 2007-01-26 2009-01-20 International Business Machines Corporation Electronically programmable fuse having anode and link surrounded by low dielectric constant material
JP2008192883A (ja) * 2007-02-06 2008-08-21 Elpida Memory Inc 半導体装置
US7732893B2 (en) * 2007-03-07 2010-06-08 International Business Machines Corporation Electrical fuse structure for higher post-programming resistance
US7851885B2 (en) * 2007-03-07 2010-12-14 International Business Machines Corporation Methods and systems involving electrically programmable fuses
US7674691B2 (en) * 2007-03-07 2010-03-09 International Business Machines Corporation Method of manufacturing an electrical antifuse
US20080218247A1 (en) * 2007-03-07 2008-09-11 International Business Machines Corporation Method for automatically adjusting electrical fuse programming voltage
US7714326B2 (en) * 2007-03-07 2010-05-11 International Business Machines Corporation Electrical antifuse with integrated sensor
US20090040006A1 (en) * 2007-08-08 2009-02-12 International Business Machines Corporation Electrical fuse with enhanced programming current divergence
US8294239B2 (en) * 2008-09-25 2012-10-23 Freescale Semiconductor, Inc. Effective eFuse structure
US8049299B2 (en) 2009-02-25 2011-11-01 Freescale Semiconductor, Inc. Antifuses with curved breakdown regions
JP5387677B2 (ja) * 2009-07-09 2014-01-15 株式会社村田製作所 アンチヒューズ素子
US8097520B2 (en) * 2009-08-19 2012-01-17 International Business Machines Corporation Integration of passive device structures with metal gate layers
US8350264B2 (en) 2010-07-14 2013-01-08 International Businesss Machines Corporation Secure anti-fuse with low voltage programming through localized diffusion heating
JP2012064668A (ja) * 2010-09-14 2012-03-29 Toshiba Corp 半導体装置
JPWO2012086104A1 (ja) * 2010-12-22 2014-05-22 パナソニック株式会社 半導体装置
US8659118B2 (en) 2011-07-29 2014-02-25 Infineon Technologies Ag Semiconductor device comprising a fuse structure and a method for manufacturing such semiconductor device
JP5696620B2 (ja) * 2011-08-22 2015-04-08 富士通セミコンダクター株式会社 ヒューズ、半導体装置、半導体装置の製造方法
US8999838B2 (en) * 2011-08-31 2015-04-07 Macronix International Co., Ltd. Semiconductor devices and methods of manufacturing the same
US8975724B2 (en) 2012-09-13 2015-03-10 Qualcomm Incorporated Anti-fuse device
US8860176B2 (en) * 2012-10-17 2014-10-14 International Business Machines Corporation Multi-doped silicon antifuse device for integrated circuit
US8861728B2 (en) 2012-10-17 2014-10-14 International Business Machines Corporation Integrated circuit tamper detection and response
US8816717B2 (en) 2012-10-17 2014-08-26 International Business Machines Corporation Reactive material for integrated circuit tamper detection and response
US8884398B2 (en) * 2013-04-01 2014-11-11 United Microelectronics Corp. Anti-fuse structure and programming method thereof
US9589967B2 (en) 2014-01-21 2017-03-07 Nxp Usa, Inc. Fast programming antifuse and method of manufacture
US9953989B2 (en) * 2014-03-31 2018-04-24 Taiwan Semiconductor Manufacturing Company Limited and National Taiwan University Antifuse array and method of forming antifuse using anodic oxidation
US9528194B2 (en) 2014-03-31 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited & National Taiwan University Systems and methods for forming nanowires using anodic oxidation
US9496270B2 (en) * 2014-05-30 2016-11-15 Qualcomm Incorporated High density single-transistor antifuse memory cell
US9620432B2 (en) * 2015-09-02 2017-04-11 International Business Machines Corporation Dielectric thermal conductor for passivating eFuse and metal resistor
US9917052B2 (en) * 2015-11-25 2018-03-13 International Business Machines Corporation Method of fabricating anti-fuse for silicon on insulator devices
DE102017207066A1 (de) 2017-04-27 2018-10-31 Robert Bosch Gmbh Schnellentladevorrichtung für eine Batteriezelle und Batteriezelle
US10056329B1 (en) * 2017-05-02 2018-08-21 International Business Machines Corporation Programmable buried antifuse
KR102414944B1 (ko) * 2017-09-18 2022-06-29 에스케이하이닉스 주식회사 반도체 장치의 안티-퓨즈
DE102017218927A1 (de) 2017-10-24 2019-05-09 Robert Bosch Gmbh Elektrisches Überbrückungselement, elektrischer Energiespeicher und Vorrichtung
DE102017218916A1 (de) 2017-10-24 2019-04-25 Robert Bosch Gmbh Elektrisches Überbrückungselement, elektrischer Energiespeicher und Vorrichtung
US10784195B2 (en) 2018-04-23 2020-09-22 Globalfoundries Inc. Electrical fuse formation during a multiple patterning process
CN108735662B (zh) * 2018-05-22 2021-04-16 武汉新芯集成电路制造有限公司 电可编程熔丝的编程方法
US10811353B2 (en) * 2018-10-22 2020-10-20 International Business Machines Corporation Sub-ground rule e-Fuse structure
US11687778B2 (en) 2020-01-06 2023-06-27 The Research Foundation For The State University Of New York Fakecatcher: detection of synthetic portrait videos using biological signals

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814853A (en) * 1981-10-28 1989-03-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device with programmable fuse
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4876220A (en) * 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
US5770892A (en) * 1989-01-18 1998-06-23 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US5163180A (en) * 1991-01-18 1992-11-10 Actel Corporation Low voltage programming antifuse and transistor breakdown method for making same
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5250459A (en) * 1992-04-14 1993-10-05 Micron Technology, Inc. Electrically programmable low resistive antifuse element
US5466484A (en) * 1993-09-29 1995-11-14 Motorola, Inc. Resistor structure and method of setting a resistance value
US5427979A (en) * 1993-10-18 1995-06-27 Vlsi Technology, Inc. Method for making multi-level antifuse structure
US5523612A (en) * 1993-11-19 1996-06-04 Crosspoint Solutions, Inc. Method of manufacturing an antifuse with doped barrier metal layer and resulting antifuse
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5412593A (en) * 1994-01-12 1995-05-02 Texas Instruments Incorporated Fuse and antifuse reprogrammable link for integrated circuits
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
US5903041A (en) * 1994-06-21 1999-05-11 Aptix Corporation Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap
US5444287A (en) * 1994-08-10 1995-08-22 International Business Machines Corporation Thermally activated noise immune fuse
US5565702A (en) * 1994-08-19 1996-10-15 Kawasaki Steel Corporation Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same
US5572050A (en) * 1994-12-06 1996-11-05 Massachusetts Institute Of Technology Fuse-triggered antifuse
US6258633B1 (en) * 1995-02-16 2001-07-10 University Of South Florida Laser-programmable interconnect process for integrated circuit chips
US5592016A (en) * 1995-04-14 1997-01-07 Actel Corporation Antifuse with improved antifuse material
EP0774164A1 (en) * 1995-06-02 1997-05-21 Actel Corporation Raised tungsten plug antifuse and fabrication process
US5672994A (en) * 1995-12-21 1997-09-30 International Business Machines Corporation Antifuse circuit using standard MOSFET devices
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
US5965270A (en) * 1996-07-19 1999-10-12 National Science Council Metal/amorphous material/metal antifuse structure with a barrier enhancement layer
US5976943A (en) * 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
US5811870A (en) * 1997-05-02 1998-09-22 International Business Machines Corporation Antifuse structure
US6140692A (en) * 1997-05-29 2000-10-31 Micron Technology, Inc. Isolated anti-fuse structure and method for fabricating same
US6016001A (en) * 1997-06-18 2000-01-18 Vlsi Technology, Inc. Metal to amorphous silicon to metal anti-fuse structure
US6081021A (en) * 1998-01-15 2000-06-27 International Business Machines Corporation Conductor-insulator-conductor structure
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6107165A (en) * 1998-08-13 2000-08-22 Quicklogic Corporation Metal-to-metal antifuse having improved barrier layer
US6249010B1 (en) * 1998-08-17 2001-06-19 National Semiconductor Corporation Dielectric-based anti-fuse cell with polysilicon contact plug and method for its manufacture
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
US6288437B1 (en) * 1999-02-26 2001-09-11 Micron Technology, Inc. Antifuse structures methods and applications
US6323534B1 (en) * 1999-04-16 2001-11-27 Micron Technology, Inc. Fuse for use in a semiconductor device
US6433404B1 (en) * 2000-02-07 2002-08-13 Infineon Technologies Ag Electrical fuses for semiconductor devices
US6396120B1 (en) * 2000-03-17 2002-05-28 International Business Machines Corporation Silicon anti-fuse structures, bulk and silicon on insulator fabrication methods and application
US6777773B2 (en) * 2000-08-14 2004-08-17 Matrix Semiconductor, Inc. Memory cell with antifuse layer formed at diode junction
US6958523B2 (en) * 2000-09-15 2005-10-25 Texas Instruments Incorporated On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits
US6498056B1 (en) * 2000-10-31 2002-12-24 International Business Machines Corporation Apparatus and method for antifuse with electrostatic assist
US6803306B2 (en) * 2001-01-04 2004-10-12 Broadcom Corporation High density metal capacitor using via etch stopping layer as field dielectric in dual-damascence interconnect process
DE10107666C1 (de) * 2001-02-19 2002-08-14 Infineon Technologies Ag Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse
EP1233453A3 (en) * 2001-02-19 2005-03-23 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having anti-fuse, method of fabricating, and method of writing data in the same
US6436738B1 (en) * 2001-08-22 2002-08-20 Taiwan Semiconductor Manufacturing Company Silicide agglomeration poly fuse device
US6448576B1 (en) * 2001-08-30 2002-09-10 Bae Systems Information And Electronic Systems Integration, Inc. Programmable chalcogenide fuse within a semiconductor device
US7422972B2 (en) * 2001-09-07 2008-09-09 Texas Instruments Incorporated On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits
US6927472B2 (en) * 2001-11-14 2005-08-09 International Business Machines Corporation Fuse structure and method to form the same
US6624031B2 (en) * 2001-11-20 2003-09-23 International Business Machines Corporation Test structure and methodology for semiconductor stress-induced defects and antifuse based on same test structure
GB2382220A (en) * 2001-11-20 2003-05-21 Zarlink Semiconductor Ltd Polysilicon diode antifuse
US6979879B1 (en) * 2002-01-08 2005-12-27 National Semiconductor Corporation Trim zener using double poly process
US6624499B2 (en) * 2002-02-28 2003-09-23 Infineon Technologies Ag System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient
US6617914B1 (en) * 2002-03-05 2003-09-09 Infineon Technologies Ag Electrical antifuse with external capacitance
FR2838233A1 (fr) * 2002-04-04 2003-10-10 St Microelectronics Sa Procede de programmation de cellules memoire par claquage d'elements antifusible
US6794726B2 (en) * 2002-04-17 2004-09-21 International Business Machines Corporation MOS antifuse with low post-program resistance
US6717234B2 (en) * 2002-05-01 2004-04-06 Hewlett-Packard Development Company, L.P. Resistive memory for data storage devices
US6964906B2 (en) * 2002-07-02 2005-11-15 International Business Machines Corporation Programmable element with selectively conductive dopant and method for programming same
US6661330B1 (en) * 2002-07-23 2003-12-09 Texas Instruments Incorporated Electrical fuse for semiconductor integrated circuits
US6740957B2 (en) * 2002-08-29 2004-05-25 Micron Technology, Inc. Shallow trench antifuse and methods of making and using same
US20040051162A1 (en) * 2002-09-13 2004-03-18 International Business Machines Corporation Structure and method of providing reduced programming voltage antifuse
US6944054B2 (en) * 2003-03-28 2005-09-13 Nantero, Inc. NRAM bit selectable two-device nanotube array
TW566674U (en) * 2003-04-17 2003-12-11 Advanced Semiconductor Eng Package substrate for improving electrical performance
US6750530B1 (en) * 2003-06-03 2004-06-15 International Business Machines Corporation Semiconductor antifuse with heating element
US6960978B2 (en) * 2003-07-16 2005-11-01 Hewlett-Packard Development Company, L.P. Fuse structure
US6879021B1 (en) * 2003-10-06 2005-04-12 International Business Machines Corporation Electronically programmable antifuse and circuits made therewith
US20050110113A1 (en) * 2003-11-24 2005-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Anti-fuse structure employing metal silicide/doped polysilicon laminate
US7157782B1 (en) * 2004-02-17 2007-01-02 Altera Corporation Electrically-programmable transistor antifuses
US7795094B2 (en) * 2004-09-02 2010-09-14 Micron Technology, Inc. Recessed gate dielectric antifuse
US7323761B2 (en) 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element
US7294904B1 (en) * 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
US7659168B2 (en) * 2005-11-03 2010-02-09 International Business Machines Corporation eFuse and methods of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701296A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法和半导体器件
CN104701296B (zh) * 2013-12-05 2018-10-16 中芯国际集成电路制造(上海)有限公司 电熔丝结构及其形成方法和半导体器件
CN105047644A (zh) * 2015-06-30 2015-11-11 中国电子科技集团公司第五十八研究所 一种抗辐射ono反熔丝单元结构及其制备方法
CN105047644B (zh) * 2015-06-30 2018-03-02 中国电子科技集团公司第五十八研究所 一种抗辐射ono反熔丝单元结构及其制备方法
CN110870033A (zh) * 2017-07-21 2020-03-06 菲尼克斯电气公司 用于保护电负载的保护装置

Also Published As

Publication number Publication date
US9184129B2 (en) 2015-11-10
CN100479147C (zh) 2009-04-15
US20060102982A1 (en) 2006-05-18
US7323761B2 (en) 2008-01-29
US7880266B2 (en) 2011-02-01
US20110101496A1 (en) 2011-05-05
US20080073749A1 (en) 2008-03-27
US20080111210A1 (en) 2008-05-15
US7982285B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
CN1812086A (zh) 具有一个集成加热元件的反熔断器结构
US8952487B2 (en) Electronic circuit arrangement
KR0162073B1 (ko) 프로그램 가능한 저 임피던스 상호 접속 회로 소자
CN100541780C (zh) 可编程半导体器件及其制造和使用方法
CN101789489B (zh) 相变存储器单元及形成的方法
CN100442500C (zh) 鳍片型反熔丝及其制造方法
CN1076123C (zh) 备有抗熔元件的半导体器件及其制造方法
KR100808997B1 (ko) 퓨즈 소자 및 그 절단 방법
JP3204454B2 (ja) 電界効果トランジスタの選択的プログラミング方法
TWI269345B (en) Programmable device programmed by varying resistant using phase transition
CN1409399A (zh) 以一次可编程熔断器/抗熔断器组合为基础的存储单元
CN1881576A (zh) 可再编程熔丝结构及方法
TW200913147A (en) Electronic device and method for operating a memory circuit
WO2004059733A1 (en) Programmable fuse for an electronic device
CN102856250A (zh) 具有鳍片基础熔丝的集成电路及相关制造方法
US20120195091A1 (en) Method and System for Split Threshold Voltage Programmable Bitcells
CN1707791A (zh) 电子式熔线结构
US5572050A (en) Fuse-triggered antifuse
CN102760719A (zh) 集成电路装置的反熔丝组件
CN104347589B (zh) 一种反熔丝结构
US20030094671A1 (en) Antifuses
CN103871464B (zh) 可程序编辑电阻元件记忆体、操作方法及电子系统
CN101645434A (zh) 一种电熔丝器件及其制造方法
JP5696620B2 (ja) ヒューズ、半導体装置、半導体装置の製造方法
CN100576500C (zh) 熔丝结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171115

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171115

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20181111