CN1812096A - 交叉点非易失性存储器件及其制造方法 - Google Patents

交叉点非易失性存储器件及其制造方法 Download PDF

Info

Publication number
CN1812096A
CN1812096A CNA2005101204577A CN200510120457A CN1812096A CN 1812096 A CN1812096 A CN 1812096A CN A2005101204577 A CNA2005101204577 A CN A2005101204577A CN 200510120457 A CN200510120457 A CN 200510120457A CN 1812096 A CN1812096 A CN 1812096A
Authority
CN
China
Prior art keywords
layer
doped
doping
bottom electrode
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101204577A
Other languages
English (en)
Other versions
CN1812096B (zh
Inventor
白寅圭
李文淑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1812096A publication Critical patent/CN1812096A/zh
Application granted granted Critical
Publication of CN1812096B publication Critical patent/CN1812096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Abstract

一种使用二元金属氧化物层作为数据存储材料层的交叉点非易失性存储器件，包括在衬底中布置的间隔掺杂线。多个间隔的上电极横跨掺杂线，以便在上电极重叠掺杂线的地点形成交叉点。下电极被布置在掺杂线和上电极之间的交叉点处。二元金属氧化物层被设置在上电极和下电极之间，以及被设为数据存储材料层。掺杂区被设置在下电极和掺杂线之间，以及与掺杂线一起形成二极管。掺杂区具有与掺杂线相反的极性。

Description

交叉点非易失性存储器件及其制造方法
与相关申请的交叉引用
本申请根据35USC§119要求2004年11月10日申请的韩国专利申请号10-2004-0091554的优先权，因此在此将其公开内容全部引入作为参考。
技术领域
本发明涉及非易失性存储器件及其制造方法，更具体涉及交叉点非易失性存储器件及其制造方法。
背景技术
非易失性存储器件不会丢失在其中存储的数据，即使电源被中断。因此，非易失性存储器件正广泛地用于计算机、移动通信终端、记忆卡等。
快闪存储器件通常用作非易失性存储器件。通常，快闪存储器件包括存储单元，每个具有层叠的栅极结构。层叠的栅极结构可以包括在沟道区上顺序地层叠的隧道氧化物层、浮栅、栅间介质层以及控制栅电极。
最近，已提出了新的非易失性存储器件，如电阻随机存取存储器(电阻RAM)。电阻RAM的基本单元包括具有两个电极和在两个电极之间插入的可变电阻材料层的数据存储元件。可变电阻材料层，即，数据存储材料层，根据电极之间施加的电信号(电压或电流)的极性和/或数量具有可逆的电阻变化。
在Hsu等人的、名称为“Cross-pointResistor Memory Array andMethod of Fabrication”的美国专利公开号US2004/0108528中公开了交叉点电阻RAM。根据该公开内容，采用巨大磁阻(CMR)材料层或高温超导(HTSC)材料层作为数据存储材料层。CMR或HTSC材料层的例子是PrCaMnO3(PCMO)层和GdCaBaCO2O5+5层。但是，为了形成材料层，可能需要混合至少四种材料，以及所得材料层的晶体结构可能高度地取决于底下的层。由此，材料层的组合比跨过器件不可能均匀。此外，使用在半导体器件的制造中广泛地使用的典型光刻和刻蚀工艺可能难以构图PCMO层或HTSC材料层。而且，根据美国专利公开号US2004/0108528，使用化学机械抛光(CMP)工艺淀积并抛光贵金属层如铂(Pt)，铱(Ir)或钌(Ru)，由此形成下电极。但是，由于上述贵金属在化学上是非常稳定的，因此通过CMP工艺可能难以抛光它们，从而形成下电极。
发明内容
根据本发明的示例性实施例的非易失性存储器件包括多个第一间隔线和横跨多个第一间隔线的多个第二间隔线，以在其间限定多个交叉点。在各个交叉点处，在第一和第二间隔线之间串联连接二极管和二元金属氧化物非易失性数据存储介质。在某些实施例中，间隔线包括衬底中的第一导电类型的多个掺杂区，以及二极管包括第一导电类型的掺杂区上的第二导电类型的掺杂区。在某些实施例中，在二极管和二元金属氧化物之间可以连接电极。
本发明的其他实施例涉及使用二元金属氧化物层作为数据存储材料层的交叉点非易失性存储器件。这些非易失性存储器件可以包括在衬底中布置的多个间隔掺杂线。多个间隔的上电极横跨掺杂线，以便在上电极重叠掺杂线的地点形成交叉点。设置多个下电极，其中各个下电极布置在掺杂线和上电极之间的各个交叉点处。在上电极和下电极之间设置二元金属氧化物数据存储材料层。在下电极和掺杂线之间设置掺杂区，以及与掺杂线一起形成二极管。掺杂区具有与掺杂线相反的导电性。
在某些实施例中，二元金属氧化物层可以表示为MxOy的化学式。在此，字符“M”，“O”，“x”和“y”分别指金属、氧、金属组成比率、以及氧组成比率，以及金属“M”可以是过渡金属和/或铝(Al)。过渡金属可以是镍(Ni)、铌(Nb)、钛(Ti)、锆(Zr)、铪(Hf)、钴(Co)、铁(Fe)、铜(Cu)和/或铬(Cr)。可以用作数据存储材料层的二元金属氧化物的具体例子包括CuO、NiO、CoO、ZnO、CrO2、TiO2、HfO2、ZrO2、Fe2O3和Nb2O5。
在其他实施例中，掺杂区分别可以是布置在掺杂线上的交叉点处的掺杂层图形。在此情况下，掺杂层图形可以是掺杂的多晶硅层图形和/或掺杂的单晶硅层图形。
在再一实施例中，掺杂线可以是N-型线，以及掺杂层图形可以是P-型图形。
在又一实施例中，下电极和上电极可以包括铱层、铂层、钌层、氧化铱层、氧化钌层、钨层、氮化钛层和/或多晶硅层。
在再一实施例中，非易失性存储器件还可以包括在二元金属氧化物层和衬底之间的空间中的绝缘层。该绝缘层可以是氧化硅层、氮化硅层和/或氮氧化硅层。
本发明的其他实施例提供使用二元金属氧化物层作为数据存储材料层制造非易失性存储器件的方法。这些方法包括在衬底中形成多个间隔的掺杂线。在掺杂线上形成多个掺杂区，以及在掺杂区上形成多个下电极。这里，掺杂区与掺杂线接触以及具有与掺杂线相反的导电性。在下电极上形成二元金属氧化物层。在二元金属氧化物层上形成多个间隔的上电极，以便上电极重叠下电极以及交叉掺杂线。
在某些实施例中，掺杂线的形成可以包括，在衬底上形成具有线状开口的掩模图形；以及使用掩模图形作为离子注入掩模，将杂质离子注入衬底中。
在其他实施例中，掺杂区和下电极的形成可以包括，在具有掺杂线的衬底上形成掺杂层，掺杂层具有与掺杂线相反的导电性；在掺杂层上形成下导电层；以及顺序地构图下导电层和掺杂层。
在再一实施例中，当掺杂线由N-型杂质离子形成时，掺杂层可以由P-型杂质离子形成。
在又一实施例中，掺杂层可以是掺杂的多晶硅层和/或掺杂的单晶硅层。
在又一实施例中，下电极和上电极可以包括铱层、铂层、钌层、氧化铱层、氧化钌层、钨层、氮化钛层和/或多晶硅层。
在再一实施例中，在形成二元金属氧化物层之前，可以在衬底上形成绝缘层，以覆盖掺杂区和下电极，以及被平整，以露出下电极。在此情况下，可以在下电极上和在平整的绝缘层上形成二元金属氧化物层。
在又一其他实施例中，二元金属氧化物层可以表示为MxOy的化学式。在此，字符“M”，“O”，“x”和“y”分别指金属、氧、金属组成比率以及氧组成比率，以及金属“M”可以是过渡金属和/或铝。过渡金属可以是镍、铌、钛、锆、铪、钴、铁、铜或铬。如上所述可以提供具体例子。
附图说明
图1是根据本发明的实施例的电阻RAM器件的平面图；以及
图2A、2B、3A、3B、4A、4B、5A、5B、6A和6B是说明根据本发明的实施例制造电阻RAM器件的方法的剖面图。
具体实施方式
在下文中参考附图更完全地描述本发明，其中示出本发明的优选实施例。但是，本发明可以以许多不同的形式体现，不应该被认为是局限于在此阐述的实施例。相反地，提供这些实施例是为了本公开是彻底的和完全的，并将本发明的范围完全传递给所属领域的技术人员。而且，在此描述和说明的每个实施例也包括其互补导电类型的实施例。在整篇中，相同的数字始终指相同的元件。
应当理解当元件被称为“连接到”、“响应”、“响应于”其它元件时，它可以被直接连接、响应或响应于其他元件，或可以存在插入元件。相反，术语“直接”意味着不存在插入元件。在此使用的术语“和/或”包括一个或多个相关列项的任意和所有组合以及可以省略为“/”。
还应当理解，在此使用的术语“行”或“水平”和“列”或“垂直”表示互相可以垂直的两个非平行方向。但是，这些术语不要求如图所示的绝对或垂直方向。
应当理解尽管在此可以使用了术语第一和第二等描述各个元件，但是这些元件不应该受这些术语限制。这些术语仅仅用来使一个元件与其它元件相区别。例如，在不脱离公开内容的教导条件下，下面论述的第一线可以称为第二线，同样，第二线可以称为第一线。
为了便于描述，在此可以使用空间相对术语，如“在...底下”，“在...下面”，“下”，“在...之上”，“上”等来描述一个元件和/或部件与图中所示的另一(些)元件和/或部件的关系。应当理解空间相对术语是用来包括除图中描绘的取向之外的使用或操作中器件的不同取向。例如，如果图中的器件被翻转，那么描述为在其他元件或部件“下面”和/或“底下”的元件将定向在其他元件或部件“之上”。因此，例子术语“在...之下”可以包括“在...之上”和“在...之下”的两种取向。器件可以被另外定向(旋转90度或其他取向)，由此解释在此使用的空间相对描述词。
在此使用的专业词汇是仅仅用于描述特定的实施例而不打算限制本发明。如在此使用的单数形式“a”，“an”和“the”同样打算包括复数形式，除非上下文另外清楚地表明。还应当理解，在该说明书中使用术语“comprises”和/或“comprising”或“includes”和/或“including”时，说明所述部件、区域、整体、步骤、操作、元件和/或组件的存在，但是不排除存在或添加一个或多个其他部件、区域、整体、步骤、操作、元件、组件和/或其组。
除非另外限定，在此使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解相同的意思。还应当理解如在通常使用的词典中定义的那些术语应该解释为具有符合相关技术和本公开的环境中的意思且不被理想化解释或过度地形式感知，除非在此被清楚地限定。
图1是根据本发明的示例性实施例的电阻RAM器件的平面图，以及图2A、2B、3A、3B、4A、4B、5A、5B、6A和6B是说明根据本发明的示例性实施例制造电阻RAM器件的方法的剖面图，以及由此形成的器件。详细地，图2A，3A，4A，5A和6A是沿图1的线I-I′的剖面图，以及图2B，3B，4B，5B和6B是沿图1的线II-II′的剖面图。
参考图1，6A和6B，多个间隔的，以及在某些实施例中，平行的掺杂线106被布置在衬底，如半导体衬底100中。掺杂线106可以是由N-型杂质离子，如砷(As)离子或磷(P)离子形成的扩散层。掺杂线106可以被设置为电阻RAM器件的位线。横跨掺杂线106布置多个间隔的，以及在某些实施例中，平行的，上电极116。上电极116在其中形成掺杂线106的半导体衬底100的表面上彼此以预定距离隔开。上电极116横跨掺杂线106，以便在上电极116重叠掺杂线106的各个区域中可以形成交叉点“C”。上电极116可以被设置为电阻RAM器件的字线。在本发明的某些实施例中，当从平面图观察时，上电极116可以分别与掺杂线106成90。的角度。上电极116可以由贵金属层、贵金属氧化物层、钨层、氮化钛层和/或多晶硅层形成。在此情况下，贵金属层可以是铱层、铂层和/或钌层。此外，贵金属氧化物层可以是氧化铱层和/或氧化钌层。
在掺杂线106和上电极116之间的交叉点“C”处布置具有与掺杂线106相反导电性的掺杂区108′。当掺杂线106由如上所述的N-型杂质离子形成时，掺杂区108′可以用P-型杂质离子，如硼(B)离子来掺杂。掺杂区108′分别制成具有掺杂线106的P-N结。换句话说，掺杂区108′在交叉点“C”处分别形成具有掺杂线106的多个P-N结二极管。在本发明的某些实施例中，掺杂区108′分别可以是在掺杂线106上的交叉点“C”处布置的掺杂层图形。下面，参考数字108′将指掺杂层图形。掺杂层图形108′可以是掺有P-型杂质离子的多晶硅层图形和/或掺有P-型杂质离子的单晶硅层图形。在掺杂层图形108′上分别布置下电极110′。下电极110’可以由贵金属层、贵金属氧化物层、钨层、氮化钛层和/或多晶硅层形成。在此情况下，贵金属层可以是铱层、铂层和/或钌层。此外，贵金属氧化物层可以是氧化铱层和/或氧化钌层。
具有掺杂层图形108′和下电极110′的半导体衬底100覆有绝缘层112。在某些实施例中，绝缘层112填充掺杂层图形108′之间和下电极110′之间的空间，以及露出下电极110′的各个顶表面。绝缘层112可以由具有好的填隙性能的材料形成，例如，氧化硅、氮化硅和/或氮氧化硅。
在下电极110′上和在绝缘层112上布置二元金属氧化物层114。二元金属氧化物层114被插入在下电极110′和上电极116之间，如图6A和6B所示，并充当电阻RAM器件的数据存储材料层。二元金属氧化物层114可以表示为MxOy的化学式。在该式子中，字符“M”、“O”、“x”以及“y”分别指的是金属、氧、金属组成比率以及氧组成比率。金属“M”可以是过渡金属和/或铝(Al)。在此情况下，过渡金属可以是镍(Ni)、铌(Nb)、钛(Ti)、锆(Zr)、铪(Hf)、钴(Co)、铁(Fe)、铜(Cu)和/或铬(Cr)。可以用作数据存储材料层的二元金属氧化物的具体例子包括CuO、NiO、CoO、ZnO、CrO2、TiO2、HfO2、ZrO2、Fe2O3和Nb2O5。如上所述，根据本发明的示例性实施例的电阻RAM器件采用二元金属氧化物层114作为数据存储材料层。二元金属氧化物层114具有可逆变化的电阻，在小于3V的电压下可以被检测。此外，可以通过半导体器件的制造中使用的常规光刻和刻蚀工艺来构图二元金属氧化物层114。而且，根据本发明的其他实施例，包括掺杂层图形108′和掺杂线106的二极管分别被布置为，在交叉点“C”处，与下电极110′接触。二极管可以用来减小或防止漏电流流到邻近于选择单元的其他单元，以便开关电流和电压仅仅被施加到该选择单元。结果，根据本发明的某些实施例的电阻RAM器件在单元之间可能几乎没有串扰，以及可能消耗小的功率。
下面，将描述根据本发明的实施例制造电阻RAM器件的方法。
参考图1、2A和2B，在半导体衬底100上形成多个间隔的，以及在某些实施例中，平行的，掩模图形102。在某些实施例中，以线形形成每个掩模图形102，以及在掩模图形102之间形成开口102′，以露出半导体衬底100的部分表面。掩模图形102，可以是，例如氧化硅层图形。换句话说，可以通过在半导体衬底100上淀积氧化硅层以及使用光刻和刻蚀工艺构图氧化硅层形成掩模图形102。接下来，使用掩模图形102作为离子注入掩模将杂质离子104注入半导体衬底100。因此，在半导体衬底100中形成多个掺杂线106。杂质离子104可以是N-型杂质离子，如As离子或P离子。
参考图1、3A和3B，掩模图形102被除去。当掩模图形102由氧化硅层形成时，可以通过使用含HF蚀刻剂的湿法刻蚀工艺除去掩模图形102。此后，在具有掺杂线106的半导体衬底100上顺序地形成掺杂层108和下导电层110。掺杂层108可以是掺有P-型杂质离子(例如，B离子)的多晶硅层和/或掺有P-型杂质离子的单晶硅层。在形成作为掺杂层108的掺杂多晶硅层中，可以在使用化学气相淀积(CVD)工艺形成多晶硅层的过程中，就地掺杂P-型杂质离子。在其他实施例中，可以在形成多晶硅层之后，使用扩散掺杂工艺和/或离子注入工艺掺杂P-型杂质离子。在形成作为掺杂层108的掺杂单晶硅层中，可以在使用CVD工艺在具有掺杂线106的半导体衬底100上外延地生长单晶硅层的同时，由杂质源，如乙硼烷(B2H6)源就地掺杂P-型杂质离子。在其他实施例中，可以在形成单晶硅层之后，使用扩散掺杂工艺和/或离子注入工艺掺杂P-型杂质离子。
由于在后续退火工序过程中下导电层110被氧化，下导电层110和其相邻的材料层之间的界面性能可能被损坏，因此下导电层110可以由抗氧化的金属形成。下导电层110可以是铱层、铂层、钌层、氧化铱层和/或氧化钌层。在其他实施例中，下导电层110可以是钨层、氮化钛层和/或多晶硅层。
参考图1、4A和4B，下导电层110和掺杂层108被构图，由此形成顺序地层叠在掺杂线106上的掺杂层图形108′和下电极110′。在某些实施例中，当从平面图观察时，掺杂层图形108′和下电极110′分别可以基本上具有矩形形状。掺杂层图形108′分别与掺杂线106一起构成二极管。
参考图1、5A和5B，形成绝缘层112，以覆盖掺杂层图形108，和下电极110′。此外，在某些实施例中，形成绝缘层112，以填充掺杂层图形108′之间和下电极110′之间的空间。绝缘层112可以由具有好的填隙性能的材料形成，例如，氧化硅、氮化硅和/或氮氧化硅。此后，绝缘层112被平整，以便下电极110′的各个顶表面被露出。绝缘层112的平面化可以使用化学机械抛光(CMP)工艺来执行。如上所述，根据本发明的示例性实施例，在形成掺杂层图形108′和下电极110′之后，接着用绝缘层112覆盖它们。结果，由于没有必要使用CMP工艺抛光下电极110′，甚至可以使用贵金属形成下电极110′。此外，在通过CMP工艺抛光绝缘层112的同时，下电极110′可以用作抛光停止层，因此可以不必设置附加的抛光停止层。
接着，形成二元金属氧化物层114，以覆盖绝缘层112和由绝缘层112露出的下电极110′的顶表面。二元金属氧化物层114可以表示为MxOy的化学式。在该式子中，字符“M”、“O”、“x”以及“y”分别指的是金属、氧、金属组成比率以及氧组成比率。金属“M”可以是过渡金属和/或铝(Al)。在此情况下，过渡金属可以是镍(Ni)、铌(Nb)、钛(Ti)、锆(Zr)、铪(Hf)、钴(Co)、铁(Fe)、铜(Cu)和/或铬(Cr)。二元金属氧化物层114可以通过使用溅射工艺在绝缘层112和下电极110′上形成金属“M”层以及使用O2等离子体处理工艺氧化金属“M”层来制成。在此情况下，可以就地执行O2等离子体处理工艺。在另一情况中，可以通过O2反应溅射工艺、CVD工艺和/或原子层淀积(ALD)工艺形成二元金属氧化物层114。可以用作数据存储材料层的二元金属氧化物的具体例子包括CuO、NiO、CoO、ZnO、CrO2、TiO2、HfO2、ZrO2、Fe2O3和Nb2O5。
参考图1、6A和6B，在二元金属氧化物层114上形成多个间隔的，以及在某些实施例中，平行的，上电极116，以便上电极重叠下电极114并横跨掺杂线106。为了形成上电极116，可以在二元金属氧化物层114上形成上导电层(未示出)然后构图。上电极116横跨掺杂线106，以便在上电极116重叠掺杂线106的各个区域中可以形成交叉点“C”。在交叉点“C”处分别布置掺杂层图形108′和下电极110′。如下电极110′，上电极116可以由铱层、铂层、钌层、氧化铱层和/或氧化钌层形成。在另一情况中，上电极116可以由钨层、氮化钛层和/或多晶硅层形成。在上电极116和下电极110′之间插入的部分二元金属氧化物层114被设为电阻RAM器件的数据存储材料层。
如上所述，本发明的实施例可以提供使用二元金属氧化物层作为数据存储材料层的交叉-点非易失性存储器件。根据本发明的示例性实施例，可以提供可以在低电压下稳定地工作的高度集成的电阻RAM器件。
此外，在电阻RAM器件的各个单元中形成二极管，可以减小由漏电流引起的相邻单元之间的串扰以及也可以减小功耗。
在附图和说明书中，已公开了本发明的实施例，尽管使用了特定术语，但是它们仅仅用于一般性和描述性意义，并非用于限制，本发明的范围将阐述在下面的权利要求中。

Claims (24)

1.一种非易失性存储器件，包括：
布置在衬底中的多个间隔的掺杂线；
横跨掺杂线以便在上电极重叠掺杂线的位置形成交叉点的多个间隔的上电极；
多个下电极，其中各个下电极布置在掺杂线和上电极之间的各个交叉点处；
上电极和下电极之间的二元金属氧化物数据存储材料层；以及
在下电极和掺杂线之间以及与掺杂线一起形成二极管的掺杂区，掺杂区具有与掺杂线相反的导电性。
2.根据权利要求1的器件，其中二元金属氧化物层表示为化学式MxOy，其中字符“M”，“O”，“x”和“y”分别指金属、氧、金属组成比率以及氧组成比率，以及金属“M”是过渡金属和/或铝。
3.根据权利要求2的器件，其中过渡金属包括镍、铌、钛、锆、铪、钴、铁、铜和/或铬。
4.根据权利要求1的器件，其中掺杂区分别是在掺杂线上的交叉点处布置的掺杂层图形。
5.根据权利要求4的器件，其中掺杂线是N-型线，以及掺杂层图形是P-型图形。
6.根据权利要求4的器件，其中掺杂层图形是掺杂的多晶硅层图形和/或掺杂的单晶硅层图形。
7.根据权利要求1的器件，其中下电极包括铱层、铂层、钌层、氧化铱层、氧化钌层、钨层、氮化钛层和/或多晶硅层。
8.根据权利要求1的器件，其中上电极包括铱层、铂层、钌层、氧化铱层、氧化钌层、钨层、氮化钛层和/或多晶硅层。
9.根据权利要求1的器件，还包括二元金属氧化物层和衬底之间的空间中的绝缘层。
10.根据权利要求9的器件，其中绝缘层包括氧化硅层、氮化硅层和/或氮氧化硅层。
11.一种制造非易失性存储器件的方法，包括：
在衬底中形成多个间隔的掺杂线；
形成多个掺杂区和在掺杂区上形成多个下电极，掺杂区与掺杂线接触，以及具有与掺杂线相反的导电性；
在下电极上形成二元金属氧化物层；以及
在二元金属氧化物层上形成多个间隔的上电极，以便上电极重叠下电极以及交叉掺杂线。
12.根据权利要求11的方法，其中形成掺杂线包括：
在衬底上形成具有线形开口的掩模图形；以及
使用掩模图形作为离子注入掩模，将杂质离子注入半导体衬底中。
13.根据权利要求12的方法，其中杂质离子是N-型杂质离子。
14.根据权利要求11的方法，其中形成掺杂区和下电极包括：
在具有掺杂线的衬底上形成掺杂层，掺杂层具有与掺杂线相反的导电性；
在掺杂层上形成下导电层；以及
顺序地构图下导电层和掺杂层。
15.根据权利要求14的方法，其中当掺杂线包括N-型杂质离子时，掺杂层包括P-型杂质离子。
16.根据权利要求14的方法，其中掺杂层包括掺杂的多晶硅层和/或掺杂的单晶硅层。
17.根据权利要求11的方法，其中下电极包括铱层、铂层、钌层、氧化铱层、氧化钌层、钨层、氮化钛层和/或多晶硅层。
18.根据权利要求11的方法，其中在形成二元金属氧化物层之前执行下列步骤：
在衬底上形成绝缘层包括在掺杂区上和在下电极上；以及
平整绝缘层，以露出下电极；以及
其中在下电极上和在平整的绝缘层上形成二元金属氧化物层。
19.根据权利要求11的方法，其中二元金属氧化物层表示为MxOy的化学式，其中字符“M”，“O”，“x”和“y”分别指金属、氧、金属组成比率以及氧组成比率，以及金属“M”是过渡金属和/或铝。
20.根据权利要求19的方法，其中过渡金属包括镍、铌、钛、锆、铪、钴、铁、铜和/或铬。
21.根据权利要求11的方法，其中上电极包括铱层、铂层、钌层、氧化铱层、氧化钌层、钨层、氮化钛层和/或多晶硅层。
22.一种非易失性存储器件，包括：
多个第一间隔线；
多个第二间隔线，横跨多个第一间隔线，以在其间限定多个交叉点；以及
在各个交叉点处，在第一和第二间隔线之间串联连接二极管和二元金属氧化物非易失性数据存储介质。
23.根据权利要求22的器件，其中多个间隔线包括衬底中的第一导电类型的多个掺杂区，以及其中二极管包括第一导电类型的掺杂区上的第二导电类型的掺杂区。
24.根据权利要求23的器件，还包括各个二极管和二元金属氧化物之间的电极。
CN2005101204577A 2004-11-10 2005-11-10 交叉点非易失性存储器件及其制造方法 Active CN1812096B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2004-0091554 2004-11-10
KR1020040091554A KR100593750B1 (ko) 2004-11-10 2004-11-10 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
KR1020040091554 2004-11-10

Publications (2)

Publication Number Publication Date
CN1812096A true CN1812096A (zh) 2006-08-02
CN1812096B CN1812096B (zh) 2011-07-06

Family

ID=37845140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101204577A Active CN1812096B (zh) 2004-11-10 2005-11-10 交叉点非易失性存储器件及其制造方法

Country Status (6)

Country Link
US (1) US7535035B2 (zh)
JP (1) JP5143349B2 (zh)
KR (1) KR100593750B1 (zh)
CN (1) CN1812096B (zh)
FR (1) FR2877760A1 (zh)
GB (1) GB2421116B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771131A (zh) * 2008-12-29 2010-07-07 海力士半导体有限公司 制造电阻式存储器件的方法
CN102034703A (zh) * 2009-09-29 2011-04-27 无锡华润上华半导体有限公司 研磨方法
CN101720507B (zh) * 2007-06-25 2012-01-11 桑迪士克3D公司 含有碳或氮掺杂的二极管的非易失性存储器件及其制造和操作方法
CN109768156A (zh) * 2017-11-10 2019-05-17 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法
CN110036479A (zh) * 2016-12-27 2019-07-19 英特尔公司 存储单元的选择器和储存材料的掺杂
CN110061130A (zh) * 2010-01-05 2019-07-26 美光科技公司 硫属化合物存储器存取装置的自对准生长方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4682508B2 (ja) * 2003-11-14 2011-05-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4880894B2 (ja) * 2004-11-17 2012-02-22 シャープ株式会社 半導体記憶装置の構造及びその製造方法
JP4760058B2 (ja) * 2005-03-03 2011-08-31 ソニー株式会社 記憶素子及びメモリ
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
JP5049491B2 (ja) * 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
KR101176542B1 (ko) * 2006-03-02 2012-08-24 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
JP4857014B2 (ja) * 2006-04-19 2012-01-18 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリ
US7807995B2 (en) 2006-07-27 2010-10-05 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
KR100795350B1 (ko) 2006-11-24 2008-01-17 삼성전자주식회사 비휘발성 메모리 장치, 그 제조 방법 및 동작 방법.
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7972897B2 (en) 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7704789B2 (en) * 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
JP4792008B2 (ja) * 2007-03-30 2011-10-12 株式会社東芝 情報記録再生装置
US7863087B1 (en) 2007-05-09 2011-01-04 Intermolecular, Inc Methods for forming resistive-switching metal oxides for nonvolatile memory elements
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
KR101482814B1 (ko) 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
US8294219B2 (en) * 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
KR100909537B1 (ko) * 2007-09-07 2009-07-27 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
WO2009050833A1 (ja) * 2007-10-15 2009-04-23 Panasonic Corporation 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
CN101842897B (zh) * 2007-10-30 2011-11-02 松下电器产业株式会社 非易失性半导体存储装置和其制造方法
KR20090080751A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
US20090256133A1 (en) * 2008-04-09 2009-10-15 Kau Derchang Multiple layer resistive memory
US20090283739A1 (en) * 2008-05-19 2009-11-19 Masahiro Kiyotoshi Nonvolatile storage device and method for manufacturing same
US7826248B2 (en) 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
KR101007562B1 (ko) * 2008-05-20 2011-01-14 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US8179713B2 (en) 2008-06-03 2012-05-15 Panasonic Corporation Nonvolatile memory element, nonvolatile memory device, and nonvolatile semiconductor device
EP2139054A3 (en) * 2008-06-25 2011-08-31 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
US20100034010A1 (en) * 2008-08-06 2010-02-11 Seagate Technology Llc Memory devices with concentrated electrical fields
US8004874B2 (en) * 2008-08-06 2011-08-23 Seagate Technology Llc Multi-terminal resistance device
WO2010029607A1 (ja) 2008-09-09 2010-03-18 株式会社 東芝 情報記録再生装置
US7826255B2 (en) * 2008-09-15 2010-11-02 Seagate Technology Llc Variable write and read methods for resistive random access memory
US8519376B2 (en) * 2008-10-27 2013-08-27 Seagate Technology Llc Nonvolatile resistive memory devices
WO2010058569A1 (ja) * 2008-11-19 2010-05-27 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
CN102227809A (zh) * 2008-12-04 2011-10-26 松下电器产业株式会社 非易失性存储元件
US8391051B2 (en) * 2009-04-10 2013-03-05 Panasonic Corporation Method of programming nonvolatile memory element
KR101548675B1 (ko) 2009-08-11 2015-09-01 삼성전자주식회사 가변저항 메모리 및 그것을 포함하는 메모리 시스템
TWI473209B (zh) * 2009-12-09 2015-02-11 Univ Nat Taiwan Science Tech 電阻式記憶體的製造方法
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8276018B2 (en) 2010-04-30 2012-09-25 International Business Machines Corporation Non-volatile memory based reliability and availability mechanisms for a computing device
US8386859B2 (en) 2010-04-30 2013-02-26 International Business Machines Corporation On-chip non-volatile storage of a test-time profile for efficiency and performance control
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8619460B2 (en) 2010-10-29 2013-12-31 Panasonic Corporation Nonvolatile memory device and method for programming nonvolatile memory element
US9142292B2 (en) 2011-02-02 2015-09-22 Panasonic Intellectual Property Management Co., Ltd. Method for reading data from nonvolatile storage element, and nonvolatile storage device
US8288297B1 (en) * 2011-09-01 2012-10-16 Intermolecular, Inc. Atomic layer deposition of metal oxide materials for memory applications
CN103180948B (zh) 2011-10-18 2016-02-17 松下电器产业株式会社 非易失性存储元件、非易失性存储装置及非易失性存储元件的写入方法
JP5966150B2 (ja) 2012-07-31 2016-08-10 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
US9047940B2 (en) 2013-01-10 2015-06-02 Intermolecular, Inc. Resistive random access memory cells having variable switching characteristics
US9000407B2 (en) 2013-05-28 2015-04-07 Intermolecular, Inc. ReRAM materials stack for low-operating-power and high-density applications
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
US9246094B2 (en) 2013-12-26 2016-01-26 Intermolecular, Inc. Stacked bi-layer as the low power switchable RRAM
RU2598698C1 (ru) * 2015-06-26 2016-09-27 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский технологический университет "МИСиС" СПОСОБ СОЗДАНИЯ ТОНКИХ СЛОЕВ ОКСИДОВ Ni И Nb С ДЫРОЧНОЙ ПРОВОДИМОСТЬЮ ДЛЯ ИЗГОТОВЛЕНИЯ ЭЛЕМЕНТОВ СВЕРХБОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ
CN110114894B (zh) 2016-11-14 2023-07-28 合肥睿科微电子有限公司 采用定位掺杂的非易失性存储结构
CN113113538B (zh) * 2021-04-13 2024-02-02 湖北大学 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721838A (en) 1970-12-21 1973-03-20 Ibm Repairable semiconductor circuit element and method of manufacture
JPS61230360A (ja) * 1985-04-05 1986-10-14 Fujitsu Ltd Ｐｒｏｍ素子の製造方法
JPS63184362A (ja) * 1987-01-27 1988-07-29 Toshiba Corp 半導体記憶装置
JPH0467671A (ja) * 1990-07-09 1992-03-03 Matsushita Electron Corp 半導体装置の製造方法
JP3168651B2 (ja) * 1991-12-26 2001-05-21 株式会社デンソー 半導体記憶装置
WO2000049659A1 (en) * 1999-02-17 2000-08-24 International Business Machines Corporation Microelectronic device for storing information and method thereof
JP4491870B2 (ja) * 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
EP1150350A3 (en) 2000-02-25 2002-04-24 Infineon Technologies North America Corp. Manufacturing a trench capacitor
DE10039441A1 (de) 2000-08-11 2002-02-28 Infineon Technologies Ag Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren
US6456525B1 (en) * 2000-09-15 2002-09-24 Hewlett-Packard Company Short-tolerant resistive cross point array
US6569745B2 (en) * 2001-06-28 2003-05-27 Sharp Laboratories Of America, Inc. Shared bit line cross point memory array
US6825058B2 (en) * 2001-06-28 2004-11-30 Sharp Laboratories Of America, Inc. Methods of fabricating trench isolated cross-point memory array
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
US6905937B2 (en) 2001-06-28 2005-06-14 Sharp Laboratories Of America, Inc. Methods of fabricating a cross-point resistor memory array
US6599796B2 (en) 2001-06-29 2003-07-29 Hewlett-Packard Development Company, L.P. Apparatus and fabrication process to reduce crosstalk in pirm memory array
US7087954B2 (en) 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
TWI224403B (en) 2002-03-15 2004-11-21 Axon Technologies Corp Programmable structure, an array including the structure, and methods of forming the same
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
KR100642186B1 (ko) * 2002-04-04 2006-11-10 가부시끼가이샤 도시바 상-변화 메모리 디바이스
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
KR100738065B1 (ko) 2002-07-10 2007-07-10 삼성전자주식회사 한 개의 트랜지스터와 데이터 저장 수단으로 한 개의저항체를구비하는 메모리 소자 및 그 구동 방법
US7042035B2 (en) * 2002-08-02 2006-05-09 Unity Semiconductor Corporation Memory array with high temperature wiring
GB2407706A (en) * 2002-08-14 2005-05-04 Ovonyx Inc Modified contact for programmable devices
US6746910B2 (en) * 2002-09-30 2004-06-08 Sharp Laboratories Of America, Inc. Method of fabricating self-aligned cross-point memory array
US6875651B2 (en) * 2003-01-23 2005-04-05 Sharp Laboratories Of America, Inc. Dual-trench isolated crosspoint memory array and method for fabricating same
US6849564B2 (en) * 2003-02-27 2005-02-01 Sharp Laboratories Of America, Inc. 1R1D R-RAM array with floating p-well
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
DE10342026A1 (de) 2003-09-11 2005-04-28 Infineon Technologies Ag Speicherzelle mit Ionenleitungsspeichermechanismus und Verfahren zu deren Herstellung
KR100552704B1 (ko) 2003-12-17 2006-02-20 삼성전자주식회사 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US20060273298A1 (en) * 2005-06-02 2006-12-07 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a transistor and resistance-switching material in series

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101720507B (zh) * 2007-06-25 2012-01-11 桑迪士克3D公司 含有碳或氮掺杂的二极管的非易失性存储器件及其制造和操作方法
CN101771131A (zh) * 2008-12-29 2010-07-07 海力士半导体有限公司 制造电阻式存储器件的方法
CN102034703A (zh) * 2009-09-29 2011-04-27 无锡华润上华半导体有限公司 研磨方法
CN110061130A (zh) * 2010-01-05 2019-07-26 美光科技公司 硫属化合物存储器存取装置的自对准生长方法
CN110036479A (zh) * 2016-12-27 2019-07-19 英特尔公司 存储单元的选择器和储存材料的掺杂
CN110036479B (zh) * 2016-12-27 2024-01-02 英特尔公司 存储单元的选择器和储存材料的掺杂
CN109768156A (zh) * 2017-11-10 2019-05-17 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法
CN109768156B (zh) * 2017-11-10 2022-11-29 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法

Also Published As

Publication number Publication date
GB2421116B (en) 2007-03-21
GB0522685D0 (en) 2005-12-14
US7535035B2 (en) 2009-05-19
US20060097288A1 (en) 2006-05-11
JP2006140464A (ja) 2006-06-01
KR100593750B1 (ko) 2006-06-28
JP5143349B2 (ja) 2013-02-13
FR2877760A1 (fr) 2006-05-12
KR20060046809A (ko) 2006-05-18
GB2421116A (en) 2006-06-14
CN1812096B (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
CN1812096B (zh) 交叉点非易失性存储器件及其制造方法
US9093369B2 (en) Three-dimensional resistive random access memory devices, methods of operating the same, and methods of fabricating the same
US9812505B2 (en) Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof
KR100994868B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US8873274B2 (en) Resistive memory cells and devices having asymmetrical contacts
US10333064B2 (en) Vertical memory cell for high-density memory
US9087989B2 (en) GCIB-treated resistive device
US8148765B2 (en) Resistive random access memory
US9373664B2 (en) Variable resistance memory devices and methods of manufacturing the same
CN101103465B (zh) 具有梯形位线之存储装置以及其制造方法
US20080128853A1 (en) Non-Volatile Memory Devices with Discrete Resistive Memory Material Regions and Methods of Fabricating the Same
US11456333B2 (en) Three-dimensional NAND memory device containing two terminal selector and methods of using and making thereof
KR20130092930A (ko) 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
TW201032315A (en) Three-dimensional semiconductor structure and method of fabricating the same
US8399874B2 (en) Vertical nonvolatile memory device including a selective diode
KR20120020989A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US10084015B2 (en) Resistive memory element employing electron density modulation and structural relaxation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant