CN1818996B - 半导体设备的显示装置和驱动方法 - Google Patents

Abstract

本发明提供一个能够处理高位数数字信号，具有良好线性并具有小占据面积的D/A变换器电路。该D/A变换器电路具有n-m+1个电容器(其中m是一个小于n的自然数)，n-m+1个电容器的其中一个电容器的电荷的供电和放电受数字视频信号的n位中较低的m位控制。n-m+1个电容器中剩下的n-m个电容器的电荷的供电和放电受数字视频信号的n位中较高的n-m位控制。

Description

半导体设备的显示装置和驱动方法

发明背景

1.发明领域

本发明涉及一个D/A变换器(数字/模拟变换器)电路(DAC)。特别，本发明涉及一个用在半导体设备的驱动电路中的DAC。更进一步地，本发明涉及使用DAC的一种半导体设备。

2.相关技术的描述

在近几年，使用在玻璃基底上形成的多晶硅薄膜作为活性层的薄膜晶体管(TFTs)的研究和开发已经活跃地取得了进展。使用多晶硅薄膜的TFT具有的迁移率比使用非晶硅薄膜的TFT的迁移率高两个或更多量级，因此电路工作所需的电流值能够被充分地保持，即使TFT的门宽变小和被高度限定。相应地，有可能实现一个“面板上的系统”，其中一个矩阵型平面板显示器的象素部分和一个驱动电路被集成在同一基底上。

3因为显示器的制作步骤和检查步骤能够被减少，用“面板上的系统”有可能降低成本。此外，有可能使平面板显示器的尺寸更小并具有更高的清晰度。

一个涉及制作更小并且清晰度更高的平面板显示器的进展的问题是一个具有高速工作能力并在基底上占据小量表面积的DAC的实现。

有多种类型的DACs，典型地分为电容分配型和电阻分配型。与电阻分配型DACs相比，电容分配型DACs能够具有相对小的表面积而高速工作。

图11中显示的是一个传统的电容分配型DACs的例子。图11中显示的传统的电容分配型DACs具有被一个n位数字信号的各个位D₁-D_n控制的n个开关SW[1]-SW[n]、和连接到各个开关的n个电容C，2C，...，2^n-1C和一个复位开关SW_R。此外，一个电源A(电压V_A)和一个电源B(电压V_B)被与该传统的DAC连接。电源A和电源B保持在不同的电压上。此外，来自DAC的一个模拟信号输出的电压V_OUT被给于一个输出线。

一个数字信号的相应位被分别输入到开关SW[1]-SW[n]。然后根据输入数字信号中包含的表示0或1的信息，选择电容被接到电源A还是电源B。

传统DAC的工作被按次序说明。通过将它分为复位周期T_R和写周期T_A，传统的DAC可以被说明。

首先，在复位周期T_R内复位开关SW_R被闭合。接着，根据一个数字信号，所有开关SW[1]-SW[n]被连接到同一个电源上。这里假设它们都被与电源A连接。在复位周期结束前的瞬间的传统DAC的一个等效电路图被显示在图12A中。注意参考符号C_A表示全部电容的组合电容。

在复位周期T_R完成后一个写周期T_A开始，数字信号的各个位控制开关SW[1]-SW[n]，其中各个位中有任意的0或1信息。然后，通过根据各个位中的信息连接电源A或电源B的电容，电荷被提供给n个电容。于是这成为正常状态。该时刻的等效电路图被显示在图12B中。注意，参考符号C_T表示全部连接到电源A的电容的组合电容，参考符号C_B表示全部连接到电源B的电容的组合电容。

通过重复上述的复位周期T_R和写周期T_A，就可以将数字信号转换为模拟信号。

如上所述，与电阻分配型DAC相比，电容分配型DAC能够具有相对小的表面积而高速工作，因此在使平面板显示器较小方面它被认为是更可取的。然而，如果数字信号的位数增加，为了使平面板显示器具有较高的清晰度，难以抑制在基底上占据的表面积的数量，甚至使用电容分配型DACs也是如此。

如果为了减小占据的表面积，一个电容分配型DAC的各个电容器被设计成具有减小的尺寸，那么，相应于最低位的电容器表面积和它的电容值较小。由于在电容器形成中使用的掩模的位置的移动、图案形成和无法预料的寄生电容等原因，电容值的一个小偏移产生。因此，如果电容器被设计的较小，相应最低位的电容器的电容值的偏移比变大，难以形成一个具有好的线性的电容分配型DAC。

此外，如果一个电阻分配型DAC的相应的数字信号位数增加，那么不仅难以较小表面积，而且输出电阻也变高，高速工作变得困难。

发明概要

考虑到上述的问题，本发明的一个目标是制造一个能够具有有限制的表面积的DAC，即使数字信号位数增加，以便平面板显示器的尺寸更小并具有高清晰度，并且该DAC在高速工作时具有好的线性。

本发明的申请人考虑使用一个电阻分配型DAC或者一个选择器电路作为相应较低位的电容器的替代品，相应较低位的电容器影响一个电容分配型DAC的不一致的线性。

关于本发明，例如，相应于一个n位数字信号D₁～D_n(m＜n)的较低的m位的一个电容器，和相应于较高的n-m位的n-m个电容器，被在一个相应于n位数字信号的DAC中形成。相应于数字信号的较低的m位的该一个电容器此后被成为一个较低位对应电容器(C_L)，相应于较高的n-m位的n-m个电容器此后被成为较高位对应电容器(C_U)。

较低位对应电容器的电容值被用C表示(这里C是常数)，而n-m较高位对应电容器的电容值从较高位的最低位起，依次用C_U[1]＝C、C_U[2]＝2C、C_U[3]＝2²C、...、C_U[n-m-1]＝2^n-m-2C表示。

本发明的DAC被与具有不同电压的电源A(电压V_A)和电源B(电压V_B)连接。两个电源对n-m较高位对应电容器的充电受数字信号的较高的n-m位的各个位控制。

此外，数字信号的较低的m位在与本发明的DAC的较低m位对应的电阻分配型DAC或选择器电路中被转换成模拟信号，并作为相应于较低位(电压V_L)的一个模拟信号被输入到较低位输出线。较低位对应电容根据相应于被输入到较低位输出线的模拟信号被充电。

本发明的DAC的电容器都被连接到一个输出线，输出线的电压，即模拟信号的电压，由根据数字信号的各位中的1或0信息而供给各个电容器的电荷决定。

依照上述结构，一个能够处理一个具有高位数的数字信号而且不损失线性的DAC能够被生成，同时保持电容分配型的优点，例如抑制表面积的相对数量而高速工作的能力，这是电容分配的一个优点。

本发明的构造将在下面被描述。

依照本发明，提供了一个用于将n位(其中n是自然数)数字信号变换为模拟信号的D/A变换器电路，其特征在于：

该D/A变换器具有n-m+1个电容器(其中m是小于n的自然数)；

n-m+1个电容器的其中一个电容器的充电受数字信号的n位中较低的m位控制；和

n-m+1个电容器中剩下的n-m个电容器的充电受数字信号的n位中较高的n-m位控制。

依照本发明，提供了一个用于将n位(其中n是自然数)数字信号变换为模拟信号的D/A变换器电路，其特征在于：

该D/A变换器具有n-m+1个电容器(其中m是小于n的自然数)；

n-m+1个电容器的其中一个具有电容值C(C为常数)的电容器的充电受数字信号的n位中较低的m位控制；

n-m+1个电容器中剩下的n-m个电容器的充电受数字信号的n位中较高的n-m位控制；和

剩下的n-m个电容器具有的电容值分别用C、2C、2²C、...、2^n-m-1C表示。

依照本发明，提供了一个用于将n位(其中n是自然数)数字信号变换为模拟信号的D/A变换器电路，其特征在于：

该D/A变换器电路具有n-m+1个电容器(其中m是小于n的自然数)和2^m个电阻器；

由数字信号中n位中的较低的m位决定电荷，通过2^m个电阻器被提供给n-m+1个电容器中的一个电容器；和

由数字信号中n位中的较高的n-m位决定电荷，被供给n-m+1个电容器中剩下的n-m个电容器。

依照本发明，提供了一个用于将n位(其中n是自然数)数字信号变换为模拟信号的D/A变换器电路，其特征在于：

该D/A变换器电路具有n-m+1个电容器(其中m是小于n的自然数)和2^m个电阻器；

由数字信号中n位中的较低的m位决定电荷，通过2^m个电阻器被提供给n-m+1个电容器中的一个电容器；

全部2^m个电阻器的电阻值是相同的；和

由数字信号中n位中的较高的n-m位决定电荷，被供给n-m+1个电容器中剩下的n-m个电容器。

依照本发明，提供了一个用于将n位(其中n是自然数)数字信号变换为模拟信号的D/A变换器电路，其特征在于：

该D/A变换器电路具有n-m+1个电容器(其中m是小于n的自然数)和2^m个等级电压线；

2^m个等级电压线中的其中一个被数字信号n位中较低的m位选择，通过选择的等级电压线的电压，电荷被供给n-m+1个电容器中的一个具有电容值C(C为常数)的电容器；

n-m+1个电容器中剩下的n-m个电容器的充电受数字信号的n位中较高的n-m位控制；和

剩下的n-m个电容器具有的电容值分别用C、2C、2²C、...、2^n-m-1C表示。

本发明可能具有如此一个特征：2^m个电阻器被串联连接。

本发明可能具有如此一个特征：2^m个电阻器中的两个电阻器的一端没有与其他电阻器连接，它们分别被连接到电源的一个低电压端和电源的一个高电压端。

本发明可能具有如此一个特征：在复位周期内供给n-m+1个电容器的电荷量总是保持为一个特定的值。

本发明可能具有如此一个特征：一个半导体设备包含该D/A变换器电路，D/A变换器电路被使用。

本发明可能具有如此一个特征：本发明被应用于：一个显示设备；一个数字照相机；一台笔记本个人电脑；一台移动电脑；一个DVD播放器；一个头盔显示器；一台摄像机；或者一个移动式电话机。

附图简述

图1是显示具有本发明的结构的一个DAC的结构的一幅图；

图2是说明本发明的DAC的开关的工作的一幅图；

图3A和3B本发明的DACs的等效电路图；

图4是显示在本发明的一个DAC中，一个数字信号的位数和一个输出模拟信号的电压之间的关系的一幅图；

图5是显示具有本发明的结构的一个DAC的结构的一幅图；

图6是显示具有实施例1的结构的一个DAC的结构的一幅图；

图7是显示具有实施例1的结构的一个DAC的结构的一幅图；

图8是实施例3的一个DAC中使用的一个开关的电路图；

图9A～9E显示实施例4的一个TFT的制造过程的图；

图10A～10H是使用实施例5的一个DAC的电子设备的图；

图11是显示一个传统的电容分配型DAC的结构的一幅图；

图12A和12B是传统的电容分配型DAC的等效电路图。

优选实施例的详细描述

[实施例方式1]

图1中显示了本发明的一个DAC的一种结构。

图1中所示的DAC通过在较低位对应电阻分配DAC(R-DAC)101中将较低的m位数字信号变换成一个相应于较低位的模拟信号，将一个n位数字信号变换成一个模拟信号。

此外，该DAC具有一个相应于较低m位的一个较低位对应电容器(C_L)，和相应于较高的n-m位的n-m个较高位对应电容器C_U[1]、C_U[2]、C_U[3]、...、C_U[n-m-1]和C_U[n-m]。

较低位对应电容器C_L的电容值用C_L＝C表示(这里C是常数)，而n-m较高位对应电容器的电容值从较高位的最低位起，依次用C_U[1]＝C、C_U[2]＝2C、C_U[3]＝2²C、...、C_U[n-m-1]＝2^n-m-2C和C_U[n-m]＝2^n-m-1C表示。

在较低位对应电容器C_L的两个电极中，一个被连接到一个输出线102，另一个被连接到相应于较低m位数字信号的电阻分配DAC 101(较低位对应电阻分配DAC(R-DAC))的一个较低位输出线103。

R-DAC 101具有2^m个电阻器R_L[1]、R_L[2]、R_L[3]、...、R_L[2m]和2^m个开关SW[1]、SW[2]、SW[3]、...、SW[2^m]。

2^m个电阻器都具有相同的电阻值，表示为R_L[1]＝R_L[2]＝R_L[3]＝...＝R_L[2^m]＝R(这里R是常数)。

此外，2^m个电阻器R_L[1]、R_L[2]、R_L[3]、...、R_L[2^m]都被串联连接，位于连接两端的电阻器R_L[1]和R_L[2^m]分别被连接到电源A和电源B。

电源A的电压和被串联连接的各个电阻器的电压被连接到配线，以分别通过2^m个开关SW[1]、SW[2]、SW[3]、...、SW[2^m]被输给较低位输出线103。注意，与图1不同，电源B的电压和被串联连接的各个电阻器的电压也可以被连接到配线，以分别通过2^m个开关SW[1]、SW[2]、SW[3]、...、SW[2^m]被输给较低位输出线103。

在各个较高位对应电容器的两个电极中，一个电极依次通过从对应较高的n-m位的最低位的电容器起的n-m个开关SW[2^m+1]、SW[2^m+2]、...、SW[2^m+n-m-1]、SW[2^m+n-m]分别被连接到电源A或电源B。此外，它们的另一个电极都被与输出线102相连接。

在一个写周期中，较高位对应电容器的其中一个电极要么被连接到电源A要么被连接到电源B，这由分别输入到开关SW[2^m+1]、SW[2^m+2]、...、SW[2^m+n-m-1]、SW[2^m+n-m]中的包含在较高n-m位的各位中的信息决定。

另外，输出线102通过一个复位开关SW_R被连接到一个复位电源。注意，复位电源的电压V_R和电源A的电压V_A可以相同，也可以不同。此外，复位电源的电压V_R和电源B的电压V_B可以相同，也可以不同。复位开关SW_R按照复位信号(Res)控制转换。

注意，输出线102具有线电容(C_W)，参考符号V_G表示一个地电压。然而，线电容在地和输出线102之间被形成并不总是必要的，它也可以在除地以外的电源和输出线之间形成。

下面按照步骤次序，说明图1所示的本发明的DAC的工作。通过将它分为复位周期T_R和写周期T_A，本发明的DAC的工作可以被说明。图2中显示了本发明的DAC的各个开关在复位周期T_R和写周期T_A内的工作。

首先，在复位周期T_R期间复位开关SW_R被复位信号(Res)接通。

进一步，依照数字信号的较低的m位，R-DAC 101的2^m个开关SW[1]、SW[2]、SW[3]、...、SW[2^m]中只有开关SW[1]被接通，其余的开关保持断开。

另外，依照数字信号的较高的n-m位，相应于较高n-m位的n-m个开关SW[2^m+1]、SW[2^m+2]、...、SW[2^m+n-m-1]、SW[2^m+n-m]都被连接到电源A。

在复位周期T_R即将完成的时刻，本发明的DAC的等效电路图如图3A所示。电容C_T相当于较低位对应电容器C_L和相应于所有较高位的电容器C_U[1]、C_U[2]、...、和C_U[n-m]的组合电容。电容C_T的表达式如式1所示

[式1]

C_T＝C_L+C_U[1]+...+C_u[n-m]

＝C+C+2C+...+2^n-m-1C

＝2^n-mC

在组合电容C_T中累积的电荷Q_TO由下面的式2表示

[式2]

Q_TO＝C_T(V_R-V_A)

在复位周期T_R内在线电容(C_W)内累积的电荷Q_WO由下面的式3表示

[式3]

Q_WO＝C_W·(V_R-V_G)

复位周期T_R完成后写周期T_A开始，开关SW[1]～SW[2^m+n-m]的工作依照数字信号被控制。

首先，相应于较低m位的2^m个开关SW[1]、SW[2]、...、SW[2^m-1]和SW[2^m]依照数字信号较低的m位D₁、D₂、...、D_m-1、D_m被控制。

特别地，数字信号较低的m位D₁～D_m各自具有1或0信息，存在2^m个数字信号较低m位的1或0信息组合。2^m个开关SW[1]、SW[2]、SW[3]、...、SW[2^m]中只有一个开关依照2^m个数字信号较低m位的1或0信息组合被选择并被接通。

当数字信号的较低m位被输入其中时，开关SW[t](其中1≤t≤2^m)被选择并被接通。关于数字信号D₁～D_m的以下关系式4被建立。

[式4]

$t=1+D_1+{2D}_2+2^2{D}_3+...+2^{m-1}{D}_m$

$=1+\underset{i=1}{\overset{m}{\mathrm{\Σ}}}{2}^{i-1}{D}_i$

在开关SW[t](其中1≤t≤2^m)被选择接通的情况下，较低位输出线103的电压V_LOUT由下面的式5表示。注意R_L[0]被定义成等于0。

[式5]

$V_{\mathrm{LOUT}}=\frac{\left(R_L\right[1]+...+R_L[t-1\left]\right)}{\left(R_L\right[1]+...+R_L[2^m\left]\right)}(V_B-V_A)+V_A$

2^m个电阻器R_L[1]、R_L[2]、R_L[3]、...、R_L[2^m]的电阻值都相同，因此从式5推出了下面的式6。

[式6]

$V_{\mathrm{LOUT}}=\frac{t-1}{2^m}(V_B-V_A)+V_A$

如果将式6代入式4，那么由下面的式7给出并依照较低m位D₁-D_m决定的电压V_LOUT被传输给较低位输出线103。

[式7]

$V_{\mathrm{LOUT}}=\frac{\underset{i=1}{\overset{m}{\mathrm{\Σ}}}{2}^{i-1}{D}_i}{2^m}(V_B-V_A)+V_A$

另一方面，相应于较高n-m位的n-m个开关SW[2^m+1]、SW[2^m+2]、...、SW[2^m+n-m-1]、SW[2^m+n-m]与n-m位数字信号D_m+1、D_m+2、...、D_n-1和D_n一一对应，它们的工作依照各位的0或1信息被控制。

特别地，各个较高位对应电容器C_U[1]、C_U[2]、...、和C_U[n-m]的一个电极通过n-m个开关SW[2^m+1]、SW[2^m+2]、...、SW[2^m+n-m-1]、SW[2^m+n-m]被连接到电源A或电源B。当位信息是0时被与电源A连接，当位信息是1时被与电源B连接。

写周期T_A即将完成的瞬间本发明的DAC的等效电路图如图3B所示。注意，参考符号C_A代表较高位对应电容器之中连接到电源A的电容器的组合电容，参考符号C_B代表较高位对应电容器之中连接到电源B的电容器的组合电容。

组合电容C_A和C_B由下面的式8和式9表示。

[式8]

$C_A=\stackrel{\‾}{D_{m+1}}{C}_U\left[1\right]+\stackrel{\‾}{D_{m+2}}{C}_U\left[2\right]+...\stackrel{\‾}{D_n}{C}_U[n-m]$

$=\stackrel{\‾}{D_{m+1}}\·C+\stackrel{\‾}{D_{m+2}}\·2C+...+\stackrel{\‾}{D_n}\·2^{n-m-1}C$

$=C\underset{i=M+1}{\overset{n}{\mathrm{\Σ}}}{2}^{i-m-1}\stackrel{\‾}{D_i}$

(当D_i＝1时， $\stackrel{\‾}{D_i}=0;$ 当D_i＝0时， $\stackrel{\‾}{D_i}=1$ )

[式9]

$C_B=C\underset{i=m+1}{\overset{n}{\mathrm{\Σ}}}{2}^{i-m-1}{D}_i$

在写周期T_A内电容器C_A内累积的电荷Q_A由下面的式10表示。

[式10]

Q_A＝C_A·(V_OUT-V_A)

在写周期T_A内电容器C_B内累积的电荷Q_B由下面的式11表示。

[式11]

Q_B＝C_B·(V_OUT-V_B)

在写周期T_A内线电容器C_W内累积的电荷Q_W由下面的式12表示。

[式12]

Q_W＝C_W·(V_OUT-V_G)

另外，在写周期T_A内较低位对应电容器C_L内累积的电荷Q_L由下面的式13表示。

[式13]

Q_L＝C_L·(V_OUT-V_LOUT)

C_A和C_B间形成下面的式14所示的关系。

[式14]

C_A+C_B＝C·(1+2+2²+…+2^n-m-1)＝C·(2^n-m-1)

根据电荷守恒原理，下面的式15被建立。

[式15]

Q_WO+Q_TO＝Q_W+Q_A+Q_B+Q_L

下面的式16由式15推导出。

[式16]

$V_{\mathrm{OUT}}=V_R+\frac{\underset{i=1}{\overset{n}{\mathrm{\Σ}}}{2}^{i-1}{D}_i}{2^n+2^m\·C_W/C}(V_B-V_A)$

关于n位数字信号的模拟信号的电压被以图的形式在图4中给出。如图4所示，一个关于n位数字信号具有线性关系的模拟信号的电压V_OUT被供给输出线。

接连地执行复位周期T_R和写周期T_A就可能将一个n位数字信号变换为一个模拟信号。

依照上述结构，一个相应于一个具有高位数的数字信号的DAC能够被形成，不损失线性，同时保持电容分配的在高速工作的同时抑制表面积的相对数量的优点。

注意，与图1不同，在电源B的电压和被串联连接的各个电阻器的电压被连接到配线，以分别通过2^m个开关SW[1]、SW[2]、SW[3]、...、SW[2^m]被输给较低位输出线103的情况下，V_OUT由下面的式17表示。

[式17]

$V_{\mathrm{OUT}}=V_R+\frac{1+\underset{i=1}{\overset{n}{\mathrm{\Σ}}}{2}^{i-1}{D}_i}{2^n+2^m\·C_W/C}(V_B-V_A)$

根据配线的连接适当地选择式16或式17。

[实施例方式2]

本发明的一个DAC的一种为R-DAC使用选择器电路作替代品的结构在实施例方式2中被说明。

本发明的DAC的一种使用选择器电路的结构被在图5中给出。图5中所示的DAC通过在较低位对应选择器电路201中将数字信号的较低m位变换成相应于较低位的模拟信号，将n位数字信号变换成模拟信号。

此外，该DAC具有一个相应于较低m位的较低位对应电容器(C_L)，和n-m个相应于较高n-m位的n-m个较高位对应电容器C_U[1]、C_U[2]、C_U[3]、...、C_U[n-m-1]和C_U[n-m]。

较低位对应电容器C_L的电容值用C_L＝C表示(这里C是常数)，而较高位对应电容器的电容值从较高位的最低位起，依次用C_U[1]＝C、C_U[2]＝2C、C_U[3]＝2²C、...、C_U[n-m-1]＝2^n-m-2C和C_U[n-m]＝2^n-m-1C表示。

在较低位对应电容器C_L的两个电极中，一个被连接到一个输出线202，另一个被连接到较低位对应选择器电路201的一个较低位输出线203。

较低位对应选择器电路201具有2^m个有等级的电压线205，和2^m个开关SW[1]、SW[2]、SW[3]、...、SW[2^m]。

2^m个有等级的电压线205的电压分别表示为：V_A+(V_B-V_A)/2^m、V_A+2(V_B-V_A)/2^m、V_A+3(V_B-V_A)/2^m、...、V_A+(2_m-1)(V_B-V_A)/2^m、V_B。

此外配线被连接，从而各个有等级的电压线205的电压分别通过2^m个开关SW[1]、SW[2]、SW[3]、...、SW[2^m]被输给较低位输出线203。

在各个较高位对应电容器的两个电极中，一个电极依次通过从对应较高的n-m位的最低位的电容器起的n-m个开关SW[2^m+1]、SW[2^m+2]、...、SW[2^m+n-m-1]、SW[2^m+n-m]分别被连接到电源A或电源B。此外，它们的另一个电极都被与输出线202相连接。

较高位对应电容器的其中一个电极要么被连接到电源A要么被连接到电源B，这由分别输入到开关SW[2^m+1]、SW[2^m+2]、...、SW[2^m+n-m-1]、SW[2^m+n-m]中的包含在较高n-m位的各位中的信息决定。

另外，输出线202通过一个复位开关SW_R被连接到一个复位电源。注意，复位电源的电压V_R和电源A的电压V_A可以相同，也可以不同。此外，复位电源的电压V_R和电源B的电压V_B可以相同，也可以不同。复位开关SW_R按照复位信号(Res)控制转换。

注意，输出线202具有线电容(C_W)，参考符号V_G表示一个地电压。然而，线电容在地和输出线202之间被形成并不总是必要的，它也可以在除地以外的电源和输出线之间形成。

下面，通过分为复位周期T_R和写周期T_A，图5所示的本发明的DAC的工作可以被说明。各个开关的工作和实施例方式1中的是相同的，因此它的说明在这里被省略。通过让数字信号控制各个开关的工作，输入到输出线的模拟信号的电压和数字信号位具有线性关系。

依照上述结构，一个相应于一个具有高位数的数字信号的DAC能够被形成，不损失线性，同时保持电容分配的在高速工作的同时抑制表面积的相对数量的优点。

本发明的实施例在下面被说明。

[实施例1]

图1所示的本发明的DAC中m＝2的情况在实施例1中被说明。

实施例1的DAC的一种结构被在图6中给出。图6中所示的DAC通过在一个较低位对应电阻分配型DAC 301中将数字信号较低的两位变换成相应于较低位的模拟信号，将一个n位数字信号变换成一个模拟信号。

该DAC具有相应于较低2位的一个较低位对应电容器(C_L)，和n-2个相应于较高n-2位的较高位对应电容器C_U[1]、C_U[2]、C_U[3]、...、C_U[n-3]和C_U[n-2]。

较低位对应电容器C_L的电容值用C_L＝C表示(这里C是常数)，而较高位对应电容器的电容值从较高位的最低位起，依次用C_U[1]＝C、C_U[2]＝2C、C_U[3]＝2²C、...、C_U[n-3]＝2^n-4C和C_U[n-2]＝2^n-3C表示。

在较低位对应电容器C_L的两个电极中，一个被连接到一个输出线302，另一个被连接到相应于较低2位数字信号的电阻分配DAC 301(较低位对应电阻分配DAC(R-DAC))的一个较低位输出线303。

R-DAC 301具有4个电阻器R_L[1]、R_L[2]、R_L[3]和R_L[4]和4个开关SW[1]、SW[2]、SW[3]和SW[4]。

4个电阻器都具有相同的电阻值，表示为R_L[1]＝R_L[2]＝R_L[3]＝R_L[4]＝R(这里R是常数)。

此外，4个电阻器R_L[1]、R_L[2]、R_L[3]和R_L[4]都被串联连接，位于连接的两端的电阻器R_L[1]和R_L[4]分别被连接到电源A和电源B。

电源A的电压和被串联连接的各个电阻器的电压被连接到配线，以分别通过2²个开关SW[1]、SW[2]、SW[3]和SW[4]被输给较低位输出线303。注意，与图6不同，电源B的电压和被串联连接的各个电阻器的电压也可以被连接到配线，以分别通过4个开关SW[1]、SW[2]、SW[3]和SW[2²]被输给较低位输出线303。

在各个较高位对应电容器的两个电极中，一个电极依次通过从对应较高的n-2位的最低位的电容器起的n-2个开关SW[5]、SW[6]、...、SW[n+1]、SW[n+2]分别被连接到电源A或电源B。此外，它们的另一个电极都被与输出线302相连接。

较高位对应电容器的其中一个电极要么被连接到电源A要么被连接到电源B，这由分别输入到开关SW[5]、SW[6]、...、SW[n+1]、SW[n+2]中的包含在较高n-2位的各位中的信息决定。

另外，输出线302通过一个复位开关SW_R被连接到一个复位电源。注意，复位电源的电压V_R和电源A的电压V_A可以相同，也可以不同。此外，复位电源的电压V_R和电源B的电压V_B可以相同，也可以不同。复位开关SW_R按照复位信号(Res)控制转换。

注意，输出线302具有线电容(C_W)，参考符号V_G表示一个地电压。然而，线电容在地和输出线302之间被形成并不总是必要的，它也可以在除地以外的电源和输出线之间形成。

下面，通过分为复位周期T_R和写周期T_A，图6所示的本发明的DAC的工作可以被说明。各个开关的工作和实施例方式1中的是相同的，因此它的说明在这里被省略。通过让数字信号控制各个开关的工作，输入到输出线的模拟信号的电压和数字信号位具有线性关系。

依照上述结构，一个相应于一个具有高位数的数字信号的DAC能够被形成，不损失线性，同时保持电容分配的在高速工作的同时抑制表面积的相对数量的优点。

m＝2的情况在实施例1中被讨论，但是本发明不局限于此。设计者适当地选择m的值是可能的。

[实施例2]

图5所示的本发明的DAC中m＝2的情况在实施例2中被说明。

实施例2的DAC的一种结构被在图7中给出。图7中所示的DAC通过在一个较低位对应选择器电路401中将数字信号较低的两位变换成相应于较低位的模拟信号，将一个n位数字信号变换成一个模拟信号。

另外，该DAC具有相应于较低2位的一个较低位对应电容器(C_L)，和n-2个相应于较高n-2位的较高位对应电容器(C_U[1]、C_U[2]、C_U[3]、...、C_U[n-3]和C_U[n-2])。

较低位对应电容器C_L的电容值用C_L＝C表示(这里C是常数)，而较高位对应电容器的电容值从较高位的最低位起，依次用C_U[1]＝C、C_U[2]＝2C、C_U[3]＝2²C、...、C_U[n-3]＝2^n-4C和C_U[n-2]＝2^n-3C表示。

在较低位对应电容器C_L的两个电极中，一个被连接到一个输出线402，另一个被连接到相应于较低2位数字信号的选择器电路401的一个较低位输出线403。

较低位对应选择器电路401具有4个有等级的电压线405，和4个开关SW[1]、SW[2]、SW[3]和SW[4]。

4个有等级的电压线405的电压分别表示为：V_A+(V_B-V_A)/4、V_A+2(V_B-V_A)/4、V_A+3(V_B-V_A)/4和V_B。

此外配线被连接，从而各个有等级的电压线405的电压分别通过4个开关SW[1]、SW[2]、SW[3]和SW[4]被输给较低位输出线403。

在各个较高位对应电容器的两个电极中，一个电极依次通过从对应较高的n-2位的最低位的电容器起的n-2个开关SW[5]、SW[6]、...、SW[n+1]、SW[n+2]分别被连接到电源A或电源B。此外，它们的另一个电极都被与输出线402相连接。

较高位对应电容器的其中一个电极要么被连接到电源A要么被连接到电源B，这由分别输入到n-2个开关SW[5]、SW[6]、...、SW[n+1]、SW[n+2]中的包含在较高n-2位的各位中的信息决定。

另外，输出线402通过一个复位开关SW_R被连接到一个复位电源。注意，复位电源的电压V_R和电源A的电压V_A可以相同，也可以不同。此外，复位电源的电压V_R和电源B的电压V_B可以相同，也可以不同。复位开关SW_R按照复位信号(Res)控制转换。

注意，输出线402具有线电容(C_W)，参考符号V_G表示一个地电压。然而，线电容在地和输出线402之间被形成并不总是必要的，它也可以在除地以外的电源和输出线之间形成。

通过分为复位周期T_R和写周期T_A，图7所示的本发明的DAC的工作可以被说明。各个开关的工作和实施例方式1中的是相同的，因此它的说明在这里被省略。通过让数字信号控制各个开关的工作，输入到输出线的模拟信号的电压和数字信号位具有线性关系。

依照上述结构，一个相应于一个具有高位数的数字信号的DAC能够被形成，不损失线性，同时保持电容分配的在高速工作的同时抑制表面积的相对数量的优点。

[实施例3]

本发明的一个DAC中使用的一个开关的例子在实施例3中被给出。

如图8所示，依照实施例3的一个开关具有一个n沟道TFT和一个p沟道TFT。一个数字信号和一个具有极性是数字信号的相反的信号(逆数字信号)分别被输入到IN和INb。

被分别输入到IN和Inb的数字信号和逆数字信号输给输入端的电压被采样，然后被传给输出端。

注意，本发明的DAC中使用的开关不局限于图8所示的结构。

另外，通过将实施例3和实施例1或实施例2自由地组合，有可能实现实施例3的构造。

[实施例4]

在本发明的DAC中使用的一个TFT的制造过程的例子在实施例4中被说明。注意，尽管在图9A～9E中仅仅显示了制造p沟道TFT和n沟道TFT的过程，基于图9A～9E的过程可以制造本发明使用的全部晶体管。

除了玻璃基底例如硼硅酸钡玻璃或硼硅酸铝玻璃，典型地，Corning公司。#7059或#1737外，具有没有光学各向异性的塑料基底，例如聚对苯二酸乙烯酯(PET)，聚萘乙烯酯(PEN)，或聚磺酸乙烯酯(PES)可用于图9A中的基底1001内。另外，也可使用石英基底。当使用玻璃基底时，如果预先在低于玻璃畸变点的10～20℃温度进行热处理，那么，在接下来的处理中，玻璃基底的形状变化可以被阻止。

具有10～200nm厚度的基薄膜1002在基底1001表面上被从绝缘薄膜，例如氧化硅薄膜、氮化硅薄膜或一氧氮硅薄膜形成，TFTs将在基薄膜上被制造，以阻止杂质元素扩散。基薄膜可以由一层绝缘薄膜形成，也可以由许多层形成。

岛状半导体层1003和1004由一个结晶半导体薄膜形成，其中具有非晶体结构的半导体薄膜通过激光退火、热退火或快速热退火(RTA)方法被结晶。另外，利用例如溅射、等离子体CVD，或热CVD形成的结晶半导体薄膜也可以被使用。可选地，结晶半导体层1003和1004也可以按照日本专利申请Laid-open No.Hei 7-130652公开的技术，利用使用催化元素的结晶法形成。在这个结晶过程中，优选地首先去除包含在非晶体半导体层中的氢。如果在通过在400～500℃进行约1小时的热处理使包含的氢的量等于或小于5％之后结晶被进行，那么，薄膜表面的粗糙可以被防止。无论那一种方法被使用，如此形成的结晶半导体薄膜被选择性地蚀刻，在预定的位置内形成岛状半导体层1003和1004。

作为选择，一个SOI(绝缘体上外延硅)基底也可以被使用，在其内一个单晶硅层被形成在基底1001上。按照SOI的结构和制造方法，有许多已知的类型，典型地例如SIMOX(被输入的氧气分离)、ELTRAN(外延层传递，佳能公司的一个商标)、或者Smart-Cut(SOITEC公司的一个商标)基底可以被使用。当然也可以使用其他SOI基底。

一个厚度为40～150nm的门绝缘薄膜被利用例如等离子体CVD、溅射或减压CVD方法从一个包含硅的绝缘薄膜形成。例如，它可以从氧化硅薄膜、氮化硅薄膜或一氧氮硅薄膜形成。这被作为具有第一形状的门绝缘薄膜1005。然后一个导电层1006被在第一形状门绝缘薄膜1005上形成，以便形成门板。最好由耐热导电材料形成导电层1006。它可以从单个层形成，需要时，也可以从许多层例如两层或三层制造从而具有分层结构。例如，导体层1006可以由从钨(W)、钽(Ta)、钛(Ti)、和钼(Mo)形成的组中选择的一种元素形成，或者由上述元素组成的合金形成，或者由上述元素的组合合金薄膜形成。另外，导体层可以使用上述元素的氮化物，例如氮化钨(WN)、氮化钽(TaN)、氮化钛(TiN)、或氮化钼(MoN)，或者硅化物，例如硅化钨、硅化钽、硅化钛、或硅化钼被形成为多层结构。然后一个第一形态面罩1007被形成。第一形态面罩1007是利用使用抗蚀材料的照相平版印刷技术形成。

接下来进行导电层1006的蚀刻，如图9B所示。蚀刻处理使用干蚀刻方法进行，优选地使用ICP蚀刻设备。一种CF₁和CI₂的混合气体被用作蚀刻气，一个偏置电压被施加在基底上。最低限度，具有第一锥形的导电层1008和1009被形成在导状半导体层1003和1004上。锥形的形状可以依照蚀刻气混合比、蚀刻压力、和施加到基底的偏置电压被改变。施加到基底的电压最适合控制锥形的形状。

干蚀刻用氟(F)和氯(Cl)元素，或者包含氟或氯的分子的中性粒子或酸性粒子进行。一般地，如果被中性种子控制，蚀刻以各向同性的方式进行，锥形形状难以形成。通过对基底施加一个正或者负偏置电压，蚀刻以各向异性的方式进行。通过对基底施加偏置电压，通过同时蚀刻保护层，用于形成一个锥形形状的蚀刻被进行，薄膜和保护层之间的蚀刻速度的差(也称为选择比率，表示为被处理产品的蚀刻速度/保护层的蚀刻速度)在特定的固定范围内被设置为一个值。通过首先制造一个适当的保护层形状，然后进行一个从保护层的一个边缘部分起逐渐地蚀刻，一个锥形形状可以在下面的薄膜内被形成。第一形态面罩1007的形状也改变，形成一个第二形态面罩1010。此外，当蚀刻进行时，在导电层1006下面的门绝缘薄膜1005的表面被暴露，门绝缘薄膜也被蚀刻到距离表面的一定程度，形成一个第二形态面罩1011。

然后保护层1010被用作一个面罩，第一个掺杂过程被进行，一种不纯的元素被加入以给予岛状半导体层1003和1004n型传导性。一种离子掺杂方法或一种离子注入方法，其中不纯的元素被离子化，被电场加速，然后被注入到半导体层中，被用于掺杂过程。一种给予n型传导性的不纯的元素通过门绝缘薄膜并被加入到下面的半导体层1003和1004。一部分给予n型传导性的杂质元素通过第一形状门电极1008和1009，和它们的附近，能被加入到下面的半导体层。

第一个杂质区1012和1013包含单一传导类型的杂质元素，含量为1×10²⁰～1×10²¹原子/cm³。另外，依照第二形状门绝缘薄膜1011厚度增加的量，在第二个杂质区1014和1015中加入半导体层的杂质元素的含量比第一杂质区1012和1013中的低。在第二个杂质元素区1014和1015内不总是能够获得均匀的浓度分布，但是杂质元素被加入，使得其浓度在1×10¹⁷～1×10²⁰原子/cm³范围内。

第二杂质区1014和1015被在门绝缘薄膜1011和导电层1008和1009的锥形部分之下形成。随着到第一杂质区1012和1013的距离增加，第二杂质区1014和1015内的杂质元素的浓度分布减小。减小比率根据离子掺杂期间加速电压和剂量条件、锥形区角和第一形状门电极1008和1009的厚度变化。

接下来第二蚀刻处理，如图9C所示。在第二蚀刻处理中，第一形状门电极1008和1009被蚀刻，以便使沟道纵长方向的宽度较短。蚀刻方法和第一蚀刻处理的方法相同，一个ICP蚀刻设备被使用。一种CF₄和CI₂的混合气体被用作蚀刻气，一个偏置电压被施加在基底上，形成一个第二形状门极1016和1017。在第二蚀刻处理中一部分门绝缘薄膜1011被从它的表面蚀刻，形成一个第二形状门绝缘薄膜1018。具有第二锥形形状的锥形区也被在导电层1016和1017的边缘部分内形成。

然后第二掺杂处理被进行，1021被用作一个面罩，给予n型传导性的杂质元素被加入到岛状半导体层1003和1004内。在这种情况下，一部分杂质元素可以通过第二形状门极1016和1017的边缘部分和它们的附近，能够被加入下面的半导体层内。

第二掺杂处理被进行，以便单一传导型杂质元素被包含，其浓度为1×10¹⁶～5×10¹⁸原子/cm³。在这个处理中，单一传导型杂质元素被加入到第一个杂质区1012和1013，也被加入到第一个掺杂处理形成的第二个杂质区1014和1015内，但是加入到其中的量小，因此它的影响可以被忽略。新形成的第三杂质区1019和1020被制造，其包含单一传导型杂质元素的浓度为1×10¹⁶～5×10¹⁸原子/cm³。在第三杂质区1019和1020内，加入到半导体层内的杂质元素的浓度根据第二锥形形状门电极1016和1017厚度的增加被减小。尽管在第三杂质区1019和1020内不能必定获得均匀的浓度分布，杂质元素被包含在上述的浓度范围内。

第三杂质区1019和1020被在第二形状门绝缘薄膜1018下面，和第二形状门电极1016和1017的锥形部分的下面形成。随着到第一杂质区1012和1 013的距离增加它们的浓度减小。第二形状门电极1016和1017被用作门电极。门电极的边缘部分被给于锥形形状，通过锥形部分掺杂杂质元素，杂质区能够因此被形成在位于锥形部分下面的半导体层中，其中杂质元素的浓度逐渐改变。本发明积极地利用这个杂质区。形成这种类型的杂质区解除一个在漏区附近形成的高强度电场，并阻止热载流子的产生。TFT的退化因此能够被阻止。

然后岛状半导体层1003被用保护面罩1022覆盖，如图9D所示，一种给予p型传导性的杂质元素被加入到岛状半导体层1004。在这种情况下，第二形状门电极1017也充当一个面罩，给予p型传导性的杂质元素被加入，以自动对准的方式形成一个杂质区。这里形成的杂质区1023是被使用采用乙硼烷(B₂H₆)的离子掺杂方法形成的。杂质区1023的给予p型传导性的杂质元素的浓度被设置为2×10²⁰～2×10²¹原子/cm³。

然而，杂质区1023可以详细地被看到被分成包含给予n型传导性的杂质元素的三个区。一个以1×10²⁰～1×10²¹原子/cm³的浓度包含给予n型传导性的元素的第4杂质区1023a，一个以1×10¹⁷～1×10²⁰原子/cm³的浓度包含给予n型传导性的元素的第5杂质区1023b，和一个以1×10¹⁶～5×10¹⁸原子/cm³的浓度包含给予n型传导性的元素的第6杂质区1023c。然而，在杂质区1023b和1023c中，p型传导性杂质元素的浓度被做成等于或大于1×10¹⁹原子/cm³，在第4杂质区1023a中，给予p型传导性的杂质元素的浓度被做成给予n型传导性的杂质元素的浓度的1.5-3倍。作为结果，使用第4杂质区1023a作为p沟道TFT的一个源区或漏区不产生任何问题。另外，一部分第6杂质区1023c被形成使得它与第二形状门电极1017重叠。

因此，一个第一杂质区1024，它成为一个源区或者一个漏区，一个第2杂质区1025，它成为一个不与门电极重叠的LDD区，一个第3杂质区1026，它成为一个部分与门电极重叠的LDD区，和一个沟道形成区1027在岛状半导体层1003内被形成。另外，一个第一杂质区1028，它成为一个源区或者一个漏区，一个第2杂质区1029，它成为一个不与门电极重叠的LDD区，一个第3杂质区1030，它成为一个部分与门电极重叠的LDD区，和一个沟道形成区1031在岛状半导体层1004内被形成。

当需要时，一个层间绝缘薄膜1032和一个用来与一个源区或者漏区接通的配线1034也可以接着被形成，如图9E所示。

注意本发明的DAC使用的晶体管可以是使用单晶硅形成的晶体管，也可以是使用多晶硅或者非晶硅的薄膜晶体管。

通过将它与实施例1～3的任何一个结合，实现实施例4是可能的。

[实施例5]

具有本发明的DAC的一个半导体设备能够被用在许多电子设备中。

使用本发明的DAC的电子设备的例子包括：摄像机、数字照相机、护目镜型显示器(头戴显示器)、导航系统、放音设备(例如汽车音响系统和声频成分系统)、笔记本个人电脑、游戏机、便携式信息终端(例如移动式计算机、携带式电话、携带式游戏机和电子书)、和装有记录媒体的图像再现设备(特别地，装有当播放一个记录媒体如数字视频盘(DVD)时用来显示图像的显示器的设备)。这些电子设备的具体例子如图10A～10H所示。

图10A是一个显示设备，包括一个框架2001，一个支持座2002、一个显示部分2003、一个扬声器部分2004和一个视频输入部分2005等部分。本发明的DAC可以被用于显示部分2003和其他控制电路中。注意显示设备包括全部信息显示设备，例如用于个人计算机、电视广播发射机-接收机和广告显示的显示设备。

图10b是一个数字静止图像照相机，它包括一个主体2101、一个显示部分2102、一个图像接收部分2103、操作键2104、外连接端口2105和一个快门2106等部分。本发明的DAC能够被用于显示部分2102和其他控制电路中。

图10C是一个笔记本个人计算机，它包括一个主体2201、一个框架2202、一个显示部分2203、一个键盘2204、外连接端口2205和一个鼠标2206等部分。本发明的DAC能够被用于显示部分2203和其他控制电路中。

图10D是一个移动式计算机。它包括一个主体2301、一个显示部分2302、开关2303、操作键2304和一个红外端口2305等部分。本发明的DAC能够被用于显示部分2302和其他控制电路中。

图10E是一个装有记录媒体的便携式图像再现设备(特别地，一个DVD播放设备)，它包括一个主体2401、一个框架2402，一个显示部分A 2403、一个显示部分B 2404、一个记录媒体(例如一个DVD)读入端口2405、操作键2406和一个扬声器部分2407等部分。显示部分A 2403主要显示图像信息，显示部分B 2404主要显示字符信息，本发明的DAC可以被用在显示部分A 2403和显示部分B 2404中，也可以被用在其他控制电路中。注意，家庭游戏机和类似的产品被包括在装有记录媒体的图像再现设备的种类中。

图10F是一个护目镜型显示器(头戴显示器)，它包括一个主体2501、一个显示部分2502和臂2503等部分。本发明的DAC能够被用于显示部分2502和其他控制电路中。

图10G是一个摄像机，它包括一个主体2601、一个显示部分2602、一个框架2603、外连接端口2604、一个遥控信号接收部分2605、一个图像接收部分2606、一个电池2607、一个音频输入部分2608、操作键2609和一个目镜部分2610等部件。本发明的DAC能够被用于显示部分2602和其他控制电路中。

图10H是一个便携式电话，它包括一个主体2701、一个框架2702、一个显示部分2703、一个音频输入部分2704、一个音频输出部分2705、操作键2707、一个外连接部分2707和一个天线2708。本发明的DAC能够被用于显示部分2703和其他控制电路中。

此外，前面提到的电子设备经常显示通过电子通信线例如互联网和CATV(有线电视)接收的信息，特别是显示运动图像的机会增加了。本发明的DAC能够高速工作，能够将大位数的数字信号变换为模拟信号，并能确保输出模拟信号的线性。因此本发明的DAC是有价值的。

因此本发明的DAC的应用范围非常广泛，本发明的DAC能够被用在所有领域的电子装置中。另外，实施例5的电子设备可以使用具有实施例1～4所示结构的任意一种的DACs。

依照上述结构，一个相应于一个具有高位数的数字信号的DAC能够被形成，不损失线性，同时保持电容分配的在高速工作的同时抑制表面积的相对数量的优点。

Claims (11)

1.一种具有用于将n位数字信号变换为模拟信号的D/A变换器电路的显示装置，

其中n是自然数；

其中所述D/A变换器电路具有n-m+1个电容器和2^m个电阻器，所述电容器包括第一电容器和其它n-m个电容器，所述2^m个电阻器串联连接；

其中m是小于n的自然数；

其中设置在所述2^m个电阻器末端的两个电阻器中之一与第一电源连接，而另一个与第二电源连接；

其中由所述数字信号中n位中的较低的m位和所述2^m个电阻器所决定的电荷被提供给所述第一电容器；

其中由所述数字信号中n位中的较高的n-m位所决定的电荷被供给所述n-m+1个电容器中剩下的n-m个电容器，并且

其中所述n-m+1个电容器经开关连接至电源。

2.一种具有用于将n位数字信号变换为模拟信号的D/A变换器电路的显示装置，

其中n是自然数；

其中所述D/A变换器电路具有n-m+1个电容器和2^m个电阻器，所述电容器包括第一电容器和其它n-m个电容器，所述2^m个电阻器串联连接；

其中m是小于n的自然数，

其中设置在所述2^m个电阻器末端的两个电阻器中之一与第一电源连接，而另一个与第二电源连接；

其中由所述数字信号中n位中的较低的m位和所述2^m个电阻器所决定的电荷被提供给所述第一电容器；

其中全部所述2^m个电阻器的电阻值是相同的；

其中由所述数字信号中n位中的较高的n-m位所决定的电荷被提供给所述n-m+1个电容器中剩下的n-m个电容器，并且

其中所述n-m+1个电容器经开关连接至电源。

3.一种具有用于将n位数字信号变换为模拟信号的D/A变换器电路的显示装置，

其中n是自然数；

其中所述D/A变换器电路具有n-m+1个电容器和2^m个等级电压线，所述电容器包括第一电容器和其它n-m个电容器；

其中m是小于n的自然数；

其中所述2^m个等级电压线中之一被所述数字信号n位中较低的m位选择；

其中所述被选择的一个等级电压线的电压将电荷提供给具有电容值C的所述第一电容器；

其中C为常数，

其中所述n-m+1个电容器中剩下的n-m个电容器的充电受所述数字信号的n位中较高的n-m位控制；

其中所述剩下的n-m个电容器具有的电容值分别用C、2C、2²C、...、2^n-m-1C表示，并且

其中所述n-m+1个电容器经开关连接至电源。

4.一种依照权利要求1、2和3中任一项所述的具有D/A变换器电路的显示装置，

其中在复位周期内提供给所述n-m+1个电容器的电荷量总是保持在特定值。

5.一种依照权利要求1、2和3中任一项所述的显示装置，

其中m是2或者大于2。

6.一种具有D/A变换器电路的半导体装置的驱动方法，所述D/A变换器电路将n位数字信号变换为模拟信号，

其中n是自然数；

其中所述D/A变换器电路具有n-m+1个电容器和2^m个电阻器，所述电容器包括第一电容器和其它n-m个电容器，所述2^m个电阻器串联连接；

其中m是小于n的自然数，

其中设置在所述2^m个电阻器末端的两个电阻器中之一与第一电源连接，而另一个与第二电源连接，

所述驱动方法包括：

向所述n-m+1个电容器中的所述第一电容器提供由所述数字信号中n位中的较低的m位和所述2^m个电阻器所决定的电荷；并且

向所述n-m+1个电容器中剩下的n-m个电容器提供由所述数字信号中n位中的较高的n-m位所决定的电荷，

其中所述n-m+1个电容器经开关连接至电源。

7.一种具有D/A变换器电路的半导体装置的驱动方法，所述D/A变换器电路将n位数字信号变换为模拟信号，

其中n是自然数；

其中所述D/A变换器电路具有n-m+1个电容器和2^m个电阻器，所述电容器包括第一电容器和其它n-m个电容器，所述2^m个电阻器串联连接；

其中m是小于n的自然数，

其中设置在所述2^m个电阻器末端的两个电阻器中之一与第一电源连接，而另一个与第二电源连接，

所述驱动方法包括：

向所述n-m+1个电容器中的所述第一电容器提供由所述数字信号中n位中的较低的m位和所述2^m个电阻器所决定的电荷，全部所述2^m个电阻器的电阻值是相同的；并且

向所述n-m+1个电容器中的其它n-m个电容器提供由所述数字信号中n位中的较高的n-m位所决定的电荷，

其中所述n-m+1个电容器经开关连接至电源。

8.一种具有用于将n位数字信号变换为模拟信号的D/A变换器电路的半导体装置的驱动方法，

其中n是自然数；

其中所述D/A变换器电路具有n-m+1个电容器和2^m个等级电压线，所述电容器包括第一电容器和其它n-m个电容器；

其中m是小于n的自然数，

所述驱动方法包括：

用所述数字信号的n位中较低的m位选择所述2^m个等级电压线中之一；

通过所述被选择的一个等级电压线的电压将电荷提供给电容值C为常数的所述第一电容器；

用所述数字信号的n位中较高的n-m位来控制所述n-m+1个电容器中的其它n-m个电容器的充电；

其中所述剩下的n-m个电容器具有的电容值分别用C、2C、2²C、...、2^n-m-1C表示，

其中所述n-m+1个电容器经开关连接至电源。

9.一种依照权利要求6、7和8中任一项所述的具有D/A变换器电路的半导体装置的驱动方法，

其中在复位周期内提供给所述n-m+1个电容器的电荷量总是保持在特定值。

10.一种根据权利要求6、7和8中任一项所述的具有D/A变换器电路的半导体装置的驱动方法，

其中所述半导体装置是显示器。

11.一种根据权利要求6、7和8中任一项所述的具有D/A变换器电路的半导体装置的驱动方法，

其中m是2或者大于2。

Images