CN1828884A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN1828884A CN1828884A CNA2006100062554A CN200610006255A CN1828884A CN 1828884 A CN1828884 A CN 1828884A CN A2006100062554 A CNA2006100062554 A CN A2006100062554A CN 200610006255 A CN200610006255 A CN 200610006255A CN 1828884 A CN1828884 A CN 1828884A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- thickness
- barrier layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000000034 method Methods 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 96
- 239000010410 layer Substances 0.000 claims description 275
- 239000011229 interlayer Substances 0.000 claims description 61
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 20
- 229910052721 tungsten Inorganic materials 0.000 claims description 20
- 239000010937 tungsten Substances 0.000 claims description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 13
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 11
- 230000000994 depressogenic effect Effects 0.000 claims description 11
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 10
- WOPLNBHRRKFYPD-UHFFFAOYSA-N [Ti].[N].[Zr] Chemical compound [Ti].[N].[Zr] WOPLNBHRRKFYPD-UHFFFAOYSA-N 0.000 claims description 10
- 229910017052 cobalt Inorganic materials 0.000 claims description 10
- 239000010941 cobalt Substances 0.000 claims description 10
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 10
- 150000002736 metal compounds Chemical class 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 229910052763 palladium Inorganic materials 0.000 claims description 10
- 229910052707 ruthenium Inorganic materials 0.000 claims description 10
- PMTRSEDNJGMXLN-UHFFFAOYSA-N titanium zirconium Chemical compound [Ti].[Zr] PMTRSEDNJGMXLN-UHFFFAOYSA-N 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- -1 tungsten nitride Chemical class 0.000 claims description 10
- 238000000151 deposition Methods 0.000 description 12
- 239000004020 conductor Substances 0.000 description 11
- 230000008021 deposition Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011529 conductive interlayer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本发明涉及一种半导体装置及其制造方法，其提供在介电层中具有独特阻障层的开口。在一实施例中，该开口包括介层窗与沟槽，而阻障层为一层或多层阻障层。在该开口侧壁上，该一层或多层阻障层沿大约沟槽底部与介电层顶部的中心位置的厚度与其沿沟槽底部的厚度的比例大于0.55。在另一实施例中，该开口侧壁上，该一层或多层阻障层沿大约沟槽底部与介电层顶部的中心位置的厚度与其沿介层窗底部的厚度的比例大于1.0。位于下方的导电层可形成凹陷区。根据本发明的半导体装置，其中的阻障层能避免或减少金属物质沿介层窗侧壁扩散及降低介层窗与下层导电物质间接触电阻。
Description
技术领域
本发明涉及一种半导体装置及其制造方法，特别涉及一种镶嵌开口中形成有阻障层的半导体装置及其制造方法。
背景技术
集成电路中的内联线结构一般包括在基底上形成的例如晶体管、电容、电阻或其类似物的半导体结构。典型地，由金属或金属合金组成的多层导电层可在半导体结构上形成，以连接各半导体结构或提供其与外部连接的管道，多层导电层间可通过介电材料层隔离。而穿过介电材料层形成的介层窗，可提供导电层与半导体结构间的电性连接。
阻障层经常被使用在介层窗中，以避免或减少金属导体(典型上为铜或铜合金，但是其它金属或导体亦可使用)不期望地扩散进入周围介电层(例如氧化硅、FSG、BPSG、低介电常数介电质或其类似物)的现象。一般来说，在铜介层窗/接触洞的结构中，可使用钽或氮化钽当作阻障材料。其它阻障层材料可包括钛、氮化钛、含氮材料、含硅材料或其类似物。
传统的半导体制造工艺，介层窗或接触洞在介电层中形成，此介电层可为单层或包含相同或不同材料的多数层。一般来说，介层窗底部可与例如铜的导电层或导电区或半导体装置中的源/漏极或栅极区接触。典型地，在介层窗侧壁可形成介电材料层。
一般来说，阻障层可通过例如化学气相沉积法在介层窗或接触洞的侧壁与底部形成，并使得阻障层在介层窗底部的厚度比侧壁厚。由于阻障层不是象铜一样的理想导体，因此沿接触洞或介层窗底部的阻障层会有较高、不期望的电阻值。
因此，开发一种能避免或减少金属物质沿介层窗侧壁扩散及降低介层窗与下层导电物质间接触电阻的阻障层是必要的。
发明内容
本发明的较佳实施例，为在镶嵌开口中提供扩散阻障层。
本发明的一个实施例，为在介电层开口中提供可为单层或多层的阻障结构。该一层或多层阻障层沿大约该沟槽底部与该介电层顶部中心位置的厚度与该一层或多层阻障层沿该沟槽底部的厚度的比例大于0.55。与该介电层按触的第一阻障层可被部分或全部移除。此外，凹陷区可在该介层窗底部的导电层中形成。还包括导电插栓，形成于该开口内的该一层或多层阻障层上。
根据所述的半导体装置，其中该一层或多层阻障层包括含硅层、含碳层、含氮层、含氢层、含金属或金属化合物层、钽、氮化钽、钛、氮化钛、锆化钛、氮锆化钛、钴、镍、钌、钯、钨、氮化钨或其组合。
根据所述的半导体装置，其中该第一厚度低于110埃。
根据所述的半导体装置，其中该第二厚度低于100埃。
本发明的另一实施例，为在介电层开口中提供可为单层或多层的阻障结构。该一层或多层阻障层沿大约该沟槽底部与该介电层顶部中心位置的厚度与该一层或多层阻障层沿该介层窗底部的厚度的比例大于1.0。此外，凹陷区可在该介层窗底部的导电层中形成。还包括导电插栓，形成于该开口内的该一层或多层阻障层上。
根据所述的半导体装置，其中该一层或多层阻障层包括含硅层、含碳层、含氮层、含氢层、含金属或金属化合物层、钽、氮化钽、钛、氮化钛、锆化钛、氮锆化钛、钴、镍、钌、钯、钨、氮化钨或其组合。
根据所述的半导体装置，其中该第一厚度低于110埃。
根据所述的半导体装置，其中该第二厚度低于90埃。
本发明的另一实施例，为在开口中形成阻障结构的方法。包括：形成第一导电区，在该第一导电区上形成介电层，在该介电层中形成开口，该开口包括介层窗与沟槽，其中该介层窗与该第一导电区接触，以及在该开口表面形成一层或多层阻障层，其中该一层或多层阻障层沿大约该沟槽底部与该介电层顶部中心位置的第一厚度与该一层或多层阻障层沿该介层窗底部的第二厚度的比例大于1。此外，在该介层窗底部的导电层中可形成凹陷区。
根据所述的半导体装置的制造方法，其中该一层或多层阻障层包括含硅层、含碳层、含氮层、含氢层、含金属或金属化合物层、钽、氮化钽、钛、氮化钛、锆化钛、氮锆化钛、钴、镍、钌、钯、钨、氮化钨或其组合。
根据所述的半导体装置的制造方法，其中该第一厚度低于110埃。
根据所述的半导体装置的制造方法，其中该第二厚度低于90埃。
本发明的另一实施例，为在开口中形成阻障结构的另一方法。包括：形成第一导电区，在该第一导电区上形成介电层，在该介电层中形成开口，该开口包括介层窗与沟槽，其中该介层窗与该第一导电区接触，以及在该开口表面形成一层或多层阻障层，其中该一层或多层阻障层沿大约该沟槽底部与该介电层顶部中心位置的厚度与该一层或多层阻障层沿该沟槽底部的厚度的比例大于0.55。此外，在该介层窗底部的导电层中可形成凹陷区。
根据所述的半导体装置的制造方法，其中该一层或多层阻障层包括含硅层、含碳层、含氮层、含氢层、含金属或金属化合物层、钽、氮化钽、钛、氮化钛、锆化钛、氮锆化钛、钴、镍、钌、钯、钨、氮化钨或其组合。
根据所述的半导体装置的制造方法，其中该第一厚度低于110埃。
根据所述的半导体装置的制造方法，其中该第二厚度低于100埃。
根据本发明的半导体装置，其中的阻障层能避免或减少金属物质沿介层窗侧壁扩散及降低介层窗与下层导电物质间接触电阻。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1a～1f为本发明的一实施例，在镶嵌结构中形成阻障层的方法。
其中，附图标记说明如下：
110基底； 110导电层； 112蚀刻缓冲层；
114金属层间介电层； 120沟槽； 122介层窗；
130第一阻障层； 140第二阻障层；150导电插栓；
Tb沟槽底部的阻障层厚度；
Ts开口侧壁上的阻障层厚度；
Vb介层窗底部的阻障层厚度。
具体实施方式
请参阅图1a，提供包含导电层110、蚀刻缓冲层112与金属层间介电层114的基底100。基底100可包括电路或其它结构(未示出)，例如，晶体管、电容、电阻或其类似物。在一实施例中，导电层110可为金属层，与电路装置或其它金属层接触。
导电层110可由任何导电物质所组成，在本发明的一实施例中，优选的，以具有低电阻的良导体铜作为导电层110。蚀刻缓冲层112可在后续金属层间介电层114进行选择性蚀刻时，提供蚀刻终点。在一实施例中，蚀刻缓冲层112可由包括例如含硅物质、含氮物质、含碳物质或其类似物等的介电材料所组成。优选的，金属层间介电层114为例如掺碳氧化硅的有机低介电常数材料(优选的，介电常数为低于3.0)，而其它低介电常数材料也可使用。
导电层110、蚀刻缓冲层112与金属层间介电层114材料的选择须注意金属层间介电层114与蚀刻缓冲层112之间及蚀刻缓冲层112与导电层110之间必须具备有高的蚀刻选择比。因此，在一实施例中，金属层间介电层114可选择例如由化学气相沉积法沉积形成的掺碳氧化硅，而蚀刻缓冲层112可选择氮化硅。
请参阅图1b，形成沟槽120与介层窗122。沟槽120一般为在金属层间介电层114中形成的凹沟或线段，以供后续导线制作。而另一在金属层间介电层114中形成的介层窗122，可作为例如沟槽120中的导线与下层导电层110之间的连接。本发明单沟槽与两介层窗相连的结构可通过双镶嵌工艺制作。沟槽120可包括不同尺寸或形状，或与更多或更少的介层窗122连接，或可通过其它工艺制作(例如单镶嵌工艺)。
沟槽120与介层窗122可通过公知显影技术制作。一般来说，显影技术包括沉积一光阻层，对光阻层进行曝光、显影，以移除部分光阻层留下特定图案。留下的光阻层可保护其下方材料，免于后续步骤例如蚀刻工艺的破坏。蚀刻工艺可包括湿式或干式、非等向性或等向性，优选的，为非等向性干蚀刻。上述留下的光阻层可能在蚀刻步骤后被移除。在一较佳实施例中，介层窗122的底部宽度小于0.14微米，沟槽120的宽度小于介层窗底部宽度的1.3倍。
在一实施例中，金属层间介电层114为掺碳氧化硅，蚀刻缓冲层112为氮化硅，而导电层110为铜。介层窗122可通过使用例如C4、C5F8或其类似物的蚀刻液蚀刻形成，过程中，蚀刻缓冲层112起缓冲蚀刻的作用。之后，例如利用CF4蚀刻液移除介层窗122内的蚀刻缓冲层112，以暴露出导电层110表面。
接着，可进行预清洗步骤，以清除介层窗122侧壁与导电层110表面的杂质。此预清洗步骤可为反应性或非反应性的预清洗步骤，例如，使用含氢等离子体进行清洁的反应性步骤，或使用含氩气等离子体进行清洁的非反应性步骤。
请参阅图1c，在图1b所示的基底100上形成第一阻障层130。优选的，金属层间介电层114为低介电常数介电层(介电常数低于3.0)，常见为多孔材质。而金属层间介电层114的孔隙会形成导电层110内导电物质的扩散路径。为避免或降低导电物质扩散进入金属层间介电层114，可沿沟槽120与介层窗122内暴露出的金属层间介电层114表面形成第一阻障层130。
在一实施例中，第一阻障层130可包括含硅层、含碳层、含氮层、含氢层或含金属或金属化合物层，例如钽、氮化钽、钛、氮化钛、锆化钛、氮锆化钛、钴、镍、钌、钯、钨、氮化钨或其组合。第一阻障层130可通过例如物理气相沉积法或其它适合的方法沉积形成。在一较佳实施例中，第一阻障层130为由物理气相沉积法形成的氮化钽，此操作条件为使用大于15KW的直流电源(优选的，大于25KW)与大于2mTorr的压力。此外，也可使用大于500W的基板偏压功率(substrate bias power)。优选的，所得的第一阻障层130其厚度为50～250埃。
请参阅图1d，移除沿介层窗122底部部分或全部的第一阻障层130。本发明可使用惰性气体例如氩气的等离子体回蚀刻法移除介层窗122底部的第一阻障层130。
如图1d所示，导电层110中可形成凹陷区。在一实施例中，凹陷区的深度为50～500埃。此凹陷区可在回蚀刻过程中形成，或通过例如离子溅镀蚀刻的分离型蚀刻步骤形成。
此外，在回蚀刻过程中，沉积于其它表面上的第一阻障层130也会被移除，例如沉积于金属层间介电层114表面、沟槽120底部或沟槽120与介层窗122侧壁上的第一阻障层130。由于沿介层窗122底部的第一阻障层130厚度仅为沉积于其它表面厚度的30％～60％，因此，回蚀刻过程中，介层窗122底部的第一阻障层130被完全移除后，仍会留下其它表面上部分的第一阻障层130。
另一实施例中，第一阻障层130可利用蚀刻-沉积法进行蚀刻。一般来说，蚀刻-沉积步骤可在相同工艺腔室内进行，例如沉积腔室，并利用较低直流功率及较高的基板偏压。此联合制造工艺导致氩等离子体蚀刻晶圆，例如在回蚀刻过程中，钽可沉积在晶圆上。在此实施例中，蚀刻步骤与沉积步骤的最终效果可使第一阻障层130在介层窗底部有较高的蚀刻速率，而在其它表面的蚀刻速率较低。因此，当介层窗122底部的第一阻障层130被移除后，会留下其它表面上部分的第一阻障层130。
此外，本实施例较佳的情况为，即使介层窗122底部的第一阻障层130被完全移除，沟槽120底部仍保留至少部分的第一阻障层130，以避免或降低杂质从例如金属层间介电层114的介电质扩散至导电层中。
请参阅图1e，形成第二阻障层140。优选的，第二阻障层140包括导电物质，例如含硅层、含碳层、含氮层、含氢层或含金属或金属化合物层，例如钽、氮化钽、钛、氮化钛、锆化钛、氮锆化钛、钨、氮化钨、钴、镍、钌、钯或其组合，较佳为氮化钽。优选的，第二阻障层140可通过例如物理气相沉积法或其它适合的方法沉积形成。在一较佳实施例中，第二阻障层140为由物理气相沉积法形成的钽金属层(或是与例如铜的导电物质有较佳黏着特性的金属物质)，其厚度大体介于20～200埃。
可对第二阻障层140或第一阻障层130继续进行回蚀刻步骤，以降低介层窗122底部的电阻值。实施例中，上述蚀刻步骤或蚀刻/沉积步骤可用来移除沿介层窗122底部部分或全部的第一阻障层130或第二阻障层140。
为达到侧壁的较佳覆盖与介层窗122底部的较低电阻，必须控制第一阻障层130与第二阻障层140的总厚度。举例来说，优选的，开口侧壁上，第一阻障层130与第二阻障层140沿大约沟槽120底部与金属层间介电层114顶部的中心位置的总厚度与其沿介层窗122底部的总厚度(或仪第二阻障层140的厚度)的比例大于1。请参阅图1e，优选的，Ts与Vb的比值大于1.0。在一实施例中，优选的，Ts小于110埃，Vb小于90埃。
此外，优选的，开口侧壁上，第一阻障层130与第二阻障层140沿大约沟槽120底部与金属层间介电层114顶部的中心位置的总厚度与其沿沟槽120底部的总厚度的比例大于0.55。请参阅图1e，优选的，Ts与Tb的比值大于0.55。在一实施例中，优选的，Ts小于110埃，Tb小于100埃。
请参阅图1f，将导电插栓150填入沟槽120与介层窗122中，并进行表面平坦化。在一实施例中，导电插栓150可包括通过沉积铜晶种层或进行铜电镀步骤形成的铜金属材料。晶圆可通过例如化学机械研磨法进行表面平坦化。
最后，继续完成该制造工艺其它标准步骤，并封装此半导体装置。
以上公开的仅为本发明的较佳实施例，并非用以限制本发明。本领域的技术人员在不脱离本发明的权利要求书所公开的范围和精神的情况下，所做的更改与修饰，均属本发明的专利保护范围之内。
Claims (20)
1.一种半导体装置，包括：
介电层；
开口，形成于该介电层中，该开口包括介层窗与沟槽；
一层或多层阻障层，形成于该介电层上与该开口中；以及
导电插栓，形成于该开口内的该一层或多层阻障层上，其中该一层或多层阻障层沿大约该沟槽底部与该介电层顶部的中心位置的第一厚度与该一层或多层阻障层沿该介层窗底部的第二厚度的比例大于1。
2.如权利要求1所述的半导体装置，还包括导电层，形成于该介电层下方，该导电层在该介层窗底部形成有凹陷区。
3.如权利要求1所述的半导体装置，其中该一层或多层阻障层包括含硅层、含碳层、含氮层、含氢层、含金属或金属化合物层、钽、氮化钽、钛、氮化钛、锆化钛、氮锆化钛、钴、镍、钌、钯、钨、氮化钨或其组合。
4.如权利要求1所述的半导体装置，其中该第一厚度低于110埃。
5.如权利要求1所述的半导体装置，其中该第二厚度低于90埃。
6.一种半导体装置，包括：
介电层；
开口，形成于该介电层中，该开口包括介层窗与沟槽；
一层或多层阻障层，形成于该介电层上与该开口中；以及
导电插栓，形成于该开口内的该一层或多层阻障层上，其中该一层或多层阻障层沿大约该沟槽底部与该介电层顶部的中心位置的第一厚度与该一层或多层阻障层沿该沟槽底部的第二厚度的比例大于0.55。
7.如权利要求6所述的半导体装置，还包括导电层，形成于该介电层下方，该导电层在该介层窗底部形成有凹陷区。
8.如权利要求6所述的半导体装置，其中该一层或多层阻障层包括含硅层、含碳层、含氮层、含氢层、含金属或金属化合物层、钽、氮化钽、钛、氮化钛、锆化钛、氮锆化钛、钴、镍、钌、钯、钨、氮化钨或其组合。
9.如权利要求6所述的半导体装置，其中该第一厚度低于110埃。
10.如权利要求6所述的半导体装置，其中该第二厚度低于100埃。
11.一种半导体装置的制造方法，包括：
形成第一导电区；
在该第一导电区上形成介电层；
在该介电层中形成开口，该开口包括介层窗与沟槽，其中该介层窗与该第一导电区接触；以及
在该开口表面形成一层或多层阻障层，其中该一层或多层阻障层沿大约该沟槽底部与该介电层顶部的中心位置的第一厚度与该一层或多层阻障层沿该介层窗底部的第二厚度的比例大于1。
12.如权利要求11所述的半导体装置的制造方法，还包括在该第一导电区中形成凹陷区，并位于该介层窗底部。
13.如权利要求11所述的半导体装置的制造方法，其中该一层或多层阻障层包括含硅层、含碳层、含氮层、含氢层、含金属或金属化合物层、钽、氮化钽、钛、氮化钛、锆化钛、氮锆化钛、钴、镍、钌、钯、钨、氮化钨或其组合。
14.如权利要求11所述的半导体装置的制造方法，其中该第一厚度低于110埃。
15.如权利要求11所述的半导体装置的制造方法，其中该第二厚度低于90埃。
16.一种半导体装置的制造方法，包括：
形成第一导电区；
在该第一导电区上形成介电层；
在该介电层中形成开口，该开口包括介层窗与沟槽，其中该介层窗与该第一导电区接触；以及
在该开口表面形成一层或多层阻障层，其中该一层或多层阻障层沿大约该沟槽底部与该介电层顶部的中心位置的第一厚度与该一层或多层阻障层沿该沟槽底部的第二厚度的比例大于0.55。
17.如权利要求16所述的半导体装置的制造方法，还包括在该第一导电区中形成凹陷区，并位于该介层窗底部。
18.如权利要求16所述的半导体装置的制造方法，其中该一层或多层阻障层包括含硅层、含碳层、含氮层、含氢层、含金属或金属化合物层、钽、氮化钽、钛、氮化钛、锆化钛、氮锆化钛、钴、镍、钌、钯、钨、氮化钨或其组合。
19.如权利要求16所述的半导体装置的制造方法，其中该第一厚度低于110埃。
20.如权利要求16所述的半导体装置的制造方法，其中该第二厚度低于100埃。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/042,396 | 2005-01-25 | ||
| US11/042,396 US7193327B2 (en) | 2005-01-25 | 2005-01-25 | Barrier structure for semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1828884A true CN1828884A (zh) | 2006-09-06 |
| CN100429772C CN100429772C (zh) | 2008-10-29 |
Family
ID=36695937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100062554A Active CN100429772C (zh) | 2005-01-25 | 2006-01-24 | 半导体装置及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7193327B2 (zh) |
| CN (1) | CN100429772C (zh) |
| SG (1) | SG124325A1 (zh) |
| TW (1) | TWI324811B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106469674A (zh) * | 2015-08-19 | 2017-03-01 | 台湾积体电路制造股份有限公司 | 形成金属互连的方法 |
| CN112736054A (zh) * | 2019-10-28 | 2021-04-30 | 南亚科技股份有限公司 | 半导体元件及其制备方法 |
| CN112885776A (zh) * | 2019-11-29 | 2021-06-01 | 广东汉岂工业技术研发有限公司 | 一种半导体器件及其制程方法 |
| CN112736054B (zh) * | 2019-10-28 | 2024-04-16 | 南亚科技股份有限公司 | 半导体元件及其制备方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100641362B1 (ko) * | 2005-01-13 | 2006-10-31 | 삼성전자주식회사 | 이중 확산방지막을 갖는 배선구조 및 그 제조방법 |
| US7449409B2 (en) * | 2005-03-14 | 2008-11-11 | Infineon Technologies Ag | Barrier layer for conductive features |
| US20070257366A1 (en) * | 2006-05-03 | 2007-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layer for semiconductor interconnect structure |
| DE102006025365B4 (de) * | 2006-05-31 | 2010-10-07 | Advanced Micro Devices, Inc., Sunnyvale | Teststruktur zum Abschätzen von Elektromigrationseffekten, die durch poröse Barrierenmaterialien hervorgerufen werden |
| DE102007004860B4 (de) * | 2007-01-31 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema |
| CN103151335B (zh) * | 2007-04-09 | 2016-09-28 | 哈佛学院院长等 | 用于铜互连的氮化钴层及它们的形成方法 |
| US20090117731A1 (en) * | 2007-11-01 | 2009-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor interconnection structure and method for making the same |
| US20090184425A1 (en) * | 2008-01-17 | 2009-07-23 | Advanced Chip Engineering Technology Inc. | Conductive line structure and the method of forming the same |
| US8242600B2 (en) | 2009-05-19 | 2012-08-14 | International Business Machines Corporation | Redundant metal barrier structure for interconnect applications |
| CN102097490A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 双位快闪存储器的制作方法 |
| US8853072B2 (en) * | 2011-06-06 | 2014-10-07 | Micron Technology, Inc. | Methods of forming through-substrate interconnects |
| US8525339B2 (en) | 2011-07-27 | 2013-09-03 | International Business Machines Corporation | Hybrid copper interconnect structure and method of fabricating same |
| US9847289B2 (en) * | 2014-05-30 | 2017-12-19 | Applied Materials, Inc. | Protective via cap for improved interconnect performance |
| US9735051B2 (en) | 2015-12-14 | 2017-08-15 | International Business Machines Corporation | Semiconductor device interconnect structures formed by metal reflow process |
| US9852990B1 (en) | 2016-08-17 | 2017-12-26 | International Business Machines Corporation | Cobalt first layer advanced metallization for interconnects |
| US9716063B1 (en) | 2016-08-17 | 2017-07-25 | International Business Machines Corporation | Cobalt top layer advanced metallization for interconnects |
| US9941212B2 (en) | 2016-08-17 | 2018-04-10 | International Business Machines Corporation | Nitridized ruthenium layer for formation of cobalt interconnects |
| US10115670B2 (en) | 2016-08-17 | 2018-10-30 | International Business Machines Corporation | Formation of advanced interconnects including set of metal conductor structures in patterned dielectric layer |
| US9859215B1 (en) | 2016-08-17 | 2018-01-02 | International Business Machines Corporation | Formation of advanced interconnects |
| TW202401727A (zh) | 2017-11-30 | 2024-01-01 | 美商英特爾股份有限公司 | 用於先進積體電路結構製造之異質金屬線組成 |
| CN115831969A (zh) * | 2017-11-30 | 2023-03-21 | 英特尔公司 | 用于高级集成电路结构制造的鳍状物图案化 |
| US10971398B2 (en) | 2018-10-26 | 2021-04-06 | International Business Machines Corporation | Cobalt interconnect structure including noble metal layer |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939788A (en) * | 1998-03-11 | 1999-08-17 | Micron Technology, Inc. | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper |
| US6211085B1 (en) * | 1999-02-18 | 2001-04-03 | Taiwan Semiconductor Company | Method of preparing CU interconnect lines |
| US6191025B1 (en) | 1999-07-08 | 2001-02-20 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a damascene structure for copper medullization |
| US6146991A (en) | 1999-09-03 | 2000-11-14 | Taiwan Semiconductor Manufacturing Company | Barrier metal composite layer featuring a thin plasma vapor deposited titanium nitride capping layer |
| US6159845A (en) * | 1999-09-11 | 2000-12-12 | United Microelectronics Corp. | Method for manufacturing dielectric layer |
| TW432546B (en) * | 1999-11-25 | 2001-05-01 | Taiwan Semiconductor Mfg | Manufacturing method of copper damascene |
| US6395642B1 (en) | 1999-12-28 | 2002-05-28 | Taiwan Semiconductor Manufacturing Company | Method to improve copper process integration |
| JP3566203B2 (ja) * | 2000-12-06 | 2004-09-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6624066B2 (en) | 2001-02-14 | 2003-09-23 | Texas Instruments Incorporated | Reliable interconnects with low via/contact resistance |
| US6607977B1 (en) | 2001-03-13 | 2003-08-19 | Novellus Systems, Inc. | Method of depositing a diffusion barrier for copper interconnect applications |
| CN100355058C (zh) | 2001-05-04 | 2007-12-12 | 东京毅力科创株式会社 | 具有连续沉积和蚀刻的电离pvd |
| JP3540302B2 (ja) * | 2001-10-19 | 2004-07-07 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN1207771C (zh) * | 2001-12-24 | 2005-06-22 | 联华电子股份有限公司 | 使用氧化线层作为介电阻挡层的双镶嵌制程 |
| US6713835B1 (en) * | 2003-05-22 | 2004-03-30 | International Business Machines Corporation | Method for manufacturing a multi-level interconnect structure |
-
2005
- 2005-01-25 US US11/042,396 patent/US7193327B2/en active Active
- 2005-04-11 SG SG200502226A patent/SG124325A1/en unknown
-
2006
- 2006-01-24 TW TW095102583A patent/TWI324811B/zh active
- 2006-01-24 CN CNB2006100062554A patent/CN100429772C/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106469674A (zh) * | 2015-08-19 | 2017-03-01 | 台湾积体电路制造股份有限公司 | 形成金属互连的方法 |
| CN112736054A (zh) * | 2019-10-28 | 2021-04-30 | 南亚科技股份有限公司 | 半导体元件及其制备方法 |
| CN112736054B (zh) * | 2019-10-28 | 2024-04-16 | 南亚科技股份有限公司 | 半导体元件及其制备方法 |
| CN112885776A (zh) * | 2019-11-29 | 2021-06-01 | 广东汉岂工业技术研发有限公司 | 一种半导体器件及其制程方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG124325A1 (en) | 2006-08-30 |
| US7193327B2 (en) | 2007-03-20 |
| US20060163746A1 (en) | 2006-07-27 |
| TW200627586A (en) | 2006-08-01 |
| CN100429772C (zh) | 2008-10-29 |
| TWI324811B (en) | 2010-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1828884A (zh) | 半导体装置及其制造方法 | |
| TWI423327B (zh) | 降低後段製程配線結構之整體介電常數的處理整合系統 | |
| CN100424867C (zh) | 集成电路的内连线结构 | |
| CN102254916B (zh) | 半导体器件和制造半导体器件的方法 | |
| CN1933124A (zh) | 制造半导体器件的方法 | |
| US20180331282A1 (en) | Resistive random access memory structure and manufacturing method thereof | |
| CN100403517C (zh) | 双镶嵌结构、内连结构及其制造方法 | |
| CN1434509A (zh) | 双镶嵌金属内连线结构及其制作方法 | |
| CN101038907A (zh) | 形成互连结构的方法及其形成的互连结构 | |
| KR20150073595A (ko) | 반도체 소자의 배선 구조물 및 그 형성 방법 | |
| CN1707787A (zh) | 半导体装置 | |
| CN101030552A (zh) | 集成电路的制造方法、金属－绝缘层－金属电容形成方法 | |
| CN1347159A (zh) | 半导体器件及其制造方法 | |
| CN1280903C (zh) | 具有伪结构的半导体器件 | |
| US8709906B2 (en) | MIM capacitor and associated production method | |
| CN102171797A (zh) | 用于改进的间隙填充、可靠性以及减小的电容的双金属互连 | |
| CN1722428A (zh) | 具有铜布线的半导体器件及其制造方法 | |
| TW202125756A (zh) | 半導體結構 | |
| CN1815708A (zh) | 具有低电阻值的铜－阻障层镶嵌内连线结构及其制作方法 | |
| JP2011238828A (ja) | 半導体装置及びその製造方法 | |
| CN1115725C (zh) | 形成多级互连结构的方法 | |
| CN113555313A (zh) | 集成芯片 | |
| CN1601702A (zh) | 互连结构上溅射蚀刻之原位金属阻障沉积 | |
| US20060160366A1 (en) | Method for preparing a structure with high aspect ratio | |
| KR20080109281A (ko) | 반도체 장치 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |