CN1830084A - 具有堆叠的集成电路的集成电路封装和其方法 - Google Patents

具有堆叠的集成电路的集成电路封装和其方法 Download PDF

Info

Publication number
CN1830084A
CN1830084A CNA200480021761XA CN200480021761A CN1830084A CN 1830084 A CN1830084 A CN 1830084A CN A200480021761X A CNA200480021761X A CN A200480021761XA CN 200480021761 A CN200480021761 A CN 200480021761A CN 1830084 A CN1830084 A CN 1830084A
Authority
CN
China
Prior art keywords
integrated circuit
crystal grain
circuit crystal
joint sheet
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200480021761XA
Other languages
English (en)
Other versions
CN1830084B (zh
Inventor
索克·奇
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1830084A publication Critical patent/CN1830084A/zh
Application granted granted Critical
Publication of CN1830084B publication Critical patent/CN1830084B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明揭示一种在一集成电路封装内堆叠集成电路芯片的改进方法。所述改进方法能够增加集成电路封装内的集成电路密度，而所产生的集成电路封装呈薄或小的轮廓。这些改进的方法尤其适用于借助集成电路封装堆叠相同尺寸(且通常相同功能)的集成电路芯片。此一集成电路封装的一个实例为一非易失性存储器集成电路封装，其含有堆叠于一引线框的一侧或两侧上的多个尺寸相似的存储器存储集成电路芯片。

Description

具有堆叠的集成电路的集成电路封装和其方法
技术领域
本发明涉及集成电路封装，且更特定而言，涉及包括堆叠的集成电路的集成电路封装。
背景技术
由于存储器集成电路(IC)封装越来越小且其存储器密度越来越大的趋势仍在继续，需要封装集成电路的进步。一个新近的进步涉及在单个IC封装内堆叠多个集成电路晶粒。在一种方法中，所述堆叠涉及在一较大晶粒上堆叠一较小晶粒。所述晶粒的每一个均导线接合到衬底。导线接合的使用必要地要求可接入所述晶粒的每一个的接合垫；从而，当上部晶粒堆叠于下部晶粒上时，上部晶粒必须较小以不致于阻碍下部晶粒的接合垫的接入。此类型的堆叠已(例如)用于相同功能的晶粒(例如，两个闪存晶粒)或不同功能的晶粒(例如，一个闪存晶粒和一个SRAM晶粒)。两个或三个晶粒的堆叠已用于堆叠式芯片级封装(堆叠式CSP)和堆叠式薄型小尺寸封装(TSOP)。在另一方法中，可通过在晶粒之间放置间隔物(即相对较厚的绝缘体)来堆叠尺寸相似的晶粒。尽管间隔物为下部晶粒提供了其可被导线接合的充分空间，但间隔物不利地使集成电路封装变厚了。
不幸的是，在一集成电路封装内堆叠多个晶粒的常规方法要求上部晶粒大体上小于上面堆叠上部晶粒的下部晶粒或无效地占用了封装的厚度。结果，当多个晶粒尺寸相同且所得的封装厚度很重要时，就不适宜使用常规的方法。因此，需要改进在一集成电路封装内堆叠多个晶粒的方法。
发明内容
本发明涉及在集成电路封装内堆叠集成电路芯片的改进方法。所述改进方法能够增加集成电路封装内的集成电路密度，而所得集成电路封装较薄或轮廓较小。这些改进方法尤其适用于就集成电路封装而堆叠相同尺寸(且通常相同功能)的集成电路芯片。所述集成电路封装的一个实例为一非易失性存储器集成电路封装，其含有堆叠于引线框的一侧或两侧上的多个尺寸相似的存储器存储集成电路芯片。
本发明可以许多方式实施，包括作为一系统、设备、装置或方法。下文论述本发明的若干实施例。
作为集成电路封装，本发明的一个实施例至少包括：一具有复数个导电引线的引线框；一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫；一提供于所述第一集成电路晶粒的无源侧上的粘合剂；和一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的无源侧通过所述粘合剂固定到所述第一集成电路晶粒的无源侧上，且所述第二集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫。所述第一和第二集成电路晶粒的每一个具有大约相同的尺寸。
作为集成电路封装，本发明的另一个实施例至少包括：一具有复数个导电引线的引线框；一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫；和一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫。
作为集成电路封装，本发明的又一实施例至少包括：一具有复数个导电引线的引线框；一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫；一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫；一提供于所述第一集成电路晶粒的无源侧上的下部粘合剂；一具有一有源侧和一无源侧的第三集成电路晶粒，所述第三集成电路晶粒的无源侧通过所述下部粘合剂固定到所述第一集成电路晶粒的无源侧上，且所述第三集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫；一提供于所述第二集成电路晶粒的无源侧上的上部粘合剂；和一具有一有源侧和一无源侧的第四集成电路晶粒，所述第四集成电路晶粒的无源侧通过所述上部粘合剂固定到所述第二集成电路晶粒的无源侧上，且所述第四集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫。所述第一、第二、第三和第四集成电路晶粒的每一具有大约相同的尺寸。
作为形成一具有一引线框和其中堆叠了四个或四个以上的集成电路晶粒的集成电路封装的方法，本发明的一个实施例至少包括以下步骤：获得一具有复数个引线的引线框，至少复数个所述引线具有引线指状物(lead finger)；获得在各自接合垫组上具有焊料球的第一和第二集成电路晶粒，所述第一和第二集成电路晶粒的接合垫是彼此互为镜面的布置；获得具有各自接合垫组的第三和第四集成电路晶粒；相对于所述引线框的第一侧布置所述第一集成电路晶粒；使用提供于所述接合垫上的焊料球将所述引线框的至少复数个引线指状物接合到所述第一集成电路晶粒的接合垫；相对于所述引线框的第二侧布置所述第二集成电路晶粒；将所述第一和第二集成电路晶粒的接合垫上的焊料球回流，借此将所述引线框的所述复数个引线指状物的每一个电连接到相应的一对接合垫；将所述第三集成电路晶粒粘附到所述第一集成电路晶粒；将所述第四集成电路晶粒粘附到所述第二集成电路晶粒；将所述第三集成电路晶粒的接合垫导线接合到所述引线框的引线；将所述第四集成电路晶粒的接合垫导线接合到所述引线框的引线；并对所述第一、第二、第三和第四集成电路晶粒、所述焊料球和导线接合和所述引线框的至少大体部分进行包封。
作为在一集成电路封装内堆叠集成电路晶粒的方法，本发明的一个实施例至少包括以下步骤：提供一具有复数个引线的引线框，所述引线框具有一顶侧和一底侧；通过焊料球将第一集成电路晶粒的前侧(有源侧)上的接合垫电连接到所述引线框的底侧上的引线；通过焊料球将第二集成电路晶粒的前侧(有源侧)上的接合垫电连接到所述引线框的顶侧上的引线；将第三集成电路晶粒的背侧(无源侧)附着到所述第一集成电路晶粒的背侧(无源侧)；将第四集成电路晶粒的背侧(无源侧)附着到所述第二集成电路晶粒的背侧(无源侧)；通过导线接合将所述第三集成电路晶粒的前侧(有源侧)的接合垫电连接到所述引线框的底侧上的引线；并通过导线接合将所述第四集成电路晶粒的前侧(有源侧)的接合垫电连接到所述引线框的顶侧上的引线。
本发明的其它方面和优势将从结合附图的下列详细描述变得显而易见，所述附图通过实例说明本发明的原理。
附图说明
通过下列结合附图的详细描述将容易理解本发明，其中类似参考数字指示类似结构元件，且其中：
图1为根据本发明的一个实施例的集成电路封装的横截面图。
图2A为根据本发明的一个实施例的代表性集成电路晶粒的俯视图。
图2B为根据本发明的一个实施例的代表性集成电路晶粒的俯视图。
图3A为根据本发明的一个实施例的代表性集成电路晶粒的俯视图。
图3B为根据本发明的一个实施例的代表性集成电路晶粒的俯视图。
图4为根据本发明的一个实施例的引线框的俯视图。
图5为根据本发明的一个实施例的封装组合过程的流程图。
图6A和6B为根据本发明的另一个实施例的封装组合过程的流程图。
图7为根据本发明的一个实施例的封装组件制备过程的流程图。
具体实施方式
本发明涉及在一集成电路封装内堆叠集成电路芯片的改进方法。所述改进方法能够增加集成电路封装内的集成电路密度，而所得集成电路封装较薄或轮廓较小。这些改进方法尤其适用于就集成电路封装而堆叠相同尺寸(且通常相同功能)的集成电路芯片。所述集成电路封装的一个实例为一非易失性存储器集成电路封装，其含有堆叠于一引线框的一侧或两侧上的多个尺寸相似的存储器存储集成电路芯片。
下文参考图1-7论述本发明这方面的实施例。然而，所属领域的技术人员将容易了解，本文所给出的关于这些附图的详细的描述是为了解释的目的，因为本发明的范畴超出这些有限的实施例。
图1为根据本发明的一个实施例的集成电路封装100的横截面图。所述集成电路封装100为一以堆叠的方式收纳多个集成电路芯片(晶粒)的较小轮廓或较薄的集成电路封装。
集成电路封装100具有一延伸穿过所述集成电路封装100的引线框102。所述引线框102提供复数个用于到集成电路封装100内部的不同电连接的引线。引线框102的引线从集成电路封装100向外延伸以促进耦接到一电气产品。电产品的一个实例为印刷电路板。引线框102的引线的配置适合于封装的表面安装。然而，应认识到可使用其它配置或类型的引线。
引线框102具有一顶表面和一底表面。一第一集成电路晶粒104通过焊料球106电连接到引线框102的底表面。视情况，可在第一集成电路晶粒104的前表面的至少一部分与引线框102的底表面之间提供一粘合剂层108，以辅助将第一集成电路晶粒104附着或粘附到引线框102的底表面。一第二集成电路晶粒110通过焊料球112耦接到引线框102的顶表面。焊料球106将第一集成电路晶粒104的不同接合垫耦接到引线框102的不同引线。同样，焊料球112将第二集成电路晶粒110的接合垫耦接到引线框102的引线。视情况，可在第二集成电路晶粒110的前侧的至少一部分与引线框102的顶表面之间提供一粘合剂层114，以辅助将第二集成电路晶粒110附着或粘附到引线框102的顶表面。在一个实施例中，引线框102在其中心区域包括一晶粒附着垫，且在所述实施例中，可选粘合剂层108和114可粘附到所述晶粒附着垫(分别到底表面和顶表面)，以借此将第一和第二集成电路晶粒104和110粘附或固定到引线框102。
此外，一第三集成电路晶粒116堆叠在第一集成电路晶粒104上。更特定而言，第三集成电路晶粒116的背侧(无源侧)粘附或固定到第一集成电路晶粒104的背侧。可在第三集成电路晶粒116的背侧与第一集成电路晶粒104的背侧之间提供一粘合剂层118以将所述晶粒粘附或固定在一起。第三集成电路晶粒116的前侧(有源侧)包括通过导线接合120耦接到引线框102的引线底侧的接合垫。
一第四集成电路晶粒112堆叠在第二集成电路晶粒110上。更特定而言，第四集成电路晶粒122的背侧粘附或固定到第二集成电路晶粒110的背侧。可在第四集成电路晶粒112的背侧与第二集成电路晶粒110的背侧之间提供一粘合剂层124以将所述晶粒粘附或固定在一起。第四集成电路晶粒122的前侧包括经由导线接合126耦接到引线框102的引线顶侧的接合垫。
一包封材料128经模塑以形成集成电路封装100的壳体。壳体128的厚度(t)可不大于1毫米(mm)。因此，集成电路封装100为一薄或低轮廓的封装。例如，所述集成电路封装100在一个实施例中可被称作薄型小尺寸封装(TSOP)。在一个实施例中，集成电路封装100可为一个四十八(48)引脚的TSOP，这在某些存储器芯片封装中是常见的。尽管不是所有四十八(48)个引脚都常使用，但所述配置(即，占据面积)是标准的。然而，本发明允许在集成电路封装100内堆叠复数个集成电路晶粒，仍使得集成电路封装100具有一低矮、薄的轮廓。例如，当堆叠在集成电路封装100中的复数个集成电路晶粒为存储器存储芯片时，那么所得的集成电路封装100在一小、薄的空间中产生高密度的存储器芯片封装。例如，在一个实施例中，本发明可用于在不增加封装的厚度或面积的情况下至少将存储器芯片封装内的集成电路晶粒数目翻一倍。
在一个实施例中，第一、第二、第三和第四集成电路晶粒104、106、116和122的每一个均为具有相同尺寸和功能的集成电路晶粒。例如，如果集成电路封装100属于一存储器集成电路封装，那么每个所述集成电路晶粒均为相同尺寸的存储器晶粒。然而，集成电路晶粒104、110、116、122的每一个稍有不同。第一个不同是第一集成电路晶粒104的前侧上的接合垫相对于第二集成电路晶粒110的前侧上的接合垫以镜面方式布置。第二个不同是第三集成电路晶粒116的前侧上的接合垫相对于第四集成电路晶粒122的前侧上的接合垫以镜面方式布置。所述第二个不同不是必要的但提供了用于一致的、不复杂的导线接合的实用方法。第三个不同是接合垫之间的间距(或间隔)可不同。即，第一和第二集成电路晶粒104、110的接合垫的间距足够宽以允许可靠的焊料球与导线框102的接合。如前文所注意，第一集成电路晶粒104和第二集成电路晶粒110分别通过焊料球106和122接合到引线框102的引线。例如，对于可靠的制造而言，这些集成电路晶粒104、110的接合垫的间距应为约0.5mm(～20密耳)或更大，更一般地，至少约0.25mm(～10密耳)或更大。另一方面，第三和第四集成电路116、122的接合垫的间距可较窄，因为使用了导线接合。所述第三个不同并非必要，即，第三和第四集成电路晶粒116、122的接合垫的间距可与第一和第二集成电路晶粒104、110的接合垫的间距相同或不同。
图2A为根据本发明的一个实施例的代表性集成电路晶粒200的俯视图。集成电路晶粒200(例如)适合用作图1中说明的第一集成电路晶粒104。集成电路晶粒200具有一个包括布置有二十(20)个接合垫204的顶表面202。从一到20给接合垫204编号，使得第一接合垫表示为204-1且最后一个接合垫表示为204-20。
如前文所注意，第二集成电路晶粒110使其接合垫以如与第一集成电路晶粒104的接合垫的布置相比较的镜面方式布置。图2B为根据本发明的一个实施例的代表性集成电路晶粒250的俯视图。集成电路晶粒250具有一包括二十(20)个接合垫254的顶表面252。从一到20给接合垫254编号，使得第一接合垫表示为254-1且最后一个接合垫表示为254-20。
应注意，图2A中展示的集成电路晶粒250的顶表面252上的接合垫的布置相对于图2B中展示的集成电路晶粒200的顶表面202的接合垫以镜面的方式布置。所述镜面布置起到促进第一和第二集成电路晶粒104、200和110、250与引线框102的共用引线的电连接的作用。例如，第一集成电路晶粒104、200和第二集成电路晶粒110、250上的功能相同的接合垫当被组合时彼此垂直对准且因此耦接到引线框102的相同的引线。
同样，如前文所注意，第四集成电路晶粒122可使其接合垫以如与第三集成电路晶粒116的接合垫的布置相比较的镜面方式布置。图3A为根据本发明的一个实施例的代表性集成电路晶粒300的俯视图。集成电路晶粒300包括一包括2n个接合垫304的顶表面302。所述接合垫从第一接合垫304-1到最后一个接合垫304-2n排列。集成电路晶粒300可(例如)适合于图1说明的第三集成电路晶粒116使用的接合垫的布置。
图3B为根据本发明的一个实施例的代表性集成电路晶粒350的俯视图。集成电路晶粒350包括一包括2n个接合垫354的顶表面352。所述接合垫从第一接合垫354-1到最后一个接合垫354-2n排列。集成电路晶粒300可(例如)适合于图1说明的第四集成电路晶粒122使用的接合垫的布置。
应注意，集成电路晶粒350的接合垫354相等定位于顶表面352上，正如集成电路晶粒300的顶表面上的接合垫304那样。然而，应注意，接合垫354以如与集成电路晶粒300的顶表面302上的接合垫304的布置相比较的镜面方式布置于集成电路晶粒350的顶表面352上。所述镜面布置促进接合垫304、354与引线框102的引线的导线接合。然而，在其它实施例中，不必要利用接合垫304、354的精确镜面布置，使得在导线接合的使用过程中提供了灵活性。
此外，应注意，图3A和3B所示的接合垫304、354的面积和其间距与图2A和2B所示的接合垫204、254的面积和其间距相比较而言均较小。换句话说，接合垫304、354不需要符合特殊要求并可使用可降低成本的典型接合垫尺寸和间距。因此，因为图1说明的第三和第四集成电路晶粒116和122所利用的接合垫利用导线接合120、126，所以接合垫可保持相对较小的尺寸和较大的间距。同样，第三和第四集成电路晶粒116、300和122、350所利用的接合垫的尺寸和间距不需要符合特殊要求并可使用典型接合垫尺寸和间距。例如，现今的集成电路晶粒中的接合垫的典型间距在约0.1-0.15mm(～4-6密耳)的范围。
图4为根据本发明的一个实施例的引线框400的俯视图。引线框400包括复数个引线402。引线402的每一个均具有一引线指状物404、一平坦区域406和一外围引线部分408。
在引线框400的外围是一在集成电路封装的制造过程中保障和/或支撑外围引线部分408的所述端的堤坝杠(dambar)410。堤坝杠410在封装制造的最后阶段被移除。引线指状物404在沿其中焊料球(例如焊料球106、112)耦接到引线的所述引线的位置处包括开口或小孔。
结果，引线框102、400的一引线的两侧上的相应焊料球彼此垂直对准，并当焊料经回流以形成电连接时，在引线框的相关引线、上部集成电路晶粒的相关接合垫与下部集成电路晶粒的相关接合垫之间形成一单个焊料连接。换句话说，假定为镜面布置，上部和下部集成电路晶粒(例如，第一和第二集成电路晶粒104、110)的相似的接合垫则被焊接到引线框的适当引线。引线框400还可在引线框400的中心区域处包括一晶粒附着区域414。所述晶粒附着区域414可提供一用于使上部和下部集成电路晶粒(如，第一和第二集成电路晶粒104、110)固定或粘附到其的结构。
图5为根据本发明的一个实施例的封装组合过程500的流程图。封装组合过程500产生一集成电路封装。所述封装组合过程500(例如)适合于产生图1说明的集成电路封装。
封装组合过程500最初提供502一具有复数个引线的引线框。所述引线框为一导电材料，诸如金属。通常，所述引线框为铜。在此实施例中，由封装组合过程500产生的集成电路封装假定为一含有四个集成电路晶粒的单个集成电路封装。集成电路晶粒的每一个均具有一包括复数个接合垫的前侧和一无接合垫或暴露电路的背侧(或衬底侧)。
在已提供502引线框之后，将第一集成电路晶粒的前侧上的接合垫电连接504到引线框底侧上的引线。通常，第一集成电路的接合垫与引线框的引线之间的这些连接是通过焊料球获得的。类似地，将第二集成电路晶粒的前侧上的接合垫电连接506到引线框的顶侧上的引线。同样，关于第二集成电路晶粒与引线框的引线的这些连接也是通过焊料球完成的。
在一个实施例中，第一和第二集成电路晶粒的接合垫具有先前置于其上的焊料球(例如，用一丝网印制方法)。随后，当使焊料球与引线接触且使焊料回流时，即能够实现引线与第一和第二集成电路的接合垫之间的电连接。
接着，将第三集成电路晶粒的背侧附着508到第一集成电路晶粒的背侧。类似地，将第四集成电路晶粒的背侧附着510到第二集成电路晶粒的背侧。在一个实施方案中，附着508、510可通过所附着的集成电路晶粒对的各自背侧之间提供的一粘合剂来完成。
另外，将第三集成电路晶粒的前侧上的接合垫电连接512到引线框的底侧上的引线。类似地，将第四集成电路晶粒的前侧上的接合垫电连接514到引线框的顶侧上的引线。在一个实施方案中，关于第三和第四集成电路晶粒的接合垫与引线框上的引线的这些电连接是通过导线接合完成的。
接着，形成516一封装壳体。此处，所述封装壳体形成于引线框、各种集成电路晶粒和导线接合的周围，以形成一受保护的集成电路封装。通常，此封装壳体由一诸如模塑树脂的包封材料(或模塑材料)提供。
图6A和6B为根据本发明的另一个实施例的封装组合过程600的流程图。封装组合过程600使用了四个集成电路晶粒和一具有一晶粒附着垫的引线框。
封装组合过程600最初向晶粒附着垫的中心底侧分配602一非导电粘合剂。然后，将第一晶粒(集成电路晶粒)与晶粒附着垫的底侧对准并将第一晶粒(集成电路晶粒)附着604到晶粒附着垫的底侧。此处，第一晶粒通过分配602到其上的非导电粘合剂而附着到晶粒附着垫。接着，将引线框的引线的引线指状物接合606到第一晶粒的接合垫。此处，接合606使用焊料球将引线框的引线的引线指状物电连接到第一晶粒的接合垫。通常在接合606之前将焊料球置于第一晶粒的接合垫上(例如，用一丝网印制方法)。
接着，向引线框的晶粒附着垫的中心顶侧分配608一非导电粘合剂。然后，将第二晶粒与晶粒附着垫的顶侧对准并将第二晶粒附着610到晶粒附着垫的顶侧。此处，第二晶粒通过分配608到晶粒附着垫中心顶侧的非导电粘合剂而附着到晶粒附着垫。在这点上，提供于第一和第二晶粒的接合垫上的焊料球被回流612，使得引线的接合指状物电连接到第一晶粒和第二晶粒的接合垫。焊料球的回流612可通过将部分构造的封装置于一熔炉内以允许焊料球熔化并流动而执行，且因此提供一坚固的电连接。
接着，将第三晶粒以背对背的方式附着614到第一晶粒。同样，将第四晶粒以背对背的方式附着616到第二晶粒。更特定而言，将第三晶粒的背侧附着614于第一晶粒的背侧，且将第四晶粒的背侧附着614于第二晶粒的背侧。此处，可通过提供于第三或第一晶粒和在第四或第二晶粒的背侧上的一粘合剂层促进附着614和616。如需要，为确保附着614和616，可视使用粘合剂的类型允许适当地将粘合剂固化。
接着，将第三和第四晶粒导线接合618到引线框的引线。更特定而言，将第三和第四晶粒的接合垫导线接合618到引线框的引线的某些引线。此处，在一个实施例中，所述引线可具有一平坦区域(例如，平坦区域406)以促进将导线接合附着到引线框的引线。
其后，模塑620一封装。例如，可利用一接合的夹心模塑材料以提供环绕所形成的集成电路封装的组件的包封材料。在模塑/包封材料固化之后，可修整622所述封装。封装的修整可移除任何过量的材料，移除堤坝杠，并另外完成封装。在封装完成之后，封装组合过程600完成并结束。
图7为根据本发明的一个实施例的封装组件制备过程700的流程图。假定此实施例要形成一四个集成电路晶粒的封装，诸如图1中所示的集成电路封装100。尽管第一和第二晶粒产生于第一晶圆上，且第三和第四集成电路晶粒产生于第二晶圆上，但集成电路晶粒的每一个均具有相同尺寸和相同功能。封装组件制备过程700适合于关于第一晶圆所执行的预处理，以促进根据本发明的集成电路封装的形成。
封装组件制备过程700最初获得702一具有相同尺寸和相同功能的晶粒的晶圆。此处，所述晶圆被假定为第一晶圆或第二晶圆，且因此包括第一晶粒和第二晶粒。第一和第二晶粒具有相同的尺寸和功能，仅有的显著不同是第二晶粒的接合垫具有与第一晶粒的接合垫相比较的镜面布置。
接着，将第一和第二晶圆上的第一和第二晶粒的接合垫重新分配704以增加分隔间距。此处，假定在封装组件制备过程700的开始所述晶圆的接合垫具有一0.1-0.15mm(～4-6密耳)的典型分隔间距。虽然接合垫的所述分隔间距可能适合用于导线接合，但是当第一和第二晶粒要使用焊料球时所述分隔间距就太小了。因此，在晶圆水平上重新分配704第一和第二晶圆上的第一和第二晶粒的接合垫以增加分隔间距。在一个实例中，尽管大于约0.25mm(～10密耳)的分隔间距是适当的，但一约为0.5mm(～20密耳)的分隔间距是有效的。此外，在增加分隔间距的同时，接合垫本身的面积(或尺寸)增加。在一个实例中，接合垫大约为每边长度为0.25-0.5mm(～10-20密耳)的方形。
接着，在重新分配之后，获得706一在对应于第一和第二晶粒的接合垫的位置的具有接合指端(fingertip)的引线框。换句话说，重新分配704后，引线框的引线的接合指状物需要布置以与第一和第二晶粒上的接合垫的位置对准。
其后，减小708晶圆的厚度。此处，假定生产晶圆的工厂使用的是标准的程序和晶圆尺寸和厚度。然而，在本发明中，所得的封装的厚度非常薄，且为了达到这样最小厚度，第一和第二晶粒自身的厚度需要为最小厚度。因此，晶圆厚度的减小708起到使第一和第二晶粒变薄的作用。对于当前晶圆，出厂的厚度趋于在约0.4-0.5mm(～16-21密耳)的范围内。减小708用于使厚度降低到约0.075mm(～3密耳)，或更通常地约0.05-0.125(～2-5密耳)。晶圆的最小厚度通常取决于所得的集成电路封装的所要厚度和/或要被堆叠的集成电路晶粒的数目。无论如何，晶圆厚度可通过多种手段减小708。通常，可使用常规技术将晶圆研磨或抛光，诸如打磨后研磨(或抛光)以使晶圆变薄。
接着，将焊料丝网印制710到第一和第二晶圆上的第一和第二晶粒上。此处，焊料经丝网印制710以将少量的焊料置于第一和第二晶粒的接合垫上。在一个实施例中，使用的焊料为高温焊料。被丝网印制710的焊料随后被回流712以形成小焊料球。当执行焊料的丝网印制710时，接合垫上的焊料不必要均一或被处理成焊料球。因此，通过回流712焊料，在接合垫上获得均一的焊料球。接着，提供于晶圆上的各种晶粒(即，第一和第二晶粒)可从第一和第二晶圆而被单一化。通常，第一和第二晶圆之上分别具有第一和第二晶粒的阵列。所述第一和第二晶粒可通过锯开方法而从晶圆被单一化。在这点上，从第一和第二晶圆获得的第一和第二晶粒可用于形成根据本发明的集成电路封装，诸如图1所示的集成电路封装100。
第二晶圆带有用于形成集成电路封装的第三和第四晶粒。关于第二晶圆执行的封装组件制备过程与上文关于图7所论述的过程相似。然而，不需要重新分配704第三和第四晶粒上的接合垫，因为接合垫的常规分配已足够。然而，第三和第四晶粒上的接合垫的重新分配是可允许的。同样，已获得706引线框且并将对其进行配置以对应于第一和第二晶圆的接合垫的重新分配。针对第三和第四晶粒而言，也许除了要求平坦区域406以促进导线接合之外，对引线框没有更多的要求。因此，在大多数实施例中，关于第三和第四晶圆，操作704和706是不需要的。此外，关于第三和第四晶圆，操作710和712是不需要的，因为在第三和第四晶粒的接合垫上没有使用焊料球。然而，在一个实施例中，在将第三和第四晶粒从第三和第四晶圆单一化714之前，第三和第四晶圆可具有置于晶圆的背侧上的粘合剂。例如，所述粘合剂可为一具有约0.025mm(～1密耳)厚度的干薄膜粘合剂。
根据本发明的集成电路封装可用于存储器系统。本发明可进一步适合于一包括如上文论述的存储器系统的电子系统。存储器系统常用于存储用于多种电子产品的数字数据。通常，存储器系统可从电子系统上移除，所以存储的数字数据是便携的。这些存储器系统可称为存储卡。根据本发明的存储器系统可具有相对较小的外形因素(formfactor)，并可用于存储用于诸如照相机、掌上或笔记本电脑、网卡、网络设备、机顶盒、掌上或其它小型音频播放器/录音机(例如，MP3装置)和医疗监控器的电子产品的数字数据。存储卡的实例包括PC卡(原来的PCMCIA装置)、闪存卡、安全数字(SD)卡、多媒体卡(MMC卡)和ATA卡(例如，压缩闪存卡)。作为一个实例，存储卡可使用闪存类型或EEPROM类型存储器单元以存储数据。更一般地，存储器系统不仅可适合于一存储卡还适合于一存储棒或一些其它半导体存储器产品。
本发明的优点很多。不同实施例或实施可能产生一个或一个以上的下列优点。本发明的一个优点是能够在一个较薄的集成电路封装内堆叠大体上相同尺寸的集成电路芯片。本发明的另一优点是总的封装厚度保持较薄，而集成电路芯片的密度大幅度增加。本发明的又一优点是可获得高密度的存储器集成电路封装(例如，闪存)。
从书面的描述可明了本发明的许多特征和优点，且因此，上述权利要求书希望涵盖本发明的所有所述特征和优点。另外，由于所述领域的技术人员容易做出很多修改和改变，所以不期望将本发明限于本文说明和描述的精确构造和操作。因此，所有适当修改和等同物均可在本发明的范畴内。

Claims (65)

1.一种集成电路封装，其包含：
一具有复数个导电引线的引线框；
一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；
一提供于所述第一集成电路晶粒的所述无源侧上的粘合剂；和
一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的所述无源侧通过所述粘合剂而固定到所述第一集成电路晶粒的所述无源侧，且所述第二集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；其中所述第一和第二集成电路晶粒的每一个均具有大约相同的尺寸。
2.根据权利要求1所述的集成电路封装，其中所述第一和第二集成电路晶粒的每个在功能上是相同的。
3.根据权利要求1所述的集成电路封装，其中使用焊料球将所述第一集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。
4.根据权利要求3所述的集成电路封装，其中使用导线接合将所述第二集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。
5.根据权利要求4所述的集成电路封装，其中所述集成电路封装的厚度不大于1.0毫米。
6.根据权利要求4所述的集成电路封装，
其中所述引线框进一步包括一晶粒附着垫，所述晶粒附着垫具有一顶表面和一底表面，
其中所述第一集成电路晶粒通过提供于所述第一集成电路晶粒与所述晶粒附着垫之间的至少一粘合剂而固定到所述晶粒附着垫的一侧。
7.根据权利要求1-6中任一权利要求所述的集成电路封装，其中所述集成电路封装为一薄型小尺寸封装(TSOP)。
8.根据权利要求1所述的集成电路封装，其中所述集成电路封装的厚度不大于1.0毫米。
9.一种集成电路封装，其包含：
一具有复数个导电引线的引线框；
一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；和
一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫。
10.根据权利要求9所述的集成电路封装，
其中所述第一和第二集成电路晶粒的所述接合垫是彼此互为镜像的布置，且
其中所述集成电路封装的厚度不大于1.0微米。
11.根据权利要求9或10所述的集成电路封装，
其中所述第一和第二集成电路晶粒的所述有源侧的所述接合垫上具有焊料球，且
其中所述焊料球不仅用于将所述第一集成电路晶粒的所述有源侧的所述接合垫而且还将所述第二集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线，使得相应的一对焊料球用于在所述导电引线的一个导电引线、所述第一集成电路晶粒的所述有源侧的所述接合垫的一个接合垫与所述第二集成电路晶粒的所述有源侧的所述接合垫的一相应接合垫之间提供一电连接，其中所述相应的一对焊料球来自所述第一和第二集成电路晶粒的每一者。
12.根据权利要求11中所述的集成电路封装，其中所述引线框的所述导电引线的每一个均具有一邻近所述相应的焊料球对的孔。
13.根据权利要求9所述的集成电路封装，
一提供于所述第一集成电路晶粒的所述无源侧上的下部粘合剂；
一具有一有源侧和一无源侧的第三集成电路晶粒，所述第三集成电路晶粒的所述无源侧通过所述下部粘合剂而固定到所述第一集成电路晶粒的所述无源侧，且所述第三集成电路晶粒的所述有源侧具有通过导线接合而电连接到所述引线框的所述导电引线的接合垫。
14.根据权利要求13所述的集成电路封装，其中所述第一、第二和第三集成电路晶粒的每一个均具有大约相同的尺寸，且
其中无间隔物提供于所述第一与第三集成电路晶粒之间。
15.一种集成电路封装，其包含：
一具有复数个导电引线的引线框；
一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；
一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；
一提供于所述第一集成电路晶粒的所述无源侧上的下部粘合剂；
一具有一有源侧和一无源侧的第三集成电路晶粒，所述第三集成电路晶粒的所述无源侧通过所述下部粘合剂而固定到所述第一集成电路晶粒的所述无源侧，且所述第三集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；
一提供于所述第二集成电路晶粒的所述无源侧上的上部粘合剂；和
一具有一有源侧和一无源侧的第四集成电路晶粒，所述第四集成电路晶粒的所述无源侧通过所述上部粘合剂而固定到所述第二集成电路晶粒的所述无源侧，且所述第四集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫，
其中所述第一、第二、第三和第四集成电路晶粒的每一个均具有大约相同的尺寸。
16.根据权利要求15所述的集成电路封装，其中所述第一、第二、第三和第四集成电路晶粒的每一个在功能上是相同的。
17.根据权利要求15所述的集成电路封装，其中所述第一和第二集成电路晶粒的所述接合垫是彼此互为镜像的布置。
18.根据权利要求17所述的集成电路封装，其中所述第三和第四集成电路晶粒的所述接合垫是彼此互为镜像的布置。
19.根据权利要求17所述的集成电路封装，其中所述第一、第二、第三和第四集成电路晶粒的每一个在功能上是相同的。
20.根据权利要求15所述的集成电路封装，
其中所述引线框进一步包括一晶粒附着垫，所述晶粒附着垫具有一顶表面和一底表面，
其中所述第一集成电路晶粒通过提供于所述第一集成电路晶粒与所述晶粒附着垫之间的至少一粘合剂而固定到所述晶粒附着垫的所述底侧，且
其中所述第二集成电路晶粒通过提供于所述第二集成电路晶粒与所述晶粒附着垫之间的至少一粘合剂而固定到所述晶粒附着垫的所述顶侧。
21.根据权利要求15所述的集成电路封装，其中焊料球用于将所述第一集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。
22.根据权利要求15所述的集成电路封装，其中焊料球用于将所述第一和第二集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。
23.根据权利要求15所述的集成电路封装，其中焊料球用于将所述第一集成电路晶粒的所述有源侧的所述接合垫电连接并机械连接到所述引线框的所述导电引线。
24.根据权利要求15-20中任一权利要求所述的集成电路封装，
其中所述第一和第二集成电路晶粒的所述有源侧的所述接合垫上具有焊料球，且
其中所述焊料球不仅用于将所述第一集成电路的所述有源侧的所述接合垫而且还将所述第二集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线，使得相应的一对焊料球用于在所述导电引线的一个导电引线、所述第一集成电路晶粒的所述有源侧的所述接合垫的一个接合垫与所述第二集成电路晶粒的所述有源侧的所述接合垫的一相应接合垫之间提供一电连接，其中所述相应的一对焊料球来自所述第一和第二集成电路晶粒的每一者。
25.根据权利要求24所述的集成电路封装，其中所述引线框的所述导电引线的每一个均具有一邻近所述相应的焊料球对的孔。
26.根据权利要求25所述的集成电路封装，其中在生产所述集成电路封装中，所述相应的焊料球对被回流以便经由邻近其的所述孔而合并。
27.根据权利要求24所述的集成电路封装，其中导线接合用于将所述第三和第四集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。
28.根据权利要求27所述的集成电路封装，其中所述引线框的所述导电引线的每一个均具有一邻近所述相应焊料球对的孔。
29.根据权利要求24所述的集成电路封装，其中所述第三和第四集成电路晶粒的所述有源侧的所述接合垫的所述间隔显著小于所述第一和第二集成电路晶粒的所述有源侧的所述接合垫的所述间隔。
30.根据权利要求29所述的集成电路封装，其中所述第一和第二集成电路晶粒的所述有源侧的所述接合垫的所述间隔通过所述第一和第二集成电路的所述有源侧上所述接合垫的重新分配而增大。
31.根据权利要求15所述的集成电路封装，其中导线接合用于将所述第三和第四集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。
32.根据权利要求31所述的集成电路封装，其中焊料球用于将所述第一和第二集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。
33.根据权利要求32所述的集成电路封装，其中所述第一、第二、第三和第四集成电路晶粒的每一个在功能上是相同的。
34.根据权利要求32所述的集成电路封装，
其中所述第一和第二集成电路晶粒的所述接合垫是彼此互为镜像的布置，
其中所述第三和第四集成电路晶粒的所述接合垫是彼此互为镜像的布置，且
其中所述第一、第二、第三和第四集成电路晶粒的每一个在功能上是相同的。
35.根据权利要求15所述的集成电路封装，其中所述集成电路封装为一薄型小尺寸封装(TSOP)。
36.根据权利要求15-20和31-35中任一权利要求所述的集成电路封装，其中所述集成电路封装的厚度不大于1.0毫米。
37.根据权利要求15所述的集成电路封装，其中所述集成电路封装进一步包含：
一提供于所述第三集成电路晶粒的所述无源侧上的第二下部粘合剂；
一具有一有源侧和一无源侧的第五集成电路晶粒，所述第五集成电路晶粒的所述无源侧通过所述第二下部粘合剂而固定到所述第三集成电路晶粒的所述无源侧，且所述第五集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；
一提供于所述第四集成电路晶粒的所述无源侧上的第二上部粘合剂；
一具有一有源侧和一无源侧的第六集成电路晶粒，所述第六集成电路晶粒的所述无源侧通过所述第二上部粘合剂而固定到所述第四集成电路晶粒的所述无源侧，且所述第六集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫，
其中所述第一、第二、第三、第四、第五和第六集成电路晶粒的每一个均具有大约相同的尺寸。
38.根据权利要求37所述的集成电路封装，其中导线接合用于将所述第三、第四、第五和第六集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。
39.根据权利要求38所述的集成电路封装，其中焊料球用于将所述第一和第二集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。
40.一种用于在一集成电路封装内堆叠集成电路晶粒的方法，所述方法包含：
提供一具有复数个引线的引线框，所述引线框具有一顶侧和一底侧；
通过焊料球将一第一集成电路晶粒的一前侧上的接合垫电连接到所述引线框的所述底侧上的所述引线；
通过焊料球将一第二集成电路晶粒的一前侧上的接合垫电连接到所述引线框的所述顶侧上的所述引线；
将一第三集成电路晶粒的一背侧附着到所述第一集成电路晶粒的所述背侧；
将一第四集成电路晶粒的一背侧附着到所述第二集成电路晶粒的所述背侧；
通过导线接合将所述第三集成电路晶粒的所述前侧的接合垫电连接到所述引线框的所述底侧的所述引线；且
通过导线接合将所述第四集成电路晶粒的所述前侧的接合垫电连接到所述引线框的所述顶侧的所述引线。
41.根据权利要求40所述的方法，其中用于将所述第一集成电路晶粒的所述前侧上的所述接合垫电连接到所述引线框的所述底侧上的所述引线的所述焊料球分别与用于将一第二集成电路晶粒的一前侧上的接合垫电连接到所述引线框的所述顶侧上的所述引线的焊料球的焊料球电耦接，为一组共用焊料球。
42.根据权利要求40所述的方法，其中所述第一、第二、第三和第四集成电路晶粒的每一个均具有大约相同的尺寸。
43.根据权利要求42所述的方法，
其中所述第一和第二集成电路晶粒的所述接合垫是彼此互为镜像的布置，且
其中所述第三和第四集成电路晶粒的所述接合垫是彼此互为镜像的布置。
44.根据权利要求43所述的方法，其中所述第一、第二、第三和第四集成电路晶粒的每一个在功能上是相同的。
45.根据权利要求42所述的方法，其中所述第一、第二、第三和第四集成电路晶粒的每一个在功能上是相同的。
46.根据权利要求40所述的方法，
其中所述第三集成电路晶粒的所述背侧与所述第一集成电路晶粒的所述背侧的所述附着包含在所述第三集成电路晶粒的所述背侧与所述第一集成电路的所述背侧之间提供一粘合剂层；且
其中所述第四集成电路晶粒的所述背侧与所述第二集成电路晶粒的所述背侧的所述附着包含在所述第四集成电路晶粒的所述背侧与所述第二集成电路的所述背侧之间提供一粘合剂层。
47.一种用于形成一集成电路封装的方法，所述集成电路封装具有一引线框和四个或四个以上的集成电路晶粒，所述方法包含：
获得一具有复数个引线的引线框，至少复数个所述引线具有引线指状物；
获得在各自接合垫组上具有焊料球的第一和第二集成电路晶粒，所述第一和第二集成电路晶粒的所述接合垫是彼此互为镜像的布置；
获得具有各自接合垫组的第三和第四集成电路晶粒；
相对于所述引线框的一第一侧布置所述第一集成电路晶粒；
使用提供于所述接合垫上的焊料球将所述引线框的至少复数个所述引线指状物接合到所述第一集成电路晶粒的所述接合垫；
相对于所述引线框的一第二侧布置所述第二集成电路晶粒；
使所述第一和第二集成电路晶粒的所述接合垫上的所述焊料球回流，借此将所述引线框的所述复数个所述引线指状物的每一个电连接到相应的一对所述接合垫；
将所述第三集成电路晶粒粘附到所述第一集成电路晶粒；
将所述第四集成电路晶粒粘附到所述第二集成电路晶粒；
将所述第三集成电路晶粒的所述接合垫导线接合到所述引线框的所述引线；
将所述第四集成电路晶粒的所述接合垫导线接合到所述引线框的所述引线；且
用一模塑材料对所述第一、第二、第三和第四集成电路晶粒、所述焊料球和导线接合和所述引线框的至少一大体部分进行包封。
48.根据权利要求47所述的方法，其中所述第一、第二、第三和第四集成电路晶粒具有一前侧和一背侧，所述前侧包括所述接合垫。
49.根据权利要求48所述的方法，
其中所述第三集成电路晶粒与所述第一集成电路晶粒的所述粘附用以将所述第三集成电路晶粒的所述背侧粘附到所述第一电路晶粒的所述背侧，且
其中所述第四集成电路晶粒与所述第二集成电路晶粒的所述粘附用以将所述第四集成电路晶粒的所述背侧粘附到所述第二电路晶粒的所述背侧。
50.根据权利要求49所述的方法，
其中所述第三集成电路晶粒与所述第一集成电路晶粒的所述粘附包含在所述第三集成电路晶粒与所述第一集成电路晶粒的所述背侧之间提供一粘合剂，且
其中所述第四集成电路晶粒与所述第二集成电路晶粒的所述粘附包含在所述第四集成电路晶粒与所述第二集成电路晶粒的所述背侧之间提供一粘合剂。
51.根据权利要求50所述的方法，其中所述第三和第四集成电路晶粒的所述接合垫是彼此互为镜像的布置。
52.根据权利要求47所述的方法，其中所述第三和第四集成电路晶粒的所述接合垫是彼此互为镜像的布置。
53.根据权利要求47所述的方法，
其中所述第一、第二、第三和第四集成电路晶粒的每一个均具有一前侧和一背侧，所述前侧包括所述接合垫，
其中所述引线框进一步包括一具有一顶侧和一底侧的晶粒接合垫，
其中所述相对于所述引线框的一第一侧布置所述第一集成电路晶粒包含将所述第一集成电路晶粒的所述前侧粘附到所述引线框的所述晶粒接合垫的所述底侧，且
其中所述相对于所述引线框的一第二侧布置所述第二集成电路晶粒包含将所述第二集成电路晶粒的所述前侧粘附到所述引线框的所述晶粒接合垫的所述顶侧。
54.根据权利要求53所述的方法，其中所述第三和第四集成电路晶粒的所述接合垫是彼此互为镜像的布置。
55.根据权利要求53所述的方法，
其中所述第三集成电路晶粒与所述第一集成电路晶粒的所述粘附用以将所述第三集成电路晶粒的所述背侧粘附到所述第一电路晶粒的所述背侧，且
其中所述第四集成电路晶粒与所述第二集成电路晶粒的所述粘附用以将所述第四集成电路晶粒的所述背侧粘附到所述第二电路晶粒的所述背侧。
56.根据权利要求55所述的方法，
其中所述第一集成电路晶粒的所述前侧与所述引线框的所述晶粒接合垫的所述粘附包含在所述第一集成电路晶粒的所述前侧与所述引线框的所述晶粒接合垫之间提供一粘合剂，且
其中所述第二集成电路晶粒的所述前侧与所述引线框的所述晶粒接合垫的所述粘附包含在所述第二集成电路晶粒的所述前侧与所述引线框的所述晶粒接合垫之间提供一粘合剂。
57.根据权利要求56所述的方法，
其中所述第三集成电路晶粒与所述第一集成电路晶粒的所述粘附包含在所述第三集成电路晶粒与所述第一集成电路晶粒的所述背侧之间提供一粘合剂，且
其中所述第四集成电路晶粒与所述第二集成电路晶粒的所述粘附包含在所述第四集成电路晶粒与所述第二集成电路晶粒的所述背侧之间提供一粘合剂。
58.根据权利要求47所述的方法，其中所述第一和第二集成电路晶粒的所述获得是分别从第一和第二晶圆获得，所述第一和第二晶圆具有一有源侧和一无源侧，且
其中所述第一和第二集成电路的所述获得包含对所述第一和第二晶圆的所述无源侧进行加工以减小所述第一和第二晶圆的所述厚度。
59.根据权利要求58所述的方法，其中所述加工将所述第一晶圆的所述厚度降低到不大于0.1毫米。
60.根据权利要求58所述的方法，其中所述加工至少包括研磨。
61.根据权利要求58所述的方法，其中所述第一和第二集成电路的所述获得进一步包含在所述加工后对所述第一晶圆上的所述复数个集成电路晶粒进行进行单一化。
62.根据权利要求47所述的方法，其中所述第一和第二集成电路晶粒的所述获得是分别从第一和第二晶圆获得，所述第一和第二晶圆具有一有源侧和一无源侧，且
其中所述第一和第二集成电路的所述获得包含重新分配所述第一和第二晶圆的所述第一和第二集成电路晶粒的所述接合垫以增加其分离间距。
63.根据权利要求62所述的方法，其中所述分离间距大于约10密耳。
64.根据权利要求62所述的方法，其中所述第一和第二集成电路的所述获得进一步包含：
在所述重新分配之后，对所述第一和第二晶圆的所述无源侧进行加工以减小所述第一和第二晶圆的所述厚度；且
在所述加工之后，对所述第一和第二晶圆上的所述复数个集成电路晶粒进行单一化。
65.根据权利要求47-64中任一权利要求所述的方法，其中所述引线框的所述引线指状物的每一个均包括一与来自所述第一和第二集成电路晶粒的每一个的一焊料球对准的孔。
CN200480021761XA 2003-06-16 2004-06-03 集成电路封装及其形成方法 Expired - Fee Related CN1830084B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/463,742 US7309923B2 (en) 2003-06-16 2003-06-16 Integrated circuit package having stacked integrated circuits and method therefor
US10/463,742 2003-06-16
PCT/US2004/018020 WO2005001935A2 (en) 2003-06-16 2004-06-03 Integrated circuit package having stacked integrated circuits and method therefor

Publications (2)

Publication Number Publication Date
CN1830084A true CN1830084A (zh) 2006-09-06
CN1830084B CN1830084B (zh) 2012-05-30

Family

ID=33511567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480021761XA Expired - Fee Related CN1830084B (zh) 2003-06-16 2004-06-03 集成电路封装及其形成方法

Country Status (9)

Country Link
US (1) US7309923B2 (zh)
EP (1) EP1639644B1 (zh)
JP (2) JP2006527925A (zh)
KR (1) KR101075360B1 (zh)
CN (1) CN1830084B (zh)
AT (1) ATE421770T1 (zh)
DE (1) DE602004019213D1 (zh)
TW (1) TWI342610B (zh)
WO (1) WO2005001935A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709282A (zh) * 2011-04-28 2012-10-03 成都芯源系统有限公司 多芯片封装结构、变换器模块及封装方法
CN103035631A (zh) * 2011-09-28 2013-04-10 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
CN104025285A (zh) * 2011-10-31 2014-09-03 英特尔公司 多管芯封装结构
CN106852140A (zh) * 2014-10-23 2017-06-13 罗伯特·博世有限公司 具有多个基板的微电子构件系统以及相应的制造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
WO2004015764A2 (en) * 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration
US7368320B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Method of fabricating a two die semiconductor assembly
US20050046034A1 (en) * 2003-09-03 2005-03-03 Micron Technology, Inc. Apparatus and method for high density multi-chip structures
US7462925B2 (en) * 2004-11-12 2008-12-09 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using via to provide interconnection
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
JP2007035865A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージとその製造方法
US7361531B2 (en) * 2005-11-01 2008-04-22 Allegro Microsystems, Inc. Methods and apparatus for Flip-Chip-On-Lead semiconductor package
US20070281397A1 (en) * 2006-05-31 2007-12-06 Wai Yew Lo Method of forming semiconductor packaged device
TWI297945B (en) * 2006-06-20 2008-06-11 Chipmos Technologies Inc Multi-chip stack package having reduced thickness
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7830020B2 (en) * 2007-06-21 2010-11-09 Stats Chippac Ltd. Integrated circuit package system employing device stacking
US8174127B2 (en) * 2007-06-21 2012-05-08 Stats Chippac Ltd. Integrated circuit package system employing device stacking
US7919848B2 (en) * 2007-08-03 2011-04-05 Stats Chippac Ltd. Integrated circuit package system with multiple devices
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
US8594110B2 (en) 2008-01-11 2013-11-26 Mosaid Technologies Incorporated Ring-of-clusters network topologies
US7615407B1 (en) * 2008-07-02 2009-11-10 National Semiconductor Corporation Methods and systems for packaging integrated circuits with integrated passive components
US8022539B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Integrated circuit packaging system with increased connectivity and method of manufacture thereof
JP2011517069A (ja) 2009-03-06 2011-05-26 カイシン インコーポレイテッド 高密度コンタクトを有するリードレス集積回路パッケージ
WO2010111885A1 (en) * 2009-04-03 2010-10-07 Kaixin, Inc. Leadframe for ic package and method of manufacture
US20100314728A1 (en) * 2009-06-16 2010-12-16 Tung Lok Li Ic package having an inductor etched into a leadframe thereof
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
TWI509780B (zh) * 2009-07-15 2015-11-21 Silanna Semiconductor Usa Inc 積體電路及其製造方法
US8912646B2 (en) 2009-07-15 2014-12-16 Silanna Semiconductor U.S.A., Inc. Integrated circuit assembly and method of making
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
WO2011008895A1 (en) 2009-07-15 2011-01-20 Io Semiconductor Semiconductor-on-insulator with back side body connection
TWI619235B (zh) * 2009-07-15 2018-03-21 高通公司 具背側散熱能力之絕緣體上半導體結構
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
WO2011026261A1 (en) 2009-09-02 2011-03-10 Tunglok Li Ic package and method for manufacturing the same
US7944029B2 (en) * 2009-09-16 2011-05-17 Sandisk Corporation Non-volatile memory with reduced mobile ion diffusion
KR101668444B1 (ko) * 2010-01-28 2016-10-21 삼성전자 주식회사 프레임 인터포저를 갖는 멀티 칩 패키지
US8843692B2 (en) 2010-04-27 2014-09-23 Conversant Intellectual Property Management Inc. System of interconnected nonvolatile memories having automatic status packet
US8264074B2 (en) * 2010-09-10 2012-09-11 General Electric Company Device for use as dual-sided sensor package
US9524957B2 (en) * 2011-08-17 2016-12-20 Intersil Americas LLC Back-to-back stacked dies
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US8933715B2 (en) 2012-04-08 2015-01-13 Elm Technology Corporation Configurable vertical integration
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
JP6254807B2 (ja) * 2013-09-27 2017-12-27 ローム株式会社 半導体装置および電子機器
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
KR102215826B1 (ko) 2014-12-22 2021-02-16 삼성전자주식회사 입출력 부하를 감소하는 적층형 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
KR102379166B1 (ko) * 2015-02-05 2022-03-25 삼성전자주식회사 전자 부품, 반도체 패키지 및 이를 이용한 전자 장치
JP6515047B2 (ja) 2016-03-11 2019-05-15 東芝メモリ株式会社 半導体装置及びその製造方法
US11222832B2 (en) * 2019-02-11 2022-01-11 Semiconductor Components Industries, Llc Power semiconductor device package
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile
US20220020740A1 (en) * 2020-07-17 2022-01-20 Semiconductor Components Industries, Llc Isolated 3d semiconductor device package

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
JPS63211663A (ja) * 1987-02-26 1988-09-02 Mitsubishi Electric Corp 回路基板
US5041901A (en) * 1989-05-10 1991-08-20 Hitachi, Ltd. Lead frame and semiconductor device using the same
JP2918073B2 (ja) 1991-04-20 1999-07-12 凸版印刷株式会社 リードフレームの製造方法
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
JPH05109976A (ja) * 1991-10-17 1993-04-30 Fujitsu Ltd 半導体装置
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
KR100360076B1 (ko) * 1994-08-25 2003-01-15 내셔널 세미콘덕터 코포레이션 멀티칩반도체패키지에서의구성요소의적층
EP0737361A1 (en) * 1994-10-27 1996-10-16 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
JP3129928B2 (ja) * 1995-03-30 2001-01-31 シャープ株式会社 樹脂封止型半導体装置
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5617297A (en) * 1995-09-25 1997-04-01 National Semiconductor Corporation Encapsulation filler technology for molding active electronics components such as IC cards or PCMCIA cards
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US5804880A (en) * 1996-11-04 1998-09-08 National Semiconductor Corporation Solder isolating lead frame
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
US6378758B1 (en) * 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6437433B1 (en) * 2000-03-24 2002-08-20 Andrew C. Ross CSP stacking technology using rigid/flex construction
US6476475B1 (en) * 2000-06-29 2002-11-05 Advanced Micro Devices, Inc. Stacked SRAM die package
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
TW565925B (en) * 2000-12-14 2003-12-11 Vanguard Int Semiconduct Corp Multi-chip semiconductor package structure process
TW525274B (en) * 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
US6577012B1 (en) * 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6674173B1 (en) * 2003-01-02 2004-01-06 Aptos Corporation Stacked paired die package and method of making the same
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709282A (zh) * 2011-04-28 2012-10-03 成都芯源系统有限公司 多芯片封装结构、变换器模块及封装方法
CN102709282B (zh) * 2011-04-28 2015-04-29 成都芯源系统有限公司 多芯片封装结构、变换器模块及封装方法
CN103035631A (zh) * 2011-09-28 2013-04-10 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
CN103035631B (zh) * 2011-09-28 2015-07-29 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
CN104025285A (zh) * 2011-10-31 2014-09-03 英特尔公司 多管芯封装结构
US9490196B2 (en) 2011-10-31 2016-11-08 Intel Corporation Multi die package having a die and a spacer layer in a recess
CN104025285B (zh) * 2011-10-31 2017-08-01 英特尔公司 多管芯封装结构
US10083936B2 (en) 2011-10-31 2018-09-25 Intel Corporation Semiconductor package having spacer layer
US10636769B2 (en) 2011-10-31 2020-04-28 Intel Corporation Semiconductor package having spacer layer
CN106852140A (zh) * 2014-10-23 2017-06-13 罗伯特·博世有限公司 具有多个基板的微电子构件系统以及相应的制造方法
CN106852140B (zh) * 2014-10-23 2019-07-19 罗伯特·博世有限公司 具有多个基板的微电子构件系统以及相应的制造方法

Also Published As

Publication number Publication date
JP2006527925A (ja) 2006-12-07
TW200504987A (en) 2005-02-01
WO2005001935A2 (en) 2005-01-06
US7309923B2 (en) 2007-12-18
ATE421770T1 (de) 2009-02-15
WO2005001935A3 (en) 2005-06-30
EP1639644B1 (en) 2009-01-21
KR101075360B1 (ko) 2011-10-19
CN1830084B (zh) 2012-05-30
DE602004019213D1 (de) 2009-03-12
TWI342610B (en) 2011-05-21
EP1639644A2 (en) 2006-03-29
JP2012256934A (ja) 2012-12-27
US20040251557A1 (en) 2004-12-16
KR20060024419A (ko) 2006-03-16

Similar Documents

Publication Publication Date Title
CN1830084A (zh) 具有堆叠的集成电路的集成电路封装和其方法
DE112012006625B4 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
US7365364B2 (en) Sensor semiconductor device with sensor chip
US7705468B2 (en) Stacked semiconductor package that prevents damage to semiconductor chip when wire-bonding and method for manufacturing the same
US20080265400A1 (en) Chip-Stacked Package Structure and Applications Thereof
US20090001574A1 (en) Multi-chips Stacked package structure
CN1945817A (zh) 半导体器件及其制造方法
US20070278701A1 (en) Semiconductor package and method for fabricating the same
US8294251B2 (en) Stacked semiconductor package with localized cavities for wire bonding
CN1155067C (zh) 半导体器件的生产方法
CN1929130A (zh) 多芯片堆叠式封装结构
US8470640B2 (en) Method of fabricating stacked semiconductor package with localized cavities for wire bonding
US6963135B2 (en) Semiconductor package for memory chips
US20120244662A1 (en) Board on chip package substrate and manufacturing method thereof
CN101118901B (zh) 堆叠式芯片封装结构及其制程
CN1858908A (zh) 封装元件
CN1929129A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN1750259A (zh) 多芯片封装的导线架、其制造方法及其封装构造
CN104241300A (zh) 图像传感器封装及其制造方法
TWI416699B (zh) 具有用於線接合的局部空腔之堆疊半導體封裝及其製造方法
TW200409037A (en) Card-type electronic device in packaging form and the manufacturing method thereof
JP2006041061A (ja) 半導体装置
CN1933147A (zh) 芯片封装体与堆叠型芯片封装结构
CN100550373C (zh) 多芯片封装结构及其制造方法
KR20080067048A (ko) 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20060906

CI01 Publication of corrected invention patent application

Correction item: Rejection of patent application

Correct: Dismiss

False: Reject

Number: 32

Volume: 26

ERR Gazette correction

Free format text: CORRECT: PATENT APPLICATION REJECTION AFTER THE ANNOUNCEMENT; FROM: REJECTION TO: CANCEL REJECTION

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121219

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20130603