CN1832179A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1832179A
CN1832179A CNA2006100514208A CN200610051420A CN1832179A CN 1832179 A CN1832179 A CN 1832179A CN A2006100514208 A CNA2006100514208 A CN A2006100514208A CN 200610051420 A CN200610051420 A CN 200610051420A CN 1832179 A CN1832179 A CN 1832179A
Authority
CN
China
Prior art keywords
film
dielectric film
transistor
semiconductor device
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100514208A
Other languages
English (en)
Other versions
CN100573881C (zh
Inventor
小山润
大力浩二
冈崎奖
守屋芳隆
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1832179A publication Critical patent/CN1832179A/zh
Application granted granted Critical
Publication of CN100573881C publication Critical patent/CN100573881C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明的一个目的是提供一种半导体器件和制造所述半导体器件的方法，所述半导体器件具有挠性和抗物理变化(诸如弯曲)的特性。本发明的半导体器件包括设置在挠性衬底上的多个晶体管、设在所述多个晶体管之间的弯曲部分，以及被设置成用于覆盖所述栅电极的层间绝缘膜，每个所述晶体管都具有半导体膜、以与所述半导体膜之间具有栅绝缘膜的方式设置在所述半导体膜上的栅电极，其中所述弯曲部分是通过用具有比层间绝缘膜更低弹性模数的材料、比层间绝缘膜更低玻璃转化点的材料或者比层间绝缘膜更高可塑性的材料填充形成在层间绝缘膜中的开口而提供的。

Description

半导体器件及其制造方法
技术领域
本发明涉及挠性半导体器件和制造所述半导体器件的方法。
背景技术
近年来，在挠性衬底(诸如塑料衬底)上设置包含晶体管等的集成电路的技术已引起关注。通过在挠性衬底上设置集成电路所形成的半导体器件与使用诸如半导体衬底或玻璃衬底的情况相比较可实现更轻的重量、更低的成本等。由于挠性半导体衬底可弯曲，因此预期挠性半导体衬底可被应用到各个领域和地方。
然而，当诸如弯曲等自然力(外力)从外部被施加于通过在挠性衬底上设置具有诸如晶体管等元件的集成电路所形成的半导体器件时，半导体器件中所产生的应力可能损坏包含在半导体器件中的诸如晶体管等元件并且影响诸如晶体管等元件的特性。
发明内容
考虑到上述问题，本发明的一个目的是提供一种半导体器件和制造所述半导体器件的方法，所述半导体器件具有挠性并可抗物理变化(诸如弯曲)的特性。
本发明采取以下措施实现上述目的。
本发明的半导体器件的一个特征在于包括设置在挠性衬底上的多个晶体管、设在所述多个晶体管之间的弯曲部分、以及被设置成用于覆盖所述栅电极的层间绝缘膜，每个所述晶体管都具有半导体膜、以与所述半导体膜之间具有栅绝缘膜的方式设置在所述半导体膜上的栅电极。可通过例如在层间绝缘膜中提供间隔(诸如开口)而提供所述弯曲部分。应该注意的是，弯曲部分是指半导体器件内部中这样的部分，其中当诸如弯曲等自然力被施加于半导体器件上时在所述部分中选择性地产生比其他部分中更大的应变(物体在形状或体积上的改变)。
本发明的半导体器件的另一个特征在于包括设置在挠性衬底上的多个晶体管、设在所述多个晶体管之间的弯曲部分、以及被设置成用于覆盖所述栅电极的层间绝缘膜每个所述晶体管都具有半导体膜、以与所述半导体膜之间具有栅绝缘膜的方式设置在所述半导体膜上的栅电极，其中所述弯曲部分是通过用具有比所述层间绝缘膜更低弹性模数的材料填充形成在所述层间绝缘膜中的开口而提供的。在本发明中，具有比层间绝缘膜更低玻璃化转变点或更高可塑性的材料也可作为用于填充所述开口的材料。
而且，在上述特征中，薄膜晶体管(TFT)、其中沟道区被设在单晶半导体膜中的场效应晶体管(FET)、有机晶体管等可用作所述晶体管。另外，本发明不局限于晶体管。在半导体器件包括诸如二极管或电容器元件等元件的情况中，弯曲部分可被设在所述元件之间。
制造本发明半导体器件的方法的一个特征在于包括以下步骤：在第一衬底上形成分离层；在所述分离层上形成第一绝缘膜；在所述第一绝缘膜上形成薄膜晶体管；形成第二绝缘膜以覆盖所述薄膜晶体管；在第二绝缘膜上形成与薄膜晶体管电连接的导电膜；形成第三绝缘膜以覆盖所述第二绝缘膜和导电膜；在所述第二绝缘膜和第三绝缘膜中选择性地形成第一开口；为第一开口提供具有比所述第二绝缘膜和第三绝缘膜的弹性模数更低弹性模数的材料；通过在所述第一绝缘膜、第二绝缘膜和第三绝缘膜中选择性地形成第二开口而暴露所述分离层；通过将具有粘合表面的膜附于所述第三绝缘膜的表面而将所述分离层和第一衬底与所述第一绝缘膜相分离；以及将所述第一绝缘膜固定于第二衬底。在上述特征中，取代具有比第二绝缘膜和第三绝缘膜的弹性模数更低弹性模数的材料，可为第一开口提供具有比所述第二绝缘膜和第三绝缘膜更低玻璃化转变点或更高可塑性的材料。
制造本发明半导体器件的方法的另一个特征在于包括以下步骤：在形成有导电膜图案的衬底上通过附着来设置多个集成电路以使得所述集成电路与所述导电膜图案电连接，每个所述集成电路都具有晶体管；形成绝缘膜以覆盖所述多个集成电路；以及在位于所述多个集成电路之间的一部分所述绝缘膜中形成凹陷。此外，在绝缘膜中形成凹陷之后，所述凹陷可被提供具有比绝缘膜的弹性模数更低弹性模数的材料、具有比所述绝缘膜更低玻璃化转变点的材料、具有比所述绝缘膜更高可塑性的材料等。
制造本发明半导体器件的方法的另一个特征在于包括以下步骤：通过附着在衬底上设置多个集成电路，每个所述集成电路都具有晶体管；形成与所述多个集成电路电连接的导电膜；形成绝缘膜以覆盖所述多个集成电路；以及在位于所述多个集成电路之间的一部分所述绝缘膜中形成凹陷。此外，在绝缘膜中形成凹陷之后，所述凹陷可被提供具有比绝缘膜的弹性模数更低弹性模数的材料、具有比所述绝缘膜更低玻璃化转变点的材料、具有比所述绝缘膜更高可塑性的材料等。可使用微滴排放方法或印刷方法(诸如丝网印刷方法)形成与所述集成电路电连接的导电膜。应该注意的是，微滴排放方法是用于通过排出包含导电材料、绝缘材料等的成分的液滴(也称之为小滴)在任意位置中形成所述混合物的方法，根据其模式也可称之为喷墨方法。
在形成具有设在挠性衬底上的多个集成电路的半导体器件的情况中，弯曲部分被形成在所述多个集成电路之间或包含在所述集成电路中的元件(诸如晶体管)之间。因此，甚至当诸如弯曲等外力被施加于半导体器件时，所述半导体器件弯曲，在弯曲部分中选择性地产生应变。因此，可减少施加在所述元件(诸如晶体管)上的应力，并且可降低元件(诸如晶体管)的损坏率。另外，可防止所述元件(诸如晶体管)的特性受到影响。另外，通过选择性地在半导体器件内部提供弯曲部分可用更少的力使得所述半导体器件弯曲。
附图说明
图1A到1C示出了本发明半导体器件的示例。
图2A到2C示出了本发明半导体器件的示例。
图3A和3B示出了制造本发明半导体器件的一种方法的示例。
图4A到4C示出了制造本发明半导体器件的一种方法的示例。
图5A到5C示出了制造本发明半导体器件的一种方法的示例。
图6A和6B示出了制造本发明半导体器件的一种方法的示例。
图7A到7C示出了本发明半导体器件的示例。
图8A到8D示出了制造本发明半导体器件的一种方法的示例。
图9A到9C示出了制造本发明半导体器件的一种方法的示例。
图10A到10C示出了制造本发明半导体器件的一种方法的示例。
图11A到11E示出了本发明半导体器件的示例。
图12A和12B示出了本发明半导体器件的示例。
图13A和13B示出了本发明半导体器件的示例。
图14A和14B示出了制造本发明半导体器件的一种方法的示例。
图15A和15B示出了制造本发明半导体器件的一种方法的示例。
图16A到16C示出了制造本发明半导体器件的一种方法的示例。
图17A到17C示出了本发明半导体器件的示例。
图18A和18B示出了本发明半导体器件的示例。
图19示出了本发明半导体器件的示例。
图20A和20B示出了本发明半导体器件的示例。
图21A和21B示出了本发明半导体器件的示例。
图22A到22C示出了本发明半导体器件的应用的示例。
图23A到23H示出了本发明半导体器件的应用的示例。
图24A和24B示出了将本发明半导体器件应用于显示器件的示例。
图25A和25B示出了将本发明半导体器件应用于显示器件的示例。
图26A到26C示出了制造本发明半导体器件的一种方法的示例。
图27A到27C示出了制造本发明半导体器件的一种方法的示例。
图28A到28F示出了本发明半导体器件的应用的示例。
图29A和29B示出了本发明半导体器件的示例。
图30示出了本发明半导体器件的应用的示例。
具体实施方式
在下文中将参照附图描述本发明的实施例模式。然而，本发明不局限于所述描述。如本领域中普通技术人员易于理解的，在不脱离本发明精神和保护范围的情况下可对本发明的模式和细节进行各种改变。因此，不应认为本发明仅局限于实施例模式的以下描述。应该注意的是，在不同附图中使用相同的附图标记以表示以下所述本发明的结构中的相同部件。
(实施例模式1)
在该实施例模式中，将参照附图描述本发明半导体器件的一个结构示例。
通常，通过向物体施加应力而在物体的形状和体积方面产生改变(也称之为“应变”)。当向具有设在挠性衬底上的集成电路的半导体器件施加诸如弯曲等物理力时，包含在集成电路中的晶体管等元件可能由于所产生的应变而被损坏，并且诸如晶体管等元件的特性可能受到影响。因此，在本实施例模式中所述的半导体器件150中，弯曲部分153被设在集成电路152a到152d之间，所述集成电路152a到152d被设在挠性衬底(诸如塑料衬底)上(图1A)。弯曲部分153可以任何方式被提供，只要其被设在集成电路152a到152d之间就可以。例如，弯曲部分可被连续地设在集成电路152a和152b与集成电路152c和152d之间，或者可被部分地设在集成电路152a与集成电路152b之间或在集成电路152c与集成电路152d之间。
应该注意的是，弯曲部分是指其中当诸如弯曲等物理力被施加于半导体器件时可选择性地产生比其他部分中更大应变(物体的形状和体积方面的改变)的半导体器件内部的一部分。例如，如果在某一部分中具有弯曲部分的半导体器件被弯曲的话，在半导体器件内部产生应力。在所述弯曲部分中选择性地产生由所述应力导致的应变，并且通过所述弯曲部分的弯曲使得半导体器件弯曲。另外，通过选择性地在半导体器件内部提供弯曲部分，在所述弯曲部分中选择性地产生大应变。因此，可弯曲所述半导体器件以使得与不提供弯曲部分的情况相比而言通过较小力可使其具有更小曲率半径。因此，可减小施加于设在集成电路中的诸如晶体管等元件上的应力，并且可避免诸如晶体管等元件损坏。
通过形成比其他部分中的材料更易于弯曲的材料来提供弯曲部分153。应该注意的是，为了简便起见，有时在本说明书中将弯曲部分中的材料称作弯曲材料。
设在弯曲部分中的材料可为具有比设在除弯曲部分以外的部分中的材料更易于弯曲的特性的材料。例如，可使用显示出弹性或塑性的材料。应该注意的是，在使用显示出弹性的材料的情况中，设在弯曲部分中的材料被设定得具有比设在其他部分中的材料更低的弹性模数(应力与应变的比率)。在使用具有塑性的材料的情况中，设在弯曲部分中的材料最好被设定得具有比设在其他部分中的材料更高的塑性。应该注意的是，这里所说的弹性是指其形状或体积由于外力而改变的物体在所述力去除之后恢复到其原始状态的特性。另外，这里所说的塑性是指外力易于使之变形并且甚至在去除所述力之后也保持变形的特性。
作为显示出弹性的材料，具有高弹性极限的材料是优选的。例如，可使用如果力施加于其上具有明显变形并且在所述力去除之后恢复到其原始状态的特性的材料，类似于橡胶。特别地，可给出显示出橡胶弹性等的高分子量化合物。或者，可使用显示出粘性及弹性(粘弹性)的高分子量化合物。
作为具有塑性的材料，可使用绝缘材料(诸如具有外力易于使之变形并且甚至在去除所述力之后也保持变形的特性的高分子量化合物)。或者，可使用显示出延性或可锻性的诸如Au、Ag、Al或Cu等金属。因此，在本发明中，在弯曲部分中提供具有塑性的材料的情况中，当提供施加物理力使得半导体器件弯曲时，甚至在去除了所述物理力之后半导体器件也可保持弯曲。
另外，在弯曲部分中提供具有玻璃态转换温度的高分子量有机化合物的情况中，设在弯曲部分中的材料被设定得具有比设在其他部分中的材料更低的玻璃态转换温度。具有低玻璃化转变点的材料具有比具有高玻璃化转变点的材料更高的粘弹性。因此，在提供具有低玻璃化转变点的材料和具有高玻璃化转变点的材料的情况中，当向其施加应力时，在具有低玻璃化转变点的材料中选择性地产生大的应变。以这种方式，通过改变玻璃化转变点可在弯曲部分和其他区域中提供相同的材料。
此外，设在弯曲部分中的材料可被设定得具有比设在其他区域中的材料更低的硬度，或者可将使用具有高硬度的材料的保护膜设置在包含晶体管等区域的上方，所述保护膜最好不弯曲。应该注意的是，可使用维氏硬度试验等评价材料的硬度。
由于当向其施加应力时在弯曲部分中选择性地产生较大应变，因此在弯曲部分中最好提供具有高抗弯曲性的材料。在使用弹性体的情况中，最好使用具有高弹性极限的材料。通过使用具有高抗弯曲性的材料，可提高半导体器件的抗弯曲性(resistance)。
接下来，在图1B中示出了沿图1A中的线a-b所截的横截面结构的示意图。
在图1B中，半导体器件150具有集成电路152a到152d，它们被设在挠性衬底151上。这里，示出了集成电路152a到152d具有包含绝缘膜154和156到158、晶体管155以及弯曲材料163的元件形成层180的情况。更具体地说，晶体管155被设在挠性衬底151上并且以绝缘膜154夹在它们之间，绝缘膜156到158被设置成覆盖晶体管155，并且弯曲材料163被设在形成在绝缘膜156到158中的开口131中。
可使用挠性膜状衬底等作为衬底151。例如，可使用由聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯等制成的膜、纤维材料制成的纸、基底材料膜(诸如聚酯膜、聚酰胺膜、无机蒸镀薄膜或纸)和粘合剂合成树脂膜(诸如丙烯酸合成树脂膜或环氧合成树脂膜)的层压膜。或者，可使用挠性金属衬底。例如，可使用不锈钢衬底等。
集成电路152a到152d具有诸如晶体管或二极管的元件。例如，诸如可变电容二极管、肖特基二极管或隧道二极管可用作所述二极管。在本发明中，可使用上述晶体管、二极管等提供所有种类的集成电路，诸如CPU、存储器、或微处理器。
绝缘膜154可被提供得具有诸如氧化硅(SiOx，硅氧化物)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)(x＞y)膜或氧氮化硅(SiNxOy)(x＞y)膜等包含氧或氮的绝缘膜的单层结构或其层压结构。例如，在提供具有双层结构的绝缘膜154的情况中，氧氮化硅膜可被设为第一绝缘膜，而氮氧化硅膜可被设为第二绝缘膜。此外，在提供具有三层结构而不是双层结构的绝缘膜154的情况中，氮氧化硅膜可被设为第一绝缘膜、氧氮化硅膜可被设为第二绝缘膜、氮氧化硅膜可被设为第三绝缘膜。
可通过溅射方法、等离子CVD方法等提供绝缘膜156以使其具有诸如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)(x＞y)膜或氧氮化硅(SiNxOy)(x＞y)膜等包含氧或氮的绝缘膜或诸如DLC(金刚石状碳)膜的含碳膜的单层结构或其层压结构。
绝缘膜157和158可被提供得具有诸如环氧、聚酰亚胺、聚酰胺、聚乙烯基苯、苯并环丁烯、或丙烯酸、硅氧烷基材料等以及上述诸如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)(x＞y)膜或氧氮化硅(SiNxOy)(x＞y)膜等包含氧或氮的绝缘膜或诸如DLC(金刚石状碳)膜的含碳膜或者其层压结构。
作为晶体管155，例如，可提供薄膜晶体管(TFT)；可提供使用衬底作为沟道的形成在Si等半导体衬底上的场效应晶体管(FET)；或者可提供有机TFT晶体管，其沟道区由有机化合物材料形成。可使用晶体管155提供所有种类的集成电路，诸如CPU、存储器、或微处理器。这里，描述了提供具有CMOS电路的薄膜晶体管作为晶体管155的情况，所述CMOS电路是n-沟道半导体和p-沟道半导体的组合。另外，杂质区域(包括源极区、漏极区和LDD区域)被形成在半导体膜中，并且绝缘膜(侧壁)被提供得与栅电极的侧表面相接触。尽管描述了在n-沟道半导体膜中而不在p-沟道半导体膜中形成LDD区域的情况，但是如同形成在n-沟道半导体膜中一样，LDD区域也可被形成在p-沟道半导体膜中。另外，晶体管可具有这样的结构，其中源极区和漏极区中的任意一个或两者与栅电极都装有镍、钼、钴的硅化物层等。在设置薄膜晶体管或有机TFT的情况中，半导体膜以岛状形成。因此，甚至当诸如弯曲的外力被施加于半导体器件时，施加于半导体膜的应力可被减小，并且可避免半导体膜损坏。
作为弯曲材料163，提供了比绝缘膜157和158的层压主体或绝缘膜156到158的层压主体更易于弯曲的材料。例如，可使用诸如聚乙烯、醋酸乙烯酯、乙烯基醋酸乙烯酯、聚苯乙烯、聚氨酯、聚丙烯、聚氟乙烯、氯乙烯、聚酯、聚酰胺或聚酰亚胺等有机材料、显示出高延性或可锻性的诸如Au、Ag、Cu或Al等金属；等等。在使用上述材料的情况中，所述材料被设定得具有比绝缘膜156、绝缘膜157和绝缘膜158所用的材料更低的弹性模数。在使用高分子量化合物作为弯曲材料163的情况中，所述化合物被设定得具有比绝缘膜156、绝缘膜157和绝缘膜158中至少一种所用的材料更低的玻璃化转变点。用作弯曲材料163的材料可与用作绝缘膜156到158中至少一种的材料相同。在这种情况中，用于绝缘膜156到158中至少一种的材料与用作弯曲材料163的材料被设定得具有不同的玻璃化转变点，并且用于弯曲材料163的材料被设定得具有比用于绝缘膜156到158中至少一种的材料更低的玻璃化转变点。在使用有机材料作为绝缘膜156、157或158的情况中，例如，用于绝缘膜156、157或158的有机材料可被设定得具有高于室温的玻璃化转变点，而用作弯曲材料163的有机材料可被设定得具有低于室温的玻璃化转变点。
应该注意的是，图1B示出了通过用弯曲材料163填充形成在绝缘膜156到158中的开口131而提供弯曲部分153的一个示例。然而，取代提供弯曲材料163的情况，也可通过在绝缘膜156、157或158中形成切口或保留开口160作为间隙或间隔(不填充任何物质)而提供弯曲部分153(图1)。因此，通过在绝缘膜156到158的层压主体中部分或全部地提供切口或间隙，当向半导体器件施加应力时应力可集中在切口或间隙上，因此可减少施加于晶体管等上的应力。
应该注意的是，尽管图1A到1C示出了其中弯曲部分153被设在设在衬底151上面的具有各种功能的集成电路152a到152d(诸如CPU或存储器)之间的结构，但是本发明不局限于此。所述弯曲部分可被设在除最好避免被施以应力的部分以外的任何位置。例如，所述弯曲部分可被设在集成电路152a到152d的区域内。在图2A到2C中示出了这种情况的一个示例。
图2A示出了每个集成电路152a到152d被分成为多个块并且弯曲部分被设在所述块之间的情况。更具体地说，以集成电路152b为例，集成电路152b被分成为六个块区域161a到161f，并且当应力被施加于其上时选择性地产生应变的弯曲部分162a、162b、162c等被设在所述块之间。设在所述块之间的弯曲部分162a到162c被提供得用于避开晶体管。
在图2B中示出了沿图2A中的线c-d所截的横截面结构的示意图。
包含在每个块区域161a到161c中的晶体管155被设在挠性衬底151上并在它们之间具有绝缘膜154；绝缘膜156到158被提供得用于覆盖晶体管155，并且弯曲材料164a和164b分别被提供在形成在绝缘膜156到158中的开口132a和132b中。此外，开口132a被设在块161a和161b之间，开口132b被设在161b和块161c之间。
如图2C中所示的，其中在绝缘膜156、157或158中形成切口或在开口中提供间隙(不填充任何物质)的结构也是可行的。
应该注意的是，弯曲部分可被设在晶体管之间。
通过如上所述的在半导体器件中提供弯曲部分，当半导体器件被折弯时半导体器件随着弯曲部分中选择性地产生的应变而弯曲。因此，可避免设在除弯曲部分以外的区域中的诸如晶体管等元件的损坏。另外，当半导体器件被折弯得具有某一曲率半径时，与未设有弯曲部分的半导体器件相比较，可通过较少的力折弯设有弯曲部分的半导体器件。因此，可减少施加于晶体管上的应力。
(实施例模式2)
在本实施例模式中，将参照附图描述制造本发明半导体器件的方法的示例。
本实施例模式描述了通过在刚性衬底(诸如玻璃衬底)上临时提供包含诸如晶体管等元件的元件形成层、之后使用分离方法将元件形成层与刚性衬底相分离、并且将所述元件形成层设置在挠性衬底上而制造半导体器件的示例。
这里，示出了以其间具有分离层171的方式在一个衬底170上设置十二个元件形成层180之后将元件形成层180与衬底170相分离的示例(图3A)。
首先，分离层171被形成在衬底170上，并且包含绝缘膜154、薄膜晶体管(TFT)175、绝缘膜156、绝缘膜157、导电膜194以及绝缘膜158的元件形成层180被形成在分离层171上(图4A)。具体地，薄膜晶体管(TFT)175被形成在分离层171上并且绝缘膜154位于它们之间；绝缘膜156和157被形成得用于覆盖薄膜晶体管；导电膜194被形成在绝缘膜157上以便于与薄膜晶体管175的杂质区域相连接；以及绝缘膜158被形成得用于覆盖导电膜194。另外，绝缘膜可被形成为衬底170与分离层171之间的基底膜。通过在衬底170与分离层171之间提供绝缘膜，可避免分离层171受衬底170的污染等。
随后，通过选择性地去除绝缘膜156到158而提供开口172a和172b(图4B)。可以任何形状(诸如线性形状或圆形状)提供开口172a和172b，并且开口172a和172b被提供得用于避开薄膜晶体管175。另外，可通过光刻法或激光照射法提供开口172a和172b。
随后，开口172a和172b分别被填充以弯曲材料173a和173b(图4C)。
之后，将元件形成层180与衬底170相分离。这里，在通过用激光选择性地照射元件形成层180而形成开口176之后，使用物理力将元件形成层180与衬底170相分离。作为另一种分离方法，可在通过形成开口176而露出分离层171之后并且在通过将蚀刻剂引入到开口176中而去除分离层171之后后执行所述分离(图5A)。在这种情况中，可完全去除分离层171，或者可通过控制蚀刻条件而这样去除分离层，即，部分保留所述分离层。这里，以部分保留的方式去除分离层171。通过以部分保留的方式去除分离层171，甚至在去除分离层171之后元件形成层180也未完全与衬底170相分离，并且可防止其分开。此外，可缩短蚀刻时间并且可减少所使用的蚀刻剂量；因此，可实现操作效率的提高和成本的减少。
之后，粘合剂膜177被附于绝缘膜158的表面，并且将元件形成层180与衬底170相分离(图5B)。这里，衬底179通过部分保留的分离层与元件形成层180中的绝缘膜154相连接；因此使用物理方法将元件形成层180与衬底170相分离。
随后，用挠性衬底151和159密封元件形成层180(图3B和图5C)。在图6A中示出了密封的具体示例。元件形成层180在与衬底170相分离一侧上的表面被附于膜状衬底151，膜177与之分离。随后元件形成层180在与膜177相分离一侧上的表面被附于膜状衬底159以密封元件形成层180。同时，如果使用执行热处理和压力处理中任意一项或两项的密封辊192、缠绕有膜状衬底159的供给辊191、以及传送带190的话，可顺序地形成由衬底151和159密封的半导体器件。随后，用切割装置193切割衬底151和159。
通过上述步骤，可提供挠性半导体器件(图6B)。应该注意的是，可在元件形成层180被设在挠性衬底151上而未被衬底159密封的阶段完成半导体器件。在下文中，将具体描述在上述步骤中所使用的材料等。
作为衬底170，可使用在其一个表面上形成有绝缘膜的玻璃衬底、石英衬底、金属衬底、半导体衬底、不锈钢衬底等。在所述衬底的面积或形状方面没有明显限制。因此，例如，如果具有一米以上边长的矩形衬底用作衬底170的话，可显著提高生产力。这样的优点明显优于使用膜177硅衬底的情况。另外，由于本实施例模式中所分离的衬底170可重复使用，因此可在更低的成本下制造半导体器件。甚至在使用例如其成本较高的石英衬底的情况中，也具有这样的优点，即，由于重复地使用石英衬底因此可在低成本下制造半导体器件。
当绝缘膜被设为衬底170与分离层171之间的基底膜时，绝缘膜可具有诸如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)(x＞y)膜或氧氮化硅(SiNxOy)(x＞y)膜等包含氧或氮的绝缘膜的单层结构或其层压结构。可通过溅射方法或诸如等离子CVD方法等各种CVD方法形成上述绝缘膜。
作为分离层171，可使用金属膜、金属膜和金属氧化物膜的层压结构、Si等的半导体膜、氧化硅膜等。由从钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、钕(Nd)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、以及铱(Ir)中选择出的元素或包含所述元素作为其主要成分的合金材料或者化合物材料制成的单层膜或其层压层作为上述金属膜。另外，可通过溅射方法或诸如等离子CVD方法等各种CVD方法形成上述材料的膜。作为金属膜和金属氧化物膜的层压结构，在形成金属膜之后，通过在氧气氛中执行等离子处理或在氧气氛中执行热处理可将金属氧化物膜设在金属膜的表面上。例如，在将通过溅射法形成的钨膜作为金属膜的情况中，可通过在钨膜上执行等离子处理将由氧化钨形成的金属氧化物膜形成在钨膜的表面上。在这种情况中，钨的氧化物被表示为WOx。X为2到3，因此存在X为2(WO2)、X为2.5(W2O5)、X为2.75(W4O11)、X为3(WO3)等的情况。在形成钨的氧化物时，在X的上述给定值方面没有具体限制，并且可根据蚀刻速度等确定形成了哪种氧化物。另外，可使用金属氮化物膜或金属氮氧化物膜取代金属氧化物膜。在这种情况中，可在氮气氛或N2O气氛中在金属膜上执行等离子处理或热处理。作为另一种方法，在形成金属膜之后，通过在氧气氛中通过溅射法形成绝缘膜154可将金属氧化物膜设在金属膜的表面上。此外，在形成金属膜之后，可通过在氧气氛中使用金属作为靶执行溅射而将金属氧化物膜设在金属膜的表面上。在这种情况中，可用不同的金属元素形成金属膜和金属氧化物膜。应该注意的是，这些方法也可通过在氮气氛中或在氮氧气氛中执行溅射而在金属膜上形成金属氮化物膜或金属氮氧化物膜。
元件形成层180至少具有绝缘膜154、薄膜晶体管175、绝缘膜156、绝缘膜157、以及绝缘膜158。可使用元件形成层180提供所有种类的集成电路，诸如CPU、存储器、或微处理器。另外，元件形成层180可采用除薄膜晶体管175以外还具有天线的形式。例如，可使用天线中产生的AC电压操纵包含薄膜晶体管的集成电路，并且集成电路可通过调制施加于天线的AC电压执行向读/写器中的传输。应该注意的是，天线可与薄膜晶体管一起形成，或者可独立于薄膜晶体管形成并且随后与之电连接。
可通过溅射法、等离子CVD方法等形成绝缘膜154以使其具有诸如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)(x＞y)膜或氧氮化硅(SiNxOy)(x＞y)膜等包含氧或氮的绝缘膜的单层结构或其层压结构。在将绝缘膜154提供得具有双层结构的情况中，例如，氧氮化硅膜可被形成为第一绝缘膜、氮氧化硅膜可被形成为第二绝缘膜。此外，在将绝缘膜154提供得具有三层结构的情况中，例如，氮氧化硅膜可被形成为第一绝缘层、氧氮化硅膜可被形成为第二绝缘膜、以及氮氧化硅膜可被形成为第三绝缘膜。
薄膜晶体管175可具有任何结构。例如，可形成杂质区域(包括源极区、漏极区和LDD区域)，或者可提供p-沟道类型、n-沟道类型、或作为p-沟道类型和n-沟道类型的组合的CMOS电路。另外，绝缘膜(侧壁)可被形成得与设在半导体膜上面的栅电极的侧表面相接触。源极区和漏极区中的任意一个或两者与栅电极都可设有镍、钼、钴等的硅化物层等。作为薄膜晶体管175中的半导体，可使用非晶态半导体或晶体半导体。然而，在使用更高性能薄膜晶体管的情况中，最好使用晶体半导体提供薄膜晶体管。在这种情况中，通过溅射法、LPCVD方法、等离子CVD方法等在绝缘膜154上形成非晶态半导体膜。之后，通过结晶法(诸如激光结晶法、使用RTA或退火炉的热结晶法、使用促进结晶化的金属元素的热结晶法、或使用促进结晶化的金属元素的热结晶法与激光结晶法的组合方法)使得非晶态半导体膜结晶以形成晶体半导体膜。
可使用与上述实施例模式中所述的材料相似的材料形成绝缘膜156。
可使用与上述实施例模式中所述的材料相似的材料形成绝缘膜157和158。具体地，可使用旋涂法、微滴排放法、印刷法等形成例如有机材料(诸如环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯、或丙烯酸、硅氧烷基材料等)的材料。因此，可实现处理时间效率上的平面化和改进。另外，可使用相同材料或独立材料形成绝缘膜157和158。
作为导电膜194，可使用从Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au和Mn中选择的元素或包含多种所述元素的合金的单层或其层压层。例如，可使用包含C和Ti的Al合金(Al-Ti-C)、包含Ni的Al合金(Al-Ni)、包含C和Ni的Al合金(Al-Ni-C)、包含C和Mn的Al合金(Al-Mn-C)等作为由包含多种所述元素的合金形成的导电膜。
可使用与用于上述实施例模式中所述的弯曲材料163相似的材料形成弯曲材料173a和173b。可使用微滴排放法、诸如丝网印刷法的印刷法、旋涂法等提供弯曲材料173a和173b。
可使用包含卤化物的气体或液体作为蚀刻剂。例如，可使用ClF3(三氟化氯)、NF3(三氟化氮)、BrF3(三氟化溴)或HF(氟化氢)。应该注意的是，在使用HF的情况下氧化硅膜用作分离层。
可使用挠性膜作为膜177，所述挠性膜的至少一个表面具有粘合剂。例如，可使用在用作基底材料(诸如聚酯)的基底膜上设有粘合剂的板材。可使用由包含丙烯酸树脂等的树脂材料或合成橡胶材料形成的材料作为粘合剂。
可使用挠性膜作为衬底151和159。例如，可使用由聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯等制成的膜；纤维材料制成的纸；基底材料膜(诸如聚酯膜、聚酰胺膜、无机蒸镀薄膜或纸)和粘合剂合成树脂膜(诸如丙烯酸合成树脂膜或环氧合成树脂膜)的层压膜等构成的膜。另外，通过执行热处理和压力处理而通过热力和压力将所述膜附于处理目标。当执行热处理和压力处理时，设在膜最外层表面上的粘合剂层或设在最外层中的层(非粘合剂层)通过热处理而熔化，并且通过压力附上所述膜。应该注意的是，可使用膜177和衬底159密封元件形成层180。
本发明的半导体器件不局限于上述结构，并且可具有其他结构。下面将参照图7A到10C描述其具体示例。
在半导体器件的上述结构中，示出了用比绝缘膜156到158更易于弯曲的材料填充弯曲部分的一个示例。然而，如图7A中所示的，弯曲部分也可被提供为间隙(间隔)178a和178b(没有填充任何物质)。可通过光刻法、激光照射法等提供间隙178a和178b。或者，可使用物理方法形成切口等。
通过选择性地去除绝缘膜156到158而提供间隙，当诸如弯曲等物理力被施加于半导体器件上时，应变可选择性地集中在设置为间隙178a和178b的弯曲部分中。因此，可减少由施加到晶体管上的应力导致的应变；因此，可避免晶体管的损坏等。另外，由于通过将弯曲部分设为间隙可省略掉材料填充步骤，因此可实现制造工艺效率的提高。
如图7B和7C中所示的，弯曲材料181a和181b可被设为弯曲部分以便于贯穿元件形成层180(图7C)，或者可被设在元件形成层内部(无需贯穿)(图7B)。下面将参照图8A到8D和图9A到9C描述这两种情况的制造工艺。
首先，在图8A到8D中示出了图7B中所示的半导体器件的制造工艺。
分离层171被形成在衬底170上，而绝缘膜154、薄膜晶体管155、绝缘膜156和绝缘膜157被形成在分离层171上(图8A)。
随后，为了提供与薄膜晶体管155的半导体膜的杂质区域电连接的导电层，在绝缘膜156和绝缘膜157中选择性地形成开口195以露出薄膜晶体管155的半导体膜。应该注意的是此时同时形成开口182a和182b(图8B)。
之后，开口182a和182b被提供有弯曲材料179a和179b，而开口195被提供有导电膜194(图8C)。
随后，形成绝缘膜158以覆盖导电膜194，并且在绝缘膜154和156到158中形成开口183以露出分离层171(图8D)。
之后，通过执行与图5B和5C中相似的步骤完成了半导体器件(图7B)。由于通过使用图8A到8D中所示的方法可与开口195同时提供开口182a和182b，因此可简化制造工艺。
接下来，在图9A到9C示出了图7C中所示的半导体器件的制造工艺。
首先，分离层171被形成在衬底170上，而包含绝缘膜154、薄膜晶体管(TFT)155、绝缘膜156、绝缘膜157、导电膜194和绝缘膜158的元件形成层180被形成在分离层171上(图9A)。
随后，通过选择性地去除绝缘膜154和156到158(图9B)而提供开口184a、184b和185(图9B)。可通过光刻法或激光照射法提供开口184a和184b。
开口184a和184b被提供有弯曲材料181a和181b(图9C)。
之后，通过执行与图5B和5C中相似的步骤完成了半导体器件(图7B)。在通过使用图9A到9C中所示的方法同时提供开口184a、184b和185的情况下，可简化制造工艺。另外，通过提供弯曲部分以贯穿元件形成层180，甚至当诸如弯曲等力被施加于半导体器件时也可有效地避免薄膜晶体管等损坏。
在图9B中，弯曲部分也可被提供为间隙(在开口184a和184b未提供任何物质)。在这种情况中，由于也可从开口184a和184b中引入蚀刻剂，因此可有效地去除分离层171。
另外，在图9A到9C中，可通过去除绝缘膜154和156到158以及分离层171而提供开口186a、186b和187(图10A)。在这种情况中，设在开口186a和186b中的弯曲材料188a和188b被连接于衬底170。因此，甚至当衬底170被完全去除时，衬底170和元件形成层180也可通过弯曲材料188a和188b彼此连接，因此可避免它们分开。之后，可通过使用物理方法将元件形成层180与衬底170分离并执行密封处理而完成半导体器件。
另外，半导体器件可具有图29A中所示的结构，其中保护膜196被设在包含晶体管175的区域中，所述保护膜最好不弯曲。保护膜196是由比设在晶体管之间的至少一种材料(这里，为弯曲材料173a和173b)更难于弯曲的材料制成的。例如，具有比弯曲材料173a和173b更高弹性模数的材料、更大玻璃化转变点的材料、更高硬度的材料、更低塑性的材料等可用作保护膜196。另外，保护膜196不仅可设在晶体管175的上方而且还可设在晶体管175的下面。可使用诸如W、Ti、Mo、Ni、Ta或Mn等金属、诸如酚醛树脂、尿素树脂、三聚氰胺树脂、非饱和聚酯树脂、丙烯酸树脂、环氧树脂或硅树脂等热固性树脂作为保护膜196。或者，可使用具有高硬度的材料，诸如所谓的陶瓷。另外，可使用与弯曲材料173a和173b相似的材料。然而，甚至在所述情况中，保护膜196也是由具有比弯曲材料173a和173b更高弹性模数的材料、更大玻璃化转变点的材料、更高硬度的材料、更低塑性的材料等制成的。
另外，半导体器件可具有这样一种结构，其中在未设有保护膜的部分中衬底151和衬底159中的任意一个或两者设有图29B中所示的凹陷197以及图29A中所示的结构。应该注意的是，图29B示出了将保护膜196设在晶体管的上方和下面的一个示例。另外，只要图29B中的保护膜196是由比位于晶体管之间的部分198中的绝缘膜等的层压主体更难于弯曲的材料制成的就是可行的。所述部分198可设有弯曲材料。通过提供膜状衬底以便于用以上所述的凹陷密封元件形成层，当应力被施加于半导体器件时应力集中在所述凹陷中。因此，可减少施加于晶体管的应力并且可避免损坏。
应该注意的是，在本实施例模式中作为用于制造半导体器件的方法描述了这样一种方法，其中元件形成层被设在刚性衬底(诸如玻璃衬底)上，之后所述元件形成层被分离并被设在挠性衬底上。然而，用于制造本发明半导体器件的方法不局限于此。例如，在将元件形成层设在玻璃衬底或Si等的半导体衬底上之后，可通过研磨处理或抛光处理使得玻璃衬底或Si等的半导体衬底变薄。在这种情况中，可在不用执行分离的情况下制造出挠性半导体器件。另外，描述了提供薄膜晶体管作为设在集成电路中的元件的一个示例；然而，本发明不局限于此。甚至在提供二极管、电容器元件等的情况中，也可以同样的方式将弯曲部分设在二极管或电容器元件之间。
应该注意的是，本实施例模式可与上述实施例模式自由组合。
(实施例模式3)
在本实施例模式中，将参照附图描述不同于上述实施例模式中所述的半导体器件的结构。
在晶体管被单独或几乎单独布置在设在半导体器件中的集成电路中的情况中，更易于发生由静电导致的损坏、由于来自于外部的应力导致的损坏等。因此，如图11A到11E中所示的，通过在晶体管周围提供由硅等的半导体、金属等制成的伪图案或伪晶体管，可减少由于静电或应力对晶体管造成的损坏。在下文中，将参照图11A到11E进行描述。
图11A示出了沿其源漏极方向将伪晶体管252a和252b邻近于晶体管251布置的一个示例。图11B示出了沿图11A的线g-h所截的横截面图。伪晶体管252a和252b可以与晶体管251相同的方式设置。
或者，如图11C中所示的，可沿与其源漏极方向垂直的方向将伪晶体管253a和253b设置得邻近于晶体管251。当然，如图11D中所示的，也可将伪晶体管254a到254h设置在晶体管251的所有侧部上。通过在如上所述的被单独或几乎单独布置的晶体管周围提供伪晶体管，可避免晶体管251由于静电或应力等原因导致的损坏。
此外，如图11E中所示的，伪晶体管255可被设在使用半导体、金属、绝缘膜等的晶体管251周围。通过使用如上述实施例模式中所述的易于弯曲的材料作为伪晶体管255，当半导体器件被折弯时，半导体器件随着晶体管模型255中选择性地产生的应变而弯曲。因此，伪晶体管255可抑制在晶体管251中产生应变并且防止晶体管损坏。
应该注意的是，通过除提供图11A到11E中所示的伪晶体管或伪图案以外还提供上述实施例模式中所述的弯曲部分，甚至当诸如弯曲等物理力被施加于半导体器件时，也可更有效地避免半导体器件中晶体管等的损坏。
另外，考虑到施加于半导体器件应力导致的应变，通过提供晶体管，可有效地避免晶体管等的损坏。例如，在通过附着将半导体器件设在弯曲表面上的情况中，最好如此设置半导体器件，即，使得弯曲表面的母线方向与晶体管的载流子移动的方向对齐(图19)。在这种结构下，甚至当半导体器件在被弯曲以使其具有由于圆锥表面、圆柱形表面等的母线的移动所形成的弯曲表面时，也可抑制对晶体管的相应影响。
而且，为了避免诸如晶体管等元件由于应力等损坏，诸如晶体管等元件中活性区(硅岛区)的面积与整个面积的比例最好为5％到50％。
应该注意的是，本实施例模式可与上述实施例模式自由组合。
(实施例模式4)
下面将参照附图描述不同于上述实施例模式中所述的制造半导体器件的方法。
在该实施例模式中，描述了通过附着将集成电路设置在衬底上的示例。
如图12A中所示的，通过附着将集成电路261a到261d设置在衬底260上(图12A)。设置在衬底260上的集成电路261a到261d通过布线262相互电连接。图12B中示出了沿图12A中的线i-j所截的横截面结构的示意图。
在图12B中，集成电路261a和261b的终端部分272a和272b与布线262电连接。这里，终端部分272a和272b通过包含在用作粘合剂的树脂266中的导电颗粒267与布线262相连接。薄膜晶体管(TFT)、其中沟道区被设在半导体衬底中的场效应晶体管(FET)、有机晶体管等可用作包含在集成电路中的晶体管。这里，示出了使用场效应晶体管271的一个示例，所述场效应晶体管271被设置成使用单晶硅衬底270作为沟道区。通过使用单晶硅等的半导体衬底形成晶体管的沟道区可制成高性能晶体管。
在如图12A和12B中所示的通过将集成电路261a到261d附于衬底260而形成半导体器件的情况中，存在其中集成电路261a到261d被设在预先设有布线262的衬底260上的一种方法(图13A)和其中在通过附着将集成电路261a到261d设置在衬底260上之后形成布线262的一种方法(图13B)。在下文中，将参照附图描述每种方法。
如图13A中所示的，在将集成电路设在预先装有布线的衬底上的情况中，形成在集成电路中的终端部分与设在衬底上的布线相连接以便于与之电连接。这里，预先形成在衬底260上的布线262与以露出的方式设在集成电路261a到261d中的终端部分272a和272b电连接(图14A)。这里，终端部分272a和272b通过包含在用作粘合剂的树脂266中的导电颗粒267与布线262相连接(图14B)。
另一方面，如图13B中所示的，在将集成电路设置在衬底上之后形成布线的情况中，在将设在集成电路中的终端部分附着于设在衬底上的导电膜以便于与之电连接之后形成了用作布线的导电膜。这里，在将预先形成在衬底260上的导电膜263电连接于以露出方式设在集成电路261a到261d中的终端部分272a和272b之后(图15A)，通过微滴排放方法或印刷方法(诸如丝网印刷方法)形成了用作布线的导电膜265(图15B)。应该注意的是，通过使用预先形成在衬底260上的导电膜263作为对准定标器可通过附着将集成电路精确地设在衬底260上。应该注意的是，微滴排放方法是用于通过排出其微滴(也称之为小滴)而在任意位置中形成包含导电材料、绝缘材料等成分的方法，并且取决于其模式也可称其为喷墨方法。
可使用从金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)和钽(Ta)中选择出的元素或包含多种所述元素的合金的单层或其层压层作为布线262、导电膜263、以及导电膜265。
在使用微滴排放方法、丝网印刷法形成导电膜265的情况中，通过在用作布线的导电膜265的部分中为衬底260提供凹陷273可以更大的精确性将导电膜265形成在衬底260上(图16A和16B)。通过将具有布线图案的由诸如镍(Ni)、钴(Co)、铜(Cu)、铁(Fe)或锌(Zn)等金属或其合金形成的金属图案、通过加工硅形成的图案等压在衬底260上可形成衬底260中提供的凹陷273。或者，可通过用激光照射衬底260而形成具有布线图案的凹陷。而且，不是通过激光照射等提供凹陷而是通过改变衬底260的表面特性(诸如亲水性或疏水性)，可使得排出的微滴选择性地击打表面。
当形成在衬底260上并用作布线的两个导电膜265和275相互交叉时，通过微滴排放方法仅在导电膜265和275的交叉部分中提供绝缘膜274以使得这两个导电膜不会相互电连接(图16C)。通过仅在导电膜的交叉部分中形成绝缘膜，可实现材料使用或工艺效率方面的提高。
随后，将参照图17A到17C描述密封多个设在衬底260上的集成电路的情况。
在图17A中所示的在衬底260上设置多个集成电路的情况中，最好执行密封以使得集成电路不会由于当应力被施加于半导体器件时所产生的应变而损坏。因此，在集成电路之间提供弯曲部分，所述弯曲部分随着当应力被施加于半导体器件时选择性地产生的应变而弯曲。通过提供较多数量的更微小的集成电路，增加了形成在集成电路之间的弯曲部分的数量。因此，可避免当半导体器件被折弯时集成电路的损坏。在图17B和17C中示出了沿图17A中的线k-l所截的截面图。
在图17B中，在选择性地产生的应变下易于弯曲的材料282被设在设置在衬底260上的集成电路之间，并且提供挠性膜281以覆盖集成电路。只要材料282比集成电路和膜281更易于弯曲就是可行的。例如，可使用具有比集成电路和膜281的材料更低弹性模数的材料或更高塑性的材料。具有比膜281的材料更低玻璃化转变点的材料等。
而且，在用挠性膜281等覆盖集成电路的情况中，可通过密封将弯曲部分设在集成电路之间以便于在集成电路之间形成间隙284，如图17C中所示的。另外，通过为弯曲部分中的衬底260提供不均匀图案283并且通过集中在弯曲部分中的应力弯曲半导体器件，可防止应力被施加于集成电路。另外，在图17B和17C中，可使用其中在提供膜281之前将保护膜设在晶体管上方的一种结构，如图29A和29B中所示的。
应该注意的是，在本实施例模式中给出了面向下类型半导体器件的示例；然而，当然也可使用面向上类型的半导体器件(图18A)。这里，在将具有导电膜285的集成电路连接于衬底260之后使用微滴排放方法、印刷方法等形成导电膜265，从而将导电膜285与导电膜265相互连接。或者，可通过引线接合法等安装而提供面向上类型的半导体器件。
在本实施例模式中，描述了使用其中沟道区被形成在半导体衬底中的场效应晶体管(FET)作为集成电路的示例；然而，本实施例模式不局限于此。例如，也可使用薄膜晶体管(图18B)。在这种情况中，通过如同上述实施例模式中所述的，通过也在薄膜晶体管175之间提供弯曲部分286，可用较少的力急剧地弯曲半导体器件并且可防止晶体管损坏。
应该注意的是，本实施例模式可与上述实施例模式自由组合。
(实施例模式5)
在本实施例模式中，通过为上述实施例模式中所述的挠性半导体器件提供天线可制造出可在不接触的情况下交换数据的半导体器件。可在不接触的情况下交换数据的半导体器件通常被称作RFID(射频识别)标签(也称之为IC标签、IC芯片、RF(射频标签)、无线标签、电子标签或无线芯片)。在下文中将参照附图描述在不接触的情况下交换数据的半导体器件。
通常，在不接触的情况下交换数据的半导体器件(在下文中也称之为RFID标签)具有集成电路和天线，并且可在不接触的情况下通过天线与外部装置(读/写器)交换数据。因此，可通过为上述实施例模式中所述的挠性半导体器件提供用作天线的导电膜制造出可在不接触的情况下交换数据的半导体器件。例如，图1A中所示的半导体器件150可装有用作天线的导电膜。在这种情况中，例如电源电路、时钟发生电路、解调电路、调制电路、存储电路、控制其他电路的控制电路等中的至少一个被包含在图1中的集成电路152a到152d中。接着，在图20A和20B以及图21A和21B中示出了装有天线的结构的具体示例。
图20A示出了为实施例模式1中的半导体器件提供用作天线的导电膜291的一个示例。可通过将其形成在实施例模式2中图4A到4C的绝缘膜158上而提供导电膜291。在形成绝缘膜292以覆盖导电膜291之后，在将成为弯曲部分的部分中形成开口，并且开口被填充以弯曲材料173a和173b。
可使用导电材料形成导电膜291，所述导电材料包含铜(Cu)、铝(Al)、银(Ag)、金(Au)、铬(Cr)、钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、镍(Ni)等金属或金属化合物中的一种或多种。另外，可使用具有诸如氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy)(x＞y)膜或氧氮化硅(SiNxOy)(x＞y)膜等包含氧或氮的绝缘膜；诸如DLC(金刚石状碳)膜的含碳膜；诸如环氧、聚酰亚胺、聚酰胺、聚乙烯基苯、苯并环丁烯、或丙烯酸等有机材料；硅氧烷基材料等的单层结构或其层压结构形成绝缘膜292。
当然，也可通过为图7A到图7C中所示的结构提供用作天线的导电膜而制造出可在不接触的情况下交换数据的半导体器件。
图20B示出了将装有用作天线的导电膜293的天线衬底294附着于实施例模式1中所述半导体器件的元件形成层的一个示例。在这种情况中，单独地制造出元件形成层和所要使用的天线衬底。
使用用作粘合剂的树脂295将元件形成层附着于天线衬底。形成在绝缘膜158上的导电膜299通过包含在树脂295中的导电颗粒296与用作天线的导电膜293电连接。
如上所述的，可通过将用作天线的导电膜直接形成在元件形成层上提供天线，或者通过独立地将用作天线的导电膜形成在天线衬底上之后将导电膜附着于元件形成层提供天线。
图21A和21B示出了为实施例模式4中所述的半导体器件提供天线的一个示例。这里，通过将集成电路26a到261d设置在预先装有用作天线的导电膜297的衬底260上而制造出可在不接触的情况下交换数据的半导体器件(图21A)。在这种情况中，电源电路、时钟发生电路、解调电路、调制电路、存储电路、控制其他电路的控制电路等中的至少一个被包含在图1中的集成电路261a到261d中。
可以与布线262相同的方式提供用作天线的导电膜297。在这种情况中，与实施例模式4中一样，可通过包含在用作粘合剂的树脂266中的导电颗粒267将导电膜298连接于集成电路的终端部分272而将用作天线的导电膜297连接于集成电路(图21B)。
应该注意的是，如图15A和15B中所示的，可在将集成电路261a到261b形成在衬底260上之后使用微滴排放方法、印刷方法等与用作布线的导电膜同时形成用作天线的导电膜297。
另外，本实施例模式不局限于图20A和20B以及图21A和21B中所示的结构。上述实施例模式中所述的半导体器件可以任何方式与天线相组合，只要所述半导体器件装有天线就可以。
在下文中，将参照附图描述可在不接触的情况下交换数据的半导体器件的应用示例。
RFID标签80具有可在不接触的情况下交换数据的功能，并且具有电源电路81、时钟发生电路82、数据解调电路83、数据调制电路84、控制其他电路的控制电路85、存储电路86、以及天线87(图22A)。应该注意的是，存储电路的数量不局限于一个，也可为多个。可使用SRAM、闪速存储器、ROM、FeRAM、使用有机化合物层作为存储元件部分的存储器等。
作为无线电波从读/写器88中传输的信号在天线87处通过电磁感应被转换成AC电信号。电源电路81使用AC电信号产生电源电压并且使用电源布线将所述电源电压供给到每个电路。时钟发生电路82根据从天线87中输入的AC信号产生各种时钟信号，并且将所述时钟信号提供给控制电路85。解调电路83解调AC电信号并且将其提供给控制电路85。控制电路85根据所输入的信号执行各种算术处理。存储电路86储存控制电路85中所使用的程序、数据等，并且还可在算术处理时用作操作区域。之后，数据从控制电路85中被传输到调制电路84，并且可根据所述数据将负载调制从调制电路84供应到天线87。由于接收了作为无线电波供应到天线87的负载调制，读/写器88可读出数据。
另外，RFID标签可在未安装电源(电池组)的情况下通过无线电波向每个电路供应电源电压，或者在安装电源(电池组)的情况下通过无线电波和电源(电池组)向每个电路供应电源电压。
由于可使用上述实施例模式中所述的结构制造出可弯曲的RFID标签，因此可通过附着将RFID标签设在具有弯曲表面的物体上。
下面，将描述挠性RFID标签的应用的一个示例。包含显示部分321的便携式终端的侧面装有读/写器320，而物品322的侧面装有RFID标签323(图22B)。当将读/写器320保持在包含在物品322中的RFID标签323上时，诸如原材料、原产地、每个制造程序中的检查结果、分配历史、或物品说明等有关于物品322方面的信息被显示在显示部分321上。此外，当通过传送带输送产品326时，可使用读/写器324和设在产品326上的RFID标签325检查产品326(图22C)。因此，利用RFID作为系统，可容易地获得信息，并且可实现功能性的提高和系统的附加值。如上述实施例模式中所述的，甚至在RFID标签被附于具有弯曲表面的物体上时也可避免包含在RFID标签中的晶体管等损坏，并且还可提供可靠的RFID标签。
另外，作为上述可在不接触的情况下交换数据的半导体器件中的信号传输方法，可使用电磁耦合方法、电磁感应方法、微波方法等。可由专业人员结合考虑预期用途适当地选择传输系统，并且可根据传输方法提供最佳天线。
在使用例如电磁耦合方法或电磁感应方法(例如，13.56MHz波段)作为半导体器件中的信号传输方法的情况中，使用由于磁场强度中的变化所诱发的电磁感应。因此，以环形形状(例如，环形天线)或螺旋形状(例如，螺旋天线)形成用作天线的导电膜。
在使用例如微波方法(例如，UHF波段(860到960MHz波段)、2.45GHz波段等)作为半导体器件中的信号传输方法的情况中，诸如可结合考虑用于信号传输的电磁波的波长适当地设定用作天线的导电膜的长度等形状。例如，可以线性形状(例如，偶极天线)、平坦形状(例如，接线天线)、带状形状等形成用作天线的导电膜。用作天线的导电膜不局限于线性形状，并且可结合考虑电磁波的波长以曲线形状、曲折形状或其组合提供用作天线的导电膜。
下面，将参照附图描述安装有RFID标签的产品的管理方法的示例。
图30是示出了给定产品的定制产品管理系统的一个示例的框图。图30示出了一个系统的示例，其中当作为消费者的多个个人定购给定产品时，在根据产品的订货数据从制造商A和制造商B那里获得产品后，给定产品的控制中心将给定产品发送给所述个人。应该注意的是，这里为了简便起见描述了个人1到3定购产品的情况。
个人1到3可通过网络(诸如局域网)看到控制中心提供的给定产品的详细说明并且可定购期望的给定产品。应该注意的是，假定产品A和产品B的组合为给定产品。应该注意的是，产品A包含多个产品a1、a2、a3，......an，产品B包含多个产品b1、b2、b3，......bn。所述个人可组合产品A和产品B以外的期望产品作为给定产品。
例如，假定给定产品包括产品A(例如，茶具)和产品B(例如，茶叶)，产品A包含多个产品a1、a2、a3，......an，它们中的每个都具有不同的形状等，产品B包含多个产品b1、b2、b3，......bn，它们中的每个都是不同的品种。个人1到3从产品A和产品B中定购期望产品的组合作为给定产品。应该注意的是，这里示出了个人1定购作为a1和b1的组合的给定产品1的情况、个人2定购作为a2和b2的组合的给定产品2的情况、个人3定购作为a3和b3的组合的给定产品3的情况。
当控制中心接收了来自于个人1到3的订单之后，控制中心根据订货数据从制造商A和制造商B那里定购产品。制造商A根据从控制中心传来的订货数据A制造产品a1、a2、a3。在制造产品时，根据订货数据A，每个产品都装有RFID标签。相似地，制造商B也根据从控制中心传来的订货数据B制造产品b1、b2、b3，每个产品都装有RFID标签。应该注意的是，RFID标签的识别号码等被预先分配给控制中心所定购的产品，并被管理。之后，每个都装有RFID标签的产品(a1、a2、a3)和产品(b1、b2、b3)从制造商A和制造商B那里被发送到控制中心。
控制中心根据定制的产品数据将从制造商A和制造商B那里发送来的产品a1到a3与b1到b3组合为给定产品1(a1+b1)、给定产品2(a2+b2)、给定产品3(a3+b3)。应该注意的是，通过使用安装在a1到a3与b1到b3上的RFID标签，在不用检查内容物等的情况下可容易地识别各种产品，并且可将其组合为给定产品1到3。之后，控制中心分别将给定产品1到3发送给个人1到3。
在如上所述的将多个产品组合为一个给定产品的情况中，通过预先将RFID标签安装在将要组合的产品上，甚至在从不同的制造商那里订货的情况中，可以较少的人力通过使用RFID标签的识别容易地识别多个产品标签将其组合为期望的给定产品。另外，通过预先将被管理的RFID标签安装在将要制造的产品上，可有效地抑制从制造到售出期间产品的损失、被盗等，并且可降低成本。此外，通过使用上述实施例模式中所述的挠性RFID标签，可将RFID标签安装在各种产品(诸如具有弯曲表面的产品)上。
另外，除以上所述外挠性RFID标签的应用范围较为广泛，并且挠性RFID标签可应用于任何产品，只要它可在不用接触的情况下分清诸如物体的历史等信息，并且可用于制造、管理等方面。例如，RFID标签可被安在纸币、硬币、证券、证书、无记名债券、包装箱、书籍、记录媒体、自用物品、机动车、食品、服装、保健产品、日用品、药物、电子设备等上。下面将参照附图23A到23H描述其示例。
纸币和硬币是流通于市场的钞票并且在某一区域(现金收据)、纪念币等中包含一个有效标记。证券是指支票、有价证券、本票等(见图23A)。证书是指驾驶员的驾照、居留证件等(见图23B)。无记名债券是指印花、rice赠券、各种礼券等(见图23C)。包装箱是指用于食品容器等、塑料瓶等的包装纸(见图23D)。书籍是指硬皮书、平装书等(见图23E)。记录媒体是指DVD软件、录像磁带等(见图23F)。机动车是指诸如自行车、轮船等有轮车辆(见图23G)。自用物品是指包、眼镜等(见图23H)。食品是指食品、饮料等。服装是指衣物、鞋类等。保健产品是指医疗器械、保健装置等。日用品是指家具、照明设备等。药物是指药品、杀虫剂等。电子设备是指液晶显示器件、EL显示器件、电视机(电视机和平面屏幕电视机)、蜂窝电话等。
可通过为纸币、硬币、证券、证书、无记名债券等提供RFID标签而防伪。通过为包装箱、书籍、记录媒体、自用物品、食品、日用品、电子设备等提供RFID标签可提高检查系统、租用店中所使用的系统等的效率。通过为机动车、保健产品、药物等提供RFID标签可防伪或防盗；另外，在药物的情况中，可防止误食药物。通过将其附在所述物品表面或嵌在其中可将RFID标签安在前述物品上。例如，以书为例，RFID标签可被嵌在一张纸中；在用有机树脂制成的包装的情况中，RFID标签可被嵌在有机树脂中。通过使用具有上述实施例模式中所述的结构的RFID标签，甚至在将RFID标签安装在纸上等也可避免包含在RFID标签中的元件的损坏等。
如上所述的，通过为包装箱、记录媒体、自用物品、食品、服装、日用品、电子设备等提供RFID标签可提高检查系统、租用店中所使用的系统等的效率。另外，通过为机动车提供RFID标签可防伪或防盗。另外，通过将RFID标签植入到生物(诸如动物)中，可容易地识别个体生物。例如，通过将具有传感器的RFID标签植入到生物(诸如家畜)中，可容易地管理其健康状态，诸如当前体温、以及其出生年份、性别、品种等。
应该注意的是，本实施例模式可与上述实施例模式自由组合。
(实施例模式6)
在该实施例模式中，参照附图对将在上述实施例中描述的半导体器件应用到显示器件中的情况的一个示例进行描述。
这里，其中像素区域401和驱动器电路402和403被设置在挠性衬底400上的显示器件作为一个示例被给出(图24A)。
像素区域401具有用作信号线的布线405a和405b、用作电源线的布线406a和406b以及用作扫描线并且沿着垂直于布线405a、405b、406a和406b的方向延伸的布线423，并且薄膜晶体管(TFT)421和422和像素部分407被提供以被用作信号线的布线、用作电源线的布线以及用作扫描线的布线包围。另外，弯曲部分404被提供在像素部分之间(图24B)。如果提供弯曲部分404，当显示器件弯曲(当应力被施加在显示器件上时)时，弯曲部分404选择性地弯曲，并且在弯曲部分中选择性地产生应变。
这里，TFT421的源极区和漏极区中的一个与布线405b相连，另一个与TFT422的栅极相连。另外，TFT422的源极区和漏极区中的一个与布线406b相连，另一个与像素部分407相连。另外，弯曲部分404被提供在布线406a和布线405a之间。
接着，图25A和25B中示出了沿着图24B的线o-p线的横截面结构。
TFT422被提供在衬底400上，并且TFT422的源极区和漏极区中的一个与布线406b相连，另一个与像素部分407相连。像素部分407具有像素电极411、发光层412以及对置电极413，TFT422的源极区和漏极区中的另一个与像素电极411相连。另外，开口441在像素部分之间充填有作为弯曲部分404的弯曲材料442。通过为该开口充填比绝缘膜431至435的叠层主体更容易弯曲的材料来提供弯曲材料422(图25A)。例如，可利用具有比绝缘膜431至435的叠层主体更低弹性模数的材料、更高可塑性的材料和更低玻璃转化点的材料提供弯曲材料442。附图标记410表示对置的衬底。
应该注意的是，弯曲材料442不限于上述结构，并且可在去除绝缘膜431至435中的任何一个后被提供。例如，如图25B中所示，可使用这样一种结构，其中由比绝缘膜431至434的叠层主体更容易弯曲的材料制成的弯曲材料444被提供在开口443中，所述开口443是通过去除绝缘膜431至434来提供的，接着在其上提供绝缘膜435。应该注意的是，开口441和443作为间隔(间隙)被留下，并且不设有弯曲材料442和444。
接着，参照附图对一种用于制造上述显示器件的方法的一个示例进行简述。
首先，分离层171形成在衬底170上，包括绝缘膜431、晶体管422、绝缘膜432和433、布线405a和405b、与晶体管422源极或者漏极区相连的布线、像素电极411和绝缘膜434在内的元件形成层445形成在分离层171上(图26A)。特别是，薄膜晶体管422形成在分离层171上，并且绝缘膜431形成在它们之间；形成绝缘膜433以覆盖晶体管422；布线405a和405b、像素电极411和与薄膜晶体管422的杂质区域相连的导电膜形成在绝缘膜433上；以及形成绝缘膜434以覆盖像素电极411的端部。
接着，元件形成层445与衬底170分离。这里，在利用激光选择性地照射元件形成层445形成开口446a至446c后，利用物理作用力使得元件形成层445与衬底170分离。作为另一种分离方法，在通过选择性的去除绝缘膜431至434形成开口446a至446c而暴露分离层171后，通过将蚀刻剂引入开口446a至446c中来去除分离层171(图26B)。可完全去除分离层171；但是，这里以部分保留的方式去除分离层171。
接着，粘合剂膜177附于绝缘膜434表面，并且元件形成层445与衬底170分离(图26C)。这里，衬底170与元件形成层445的绝缘膜431相连，并且分离层被部分保留；因此，利用一种物理方法使得元件形成层445与衬底170分离。
接着，元件形成层445中与衬底170分离一侧的表面附于类似薄膜的衬底151以分离薄膜177(图27A)。
接着，发光层412、对置电极413和弯曲材料444a和444c选择性地形成在像素电极411上(图27B)。可在形成弯曲材料444a至444c之前或者之后，形成发光层412和对置电极413。另外，开口446a至446c作为间隔被留下，并且不设有弯曲材料444a和444c。可利用微滴排放方法或者诸如丝网印刷方法或者照相凹版印刷方法的印刷方法选择性地形成发光层412和对置电极413。这里，利用微滴排放方法选择性地形成发光层412和对置电极413。在形成可进行彩色显示的显示器件的情况下，发出R、G和B三种颜色的光的发光层分别选择性地被形成。由于可利用微滴排放方法或者印刷方法形成发光层来减少被浪费的材料，因此可减小费用。
接着，在形成绝缘膜435以覆盖对置电极413后，利用衬底151和衬底159进行密封(图27C)。
通过上述步骤，可形成挠性显示器件。应该注意的是，可通过在形成图27C中的绝缘膜435后并且在不形成图27B中的弯曲材料的情况下形成弯曲材料444a至444c来形成图25A中所示的显示器件。
应该注意的是，这里其中元件形成层被设置在诸如玻璃衬底的刚性衬底上接着元件形成层被分离并且被设置在挠性衬底上的方法作为一种用于制造显示器件的方法被描述。但是，本发明的用于制造显示器件的方法不限于此。例如，在玻璃衬底或者硅等半导体衬底上提供元件形成层后，可通过研磨处理或者抛光处理使得玻璃衬底或者硅等半导体衬底变薄。在这种情况下，可在不进行分离的情况下制造挠性显示器件。
接着，参照附图对利用上述挠性半导体器件制造的显示器件的应用进行描述。
图28A示出了一种显示器，它包括主体4101、支撑装置4102、显示部分4103等。利用挠性衬底形成显示部分4103，挠性衬底可实现轻重量和薄的显示器。另外，显示部分4103可为曲线形或者可从支撑装置上拆下并且挂在墙壁上。可利用在用于显示部分4103、电路等的本实施例模式或者上述实施例模式所描述的挠性半导体器件来制造挠性显示器。
图28B示出了可被卷绕的大尺寸显示器，它包括主体4201、显示部分4202等。由于利用挠性衬底形成主体4201和显示部分4202，因此显示器可在弯曲或者卷绕状态下被携带。可利用在用于显示部分4202、电路等的本实施例模式或者上述实施例模式所描述的挠性半导体器件来制造挠性显示器。
图28C示出了片状计算机，它包括主体4401和显示部分4402、键盘4403、触控板4404、外部连接端口4405、电源插头4406等。利用挠性衬底形成显示部分4402，挠性衬底可实现轻重量和薄的计算机。另外，如果电源插头4406的一部分设有存放空间，那么显示部分4402可被卷绕和存储。可利用在用于显示部分4402、电路等的本实施例模式或者上述实施例模式所描述的挠性半导体器件来制造挠性、轻重量和薄的计算机。
图28D示出了具有20英寸至80英寸大尺寸显示部分的显示器，它包括主体部分4300、作为操作部分的键盘4301、显示部分4302、扬声器4303等。利用挠性衬底形成显示部分4302，在键盘4301被拆下的情况下主体4300可在弯曲或者卷绕状态下被携带。可利用在用于显示部分4302、电路等的本实施例模式或者上述实施例模式所描述的挠性半导体器件来制造挠性、轻重量和薄的大尺寸显示器。
图28E示出了一种电子书，它包括主体4501、显示部分4502、操作键4503等。另外，调制解调器可被装在主体4501中。利用挠性衬底形成显示部分4502并且显示部分4502可被弯曲。另外，显示部分4502可显示运动图像以及诸如字符的静止图像。可利用在用于显示部分4502、电路等的本实施例模式或者上述实施例模式所描述的挠性半导体器件来制造挠性、轻重量和薄的电子书。
图28F示出了一种IC卡，它包括主体4601、显示部分4602、连接端子4603等。由于利用挠性衬底将显示部分4602制造成轻重量的薄片形，因此可通过附着使其形成在卡表面上。当IC卡可在不接触的情况下接收数据的情况下，从外部获得的信息可被显示在显示部分4602上。可利用在用于显示部分4602、电路等的本实施例模式或者上述实施例模式所描述的挠性半导体器件来制造挠性、轻重量和薄的IC卡。
如上所述，本发明的应用范围很宽以致于本发明可用于各领域的电子设备或者信息显示器件。应该注意的是，本实施例模式可与上述实施例模式自由组合。

Claims (54)

1.一种半导体器件，包括：
设置在挠性衬底上的多个晶体管，每个所述晶体管都包括半导体膜、和以与所述半导体膜之间具有栅绝缘膜的方式设置在所述半导体膜上的栅电极；
被设置成用于覆盖所述栅电极的层间绝缘膜；以及
设在所述多个晶体管之间的弯曲部分，
其中，所述弯曲部分为设置在所述层间绝缘膜中的间隔。
2.一种半导体器件，包括：
设置在挠性衬底上的多个晶体管，每个所述晶体管都包括半导体膜、和以与所述半导体膜之间具有栅绝缘膜的方式设置在所述半导体膜上的栅电极；
被设置成用于覆盖所述栅电极的层间绝缘膜；以及
设在所述多个晶体管之间的弯曲部分，
其中，所述弯曲部分是通过用具有比所述层间绝缘膜更低弹性模数的材料填充形成在所述层间绝缘膜中的开口而提供的。
3.一种半导体器件，包括：
设置在挠性衬底上的多个晶体管，每个所述晶体管都包括半导体膜、和以与所述半导体膜之间具有栅绝缘膜的方式设置在所述半导体膜上的栅电极；
被设置成用于覆盖所述栅电极的层间绝缘膜；以及
设在所述多个晶体管之间的弯曲部分，
其中，所述弯曲部分是通过用具有比所述层间绝缘膜更低玻璃化转变点的材料填充形成在所述层间绝缘膜中的开口而提供的。
4.一种半导体器件，包括：
设置在挠性衬底上的多个晶体管，每个所述晶体管都包括半导体膜、和以与所述半导体膜之间具有栅绝缘膜的方式设置在所述半导体膜上的栅电极；
被设置成用于覆盖所述栅电极的层间绝缘膜；以及
设在所述多个晶体管之间的弯曲部分，
其中，所述弯曲部分是通过用具有比所述层间绝缘膜更高可塑性的材料填充形成在所述层间绝缘膜中的开口而提供的。
5.一种半导体器件，包括：
设置在挠性衬底上的多个晶体管，每个所述晶体管都包括半导体膜、和以与所述半导体膜之间具有栅绝缘膜的方式设置在所述半导体膜上的栅电极；
被设置成用于覆盖所述栅电极的层间绝缘膜；
设置在第一绝缘膜上并且与所述晶体管的源极区或者漏极区电连接的第一导电膜；
覆盖所述第一导电膜的第二绝缘膜；
形成在所述第二绝缘膜上并用作天线的第二导电膜；
覆盖所述用作天线的第二导电膜的第三绝缘膜；以及
设在所述多个晶体管之间的弯曲部分，
其中，所述弯曲部分为设置在所述第一绝缘膜、第二绝缘膜和第三绝缘膜中的间隔。
6.一种半导体器件，包括：
设置在挠性衬底上的多个晶体管，每个所述晶体管都包括半导体膜、和以与所述半导体膜之间具有栅绝缘膜的方式设置在所述半导体膜上的栅电极；
被设置成用于覆盖所述栅电极的层间绝缘膜；
设置在第一绝缘膜上并且与所述晶体管的源极区或者漏极区电连接的第一导电膜；
覆盖所述第一导电膜的第二绝缘膜；
形成在所述第二绝缘膜上并用作天线的第二导电膜；
覆盖所述用作天线的第二导电膜的第三绝缘膜；以及
设在所述多个晶体管之间的弯曲部分，
其中，所述弯曲部分是通过用具有比所述第一绝缘膜、第二绝缘膜和第三绝缘膜更低弹性模数的材料填充形成在所述第一绝缘膜、第二绝缘膜和第三绝缘膜中的开口而提供的。
7.一种半导体器件，包括：
设置在挠性衬底上的多个晶体管，每个所述晶体管都包括半导体膜、和以与所述半导体膜之间具有栅绝缘膜的方式设置在所述半导体膜上的栅电极；
被设置成用于覆盖所述栅电极的层间绝缘膜；
设置在第一绝缘膜上并且与所述晶体管的源极区或者漏极区电连接的第一导电膜；
覆盖所述第一导电膜的第二绝缘膜；
形成在所述第二绝缘膜上并用作天线的第二导电膜；
覆盖所述用作天线的第二导电膜的第三绝缘膜；以及
设在所述多个晶体管之间的弯曲部分，
其中，所述弯曲部分是通过用具有比所述第一绝缘膜、第二绝缘膜和第三绝缘膜更低玻璃化转变点的材料填充形成在所述第一绝缘膜、第二绝缘膜和第三绝缘膜中的开口而提供的。
8.一种半导体器件，包括：
设置在挠性衬底上的多个晶体管，每个所述晶体管都包括半导体膜、和以与所述半导体膜之间具有栅绝缘膜的方式设置在所述半导体膜上的栅电极；
被设置成用于覆盖所述栅电极的层间绝缘膜；
设置在第一绝缘膜上并且与所述晶体管的源极区或者漏极区电连接的第一导电膜；
覆盖所述第一导电膜的第二绝缘膜；
形成在所述第二绝缘膜上并用作天线的第二导电膜；
覆盖所述用作天线的第二导电膜的第三绝缘膜；以及
设在所述多个晶体管之间的弯曲部分，
其中，所述弯曲部分是通过用具有比第一绝缘膜、第二绝缘膜和第三绝缘膜更高可塑性的材料填充形成在第一绝缘膜、第二绝缘膜和第三绝缘膜中的开口而提供的。
9.如权利要求1所述的半导体器件，
其中，至少一个所述晶体管为薄膜晶体管。
10.如权利要求1所述的半导体器件，
其中，至少一个所述晶体管为其中沟道区被设在单晶半导体膜中的场效应晶体管。
11.如权利要求1所述的半导体器件，
其中，至少一个所述晶体管为有机晶体管。
12.一种制造半导体器件的方法，包括以下步骤：
在第一衬底上形成分离层；
在所述分离层上形成第一绝缘膜；
在所述第一绝缘膜上形成薄膜晶体管；
形成第二绝缘膜以覆盖所述薄膜晶体管；
在所述第二绝缘膜上形成与所述薄膜晶体管电连接的导电膜；
形成第三绝缘膜以覆盖所述第二绝缘膜和导电膜；
在所述第二绝缘膜和第三绝缘膜中选择性地形成第一开口；
为第一开口提供具有比所述第二绝缘膜和第三绝缘膜的弹性模数更低弹性模数的材料；
选择性地通过在所述第一绝缘膜、第二绝缘膜和第三绝缘膜中形成第二开口而暴露分离层；
通过将具有粘合表面的膜附于所述第三绝缘膜的表面而将所述分离层和第一衬底与所述第一绝缘膜相分离；以及
将所述第一绝缘膜固定于第二衬底。
13.一种制造半导体器件的方法，包括以下步骤：
在第一衬底上形成分离层；
在所述分离层上形成第一绝缘膜；
在所述第一绝缘膜上形成薄膜晶体管；
形成第二绝缘膜以覆盖所述薄膜晶体管；
在所述第二绝缘膜上形成与所述薄膜晶体管电连接的导电膜；
形成第三绝缘膜以覆盖所述第二绝缘膜和导电膜；
在所述第二绝缘膜和第三绝缘膜中选择性地形成第一开口；
为第一开口提供具有比所述第二绝缘膜和第三绝缘膜更低玻璃化转变点的材料；
选择性地通过在所述第一绝缘膜、第二绝缘膜和第三绝缘膜中形成第二开口而暴露所述分离层；
通过将具有粘合表面的膜附于所述第三绝缘膜的表面而将所述分离层和第一衬底与所述第一绝缘膜相分离；以及
将所述第一绝缘膜固定于第二衬底。
14.一种制造半导体器件的方法，包括以下步骤：
在第一衬底上形成分离层；
在所述分离层上形成第一绝缘膜；
在所述第一绝缘膜上形成薄膜晶体管；
形成第二绝缘膜以覆盖所述薄膜晶体管；
在所述第二绝缘膜上形成与所述薄膜晶体管电连接的导电膜；
形成第三绝缘膜以覆盖所述第二绝缘膜和导电膜；
在所述第二绝缘膜和第三绝缘膜中选择性地形成第一开口；
为第一开口提供具有比所述第二绝缘膜和第三绝缘膜更高可塑性的材料；
选择性地通过在所述第一绝缘膜、第二绝缘膜和第三绝缘膜中形成第二开口而暴露所述分离层；
通过将具有粘合表面的膜附于所述第三绝缘膜的表面而将所述分离层和第一衬底与所述第一绝缘膜相分离；以及
将所述第一绝缘膜固定于第二衬底。
15.如权利要求12所述的制造半导体器件的方法，
其中，挠性衬底用作所述第二衬底。
16.一种制造半导体器件的方法，包括以下步骤：
在形成有导电膜图案的衬底上通过附着来设置多个集成电路以使得所述集成电路与所述导电膜图案电连接，每个所述集成电路都具有晶体管；
形成绝缘膜以覆盖所述多个集成电路；以及
在位于所述多个集成电路之间的一部分所述绝缘膜中形成凹陷。
17.一种制造半导体器件的方法，包括以下步骤：
在形成有导电膜图案的衬底上通过附着来设置多个集成电路以使得所述集成电路与所述导电膜图案电连接，每个所述集成电路都具有晶体管；
形成绝缘膜以覆盖所述多个集成电路；
在位于所述多个集成电路之间的一部分所述绝缘膜中形成凹陷；以及
为所述凹陷提供具有比绝缘膜的弹性模数更低弹性模数的材料。
18.一种制造半导体器件的方法，包括以下步骤：
在形成有导电膜图案的衬底上通过附着来设置多个集成电路以使得所述集成电路与所述导电膜图案电连接，每个所述集成电路都具有晶体管；
形成绝缘膜以覆盖所述多个集成电路；
在位于所述多个集成电路之间的一部分所述绝缘膜中形成凹陷；以及
为所述凹陷提供具有比所述绝缘膜更低玻璃化转变点的材料。
19.一种制造半导体器件的方法，包括以下步骤：
在形成有导电膜图案的衬底上通过附着来设置多个集成电路以使得所述集成电路与所述导电膜图案电连接，每个所述集成电路都具有晶体管；
形成绝缘膜以覆盖所述多个集成电路；
在位于所述多个集成电路之间的一部分所述绝缘膜中形成凹陷；以及
为所述凹陷提供具有比所述绝缘膜更高可塑性的材料。
20.如权利要求16所述的制造半导体器件的方法，
其中，用作天线的导电膜形成为所述导电膜图案。
21.如权利要求16所述的制造半导体器件的方法，
其中，电源电路、时钟发生电路、解调电路、调制电路、存储电路和控制电路中的至少一个作为所述集成电路被提供。
22.一种制造半导体器件的方法，包括以下步骤：
通过附着在衬底上设置多个集成电路，每个所述集成电路都具有晶体管；
形成与所述多个集成电路电连接的导电膜；
形成绝缘膜以覆盖所述多个集成电路；以及
在位于所述多个集成电路之间的一部分所述绝缘膜中形成凹陷。
23.一种制造半导体器件的方法，包括以下步骤：
通过附着在衬底上设置多个集成电路，每个所述集成电路都具有晶体管；
形成与所述多个集成电路电连接的导电膜；
形成绝缘膜以覆盖所述多个集成电路；
在位于所述多个集成电路之间的一部分所述绝缘膜中形成凹陷；以及
为所述凹陷提供具有比所述绝缘膜的弹性模数更低弹性模数的材料。
24.一种制造半导体器件的方法，包括以下步骤：
通过附着在衬底上设置多个集成电路，每个所述集成电路都具有晶体管；
形成与所述多个集成电路电连接的导电膜；
形成绝缘膜以覆盖所述多个集成电路；
在位于所述多个集成电路之间的一部分所述绝缘膜中形成凹陷；以及
为所述凹陷提供具有比所述绝缘膜更低玻璃化转变点的材料。
25.一种制造半导体器件的方法，包括以下步骤：
通过附着在衬底上设置多个集成电路，每个所述集成电路都具有晶体管；
形成与所述多个集成电路电连接的导电膜；
形成绝缘膜以覆盖所述多个集成电路；
在位于所述多个集成电路之间的一部分所述绝缘膜中形成凹陷；以及
为所述凹陷提供具有比所述绝缘膜更高可塑性的材料。
26.如权利要求2所述的半导体器件，
其中，至少一个所述晶体管为薄膜晶体管。
27.如权利要求2所述的半导体器件，
其中，至少一个所述晶体管为其中沟道区被设在单晶半导体膜中的场效应晶体管。
28.如权利要求2所述的半导体器件，
其中，至少一个所述晶体管为有机晶体管。
29.如权利要求3所述的半导体器件，
其中，至少一个所述晶体管为薄膜晶体管。
30.如权利要求3所述的半导体器件，
其中，至少一个所述晶体管为其中沟道区被设在单晶半导体膜中的场效应晶体管。
31.如权利要求3所述的半导体器件，
其中，至少一个所述晶体管为有机晶体管。
32.如权利要求4所述的半导体器件，
其中，至少一个所述晶体管为薄膜晶体管。
33.如权利要求4所述的半导体器件，
其中，至少一个所述晶体管为其中沟道区被设在单晶半导体膜中的场效应晶体管。
34.如权利要求4所述的半导体器件，
其中，至少一个所述晶体管为有机晶体管。
35.如权利要求5所述的半导体器件，
其中，至少一个所述晶体管为薄膜晶体管。
36.如权利要求5所述的半导体器件，
其中，至少一个所述晶体管为其中沟道区被设在单晶半导体膜中的场效应晶体管。
37.如权利要求5所述的半导体器件，
其中，至少一个所述晶体管为有机晶体管。
38.如权利要求6所述的半导体器件，
其中，至少一个所述晶体管为薄膜晶体管。
39.如权利要求6所述的半导体器件，
其中，至少一个所述晶体管为其中沟道区被设在单晶半导体膜中的场效应晶体管。
40.如权利要求6所述的半导体器件，
其中，至少一个所述晶体管为有机晶体管。
41.如权利要求7所述的半导体器件，
其中，至少一个所述晶体管为薄膜晶体管。
42.如权利要求7所述的半导体器件，
其中，至少一个所述晶体管为其中沟道区被设在单晶半导体膜中的场效应晶体管。
43.如权利要求7所述的半导体器件，
其中，至少一个所述晶体管为有机晶体管。
44.如权利要求8所述的半导体器件，
其中，至少一个所述晶体管为薄膜晶体管。
45.如权利要求8所述的半导体器件，
其中，至少一个所述晶体管为其中沟道区被设在单晶半导体膜中的场效应晶体管。
46.如权利要求8所述的半导体器件，
其中，至少一个所述晶体管为有机晶体管。
47.如权利要求13所述的制造半导体器件的方法，
其中，挠性衬底用作所述第二衬底。
48.如权利要求14所述的制造半导体器件的方法，
其中，挠性衬底用作所述第二衬底。
49.如权利要求17所述的制造半导体器件的方法，
其中，用作天线的导电膜形成为所述导电膜图案。
50.如权利要求17所述的制造半导体器件的方法，
其中，电源电路、时钟发生电路、解调电路、调制电路、存储电路和控制电路中的至少一个作为所述集成电路被提供。
51.如权利要求18所述的制造半导体器件的方法，
其中，用作天线的导电膜形成为所述导电膜图案。
52.如权利要求18所述的制造半导体器件的方法，
其中，电源电路、时钟发生电路、解调电路、调制电路、存储电路和控制电路中的至少一个作为所述集成电路被提供。
53.如权利要求19所述的制造半导体器件的方法，
其中，用作天线的导电膜形成为所述导电膜图案。
54.如权利要求19所述的制造半导体器件的方法，
其中，电源电路、时钟发生电路、解调电路、调制电路、存储电路和控制电路中的至少一个作为所述集成电路被提供。
CNB2006100514208A 2005-02-25 2006-02-24 半导体器件及其制造方法 Active CN100573881C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005051867 2005-02-25
JP2005051867 2005-02-25

Publications (2)

Publication Number Publication Date
CN1832179A true CN1832179A (zh) 2006-09-13
CN100573881C CN100573881C (zh) 2009-12-23

Family

ID=36969892

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100514208A Active CN100573881C (zh) 2005-02-25 2006-02-24 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US7566633B2 (zh)
JP (4) JP5509259B2 (zh)
CN (1) CN100573881C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169964A (zh) * 2010-01-20 2011-08-31 株式会社半导体能源研究所 发光装置、柔性发光装置、电子设备、照明装置、以及发光装置和柔性发光装置的制造方法
US8043936B2 (en) 2006-09-29 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8581265B2 (en) 2008-10-16 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device including substrate having flexibility
CN104241544A (zh) * 2013-06-17 2014-12-24 三星显示有限公司 阵列衬底
CN104597651A (zh) * 2009-05-02 2015-05-06 株式会社半导体能源研究所 显示设备
CN104752365A (zh) * 2013-12-27 2015-07-01 昆山国显光电有限公司 一种柔性显示器及其制备方法
CN107710313A (zh) * 2015-06-18 2018-02-16 夏普株式会社 柔性电子器件和柔性电子器件的制造方法
CN108847134A (zh) * 2018-06-13 2018-11-20 云谷（固安）科技有限公司 一种可拉伸显示屏装置及其制造方法
CN109378327A (zh) * 2018-09-26 2019-02-22 云谷（固安）科技有限公司 显示面板及显示装置
CN111788697A (zh) * 2018-03-06 2020-10-16 株式会社半导体能源研究所 半导体装置
CN114137754A (zh) * 2021-11-30 2022-03-04 绵阳惠科光电科技有限公司 曲面屏及显示装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020661B1 (ko) 2004-06-02 2011-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7651932B2 (en) * 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
WO2006129741A1 (en) * 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7652214B2 (en) * 2005-11-02 2010-01-26 Panasonic Corporation Electronic component package
JP2007256914A (ja) * 2006-02-21 2007-10-04 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電子機器
JP2008066567A (ja) * 2006-09-08 2008-03-21 Ricoh Co Ltd 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US7941919B2 (en) * 2007-01-29 2011-05-17 Board Of Regents, The University Of Texas System Method of assembling an electronic textile
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7973316B2 (en) * 2007-03-26 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7851804B2 (en) * 2007-05-17 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI423519B (zh) * 2007-09-04 2014-01-11 Mitsubishi Electric Corp Radio frequency identification tag
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201921700A (zh) * 2008-11-07 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102138191B1 (ko) 2009-05-02 2020-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
KR20120068772A (ko) 2009-09-16 2012-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101174834B1 (ko) 2012-04-05 2012-08-17 주식회사 다보씨앤엠 공정필름을 이용한 필름형 디스플레이 기판의 제조방법 및 이에 사용되는 필름형 디스플레이 기판 제조용 공정필름
KR102481056B1 (ko) 2012-08-10 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치
TWI613709B (zh) * 2013-02-20 2018-02-01 財團法人工業技術研究院 半導體元件結構及其製造方法與應用其之畫素結構
JP2014182306A (ja) * 2013-03-19 2014-09-29 Japan Display Inc 表示装置、電子機器及び表示装置の製造方法
US9209207B2 (en) 2013-04-09 2015-12-08 Apple Inc. Flexible display with bent edge regions
KR20230003640A (ko) * 2013-04-15 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US11145838B2 (en) 2013-05-21 2021-10-12 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US9203050B2 (en) 2013-05-21 2015-12-01 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US9269914B2 (en) 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
KR102224416B1 (ko) 2013-08-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법
TWI777433B (zh) 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
CN103545321B (zh) * 2013-11-11 2017-03-15 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
US9427949B2 (en) 2013-12-03 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and stack manufacturing apparatus
KR102107456B1 (ko) * 2013-12-10 2020-05-08 삼성디스플레이 주식회사 플렉시블 표시 장치 및 이의 제조 방법
JP6549150B2 (ja) * 2014-01-06 2019-07-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． コンフォーマル電子デバイスの封入方法
KR102368997B1 (ko) 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
WO2016059497A1 (en) 2014-10-17 2016-04-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, module, electronic device, and method for manufacturing light-emitting device
KR102524983B1 (ko) * 2014-11-28 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
KR102343656B1 (ko) 2015-01-15 2021-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102632066B1 (ko) 2015-07-30 2024-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 제작 방법, 발광 장치, 모듈, 및 전자 기기
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
JP2017147044A (ja) * 2016-02-15 2017-08-24 株式会社ジャパンディスプレイ 表示装置、および表示装置の作製方法
JP6715708B2 (ja) * 2016-07-08 2020-07-01 株式会社ジャパンディスプレイ 表示装置
US10217957B2 (en) 2016-10-13 2019-02-26 Sharp Kabushiki Kaisha Organic EL display device and method of manufacturing organic EL display device
CN106585069A (zh) * 2016-12-23 2017-04-26 武汉华星光电技术有限公司 柔性基板、面板及丝网印刷机制作柔性基板、面板的方法
US11152580B2 (en) 2017-03-30 2021-10-19 Sharp Kabushiki Kaisha Flexible display device
TWI645389B (zh) * 2017-11-15 2018-12-21 友達光電股份有限公司 可撓性電子裝置
CN109686251B (zh) * 2018-12-25 2021-12-31 厦门天马微电子有限公司 一种柔性显示面板及显示装置
CN110028908A (zh) * 2018-12-25 2019-07-19 瑞声科技(新加坡)有限公司 玻璃软膜结构及其制作方法
CN110028909A (zh) * 2018-12-25 2019-07-19 瑞声科技(新加坡)有限公司 玻璃软膜结构及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法，及び薄膜太陽電池
DE69739368D1 (de) * 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
US6199533B1 (en) * 1999-02-01 2001-03-13 Cummins Engine Company, Inc. Pilot valve controlled three-way fuel injection control valve assembly
DE60014377T2 (de) 1999-02-24 2006-03-02 Hitachi Maxell, Ltd., Ibaraki Integrierte schaltung und ihre herstellung, und auf einem informationsträger montierte integrierte schaltung
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US20010053559A1 (en) 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
JP2002083866A (ja) * 2000-09-07 2002-03-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CA2438603C (en) * 2001-02-16 2007-10-09 Ignis Innovation Inc. Flexible display device
GB0108309D0 (en) * 2001-04-03 2001-05-23 Koninkl Philips Electronics Nv Matrix array devices with flexible substrates
DE10122324A1 (de) * 2001-05-08 2002-11-14 Philips Corp Intellectual Pty Flexible integrierte monolithische Schaltung
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6887650B2 (en) 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4566578B2 (ja) * 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP4748943B2 (ja) * 2003-02-28 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2005032979A (ja) * 2003-07-14 2005-02-03 Canon Inc 有機薄膜トランジスタおよびその製造方法
KR101137797B1 (ko) 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP4060289B2 (ja) * 2004-05-26 2008-03-12 株式会社半導体エネルギー研究所 携帯型コンピュータ

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054141B2 (en) 2006-09-29 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8043936B2 (en) 2006-09-29 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8048770B2 (en) 2006-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8048777B2 (en) 2006-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101399179B (zh) * 2006-09-29 2012-09-05 株式会社半导体能源研究所 半导体装置的制造方法
US9117976B2 (en) 2008-10-16 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device
US10340319B2 (en) 2008-10-16 2019-07-02 Semiconductor Energy Laboratory Co., Ltd. Organic light-emitting device having a color filter
US11930668B2 (en) 2008-10-16 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device and EL module including transparent conductive film
US11189676B2 (en) 2008-10-16 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having fluorescent and phosphorescent materials
CN101728420B (zh) * 2008-10-16 2014-11-19 株式会社半导体能源研究所 柔性发光装置、电子设备及柔性发光装置的制造方法
US8581265B2 (en) 2008-10-16 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device including substrate having flexibility
US9793329B2 (en) 2008-10-16 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Display device including light-emitting layer
US10580796B2 (en) 2009-05-02 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Display device
US11809030B2 (en) 2009-05-02 2023-11-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US11598982B2 (en) 2009-05-02 2023-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device
CN104597651B (zh) * 2009-05-02 2017-12-05 株式会社半导体能源研究所 显示设备
CN104597651A (zh) * 2009-05-02 2015-05-06 株式会社半导体能源研究所 显示设备
US9980389B2 (en) 2009-05-02 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Display device
US11215858B2 (en) 2009-05-02 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102169964A (zh) * 2010-01-20 2011-08-31 株式会社半导体能源研究所 发光装置、柔性发光装置、电子设备、照明装置、以及发光装置和柔性发光装置的制造方法
CN102169964B (zh) * 2010-01-20 2016-01-20 株式会社半导体能源研究所 发光装置、柔性发光装置、电子设备、照明装置、以及发光装置和柔性发光装置的制造方法
US9000443B2 (en) 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, lighting apparatus, and method of manufacturing light-emitting device and flexible-light emitting device
CN109378319A (zh) * 2013-06-17 2019-02-22 三星显示有限公司 阵列衬底
CN109378319B (zh) * 2013-06-17 2023-10-24 三星显示有限公司 阵列衬底
US11264408B2 (en) 2013-06-17 2022-03-01 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
CN104241544A (zh) * 2013-06-17 2014-12-24 三星显示有限公司 阵列衬底
CN104752365A (zh) * 2013-12-27 2015-07-01 昆山国显光电有限公司 一种柔性显示器及其制备方法
CN107710313A (zh) * 2015-06-18 2018-02-16 夏普株式会社 柔性电子器件和柔性电子器件的制造方法
CN107710313B (zh) * 2015-06-18 2020-01-10 夏普株式会社 柔性电子器件和柔性电子器件的制造方法
CN111788697A (zh) * 2018-03-06 2020-10-16 株式会社半导体能源研究所 半导体装置
CN108847134A (zh) * 2018-06-13 2018-11-20 云谷（固安）科技有限公司 一种可拉伸显示屏装置及其制造方法
CN109378327A (zh) * 2018-09-26 2019-02-22 云谷（固安）科技有限公司 显示面板及显示装置
CN114137754A (zh) * 2021-11-30 2022-03-04 绵阳惠科光电科技有限公司 曲面屏及显示装置
US11782301B2 (en) 2021-11-30 2023-10-10 Mianyang Hkc Optoelectronics Technology Co., Ltd Curved screen and display device

Also Published As

Publication number Publication date
JP5732514B2 (ja) 2015-06-10
JP5703362B2 (ja) 2015-04-15
CN100573881C (zh) 2009-12-23
JP2012227530A (ja) 2012-11-15
US20060202206A1 (en) 2006-09-14
JP2014068029A (ja) 2014-04-17
JP2014068028A (ja) 2014-04-17
US7566633B2 (en) 2009-07-28
JP5509259B2 (ja) 2014-06-04
JP2015062252A (ja) 2015-04-02
US7906784B2 (en) 2011-03-15
JP5918837B2 (ja) 2016-05-18
US20090194771A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
CN1832179A (zh) 半导体器件及其制造方法
CN1905164A (zh) 半导体装置及其制造方法
CN1808689A (zh) 半导体器件制作方法
JP2006270077A (ja) 半導体装置およびその作製方法
CN1753166A (zh) 半导体器件及其制造方法和电器
CN1870233A (zh) 半导体器件及其制造方法
CN1874060A (zh) 天线制造方法和半导体装置制造方法
CN101064348A (zh) 半导体器件及半导体器件的制造方法
CN1934707A (zh) 制造集成电路的方法
CN1894796A (zh) 薄膜集成电路器件的制造方法,非接触薄膜集成电路器件及其制造方法,以及包含非接触薄膜集成电路器件的id标签和硬币
CN1925155A (zh) 集成电路装置
CN101064247A (zh) 半导体装置的制造方法
CN1893003A (zh) 布线衬底以及半导体装置的制造方法
CN1947132A (zh) 产品管理系统
CN1893023A (zh) 半导体器件的制造方法
CN1873950A (zh) 半导体装置及其制造方法
CN1922727A (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
CN1925109A (zh) 半导体器件的制造方法
CN1910600A (zh) Id标记、id卡和id标签
CN1832151A (zh) 具有图案的衬底及其制造方法，和半导体器件及其制造方法
CN1918708A (zh) 半导体装置
CN1993829A (zh) 层压系统
CN101034719A (zh) 半导体装置及其制造方法
CN1815699A (zh) 具有导电层的衬底的制造方法和半导体器件的制造方法
CN1976011A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant