CN1838065A - 数据传输控制装置及电子设备 - Google Patents

数据传输控制装置及电子设备 Download PDF

Info

Publication number
CN1838065A
CN1838065A CNA2006100653910A CN200610065391A CN1838065A CN 1838065 A CN1838065 A CN 1838065A CN A2006100653910 A CNA2006100653910 A CN A2006100653910A CN 200610065391 A CN200610065391 A CN 200610065391A CN 1838065 A CN1838065 A CN 1838065A
Authority
CN
China
Prior art keywords
bag
data transfer
signal
request
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100653910A
Other languages
English (en)
Other versions
CN100386718C (zh
Inventor
本田裕康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1838065A publication Critical patent/CN1838065A/zh
Application granted granted Critical
Publication of CN100386718C publication Critical patent/CN100386718C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems

Abstract

本发明公开了一种能够高效地将显示驱动器输出的垂直同步信号传输到对方装置的数据传输控制装置以及包含该装置的电子设备。该数据传输控制装置包括：链路控制器(100)，用于解析通过串行总线接收到的包、以及生成将要通过串行总线发送的包；接口电路(110)，进行与通过接口总线连接的显示驱动器(6)之间的接口处理；以及信号检测电路(360)，检测用于通知显示面板的非显示期间的垂直同步信号VCIN。在接收到请求读取VCIN状态的读请求包的情况下，链路控制器(100)等待VDET的输出，以VDET的输出为条件，进行通过串行总线发送响应包的处理。

Description

数据传输控制装置及电子设备
技术领域
本发明涉及一种数据传输控制装置及电子设备。
背景技术
近年来，作为以降低EMI噪音等为目的的接口，LVDS(低压差动信号传输技术：Low Voltage Differential Signaling)等的高速串行传输接口引起人们的重视。在这些高速串行传输中，通过发送电路使用差动信号(differential signals)发送串行化的数据，接收电路差动放大差动信号，从而实现数据传输。
一般的便携式电话由以下部分构成：设置有用于电话号码输入和文字输入的按键的第一设备部分；设置有主LCD、子LCD和摄像头的第二设备部分；连接第一设备部分和第二设备部分的铰链等的连接部分。从而，如果使用差动信号的串行传输方式，在设置在第一设备部分上的第一基板和设置在第二设备部分上的第二基板之间进行数据传输，就能够减少通过连接部分的配线数量，这是一个很好的方向。
而且，作为驱动LCD等显示面板的显示驱动器，需要输出用于通知显示面板的非显示期间的垂直同步信号(VCIN)。即，例如嵌入RAM的显示驱动器，其进行显示面板的非显示期间、显示期间的切换控制。从而，显示驱动器侧需要将显示面板的非显示期间通知给主机侧，因此，显示驱动器要向主机侧输出垂直同步信号。从而基于串行传输来实现在上述的第一设备部分、第二设备部分的连接部分上的数据传输时，如何将显示驱动器输出的垂直同步信号以高效率传递给主机侧，就变成了一个课题。
专利文献1：特开2001-222249号公报
发明内容
本发明克服了上述技术问题，其目的在于提供能够将显示驱动器输出的垂直同步信号高效地传送给对方装置的数据传输控制装置及包含该装置的电子设备。
本发明是一种用于控制数据传输的数据传输控制装置，其包括：链路控制器，用于解析通过串行总线接收到的包，并生成通过串行总线发送的包；接口电路，用于进行与通过接口总线连接的显示驱动器之间的接口处理；以及信号检测电路，在从所述显示驱动器输入了用于通知显示面板的非显示期间的垂直同步信号的情况下，检测所述垂直同步信号，并输出检测信号。在接收到请求读取所述垂直同步信号状态的读请求包的情况下，所述链路控制器等待从所述信号检测电路输出所述检测信号，并以从所述信号检测电路输出所述检测信号为条件，通过所述串行总线发送对应于所述读请求包的响应包或确认包。
在本发明中，在接收到请求读取垂直同步信号状态的读请求包的情况下，等待垂直同步信号的检测信号的输出。然后，以检测信号输出(检测信号激活)为条件，通过串行总线发送对应于读请求包的响应包或确认包。这样一来，从显示驱动器输出的垂直同步信号可以被高效地传输到对方装置(主机侧)。而且，对方装置在发送了读请求包以后，在直到响应包或确认包返回来之间的期间，可以不用监视垂直同步信号的检测。从而，对方装置在此期间，可以进行其他的处理，从而可以提高系统的整体性能。
此外，在本发明中也可以是如下所述，包括：接收用包缓冲器，用于写入通过所述串行总线接收到的包；发送用包缓冲器，用于写入将要通过所述串行总线发送的包。在接收到所述读请求包的情况下，所述链路控制器生成对应于所述读请求包的所述响应包或所述确认包，并写入所述发送用包缓冲器；所述链路控制器以所述检测信号从所述信号检测电路输出为条件，从所述发送用包缓冲器读出写入到所述发送用包缓冲器的所述响应包或所述确认包，并通过所述串行总线进行发送处理。
这样一来，可以缩短在检测出了垂直同步信号之后、到返回响应包或确认包之间的时间间隔，从而能够以更短的时间向对方装置传达显示面板处于非显示期间。
此外，在本发明中也可以是如下所述，在通过所述串行总线发送了所述响应包或者所述确认包之后、又接收到请求写命令或数据的写请求包的情况下，所述链路控制器将所述请求写的所述命令或所述数据输出到所述接口电路；所述接口电路，将从所述链路控制器输出的所述命令或所示数据通过所述接口总线输出到所述显示驱动器。
这样一来，在显示面板的非显示期间中，能够将来自对方装置的命令和数据传输到显示驱动器。因此，可以防止命令或数据的写入对显示面板的显示动作产生不良影响。
此外，在本发明中也可以是如下所述，所述写请求包具有用于通知是否进行基于确认包的握手传输的应答请求域，并在所述应答请求域设置无应答请求的应答请求值；在接收到设置有无应答请求的应答请求值的所述写请求包的情况下，所述链路控制器不必指示发送对应于所述写请求包的确认包，而直接向所述接口电路输出请求写的所述命令或所述数据。
这样一来，即使是显示面板的非显示期间很短的情况下，也能在该短期间内将命令或数据传输到显示驱动器。
此外，在本发明中也可以是如下所述，还包括边沿设置寄存器，所述边沿设置寄存器用于设置是否检测所述垂直同步信号的上升沿或下降沿中的任一个边沿；其中，所述信号检测电路，在所述边沿设置寄存器设置有检测上升沿的情况下，以检测出所述垂直同步信号的上升沿为条件，输出所述检测信号；在所述边沿设置寄存器设置有检测下降沿的情况下，以检测出所述垂直同步信号的下降沿为条件，输出所述检测信号。
这样一来，就可以对应垂直同步信号的信号形式各异的各种类型的显示驱动器。
此外，在本发明中也可以是如下所述，还包括读寄存器，所述读寄存器用于读取所述垂直同步信号的状态；其中，请求读取所述垂直同步信号状态的所述读请求包是请求读取所述读寄存器的包。
这样一来，即使不设置特别的寄存器，也能实现等待检测出垂直同步信号、返回响应包或确认包的处理。
此外，在本发明中也可以是如下所述，所述接口电路是生成MPU接口用接口信号的接口电路。
此外，在本发明中也可以是如下所述，还包括收发器，所述收发器使用所述串行总线的差动信号线，在与主机侧的数据传输控制装置之间进行包的发送接收。
此外，本发明涉及电子设备，它包括上述的任一项所描述的数据传输控制装置和通过所述接口总线与所述数据传输控制装置连接的显示驱动器。
附图说明
图1是本实施例的数据传输控制装置及其系统的构成例示意图。
图2(A)和图2(B)是包的格式例。
图3(A)和图3(B)是包的格式例。
图4(A)～(C)是应答请求所涉及的事务例。
图5(A)和图5(B)是比较例的说明图。
图6是比较例的说明图。
图7是本实施例的方法的说明图。
图8是本实施例的数据传输控制装置的构成例示意图。
图9是本实施例的数据传输控制装置的动作说明图。
图10是本实施例的数据传输控制装置的动作说明图。
图11是本实施例的数据传输控制装置的动作说明图。
图12是本实施例的数据传输控制装置的动作说明图。
图13是MPU接口信号的波形图。
图14是本实施例的变形例。
图15是本实施例的变形例的动作说明图。
图16是本实施例的串行传输的说明图。
图17是电子设备的构成例。
具体实施方式
下面，详细说明本发明的优选实施例。并且，下面描述的实施例并不是对权利请求所保护范围的不当限定，在本实施例中所描述的结构并不都是本发明解决技术问题所必须的。
1.系统构成
图1是本实施例的数据传输控制装置(数据传输控制电路)及其系统的构成例的示意图。在本实施例中，通过使用图1的主机侧、目标侧的数据传输控制装置10、30，来实现所谓的系统总线、接口总线之间的桥接功能。
此外，数据传输控制装置10、30不限于图1的构成，其结构可以省略图1的电路模块的一部分，也可以变化电路模块间的连接状态，也可以增加与图1不同的电路模块。例如，在主机侧数据传输控制装置10中，可以省略收发器20；在目标侧数据传输控制装置30中，可以省略收发器40。而且，数据传输控制装置30和显示驱动器6可以由2块芯片(半导体芯片)构成，也可以由1块芯片构成。例如，将数据传输控制装置30作为IP(Intellectual Property：知识产权)核来使用时，可将数据传输控制装置30内置到显示驱动器6的半导体芯片中。对于主机装置5(系统装置)和数据传输控制装置10来说，同样可以由1块芯片来构成。
主机(TX)侧数据传输控制装置10和目标侧(RX)数据传输控制装置30通过差动信号(Differential signals)的串行总线进行包的传输。更具体来说，通过电流驱动或电压驱动串行总线上的差动信号线(differential signallines)的方式，进行包的发送与接收。
主机侧数据传输控制装置10包括接口电路92，它负责主机侧数据传输控制装置与主机装置5(CPU、基带引擎、显示控制器等)之间的接口处理。该接口电路92通过系统总线(主机总线)与主机装置5连接。系统总线可以被作为RGB接口总线来使用，也可以被作为MPU(Micro Processor Unit)接口总线来使用。作为RGB接口总线使用时，系统总线可以包括水平同步信号、垂直同步信号、时钟信号、数据信号等的信号线。作为MPU接口总线来使用时，可以包括数据信号、读信号、写信号、地址0信号(命令/参数识别信号)、片选信号等的信号线。
主机侧数据传输控制装置10包括负责进行链路层处理的链路控制器90(链路层电路)。该链路控制器90生成通过串行总线(LVDS)传输到目标侧数据传输控制装置30的包(请求包、流包等)，并发送生成的包。具体来说，启动发送事务处理，并指示收发器20发送生成的包。
主机侧数据传输控制装置10包括负责进行物理层处理等的收发器20(PHY)。该收发器20将根据来自链路控制器90的指示，将相应的包通过串行总线发送给目标侧数据传输控制装置30。此外，收发器20也接收来自目标侧数据传输控制装置30的包。此时，链路控制器90解析接收到的包，进行链路层(事务层)处理。
目标侧数据传输控制装置30包括负责进行物理层处理等的收发器40(PHY)。该收发器40通过串行总线接收来自主机侧数据传输控制装置10的包。而且，收发器40也向主机侧数据传输控制装置10发送包。此时，链路控制器100生成将要发送的包，并指示发送该生成的包。
目标侧数据传输控制装置30包括链路控制器100(链路层电路)。该链路控制器100，既接收处理来自主机侧数据传输控制装置10的包，又进行链路层(事务层)的处理、即解析接收到的包。
目标侧数据传输控制装置30包括接口电路110，它负责数据传输控制装置30与驱动显示面板7(LCD等)的显示驱动器6(显示驱动电路)之间的接口处理。该接口电路110生成各种接口信号，并输出给接口总线。该接口电路110可以包括RGB接口电路、MPU接口电路、或者串行接口电路(广义上是第一～第N接口电路)。而且，接口电路110也可以进行与摄像头装置和子LCD间的接口处理。
主机侧(主机装置5)的系统总线作为RGB接口总线使用时，目标侧(显示驱动器6)的接口总线也作为RGB接口总线来使用。而且，接口电路110(RGB接口电路)生成RGB用接口信号，并输出给显示驱动器6(广义为装置)。此外，主机侧的系统总线作为MPU接口总线时，目标侧的接口总线也作为MPU接口总线来使用。而且，接口电路110(MPU接口电路)生成MPU用接口信号，并输出给显示驱动器6。此外，主机侧和目标侧的接口总线的接口形式可以不同。例如，主机侧的系统总线被设置为RGB接口总线，目标侧的接口总线可以设置为MPU接口总线；主机侧的系统总线被设置为MPU接口总线，目标侧的接口总线可以设置为RGB接口总线；
通过设置以上的接口电路92、110，在本实施例的，可以实现主机侧的系统总线和目标侧的接口总线之间的桥接功能。即，系统总线作为RGB接口总线使用时，能够将主机装置5所输出的RGB接口信号，以通过差动信号的串行总线的包传输的形式，传输到目标侧。而且，目标侧的接口电路110将对应于来自主机侧的RGB接口信号的RGB接口信号输出给显示驱动器6。此外，系统总线作为MPU接口总线使用时，能够将主机装置5所输出的MPU接口信号，以通过差动信号的串行总线的包传输的形式，传输到目标侧。而且，目标侧的接口电路110将对应于来自主机侧的MPU接口信号的MPU接口信号输出给显示驱动器6。
具体来说，在目标侧的数据传输控制装置30的内部寄存器350中，存储用于规定由接口电路110输出的接口信号的信号形式(输出格式)的接口信息等。即，在内部寄存器350中，存储用于指定接口信号的信号电平变化时间的定时信息等。此时，存储在主机侧数据传输控制装置10的内部寄存器250中的信息中的、对于目标侧来说必要的信息，将被通过串行总线传输到目标侧，并写入目标侧的内部寄存器350中。即，目标侧的内部寄存器350变成了主机侧内部寄存器250的子集(影子寄存器)。而且，接口电路110基于设置在目标侧内部寄存器350中的定时信息，生成以该定时信息所指定的时间、信号电平发生变化的接口信号(接口控制信号、数据信号)，并将其输出。
再进一步，主机侧装置5在数据传输之前，通过初始设置，将接口信号的定时信息设置在主机侧的内部寄存器250中。然后，主机装置5使用主机侧的内部寄存器250所包含的寄存器传输开始寄存器，指示寄存器传输的开始。于是，写入到主机侧的内部寄存器250中的接口信号的定时信息，通过串行总线，以包传输的形式，被从主机侧数据传输控制装置10传输到目标侧数据传输控制装置30。然后，该传输的定时信息，被写入到目标侧的内部寄存器350中。
这样的初始设置以后，主机装置5将数据(命令、参数)写入主机侧内部寄存器250的端口写寄存器。于是，通过串行总线，从主机侧数据传输控制装置10向目标测数据传输控制装置30发送数据域中设置有数据的包。于是，接口电路110以满足目标侧内部寄存器350中所设置的定时信息的时间，将包括包中所设置的数据信号的接口信号输出给接口总线。
此外，为了说明的简单化，以下仅说明主机侧数据传输控制装置10向目标侧数据传输控制装置30发送请求包时的本实施例的构成及动作，目标侧数据传输控制装置30向主机侧数据传输控制装置10发送请求包时的构成与动作也是相同的。
2.包格式图
2(A)～图3(B)是本实施例的数据传输控制装置所传输的包的格式例的示意图。此外，各包的域构成和配置并不限于图2(A)～图3(B)的例子，可以有各种的变形。即，可以省略其中的一些域，或者是设置其他种类的域。
图2(A)的写请求包是用于请求写数据(命令)的包。该写请求包有应答请求、包类型、标签、重试、地址大小、标准号、数据长度、地址/命令的域，此外，还有CP、A+、A+大小、端口号、数据/参数、CRC(Cyclic Redundancy Check：循环冗余码校验)的域。
图2(B)的读请求包是用于请求读数据的包。该读请求包代替图2(A)写请求包的数据/参数域，具有读数据请求大小的域，除此以外均与写请求包相同。
图3(A)的响应包是用于返回与图2(B)读请求包相对应的响应的包。在该响应包中，在数据/参数域中设置(插入)作为响应而返回的数据/参数。
图3(B)的确认包(握手包)是用于发送确认(ACK)或不确认(NACK)的包。在该确认包中，并不设置数据/参数域。
请求包(写请求包、读请求包)所具有的应答请求域，是用于通知是否进行基于确认(ACK、NACK)的握手通信的域。例如，应答请求域的应答请求值(应答请求标志)是“0”的情况下，表示不需要确认包，是“1”时表示需要确认包。
包类型域是用于通知包的类型的域。在本实施例中，作为包的类型，准备了写请求包、读请求包、响应包、确认包等。标签域是用于设置标签的域，该标签用于区别现在的事务处理和其他的事务处理。重试域是用于表示现在的事务处理是否需要重新进行的域。地址大小域是用于通知在地址/命令域中所设置的地址(命令)的大小的域。
数据长度域是用于通知数据长度的域。该数据长度表示例如从CP开始到CRC1为止的位数(数据长度＝子报头+传输数据+CRC)。地址/命令域是用于通知地址(命令)的域。CP域是用于指示数据的包分割的域。A+域是用于设置地址自动更新模式的域。A+大小域是用于设置地址的自动更新大小(自动更新次数)的域。端口号域是用于指示作为包的目标地址的端口号(事务处理的目的地)的域。数据/参数域是用于设置写数据(参数)的域。读数据请求大小域是用于指定以响应包形式返回数据的数据长度的域。CRC域是用于包的报头及数据的错误检测的域。例如，作为CRC的生成多项式，可以使用G(X)＝X16+X12+X5+1等标准的形式(算法)。
响应包的数据/参数域是用于设置(插入)读请求包所请求读取的数据的域。例如，当将读请求包发送给对方装置，对方装置就将对应于该读请求包的读数据设置在响应包的数据/参数域，并发送。
确认包的应答代码域是用于通知接收到的包的接收状况的域。例如，应答代码值为“F”的情况下，表示接收成功，为“0”情况下，表示接收失败。
在本实施例中，如图2(A)和图2(B)所示，请求包具有应答请求域。而且，当主机侧(目标侧也可以)将在应答请求域中设置为有应答请求的请求包发送给目标侧(主机侧也可以)，则目标侧作为对于该请求包的应答，将确认包(ACK、NACK)发送给主机侧。另一方面，当主机侧(目标侧也可以)将在应答请求域中设置为无应答请求的请求包发送给目标侧(主机侧也可以)，则目标侧就不向主机侧发送确认包。因此，可以实现类似于流传输的高效的数据传输。
此外，图4(A)和图4(B)是设置为有应答请求的事务例，图4(C)是设置为无应答请求的事务例。
这样一来，在本实施例中，请求包中带有应答请求域。因此，可以将一个种类的请求包划分为对将数据是否确实传输到了对方装置进行确认的握手传输类型的包，和类似于流数据的、即使牺牲一定的可靠性也要确保同步性地进行数据传输的包。即，通过改写应答请求域，可以将同一域构成的请求包作为非同步传输包来使用，也可以作为同步传输包来使用。因此，虽然减少了包的种类，当还可以对应各种的状况，从而可以在较少种类的包的前提下实现高效的数据传输。
此外，根据本实施例，在发送应答请求域设置为无应答请求的请求包的情况下，不需要等待来自对方的应答，发送侧可以在任意时间发送其他的请求包。因此，发送侧可以在任意的时间生成流数据的请求包并发送，从而可以在较少种类的包的前提下实现高效的数据传输。
3.基于垂直同步信号的非显示期间的通知
如图5(A)所示，在驱动LCD等显示面板7的显示驱动器6中，有的输出垂直同步信号VCIN。通过使用该VCIN，显示驱动器6可以向主机侧通知显示面板7的非显示期间(垂直同步期间)。
在输出这样的垂直同步信号VCIN时，在图5(A)的第一比较例中，目标侧的数据传输控制装置30获得该VCIN，并将中断信号TGINT输出给主机侧的数据传输控制装置10。然后，如果主机侧数据传输控制装置10获得该TGINT，则向主机装置5输出中断信号INT。基于此，主机装置5可以知道显示面板7是非显示期间。
可是，在图5(A)的第一比较例中，不但需要信号线根数好不容易能够减少的串行总线，而且必须增加与该串行总线不同的额外的TGINT信号线。从而，减少在设置有电话号码按钮的第一设备部分与设置有LCD和摄像头的第二设备部分之间的连接部分的信号线，是不现实的。
此外，在图5(B)的第二比较例中，在目标侧数据传输控制装置30中，设置有用于读垂直同步信号VCIN状态的VCIN读寄存器352。而且，如图6的A1所示，主机侧发送请求读取VCIN读寄存器352的状态的读请求包RREQ(图2(B))。目标侧在没有从显示驱动器6输入VCIN的情况下，如图6的A2所示，向主机测返回通知没有输入VCIN的响应包RESP(图3(A))。另一方面，从显示驱动器6输入VCIN的情况下，如A3所示，向主机测返回通知有VCIN输入的响应包RESP(图3(A))。于是，如A4所示，主机侧向目标侧发送设置有命令和数据的写请求包WREQ。
可是，在图5(B)的第二比较例中，如图6的A5所示，到显示驱动器6输出VCIN为止的期间，主机侧装置5必须一直监视VCIN读寄存器352的状态。因此，在此期间，主机装置5不能进行原本要进行的处理(电子装置的整体控制、作为基带引擎的处理)，从而给主机装置5的处理制造障碍。
4.数据传输控制装置的构成例
为了解决以上的课题，在本实施形态中采用了如图7所示的方法。即，如图7的B1所示，当主机侧(主机装置5、数据传输控制装置10)发送请求读取VCIN状态的读请求包RREQ时，目标侧(数据传输控制装置30)并不马上返回对应于该RREG的响应包RESP。然后，进行检测从显示驱动器6输入的垂直同步信号VCIN的动作。然后，如图7的B2所示，如果检测出来自显示驱动器6的VCIN，则使检测信号VDET激活。然后，当VDET激活，如B3所示，目标侧向主机侧发送对应于B1所示的读请求包RREQ的响应包RESP。此外，也可以代替发送响应包RESP，发送确认包。
接收到了如图7的B3所示的响应包RESP的主机侧，如B4所示，向目标侧发送设置有数据或命令的写请求包WREQ。于是，目标侧将在该写请求包中所设置的命令或数据输出到显示驱动器6。基于此，在显示面板7的非显示期间，可以向显示驱动器6传输命令和/或数据。从而，可以防止由于命令和/或数据的传输到显示面板7的显示动作带来的不利影响。
图8是实现了以上的本实施例的方法的数据传输控制装置的构成例。此外，可以省略图8中的一部分电路模块，也可以变化电路模块之间的连接形态，也可以增加与图8不同的其他模块。此外，包缓冲器301、303、多路复用器304、传输电路340、内部寄存器350、或信号检测电路360等可以设置在链路控制器100的内部，也可以设置在外部。
在图8中，包含物理层的模拟电路的收发器40通过串行总线的差动信号线接收从主机侧的数据传输控制装置10发来的包(数据)。而且，通过串行总线的差动信号线向主机侧的数据传输控制装置10发送包。
包缓冲器301(第一包缓冲器)是用于写入通过串行总线接收到的包的缓冲器(接收用包缓冲器)。即，通过串行总线接收到的包，从收发器40通过多路复用器304(多路分配器)被输入，进而被写入到包缓冲器301中。包缓冲器302(第二包缓冲器)是用于写入通过串行总线将要发送的包的缓冲器(发送用包缓冲器)。发送包从包缓冲器302读出，并通过多路复用器304被输出到收发器40。此外，这些包缓冲器301、302由例如FIFO(First In First Out：先进先出)构成。
包解析电路310解析通过串行总线接收到的包。具体来说，分离接收到的包的报头和数据，并抽出报头。然后，解析应答请求域，判断是否需要应答，或者解析包的类型域，判断接收到的包的类型(写请求包、读请求包等)。此外，解析地址大小域，判断设置在地址/命令域中的地址的大小。
包生成电路320生成通过串行总线发送的包(报头)。具体来说，生成发送用包报头，并连接该报头和数据组包。此时，生成满足发送用包类型的报头。例如，发送响应包的情况下，生成如图3(A)所示的报头，在发送确认包的情况下，生成如图3(B)所示的报头。
事务控制器330进行数据传输的事务层相关的处理。具体来说，进行请求包、响应包、确认包等的包的传输控制，控制由多个包构成的事务。此外，事务控制器330对链路控制器100内的各电路模块的整体进行控制。
传输电路340控制在链路控制器100内部的信息传输。具体来说，将写入到包缓冲器301中的信息，传输到接口电路110，或传输到内部寄存器350。此外，将来自接口电路110的信息和来自内部寄存器350的信息，传输到包缓冲器302。
内部寄存器350包括各种控制寄存器和状态寄存器。而且，内部寄存器350存储用于规定从接口电路110输出的接口信号的信号形式(输出格式)的接口信息等。
内部寄存器所包含的VCIN读寄存器352(虚拟寄存器)是用于读取来自显示驱动器6的垂直同步信号VCIN状态的寄存器。在本实施例中，在从主机侧接收到请求读取VCIN状态的读请求包的情况下，并不马上返回对应于该读请求包(图2(B))的响应包(图3(A))。然后，等待从信号检测电路360输出检测信号VDET，以VDET被输出为条件，通过串行总线向主机侧发送对应于读请求包的响应包(或确认包)。
内部寄存器350所包含的边沿设置寄存器354是用于设置检测VCIN的上升沿或下降沿中的任一个边沿的寄存器。
信号检测电路360，在从显示驱动器6输入了用于通知显示面板的非显示期间的垂直同步信号VCIN的情况下，检测VCIN，并输出检测信号VDET。此时，信号检测电路360按照边沿设置寄存器354的设置(VCIN的边沿极性的设置)，进行VCIN的检测。例如，在边沿设置寄存器354中设置为检测上升沿的情况下，以检测出VCIN的上升沿为条件，输出VDET。另一方面，在边沿设置寄存器354中设置为检测下降沿的情况下，以检测出VCIN的下降沿为条件，输出VDET。例如，在图7的B2的情况下，因为在边沿设置寄存器354中设置为检测下降沿，所以在VCIN为下降沿时，使检测信号VDET激活。根据显示驱动器的种类，既有输出低电平-激活的VCIN(负逻辑)，也有输出高电平-激活的VCIN(正逻辑)。如果设置边沿设置寄存器354，就可以对应这些种类的显示驱动器。
接口电路110所包含的信号发生器112，基于来自链路控制器100的数据和/或设置在内部寄存器350中的接口信息(定时信息)等，生成数据信号DATA_O、地址0信号A0、写信号WR、读信号RD、片选信号CS等的MPU接口信号。然后，将生成的接口信号通过接口总线输出到显示驱动器6。此外，来自显示驱动器6的输出数据，被作为DATA_I输出到接口电路110。
以下，使用图9～图13是对本实施例的数据传输控制装置的动作进行说明。如图9所示，当接收到来自主机侧的读请求包时，该接收到的包经过多路复用器304，被写入到接收用包缓冲器301。然后，包解析电路310对接收到的包进行解析。
而且，该接收到的读请求包是请求读取垂直同步信号VCIN状态的包(请求读取VCIN读寄存器352的包)的时候，进行VCIN读寄存器352的读动作(虚拟读)。此时，在图5(B)、图6的第二比较例中，马上返回用于返回VCIN读寄存器状态的响应包。与此相对，在第二变形例中，并不马上返回响应包，而是等待从信号检测电路360输出VCIN的检测信号VDET。
此时，包生成电路320(报头生成电路)如果接收到请求读取VCIN状态的读请求包，则预先生成对应于该读请求包的响应包(确认包)作为准备。具体来说，如图10所示，预先生成对应于该读请求包的响应包(确认包)，并预先写入发送用包缓冲器302中。这样一来，通过预先准备响应包(确认包)，在VCIN检测时，马上发送该响应包就成为可能，从而可以实现高效的包传输。即，可以缩短从检测出VCIN到发送出响应包之间的时间间隔，因此可以将显示面板7处于非显示期间的消息，在最短时间内传达给主机侧。
而且，如图11所示，如果显示面板7变成非显示期间，显示驱动器6输出垂直同步信号VCIN，则信号检测电路360就可以检测出该VCIN，并输出检测信号VDET(参照图7的B2)。于是，链路控制器100(事务控制器330)就可以通过串行总线进行对应于读请求包的响应包(确认包)的发送处理(参照图7的B3)。即，向收发器40输出响应包的信息，并指示其发送响应包。
此外，在包生成电路320预先生成响应包(确认包)、并写入到发送用包缓冲器302情况下，进行将该写入的响应包(确认包)从包缓冲器302中读出、并通过串行总线发送的处理。因此，可以缩短从VCIN被检测出到返回响应包之间的时间间隔。
接收到响应包的主机侧，识别出显示面板7处于非显示期间。然后，为了在非显示期间将命令或数据(参数)写入显示驱动器6的寄存器或RAM，如图12所示，通过串行总线发送请求写命令或数据的写请求包。即，发送在地址/命令域设置有命令的写请求包或在数据/参数域设置有数据的写请求包(参照图7的B4)。
链路控制器100，在通过串行总线发送响应包(确认包)以后，如果接收到请求写命令或数据的写请求包，则如图12所示，将请求写的命令或数据(参数)输出到接口电路110。即从通过多路复用器304写入到接收用包缓冲器301中的写请求包中，抽出该写请求包所设置的命令或数据，输出到接口电路110。
于是，接口电路110将从链路控制器100输出的命令或数据，通过串行总线，输出到显示驱动器6。图13示出了此时的接口总线的信号波形图示例。
在图13中，CS信号是低电平时，显示驱动器6被片选。然后，A0信号是低电平时，显示驱动器6识别出DATA_O是命令，A0信号是高电平时，识别出DATA_O是数据(命令的参数)。然后，WR信号是低电平时，将DATA_O的命令或数据写入显示驱动器6。
根据这样的方法，可能将来自主机侧的命令和数据，在显示面板7的非显示期间写入到显示驱动器6的寄存器或RAM。因此，可以防止命令或数据的写入动作对显示面板的显示动作产生不良影响。
此外，如图2(A)所示，写请求包具有用于通知是否进行基于确认包的握手传输的应答请求域。而且，在图12中，在主机侧发来的写请求包的应答请求域中，优选设置有无应答请求的应答请求值。
这样，链路控制器100在接收到设置有无应答请求的应答请求值的写请求包的情况下，不必指示发送与该写请求包所对应的确认包，就可以向接口电路110输出请求写的命令或数据。即如图4(C)所示，可以进行类似流传输的包传输，从而可以实现高效的数据传输。
特别是在显示面板7的非显示期间很短的情况下，在此期间有必要将命令或数据写入显示驱动器6。在这点上，在本实施例中，写请求包中设置有无应答请求的应答请求值，因而，主机侧可以不必等待确认包的返回。从而，如图7的B4所示，主机侧能够在短时间内发送更多的写请求包。从而，即使在显示面板7的非显示期间很短的情况下，在该短期间内，也能够正确地将命令和数据写入到显示驱动器6。
5.变形例
图14是本实施例的变形。在图14的变形例中，在图8的基础上，增设了切换电路303、多路复用器306、包检测电路312。
在这里，切换电路303进行接收到的包的写入目的地的切换控制。即，将接收到的包切换写入到包缓冲器301、302中的任一个包缓冲器。
多路复用器306选择包缓冲器301、302的任一个的输出。例如，在输出写入到包缓冲器301中的信息的情况下，选择包缓冲器301的输出，在输出写入到包缓冲器302中的信息的情况下，选择包缓冲器302的输出。
包检测电路312从包解析电路310获得接收到的包的解析结果。然后，基于该结果，检测该包的接收完成(完成位置)。具体来说，基于在包的报头上所设置的数据长度，检测包(第K个包)的接收完成。即检测出图2(A)和图2(B)的CRC1的最后位置。该包检测电路312由基于数据长度进行计数处理的字节计数器实现。此外，包检测电路312也可以检测包(第K+1个包)的接收开始(开始位置)。即，也可以检测图2(A)和图2(B)的应答请求域的最初位置。
在图14的构成中，链路控制器100，在通过串行总线接收到的包是读请求包的情况下，与图9～11的说明相同，将包缓冲器301设置为接收用包缓冲器，将包缓冲器302设置为发送用包缓冲器。即，接收到的读请求包被写入到接收用包缓冲器301中，另一方面，将要发送的响应包和确认包被写入到发送用包缓冲器302中。
另一方面，如图15所示，链路控制器100，在接收到的包是写请求包的情况下，将包缓冲器301、302二者设置为基于切换电路303切换其写入目的地的接收用包缓冲器。即，将包缓冲器301、302构成所谓的双缓冲器。
具体来说，切换电路303向包缓冲器301、302中的一个包缓冲器写入第K(K为整数)个包，如果包检测电路312检测出第K个包的接收完成(或者是第K+1个包的接收开始)，则将第K+1个包的写入目的地切换到另一个包缓冲器。例如，第1个包写入到包缓冲器301中，如果检测出第1个包的接收完成，则将下一个将要接收到的第2个包的写入目的地切换为包缓冲器302。然后，第2个包被写入到包缓冲器302中，如果检测出第2个包的接收完成，则将下一个将要接收到的第3个包的写入目的地切换为包缓冲器301。这样，通过将包缓冲器301、302构成双缓冲器的方式，可以实现高效的数据传输。
即接收用包缓冲器是单缓冲器结构的情况下，从主机侧接收到的包全部被写入包缓冲器，在全部进行完CRC等的包解析之后，才能将接收到的包发送给后级(应用程序层等)。而且，有必要在将全部包发送给后级(后端)之后，才能开始接收接下来的包，并将其写入接收用包缓冲器。
从而，主机侧(发送侧)在发送了包后，在到下一次包发送开始的期间，有必要等待目标侧(接收侧)的接收用包缓冲器变空。因此，主机侧不能连续地向目标侧发送包。特别是在显示面板7显示移动画面的情况下，为了移动画面不产生中断，主机侧有必要不间断地向目标侧发送包。可是，当目标侧的接收用包缓冲器是单缓冲器结构时，实现这样的不间断包传输(流传输)是困难的。
如图15所示，如果将包缓冲器301、302构成双缓冲器，则主机侧不必等待包缓冲器变为空，就可以连续地向目标侧发送包。因此，可以飞跃性地提高数据传输效率。而且，很容易在显示面板7上显示电视图像等的移动画面。
特别是在显示面板7的非显示期间很短的情况下，如前所述，在写请求包中设置有无应答请求的应答请求值的同时，如图15所示，将包缓冲器301、302构成双缓冲器，则主机侧可以将更多的写请求包在很短的期间发送出去。从而，具有这样的优点，即使是显示面板7的非显示期间较短的情况下，在该短期间内，也可以将命令或数据写入显示驱动器6。
6.基于差动信号的数据传输方式
接下来，使用图16说明本实施例的串行传输方法。在图16中，DTO+、DTO-是主机侧(数据传输控制装置10)向目标侧(数据传输控制装置30)输出的数据(OUT数据)。CLK+、CLK-是主机侧(数据传输控制装置10)供给给目标侧(数据传输控制装置30)的时钟。主机侧与CLK+/-的边沿(例如上升沿，下降沿也可以)同步，输出DTO+/-。从而，目标侧使用CLK+/-，可以采样并接收DTO+/-。进一步，在图16中，目标侧基于主机侧供给的时钟CLK+/-来动作。即，CLK+/-变成了目标侧的系统时钟。因此，PLL(PhaseLocked Loop：锁相环路)电路12(广义为时钟生成电路)只设置在主机侧，而没有设置在目标侧。
DTI+、DTI-是从目标侧向主机侧输出的数据(IN数据)。STB+、STB-是目标侧供给给主机侧的选通信号(广义上是时钟)。目标侧基于主机侧供给的CLK+/-，生成STB+/-并输出。然后，目标侧与STB+/-的边沿(例如上升沿，下降沿也可以)同步，输出DTI+/-。从而，主机侧使用STB+/-，可以采样并捕获DTI+/-。
DTO+/-、CLK+/-、DTI+/-、STB+/-中的各个信号，以例如发送电路(驱动电路)电流驱动(或者是电压驱动)各信号对应的差分信号线的方式被发送。此外，为了实现更高速的传输，可以将DTO+/-、DTI+/-的各差动信号线设置为两或更多对。
主机侧的收发器20包括：OUT传输用(广义为数据传输用)的发送电路22、时钟传输用的发送电路24；和IN传输用(广义为数据传输用)的接收电路26、选通传输用(广义为时钟传输用)的接收电路28。目标侧的收发器40包括：OUT传输用的发送电路42、时钟传输用的发送电路44；和IN传输用的接收电路46、选通传输用的接收电路46、48。此外，也可以是只包含这些电路模块的一部分的构成。
OUT传输用的发送电路22、时钟传输用的发送电路24分别使用电流驱动DTO+/-、CLK+/-的差动信号线的方式，输出DTO+/-、CLK+/-。OUT传输用的发送电路42、时钟传输用的发送电路44分别基于流动在DTO+/-、CLK+/-的差动信号线之中的电流进行电流、电压变化，进而通过对由该电流、电压变化而获得的差动电压信号(第一、第二的电压信号)进行比较处理(差动放大处理)，从而接收DTO+/-、CLK+/-。
IN传输用的发送电路46、时钟传输用的发送电路48分别使用电流驱动DTI+/-、STB+/-的差动信号线的方式，输出DTI+/-、STB+/-。IN传输用的传输电路26、选通传输用的传输电路28分别基于流动在DTI+/-、STB+/-的差动信号线之中的电流进行电流、电压变化，进而通过对由该电流、电压变化而获得的差动电压信号(第一、第二的电压信号)进行比较处理(差动放大处理)，从而接收DTI+/-、STB+/-。
7.电子设备
图17是本实施例的电子设备的构成例。该电子设备包括在本实施例中说明了的数据传输控制装置502、512、514、520、530。而且，包括基带引擎500(广义为通信设备)、应用引擎510(广义为处理器)、照相机540(广义为摄像设备)、或者LCD 550(广义为显示装置)。此外，也可以是省略了这些中的一部分的构成。基于这些构成，可以实现具有摄像功能和LCD(Liquid Crystal Display：液晶显示)显示功能的便携式电话等。只是，本实施例的电子设备不限于便携式电话，也适用于数码相机、PDA、电子记事本、电子词典、或者移动型信息终端等各种的电子设备。
如图17所示，在设置于基带引擎500中的主机侧的数据传输控制装置502和设置于应用引擎510(图形引擎)的目标侧的数据传输控制装置512之间，进行着本实施例所说明的串行传输。而且，在设置于应用引擎510中的主机侧数据传输控制装置514、与包括照相接口电路522的数据传输控制装置520或包含LCD接口电路532的数据传输控制装置530之间，也进行着本实施例所说明的串行传输。此外，基带引擎500和应用引擎510可以在通一个硬件(CPU等)上被实现。
根据图17的构成，与以前的电子设备相比，可以降低EMI噪音。而且，通过实现数据传输控制装置的小型化、低功耗化，可以达到电子设备的进一步低功耗化。而且，在电子设备就是便携式电话的情况下，可以将在便携式电话的连接部分(铰链)通过的信号线作为串行信号线，从而实现安装的简单化。
此外，如以上所述，对本实施例进行了详细说明，但是在不实质性地脱离本发明的创新事项及效果的前提下，可以有很多的变形，这对于本领域技术人员来说是显而易见的。因而，这些变形全部包含在本发明的范围内。例如，在详细说明或图中，至少一次与更广义或同义的不同术语(装置、对方装置)一同出现的术语(显示驱动器、主机侧数据传输控制装置)，在详细说明书或者附图中，可以置换成其不同术语。
而且，数据传输控制装置和电子设备的构成和动作，也不限于本实施例所说明的构成和动作，可以有各种的变形。此外，写请求包等的各包的格式也不限定于图2(A)～图3(B)的说明，此外，垂直同步信号、检测信号、接口信号等的信号变形也不限于本实施例所说明的。
附图标记说明
5主机装置                    6显示驱动器
7显示面板                    10数据传输控制装置(主机侧)
20收发器                     30数据传输控制装置(目标侧)
40收发器                     90、100链路控制器
92、110接口电路              250内部寄存器
301、302包缓冲器             303切换电路
304、306多路复用器           10包解析电路
312包检测电路                320包生成电路
330事务控制器                340传输电路
350内部寄存器                352VCIN读寄存器
354边沿设置寄存器            360信号检测电路

Claims (9)

1.一种数据传输控制装置，用于控制数据传输，其特征在于，包括：
链路控制器，用于解析通过串行总线接收到的包，并生成通过串行总线发送的包；
接口电路，用于进行与通过接口总线连接的显示驱动器之间的接口处理；以及
信号检测电路，在从所述显示驱动器输入了用于通知显示面板的非显示期间的垂直同步信号的情况下，检测所述垂直同步信号，并输出检测信号，
其中，在接收到请求读取所述垂直同步信号状态的读请求包的情况下，所述链路控制器等待从所述信号检测电路输出所述检测信号，并以从所述信号检测电路输出所述检测信号为条件，通过所述串行总线发送对应于所述读请求包的响应包或确认包。
2.根据权利要求1所述的数据传输控制装置，其特征在于，还包括：
接收用包缓冲器，用于写入通过所述串行总线接收到的包；以及
发送用包缓冲器，用于写入将要通过所述串行总线发送的包，
其中，在接收到所述读请求包的情况下，所述链路控制器生成对应于所述读请求包的所述响应包或所述确认包，并写入所述发送用包缓冲器；
所述链路控制器以从所述信号检测电路输出所述检测信号为条件，从所述发送用包缓冲器读出写入到所述发送用包缓冲器的所述响应包或所述确认包，并通过所述串行总线进行发送处理。
3.根据权利要求1或2所述的数据传输控制装置，其特征在于：
在通过所述串行总线发送了所述响应包或者所述确认包之后、又接收到请求写命令或数据的写请求包的情况下，所述链路控制器将请求写的所述命令或所述数据输出到所述接口电路；
所述接口电路，将从所述链路控制器输出的所述命令或所述数据通过所述接口总线输出到所述显示驱动器。
4.根据权利要求3所述的数据传输控制装置，其特征在于：
所述写请求包具有用于通知是否进行基于确认包的握手传输的应答请求域，并在所述应答请求域设置无应答请求的应答请求值；
在接收到设置有无应答请求的应答请求值的所述写请求包的情况下，所述链路控制器不必指示发送对应于所述写请求包的确认包，而直接向所述接口电路输出请求写的所述命令或所述数据。
5.根据权利要求1至4中任一项所述的数据传输控制装置，其特征在于，还包括：
边沿设置寄存器，所述边沿设置寄存器用于设置是否检测所述垂直同步信号的上升沿或下降沿中的任一边沿；
其中，所述信号检测电路，在所述边沿设置寄存器设置有检测上升沿的情况下，以检测出所述垂直同步信号的上升沿为条件，输出所述检测信号；在所述边沿设置寄存器设置有检测下降沿的情况下，以检测出所述垂直同步信号的下降沿为条件，输出所述检测信号。
6.根据权利要求1至5中任一项所述的数据传输控制装置，其特征在于，还包括：
读寄存器，所述读寄存器用于读取所述垂直同步信号的状态；
其中，请求读取所述垂直同步信号状态的所述读请求包是请求读取所述读寄存器的包。
7.根据权利要求1至6中任一项所述的数据传输控制装置，其特征在于：
所述接口电路是生成MPU接口用接口信号的MPU接口电路。
8.根据权利要求1至7中任一项所述的数据传输控制装置，其特征在于，还包括：
收发器，所述收发器使用所述串行总线的差动信号线，在与主机侧的数据传输控制装置之间进行包的发送接收。
9.一种电子设备，其特征在于，包括：
根据权利要求1至8中任一项所述的数据传输控制装置；以及
显示驱动器，通过所述串行总线与所述数据传输控制装置连接。
CNB2006100653910A 2005-03-23 2006-03-23 数据传输控制装置及电子设备 Expired - Fee Related CN100386718C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005083541 2005-03-23
JP2005083541A JP4186940B2 (ja) 2005-03-23 2005-03-23 データ転送制御装置及び電子機器

Publications (2)

Publication Number Publication Date
CN1838065A true CN1838065A (zh) 2006-09-27
CN100386718C CN100386718C (zh) 2008-05-07

Family

ID=36406040

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100653910A Expired - Fee Related CN100386718C (zh) 2005-03-23 2006-03-23 数据传输控制装置及电子设备

Country Status (7)

Country Link
US (1) US7617347B2 (zh)
EP (1) EP1705816B1 (zh)
JP (1) JP4186940B2 (zh)
KR (1) KR100799791B1 (zh)
CN (1) CN100386718C (zh)
DE (1) DE602006001231D1 (zh)
TW (1) TW200710819A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739989A (zh) * 2008-11-26 2010-06-16 三星电子株式会社 采用数据流的数据发送/接收系统的接口方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4075898B2 (ja) 2005-03-23 2008-04-16 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2006268260A (ja) * 2005-03-23 2006-10-05 Seiko Epson Corp データ転送制御装置及び電子機器
JP4207912B2 (ja) 2005-03-24 2009-01-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US20080016248A1 (en) * 2006-07-14 2008-01-17 George Tsirtsis Method and apparatus for time synchronization of parameters
US7958291B2 (en) * 2006-10-10 2011-06-07 Atmel Rousset S.A.S. Supplemental communication interface
US8699430B2 (en) * 2008-10-10 2014-04-15 The Trustees Of The Stevens Institute Of Technology Method and apparatus for dynamic spectrum access
JP5035212B2 (ja) * 2008-10-16 2012-09-26 ソニー株式会社 表示パネル用駆動回路、表示パネルモジュール、表示装置および表示パネルの駆動方法
KR100927130B1 (ko) * 2009-06-22 2009-11-18 주식회사 넥서스칩스 Ｐｃ와 임베디드 시스템 간의 고속 시리얼 통신 변환 장치 및 방법
US8385333B2 (en) * 2009-06-30 2013-02-26 Intel Corporation Mechanism for clock synchronization
US10135900B2 (en) * 2011-01-21 2018-11-20 Qualcomm Incorporated User input back channel for wireless displays
US9413803B2 (en) 2011-01-21 2016-08-09 Qualcomm Incorporated User input back channel for wireless displays
US9787725B2 (en) 2011-01-21 2017-10-10 Qualcomm Incorporated User input back channel for wireless displays
US20130013318A1 (en) 2011-01-21 2013-01-10 Qualcomm Incorporated User input back channel for wireless displays
CN106339336A (zh) * 2016-08-30 2017-01-18 陕西千山航空电子有限责任公司 一种基于光驱扩展坞的通用飞参信号适配器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642145A (en) * 1992-11-24 1997-06-24 Minolta Co., Ltd. Image forming apparatus
US6266715B1 (en) 1998-06-01 2001-07-24 Advanced Micro Devices, Inc. Universal serial bus controller with a direct memory access mode
JP3792408B2 (ja) * 1998-09-01 2006-07-05 セイコーエプソン株式会社 シリアルパラレル変換装置、半導体装置、電子機器及びデータ伝送システム
EP1089473A1 (en) * 1999-09-28 2001-04-04 TELEFONAKTIEBOLAGET L M ERICSSON (publ) Apparatus and method for time-aligning data frames of a plurality of channels in a telecommunication system
JP4058888B2 (ja) 1999-11-29 2008-03-12 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
GB0023998D0 (en) * 2000-09-30 2000-11-15 Pace Micro Tech Plc On screen display
JP2003066921A (ja) 2001-08-28 2003-03-05 Sharp Corp 駆動装置およびそれを備えている表示モジュール
FI114882B (fi) * 2003-04-30 2005-01-14 Nokia Corp Kuvakehysten päivityksen synkronointi
KR100987669B1 (ko) * 2003-06-24 2010-10-13 엘지디스플레이 주식회사 액정표시장치의 데이터 구동장치
JP4075898B2 (ja) 2005-03-23 2008-04-16 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2006268260A (ja) 2005-03-23 2006-10-05 Seiko Epson Corp データ転送制御装置及び電子機器
JP4207912B2 (ja) 2005-03-24 2009-01-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739989A (zh) * 2008-11-26 2010-06-16 三星电子株式会社 采用数据流的数据发送/接收系统的接口方法
CN101739989B (zh) * 2008-11-26 2015-02-11 三星电子株式会社 采用数据流的数据发送/接收系统的接口方法

Also Published As

Publication number Publication date
EP1705816B1 (en) 2008-05-21
TW200710819A (en) 2007-03-16
US20060227709A1 (en) 2006-10-12
JP2006267379A (ja) 2006-10-05
JP4186940B2 (ja) 2008-11-26
KR20060103133A (ko) 2006-09-28
EP1705816A1 (en) 2006-09-27
DE602006001231D1 (de) 2008-07-03
CN100386718C (zh) 2008-05-07
KR100799791B1 (ko) 2008-01-31
US7617347B2 (en) 2009-11-10

Similar Documents

Publication Publication Date Title
CN1838065A (zh) 数据传输控制装置及电子设备
CN1838102A (zh) 数据传输控制装置及电子设备
CN1838100A (zh) 数据传输控制装置及电子设备
US7804497B2 (en) Display driving circuit, display device, display system and method of driving display devices
CN1841489A (zh) 显示驱动器及电子设备
CN1667962A (zh) 数据传输控制装置及电子设备
JP5048510B2 (ja) デジタルデータインタフェースデバイスメッセージフォーマット
CN1667967A (zh) 数据传输控制装置及电子设备
TWI292569B (en) Chip-on-glass liquid crystal display and transmission method thereof
CN1838101A (zh) 数据传输控制装置及电子设备
CN1667966A (zh) 数据传输控制装置、电子设备及数据传输控制方法
CN1913445A (zh) 具有多信道省电和唤醒的数据通信系统和方法
CN100352168C (zh) 数据传输控制装置及电子机器
JP2008152024A (ja) 表示ドライバ、電気光学装置及び電子機器
JP4924560B2 (ja) データ転送制御装置及び電子機器
CN1758324A (zh) 接口和用于显示装置的控制设备及其集成电路芯片
US20050240696A1 (en) Data transfer control device and electronic instrument
JP4661810B2 (ja) データ転送制御装置及び電子機器
JP2005258579A (ja) データ転送制御装置及び電子機器
AU2005309522B2 (en) Digital data interface device message format

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080507

Termination date: 20170323

CF01 Termination of patent right due to non-payment of annual fee