CN1842874A - 利用自旋转换切换并存储多个位的磁性存储元件 - Google Patents

利用自旋转换切换并存储多个位的磁性存储元件 Download PDF

Info

Publication number
CN1842874A
CN1842874A CNA2004800246491A CN200480024649A CN1842874A CN 1842874 A CN1842874 A CN 1842874A CN A2004800246491 A CNA2004800246491 A CN A2004800246491A CN 200480024649 A CN200480024649 A CN 200480024649A CN 1842874 A CN1842874 A CN 1842874A
Authority
CN
China
Prior art keywords
layer
magnetization
current
magnetic element
pinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800246491A
Other languages
English (en)
Inventor
P·P·源
Y·怀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Grandis Inc
Original Assignee
Grandis Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grandis Inc filed Critical Grandis Inc
Publication of CN1842874A publication Critical patent/CN1842874A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

公开了一种用于提供能够存储多位的磁性元件的方法和系统。该方法和系统包括提供第一钉扎层、第一非磁性层、第一自由层、连接层、第二钉扎层、第二非磁性层和第二自由层。第一钉扎层是铁磁的，并具有固定在第一方向上的第一钉扎层磁化方向。第一非磁性层位于第一钉扎层与第一自由层之间。第一自由层是铁磁的，并且具有第一自由层磁化方向。第二钉扎层是铁磁的，并具有固定在第二方向上的第二钉扎层磁化方向。连接层位于第二钉扎层与第一自由层之间。第二非磁性层位于第二钉扎层与第二自由层之间。第二自由层是铁磁的，并且具有第二自由层磁化方向。该磁性元件被配置成在写入电流通过磁性元件时，允许由于自旋转换导致第一自由层磁化方向和第二自由层磁化方向改变方向。

Description

利用自旋转换切换并存储多个位的磁性存储元件
技术领域
本发明涉及一种磁性系统，更具体地，涉及一种用于提供减小尺寸的磁性元件的方法和系统，包括但不限于在切换中利用自旋转换效应的并能够用于例如磁性随机存取存储器(“MRAM”)的磁性存储器的磁性元件。
背景技术
各种类型的磁性技术利用磁性元件来存储或读取数据。例如，在传统的MRAM技术中，所使用的传统的磁性元件是自旋隧道结。图1A显示了一个这样的传统磁性元件10，它是自旋隧道结10。传统的自旋隧道结10包括反铁磁(AFM)层12、钉扎层14、屏蔽层16和自由层18。传统的钉扎层14是铁磁的，并具有通常由AFM层12固定的磁化方向。如此处所使用的，术语“铁磁的”包括铁磁的、亚铁磁的和超铁磁的材料。传统的铁磁自由层18通过绝缘屏蔽层16与钉扎层分开。屏蔽层16足够薄，以使电荷载流子在钉扎层14与自由层18之间隧穿。类似地，在传统的硬盘磁性记录技术中，用于磁阻读取头的磁性元件包括传统的磁性元件，例如自旋阀。自旋阀具有与传统的自旋隧道结类似的结构。但是，屏蔽层16由导电的非磁性间隔层替代。自旋阀包括具有通常由AFM层固定的磁化方向的铁磁的钉扎层。自旋阀还包括通过导电的非铁磁间隔层(例如Cu)与钉扎层分开的铁磁的自由层。自旋隧道结和自旋阀的铁磁的钉扎和自由层也可以是合成的。
为了编程传统的自旋隧道结10，通常通过使电流通过一个或多个写入线(没有显示)来施加外部磁场。响应该磁场，传统的自由层18的磁化方向平行或反向平行于传统的钉扎层14的磁化方向。当去除磁场时，传统的自由层18的磁化方向保持不变。如果传统的自由层18的磁化方向平行于传统的钉扎层14的磁化方向，则传统的自旋隧道结10处于低电阻状态。如果传统的自由层18的磁化方向反向平行于传统的钉扎层14的磁化方向，则传统的自旋隧道结10处于高电阻状态。例如，假设当传统的自由层18的磁化方向与传统的钉扎层14的磁化方向平行时，则传统的自旋隧道结10的总电阻是R-ΔR。另外，当传统的自由层18的磁化方向与传统的钉扎层14的磁化方向反向平行时，电阻是R+ΔR。因此传统的磁性元件10能被视为具有中值电阻R。中值电阻是在器件的工作范围中间的电阻。基于这两种状态，R-ΔR和R+ΔR，能够在传统的自旋隧道结10中存储一位的信息(对应于0和1)。
此外，其它的传统磁性元件构建在传统的自旋隧道结10上。例如，能够使用成双的传统自旋隧道结。在这样的传统磁性元件中，能够提供第二钉扎层以及在第二钉扎层与自由层18之间提供第二屏蔽层。其它传统的磁性元件可以使用导电层代替第二屏蔽层，如图1B和图2所示。在这样的情况下，能够将传统的磁性元件视为共享公用自由层的自旋阀和自旋隧道结的组合。
图2显示了另一个能够存储多位数据的传统的磁性元件20。磁性元件20包括由导电层22分开的两个自旋隧道结30和40。自旋隧道结30包括由屏蔽层34分开的钉扎层32和自由层36。类似地，自旋隧道结40包括由屏蔽层44分开的钉扎层42和自由层46。为了清楚，没有显示AFM层。但是，AFM层通常用于固定钉扎层32和42的磁化方向。导电层22电性地连接自旋隧道结30和40。构成传统的自由层36和46，使得传统的自由层36的磁化方向在与传统的自由层46的磁化方向不同的磁场下改变方向。这通常通过确保传统的自由层36和46具有不同的厚度来实现。此外，屏蔽层34和44具有不同的厚度，使得传统的自旋隧道结具有不同的电阻。
为了编程传统的磁性元件20，通常使用驱动通过一条或多条写入线(未示出)的电流来施加外部磁场。出于说明的目的，假设传统的自由层36的矫顽磁性是H1，而传统的自由层46的矫顽磁性是H2。还假设H1小于H2。如果存储“00”，则首先一直施加在第一方向上大于H1和H2的磁场H，第一方向例如平行于传统的钉扎层32的磁化方向。因此，传统的自由层36和46的磁化方向是平行的。此外，传统的自由层36和46的磁化方向都平行于钉扎层32和42的磁化方向。如果要存储“10”，则在相同的方向上施加H并去除。然后施加第二场。第二场的幅度在H1与H2之间。第二场的方向与H的方向相反，因此，反向平行于传统的钉扎层32和42的磁化方向。结果，传统的自由层36的磁化方向反向平行于传统的钉扎层32的磁化方向，而传统的自由层46的磁化方向平行于传统的钉扎层42的磁化方向。如果要存储“01”，则首先在相反方向上施加H，其反向平行于传统的钉扎层32和42的磁化方向。然后去除场。然后提供在H1与H2之间的平行于传统的钉扎层32和42的磁化方向的场。结果，传统的自由层36的磁化方向将被定向为平行于传统的钉扎层32的磁化方向，而传统的自由层46的磁化方向被定向为反向平行于传统的钉扎层42的磁化方向。如果要存储“11”，则在反向平行于传统的钉扎层32和42的磁化方向的方向上施加H。因此在磁性元件50中存储了对应于“00”、“01”、“10”和“11”的两位。
状态“00”、“01”、“10”和“11”对应于不同的电阻。当自由层36与钉扎层32的磁化方向对准时，自旋隧道结30的电阻是R1-ΔR1，或者当自由层36与钉扎层32的磁化方向反向平行时，自旋隧道结30的电阻是R1+ΔR1。R1可以视为自旋隧道结30的中值电阻，ΔR1从中值电阻改变到一个稳定状态(磁化方向平行或反向平行)。当自由层46与钉扎层42的磁化方向平行时，自旋隧道结40的电阻是R2-ΔR2。当自由层46与钉扎层42的磁化方向反向平行时，自旋隧道结40的电阻是R2+ΔR2。R2可以视为自旋隧道结40的中值电阻，ΔR2从中值电阻改变到一个稳定状态(磁化方向平行或反向平行)。对于按照期望工作的传统的磁性元件20，R1应当不同于R2，ΔR1应当不同于ΔR2。因此，对于传统的磁性元件20，“00”对应于电阻R1-ΔR1+R2-ΔR2。对于传统的磁性元件20，“01”对应于电阻R1-ΔR1+R2+ΔR2。对于传统的磁性元件20，“10”对应于电阻R1+ΔR1+R2-ΔR2。对于传统的磁性元件20，“11”对应于电阻R1+ΔR1+R2+ΔR2。
尽管使用具有传统自旋隧道结的传统磁性元件10和20的传统磁性存储器能够工作，但是本领域技术人员将很容易意识到，传统的磁性元件10和20用在较高的存储单元密度时存在一些障碍。特别是使用由驱动通过位线(未示出)和写入线(未示出)的电流产生的外部磁场来写入传统的磁性元件10、20。换言之，通过由驱动通过位线和写入线的电流产生的外部磁场来切换自由层18、36和46的磁化方向。用于切换自由层18、36和46的磁化方向所需的磁场(称作切换场)与传统的磁性元件10和20的宽度成反比。结果，对于具有较小的传统磁性元件10和20的传统存储器，切换场增加。由于切换场较高，所以将被驱动通过位线以及特别是写入线所需的电流对于高的存储单元密度将显著地增加。这种大电流能够在使用传统磁性元件10或20的传统磁性存储器中产生很多问题。例如，串扰和功耗将增加。此外，驱动用于在预期的传统存储元件10或20产生切换场的电流所需的驱动电路也将增加面积和复杂度。此外，传统的写入电流必须足够大以便切换磁性存储单元，但是不能太大，否则相邻的单元被无意地切换。这种写入电流幅度的上限能够导致可靠性的问题，因为比其它单元难于切换的单元(由于制造和材料的不均匀导致的)将不能始终如一地写入。
因此，需要的是用于提供在提供足够的读取信号的同时能够用在高密度存储器阵列中的、低功耗、低串扰和高稳定性的磁性元件的方法和系统。本发明满足了对这种磁性存储元件的需求。
发明内容
本发明提供了一种用于提供能够存储多位的磁性元件的方法和系统。该方法和系统包括提供第一钉扎层、第一非磁性层、第一自由层、连接层、第二钉扎层、第二非磁性层和第二自由层。第一钉扎层是铁磁的，并具有固定在第一方向上的第一钉扎层磁化方向。第一非磁性层位于第一钉扎层与第一自由层之间。第一自由层是铁磁的，并且具有第一自由层磁化方向。第二钉扎层是铁磁的，并具有固定在第二方向上的第二钉扎层磁化方向。连接层位于第二钉扎层与第一自由层之间。第二非磁性层位于第二钉扎层与第二自由层之间。第二自由层是铁磁的，并且具有第二自由层磁化方向。第一和第二非磁性层可以是绝缘的屏蔽层，或者它们可以是导电的金属层。在优选实施例中，第一和第二非磁性层是导电的层。在优选实施例中，磁性元件还包括第一屏蔽层、第二屏蔽层、第三钉扎层和第四钉扎层。在这样的实施例中，第一屏蔽层位于第一自由层与第三钉扎层之间。第二屏蔽层位于第二自由层与第四钉扎层之间。此外，在优选实施例中，钉扎层的磁化方向通过邻近的反铁磁层固定，连接层是共用的反铁磁层。或者，为了降低堆叠高度，钉扎层及其邻近(或共用的)固定的AFM层能够由反铁磁耦合的硬磁性层/Ru/硬磁性层或者硬磁性层/Ru/软磁性层的三层结构替代，其中“硬”和“软”分别是指具有高和低的磁性各向异性的铁磁层。软层可以是Co、Fe、Ni及其合金；硬层可以是例如CoCrPt的硬磁体材料。磁性元件被配置成在写入电流通过磁性元件时，允许由于自旋转换导致第一自由层磁化方向和第二自由层磁化方向改变方向。
按照此处公开的系统和方法，本发明提供了一种能够存储多位并利用自旋转换切换进行写入的磁性元件，自旋转换切换比场切换机制更局部。
附图说明
图1A显示了用于传统的磁性存储器中的传统的磁性元件；
图1B是用作磁性元件的双自旋隧道/阀结构的一个实施例的视图；
图2显示了用于传统的磁性存储器中的能够存储多位的另一个传统的磁性元件；
图3A是按照本发明的能够存储多位并利用自旋转换现象进行写入的磁性元件的一个实施例的视图；
图3B是说明按照本发明的对能够存储多位并利用自旋转换现象进行写入的磁性元件进行写入的方法的一个实施例的高级流程图；
图3C是说明按照本发明的对能够存储多位并利用自旋转换现象进行写入的磁性元件进行写入的方法的一个实施例的更详细的流程图；
图4A是按照本发明的能够存储多位并利用自旋转换现象进行写入的磁性元件的第二实施例的视图；
图4B是按照本发明的能够存储多位并利用自旋转换现象进行写入的磁性元件的第二实施例的替代版本的视图；
图5A是按照本发明的能够存储多位的、利用自旋转换现象进行写入并利用双自旋隧道/阀结构的磁性元件的第三实施例的视图；
图5B是按照本发明的能够存储多位的、利用自旋转换现象进行写入并利用双自旋隧道/阀结构的磁性元件的第四实施例的视图；
图6A是按照本发明的能够存储多位的、利用自旋转换现象进行写入并利用双自旋隧道/阀结构的磁性元件的第五优选实施例的视图；
图6B是按照本发明的能够存储多位的、利用自旋转换现象进行写入并利用双自旋隧道/阀结构的磁性元件的第五优选实施例的替代版本的视图；
图7是按照本发明的用于提供能够存储多位并利用自旋转换现象进行写入的磁性元件的方法的一个实施例的高级流程图；
图8是按照本发明的用于提供能够存储多位并利用自旋转换现象进行写入的磁性元件的方法的一个实施例的更详细的流程图。
具体实施方式
本发明涉及磁性元件的改进。呈现下面的说明使得本领域普通技术人员能够制造和利用本发明，并且按照专利申请的格式及其要求提供下面的说明。对优选实施例的各种修改对于本领域技术人员来说将是很明显的，并且此处的一般原理可用于其它的实施例。因此，本发明不限于所示的实施例，而是符合与此处公开的原理和特征一致的最宽范围。
传统的磁性存储技术逐步地利用具有较小尺寸的磁性元件，例如自旋阀和自旋隧道结。但是，使用传统方法制造和操作这样的元件是困难的。一种最近发现的称作自旋转换的现象对磁性存储技术是有益的。在J.C.Slonczewski的“Current-driven Excitation of MagneticMultilayers”Journal of Magnetism and Magnetic Materials，vol.159，p.L1-L5(1996)；L.Berger的“Emission of Spin Waves by a MagneticMultilayer Traversed by a Current”phys.Rev.B，vol.54，p.9353(1996)；以及F.J.Albert、J.A.Katine和R.A.Buhman的“Spin-polarized CurrentSwitching ofa Co Thin Film Nanomagnet”Appl.Phys.Lett.，vol.77，No.23，p.3809-3811(2000)中详细公开了对自旋转换的目前理解。因此，下面说明的自旋转换现象是基于本领域中的目前理解，而不限于本发明的范围。
自旋转换效应起源于铁磁常态金属多层的自旋相依的电子传递特性。当自旋极化的电流以垂直于平面的电流(CPP)配置穿过磁性的多层时，入射在铁磁层上的电子的自旋角动量与铁磁层的磁性力矩互相作用。通过此相互作用，电子将其一部分的角动量传递到铁磁层。因此，如果电流密度足够高(大约107-108A/cm2)并且如果多层的尺寸较小(大约小于200纳米)使得自建场效应不明显，则自旋极化的电流能够切换铁磁层的极化方向。此外，为了自旋转换能够切换铁磁层的磁化方向，铁磁层必须足够薄，例如，对于Co优选地小于大约10纳米。
自旋转换的现象能够用于CPP配置中作为选项或者除了使用外部切换场以外的选项，以切换传统的自旋阀或传统的自旋隧道结的自由层的磁化方向。自旋转换是当传统的磁性元件的尺寸较小时(在几百纳米范围内)支配其它机制并由此变得引人注目的一种现象。与应用外部场相比，自旋转换现象是局部的现象。因此，自旋转换可以用于在具有较小的磁性元件的较高密度的磁性存储器中向磁性元件进行写入。
本领域普通技术人员很容易意识到，使用自旋转换的现象对传统的磁性元件(例如自旋阀或自旋隧道结)进行写入存在碍碍。对于传统的自旋阀，CPP构造导致明显降低的信号。尽管传统的自旋隧道结由于较大的电阻而可以具有较大的信号，但是由于欧姆损耗导致用于引起自旋转换效应所需的高电流密度能够破坏薄的绝缘屏蔽。
如上所述，其它的传统磁性元件已经在特性的改变程度中被提出，并在某些情况下被应用。这样的传统磁性元件包括双自旋阀、双自旋隧道结以及自旋阀与自旋隧道结的组合。
图1B是能够用作磁性元件的被称作双自旋隧道/阀结构70的磁性元件的一个实施例的视图。优选地在适合的仔晶层上制造双自旋隧道/阀结构70。双自旋隧道/阀结构70包括反铁磁(AFM)层71，其上制造了钉扎层72。钉扎层72是铁磁的并通过AFM层71使其磁化方向固定。双自旋隧道/阀结构70还包括绝缘的屏蔽层73，屏蔽层73足够薄以使电荷载流子在钉扎层72与自由层74之间隧穿。自由层74是铁磁的，并具有能够由于自旋转换现象而被改变的磁化方向。双自旋隧道/阀结构70还包括导电的非磁性间隔层75，非磁性间隔层75能够包括例如Cu的材料。双自旋隧道/阀结构70包括铁磁的第二钉扎层76，第二钉扎层76具有通过AFM层77固定的磁化方向。双自旋隧道/阀结构70能被视为由自旋隧道结(包括层71、72、73和74)和自旋阀(包括层74、75、76和77)构成，二者共用自由层。因此，当允许使用自旋转换进行写入时能够获得较高的读取信号。尽管所述的是单个铁磁的膜，但是层72、74和76可以是合成的，和/或可以被掺杂以提高双自旋隧道/阀结构70的热稳定性。此外，已经公开了具有静磁耦合的自由层的其它磁性元件，包括具有静磁耦合的自由层的双自旋隧道/阀结构。因此，也能够提供使用磁性元件(例如自旋隧道结)的其它结构或双自旋隧道/阀结构。
配置双自旋隧道/阀结构70，以允许使用自旋转换来切换自由层74的磁化方向。因此，双自旋隧道/阀结构70的尺寸最好较小，在几百纳米范围内，以便减小自建场效应。在优选实施例中，双自旋隧道/阀结构70的尺寸小于200纳米，并优选地大约为100纳米。双自旋隧道/阀结构70优选地具有垂直于图2中页面的大约50纳米的深度。该深度优选地小于双自旋隧道/阀结构70的宽度，使得双自旋隧道/阀结构70具有一些形状各向异性，确保自由层74具有优选的方向。此外，自由层74的厚度足够低，使得自旋转换足够强，以便将自由层磁化方向转成与钉扎层72和76的磁化方向对准。在优选实施例中，自由层74具有小于或等于10nm的厚度。此外，对于具有优选尺寸的双自旋隧道/阀结构70，能够以相当小的电流提供大约107Amps/cm2的电流密度。例如，对于具有0.06×0.12μm2的椭圆形状的双自旋隧道/阀结构70，能够通过大约0.5mA的电流提供大约107Amps/cm2的电流密度。结果，可以避免使用用于传递非常高的电流的专用电路。
尽管上述的磁性元件可以很好的实现其预期目的，但是本领域技术人员还将意识到，期望将这些磁性元件用在较高密度的存储器中。
本发明提供了一种用于提供能够存储多位的磁性元件的方法和系统。该方法和系统包括提供第一钉扎层、第一非磁性层(其是电性导电的)、第一自由层、连接层、第二钉扎层、第二非磁性层和第二自由层。第一钉扎层是铁磁的，并具有固定在第一方向上的第一钉扎层磁化方向。第一非磁性层位于第一钉扎层与第一自由层之间。第一自由层是铁磁的并具有第一自由层磁化方向。第二钉扎层是铁磁的，并具有固定在第二方向上的第二钉扎层磁化方向。第二连接层位于第二钉扎层与第一自由层之间。第二非磁性层位于第二钉扎层与第二自由层之间。第二自由层是铁磁的并具有第二自由层磁化方向。构成该磁性元件，以便在写入电流通过该磁性元件时允许自旋转换使得第一自由层磁化方向和第二自由层磁化方向改变方向。
将根据具有某种部件和某种数量的结构的特别磁性元件说明本发明。但是，本领域技术人员将很容易意识到，此方法和系统对于具有不同的和/或额外的部件或结构(例如其它数量的自旋阀、自旋隧道结和/或双自旋隧道/阀结构)的其它磁性存储元件也将有效地工作。本发明还与具有与本发明不一致的不同和/或其它特征的磁性元件相容。还以自旋转换现象的目前理解为背景说明本发明。因此，本领域技术人员将很容易意识到，该方法和系统的行为的理论上的说明是以自旋现象的目前理解为基础。本领域技术人员还将容易地意识到，是以与衬底具有特定关系的结构为背景说明该方法和系统的。但是，本领域技术人员将很容易意识到，该方法和系统也与其它结构相容。例如，本发明与顶部和底部自旋阀以及顶部和底部自旋隧道结相容。此外，以某种合成的层为背景说明本方法和系统。但是，本领域技术人员将很容易意识到，其它的和/或额外的层也能够是合成的。此外，本发明与具有单一和/或合成的铁磁层的磁性元件相容。而且，尽管以提供单个磁性元件为背景说明了按照本发明的方法的实施例，但是本领域技术人员将很容易意识到该方法与提供多个磁性元件(例如以阵列方式)也相容。还以施加在特定方向的写入电流、具有特定幅度的写入电流以及施加的特定数量的写入电流为背景说明本发明。但是，本领域技术人员将很容易意识到，本发明与其它的和/或不同的写入电流相容。还以在层之间具有特定方向的磁化为背景说明了本发明。但是，本领域技术人员将很容易意识到本发明也与其它的方向相容。
为了更具体的给出本发明的方法和系统，现在参照图3A，图3A显示了按照本发明的能够存储多位并利用自旋转换现象进行写入的磁性元件100的一个实施例。磁性元件100包括两个自旋隧道结110和120，两个自旋隧道结110和120被配置成可使用自旋转换现象进行写入，并由连接层102分开。
自旋隧道结110包括自由层118、优选地为屏蔽层116的非磁性层和钉扎层114。自由层118和钉扎层114是铁磁的。钉扎层114的磁化方向固定在特定方向上。优选地，自旋隧道结110包括用于固定钉扎层114的磁化方向的AFM层112。但是，在可选实施例中，钉扎层114的磁化方向能够以其它的方式被固定。屏蔽层116被配置成允许电荷载流子在钉扎层114与自由层118之间隧穿。自旋隧道结120包括自由层128、优选地为屏蔽层126的非磁性层和钉扎层124。自由层128和钉扎层124是铁磁的。钉扎层124的磁化方向固定在特定方向上。优选地，自旋隧道结120包括用于固定钉扎层124的磁化方向的AFM层122。但是，在可选实施例中，钉扎层124的磁化方向能够以其它的方式被固定。屏蔽层126被配置成允许电荷载流子在钉扎层124与自由层128之间隧穿。钉扎层118和128优选地固定在图3A所示的方向上。
由于它们被配置成使用自旋转换现象进行写入，所以自旋隧道结110和120的尺寸优选地与双自旋隧道/阀结构70类似。因此，自旋隧道结110和120的尺寸优选地是较小，在几百纳米范围内。在优选的实施例中，自旋隧道结110和120的尺寸小于200纳米，并优选地大约为100纳米。自旋隧道结110和120的尺寸优优选地具有垂直于图3中页面的大约50纳米的深度。该深度优选地小于自旋隧道结110和120的宽度，使得自旋隧道结110和120具有一些形状各向异性，确保自由层118和128具有优选的方向。此外，自由层118和128的厚度足够低，使得自旋转换足够强，以便将自由层磁化方向转成与钉扎层114和124的磁化方向对准。在优选实施例中，自由层118和128具有小于或等于10nm的厚度。此外，对于具有优选尺寸的自旋隧道结110和120，能够以相当小的电流提供大约107Amps/cm2的电流密度。例如，对于具有0.06×0.12μm2的椭圆形状的自旋隧道结110和120，能够通过大约0.5mA的电流提供大约107Amps/cm2的电流密度。结果，可以避免使用用于传递非常高的电流的专用电路。
在操作中，能够使用从磁性元件100的顶部到磁性元件100的底部的正向的电流I1F以及从磁性元件100的底部到磁性元件100的顶部的反向的电流I1R对自旋隧道结110写入数据。当在正向上施加电流I1F时，多数电子从钉扎层114移动到自由层118(由于电子带负电，所以与电流I1F的方向相反)。多数电子使其自旋平行于钉扎层114的磁化方向。多数电子能够经过自旋转换将其角动量传递到自由层118。当提供电流I1F时，足够数量的多数电子传递它们的角动量，以使自由层118的磁化方向与钉扎层114的磁化方向对准。当在反向上施加电流I1R时，从自由层118移动到钉扎层114(与电流I1R的方向相反)的少数电子从钉扎层114被反射。少数电子使其角动量处在与钉扎层114的磁化方向相反的方向上。当提供电流I1R时，足够数量的少数电子传递它们的角动量，以使自由层118的磁化方向与钉扎层114的磁化方向反向平行。
类似地，能够使用从磁性元件100的顶部到磁性元件100的底部的正向的电流I2F以及从磁性元件100的底部到磁性元件100的顶部的反向的电流I2R对自旋隧道结120进行写入。自旋转换能够按照与上述类似的方式定向自由层128的磁化方向。在优选实施例中，I1F大于I2F，I1R大于I2R。能够通过改变磁性元件110和120中的层来获得磁性元件110和120的电阻和写入电流的差别。例如，自由层118和128能够具有不同的厚度。类似地，屏蔽层116和126能够具有不同的厚度。
除了配置成使用自旋转换进行写入之外，优选地将自旋隧道结110和120配置成具有不同的中值电阻，并使用不同的电流进行写入。例如，自旋隧道结110和120的中值电阻分别是R1和R2。当自由层118与钉扎层114的磁化方向平行和反向平行时，自旋隧道结110的电阻分别是R1-ΔR1和R1+ΔR1。当自由层128与钉扎层124的磁化方向平行和反向平行时，自旋隧道结120的电阻分别是R2-ΔR2和R2+ΔR2。在优选实施例中，R1、ΔR1、R2、ΔR2是不同的，因此能够区分磁性元件100的四种不同的状态。
连接层102位于自旋隧道结110和自旋隧道结120之间。连接层102优选地是导电的。因此，在CPP方向上通过磁性元件100的电流很容易在自旋隧道结110和120之间通过。结果，用于一个自旋隧道结110的相同的写入电流和读取电流能够用于另一个自旋隧道结120。
图3B是说明按照本发明的对能够存储多位并利用自旋转换现象进行写入的磁性元件进行写入的方法140的一个实施例的高级流程图。以图3A中所示的磁性元件100为背景来说明方法140。参照图3A和3B，在对磁性元件进行写入时，使用的写入电流应当确保自由层118和128的预期的调整。如果将要写入“00”，则经过步骤142对磁性元件施加至少一个写入电流，用于使自由层118和128的磁化方向与钉扎层114和124的磁化方向对准。因此，步骤142能够包括提供在正向上通过磁性元件100的大于I1F和I2F的单个写入电流。如果将要写入“01”，则经过步骤144施加一个或多个写入电流，用于使自由层128的磁化方向反向平行于钉扎层124的磁化方向，使自由层118的磁化方向平行于钉扎层114的磁化方向。如果将要写入“10”，则经过步骤146施加一个或多个写入电流，用于使自由层128的磁化方向平行于钉扎层124的磁化方向，使自由层118的磁化方向反向平行于钉扎层114的磁化方向。如果将要写入“11”，则经过步骤148施加一个或多个写入电流，用于使自由层118和128的磁化方向反向平行于钉扎层114和124的磁化方向。
图3C显示了按照本发明的对能够存储多位并利用自旋转换现象进行写入的磁性元件进行写入的方法150的一个实施例。以图3A中所示的磁性元件100为背景来说明方法150。参照图3A和3C，在对磁性元件写入时，使用的写入电流应当确保自由层118和128的预期的调整。
经过步骤152确定是否将要对磁性元件100写入“00”。如果是，则经过步骤154在正向上(朝向图3A页面的底部)施加第一写入电流。第一写入电流大于I1F和I2F。结果，自旋转换分别将自由层118和128定向成平行于钉扎层114和124。在此状态下磁性元件100的电阻是R1-ΔR1+R2-ΔR2。
如果不是要写入“00”，则经过步骤156确定是否将要写入“01”。如果是，则经过步骤158在正向上施加大于I1F和I2F的写入电流。优选地，该写入电流等于第一写入电流。因此，自由层118和128被分别定向成平行于钉扎层114和124。然后经过步骤160在反向上(图3A中向上)施加第二写入电流。第二写入电流大于I2R，但是小于I1R。结果，第二写入电流引起的自旋转换将自由层128的磁化方向翻转成反向平行于钉扎层124的磁化方向，而自由层118的磁化方向保持平行于钉扎层114的磁化方向。在此状态下磁性元件100的电阻是R1-ΔR1+R2+ΔR2。
如果不是要写入“01”，则经过步骤162确定是否将要写入“10”。如果是，则经过步骤164在反向上施加第三写入电流。因此，自由层118和128被分别定向成反向平行于钉扎层114和124。然后经过步骤166在正向上施加第四写入电流。第四写入电流大于I2F，但是小于I1F。结果，第二写入电流引起的自旋转换将自由层128的磁化方向翻转成平行于钉扎层124的磁化方向，而自由层118的磁化方向保持反向平行于钉扎层124的磁化方向。在此状态下磁性元件100的电阻是R1+ΔR1+R2-ΔR2。
如果不是要写入“10”，则是要写入“11”。因此，经过步骤170在反向上施加大于I1R和I2R的写入电流，优选地等于第三写入电流。因此自由层118和128的磁化方向被分别定向成反向平行于钉扎层114和124的磁化方向。在此状态下磁性元件100的电阻是R1+ΔR1+R2+ΔR2。
为了读取磁性元件100，提供小于I1F、I2F、I1R和I2R的读取电流。因此读取电流小于任何施加的写入电流。因此，读取电流将不改变写入到磁性元件中的数据。能够根据读取电流和输出信号来确定磁性元件100的电阻。根据磁性元件的电阻，能够确定存储的数据-“00”、“01”、“10”或“11”。如果电阻是R1-ΔR1+R2-ΔR2，则存储的是“00”。如果电阻是R1-ΔR1+R2+ΔR2，则存储的是“01”。如果电阻是R1+ΔR1+R2-ΔR2，则存储的是“10”。如果电阻是R1+ΔR1+R2+ΔR2，则存储的是“11”。
使用方法140和/或150，能够使用自旋转换在磁性元件100中存储多位。由外部电流驱动的切换场不是必要的。相反，使用更局部和可靠的现象来对磁性元件100进行写入，导致较少的串扰。此外，对于具有优选尺寸的磁性元件100，能够以相当小的电流提供大约107Amps/cm2的足够的电流密度。例如，对于具有0.06×0.12μm2的椭圆形状的磁性元件，能够通过大约0.5mA的电流提供大约107Amps/cm2的电流密度。结果，能够避免使用用于传递非常高电流的专用电路。此外，由于在单个磁性元件100中存储多位，所以能够制造结合磁性元件100的高密度的存储器(每单位面积存储更多的位)。
图4A是按照本发明的能够存储多位并利用自旋转换现象进行写入的磁性元件100′的第二实施例的视图。磁性元件100′的许多部件类似于图3A中所示的磁性元件100的部件。因此，这些部件被类似地标记。例如，磁性元件100′包括自旋隧道结110′和120′。但是，连接层102已经被共用的AFM层102′替代。此外，已经省略了AFM层112和122。相反，单个共用的AFM层102′起到连接层(类似于连接层102)以及用于固定钉扎层114′和124′(类似于AFM层102和112)磁化方向的层的作用。或者，为了进一步降低堆叠的高度，能够通过反铁磁耦合的硬磁性层/Ru/硬磁性层或硬磁性层/Ru/软磁性层的三层结构来替代钉扎层114′和124′以及钉扎的的AFM层102′，其中“硬”和“软”分别是指具有高和低的磁性各向异性的铁磁层。软层可以是Co、Fe、Ni及其合金；硬层可以是例如CoCrPt的硬磁体材料。图4B中显示了这样的可选结构100″。参照图4A和4B，与磁性元件100′类似的磁性元件100″的部件被类似地标记。例如，磁性元件100″包括自由层128″和118″。但是，硬磁性层111、Ru层113和硬或软磁性层115用于替代磁性元件100′的钉扎层114′和124′以及AFM层102′。
磁性元件100′和100″还被配置成使用自旋转换进行写入并存储多位。因此，磁性元件100′和100″共用许多相同的特性，并且可以按照基本上与磁性元件100相同的方式进行写入。因此分别显示在图3B和3C中的方法140和150能够用于向图4A和4B所示的磁性元件100′和100″写入数据。由于被驱动通过磁性元件100′和100″的电流能够用于使用自旋转换进行写入数据，所以由外部电流驱动的切换场不是必要的。相反，使用更局部和可靠的现象来对磁性元件100′和100″进行写入。此外，对于具有优选尺寸的磁性元件100′和100″，能够以相当小的电流提供大约107Amps/cm2的足够的电流密度。例如，对于具有0.06×0.12μm2的椭圆形状的磁性元件，能够通过大约0.5mA的电流提供大约107Amps/cm2的电流密度。结果，能够避免使用用于传递非常高电流的专用电路。此外，由于在单个磁性元件100′和100″中存储多位，所以能够制造结合磁性元件100′和100″的高密度的存储器(每单位面积存储更多的位)。此外，由于磁性元件100′使用单个共用的AFM层102′来连接自旋隧道结110′和120′，所以能够省略分开的AFM层。类似地，由于使用了层111、113和115，所以在磁性元件100″中省略了额外的AFM层。结果，磁性元件100′和100″能够具有降低的堆叠高度。降低的堆叠高度能够使磁性元件100′和100″更容易图形化并且更易于制造。
图5A是按照本发明的能够存储多位的、利用自旋转换现象进行写入并利用双自旋隧道/阀结构的磁性元件200的第三实施例的视图。因此磁性元件200包括由连接层202分开的双自旋隧道/阀结构210和230。双自旋隧道/阀结构210包括钉扎层214、非磁性层216、自由层218、屏蔽层220和钉扎层222。双自旋隧道/阀结构210优选地还包括AFM层212和224，分别用于固定钉扎层214和222的磁化方向。双自旋隧道/阀结构230包括钉扎层234、非磁性层236、自由层238、屏蔽层240和钉扎层242。双自旋隧道/阀结构230优选地还包括AFM层232和244，分别用于固定钉扎层234和242的磁化方向。钉扎层214和242使其磁化方向固定在第一方向上。钉扎层222和234使其磁化方向固定在第二方向上，优选地反向平行于第一方向。能够通过几种技术来实现第二方向定向。一种技术是对钉扎层222和234使用合成结构(没有显示)。另一种技术是对AFM层224和232使用AFM材料，其不同于(在设定温度和场方面)AFM层232和242的AFM材料。然后能够使用不同的AFM设定温度和场，与钉扎层214和242的磁化方向定向分开的设定钉扎层222和234的磁化方向定向。自由层218和238优选地具有优选方向，但是在其它方面由于自旋转换所以可自由响应转换的角动量。屏蔽层220和240是电荷载流子能够隧穿通过的绝缘体。非磁性间隔层216和236是导体。每个双自旋隧道/阀结构210和230可以视为具有自旋阀部分和自旋隧道结部分。双自旋隧道/阀结构210的自旋隧道结部分包括钉扎层222、屏蔽层220和自由层218。双自旋隧道/阀结构210的自旋阀部分包括钉扎层214、非磁性间隔层216和自由层218。类似地，双自旋隧道/阀结构230的自旋隧道结部分包括钉扎层242、屏蔽层240和自由层238。双自旋隧道/阀结构230的自旋阀部分包括钉扎层234、非磁性间隔层236和自由层238。
在操作中，双自旋隧道/阀结构210和230的每个被配置成使用自旋转换进行写入。目前，主要使用双自旋隧道/阀结构210和230的自旋阀部分提供自旋转换现象。例如，对于在正向上驱动的电流，从钉扎层214隧穿到自由层218的电子能够将它们的角动量传递到自由层218。结果，自由层218的磁化方向可以与钉扎层214的磁化方向对准。此外，从钉扎层222反射的少数电子能够有助于定向自由层218的磁化方向，使其平行于钉扎层214的磁化方向。类似地，对于在反向上驱动的电流，从钉扎层214反射来自自由层218的少数电子。这些少数电子返回到自由层218，并使自由层218的磁化方向反向平行于钉扎层214的磁化方向。此外，来自钉扎层222的多数电子能够有助于定向自由层218的磁化方向，使其反向平行于钉扎层214的磁化方向。因此，能够在反向上从钉扎层214通过自由层218和钉扎层222来驱动电流。双自旋隧道/阀结构230以类似的方式工作。
由于它们被配置成使用自旋转换现象进行写入，所以双自旋隧道/阀结构210和230的方向优选地与双自旋隧道/阀结构70的方向类似。双自旋隧道/阀结构210和230的尺寸优选地小于200纳米，并优选地为大约100纳米。双自旋隧道/阀结构210和230具有垂直于图5A中页面的大约50纳米的深度。该深度优选地小于双自旋隧道/阀结构210和230的宽度，使得双自旋隧道/阀结构210和230具有一些形状各向异性，确保自由层218和238具有优选的方向。此外，自由层218和238的厚度足够低，使得自旋转换足够强，以便将自由层磁化方向转成与钉扎层212和222以及钉扎层234和242的磁化方向对准。在优选实施例中，自由层218和238具有小于或等于10nm的厚度。此外，对于具有优选尺寸的双自旋隧道/阀结构210和230，能够以相当小的电流提供大约107Amps/cm2的电流密度。例如，对于具有0.06×0.12μm2的椭圆形状的双自旋隧道/阀结构210和230，能够通过大约0.5mA的电流提供大约107Amps/cm2的电流密度。结果，可以避免使用用于传递非常高的电流的专用电路。
除了配置成使用自旋转换进行写入之外，优选地将双自旋隧道/阀结构210和230配置成具有不同的中值电阻，并使用不同的电流进行写入。例如，双自旋隧道/阀结构210和230的中值电阻分别是R1和R2。当自由层218的磁化方向与钉扎层222的磁化方向平行和反向平行时，双自旋隧道/阀结构210的电阻分别是R1-ΔR1和R1+ΔR1。当自由层238的磁化方向与钉扎层242的磁化方向平行和反向平行时，双自旋隧道/阀结构230的电阻分别是R2-ΔR2和R2+ΔR2。此外，使用从磁性元件200的顶部到磁性元件200的底部的正向的电流I1F以及从磁性元件200的底部到磁性元件200的顶部的反向的电流I1R对自旋隧道结210进行写入。类似地，使用从磁性元件200的顶部到磁性元件200的底部的正向的电流I2F以及从磁性元件200的底部到磁性元件200的顶部的反向的电流I2R对双自旋隧道/阀结构230进行写入。在优选实施例中，I1F大于I2F，I1R大于I2R。能够通过改变双自旋隧道/阀结构210和230中的层来获得双自旋隧道/阀结构210和230的电阻和写入电流的差别。例如，自由层218和228能够具有不同的厚度。类似地，屏蔽层220和240能够具有不同的厚度。
连接层202位于双自旋隧道/阀结构210和230之间。连接层202优选地是导电的。因此，在CPP方向上通过磁性元件2100的电流很容易通过自旋隧道结110和120之间。结果，用于一个自旋隧道结210的相同的写入电流和读取电流能够用于另一个自旋隧道结250。但是注意，读取电流优选地小于任何写入电流。因此，自由层218和238的磁化方向在读取期间不改变。
能够按照基本上与磁性元件100和100′相同的方式来写入磁性元件200，例如使用方法140或150。因此，磁性元件200共用了与磁性元件100和100′相同的许多优点。由于存在能够对自旋转换有用的额外的钉扎层214和234，所以可以进一步降低切换自由层218和238的磁化方向所需的电流。由于使用了双自旋隧道/阀结构210和230，并且使用自旋转换来写入磁性元件，所以不再需要用于产生外部切换磁场的外部电流对磁性元件200的自由层218和238进行写入。相反，使用被驱动通过磁性元件200的电流。结果，由于利用了更局部的切换机制，所以具有较小的串扰和较低的功耗。由于存在磁性元件200的屏蔽层(层220和240)，所以磁性元件200在以CPP配置读取时还具有明显高于传统的自旋阀的输出信号。而且，由于磁性元件200能够存储多位，所以磁性元件200能够用在较高密度的存储器中。
图5B是按照本发明的能够存储多位的、利用自旋转换现象进行写入并利用双自旋隧道/阀结构的磁性元件200′的第四实施例的视图。磁性元件200′类似于磁性元件200。因此，许多部件被类似地标记。但是，非磁性间隔层236′和216′以及屏蔽层220′和240′的位置已经分别被颠倒。然而，磁性元件200′基本上按照与磁性元件200类似的方式工作。因此，能够通过驱动电流通过磁性元件200′并如上所述的利用自旋转换来写入双自旋隧道/阀结构210′和230′。因此，磁性元件200′具有许多与磁性元件200相同的优点。
图6A是按照本发明的能够存储多位的、利用自旋转换现象进行写入并利用双自旋隧道/阀结构210″和230″的磁性元件200″的第五优选实施例的视图。但是，磁性元件200″包括共用的AFM层202″。因此，以有利的单个共用的AFM层202″省略了磁性元件200和200′的分开的AFM层224和232以及分开的连接层202。因此，磁性元件200″可以具有较低的堆叠高度。或者，为了进一步降低堆叠高度，能够通过反铁磁耦合的硬磁性层/Ru/硬磁性层或硬磁性层/Ru/软磁性层的三层结构来替代钉扎层222″和242″以及共用的AFM层202″，其中“硬”和“软”分别是指具有高和低的磁性各向异性的铁磁层。软层可以是Co、Fe、Ni及其合金；硬层可以是例如CoCrPt的硬磁体材料。图6B中显示了这样的可选结构200。磁性元件200的部件与图6A中所示的磁性元件200″的部件类似。因此，这样的部件被类似地标记。磁性元件200包括共用的磁性层221、Ru层223和硬或软磁性层225，用于替代磁性元件200″的钉扎层222″和242″以及AFM层202″。
此外，磁性元件200″包括合成的自由层218″和238″以及合成的钉扎层234″和242″。合成的自由层218″包括由非磁性层227分开的磁性层226和228。非磁性层227优选地是导电的，并具有使得磁性层226和228磁性耦合以便反铁磁对准的厚度配置。合成的自由层238″包括由非磁性层258分开的磁性层256和260。非磁性层258优选地是导电的，并具有使得磁性层256和260磁性耦合以便反铁磁对准的厚度配置。合成的钉扎层234″包括由非磁性层252分开的磁性层250和254。非磁性层252优选地是导电的，并具有使得磁性层250和254磁性耦合以便反铁磁对准的厚度配置。合成的钉扎层242″包括由非磁性层264分开的磁性层262和266。非磁性层264优选地是导电的，并具有使得磁性层262和266磁性耦合以便反铁磁对准的厚度配置。合成的钉扎层234″和/或242″具有与钉扎层214″和222″的力矩相反的净力矩。
在优选实施例中，磁性元件200″被配置成按照基本上与磁性元件200和200′相同的方式进行写入和读取。因此，双自旋隧道/阀结构210″和230″分别具有写入电流I1F和I1R以及写入电流I2F和I2R。此外，双自旋隧道/阀结构210″和230″的电阻不同。优选地，当自由层218″的上铁磁层228分别与钉扎层222″平行和反向平行时，双自旋隧道/阀结构210″的电阻大约是R1-ΔR1和R1+ΔR1。类似地，当自由层238″的下铁磁层260分别与钉扎层242″的上层262平行和反向平行时，双自旋隧道/阀结构230″的电阻优选地大约是R2-ΔR2和R2+ΔR2。因此，磁性元件200″的四种状态对应于电阻R1-ΔR1+R2-ΔR2(“00”)、R1-ΔR1+R2+ΔR2(“01”)、R1+ΔR1+R2-ΔR2(“10”)、R1+ΔR1+R2+ΔR2(“11”)。
能够按照基本上与磁性元件100和100′相同的方式来写入磁性元件200″，例如使用方法140或150。因此，磁性元件200共用了与磁性元件100和100′相同的许多优点。由于使用了双自旋隧道/阀结构210″和230″，并且使用自旋转换来写入磁性元件，所以不再需要用于产生外部切换磁场的外部电流对磁性元件200″的自由层218″和238″进行写入。相反，使用被驱动通过磁性元件200″的电流。结果，由于利用了更局部的切换机制，所以具有较小的串扰和较低的功耗。由于存在磁性元件200″的屏蔽层(层220″和240″)，所以磁性元件200″在以CPP配置读取时还具有明显高于传统的自旋阀的输出信号。而且，由于磁性元件200″能够存储多位，所以磁性元件200″能够用在较高密度的存储器中。
此外，由于自由层218″和238″是合成的，所以它们的磁化方向比较容易切换。因此，可以使用较低的写入电流。换言之，电流I1F、I2F、I1R、I2R可以低于单个自由层时的电流。此外，钉扎层222″和242″与屏蔽层交叉也有助于自旋转换。在优选实施例中，定向钉扎层214″和/或222″以及磁性层254和262，以便分别额外地有助于自由层218″和238″的自旋转换效应。因此，可以进一步降低切换自由层218″和238″的磁化方向所需的电流。因此，磁性元件200″适于用作较高密度的磁性存储器中的存储元件。
类似地，磁性元件200共用了磁性元件200″的许多优点。此外，由于使用层221、223和225替代钉扎层222″和242″以及AFM层202″，所以进一步降低了磁性元件200的堆叠高度。结果，简化了加工。
图7是按照本发明的用于提供能够存储多位并利用自旋转换现象进行写入的磁性元件的方法300的一个实施例的高级流程图。因为磁性元件200″是优选的磁性元件，所以结合磁性元件200″来说明方法300。但是，方法300能够用于其它的磁性元件，例如磁性元件100、100′、100″、200和200′。
经过步骤302提供第一结构。在优选实施例中，步骤302用于提供双自旋隧道/阀结构，例如双自旋隧道/阀结构210″。在另一个实施例中，在步骤302中能够提供双自旋隧道/阀结构210或自旋隧道结110和110′。因此，步骤302优选地包括提供第一钉扎层、第一非磁性间隔层、第一自由层、第一屏蔽层、第一钉扎层、连接层、第二钉扎层、第二屏蔽层、第二自由层、第二非磁性间隔层和第二钉扎层。在一些实施例中，步骤302优选地还包括提供一些仔晶层、邻近钉扎层的AFM层。经过步骤304提供连接层。在优选实施例中，步骤304包括提供共用的AFM层202″。但是，在其它的实施例中，能够提供连接层202、202′、102和102′。经过步骤306提供第二结构。第二结构优选地是双自旋隧道/阀结构230″。但是，在另一个实施例中，能够在步骤306中提供双自旋隧道/阀结构230或230′或自旋隧道结120或120′。然后经过步骤308能够可选地重复步骤304和306。因此，通过步骤308，能够提供多于两个的自旋隧道结和多于两个的双自旋隧道/阀结构。此外应注意，尽管不是优选，但是能够混合磁性元件中提供的结构的类型。例如，磁性元件(没有显示)能够包括由连接层分开的自旋隧道结和双自旋隧道/阀结构。此外，尽管方法300分开的提供了第一和第二结构，但是方法300也能够分开的定义第一和第二结构的几何形状。
图8是按照本发明的用于提供能够存储多位并利用自旋转换现象进行写入的磁性元件的方法350的一个实施例的更详细的流程图。因为磁性元件200″是优选的磁性元件，所以结合磁性元件200″来说明方法350。但是，方法350能够用于其它的磁性元件，例如磁性元件100、100′、100″、200和200′。经过步骤352优选地在仔晶层上提供AFM层212″。在优选实施例中，使用标准的溅射执行步骤352，AFM材料优选地是120埃的PtMn。经过步骤354提供钉扎层214″。钉扎层214″优选地是溅射的Co、CoFe、其它的铁磁合金，或半金属。在优选实施例中，步骤354还包括提供钉扎层，其厚度大约是20埃。经过步骤356提供非磁性间隔层216″。步骤356可以包括提供一层铜，其厚度在15至40埃之间。但是，也可以选择其它的非磁性导体。经过步骤358提供合成的自由层218″。步骤358包括提供层226、227和228。磁性层226和228可以包括Co、Ni、Fe、它们的合金、或半金属。磁性层226和228的厚度可以类似，例如它们可以是25和30埃或者都是25埃。步骤358还包括提供非磁性层227，其使得磁性层226和228反铁磁的对准。例如，非磁性层227可以是8.5埃的Ru。经过步骤360提供屏蔽层220″。步骤360可以包括提供10和30埃之间的氧化铝或其它的非磁性绝缘体。经过步骤362提供钉扎层222″。步骤362可以类似于步骤354。例如，经过步骤364使用离子研磨(ion milling)能够任意地定义双自旋隧道/阀结构210″。因此，步骤364能够与双自旋隧道/阀结构230″分开的定义双自旋隧道/阀结构210″的几何形状。但是，在可选实施例中，可以省略步骤364。
经过步骤366提供共用的AFM层202″、或连接层。在步骤366中沉积的共用的AFM层202″优选地是200至300埃的PtMn。
经过步骤368提供合成的钉扎层242″。步骤368包括提供层262、264和266。磁性层262和266可以包括Co、Ni、Fe、它们的合金、或半金属。顶部磁性层262的厚度(例如35埃)应当比底部磁性层266的厚度(例如15埃)大。厚度差使得磁性层262和266的磁化方向通过用于设定AFM层232″定向的高温退火被设定在预期的方向上。步骤368还包括提供非磁性层264，其使得磁性层262和268反铁磁的对准。例如，非磁性层264可以是8.5埃的Ru。经过步骤370提供屏蔽层240″。步骤370可以包括提供小于10埃的氧化铝或其它的非磁性绝缘体。因此，在步骤360中形成的屏蔽层240″的厚度不同于步骤370中形成的屏蔽层220″的厚度。结果，按照预期，双自旋隧道/阀结构210″与双自旋隧道/阀结构230″具有不同的电阻。经过步骤372提供合成的自由层238″。步骤372包括提供层256、258和260。磁性层256和260可以包括Co、Ni、Fe、它们的合金、或半金属。选择层256、258和260的厚度和材料，使得写入电流I2F和I2R是不同的，并且优选地小于自由层218″的电流。磁性层256和260的厚度可以是类似的，例如它们可以是15和17埃或者可以都是15埃。步骤372还可以包括提供非磁性层258，其使得磁性层256和260反铁磁的对准。例如，非磁性层258可以是8.5埃的Ru。
经过步骤374提供非磁性间隔层236″。步骤374优选地包括沉积20至40埃的铜。但是，也可以使用其它的非磁性导电材料。例如，可以选择Ta，其与钉扎层234″和自由层238″具有低的相互扩散。经过步骤376提供合成的钉扎层234″。步骤376包括提供层250、252和254。磁性层250和254可以包括Co、Ni、Fe、它们的合金、或半金属。底部磁性层254的厚度(例如35埃)应当比顶部磁性层250的厚度(例如15埃)大。厚度差使得磁性层250和254的磁化方向通过用于设定AFM层232″定向的高温退火被设定在预期的方向上。因此，当制造完成时，磁性层254的磁化方向与磁性层262的磁化方向对准。步骤376还包括提供非磁性层252，其使得磁性层250和254反铁磁的对准。例如，非磁性层252可以是8.5埃的Ru。经过步骤378提供AFM层232″。步骤378优选地包括提供160埃的PtMn。然后经过步骤380可以定义双自旋隧道/阀结构230″的尺寸。优选地使用离子研磨步骤执行步骤380。此外，在一个实施例中，也可以在步骤380中定义双自旋隧道/阀结构210″的尺寸。在这样的实施例中，优选地省略步骤364。
使用方法300和/或350，制造能够使用自旋转换进行写入并能够存储多位的磁性元件。因此，能够提供磁性元件100、100′、200、200′和200″。因此，能够利用这样的磁性元件100、100′、200、200′和200″来制造磁性存储器，例如MRAM。由于使用例如磁性元件100、100′、200、200′和200″的磁性元件，所以存储器可以是高密度的，具有比较简单的电路，并使用更局部的现象进行写入。
也可以仅使用上述的多位磁性元件的结构来增强读取信号，而不是增加每个堆叠存储的位数。当期望信号增强时，仅使用最低和最高的电阻状态来写入和读取堆叠。更具体地，对于二位堆叠，最低和最高的电阻状态是(00)和(11)。如果二位堆叠仅用于信号增强，则其变为一位堆叠，一位堆叠的读取信号是其两个自旋转换单元的读取信号的总和。
已经说明了一种用于提供能够存储多位并使用自旋转换进行写入的磁性元件的方法和系统。尽管已经按照所示的实施例说明了本发明，但是本领域技术人员将很容易意识到，可能有对实施例的各种改变，并且这些改变将落于本发明的实质和范围内。因此，在不脱离后附权利要求的实质和范围的情况下，本领域技术人员可以进行许多修改。

Claims (11)

1.一种能够存储多位的磁性元件，包括：
第一钉扎层，第一钉扎层是铁磁的，并具有第一钉扎层磁化方向，第一钉扎层磁化方向被固定在第一方向上；
第一非磁性层，第一非磁性层是导电的；
第一自由层，第一非磁性层位于第一钉扎层与第一自由层之间，第一自由层是铁磁的，并且具有第一自由层磁化方向；
连接层；
第二钉扎层，第二钉扎层是铁磁的，并具有固定在第二方向上的第二钉扎层磁化方向，连接层位于第二钉扎层与第一自由层之间；
第二非磁性层，第二非磁性层是导电的；
第二自由层，第二非磁性层位于第二钉扎层与第二自由层之间，第二自由层是铁磁的，并且具有第二自由层磁化方向；
其中磁性元件被配置成允许在写入电流通过磁性元件时，由于自旋转换导致第一自由层磁化方向和第二自由层磁化方向改变方向。
2.如权利要求1所述的磁性元件，其中第一自由层被配置成使用第一写入电流和第二写入电流进行写入，第一写入电流在第一电流方向，第二写入电流在第二电流方向，以及其中第二自由层被配置成使用第三写入电流和第四写入电流进行写入，第三写入电流在第一电流方向，第四写入电流在第二方向，第一写入电流、第二写入电流、第三写入电流和第四写入电流是不同的。
3.如权利要求1所述的磁性元件，其中连接层是邻近第二钉扎层和第一钉扎层的反铁磁层。
4.如权利要求1所述的磁性元件，其中连接层、第一钉扎层和第二钉扎层形成合成的反铁磁体，其包括硬磁性层/Ru/硬磁性层或者硬磁性层/Ru/软磁性层。
5.如权利要求1所述的磁性元件，其中第一非磁性层和第二非磁性层的至少一个是绝缘的屏蔽层，如果第一非磁性层是绝缘的屏蔽层，则第一非磁性层允许电荷载流子在第一钉扎层与第一自由层之间隧穿，如果第二非磁性层是绝缘的屏蔽层，则第二非磁性层允许电荷载流子在第二钉扎层与第二自由层之间隧穿。
6.一种能够存储多位的磁性元件，包括：
第一双自旋隧道/阀结构，包括第一钉扎层、第一非磁性间隔层、第一自由层、第一屏蔽层和第二钉扎层，第一非磁性间隔层位于第一钉扎层和第一自由层之间，第一屏蔽层位于第一自由层与第二钉扎层之间；
连接层；以及
第二双自旋隧道/阀结构，包括第三钉扎层、第二非磁性间隔层、第二自由层、第二屏蔽层和第四钉扎层，第二非磁性间隔层位于第三钉扎层和第二自由层之间，第二屏蔽层位于第二自由层与第四钉扎层之间。
7.如权利要求6所述的磁性元件，其中第一双自旋隧道/阀结构被配置成使用第一写入电流和第二写入电流进行写入，第一写入电流在第一电流方向，第二写入电流在第二电流方向，以及其中第二双自旋隧道/阀结构被配置成使用第三写入电流和第四写入电流进行写入，第三写入电流在第一电流方向，第四写入电流在第二方向，第一写入电流、第二写入电流、第三写入电流和第四写入电流是不同的。
8.如权利要求6所述的磁性元件，其中连接层是反铁磁的，用于固定第二钉扎层磁化方向和第四钉扎层磁化方向。
9.如权利要求6所述的磁性元件，其中连接层是夹在第二和第四钉扎层之间的合成的反铁磁的硬/Ru/硬或者软/Ru/软层。
10.一种用于编程能够存储多位的磁性元件的方法，包括以下步骤：
如果要写入第一状态，则使第一电流通过磁性元件，该磁性元件包括第一钉扎层、第一非磁性层、第一自由层、连接层、第二钉扎层、第二非磁性层和第二自由层，第一钉扎层是铁磁的，并具有第一钉扎层磁化方向，第一钉扎层磁化方向被固定在第一方向上，第一非磁性层位于第一钉扎层与第一自由层之间，第一自由层是铁磁的，并且具有第一自由层磁化方向，第二钉扎层是铁磁的，并具有固定在第二方向上的第二钉扎层磁化方向，连接层位于第二钉扎层与第一自由层之间，第二非磁性层位于第二钉扎层与第二自由层之间，第二自由层是铁磁的，并且具有第二自由层磁化方向，该磁性元件被配置成允许由于自旋转换导致第一自由层磁化方向和第二自由层磁化方向改变方向，第一电流足以使第一自由层磁化方向平行于第一钉扎层磁化方向，以及使第二自由层磁化方向平行于第二钉扎层磁化方向；
施加至少第二电流通过磁性元件，该至少第二电流使第一自由层磁化方向平行于第一钉扎层磁化方向，并使第二自由层磁化方向反向平行于第二钉扎层磁化方向；
如果要写入第三状态，则施加至少第三电流通过磁性元件，该至少第三电流使第一自由层磁化方向反向平行于第一钉扎层磁化方向，并使第二自由层磁化方向反向平行于第二钉扎层磁化方向；
如果要写入第四状态，则在施加第一电流之后施加至少第四电流通过磁性元件，该至少第四电流使第一自由层磁化方向反向平行于第一钉扎层磁化方向，并使第二自由层磁化方向平行于第二钉扎层磁化方向。
11.如权利要求10所述的方法，其中第一自由层被配置成使用通过磁性元件的在第一电流方向上的第一写入电流以及在第二电流方向上的第二写入电流进行写入，其中第二自由层被配置成使用通过磁性元件的在第一电流方向上的第三写入电流以及在第二电流方向上的第四写入电流进行写入，第三写入电流小于第一写入电流，第四写入电流小于第二写入电流，第一电流在第一电流方向上并且大于第一写入电流和第三写入电流；
其中该至少第二电流包括施加在第一电流方向上的第五电流，其后是施加在第二电流方向上的第六电流，第五电流大于第一写入电流和第三写入电流，第六电流小于第二写入电流并大于第四写入电流；
其中该至少第三电流包括在第二电流方向上的第七电流，其后是在第一电流方向上的第八电流，第七电流大于第二写入电流和第四写入电流，第八电流小于第一写入电流并大于第三写入电流；以及
其中该至少第四电流包括在第二电流方向上的第九电流，第九电流大于第二写入电流和第四写入电流。
CNA2004800246491A 2003-08-26 2004-08-24 利用自旋转换切换并存储多个位的磁性存储元件 Pending CN1842874A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/649,119 US6985385B2 (en) 2003-08-26 2003-08-26 Magnetic memory element utilizing spin transfer switching and storing multiple bits
US10/649,119 2003-08-26

Publications (1)

Publication Number Publication Date
CN1842874A true CN1842874A (zh) 2006-10-04

Family

ID=34216873

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800246491A Pending CN1842874A (zh) 2003-08-26 2004-08-24 利用自旋转换切换并存储多个位的磁性存储元件

Country Status (7)

Country Link
US (1) US6985385B2 (zh)
EP (1) EP1658614B1 (zh)
JP (1) JP2007504651A (zh)
KR (1) KR100713270B1 (zh)
CN (1) CN1842874A (zh)
DE (1) DE602004015803D1 (zh)
WO (1) WO2005020242A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101672903B (zh) * 2009-09-23 2011-09-14 电子科技大学 一种惠斯通电桥式自旋阀磁传感器的制备方法
CN102074329B (zh) * 2009-11-23 2012-04-18 中国科学院物理研究所 一种磁性多层膜及其磁逻辑元件和磁性随机存取存储器
CN102916123A (zh) * 2011-08-05 2013-02-06 海力士半导体有限公司 具有多电平的磁阻存储装置及其驱动方法
CN101452990B (zh) * 2007-12-04 2014-08-20 旺宏电子股份有限公司 磁性存储器及其制造方法与写入方法
CN104362165A (zh) * 2014-10-10 2015-02-18 北京航空航天大学 一种基于磁场辅助的多级单元磁存储器件及制造方法

Families Citing this family (210)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
JP4747507B2 (ja) * 2004-04-16 2011-08-17 ソニー株式会社 磁気メモリ及びその記録方法
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
TWI283477B (en) * 2004-11-16 2007-07-01 Ind Tech Res Inst Magnetic random access memory with lower switching field
US20060114620A1 (en) * 2004-11-30 2006-06-01 Tdk Corporation Granular type free layer and magnetic head
US8202635B2 (en) * 2005-01-24 2012-06-19 Nxp B.V. Magnetic rom information carrier with additional stabilizing layer
US7180113B2 (en) * 2005-02-10 2007-02-20 Infineon Technologies Ag Double-decker MRAM cell with rotated reference layer magnetizations
JP2006287081A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2006303159A (ja) * 2005-04-20 2006-11-02 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
JP2007005664A (ja) * 2005-06-27 2007-01-11 Fuji Electric Holdings Co Ltd スピン注入磁化反転素子
US20070019337A1 (en) * 2005-07-19 2007-01-25 Dmytro Apalkov Magnetic elements having improved switching characteristics and magnetic memory devices using the magnetic elements
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
JP2007080952A (ja) * 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
JP2007095765A (ja) * 2005-09-27 2007-04-12 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8084835B2 (en) 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
US7724469B2 (en) * 2006-12-06 2010-05-25 Seagate Technology Llc High frequency field assisted write device
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US7539047B2 (en) * 2007-05-08 2009-05-26 Honeywell International, Inc. MRAM cell with multiple storage elements
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
JP5445133B2 (ja) * 2007-09-19 2014-03-19 日本電気株式会社 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US8013406B2 (en) * 2008-01-02 2011-09-06 The Hong Kong University Of Science And Technology Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US7936597B2 (en) * 2008-03-25 2011-05-03 Seagate Technology Llc Multilevel magnetic storage device
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7999336B2 (en) 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US8098520B2 (en) * 2008-04-25 2012-01-17 Seagate Technology Llc Storage device including a memory cell having multiple memory layers
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7804709B2 (en) 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7826256B2 (en) * 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US8045366B2 (en) * 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
KR101048353B1 (ko) 2008-11-07 2011-07-14 한양대학교 산학협력단 2 단자 마그네틱 메모리 셀과 스핀 ｆｅｔ를 이용한 메모리 소자
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) * 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7940600B2 (en) 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7859892B2 (en) * 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US7826259B2 (en) * 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8686520B2 (en) 2009-05-29 2014-04-01 International Business Machines Corporation Spin-torque magnetoresistive structures
US8183653B2 (en) * 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
JP5504847B2 (ja) * 2009-11-26 2014-05-28 富士通株式会社 スピン注入型磁気ランダムアクセスメモリ
US8270208B2 (en) 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
WO2011135984A1 (ja) * 2010-04-28 2011-11-03 株式会社日立製作所 半導体記憶装置
JPWO2012008349A1 (ja) * 2010-07-16 2013-09-09 株式会社日立製作所 磁気抵抗素子、磁気メモリセル及び磁気ランダムアクセスメモリ
WO2012023157A1 (ja) 2010-08-17 2012-02-23 富士通株式会社 磁気抵抗素子及び半導体記憶装置
US9666639B2 (en) 2010-09-17 2017-05-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8358534B2 (en) * 2010-09-17 2013-01-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8300454B2 (en) * 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8310868B2 (en) * 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8199570B2 (en) 2010-10-07 2012-06-12 Seagate Technology Llc Multi-bit memory with selectable magnetic layer
EP2447949B1 (en) * 2010-10-26 2016-11-30 Crocus Technology Multi level magnetic element
US8279662B2 (en) 2010-11-11 2012-10-02 Seagate Technology Llc Multi-bit magnetic memory with independently programmable free layer domains
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US8405171B2 (en) 2010-11-16 2013-03-26 Seagate Technology Llc Memory cell with phonon-blocking insulating layer
US8203870B2 (en) 2010-11-23 2012-06-19 Seagate Technology Llc Flux programmed multi-bit magnetic memory
JP5671972B2 (ja) * 2010-11-25 2015-02-18 富士通株式会社 磁気抵抗素子および半導体メモリ
EP2506265B1 (en) * 2011-03-28 2019-06-05 Crocus Technology Magnetic random access memory cell with a dual junction for ternary content addressable memory applications
JP2013055088A (ja) * 2011-08-31 2013-03-21 Fujitsu Ltd 磁気抵抗素子及び磁気記憶装置
US8767446B2 (en) 2011-10-12 2014-07-01 International Business Machines Corporation Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack
US8698259B2 (en) 2011-12-20 2014-04-15 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using thermally assisted switching
JP5475819B2 (ja) 2012-03-20 2014-04-16 株式会社東芝 不揮発性記憶装置
KR101446338B1 (ko) * 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
US20140037991A1 (en) 2012-07-31 2014-02-06 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers
US8852762B2 (en) 2012-07-31 2014-10-07 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers and non-pinned reference layers
US9047964B2 (en) * 2012-08-20 2015-06-02 Qualcomm Incorporated Multi-level memory cell using multiple magnetic tunnel junctions with varying MGO thickness
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9130155B2 (en) 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9529060B2 (en) 2014-01-09 2016-12-27 Allegro Microsystems, Llc Magnetoresistance element with improved response to magnetic fields
DE102014110438B4 (de) * 2014-07-24 2020-11-12 Infineon Technologies Ag XMR-Sensorvorrichtung
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9299369B1 (en) 2014-10-29 2016-03-29 International Business Machines Corporation Multichannel data storage apparatus having abrasion resistant barrier
US9449622B2 (en) 2014-10-29 2016-09-20 International Business Machines Corporation Differing magnetic read sensors on a magnetic head
US9418683B2 (en) 2014-10-29 2016-08-16 International Business Machines Corporation Mass production of multichannel current perpendicular to plane head modules via preferred milling
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
JP6763887B2 (ja) * 2015-06-05 2020-09-30 アレグロ・マイクロシステムズ・エルエルシー 磁界に対する応答が改善されたスピンバルブ磁気抵抗効果素子
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
JP6948706B2 (ja) * 2015-07-16 2021-10-13 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
JP2017059740A (ja) * 2015-09-18 2017-03-23 富士通株式会社 磁気トンネル接合素子及び半導体記憶装置
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
WO2018136003A1 (en) * 2017-01-17 2018-07-26 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10620279B2 (en) 2017-05-19 2020-04-14 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US11022661B2 (en) 2017-05-19 2021-06-01 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10777345B2 (en) 2018-02-21 2020-09-15 Allegro Microsystems, Llc Spin valve with bias alignment
US10431275B2 (en) 2018-03-02 2019-10-01 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having hybrid oxide and noble metal capping layers
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
EP3664094B1 (en) * 2018-12-06 2022-08-24 IMEC vzw A magnetic tunnel junction unit and a memory device
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11127518B2 (en) 2019-08-30 2021-09-21 Allegro Microsystems, Llc Tunnel magnetoresistance (TMR) element having cobalt iron and tantalum layers
US11217626B2 (en) 2019-08-30 2022-01-04 Allegro Microsystems, Llc Dual tunnel magnetoresistance (TMR) element structure
GB2588151B (en) * 2019-10-09 2022-05-04 Huo Suguo Hybrid perpendicular and in-plane STT-MRAM

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2744115B2 (ja) * 1990-05-21 1998-04-28 株式会社東芝 疑似スタティックｒａｍの制御回路
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5930164A (en) 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
JP2001156357A (ja) * 1999-09-16 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気記録素子
US6911710B2 (en) 2000-03-09 2005-06-28 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory cells
US6590806B1 (en) * 2000-03-09 2003-07-08 Hewlett-Packard Development Company, L.P. Multibit magnetic memory element
US6426910B1 (en) * 2000-08-30 2002-07-30 Micron Technology, Inc. Enhanced fuse configurations for low-voltage flash memories
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6418048B1 (en) * 2001-08-15 2002-07-09 Read-Rite Corporation Spin-dependent tunneling sensor suitable for a magnetic memory
US6741496B2 (en) 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
JP2003229544A (ja) * 2002-02-04 2003-08-15 Mitsubishi Electric Corp 磁気記憶装置
JP4005832B2 (ja) * 2002-03-29 2007-11-14 株式会社東芝 磁気メモリ及び磁気メモリ装置
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
KR100530164B1 (ko) * 2003-06-04 2005-11-28 최학문 책·걸상용 높이 조절장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452990B (zh) * 2007-12-04 2014-08-20 旺宏电子股份有限公司 磁性存储器及其制造方法与写入方法
CN101672903B (zh) * 2009-09-23 2011-09-14 电子科技大学 一种惠斯通电桥式自旋阀磁传感器的制备方法
CN102074329B (zh) * 2009-11-23 2012-04-18 中国科学院物理研究所 一种磁性多层膜及其磁逻辑元件和磁性随机存取存储器
CN102916123A (zh) * 2011-08-05 2013-02-06 海力士半导体有限公司 具有多电平的磁阻存储装置及其驱动方法
CN102916123B (zh) * 2011-08-05 2017-06-13 海力士半导体有限公司 具有多电平的磁阻存储装置及其驱动方法
CN104362165A (zh) * 2014-10-10 2015-02-18 北京航空航天大学 一种基于磁场辅助的多级单元磁存储器件及制造方法
CN104362165B (zh) * 2014-10-10 2017-06-16 北京航空航天大学 一种基于磁场辅助的多级单元磁存储器件及制造方法

Also Published As

Publication number Publication date
EP1658614A2 (en) 2006-05-24
US6985385B2 (en) 2006-01-10
DE602004015803D1 (de) 2008-09-25
KR20060087525A (ko) 2006-08-02
WO2005020242A3 (en) 2005-06-30
JP2007504651A (ja) 2007-03-01
US20050045913A1 (en) 2005-03-03
KR100713270B1 (ko) 2007-05-04
EP1658614B1 (en) 2008-08-13
WO2005020242A2 (en) 2005-03-03
EP1658614A4 (en) 2007-06-27

Similar Documents

Publication Publication Date Title
CN1842874A (zh) 利用自旋转换切换并存储多个位的磁性存储元件
CN109300495B (zh) 基于人工反铁磁自由层的磁性结构及sot-mram
US9412787B2 (en) Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
EP2515306B1 (en) An improved high capacity low cost multi-state magnetic memory
CN102468424B (zh) 用于提供改进转换性能的混合磁隧道结元件的方法和系统
US8913350B2 (en) Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
CN100350495C (zh) 具有软基准层的磁阻器件
US8339829B2 (en) Information storage devices using movement of magnetic domain walls and methods of manufacturing the same
CN1883007A (zh) 用于利用自旋转移的磁性元件的电流约束传递层和使用该磁性元件的mram器件
US8697484B2 (en) Method and system for setting a pinned layer in a magnetic tunneling junction
CN1409321A (zh) 具有软基准层的磁阻器件的读取方法
CN1934652A (zh) 用于提供利用自旋转移的磁性元件的热辅助切换的方法和系统
CN102544353A (zh) 磁性结、磁存储器及其方法
CN102804279A (zh) 用于提供反向双磁隧道结元件的方法和系统
CN101060011A (zh) 数据写入方法
CN1842873A (zh) 向多态磁随机访问存储器单元进行写入的方法
CN1767008A (zh) 具有叠层软磁衬层的垂直磁记录介质
US8981506B1 (en) Magnetic random access memory with switchable switching assist layer
CN103928607A (zh) 提供具有易锥各向异性的磁性隧道结元件的方法和系统
CN1499520A (zh) 用于磁阻元件的铁磁层
CN110993782B (zh) 基于钙钛矿型异质结衬底及锯齿型隧穿异质结的自旋轨道动量矩磁存储器
CN1542843A (zh) 磁存储器以及写该磁存储器的方法
CN108461101A (zh) 存储单元与存储器
CN101088142A (zh) 提供高度织构的磁阻元件和磁性存储器的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned