CN1849856B - 两面配线玻璃基板的制造方法 - Google Patents

两面配线玻璃基板的制造方法 Download PDF

Info

Publication number
CN1849856B
CN1849856B CN2004800258785A CN200480025878A CN1849856B CN 1849856 B CN1849856 B CN 1849856B CN 2004800258785 A CN2004800258785 A CN 2004800258785A CN 200480025878 A CN200480025878 A CN 200480025878A CN 1849856 B CN1849856 B CN 1849856B
Authority
CN
China
Prior art keywords
hole
mentioned
layer
glass substrate
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800258785A
Other languages
English (en)
Other versions
CN1849856A (zh
Inventor
伏江隆
安中宪道
加贺爪猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Publication of CN1849856A publication Critical patent/CN1849856A/zh
Application granted granted Critical
Publication of CN1849856B publication Critical patent/CN1849856B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor

Abstract

本发明涉及两面配线玻璃基板的制造方法，所述方法可提高两面配线玻璃基板的耐热性。在所述方法中，将含有金属铜的铜柱(5)填充至用于电气性连接两面配线玻璃基板(1)的表面和背面的贯通孔(3)中。所述铜柱(5)的填充是如下进行的：首先利用电解镀覆法将贯通孔(3)一侧的开口部用铜闭塞，然后，进一步从闭塞一侧的开口部向另一侧的开口部镀覆铜，以此来在贯通孔(3)中填充铜柱(5)。据此可以确实地将两面配线玻璃基板(1)的表面和背面电气性连接，同时可以确保两面配线玻璃基板(1)整体具有较高的耐热性。

Description

两面配线玻璃基板的制造方法
技术领域
本发明涉及两面配线玻璃基板的制造方法，特别涉及在表面和背面具有配线的安装有各种电子部件的两面配线玻璃基板的制造方法。
背景技术
近年来，利用IC的制造技术在芯片上形成传感器或开关等功能元件的MEMS(Micro Electro Mechanical System)的开发飞速发展，实现了电子部件飞跃性小型化、高性能化。与此同时，期望具有下述配线基板，其可以低成本、可靠性高、高密度地安装以现有各种电子部件为基础的、使用MEMS的电子部件(下文称为“电子部件等”)。
以往，作为配线基板，已知有其中心基板材料使用陶瓷基板、玻璃环氧基板、玻璃基板等配线基板。特别地，对于玻璃基板，大多使用能够利用照相平版法来形成孔或沟的感光性玻璃基板。作为使用感光性玻璃基板的配线基板的例子，例如有多层配线基板(参照专利文献1)，所述多层配线基板的形成过程如下：使用照相平版法在感光性玻璃基板上形成贯通孔或配线用槽，通过丝网印刷法将导体浆料填充于所述贯通孔或配线用槽中，将其与同样形成的多片基板层积，然后进行烧制，从而形成多层配线基板。作为使用感光性玻璃基板的其它例子，例如有增强(buildup)多层配线基板(参照专利文献2)，所述增强多层配线基板的形成过程如下：使用镀覆法在贯通孔内壁和配线上形成导体膜，在导体膜形成后的贯通孔内部形成树脂绝缘材料和配线之间形成树脂绝缘材料，从而形成增强多层配线基板。
对于安装这种电子部件等的配线基板，第一，由于将电子部件等和配线基板接合时通常使用的无机类接合浆料的烧制温度大于等于400℃，温度非常高，所以首先要求所述配线基板具有较高的耐热性。第二，为了安装大量的小型电子部件等，特别是安装大量的使用MEMS的极小型电子部件，进一步要求在所述配线基板形成高密度的配线。第三，为了提高安装密度，要求在基板的表面和背面形成配线。
专利文献1：特开昭63-128699号公报(第4页第2栏第6行～第19行)
专利文献2：特开2001-44639号公报(段落号[0030]～[0084]，图1～图6)
发明内容
对于使用感光性玻璃基板的配线基板，若其中心基板使用耐热性高的玻璃基板，则可以避免作为配线基板的耐热性问题，但是，通过丝网印刷法向贯通孔填充导体浆料或形成配线时，存在下述问题，即，在形成于贯通孔内的导体部中有空隙产生，不能高密度地形成微细的配线。因此，许多情况下，使用耐热性高的玻璃基板的同时，使用照相平版法或镀覆法来形成贯通孔内的导体部或配线，以对应所需的耐热性、微细化及高密度化。但是，例如通过镀覆法在贯通孔内壁形成较薄的导体膜后，进一步用树脂填充其内部时，即使使用耐热性高的玻璃基板，配线基板整体的耐热性也有降低的问题。除了多层配线基板外，这些问题同样地也产生于作为多层配线基板的基本结构的单层的配线基板上。
本发明是鉴于上述问题提出的，其目的在于提供具有较高的耐热性、在表面和背面上高密度地形成有微细的配线的两面配线玻璃基板的制造方法。
为了解决上述问题，本发明提供了两面配线玻璃基板的制造方法，所述两面配线玻璃基板具有形成于玻璃基板的表面和背面的电气配线，还具有连通上述玻璃基板的表面和背面、并填充有金属的贯通孔，形成于玻璃基板的表面和背面的所述各电气配线通过填充于贯通孔的金属，被电气性连接，其特征在于，所述方法具有第1工序和第2工序，所述第1工序中，在上述玻璃基板形成上述贯通孔，所述第2工序中，通过镀覆法将金属填充于上述贯通孔内。
进一步，通过本发明还提供了下述的两面配线玻璃基板的制造方法，其特征在于，填充于上述贯通孔的金属含有铜、镍、金、银、铬、铝中的任意1种或至少2种。
此外，通过本发明还提供下述的两面配线玻璃基板的制造方法，其特征在于，将感光性玻璃基板用作上述玻璃基板；上述第1工序包括曝光工序、结晶化工序和贯通孔形成工序，所述曝光工序中，通过光掩模对上述玻璃基板进行曝光以使基板在形成上述贯通孔的部分形成潜像，所述结晶化工序中，对基板进行热处理以使上述曝光后的部分结晶化，所述形成贯通孔工序中，将上述结晶化了的部分溶解除去，以此形成上述贯通孔。
此外，进一步，通过本发明还提供下述的两面配线玻璃基板的制造方法，该方法的所述第2工序是通过电解镀覆法将金属填充于上述贯通孔内的工序，其特征在于，在通过电解镀覆法将金属填充于上述贯通孔内的工序的初期阶段中，用金属闭塞上述玻璃基板的表面和背面的上述贯通孔的开口部的任意一侧，然后，从闭塞一侧的开口部向另一侧的开口部堆积金属来将金属填充于上述贯通孔内。
根据本发明的两面配线玻璃基板的制造方法，由于将金属填充于贯通孔等，可以确实地实现两面配线玻璃基板的表面和背面之间的电气连接性，同时可提高其耐热性。据此，可以获得下述的两面配线玻璃基板，其能够以高连接可靠性、高密度地安装电子部件等。
通过作为本发明示例的优选实施方式的下述附图及相关的说明可以更清楚本发明的上述及其它目的、特征和优点。
附图说明
图1是两面配线玻璃基板的一个例子的剖面图。
图2是曝光工序的剖面图。
图3是曝光结晶化部除去工序的剖面图。
图4是离子阻断层形成工序的剖面图。
图5是电极层形成工序的剖面图。
图6是开口部闭塞工序的剖面图。
图7是电解镀覆工序的第1剖面图。
图8是电解镀覆工序的第2剖面图。
图9是金属层除去工序的剖面图。
图10是粘着力强化层形成工序的剖面图。
图11是配线形成工序的剖面图。
图12是说明实施了开口部闭塞镀覆的贯通孔开口部附近的状态的示意图。
符号说明
1两面配线玻璃基板
2感光性玻璃基板
3贯通孔
3a曝光结晶化部
5铜柱
5b电解镀覆铜层
6铜膜层
7粘着力强化层
7a、17a溅射铬层
7b、17b溅射铬铜层
7c、17c溅射铜层
17电极层
21结晶化玻璃基板
具体实施方式
下文，参照附图对本发明的实施方式进行详细的说明。
图1是两面配线玻璃基板的一个例子的剖面图。
在两面配线玻璃基板1中，使用结晶化玻璃基板21作为其中心基板，所述结晶化玻璃基板21是通过将感光性玻璃基板结晶化来得到的。该结晶化玻璃基板21中，设置了贯通该结晶化玻璃基板21的贯通孔3。将含有金属铜(Cu)的铜柱5填充于贯通孔3中。在结晶化玻璃基板21上和铜柱5上，隔着粘着力强化层7，以规定的配线图案形成作为配线的铜膜层6，由此，通过铜柱5和在铜柱5上形成一部分的粘着力强化层7以及铜膜层6，可以达到将两面配线玻璃基板1的表面一侧和背面一侧电气性连接的状态。
其中，从平滑性、硬质性、绝缘性、加工性等方面考虑，优选将作为结晶化玻璃基板21的前体的感光性玻璃基板作为配线基板的中心基板材料。而且，钠钙玻璃等化学强化玻璃、无碱玻璃、铝硅酸盐玻璃等也同样具有这种性质，也可以将这些玻璃用于两面配线玻璃基板1的中心基板。
粘着力强化层7由通过溅射法形成的铬(Cr)层(下文称为“溅射铬层”)7a、通过溅射法形成的铬和铜的混合层(下文称为“溅射铬铜层”)7b、以及通过溅射法形成的铜层(以下称为“溅射铜层”)7c构成。此处，粘着力强化层7是在结晶化玻璃基板21上依次层积溅射铬层7a、溅射铬铜层7b、溅射铜层7c的三层结构。
成为配线的铜膜层6形成于溅射铜层7c之上，其一部分通过粘着力强化层7与填充于贯通孔3的铜柱5相连接。
接着，对上述两面配线玻璃基板1的更详细的结构及其制造方法进行说明。
粗略的来说，两面配线玻璃基板1的制造工序由贯通孔形成工序、玻璃基板改质工序、贯通孔填充工序、粘着力强化层形成工序、配线形成工序构成。
首先，对贯通孔形成工序加以说明。图2和图3是贯通孔形成工序的说明图，图2是曝光工序的剖面图，图3是曝光结晶化部除去工序的剖面图。
贯通孔形成工序中，首先，在感光性玻璃基板2的表面和背面的一侧上，粘着配置光掩模(图中未表示)，所述光掩模仅在对应于形成贯通孔3的部分(下文称为“贯通孔形成部分”。)的区域上具有开口部，在该状态下对感光性玻璃基板2照射紫外线。
对于感光性玻璃基板2，只要是具有感光性的玻璃基板即可，不特别的限定。感光性玻璃基板2优选含有金(Au)、银(Ag)、氧化亚铜(Cu2O)或氧化铈(CeO2)中的至少1种作为其感光性成分，更优选含有至少2种作为其感光性成分。作为这种感光性玻璃基板2，可以使用如下感光性玻璃基板，其中％表示重量％，在所述感光性玻璃基板中，将SiO2：55％～85％、氧化铝(Al2O3)：2％～20％、氧化锂(Li2O)：5％～15％、SiO2+Al2O3+Li2O>85％作为基本成分，将Au：0.001％～0.05％、Ag：0.001％～0.5％、Cu2O：0.001％～1％作为感光性金属成分，并进一步含有CeO2：0.001％～0.2％作为光增感剂。
此外，对于光掩模，只要是通过粘着于感光性玻璃基板2可以选择性对贯通孔形成部分进行曝光的光掩模即可，不特别的限定。作为这种光掩模，例如，可以使用在其上形成有遮光图案的透明的薄板玻璃，所述遮光图案是采用铬膜等基本上不能透过紫外线等曝光性光源的膜而形成的。
如此通过光掩模对贯通孔形成部分照射紫外线后，对该感光性玻璃基板2进行热处理。优选在所使用的感光性玻璃基板2的转移温度和变形温度之间的温度下进行热处理。这是由于，若在低于转移温度的温度下进行热处理，则不能得到充分的热处理效果，若在高于变形温度的温度下进行热处理，则导致感光性玻璃基板2的收缩，曝光尺寸精度有可能降低。作为热处理时间，优选为30分钟～5小时。
通过这样的紫外线照射和热处理，经紫外线照射的贯通孔形成部分被结晶化，如图2所示，在感光性玻璃基板2的贯通孔形成部分形成曝光结晶化部3a。然后，若对形成有该曝光结晶化部3a的感光性玻璃基板2，喷射规定浓度的稀氢氟酸等蚀刻剂等，则选择性地溶解除去曝光结晶化部分3a，如图3所示，在感光性玻璃基板2上形成贯通孔3。
通过这种使用照相平版法来形成贯通孔3的方法，可以在感光性玻璃基板2上同时形成仅为所期望数目的纵横比为10左右的贯通孔3。例如，使用厚度为0.3mm～1.5mm左右的感光性玻璃基板2时，可以在所期望的位置上同时形成多个30μm～150μm左右的贯通孔3。据此，可以使配线图案微细化、可以使贯通孔形成工序效率化。进一步，在为了使配线高密度化而采用孔腔(land)的宽度极小、或孔腔宽度为零的无孔结构时，上述方法可以确保贯通孔3之间的空间充分大。因此，可以在贯通孔3间形成配线，可以扩大配线图案的设计自由度，或提高配线密度。此外，可以通过以窄间距形成多个贯通孔3来提高配线密度。
此外，使用不像感光性玻璃基板2那样具有感光性的其它玻璃基板时，例如可以通过激光照射来形成贯通孔。
接着，对玻璃基板改质工序进行说明。
通常，感光性玻璃基板2中，含有锂离子(Li+)，钾离子(K+)等碱金属离子。若这些碱金属离子泄漏至两面配线玻璃基板1的配线金属上，进一步在此吸水，则在施加电压的回路之间，配线金属离子化，该离子化的金属再次接受电荷，被还原析出，从而产生离子迁移。由于该离子迁移，在最差的情况下，通过析出的金属，形成从一个回路到另一个回路的配线，从而回路间短路。在配线间隔小时，这种不良短路显著，为了高密度地形成微细的配线，有必要抑制离子迁移。
玻璃基板改质工序中，例如，对形成贯通孔3的感光性玻璃基板2的整体照射约700mJ/cm2的紫外线，然后在温度约850℃下进行热处理约2小时，使其结晶化。据此，感光性玻璃基板2的整体结晶化，与结晶化前相比，可以使感光性玻璃基板2中含有的碱金属离子处于难以移动的状态。因此，可以抑制离子迁移。
此外，作为抑制离子迁移的方法，可以采用设置离子阻断层的方法。图4是离子阻断层形成工序的剖面图。
形成离子阻断层4时，首先施加脱碱处理，除去感光性玻璃基板2的表面和背面区域所含有的碱金属离子。该脱碱处理中，将感光性玻璃基板2浸渍于诸如硫酸水溶液等电解液中，对感光性玻璃基板2施加电压，使其表面和背面区域所含有的碱金属离子溶出到电解液中。
该脱碱处理完成后，如图4所示，在感光性玻璃基板2的表面和背面形成离子阻断层4。对于该离子阻断层4，可以使用有机类材料、无机类材料的任意一种，优选使用具有绝缘性、与感光性玻璃基板2的膨胀系数差小并且耐热性、耐湿性、介电常数和介质损耗正切等电气特性优异的材料。作为满足这种条件的材料，有氧化硅、氮化硅、氧化铝等，从不容易产生小孔等缺陷、绝缘耐压高等方面考虑，更优选为氧化硅、氮化硅。成膜方法为溅射法、真空沉积法、CVD(化学气相沉积)法等，虽然不特别限定，但是从可得到良好的粘着性的方面考虑，更优选使用溅射法。其中，例如图4所示，首先，在脱碱处理后的感光性玻璃基板2表面和背面上分别形成膜的厚度为0.05μm左右的溅射氮化硅层4a，在其上形成膜的厚度为0.05μm左右的溅射氧化硅层4b，从而构成离子阻断层4。
而且，可以不进行脱碱处理来形成离子阻断层4，对应于使用的材质，离子阻断层4可以是单层或大于等于3层的结构。
接着，对贯通孔填充工序进行说明。图5～图9是贯通孔填充工序的说明图，其中图5是电极层形成工序的剖面图，图6是开口部闭塞工序的剖面图，图7是电解镀覆工序的第1剖面图，图8是电解镀覆工序的第2剖面图，图9是金属层除去工序的剖面图。
贯通孔填充工序中，首先，如图5所示，在玻璃基板改质工序后的结晶化玻璃基板21的一面上，即在对感光性玻璃基板2进行结晶化处理后的结晶化玻璃基板21的一面上，形成膜的厚度约为0.05μm的铬膜，由此形成溅射铬层17a。接着，在该溅射铬层17a上形成膜的厚度约为0.05μm的铬铜合金膜，由此形成溅射铬铜层17b，然后在溅射铬铜层17b上形成膜的厚度约为1.5μm的铜膜，由此形成溅射铜层17c。据此，如图5所示，在结晶化玻璃基板21的一面上形成由溅射铬层17a、溅射铬铜层17b、溅射铜层17c形成的3层结构的电极层17。使用用于将金属填充于贯通孔3的后述的电解镀覆法向贯通孔3形成镀覆金属层时，该电极层17用作电极。而且，下文中，将形成有该电极层17的面作为基板的背面，将其相反的一面作为基板表面。
对于电极层17，其是通过溅射法、真空沉积法、CVD法等在结晶化玻璃基板21上所形成的与填充于贯通孔3的金属和结晶化玻璃基板21的两者具有良好粘着性的层。例如，电极层17可以是在结晶化玻璃基板21上依次层积第1层、第2层和第3层的3层的结构，所述第1层含有与结晶化玻璃基板21的粘着性良好的材料，所述第3层含有与填充于贯通孔3的金属的粘着性良好的材料，所述第2层同时含有第1层的材料和第3层的材料。第1层和第3层之间可得到充分的粘着性时，电极层17可以是省略了第2层的2层结构。根据填充于贯通孔3的金属和结晶化玻璃基板21的材质，电极层17还可以是采用与两者的粘着性良好的材料形成的单层结构。而且，电极层17是多层结构时，为了防止在层间产生氧化物，对于层的整体，必须在阻断空气的环境下连续地成膜。
本实施方式中，使用铜作为填充于贯通孔3的金属，此时，对于电极层17层，可以使用铬、钽、钛等金属材料。其中使用铬时，电极层17是具有与结晶化玻璃基板21的粘着性良好的溅射铬层17a、与铜粘着性良好的溅射铜层17c、和介于这些之间的溅射铬铜层17b的3层结构。对于构成电极层17的各金属层的厚度，不特别的限定，例如，若溅射铬层17a的厚度为0.04μm～0.1μm左右，中间层的溅射铬铜层17b的厚度为0.04μm～0.1μm左右，就是充分的。此外，若溅射铜层17c的厚度为0.5μm～1.5μm左右，就是充分的。
形成电极层17后，如图6所示，通过电解镀覆法形成铜的电解镀覆层(下文称为“电解镀覆铜层”)5b，通过该电解镀覆铜层5b来封住贯通孔3的基板的表面和背面的开口部。例如，优选在加有作为镀覆液的硫酸铜水溶液的镀覆浴中，将铜板作为阳极，将基板作为阴极，在使形成有电极层17的一侧与铜板对向的状态下进行通电来进行该电解镀覆。虽然该电解镀覆铜层5b的形成依赖于贯通孔3的直径，但是在比通常电流密度更高的电流密度条件下，例如在1A/dm2～5A/dm2的电流密度下进行该电解镀覆铜层5b的形成。此外，由于该电流密度依赖于镀覆液浓度，所以需要适当地设定镀覆液的浓度值。一般地，镀覆液浓度高时，与镀覆液浓度低时相比，可以设定为更高的电流密度。可以通过在该电流密度条件下进行电解镀覆来封住贯通孔3的基板背面一侧的开口部。下文，将本镀覆过程称为“开口部闭塞镀覆”。
接着，将电解镀覆铜层5b和电极层17作为种子层，如图7和图8所示，通过电解镀覆法进一步形成电解镀覆铜层5b，将其与预先形成于贯通孔3内部的电解镀覆铜层5一起填充于贯通孔3。在0.2A/dm2～0.8A/dm2的较低的电流密度的条件下进行该电解镀覆。此处，使其电流密度为0.5A/dm2。此外，进行电解镀覆时，在镀覆浴中，在使基板表面一侧与阳极对向的状态下进行通电。此时，也可以使用脉冲镀覆法。从可以抑制贯通孔3内的镀覆金属的堆积速度的变化这方面考虑，脉冲镀覆法是有效的。此外，必须设定施加电压，使其小于等于氢超电压。这是由于，贯通孔3是高纵横比时，难以除去产生的氢气泡。下文，将本镀覆过程称为“后镀覆”。
如此，通过以不同的电流密度进行电解镀覆，金属铜从贯通孔3的一个开口部一侧，即从形成电极层17的基板背面一侧开始填充于贯通孔3。而且，如图8所示，电解镀覆铜层5b可在基板表面一侧凸起形成，可使用抛光(lap)法等来除去该凸起部分。
接着，使用以氯化铁为主成分的化学药品，通过蚀刻来除去形成于基板背面的电解镀覆铜层5b、溅射铜层17c和溅射铬铜层17b的铜，然后使用以铁氰化钾为主成分的化学药品，通过蚀刻来除去溅射铬铜层17b和溅射铬层17a的铬。通过如此除去各金属层，可以得到如图9所示的状态，即，结晶化玻璃基板21的表面和背面暴露，同时，贯通孔3被电解镀覆铜层5b即铜柱5所填充。通过该填充方法，可以简便且有效地将铜柱5填充于贯通孔3。
接着，对粘着力强化层形成工序进行说明。图10是粘着力强化层形成工序的剖面图。
粘着力强化层形成工序中，如图10所示，向贯通孔3中填充铜柱5后，在暴露的结晶化玻璃基板21的表面上形成粘着力强化层7。该粘着力强化层7用于确保结晶化玻璃基板21和后述形成的作为配线的铜膜层6的粘着力，其材质、层结构和形成方法等与上述电极层17相同。
但是，该粘着力强化层7在其膜的厚度方面有如下的不同点。即，考虑到通过下述蚀刻形成配线图案时的侧面蚀刻量，优选构成粘着力强化层7的各金属层的厚度非常薄。但是，若构成粘着力强化层7的各金属层的厚度过薄，则有必要注意，粘着力强化层7可能在配线形成前就由于配线形成时所进行的处理而被除去。例如，在粘着力强化层7中使用铬时，优选溅射铬层7a的厚度为0.04μm～0.1μm。此外，优选中间层的溅射铬铜层7b的厚度为0.04μm～0.1μm。优选溅射铜层7c的厚度为0.5μm～1.5μm。据此，形成合计小于等于2μm的非常薄的粘着力强化层7。
接着，对配线形成工序进行说明。图11是配线形成工序的剖面图。
该配线形成工序中，首先，如图11所示，使用电解镀覆法在粘着力强化层7上形成铜膜层6。与粘着力强化层7相同，考虑到侧面蚀刻量，优选形成的铜膜层6的厚度非常薄。但是，若该铜膜层6过薄，当两面配线玻璃基板1的温度由于使用环境而产生反复变化时，则由于铜膜层6的热膨胀系数和结晶化玻璃基板21之间的热膨胀系数有差别，因而导致在铜膜层6上产生金属疲劳。因此，为了对抗这种金属疲劳，确保铜膜层6的连接可靠性，铜膜层6必须具有一定的厚度。铜膜层6的厚度优选为1μm～20μm左右，进一步更优选4μm～7μm左右。铜膜层6的厚度小于1μm时，由于上述金属疲劳，产生铜膜层6断线的危险性升高；而当铜膜层6的厚度大于20μm时，难以进行配线图案的微细化。
形成铜膜层6后，通过照相平版法和蚀刻来形成配线图案。首先，通过照相平版法形成与两面配线玻璃基板1的配线图案相应的抗蚀剂图案。接着，通过蚀刻来除去没有被抗蚀剂覆盖的区域的铜膜层6、溅射铜层7c、溅射铬铜层7b、溅射铬层7a，形成配线图案。据此，得到图1所示结构的两面配线玻璃基板1。其中使用的抗蚀剂可以是液态抗蚀剂、干膜抗蚀剂、镀覆抗蚀剂。此外，作为抗蚀剂类型，可以为正型，负型的任意一种，一般地，由于正型抗蚀剂的分辨率高，更适于形成微细的配线图案。
实施例
接着，举出具体的例子对两面配线玻璃基板的制造方法进行更详细的说明。
对于用作两面配线玻璃基板1的中心基板的感光性玻璃基板2，使用HOYA株式会社制PEG3(商品名)。该PEG3具有的组成如下所示，SiO2：78.0重量％，Li2O：10.0重量％，Al2O3：6.0重量％，K2O：4.0重量％，Na2O：1.0重量％，ZnO：1.0重量％，Au：0.003重量％，Ag：0.08重量％，CeO2：0.08重量％。
下文依次对两面配线玻璃基板1的制造工序进行说明。
(贯通孔形成工序)
在感光性玻璃基板2上粘着光掩模，通过光掩模，对贯通孔形成部分照射紫外线，形成对应于曝光部分的潜像。所用的掩模为以石英玻璃为基板，并以铬/氧化铬层形成了所期望的图案的光掩模。然后，在温度约为400℃下进行热处理来使贯通孔形成部分结晶化，形成曝光结晶化部3a(图2)。接着，在感光性玻璃基板2的表面和背面上喷射稀氢氟酸(约10％溶液)来溶解除去曝光结晶化部3a，形成直径约为50μm的贯通孔3(图3)。
(玻璃基板改质工序)
将约700mJ/cm2的紫外线对形成有贯通孔3的感光性玻璃基板2的整体进行照射，然后，在温度约为850℃下进行2小时的热处理。据此，得到结晶化玻璃基板21。
(贯通孔填充工序)
首先，使用通常的DC溅射装置，在经过玻璃基板改质工序的结晶化玻璃基板21的表面和背面上形成电极层17。该电极层17为3层结构，以不暴露于大气中的方式进行连续成膜，形成膜的厚度为0.05μm的溅射铬层17a、膜的厚度为0.05μm的溅射铬铜层(铬：约4％；铜：约96％)17b、膜的厚度为1.5μm的溅射铜层17c，以此形成电极层17(图5)。
形成电极层17后，通过开口部闭塞镀覆，由电解镀覆铜层5b闭塞结晶化玻璃基板21的形成有电极层17的表面上的贯通孔3的开口部(图6)。此时，使用市售的铜镀覆用镀覆液(上村工业株式会社制的レブコ300硫酸铜镀覆液)作为镀覆液。此外，在镀覆浴中，在形成有电极层17的结晶化玻璃基板21的背面一侧与阳极对向的状态下通电。
图12是实施了开口部闭塞镀覆的贯通孔开口部附近的状态的示意图。如图12所示，电解镀覆铜层5b以在贯通孔3的中央部凹陷的形状进行填充。图12中，A点表示电解镀覆铜层5b在贯通孔3的侧壁部的位置，B点表示电解镀覆铜层5b在贯通孔3的中央部的位置。此外，X是A点和B点的高低差。通过实验求得开口部闭塞镀覆时的电流密度(A/dm2)和X(μm)值的关系，其结果如表1所示。
[表1]
 
电流密度(A/dm2) X值(μm)
3 5～10
2 10～20
|1 >20
如表1所示可知，电流密度与X值成反比，随着电流密度增大，X值减小。
对在X值不同、即电流密度不同的条件下实施了开口部闭塞镀覆的样品，实施后镀覆，结果可知，X值越大，则同时越容易在B点附近截留镀覆液。例如，电流密度为3A/dm2时，没有在B点附近截留镀覆液；而电流密度为1A/dm2时，镀覆液的截留显著。根据本结果，此处将开口部闭塞镀覆的电流密度设为3A/dm2。
通过上述方法用电解镀覆铜层5b闭塞贯通孔3的开口部的一侧后，在镀覆浴中改变配置使得基板表面一侧的贯通孔3的开口部与阳极对向，以此进行后镀覆，使得贯通孔3被电解镀覆铜层5b所填充(图7，图8)。该后镀覆时的电流密度为0.5A/dm2。使用抛光法来除去在基板表面一侧凸起的电解镀覆铜层5b(图8)。
接着，使用以氯化铁为主成分的化学药品，通过蚀刻来除去形成于基板背面的电解镀覆铜层5b、溅射铜层17c和溅射铬铜层17b的铜，然后使用以铁氰化钾为主成分的化学药品，通过蚀刻来除去溅射铬铜层17b和溅射铬层17a的铬，从而用铜柱5填充贯通孔3(图9)。
(粘着力强化层形成工序)
用铜柱5填充贯通孔3后，使用通常的DC溅射装置，形成粘着力强化层7。该粘着力强化层7为3层结构，以不暴露于大气中的方式进行连续成膜，形成膜的厚度为0.05μm的溅射铬层7a、膜的厚度为0.05μm的溅射铬铜层(铬：约4％；铜：约96％)7b、膜的厚度为1.5μm的溅射铜层7c，以此形成粘着力强化层7(图10)。
(配线形成工序)
形成粘着力强化层7后，通过电解镀覆法来形成膜的厚度约为3.5μm的铜膜，以此形成作为配线的铜膜层6(图11)。使用的镀覆液为市售的硫酸铜镀覆液(メルテツクス社制カパ—グリ—ムST-901)，电流密度条件为3A/dm2。
形成铜膜层6后，用旋涂机在其上涂布约10μm厚的正型液态抗蚀剂(シプツレ—社制的マイクロポジツトSJR5440)，利用通常的照相平版工艺，制造具有所期望的配线图案的抗蚀剂图案。而且，对光致抗蚀剂的曝光量为1000mJ/cm2，在室温下浸渍于显像液(シプレ—社制显像液2500)中约1分钟来进行显像。
将抗蚀剂图案作为掩模，喷射约40玻美度的氯化铁溶液，对铜膜层6、溅射铜层7c和溅射铬铜层7b的铜进行蚀刻后，通过丙酮来除去抗蚀剂。接着，将蚀刻后的铜膜层6作为金属抗蚀剂，使用以铁氰化钾为主成分的化学药品来对溅射铬铜层7b和溅射铬层7a的铬进行蚀刻，形成线宽约为20μm、间隔约为20μm、孔腔宽度约为120μm的配线图案。
根据上述工序，可以得到以铜柱5填充贯通孔3的两面配线玻璃基板1(图1)，其中所述铜柱5是通过电解镀覆法来形成的。
而且，虽然在本实施例中，在开口部闭塞镀覆和接下来的后镀覆中，使用的是相同的镀覆液，但是对于各个镀覆过程，可以使用更合适的镀覆液，例如，可以使用镀覆液中的镀覆金属离子浓度不同的镀覆液等。
如上所述，在本发明的两面配线玻璃基板中，由于将其表面和背面电气性连接的贯通孔用金属进行填充，因而基板的表面和背面之间可确实地被连通。进一步，由于本发明的两面配线玻璃基板不象以往那样使用树脂作为贯通孔的填充材料，因而基板作为整体可实现较高的耐热性。此外，由于向贯通孔中填充金属使用了镀覆法，因而可以确实地将金属填充至贯通孔。通过本发明的两面配线玻璃基板，可以实现电子部件的连接可靠性高的高密度安装。
而且，在上述说明中，以主要使用铜作为金属填充于两面配线玻璃基板的贯通孔的例子进行说明，但是除了铜以外，对于镍(Ni)、银、金、铬、铝等金属，只要其耐热性大于等于用于接合待安装的电子部件等时的温度，即可毫无问题地进行使用。此外，可以从上述金属中选择至少2种进行使用。上述金属中，从熔点高、电阻低、价格等方面考虑，优选将铜作为填充于贯通孔的金属。此外，可以根据填充于贯通孔的金属的种类来适当地改变电极层和粘着力强化层的材质、层结构、形成方法等。
产业上的可利用性
本发明的用金属填充贯通孔的两面配线玻璃基板的制造方法，可以适用于多层配线基板，此外，也可以适用于在中心基板使用了陶瓷基板或玻璃环氧基板的两面配线基板或多层配线基板。
上文只是表明了本发明的原理。进一步对于所属领域的技术人员，可以有多种变形或改变，如上所述，本发明不限于所说明的正确结构和应用例子，对其所进行的相应的变形例子和同等物也包括在根据所附权利要求和其同等物所确定的本发明的保护范围内。

Claims (4)

1.一种两面配线玻璃基板的制造方法，所述两面配线玻璃基板具有形成于玻璃基板的表面和背面的电气配线，还具有连通上述玻璃基板的表面和背面、并填充有金属的贯通孔，形成于玻璃基板的表面和背面的所述各电气配线通过填充于上述贯通孔的金属而被电气性连接；其中，所述方法具有下述工序：
在上述玻璃基板形成上述贯通孔的工序；
在上述玻璃基板的一侧面以残存上述贯通孔的开口部的方式形成电极层的工序；
形成上述电极层后，由上述一侧面残存有上述贯通孔的开口部的状态，通过电解镀覆法将上述贯通孔在形成有上述电极层的一侧面的开口部用金属闭塞的工序；
通过电解镀覆法，将金属从上述贯通孔的闭塞一侧面的开口部向上述贯通孔的另一侧面的开口部堆积，以此将金属填充于上述贯通孔内的工序。
2.如权利要求1所述的两面配线玻璃基板的制造方法，其特征在于，填充于所述贯通孔的金属含有铜、镍、金、银、铬、铝中的任意1种或至少2种。
3.如权利要求1所述的两面配线玻璃基板的制造方法，其特征在于，将感光性玻璃基板用作所述玻璃基板；所述在玻璃基板形成所述贯通孔的工序包括曝光工序、结晶化工序和贯通孔形成工序，所述曝光工序中，通过光掩模对所述玻璃基板进行曝光以使基板上形成所述贯通孔的部分形成潜像，所述结晶化工序中，对基板进行热处理以使上述曝光后的部分结晶化，所述形成贯通孔工序中，将上述结晶化了的部分溶解除去，以此形成所述贯通孔。
4.如权利要求1所述的两面配线玻璃基板的制造方法，其特征在于，将金属从上述贯通孔的闭塞一侧面的开口部向上述贯通孔的另一侧面的开口部堆积时的电流密度小于将上述贯通孔在所述一侧面的开口部用金属闭塞时的电流密度。
CN2004800258785A 2003-09-09 2004-09-02 两面配线玻璃基板的制造方法 Expired - Fee Related CN1849856B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003316133 2003-09-09
JP316133/2003 2003-09-09
PCT/JP2004/012719 WO2005027605A1 (ja) 2003-09-09 2004-09-02 両面配線ガラス基板の製造方法

Publications (2)

Publication Number Publication Date
CN1849856A CN1849856A (zh) 2006-10-18
CN1849856B true CN1849856B (zh) 2011-06-15

Family

ID=34308436

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004800259256A Expired - Fee Related CN100512603C (zh) 2003-09-09 2004-09-02 两面配线玻璃基板的制造方法
CN2004800258785A Expired - Fee Related CN1849856B (zh) 2003-09-09 2004-09-02 两面配线玻璃基板的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004800259256A Expired - Fee Related CN100512603C (zh) 2003-09-09 2004-09-02 两面配线玻璃基板的制造方法

Country Status (7)

Country Link
US (2) US8002959B2 (zh)
EP (2) EP1667509A4 (zh)
JP (2) JP4134172B2 (zh)
KR (2) KR100826068B1 (zh)
CN (2) CN100512603C (zh)
TW (2) TWI247567B (zh)
WO (2) WO2005027606A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100512603C (zh) * 2003-09-09 2009-07-08 Hoya株式会社 两面配线玻璃基板的制造方法
KR100648968B1 (ko) 2005-09-14 2006-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP4920231B2 (ja) * 2005-10-05 2012-04-18 株式会社フジクラ 配線基板及びその製造方法、並びに、電子部品パッケージ及びその製造方法
TWI335792B (en) * 2007-02-09 2011-01-01 Univ Nat Taiwan Method of manufacturing ceramic/metal composite structure
US9586382B2 (en) 2008-01-24 2017-03-07 National Taiwan University Ceramic/metal composite structure
JPWO2010038433A1 (ja) * 2008-09-30 2012-03-01 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
CN102165106B (zh) * 2008-09-30 2014-09-17 富士胶片株式会社 电解处理方法及电解处理装置
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5012759B2 (ja) * 2008-10-24 2012-08-29 大日本印刷株式会社 貫通電極基板の製造方法
KR100941691B1 (ko) 2009-04-10 2010-02-12 (주)제이스 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩
KR101009118B1 (ko) 2009-06-19 2011-01-18 삼성전기주식회사 랜드리스 인쇄회로기판의 제조방법
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
DE102010055189B4 (de) 2010-12-20 2023-11-09 Volkswagen Aktiengesellschaft Ölhobel sowie Verbrennungsmotor mit Ölhobel
WO2012169408A1 (ja) * 2011-06-08 2012-12-13 京セラ株式会社 回路基板およびこれを備える電子装置
CN102917530B (zh) * 2011-08-01 2016-01-06 富士康(昆山)电脑接插件有限公司 具有导电线路的玻璃板及其制造方法
JP2013077808A (ja) * 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
US20130062210A1 (en) * 2011-09-13 2013-03-14 Hoya Corporation Manufacturing method of substrate and manufacturing method of wiring substrate
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013077809A (ja) * 2011-09-16 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法
JP2013080904A (ja) 2011-09-22 2013-05-02 Hoya Corp 基板製造方法、配線基板の製造方法、ガラス基板および配線基板
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
KR20140016150A (ko) * 2012-07-30 2014-02-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6176253B2 (ja) 2012-09-07 2017-08-09 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9340451B2 (en) * 2013-02-28 2016-05-17 Corning Incorporated Machining of fusion-drawn glass laminate structures containing a photomachinable layer
JP5558614B1 (ja) * 2013-08-26 2014-07-23 清川メッキ工業株式会社 配線用基板の製造方法
WO2015032062A1 (zh) * 2013-09-06 2015-03-12 Chang Yu-Chun 液态玻璃的应用
EP3920200A1 (en) 2014-05-05 2021-12-08 3D Glass Solutions, Inc. 2d and 3d inductors antenna and transformers fabricating photoactive substrates
CN104362135A (zh) * 2014-11-05 2015-02-18 共青城超群科技股份有限公司 一种高散热有机树脂覆铜板
US9756736B2 (en) 2015-05-31 2017-09-05 Kiyokawa Plating Industry Co., Ltd Process for producing a wiring board
KR102072425B1 (ko) * 2015-05-31 2020-02-03 기요카와 멕키 고교 가부시키가이샤 배선용 기판의 제조방법
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
US10508357B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
CN106102336B (zh) * 2016-06-27 2018-08-28 沪士电子股份有限公司 一种以空气保护高速传输线路信号稳定性的方法
JP6816486B2 (ja) * 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
CN106686910A (zh) * 2017-03-20 2017-05-17 广东欧珀移动通信有限公司 线路板制作方法、线路板及终端
CN107994023B (zh) * 2017-11-16 2021-01-26 长江存储科技有限责任公司 超细孔结构的制成工艺
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
EP3724946B1 (en) 2017-12-15 2024-04-17 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
CA3082624C (en) * 2018-01-04 2022-12-06 3D Glass Solutions, Inc. Impedance matching conductive structure for high efficiency rf circuits
WO2019204207A1 (en) * 2018-04-18 2019-10-24 Corning Incorporated Systems and methods for forming direct drive microled displays
JP6840403B2 (ja) * 2019-05-24 2021-03-10 株式会社Ｎｓｃ 平面ガラスアンテナおよびその製造方法
US11908617B2 (en) 2020-04-17 2024-02-20 3D Glass Solutions, Inc. Broadband induction
DE102020133220B3 (de) * 2020-12-11 2022-02-17 I.T.C.Intercircuit Electronic GmbH Verfahren zum Füllen von mindestens einem in einer Leiterplatte ausgebildeten Loch, derart gefüllte Leiterplatte und Fahrzeug, welches eine solche Leiterplatte aufweist
CN114096056B (zh) * 2021-12-06 2022-10-14 福莱盈电子股份有限公司 使用玻璃板制作pcb板的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646572A (en) 1970-02-09 1972-02-29 Photocircuits Corp Electric wiring assemblies
JPS63128699A (ja) 1986-11-19 1988-06-01 株式会社日立製作所 感光性ガラス−セラミツク多層配線基板
JPH03203341A (ja) * 1989-12-29 1991-09-05 Hoya Corp 微小電極を有する基板およびその製造方法
DE4201612C2 (de) * 1992-01-22 1996-07-18 Alf Harnisch Verfahren zur galvanischen Metall- und Legierungseinbringung in strukturierte Glas- oder Glaskeramikkörper und Verwendung des Verfahrens zur Herstellung von Metallverbunden
US5262041A (en) * 1992-12-11 1993-11-16 Shipley Company Inc. Additive plating process
JP3102192B2 (ja) * 1993-03-18 2000-10-23 株式会社日立製作所 多層配線基板の製造方法
JP3116130B2 (ja) 1995-12-19 2000-12-11 住友金属工業株式会社 Ｂｇａ接続構造の形成方法
DE19650881C2 (de) * 1996-12-07 1999-04-08 Schwerionenforsch Gmbh Verfahren zur Herstellung von in z-Richtung elektrisch leitfähiger und in x/y-Richtung isolierender Folien aus Kunststoff
JP4109737B2 (ja) * 1997-12-05 2008-07-02 株式会社東芝 回路基板の製造方法及び回路基板の製造装置
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
JP2000077568A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk プリント配線基板の構造及びその製造方法
JP2000077809A (ja) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法
JP4147642B2 (ja) * 1998-10-26 2008-09-10 イビデン株式会社 プリント配線板の製造方法
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
JP4129971B2 (ja) 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
JP3941433B2 (ja) * 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
US6852627B2 (en) * 2003-03-05 2005-02-08 Micron Technology, Inc. Conductive through wafer vias
CN100512603C (zh) 2003-09-09 2009-07-08 Hoya株式会社 两面配线玻璃基板的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开平11-177200A 1999.07.02
JP特开平6-275954A 1994.09.30

Also Published As

Publication number Publication date
EP1667510A1 (en) 2006-06-07
WO2005027605A1 (ja) 2005-03-24
JPWO2005027606A1 (ja) 2007-11-15
EP1667510B1 (en) 2013-11-06
EP1667510A4 (en) 2009-05-20
US20060201201A1 (en) 2006-09-14
CN1849857A (zh) 2006-10-18
KR20060054454A (ko) 2006-05-22
CN1849856A (zh) 2006-10-18
KR20060058128A (ko) 2006-05-29
US20060201818A1 (en) 2006-09-14
TW200517034A (en) 2005-05-16
CN100512603C (zh) 2009-07-08
KR100826067B1 (ko) 2008-04-29
TWI247567B (en) 2006-01-11
EP1667509A1 (en) 2006-06-07
US7993509B2 (en) 2011-08-09
JPWO2005027605A1 (ja) 2007-11-15
TWI255677B (en) 2006-05-21
WO2005027606A1 (ja) 2005-03-24
EP1667509A4 (en) 2009-05-20
JP4134172B2 (ja) 2008-08-13
KR100826068B1 (ko) 2008-04-29
TW200514488A (en) 2005-04-16
US8002959B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
CN1849856B (zh) 两面配线玻璃基板的制造方法
JP3756041B2 (ja) 多層プリント配線板の製造方法
CN103025083A (zh) 基板制造方法、布线基板的制造方法、玻璃基板以及布线基板
US5120572A (en) Method of fabricating electrical components in high density substrates
US20130062210A1 (en) Manufacturing method of substrate and manufacturing method of wiring substrate
KR20060090433A (ko) 평판 디스플레이 장치 및 이의 제조 방법
JP2003204152A (ja) 両面配線板の製造方法
CN102469701B (zh) 互连结构的制作方法
JP2005086026A (ja) 両面配線ガラス基板およびその製造方法
KR100555896B1 (ko) 플라즈마 디스플레이 패널의 금속 버스 전극 제조방법
JPH06283846A (ja) ビア付き配線基板及びその製造方法
KR100456140B1 (ko) 플라즈마 디스플레이 패널의 전극제조방법
WO2023090197A1 (ja) 配線基板及びその製造方法
KR100789057B1 (ko) 플라즈마 디스플레이 패널의 전극 형성 방법
KR100408029B1 (ko) 표시소자의 전극패턴 형성방법
JPH05160573A (ja) 多層回路基板及びその製造方法
KR20050017342A (ko) 플라즈마 디스플레이 패널의 전극 형성방법
JPH04294594A (ja) プリント回路基板の配線パターン形成方法
JPH04112549A (ja) 微小探針を有する回路基板の製法
JPH0745951A (ja) 多層基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

Termination date: 20160902

CF01 Termination of patent right due to non-payment of annual fee