CN1853112A - 电子开关电路、确定电子开关电路的可操作性的开关电路测试装置和方法 - Google Patents
电子开关电路、确定电子开关电路的可操作性的开关电路测试装置和方法 Download PDFInfo
- Publication number
- CN1853112A CN1853112A CNA2004800267962A CN200480026796A CN1853112A CN 1853112 A CN1853112 A CN 1853112A CN A2004800267962 A CNA2004800267962 A CN A2004800267962A CN 200480026796 A CN200480026796 A CN 200480026796A CN 1853112 A CN1853112 A CN 1853112A
- Authority
- CN
- China
- Prior art keywords
- test
- circuit
- field effect
- effect transistor
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 142
- 238000000034 method Methods 0.000 title claims description 10
- 230000005669 field effect Effects 0.000 claims abstract description 89
- 239000012212 insulator Substances 0.000 claims description 45
- 238000011156 evaluation Methods 0.000 claims description 21
- 238000009434 installation Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000035882 stress Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 230000006870 function Effects 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 11
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000006872 improvement Effects 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种电子开关电路，其中设置多个测试电路块，由此，每个测试电路块包含第一子电路块和至少一个第二子电路块。第一子电路块中的场效应晶体管具有栅极绝缘层，该栅极绝缘层比第二子电路块中的场效应晶体管的栅极绝缘层厚。
Description
本发明涉及一种电子开关电路，一种用于确定电子开关电路的可操作性的开关电路测试装置和方法。
随着按比例缩放的进步，特别是随着具有日益变薄的层和提高的工作场强的晶体管的发展，尽管所述晶体管具有更低的工作电压，在包括场效应晶体管的集成半导体元件中的栅氧化层的可靠性仍遇到了内在的幅载极限。
栅氧化层的电介质击穿的统计特性导致各个半导体元件的使用寿命的更宽的统计学变化。这意味着，特别是当有大有效面积的电子芯片时，由于面积按比例缩放，半导体元件的所预言的使用寿命被降低并且不再能被可靠预言。
而且，在薄电介质的情况下，电介质击穿都是以泄漏电流比在较厚的电介质层的情况下显著更小地增加为特征的。在许多电路应用中，仅仅泄漏电流的小增加只导致电子电路中的功率损耗的增加，但不一定导致故障，也就是说整个电子电路失效。
用于测试电子电路的常规测试方法评定流经栅氧化层的栅电流的第一小变化，但不评定各个相关开关电路环境中的电子电路或电子开关电路的实际相关的故障。
而且，已知通过加速测试方法对具有并联电路的测试结构确定电介质的可靠性，所述并联电路由多个相同的基本元件形成。在薄电介质的情况下，基本元件的最大数目由因为直接隧道击穿发生的高泄漏电流和小击穿电流来限制。
击穿事件一定导致显著的电流增加超过电子开关电路的负载电流的基本水平(此后也被称为电子开关电路的应力电流(stress current))，以便足够可靠地被识别。
在厚度为2.0nm的电介质的情况下，根据现有技术，整个测试结构的最大有效面积被限制到200μm2至1000μm2。
对测试结构发生的面积限制导致缺陷密度的明显有限的分辨率，以及与此相关的，导致在电子开关电路的工作条件下推广到可靠性需求(可靠性目标)中的不确定性增加。
改进缺陷密度的分辨率导致显著的以对并行测量所需的测量时间和/或所需设备为形式的额外开支。
[1]和[2]描述，在电子开关电路中的晶体管的情况下的薄栅氧化层的情况下，由于发生在场效应晶体管的各个栅氧化层中的击穿的电子开关电路中的一个或多个晶体管的失效与电子开关电路的期望的功能相比还不一定导致整个电子开关电路的可操作性的失效。
在本上下文中，[1]和[2]描述了包括47个逆变器的环形振荡器结构，这47个逆变器被连接形成环形，所述逆变器被实施为“与非”门。将分频器开关电路连接到环形振荡器的下游。包括环形振荡器和分频器开关电路的开关电路装置通过施加电压来进行加载，并且会检查开关电路装置的功能的特性。
[3]描述在SRAM存储单元(静态随机存储单元)中的场效应晶体管的情况下的栅氧化层击穿的影响。
而且，[4]公开，在具有NMOS场效应晶体管和PMOS场效应晶体管并由电压来加载的逆变器的情况下，逆变器的老化取决于所施加的应力电压的极性。根据所施加的应力电压的极性，各个NMOS场效应晶体管或者各个PMOS晶体管更大程度地被加载并被更早地破坏。
而且，[5]描述了要被测试的、具有1.7nm的层厚度的栅氧化层的NMOS场效应晶体管，所述NMOS场效应晶体管的栅极端子连接有具有较厚栅氧化层的PMOS场效应晶体管。将应力电压施加到PMOS场效应晶体管的漏极端子。
在包括如[5]中所述的两个场效应晶体管的电路的情况下，给出3.4伏特的应力电压和小于200μA的电流驱动器能力，在NMOS场效应晶体管中栅氧化层经历击穿之后，测量到小于100μA的泄漏电流。应该注意，在本上下文中，依据将应力电压施加到PMOS场效应晶体管，以隔离的方式只检查NMOS场效应晶体管中的栅氧化层的特性。
[6]公开了使用包括场效应晶体管的MOS工艺的集成电路装置，其具有用于快速测试开关电路的不同块的电路装置。所述电路装置具有三个晶体管开关组。第一晶体管开关组被用于测试输入块。第二晶体管开关组用于接通和关闭输入块和输出块，以便可以联合测试这两块，以及第三块用于测试输出块。
[7]公开了包括“与非”单元结构的电气可擦除和可编程的只读存储器，所述存储器具有被布置在N-型衬底上的存储单元(M)。将存储单元划分为“与非”单元块，每个“与非”单元块都具有串联的存储单元晶体管阵列(M1至M4)。每个晶体管具有浮栅极(50)、被连接到字线(WLi)的控制栅极、以及N型扩散层(68，70)，用作相应的源极和漏极。
本发明是基于确定场效应晶体管的栅极绝缘层的可靠性的问题，其中能承受关于电子开关电路的可靠性的产品相关论述，所述具有相应的场效应晶体管的电子开关在没有如根据现有技术所给出的面积限制的情况下被实现。
通过电子开关电路、通过用于确定电子开关电路的可操作性的开关电路测试装置以及通过其方法利用根据独立权利要求所述特征来解决该问题。
电子开关电路具有测试信号输入端子，用于施加测试输入信号。而且，装设测试信号输出端子，在该测试信号输出端子处可以提供测试输出信号。多个测试电路块被连接在测试信号输入端子和测试信号输出端子之间，每个测试电路块具有至少一个第一子电路块和至少一个第二子电路块。这意味着，被施加到测试信号输入端子的测试输入信号根据其配置经过测试电路块或者根据测试电路块的功能由此被处理，并在测试输出端子的输出侧上作为测试输出信号被提供。因此，由于测试电路块和输入侧上的测试信号输入端子的耦合以及测试电路块和输出侧上的测试信号输出端子的耦合，确保可以通过测试输入信号来测试该测试电路块的功能。每个测试电路块的第一子电路块包括至少一个具有栅极绝缘层的第一场效应晶体管。而且，每个测试电路块的第二子电路块包含至少一个具有栅极绝缘层的第二场效应晶体管。第一场效应晶体管的栅极绝缘层比第二场效应晶体管的栅极绝缘层厚。
用于确定电子开关电路的可操作性的开关电路测试装置具有上述的电子开关电路，并且还具有测试输入信号生成单元，用于生成要被提供给测试信号输入端子的测试输入信号，以及还具有测试输出信号评价单元，通过该测试输出信号评价单元可以确定电子开关电路的可操作性。而且，提供工作电压源，用于提供电子开关电路以其工作的工作电压。
在用于确定以上述方式构造的电子开关电路的可操作性的方法中，将测试输入信号施加到测试信号输入端子，并在测试信号输出端子处分接相关的测试输出信号。该测试输出信号被用于确定电子开关电路是否是可操作的。
在电子开关电路的情况下，由于相继布置多个测试电路块，不是只检查单独的晶体管的可操作性，而是测试整个测试电路块的期望的功能特性。以该方式确保关于包括集成半导体元件的产品的可操作性的产品相关信息。
而且，由于测试电路块的各个子电路块中的栅极绝缘层的厚度不同，确保只有各个第二场效应晶体管、也就是说具有薄栅极绝缘层的场效应晶体管关于栅极绝缘层击穿被有效测试和加压(stress)，以及第一场效应晶体管的栅极绝缘层、也就是说具有较厚的栅极绝缘层的场效应晶体管自身没有关于可能发生的栅极绝缘层击穿来测试，因为在第一场效应晶体管的情况下比在第二场效应晶体管的情况下栅极绝缘层击穿的可能性显著低。
明显地，因此，第一场效应晶体管表示第二场效应晶体管的压力源(stresssource)、换而言之即驱动器。一般而言，第一子电路块表示第二子电路块的压力源或驱动器。
第一场效应晶体管(一般为第一子电路块)明显地用于信号调节，并且，关于可能发生栅极绝缘层击穿，只测试第二场效应晶体管(明显地为第二子电路块)。
以这种方式，本发明以相应的测试结构提出新的测试和/或评价方法，该测试结构能为电介质、优选的是场效应晶体管的栅极电介质的可靠性做出更现实的预测。
因此，根据本发明首次实现的是，在确定栅极绝缘层的可靠性的上下文中，面积限制不再存在。而且，由于所装设的多个测试电路块，关于第二子电路块中的栅极绝缘层的可靠性确定统计学陈述，由此，相当多地改进所获得的信息的有意义的内容。对于特别是薄电介质的栅极绝缘层的可靠性的新评价标准是直接与产品相关的。
本发明的优选改进方案由从属权利要求得出。
根据本发明的一个改进方案，第一场效应晶体管的栅极绝缘层比第二场效应晶体管的栅极绝缘层厚至少1.2倍、特别优选的是1.3倍。
第一场效应晶体管和第二场效应晶体管的栅极绝缘层的层厚度的尺寸确定分别保证第一场效应晶体管的使用寿命比第二场效应晶体管的使用寿命多至少1000倍，这在统计学上可靠地确保，基本上，在相应地通过出现在电子开关电路处的工作电压加压的情况下，只有第二场效应晶体管的栅极绝缘层在所有情况下击穿。这确保，为了测试输入信号的信号调节，第一子电路块表示第二子电路块的可靠压力源。
根据本发明的一个改进方案，第二场效应晶体管的栅极绝缘层的层厚度小于5nm、特别优选地小于2nm。本发明特别适于所谓的薄氧化物场效应晶体管，因为场效应晶体管中的栅氧化层的在统计学上发生击穿和发生的栅极电介质击穿情况下的泄漏电流的仅仅很小的增加的上述问题区域在该情况下获得特别的重要性。
在其中第二场效应晶体管的栅极绝缘层具有5nm的层厚度的情况下，因此，第一场效应晶体管优选地具有至少厚6nm的栅极绝缘层。在其中第二场效应晶体管的栅极绝缘层具有2nm的层厚度的情况下，第一场效应晶体管的栅极绝缘层具有至少2.4nm的层厚度。
场效应晶体管可以是MOS场效应晶体管(金属氧化物半导体场效应晶体管)，特别优选的是CMOS场效应晶体管(互补金属氧化物半导体场效应晶体管)。
在基于硅的场效应晶体管的情况下，栅极绝缘层优选地由氧化物质形成，特别优选地由二氧化硅、可替换地由具有相对高的介电常数的电介质形成，该电介质诸如一种或多种过渡金属氧化物、例如氧化铝(AL2O3)、二氧化铪(HfO2)及其硅酸盐。
根据本发明的一个改进方案，规定，各个测试电路块中的至少一个第一子电路块和至少一个第二子电路块互相串联连接。
该至少一个第一子电路块和/或至少一个第二子电路块包含至少一个逆变器。
通过在第一子电路块中和在第二子电路块中装设至少一个逆变器，利用每个子电路块中的各个信号逆转，一方面确保在测试电路块中执行信号处理，而另一方面确保出现在各个测试电路块的输出处的各个部分输出信号具有与各个测试电路块处出现的部分输入信号相同的极性。
而且，装设逆变器使之可能也易于检测到从第一信号级别到第二信号级别的转变，例如从3伏特的级别(一般是高级别)到0伏特的级别(一般是低级别)的转变，并且反之亦然，即从0伏特的级别(一般是低级别)到3伏特的级别(一般是高级别)的转变。
根据本发明的一个改进方案，第一子电路块包括第一逆变器，其中两个场效应晶体管、也就是说PMOS场效应晶体管和NMOS场效应晶体管具有厚的栅极绝缘层、也就是说厚的栅氧化层。根据本发明的这个改进方案，规定，每个测试电路块的第二子电路块正好由一个逆变器形成，各个NMOS场效应晶体管和各个PMOS场效应晶体管具有薄的栅极氧化层(一般为薄的栅极绝缘层)、优选地具有至多5nm的厚度。
优选地，在各个测试电路块中，第二子电路块被连接在第一子电路块的下游。
明显地，包括具有逆变器的两个子电路块的多个测试电路块在所有情况下都形成缓冲链，该缓冲链实现集成逻辑电路中的栅极绝缘层的可靠性的产品相近评价。换而言之，这意味着，每个测试电路块具有两级逆变器、优选的是两级CMOS逆变器，其中第一逆变器级利用较厚的栅氧化层来实现，而第二逆变器级利用将要被评价、也就是要被测试的较薄的栅氧化层或具有高介电常数的栅极电介质来实现。具有不同氧化物厚度的两个逆变器链(也就是说，由第一子电路块形成的第一逆变器链和由第二子电路块形成的第二逆变器链)优选地被这样接在一起，以致这两个逆变器链互相交错。
在第二逆变器级中，加载、也就是说加压实际要被测试的栅氧化层。被连接在上游的第一逆变器级表示所测试的逆变器级的产品状(product-like)驱动，由此确保在测试电子开关电路的上下文中所确定的结果的产品相关性。因此，第一子电路块具有补偿第二逆变器级的逆变器功能的任务，而自身不显著贡献于击穿分布、也就是说在栅极绝缘层中发生击穿的统计学分布。通过第一逆变器级被实现在较厚的栅氧化层中的事实来实现这一点。在工艺生成的标准过程中规定该必要的工艺，所述工艺生成在目前是惯例。
电平转换、也就是说转换出现在各个子电路块处的各个电压通过第一逆变器级确保，包括具有薄栅氧化层的晶体管的每个逆变器级以相同电压来加压。因此，根据将输入电压施加到第一逆变器级，也就是说根据所施加的输入电压的所选择的电平，可以可选地选择所有NMOS场效应晶体管或所有PMOS场效应晶体管用于加载。
缓冲链明显地表示简单的集成电路，在该简单的集成电路处，可以测试期望的逻辑基本功能。
在根据本发明的开关电路测试装置的一个改进方案中，规定，可以改变工作电压的幅值。在这种情况下，以这种方式建立测试输出信号评价单元，即可以确定电子开关电路仍然可操作的工作电压的最小幅值。
通过改变出现在电子开关电路处的工作电压的幅值，针对可靠性、特别是针对电介质的可靠性规定新的评价标准，该标准是直接与产品相关的。因此，根据本发明，确定一函数(function)，该函数将最低工作电压、也就是说最小电源电压规定为应力加载的函数，测试电路块的各个逻辑功能以该电源电压仍然正确实施。
作为替换方案，规定，以工作电压的频率可以改变的这样一种方式来建立工作电压源，并且以这样一种方式来建立测试输出信号评价单元，即分别出现的工作电压的频率被用于确定电子开关电路仍然以其可操作的频率。
根据本发明，如根据现有技术那样的面积限制也不再是这种情况，因为相对在应力条件下的泄漏电流不再评价击穿电流。相反，可以在任意长度的逆变器链评价逻辑功能，并且应没有电阻地仅仅连接该结构，以致相同的应力电压出现在每个设备、也就是说优选地在具有薄栅极绝缘层的每个场效应晶体管处。
以相对应的形式，对于本发明的改进方案中的根据本发明的方法，规定，改变所施加的工作电压的幅值，以确定最小工作电压，电子开关电路从该最小工作电压开始或以该最小工作电压是可操作的。
作为替换方案，规定，改变所施加的工作电压的频率，以确定电子开关电路是否可操作。
明显地，可以从以下事实看出本发明，厚氧化物逆变器和薄氧化物逆变器被结合，以形成缓冲链，用于检查薄电介质、也就是说薄氧化物的可靠性。
不象常规电路元件中那样，根据本发明的缓冲链允许在产品状的环境下有目标的加载NMOS场效应晶体管或PMOS场效应晶体管，解决根据现有技术的薄电介质的情况下的面积局限的限制，以及利用逻辑功能或测试电路块的可操作性的评价来表示产品相关的评价标准。
电子开关电路可被集成在晶片上，例如被集成在将要被形成的电子芯片中，可替换地被集成在晶片的锯缝(sawing kerf)中，其中制造多个电子芯片。
在附图中说明并在下面更详细地解释本发明的示例性实施例。如果合适，在附图中，相同或类似的组件配备有相同的参考符号。
在附图中：
图1示出根据本发明的第一示例性实施例的将被测试的电子开关电路；
图2示出根据本发明的第一示例性实施例的开关电路测试装置；
图3示出根据图1将要被检查的开关电路的逆变器级的示意性布局图示；以及
图4A和4B示出根据本发明的第二示例性实施例的将要被检测的电子开关电路。
图2示出根据本发明的第一示例性实施例的开关电路测试装置200。
用于确定电子开关电路100的可操作性的开关电路测试装置200具有信号发生器201，用于生成电子测试信号并也用于提供工作电压。
在第一输出202处，信号发生器201提供测试信号203，并将该测试信号203提供给电子开关电路100的测试信号输入端子101，该测试信号输入端子101与信号发生器201的第一输出端子202相耦合。
而且，信号发生器201具有四个工作电压端子204、205、206、207，在第一工作电压端子204处提供第一工作电位VDD，在第二工作电压端子处提供第二工作电位VSS，在第三工作电压端子206处提供电位阱Vwell，并在第四工作电压端子207处提供衬底电位Vsub。
信号发生器201的四个工作电压端子204、205、206、207分别被耦合到四个相关联的输入端子102、103、104和105。
而且，开关电路测试装置200具有测试输出信号评价单元208(作为个人计算机被建立)，该测试输出信号评价单元208通过输入/输出接口209被耦合到电子开关电路100的测试信号输出端子106。
根据本示例性实施例，将要被测试的电子开关电路100被集成在晶片210的电子芯片(未示出)中。
作为替换方案，规定，电子开关电路100被布置在晶片210的锯缝中。
下面参考图1更详细地描述将要被检查的电子开关电路100的结构。
将要被测试的电子开关电路100具有N个串联连接的逆变器级，在所有情况下，直接互相相邻地被装置的两个逆变器级将逆变器级对107形成为测试电路块。这意味着，在将要被测试的电子电路100中设置N/2个逆变器级对107。
每个逆变器级对107的第一逆变器级108具有PMOS场效应晶体管109以及还具有NMOS场效应晶体管110，栅氧化层、也就是说用于使各个场效应晶体管的栅极层与其沟道区域绝缘的二氧化硅层具有6nm的厚度。换而言之，这意味着，第一逆变器级由具有厚栅氧化层的场效应晶体管形成。
在逆变器级对107中沿信号流方向，第二逆变器级111在所有情况下均被连接在第一逆变器级108的下游，该第二逆变器级111类似地具有PMOS场效应晶体管112和NMOS场效应晶体管113。
根据本发明的这个示例性实施例，两个场效应晶体管112、113的栅氧化层、也就是根据本发明的这个示例性实施例的二氧化硅层具有5nm的厚度，该栅氧化层用于使各个场效应晶体管112、113的栅极层与其沟道区域绝缘。
第一逆变器级108的两个场效应晶体管109、110的栅极端子109a、110a被耦合到测试信号输入端子101，以便直接将由信号发生器201所生成的测试信号施加到第一逆变器级108的场效应晶体管109、110的栅极端子109a、110a。
第一逆变器级108的PMOS场效应晶体管109的第一源-漏极端子109b被耦合到第一逆变器级的NMOS场效应晶体管110的第一源-漏极端子110b。
第二逆变器级111的PMOS场效应晶体管112的第一源-漏极端子112b被耦合到第二逆变器级111的NMOS场效应晶体管113的第一源-漏极端子113b。
所有逆变器级108、111的所有PMOS场效应晶体管109、112的所有第二源-漏极端子109c、112c都被耦合到将要被测试的电子开关电路100的第一工作电压端子102，以便将第一工作电位VDD施加到电子开关电路100的PMOS场效应晶体管109、112的各个第一源-漏极端子109c、112c。
而且，所有逆变器级108、111的所有PMOS场效应晶体管109和112的阱端子(well terminal)109d、112d都被耦合到电子开关电路100的第三工作电压端子104，以便将各个电位阱Vwell施加到电子开关电路100的所有逆变器级108、111的PMOS场效应晶体管109d、112d的各个阱端子109d、112d。
所有逆变器级108、111的所有NMOS场效应晶体管110、113的所有第二源-漏极端子110c、113c被耦合到第二工作电压端子103。因此，将第二工作电位VSS施加到每个NMOS场效应晶体管110、113的各个第二源-漏极端子110c、113c。
所有逆变器级108、111的所有NMOS场效应晶体管110、113的衬底端子110d、113d被耦合到第四工作电压端子105，以便将衬底电位Vsub施加到每个NMOS场效应晶体管110、113的各个衬底端子110d。
第二逆变器级111的两个场效应晶体管112、113的两个栅极端子112a、113a被耦合到第一逆变器级108的PMOS场效应晶体管109的第一源-漏极端子109b并也被耦合到第一逆变器级108的NMOS场效应晶体管110的第一源-漏极端子110b。
以相对应的方式，另一逆变器级对107被耦合到工作电压端子102、103、104、105并互相串联连接，以便在所有情况下，第一逆变器级108的场效应晶体管109、110的两个栅极端子109a、110a沿信号流方向被耦合到各个在前的逆变器对107的第二逆变器级111的场效应晶体管的两个第一源-漏极端子112b、113b。
在电子开关电路100内沿信号流方向的后一逆变器级对107的第二逆变器级111的场效应晶体管112、113的第一源-漏极端子112b、113b被耦合到测试信号输出端子106，在该测试信号输出端子106处，电子开关电路100提供测试信号输出电压Vout。
应该注意，在本上下文中，电子开关电路100可有任意数目的逆变器级对107并因此有任意偶数个n个逆变器级，也就是说，N＝2、10、100、1000、10000…，其中N表示电子开关电路100中的逆变器级的数目。而且，应该指出，优选的是，第二逆变器级111的NMOS场效应晶体管113和第二逆变器级111的PMOS场效应晶体管112的尺寸确定、也就是说薄氧化物逆变器的NMOS场效应晶体管113和PMOS场效应晶体管112是不同的；优选的，这两个场效应晶体管具有不同长度的小宽度。
图3示出包括第一逆变器级108和第二逆变器级111的逆变器级对107的示意性布局图示。
第一逆变器级108在图3的左半部分被示出，而第二逆变器级111在图3的右半部分被示出。
具有厚氧化物的区域、也就是说具有厚6nm的栅氧化层的区域在图3中以参考符号301来指定。
给场效应晶体管109、110、112、113的活性区域配备参考符号302。
给逆变器级对107的PMOS场效应晶体管109、112的N型阱配备参考符号303。
由多晶硅形成的区域由参考符号304来指定。
场效应晶体管的源-漏极端子被连接到其的第一金属化面的互连由参考符号305来指定。
场效应晶体管的栅极端子被连接到其的第二金属化面M2的互连配备有参考符号306。
参考符号307指定用于将互连接触连接到场效应晶体管的栅极端子和源-漏极端子的接触孔。
参考符号308指定用于接触连接N型阱的接触孔。
参考符号309指定用于接触连接NMOS场效应晶体管的接触孔，也就是说，特别是，用于将NMOS场效应晶体管的衬底端子接触连接到衬底的接触孔。
在该布局中，参考符号310指定由逆变器级对107形成的单位晶胞311的对称的轴。
在所有情况下，信号发生器201将预定的测试信号外形(profile)的电子测试信号施加到第一逆变器级108的场效应晶体管109、110的栅极端子10％、110a。
信号发生器201改变第一工作电位VDD。第一工作电压端子102明显地表示应力管脚(stress pin)，也就是说，打算利用薄栅氧化层来加压场效应晶体管的应力电流通过该端子来馈入，所述薄栅氧化层要被测试和被加压，第一工作电位VDD、也就是电源电压在该第一工作电压端子102被提供给电子开关电路100。
根据本发明，改变第一工作电位VDD，并在所有情况下，在实现加压之后，使用测试输出信号评价单元208来确定最小电源电压、也就是说最小工作电压，以该最小电源电压仍然正确地实施由逆变器级108、111实现的逻辑功能。
如果最小电源电压上升超过取决于过程工艺的可预定的电压阈值，那么这意味着，场效应晶体管中的泄漏电流变得太大，这最终表示在具有薄栅氧化层的场效应晶体管的栅氧化层中发生击穿。
应该注意，在本上下文中，特定电压阈值对于每个晶片是不同的，并且取决于所使用的物质和所使用的生产过程。因此凭经验针对每个晶片确定电压阈值，并相应地校准或设置测试输出信号评价单元208。
图4a和图4b示出根据本发明的第二示例性实施例的两个电子开关电路400、450。
与根据本发明的第一示例性实施例的电子开关电路100相反，根据本发明的第二示例性实施例的第一电子开关电路400具有相同的逆变器级401，每个逆变器级401都具有带有厚栅氧化层、也就是说厚6nm的栅氧化层的PMOS场效应晶体管402，以及也具有带有厚5nm、也就是说具有薄栅氧化层的栅极氧化物层的NMOS场效应晶体管403。
互连与根据本发明的第一示例性实施例的逆变器级的互连一致，也就是说，场效应晶体管402、403的栅极端子402a、403a被耦合到测试信号输入端子404。场效应晶体管402、403的第一源-漏极端子402b、403b互相连接并沿信号流方向还被连接到下一个逆变器级401的下游场效应晶体管402、403的栅极端子402a、403a。
在所有情况下，具有厚栅氧化层的PMOS场效应晶体管402a的第二源-漏极端子被耦合到第一工作电压端子405，将第一工作电位VDD施加到该第一工作电压端子405。
每个逆变器级401的具有薄栅氧化层的NMOS场效应晶体管403的第二源-漏极端子403c被耦合到第二工作电压端子406，将第二工作电位VSS施加到该第二工作电压端子406。
每个PMOS场效应晶体管402的阱端子402d被耦合到第三工作电压端子407，将电位阱Vwell施加到该第三工作电压端子407。
逆变器401的每个NMOS场效应晶体管403的衬底端子403d被耦合到第四工作电压端子408，将衬底电位Vsub施加到该第四工作电压端子408。
通过信号发生器(未示出)和对应的测试输出信号评价单元，以对应于根据第一示例性实施例的方式执行栅极电介质的可靠性的确定。
在电子开关电路400中沿信号流方向的后一逆变器级401的场效应晶体管402、403的第一源-漏极端子402b、403b被耦合到测试信号输出端子409，在该测试信号输出端子409处提供测试输出信号Vout。
根据本发明的该示例性实施例，将要被测试的场效应晶体管是NMOS场效应晶体管403。
根据本发明的第二示例性实施例，设置诸如在图4b中所示的第二电子开关电路450，用于测试PMOS场效应晶体管的栅氧化层。该电路结构与根据图4a的第一电子开关电路400的电路结构一致，其中区别在于，在该情况下，PMOS场效应晶体管451被设置为具有薄栅氧化层、也就是说具有厚度为5nm的栅氧化层的晶体管，并且NMOS场效应晶体管502以6nm的各个栅极氧化物层的厚度被形成，也就是说具有厚栅氧化层。
在第一逆变器453的情况下，场效应晶体管451、452的栅极端子451a、452a被耦合到测试信号输入端子404，而在下游逆变器级的情况下，场效应晶体管451、452的栅极端子451a、452a被耦合到沿信号流方向的分别在前的逆变器453的场效应晶体管451、452的两个第一源-漏极端子451b、452b。
在所有情况下，每个PMOS场效应晶体管451的第二源-漏极端子451c都被耦合到第二工作电压端子405，以及每个NMOS场效应晶体管452的第二源-漏极端子452c被耦合到第三工作电压端子406。
每个PMOS场效应晶体管451的阱端子451被耦合到第三工作电压端子407，以及每个NMOS场效应晶体管452的衬底端子452d被耦合到第四工作电压端子408。
沿信号流方向的最后的逆变器453的第一源-漏极端子451b、452b被耦合到测试信号输出端子409。
在本文中引用以下公开出版物：
[1]B.Kaczer等的Impact ofMOSFET gate oxide breakdown on digital circuitoperation and reliability，IEEE Transactions on E1ectron Devices，第49卷，第三期，第500-505页，2002年3月；
[2]B.Kaczer等的Impact of MOSFET oxide breakdown on digital circuitoperation and reliability，IEDM 00，第553-556页，2000年；
[3]R.Rodriguez等的The impact of gate-oxide breakdown on SRAM stability，IEEE Electron Device Letters，第23卷，第九期，第559-561页，2002年9月；
[4]R.Rodriguez等的A model for gate-oxide breakdown in CMOS inInverters，IEEE Electron Device Letters，第24卷，第二期，第114-116页，2003年2月；
[5]B.P. Linder的Transistor-Limited constant voltage stress of gatedielectrics，Symposium on VLSI Technology Digest of Technical Papers，第93-94页，2001年
[6]DE 2905271 A1
[7]DE 3886722 T2
参考符号列表
100 电子开关电路
101 测试信号输入端子
102 第一工作电压端子
103 第二工作电压端子
104 第三工作电压端子
105 第四工作电压端子
106 测试信号输出端子
107 逆变器级对
108 第一逆变器级
109 第一逆变器级的PMOS场效应晶体管
109a 第一逆变器级的PMOS场效应晶体管的栅极端子
109b 第一逆变器级的PMOS场效应晶体管的第一源-漏极端子
109c 第一逆变器级的PMOS场效应晶体管的第二源-漏极端子
109d 第一逆变器级的PMOS场效应晶体管的阱端子
110 第一逆变器级的NMOS场效应晶体管
110a 第一逆变器级的NMOS场效应晶体管的栅极端子
110b 第一逆变器级的NMOS场效应晶体管的第一源-漏极端子
110c 第一逆变器级的NMOS场效应晶体管的第二源-漏极端子
110d 第一逆变器级的NMOS场效应晶体管的衬底端子
112 第二逆变器级的PMOS场效应晶体管
112a 第二逆变器级的PMOS场效应晶体管的栅极端子
112b 第二逆变器级的PMOS场效应晶体管的第一源-漏极端子
112c 第二逆变器级的PMOS场效应晶体管的第二源-漏极端子
112d 第二逆变器级的PMOS场效应晶体管的阱端子
113 第二逆变器级的NMOS场效应晶体管
113a 第二逆变器级的NMOS场效应晶体管的栅极端子
113b 第二逆变器级的NMOS场效应晶体管的第一源-漏极端子
113c 第二逆变器级的NMOS场效应晶体管的第二源-漏极端子
113d 第二逆变器级的NMOS场效应晶体管的衬底端子
200 开关电路测试装置
201 信号发生器
202 测试信号输出端子
203 测试信号
204 信号发生器的第一工作电压端子
205 信号发生器的第二工作电压端子
206 信号发生器的第三工作电压端子
207 信号发生器的第四工作电压端子
208 测试输出信号评价单元
209 输入/输出接口
210 晶片
301 厚氧化物
302 活性区域
303 N型阱
304 多晶硅
305 第一金属层
306 第二金属层
307 接触孔
308 到N型阱的接触孔
309 到衬底的接触孔
310 对称的轴
311 单位晶胞
400 第一电子电路
401 逆变器级
402 PMOS场效应晶体管
402a PMOS场效应晶体管的栅极端子
402b PMOS场效应晶体管的第一源-漏极端子
402c PMOS场效应晶体管的第二源-漏极端子
402d PMOS场效应晶体管的阱端子
403 NMOS场效应晶体管
403a NMOS场效应晶体管的栅极端子
403b NMOS场效应晶体管的第一源-漏极端子
403c NMOS场效应晶体管的第二源-漏极端子
403d NMOS场效应晶体管的衬底端子
404 测试信号输入端子
405 电子开关电路的第一工作电压端子
406 电子开关电路的第二工作电压端子
407 电子开关电路的第三工作电压端子
408 电子开关电路的第四工作电压端子
409 测试信号输出端子
450 第二电子开关电路
451 PMOS场效应晶体管
451a PMOS场效应晶体管的栅极端子
451b PMOS场效应晶体管的第一源-漏极端子
451c PMOS场效应晶体管的第二源-漏极端子
451d PMOS场效应晶体管的阱端子
452 NMOS场效应晶体管
452a NMOS场效应晶体管的栅极端子
452b NMOS场效应晶体管的第一源-漏极端子
452c NMOS场效应晶体管的第二源-漏极端子
452d NMOS场效应晶体管的衬底端子
453 逆变器
Claims (17)
1、一种电子开关电路，
·包括用于施加测试输入信号的测试信号输入端子，
·包括测试信号输出端子，在该测试信号输出端子处可以提供测试输出信号，
·包括多个测试电路块，每个测试电路块具有至少一个第一子电路块和至少一个第二子电路块，
·该测试电路块被连接在该测试信号输入端子和该测试信号输出端子之间，以便可通过该测试输入信号测试该测试电路块的功能，
·该第一子电路块包含至少一个具有栅极绝缘层的第一场效应晶体管，
·该第二子电路块包含至少一个具有栅极绝缘层的第二场效应晶体管，
·该第一场效应晶体管的栅极绝缘层比该第二场效应晶体管的栅极绝缘层厚，以便将该第一场效应晶体管设置为该第二场效应晶体管的驱动器。
2、如权利要求1所述的电子开关电路，其中，所述第一场效应晶体管的所述栅极绝缘层比所述第二场效应晶体管的所述栅极绝缘层厚至少1.2倍。
3、如权利要求1或2所述的电子开关电路，其中，所述第二场效应晶体管的栅极绝缘层的层厚度小于6nm。
4、如权利要求1至3之一所述的电子开关电路，其中，所述第一场效应晶体管的所述栅极绝缘层的层厚度大于10nm。
5、如权利要求1至4之一所述的电子开关电路，其中，所述场效应晶体管是MOS场效应晶体管。
6、如权利要求5所述的电子开关电路，其中，所述场效应晶体管是CMOS场效应晶体管。
7、如权利要求1至6之一所述的电子开关电路，其中，所述栅极绝缘层具有氧化物质。
8、如权利要求7所述的电子开关电路，其中，所述栅极绝缘层包括二氧化硅、一种或多种过渡金属氧化物或者其硅酸盐。
9、如权利要求1至8之一所述的电子开关电路，其中，各个测试电路块中的至少一个第一子电路块和至少一个第二子电路块互相串联耦合。
10、如权利要求9所述的电子开关电路，其中，所述至少一个第一子电路块和/或所述至少一个第二子电路块包含至少一个逆变器。
11、如权利要求9或10所述的电子开关电路，其中，在各个测试电路块中，所述第二子电路块被连接在所述第一子电路块的下游。
12、一种用于确定电子开关电路的可操作性的开关电路测试装置，
·包括如权利要求1至11之一所述的电子开关电路，
·包括用于生成要被提供给测试信号输入端子的测试输入信号的测试输入信号生成单元，
·包括测试输出信号评价单元，通过该测试输出信号评价单元可以确定该电子开关电路的可操作性，
·包括用于提供工作电压的工作电压源。
13、如权利要求12所述的开关电路测试装置，
·其中，以工作电压的幅值可以改变的方式来设置工作电压源，以及
·其中，以可确定电子开关电路针对其可操作的工作电压的最小幅值的方式来设置所述测试输出信号评价单元。
14、如权利要求12所述的开关电路测试装置，
其中，以工作电压的频率可以改变的方式来设置所述工作电压源。
15、一种用于确定电子开关电路的可操作性的方法，该电子开关电路具有
用于施加测试输入信号的测试信号输入端子，
测试信号输出端子，在该测试信号输出端子处可以提供测试输出信号，
多个测试电路块，每个测试电路块具有至少一个第一子电路块和至少一个第二子电路块，
该测试电路块被连接在该测试信号输入端子和该测试信号输出端子之间，以便可以通过该测试输入信号来测试该测试电路块的功能，
第一子电路块包含至少一个具有栅极绝缘层的第一场效应晶体管，
第二子电路块包含至少一个具有栅极绝缘层的第二场效应晶体管，
第一场效应晶体管的栅极绝缘层比第二场效应晶体管的栅极绝缘层厚，
·其中，将测试输入信号施加到该测试信号输入端子，
·其中，相关联的测试输出信号在该测试信号输出端子处被分接，
·其中，使用该测试输出信号来确定电子开关电路是否是可操作的。
16、如权利要求15所述的方法，其中，改变所施加的工作电压的幅值，以确定所述电子开关电路从其开始是可操作的最小工作电压。
17、如权利要求15所述的方法，其中，改变所施加的工作电压的频率，以确定所述电子开关电路是否是可操作的。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10342997.2 | 2003-09-17 | ||
| DE10342997A DE10342997A1 (de) | 2003-09-17 | 2003-09-17 | Elektronischer Schaltkreis, Schaltkreis-Testanordnung und Verfahren zum Ermitteln der Funktionsfähigkeit eines elektronischen Schaltkreises |
| PCT/DE2004/001879 WO2005029104A1 (de) | 2003-09-17 | 2004-08-24 | Elektronischer schaltkreis, schaltkreis-testanordnung und verfahren zum ermitteln der funktionsfähigkeit eines elektronischen schaltkreises |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1853112A true CN1853112A (zh) | 2006-10-25 |
| CN1853112B CN1853112B (zh) | 2013-11-20 |
Family
ID=34352909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2004800267962A Expired - Fee Related CN1853112B (zh) | 2003-09-17 | 2004-08-24 | 电子开关电路、确定电子开关电路的可操作性的开关电路测试装置和方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7403026B2 (zh) |
| EP (1) | EP1664811B1 (zh) |
| CN (1) | CN1853112B (zh) |
| DE (2) | DE10342997A1 (zh) |
| WO (1) | WO2005029104A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101765778B (zh) * | 2008-01-11 | 2012-09-05 | 三菱重工业株式会社 | 根据经由绝缘单元传送的接通/断开信号供给驱动电力而动作的外部控制单元的信号状态诊断装置 |
| CN115078954A (zh) * | 2022-08-18 | 2022-09-20 | 北京芯可鉴科技有限公司 | 用于对电路中的组成部件进行测评的方法和装置及电路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495519B2 (en) * | 2007-04-30 | 2009-02-24 | International Business Machines Corporation | System and method for monitoring reliability of a digital system |
| US7772867B2 (en) * | 2008-02-26 | 2010-08-10 | Texas Instruments Incorporated | Structures for testing and locating defects in integrated circuits |
| DE102017127752A1 (de) * | 2017-11-23 | 2019-05-23 | Infineon Technologies Ag | Verfahren und elektronische schaltung zum ansteuern einestransistorbauelements |
| KR102576342B1 (ko) * | 2018-11-23 | 2023-09-07 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 동작 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1264042A (zh) * | 2000-02-28 | 2000-08-23 | 郭仁龙 | 一种快速精确测出继电器的二次吸合电压的方法和装置 |
| TW544521B (en) * | 2000-05-22 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit, test method for the same, and recording device and communication equipment having the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2905271A1 (de) * | 1979-02-12 | 1980-08-21 | Philips Patentverwaltung | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
| JP2685770B2 (ja) * | 1987-12-28 | 1997-12-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| USRE35838E (en) * | 1987-12-28 | 1998-07-07 | Kabushiki Kaisha Toshiba | Electrically erasable programmable read-only memory with NAND cell structure |
| JPH10125742A (ja) * | 1996-10-22 | 1998-05-15 | Mitsubishi Electric Corp | 半導体集積回路の良否判定方法及び半導体集積回路 |
| JP3732914B2 (ja) * | 1997-02-28 | 2006-01-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3814385B2 (ja) * | 1997-10-14 | 2006-08-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP3185730B2 (ja) * | 1997-11-14 | 2001-07-11 | 日本電気株式会社 | 相補型ｍｏｓ半導体装置 |
| JP3955733B2 (ja) * | 1999-04-22 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3928837B2 (ja) * | 1999-09-13 | 2007-06-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2002064150A (ja) * | 2000-06-05 | 2002-02-28 | Mitsubishi Electric Corp | 半導体装置 |
-
2003
- 2003-09-17 DE DE10342997A patent/DE10342997A1/de not_active Ceased
-
2004
- 2004-08-24 WO PCT/DE2004/001879 patent/WO2005029104A1/de active IP Right Grant
- 2004-08-24 EP EP04762712A patent/EP1664811B1/de not_active Expired - Fee Related
- 2004-08-24 DE DE502004007451T patent/DE502004007451D1/de active Active
- 2004-08-24 CN CN2004800267962A patent/CN1853112B/zh not_active Expired - Fee Related
-
2006
- 2006-03-16 US US11/377,516 patent/US7403026B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1264042A (zh) * | 2000-02-28 | 2000-08-23 | 郭仁龙 | 一种快速精确测出继电器的二次吸合电压的方法和装置 |
| TW544521B (en) * | 2000-05-22 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit, test method for the same, and recording device and communication equipment having the same |
Non-Patent Citations (2)
| Title |
|---|
| 杜行尧，石林初， 吕文生，石一心， 肖志红， 吴毅，吴敏: "射频功率晶体管发射极宽度的设计研究", 微电子技术28 6 * |
| 陈星弼，唐茂成: "晶体管原理与设计", 30 April 1987, 成都电讯工程学院出版社 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101765778B (zh) * | 2008-01-11 | 2012-09-05 | 三菱重工业株式会社 | 根据经由绝缘单元传送的接通/断开信号供给驱动电力而动作的外部控制单元的信号状态诊断装置 |
| CN115078954A (zh) * | 2022-08-18 | 2022-09-20 | 北京芯可鉴科技有限公司 | 用于对电路中的组成部件进行测评的方法和装置及电路 |
| CN115078954B (zh) * | 2022-08-18 | 2022-10-25 | 北京芯可鉴科技有限公司 | 用于对电路中的组成部件进行测评的方法和装置及电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005029104A8 (de) | 2005-05-26 |
| WO2005029104A1 (de) | 2005-03-31 |
| US20060282725A1 (en) | 2006-12-14 |
| EP1664811A1 (de) | 2006-06-07 |
| DE502004007451D1 (de) | 2008-08-07 |
| US7403026B2 (en) | 2008-07-22 |
| DE10342997A1 (de) | 2005-04-28 |
| EP1664811B1 (de) | 2008-06-25 |
| CN1853112B (zh) | 2013-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1271696C (zh) | 半导体器件及其测试方法 | |
| CN1324685C (zh) | 半导体集成电路 | |
| CN1309166C (zh) | 高频开关装置和半导体装置 | |
| CN1195324C (zh) | 半导体集成电路 | |
| CN1269224C (zh) | 半导体装置 | |
| CN1302556C (zh) | 半导体存储器件及半导体集成电路 | |
| CN1290187C (zh) | 用于多电源的标准单元及其相关技术 | |
| CN1109403C (zh) | 逻辑电路 | |
| CN1297580A (zh) | 静电保护电路以及使用了该电路的半导体集成电路 | |
| CN1445848A (zh) | 半导体器件及其制造方法以及相移掩膜 | |
| CN1866541A (zh) | 场效应晶体管和制造场效应晶体管的方法 | |
| CN101038788A (zh) | 半导体集成电路和漏电流减小方法 | |
| CN1783495A (zh) | 半导体装置 | |
| CN1105783A (zh) | 稳流半导体集成电路器件及其制造方法 | |
| CN1166060C (zh) | 电压容许接口电路 | |
| CN1847869A (zh) | 半导体集成电路和测试其间的连接状态的方法 | |
| CN1428935A (zh) | 半导体集成电路 | |
| CN1734783A (zh) | 逻辑开关及利用其的电路 | |
| CN1467856A (zh) | 半导体装置及其制造方法 | |
| CN1048596C (zh) | 整流传送门电路 | |
| CN1853112A (zh) | 电子开关电路、确定电子开关电路的可操作性的开关电路测试装置和方法 | |
| CN1818692A (zh) | 包括熔丝的半导体器件及能够抑制错误确定的其测试方法 | |
| CN100352058C (zh) | 半导体器件 | |
| CN1574323A (zh) | 半导体器件 | |
| CN1087520C (zh) | 中间电压发生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131120 Termination date: 20200824 |