CN1853344B - 信号处理装置和方法 - Google Patents

信号处理装置和方法 Download PDF

Info

Publication number
CN1853344B
CN1853344B CN2004800268753A CN200480026875A CN1853344B CN 1853344 B CN1853344 B CN 1853344B CN 2004800268753 A CN2004800268753 A CN 2004800268753A CN 200480026875 A CN200480026875 A CN 200480026875A CN 1853344 B CN1853344 B CN 1853344B
Authority
CN
China
Prior art keywords
digital
signal
filter
signal processor
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800268753A
Other languages
English (en)
Other versions
CN1853344A (zh
Inventor
马丁·马林森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ESS Technology Inc
Original Assignee
ESS Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ESS Technology Inc filed Critical ESS Technology Inc
Publication of CN1853344A publication Critical patent/CN1853344A/zh
Application granted granted Critical
Publication of CN1853344B publication Critical patent/CN1853344B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—Dc amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Abstract

本发明涉及信号处理器以及使用信号处理器的方法。一方面，本发明涉及一种信号处理器，其包括具有时钟速率的脉冲宽度调制器，并且还包括配置为接收所述脉冲宽度调制器的输出的数字滤波器，其中所述数字滤波器以时钟速率对所述输出进行采样以便抑制失真。又一方面，本发明涉及一种方法，包括将具有第一分辨率的第一脉冲代码调制信号调制成为具有第二分辨率的第二脉冲代码调制信号，其中第二分辨率小于第一分辨率。这个方面还包括将第二脉冲代码调制信号调制成为包括具有时钟速率的多个时间脉冲的第三信号，并且在数字域中对所述多个时间脉冲进行滤波以便抑制第三信号中的失真。

Description

信号处理装置和方法
技术领域
本发明涉及信号处理技术，更具体地说，涉及用于处理诸如数字音频信号之类的数字信号的装置和方法。
背景技术
已经有文献表明数模转换器可用于处理数字信号以便由模拟功率放大器进行放大。例如，Erik Bresch和Wayne T.Padgett在“TMS320C67-Based DesignOf a Digital Audio Power Amplifier Introducing Novel Feedback Strategy”(http://www.ti.com/sc/docs/general/dsp/fest99/poster/hbreschpadgett.pdf)中描述了这样的结合音频信号使用的放大技术。图1示出了Bresch和Padgett所描述的D类(Class-D type)音频功率放大器的基本结构。
诸如激光唱盘(CD)播放器的某些数字音频信号源提供了作为已调制了的脉冲代码的数字音频信号。这样的数字化音频信号可具有16位分辨率和44.1kHz的采样频率。然而，该音频信号可能需要调制并放大，以便对特定的应用有用。
许多技术允许将数字数据流表示为模拟信号。一种这样的技术包括使用西格马-德耳塔(sigma-delta)调制器，而另一种技术包括采用脉冲宽度调制器。
这两种技术的每一种对具体应用都有特定的优点和缺点。例如，西格马-德耳塔调制器的输出可具有高度准确性，使得噪声量相对低，并且总谐波失真(THD)量对某些音频设备应用有利(可能大约0.001％)。如James Candy和Gabor Temes在“OverSampling Delta-Sigma Data Converters”(ISBN0-87942-285-8)中公开的，在某些西格马-德耳塔调制器中使用的传统技术是以更高的时钟速率将16位音频数据流转换为4位数据流。也已经公开的是可以对与这样的到4位的量化相关联的噪声“整形”，使得其以相对高的频率出现。然而，这种技术的一个缺点(至少对某些音频设备应用)是西格马-德耳塔调制器的数字输出可能由于数据流中存在的可变频率而不易于转换为模拟电压。
脉冲宽度调制器可以以低且受控的频率产生输出，其中该输出能够驱动D类音频功率放大器，并相对容易地转换为模拟电压。另外，某些脉冲宽度调制技术可以比某些西格马-德耳塔调制技术引入更少的误差。
某些开发者已经试图产生如下信号，其具有西格马-德耳塔调制技术积极的失真和噪声性能特性，以及脉冲宽度调制技术的低频率和可预测输出特性。例如，Bresch和Padgett在“TMS320C67-Based Design Of a Digital AudioPower Amplifier Introducing Novel Feedback Strategy”中已经公开了一种这样的尝试。此外，K.P.Sozaski、R.Strzelecki和Z.Fedyczak在“Digital ControlCircuit for Class-D Audio Power Amplifier”中已经公开了组合西格马-德耳塔类型调制器和脉冲宽度调制器以带来在音频频带(即20Hz至20kHz)上接近75db的信噪比的尝试。然而，这样的性能在某些环境中或者对具体用户可能不够或不可接收。
认识到脉冲宽度调制器可以将失真(被认为是由音频频带中的高谐波内容引起的)引入到诸如音频信号的信号中，某些开发者已经试图使用如下手段减少失真：(1)使用西格马-德耳塔到脉冲宽度调制器电路来产生模拟输出，然后(2)在闭环系统中反馈该模拟输出，以便产生误差信号。授予Delano的美国专利第6,515,604号论述了这样的产生误差信号的系统。Bresch和Padgett在“TMS320C67-Based Design Of a Digital Audio Power Amplifier IntroducingNovel Feedback Strategy”中论述了这种类型的另一系统。
然而，对于某些应用或用户，可能期望在数字域校正失真。此外，期望至少对特定音频设备应用具有能够进行类似于西格马-德耳塔调制器的高度噪声整形的信号处理器。这样的信号处理器的其它有利特征可包括：使得可以在特定频率范围(例如，音频频率范围)内产生大信号振幅的调制深度；以及在给定时间段内使用相对小和固定数目的值，从而可以使用例如连接到简单数字驱动器的RC网络制成简单的数模转换器。这样的信号处理器的又一个可取的特性可以是低输出频率，使得其可以用于驱动在某些D类音频功率放大器中使用的开关类型(例如，MOSFET)。
发明内容
一方面，本发明的特征在于一种具有有时钟速率的脉冲宽度调制器的信号处理器。这个方面的信号处理器还包括配置为接收脉冲宽度调制器的输出的数字滤波器，其中该输出包括失真，并且其中该数字滤波器以时钟速率对输出进行采样以便抑制失真。
又一方面，本发明的特征在于一种用于抑制数字信号中在脉冲宽度调制之后存在的失真的数字电路，其中脉冲宽度调制以时钟速率发生，并且，其中该数字电路包括配置为接收具有失真的信号并以时钟速率采样信号的数字滤波器。
又一方面，本发明的特征在于一种包括其输出具有失真的脉冲宽度调制器的数字信号处理电路，该电路还包括用于对输出进行采样并在数字域中抑制失真的装置。
又一方面，本发明的特征在于一种用于调制数字输入信号的信号处理器。这方面的处理器包括闭环数字电路，所述闭环数字电路具有正向通路，其具有耦接至编码器级(encoder stage)并在该编码器级上游的滤波器，其中编码器级具有一阶西格马-德耳塔类型调制器和脉冲宽度调制器。在这个方面，西格马-德耳塔类型调制器生成过采样的信号，该信号具有周期和电平总数，而脉冲宽度调制器以作为该周期的M倍的时钟速率操作，其中M是过采样信号中的电平总数，并且其中正向通路生成输出和失真。另外，在这个方面，处理器还包括具有低通单极IIR滤波器的反馈通路，该IIR滤波器在数字域中对输出进行采样以便抑制失真。
又一方面，本发明的特征在于一种信号处理器，其包括与具有输出的脉冲宽度调制电路耦接的过采样电路。在这个方面，该信号处理器还包括具有在数字域中对输出进行采样的数字滤波器的反馈通路。
又一方面，本发明的特征在于一种集成电路芯片，其配置为接收脉冲代码调制数字信号并生成具有失真的脉冲宽度调制数字信号，其中所述失真被以脉冲宽度调制数字信号的时钟速率操作的数字滤波器抑制。
又一方面，本发明的特征在于一种方法，其包括将具有第一分辨率的第一脉冲代码调制信号调制成为具有第二分辨率的第二脉冲代码调制信号，其中第二分辨率小于第一分辨率。在这个方面，该方法还包括将第二脉冲代码调制信号调制成为具有以时钟速率产生的多个时间脉冲(pulse in time)的第三信号；并且还包括在数字域中对所述多个时间脉冲进行滤波以便抑制第三信号的失真。
又一方面，本发明的特征在于一种装置，其包括用于将具有第一分辨率的第一脉冲代码调制信号调制成为具有第二分辨率的第二脉冲代码调制信号的装置，其中第二分辨率小于所述第一分辨率。在这个方面，该装置还包括用于将第二脉冲代码调制信号调制成为包括有时钟速率的多个时间脉冲的第三信号的装置；以及在数字域中对所述多个时间脉冲进行滤波以便抑制第三信号的失真的装置。
附图说明
在接下来的描述中结合附图来说明本发明的前述特征和其它方面，其中：
图1绘出了Bresch和Padgett所公开的D类音频放大器的传统结构的方框图；
图2绘出了根据本发明的信号处理器200的实施例的方框图；
图3绘出了根据本发明的实施例的数字功率放大系统300的方框图；
图4a和4b绘出了根据本发明的实施例调制并放大数字信号的方法的方框图；
图5a和5b绘出了根据本发明的实施例的简化的集成电路芯片501、510；
图6绘出了根据本发明的一个实施例的便携式音频播放器600；
图7a-7d绘出了表示本发明的一个实施例的Verilog模块的计算机代码列表；
图8绘出了本发明的一个实施例的计算机模型的频率响应曲线；
图9绘出了本发明的又一个实施例的计算机模型的频率响应曲线；以及
图10绘出了使用用于生成图9所示的曲线的实施例的FPGA实现来测量的频率响应曲线。
要理解，附图是示例，而不能被认为是限制所附权利要求的完全范围。
具体实施方式
现在将参考附图描述根据本发明的实施例的装置、系统和方法的各种实施例。
在本发明的一个实施例中，信号处理器200接收数字宽位输入信号，并使用全部在数字域的反馈，来纠正可能通过对输入信号205的脉冲宽度调制过程引入到输出信号235的任何误差。本发明的各种实施例可包括：例如，(1)在光盘播放器(例如，数字通用盘(DVD)播放器)中使用的集成电路芯片501，其中芯片501包含至少两个信号处理器200-1、200-2(即，一个用于左信道输出，而另一个用于右信道输出)；(2)在环绕声音频功率放大器中使用的集成电路芯片551，其中芯片551可包含八个信号处理器200-1至200-8(即，八个输出信道中的每一个各用一个)；(3)便携式电子播放器600，其可具有耳机，其中至少一个信号处理器200是结合诸如耳机放大器之类的数字功率放大系统300使用的；(4)通用数模转换器，如可用在工业自动化系统中的(例如，16位数模转换器)；以及(5)在电信设备(例如，移动或蜂窝电话)中使用的集成电路芯片。
如图2中所绘出的，本发明的一个实施例的特征在于闭环信号处理器200，其实现了全部在数字域对脉冲宽度调制输出信号235进行采样从而评估和纠正失真的数字滤波器240。具体地，图2绘出了根据本发明的一个实施例的闭环信号处理器200的框图。在这个实施例中，将数字输入信号205发送通过包括积分器级220和编码器级230的正向通路，并通过使本实施例的控制电路闭合的完全数字反馈通路增大该数字输入信号205。该数字输入信号205可以为例如44.1kHz频率的16位脉冲代码调制信号。图2所示的实施例的数字滤波器240可帮助捕获由编码器级230产生的失真(并且，更具体地，由具有过采样滤波器232到脉冲宽度调制器234的组合的实施例的转换技术产生的失真)，这是因为本实施例的数字滤波器240对脉冲宽度调制信号235的每一个子间隔进行采样，并使用低通滤波器来使脉冲宽度调制数字信号235数据流平滑。
一个实施例的滤波器级220可以为单个数字积分器(即具有原始极(original pole)的单极滤波器)。在这样的实施例中，滤波器级220接收并积累数字输入信号205和滤波信号236之间可能存在的任何差异。最终，这样的滤波器级220帮助将差异精确地或近似地纠正到零(即，将误差纠正到零)。这样，在一个实施例中，滤波器级的转移函数可以为积分-H(s)＝1/s。将滤波器输出信号225发送到编码器级230。在另一个实施例中，滤波器级220可以为二阶元件。
一个实施例的编码器级230可以将滤波器输出信号225(在这个实施例中可以为脉冲代码调制信号的形式)调制成为脉冲宽度调制信号235。图2中绘出的实施例的编码器级230包括过采样滤波器232和脉冲宽度调制器234。
这样的实施例的过采样滤波器232可以为例如一阶西格马-德耳塔类型调制器。在一个示范实施例中，过采样滤波器232可以将44.1kHz的16位滤波器输出信号225调制成为1.411Mhz的4位过采样信号227(即，32×44.1kHz，也将其称为“32x”过采样)。在其它实施例中，过采样滤波器232可以将宽位信号(例如，12-24位)调制成为仅几位(例如，2-6位)的信号。例如，可以在互补金属氧化物半导体(CMOS)工艺中实现这样的实施例的过采样滤波器232。
一个实施例的西格马-德耳塔调制器232可能能够通过小数目个位表示每个采样上的振幅，而脉冲宽度调制器234可能能够以短时间量表示每个循环上的振幅。该西格马-德耳塔调制器232可以通过以精确时间生成4位来非常准确地表示具有某些噪声特性的信号。然而，由于输出信号可能包含大量失真，所以在某些情况下脉冲宽度调制器产生的未增大的输出信号可能不令人满意或不需要，其中脉冲宽度调制器使用中间的西格马-德耳塔调制器来在每个周期中产生脉冲宽度。这样的失真被认为是(至少部分地)由脉冲宽度调制器不能以精确时间从西格马-德耳塔调制器进行采样所引起的。
数学上，需要将一个实施例的西格马-德耳塔调制器232的位输出看作是在产生其的确切时钟时间上的好采样。然而，尽管脉冲宽度调制器234可能是准确，但是它可能不能保留这个精确定时。例如，如果脉冲宽度调制器234的输出在第一个四分之一周期为高，则表示为1/4信号电平。如果脉冲宽度调制器234的输出在最后一个四分之一周期为高，则也将信号电平表示为1/4。尽管这些脉冲调制器234状态都表示相同的信号电平(即信号值的1/4)，但是它们在不同的时间如此。一个实施例的脉冲宽度调制器234的这种不能以精确时间进行西格马-德耳塔采样被认为是某些西格马-德耳塔到脉冲宽度调制器编码过程引入失真的(至少部分)起因。
图2所示的实施例的脉冲宽度调制器234将脉冲代码调制数字信号的过采样信号227(例如，4位信号)转换成为相对小范围的时间值，如脉冲宽度调制数字信号235。例如，如果用4位数据流来控制脉冲宽度调制器234，使得4位采样表示值“5”，则脉冲宽度调制器234的输出将在其周期的5/16上为高状态(通常，如果4位数据用于对值“N”进行编码，则然后脉冲宽度调制器234的输出将在其周期的N/16上为高状态)。在这个实施例中，脉冲宽度调制器234可以以作为过采样信号227的周期的16倍的时钟速率操作。脉冲宽度调制器234的这个时钟速率是过采样滤波器232的速率的M倍(其中，M＝16，并且是过采样信号227的电平数)。在至少一个实施例中，这样的时钟速率使得能够产生合适的可变脉冲宽度输出信号。
图2中绘出的信号处理电路200还包括反馈通路。如图2所示，在脉冲宽度调制信号235于求和点210上组合(在这个情况中，减去)数字输入信号205之前，将其反馈到数字滤波器240。以这种方式，馈送到滤波器级220的误差信号是数字输入信号205和滤波信号236之间的差。图2所示的实施例的数字滤波器240以脉冲宽度调制器234的时钟速率操作，并因此能够以与在那个输出时的可能量化相同速率对脉冲宽度调制输出信号235进行采样。
例如，如果一个实施例的脉冲宽度调制器234以16MHz的时钟速率运行，则它可能能够在16个时钟周期上处理4位数量。为了这么做，将希望这个脉冲宽度调制器234能够以1MHz的时钟速率提供4位数量，然后，在接下来的16个时钟周期(即，在脉冲宽度调制器234处理下一个采样之前的下一个微秒)，脉冲宽度调制器234产生脉冲宽度调制数字信号235。如果数字滤波器240以与接收时间上的脉冲宽度调制量化相同的速率(在这个实施例中，16MHz的速率)操作，则数字滤波器240能够采样存在于脉冲宽度调制输出信号235中的每段数学信息。具体地，数字滤波器240将在脉冲宽度调制输出信号235时接收每一个可能位置的采样，从而允许数字滤波器240在没有误差的情况下测量脉冲宽度调制输出信号235。尽管这个实施例的数字滤波器240不能够理解比时钟速率快地发生的所有事情，但是没有信息丢失，这是因为脉冲宽度调制器234也不能够比该相同时钟速率快地改变。以这种方式，一个实施例的数字滤波器240能够捕获脉冲宽度调制输出信号235的每一个位。
一个实施例的数字滤波器240还能够将输出信号235重新合成为输出信号235的宽位(例如，16位)表示，以便产生滤波信号236，其是与数字输入信号205相同位宽和时钟速率的脉冲代码调制信号。然后，可以从数字输入信号205中提取这个滤波信号236，以便形成误差信号。在一个实施例中，数字滤波器240使用数字滤波器设计来重新合成输出信号235，以便形成宽位滤波信号236。这个数字滤波器240可以是积分器或递归平均器，如简单的IIR单极滤波器(例如，y(n)＝y(n-1)+a(x(n)-y(n-1))，其中“a”是诸如1/(2^9)的缩放因子)。
尽管图2所示的实施例包括闭环反馈通路，但是要理解，还可以实现使用例如前馈通路或其它开放环电路的等价实施例。
图2所示的实施例的闭环响应抑制了来自编码器级230的失真，且可以实现几个有利的性能特性。例如，本发明的实施例可以展现音频频带中上至-1db的调制深度。
此外，本发明的实施例可以抑制脉冲宽度调制过程中的误差，使得对某些音频设备应用将THD减少到大约90-100db。图2所示的实施例还能够抑制来自过采样滤波器232的噪声。具体地，在滤波器级220是积分器的实施例中，过采样滤波器232是一阶西格马-德耳塔调制器，而数字滤波器240是一阶滤波器，可以将由西格马-德耳塔调制器232引入的开环噪声整形到一阶(即噪声每十进位下降20db)。然而，这样的实施例的闭环响应可以通过两个额外的阶(即，滤波器级220元件的一阶，和数字滤波器240元件的一阶)来抑制该噪声。以这种方式，这样的实施例可以将来自过采样滤波器232的噪声抑制到三阶或更高阶(即，噪声每十进位下降60db)。
图3示出根据本发明的实施例的数字功率放大系统300的方框图。图3所示的实施例包括信号处理器200(例如如图2所示)、二进制功率放大器320和解调滤波器330。在这个实施例中，将数字输入信号205发送通过信号处理器200，以便获得脉冲宽度调制信号235。然后，可以将脉冲宽度调制信号235(其在所述实施例中是矩形波的形式)发送到二进制功率放大器320，其放大数字信号235以便生成放大的矩形波输出325。在一个实施例中，二进制功率放大器320可以是D类开关功率放大器，其包括例如MOSFET。然而，本发明的其它实施例的二进制功率放大器320可包括各种开关配置和功率电平中的任何一种。
在图3绘出的实施例中，放大的矩形波输出325被解调制滤波器330滤波以便产生放大的模拟输出信号335，其可能适于传送到一个或多个扬声器。在一个实施例中，解调制滤波器330可以是简单的RC滤波器。
图4a和4b示出了根据本发明的实施例调制并放大数字信号的方法的方框图。在这个实施例中，从例如CD或DVD阅读器中接收数字输入信号205(步骤405)。然后使用例如一阶西格马-德耳塔调制器对输入信号205进行过采样(步骤410)。在这样的实施例中，这个过采样将宽位信号(例如，16位)转换为以更快的采样速率提供的窄位信号(例如，4位)。
图4a的步骤415示出了第二调制级。在图4a和4b所绘出的实施例中，第二调制级将小范围的振幅值(例如，过采样的脉冲代码调制信号227)转换成为以特定时钟速率提供的小范围时间值(例如，脉冲宽度调制信号)。然后，在数字域上以等于提供时间上的脉冲的时钟速率的时钟速率来测量时间上的脉冲。图4a的步骤420绘出了这个步骤，更具体地，示出了通过对信号进行积分或递归平均、并将其转换成为例如44.1kHz的16位脉冲代码调制信号，来滤波脉冲宽度调制数字信号235的技术。在一个实施例中，由数字滤波器240以与产生脉冲宽度调制数字信号235的时钟速率相同的时钟速率来采样脉冲宽度调制数字信号235。
如图4a所示，可以将数字输入信号205与作为例如负滤波后(negativefiltered)的信号236的数字反馈信号组合(步骤425)。步骤430绘出了用于逐渐纠正滤波信号236和数字输入信号205之间的任何误差的滤波技术(例如，积分或递归平均过程)。
接下来，如图4b所示的实施例的步骤435所示，可以放大已纠正的数字输出信号235。一个实施例的步骤440是低通滤波处理，其将放大的数字脉冲宽度调制输出信号235转换为模拟信号。这个滤波处理通过实质上对方波下面的区域进行积分来实现数模转换，以便生成模拟输出。
图5a示出了根据本发明的实施例的简化的集成电路芯片501。在图5a所示的实施例中，集成电路芯片501包括两个信号处理器200-1、200-2，两个输出信道中的每一个各一个。这样的芯片501还可以包括主时钟510、一个或多个输入缓冲器520、以及一个或多个输出缓冲器530-1、530-2。
图5b所示的实施例是包括八个信号处理器200-1至200-8的集成电路芯片551，其可用在环绕声系统中，以便产生八个信道的输出。这个芯片551还可以具有主时钟560、一个或多个输入缓冲器570、以及一个或多个输出缓冲器580。
期望某些音频设备应用的输出频率为350kHz到800kHz的范围。如果DVD播放器的采样频率是大约48kHz，则本发明的某些实施例的集成电路芯片501、551的采样频率可以为12.288kHz(即48kHz×256)。然后，集成电路芯片501、551的某些实施例的主时钟510、560可以以12.288MHz操作，以便生成具有大约768kHz频率的输出。在这样的实施例中，信号处理器200-1至200-N的脉冲宽度调制器234和数字滤波器240都可以以12.288MHz操作。
图6示出了根据本发明的一个实施例的便携式音频播放器600。这个便携式播放器600可包括数字功率放大系统300、一个或多个数字音频信号源、以及诸如耳机插孔610或扬声器612-1的一个或多个输出装置。根据本发明的某些实施例，数字音频信号源可包括接下来的装置中的一个或多个：数字接收机602(例如，无线信号接收机)、诸如光盘阅读器(例如CD阅读器)之类的存储介质阅读器604、或者用于存储数字音频文件(例如，MPEG文件)的存储装置606。
图7a-7d示出了实现本发明的一个实施例的某些Verilog模块(module)的计算机代码列表。在这些模块中，“Clk”是可以以多个音频数据速率运行时钟信号，例如，24MHz是大约512×44.1kHz。“Clken”是时钟使能信号，其可以被约束(tie)到高，从而使能每个时钟。“Reset”是异步复位，并且典型地将在系统初始化之后返回到低电平。“Phase”在这个例子中是5位计数器，并预期在时钟的每个边缘送进(advance)。“Phase”使用在PWM单元中，以便产生PWM输出位。“In”是输入数据，典型地是16位字的音频数据。变量“pwm”是这些模块所产生的脉冲宽度调制格式中的输出位。
图8是本发明的一个实施例的计算机模型所产生的频率响应曲线。在这个模型化的实施例中，滤波器级220是积分器，过采样滤波器232是具有16个电平(level)的一阶西格马-德耳塔调制器，且脉冲宽度调制器234以16倍于过采样滤波器232的时钟速率的时钟速率运行。提供到这个模型化实施例的信号处理器200的数字输入信号205为24位宽(如宽位滤波信号236一样)。这个模型化实施例的数字滤波器240是以27MHz的时钟速率运行的一阶滤波器。如图8所示，该模型化实施例对某些应用或用户(例如，某些音频设备应用)具有有利的失真和噪声特性。
图9是本发明的又一个实施例的计算机模型所产生的频率响应曲线。在这个第二模型化实施例中，滤波器级220是二阶滤波器，过采样滤波器232是具有32个电平的一阶西格马-德耳塔调制器，且脉冲宽度调制器234以32倍于过采样滤波器232的时钟速率的时钟速率运行。提供到这个模型化实施例的信号处理器200的数字输入信号205为24位宽(如宽位滤波信号236一样)。这个第二模型化实施例的数字滤波器240是以27MHz的时钟速率运行的一阶滤波器。如图9所示，该模型化实施例基本上没有产生失真并在上至大约200kHz产生非常低的噪声。
图10是由在现场可编程门阵列(FPGA)板上实现的信号处理器200所产生的频率响应曲线，其是使用音频测量系统测量的。在这个信号处理器200中，滤波器级220是二阶滤波器，过采样滤波器232是具有32个电平的一阶西格马-德耳塔调制器，且脉冲宽度调制器234以32倍于过采样滤波器232的时钟速率的时钟速率运行。提供到信号处理器200的数字输入信号205为24位宽(如宽位滤波信号236一样)。这个信号处理器200的数字滤波器240是以27MHz的时钟速率运行的一阶滤波器。如图10所示，这样的信号处理器200的THD(已经用RC滤波器滤波其输出)是大约90db。
尽管在这里已经详细示出和描述了说明性实施例和示例方法，但是本领域的技术人员要注意并理解的是，存在许多变化和等价于明确示出和描述的那些实施例的实施例。例如，本发明的范围不必限于以描述的顺序执行前述步骤的所有情况。除非特别说明的，这里使用的术语和表述是用于说明(而不是限制)的术语和表述。因此，本发明不限于特定图解和描述的实施例和示例(或者用于描述它们的术语或表述)，而仅仅由所附权利要求的范围来限定。

Claims (79)

1.一种信号处理器，包括：
脉冲宽度调制器，具有时钟速率；以及
数字滤波器，配置为接收所述脉冲宽度调制器的输出，其中所述输出包括失真，并且其中所述数字滤波器以所述时钟速率对所述输出进行采样以便抑制所述失真。
2.根据权利要求1的信号处理器，还包括过采样调制器。
3.根据权利要求2的信号处理器，其中所述过采样调制器包括西格马-德耳塔类型调制器。
4.根据权利要求3的信号处理器，其中所述过采样调制器在所述脉冲宽度调制器的上游。
5.根据权利要求4的信号处理器，其中所述过采样调制器产生具有周期和电平总数的过采样信号，并且其中所述时钟速率是所述周期的M倍，其中M是所述过采样信号中的所述电平总数。
6.根据权利要求5的信号处理器，其中所述西格马-德耳塔类型调制器包括一阶西格马-德耳塔类型调制器。
7.根据权利要求3的信号处理器，还包括在所述脉冲宽度调制器的上游的滤波器。
8.根据权利要求1的信号处理器，其中所述数字滤波器包括IIR滤波器。
9.根据权利要求8的信号处理器，其中所述IIR滤波器包括单极滤波器。
10.根据权利要求1的信号处理器，其中所述数字滤波器包括低通滤波器。
11.根据权利要求1的信号处理器，还包括反馈通路，所述反馈通路包括所述数字滤波器。
12.根据权利要求7的信号处理器，其中所述滤波器是积分器。
13.一种包括根据权利要求1的信号处理器的集成电路芯片系统。
14.根据权利要求13的集成电路芯片系统，其中所述系统提供两信道输出。
15.根据权利要求13的集成电路芯片系统，其中所述系统提供八信道输出。
16.根据权利要求13的集成电路芯片系统，其中所述系统提供三信道输出。
17.根据权利要求13的集成电路芯片系统，其中所述系统提供六信道输出。
18.一种包括根据权利要求1的信号处理器的便携式音频播放器。
19.根据权利要求18的便携式音频播放器，还包括数字音频信号源。
20.根据权利要求19的便携式音频播放器，其中所述数字音频信号源包括存储介质阅读器。
21.根据权利要求20的便携式音频播放器，其中所述存储介质阅读器包括光盘阅读器。
22.根据权利要求19的便携式音频播放器，其中所述数字音频信号源包括用于存储数字音频文件的存储器。
23.根据权利要求19的便携式音频播放器，其中所述数字音频信号源包括数字接收机。
24.一种包括根据权利要求1的信号处理器的音频功率放大系统。
25.根据权利要求24的音频功率放大系统，还包括RC类型的解调制滤波器。
26.根据权利要求24的音频功率放大系统，还包括LC类型解调制滤波器。
27.一种包括根据权利要求1的信号处理器的数字电路。
28.一种数字信号处理电路，包括：
脉冲宽度调制器，其输出有失真；以及
用于对所述输出进行采样并在数字域中抑制所述失真的装置。
29.根据权利要求28的数字信号处理电路，还包括过采样调制器。
30.根据权利要求29的数字信号处理电路，其中所述过采样调制器包括西格马-德耳塔类型调制器。
31.根据权利要求30的数字信号处理电路，其中所述西格马-德耳塔类型调制器包括一阶西格马-德耳塔类型调制电路。
32.根据权利要求29的数字信号处理电路，其中所述过采样调制器在所述脉冲宽度调制器的上游。
33.根据权利要求32的数字信号处理电路，其中所述过采样调制器产生具有周期和电平总数的过采样信号，并且所述脉冲宽度调制器以至少为所述周期的M倍的时钟速率操作，其中M是所述过采样信号中的所述电平总数。
34.根据权利要求29的数字信号处理电路，还包括在所述脉冲宽度调制器的上游的滤波器。
35.根据权利要求34的数字信号处理电路，其中所述滤波器是积分器。
36.根据权利要求28的数字信号处理电路，其中所述采样以所述脉冲宽度调制器的时钟速率发生。
37.一种包括根据权利要求28的信号处理器的集成电路芯片系统。
38.根据权利要求37的集成电路芯片系统，其中所述系统提供两信道输出。
39.根据权利要求37的集成电路芯片系统，其中所述系统提供三信道输出。
40.根据权利要求37的集成电路芯片系统，其中所述系统提供六信道输出。
41.根据权利要求37的集成电路芯片系统，其中所述系统提供八信道输出。
42.一种包括根据权利要求28的信号处理器的音频功率放大系统。
43.根据权利要求42的音频功率放大系统，还包括RC类型解调制滤波器。
44.根据权利要求42的音频功率放大系统，还包括LC类型解调制滤波器。
45.一种包括根据权利要求28的信号处理器的便携式音频播放器。
46.根据权利要求45的便携式音频播放器，还包括数字音频信号源。
47.根据权利要求46的便携式音频播放器，其中所述数字音频信号源包括存储介质阅读器。
48.根据权利要求47的便携式音频播放器，其中所述存储介质阅读器包括光盘阅读器。
49.根据权利要求46的便携式音频播放器，其中所述数字音频信号源包括用于存储数字音频文件的存储器。
50.根据权利要求46的便携式音频播放器，其中所述数字音频信号源包括数字接收机。
51.一种用于调制数字输入信号的信号处理器，包括闭环数字电路，所述闭环数字电路包括：
正向通路，包括耦接至编码器级并在该编码器级上游的第一滤波器级，其中所述编码器级包括一阶西格马-德耳塔类型调制器和脉冲宽度调制器，其中所述西格马-德耳塔类型调制器产生具有周期和电平总数的过采样信号，而所述脉冲宽度调制器以至少为所述周期的M倍的时钟速率操作，其中M是所述过采样信号中的所述电平总数，并且其中所述正向通路生成具有失真的输出；以及
反馈通路，包括在数字域中对所述输出进行采样以便抑制所述失真的数字滤波器。
52.根据权利要求51的信号处理器，其中所述数字滤波器以所述时钟速率对所述输出进行采样。
53.根据权利要求51的信号处理器，其中所述信号处理器在音频频带展现上至大约-1db的调制深度。
54.根据权利要求51的信号处理器，其中所述信号处理器将总谐波失真减少到大约90-100db。
55.根据权利要求51的信号处理器，其中所述信号处理器在音频频带展现上至大约0db的调制深度。
56.根据权利要求51的信号处理器，其中所述信号处理器将总谐波失真减少到大约90-140db。
57.一种包括根据权利要求1的信号处理器的集成电路芯片。
58.一种信号处理方法，包括：
将具有第一分辨率的第一脉冲代码调制信号调制成为具有第二分辨率的第二脉冲代码调制信号，其中所述第二分辨率小于所述第一分辨率；
将所述第二脉冲代码调制信号调制成为包括具有时钟速率的多个时间脉冲的第三信号；以及
在数字域中对所述多个时间脉冲进行滤波以便抑制所述第三信号中的失真。
59.根据权利要求58的方法，其中所述第一分辨率在12位和24位之间，且包含12位和24位。
60.根据权利要求59的方法，其中所述第一分辨率是16位。
61.根据权利要求59的方法，其中所述第二分辨率在2位和6位之间，且包含2位和6位。
62.根据权利要求61的方法，其中所述第二分辨率是4位。
63.根据权利要求58的方法，其中所述第一分辨率在12位和48位之间，且包含12位和48位。
64.根据权利要求58的方法，其中所述调制所述第一脉冲代码调制信号包括使用西格马-德耳塔类型调制器。
65.根据权利要求64的方法，其中所述西格马-德耳塔类型调制器是一阶西格马-德耳塔类型调制器。
66.根据权利要求58的方法，其中所述调制所述第二脉冲代码调制信号包括使用脉冲宽度调制器。
67.根据权利要求58的方法，其中所述滤波包括使用数字滤波器。
68.根据权利要求67的方法，其中所述数字滤波器包括IIR滤波器。
69.根据权利要求68的方法，其中所述IIR滤波器包括单极滤波器。
70.根据权利要求67的方法，其中所述数字滤波器包括低通滤波器。
71.根据权利要求58的方法，其中所述滤波包括形成具有所述第一分辨率的反馈信号。
72.根据权利要求58的方法，其中所述多个时间脉冲是相当小范围的时间脉冲。
73.根据权利要求58的方法，其中所述调制所述第一脉冲代码调制信号包括产生具有周期和电平总数的过采样信号，其中所述调制所述第二脉冲代码调制数字信号以作为所述周期的至少M倍的时钟速率出现，其中M是所述过采样信号中的所述电平总数。
74.根据权利要求58的方法，其中所述滤波包括以所述时钟速率采样。
75.根据权利要求58的方法，还包括放大所述第三信号以便产生放大的输出。
76.根据权利要求75的方法，还包括从所述放大输出中产生模拟信号。
77.根据权利要求76的方法，其中所述产生包括使用RC滤波器电路。
78.根据权利要求76的方法，其中所述产生包括使用LC滤波器电路。
79.一种信号处理装置，包括：
用于将具有第一分辨率的第一脉冲代码调制信号调制成为具有第二分辨率的第二脉冲代码调制信号的装置，其中所述第二分辨率小于所述第一分辨率；
用于将所述第二脉冲代码调制信号调制成为包括具有时钟速率的多个时间脉冲的第三信号的装置；以及
用于在数字域对所述多个时间脉冲进行滤波以便抑制所述第三信号中的失真的装置。
CN2004800268753A 2003-07-17 2004-07-16 信号处理装置和方法 Expired - Fee Related CN1853344B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/621,504 2003-07-17
US10/621,504 US7058464B2 (en) 2003-07-17 2003-07-17 Device and method for signal processing
PCT/US2004/023109 WO2005011181A2 (en) 2003-07-17 2004-07-16 Device and method for signal processing

Publications (2)

Publication Number Publication Date
CN1853344A CN1853344A (zh) 2006-10-25
CN1853344B true CN1853344B (zh) 2012-05-09

Family

ID=34063001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800268753A Expired - Fee Related CN1853344B (zh) 2003-07-17 2004-07-16 信号处理装置和方法

Country Status (6)

Country Link
US (2) US7058464B2 (zh)
EP (1) EP1654672A4 (zh)
JP (1) JP2007532033A (zh)
KR (1) KR20060039914A (zh)
CN (1) CN1853344B (zh)
WO (1) WO2005011181A2 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247955B2 (en) * 2002-09-06 2007-07-24 Eaton Power Quality Corporation PWM power supplies using controlled feedback timing and methods of operating same
US20060140644A1 (en) * 2004-12-23 2006-06-29 Paolella Arthur C High performance, high efficiency fiber optic link for analog and RF systems
TWI282211B (en) * 2005-01-17 2007-06-01 Realtek Semiconductor Corp Power amplifier and method for correcting error of output signals thereof
KR100617960B1 (ko) * 2005-02-24 2006-08-30 삼성전자주식회사 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법
FR2887091B1 (fr) * 2005-06-08 2007-08-31 Dolphin Integration Sa Convertisseur numerique-analogique
US7289050B1 (en) * 2005-06-27 2007-10-30 Qualcomm Incorporated Amplification method and apparatus
JP2008544726A (ja) * 2005-06-27 2008-12-04 クゥアルコム・フラリオン・テクノロジーズ、インコーポレイテッド 増幅器の実装および／または使用、ならびに種々の増幅関連操作の実施のための方法および装置
US7262658B2 (en) * 2005-07-29 2007-08-28 Texas Instruments Incorporated Class-D amplifier system
US7570693B2 (en) * 2005-09-26 2009-08-04 Ess Technology, Inc. Low noise digital to pulse width modulated converter with audio applications
US7138935B1 (en) * 2005-09-26 2006-11-21 Ess Technology, Inc. Low noise digital to signal interval converter with audio applications
WO2007057817A2 (en) * 2005-11-18 2007-05-24 Nxp B.V. Driver for an inductive load
JP4513022B2 (ja) * 2005-12-28 2010-07-28 ソニー株式会社 ディジタルアンプ装置及びディジタルアンプ装置のリセット方法
KR101341761B1 (ko) 2006-05-21 2013-12-13 트라이젠스 세미컨덕터 가부시키가이샤 디지털 아날로그 변환장치
US20080000431A1 (en) * 2006-06-29 2008-01-03 Stephen Longo Dog leash assembly
CN101473532B (zh) * 2006-09-11 2013-06-12 半导体元件工业有限责任公司 放大电路及其方法
US7970075B2 (en) * 2006-09-14 2011-06-28 Samsung Electronics Co., Ltd. Apparatus and method for up-conversion of radio signals
US7852247B2 (en) * 2006-12-05 2010-12-14 Texas Instruments Incorporated Mixed-signal filter
TWM327126U (en) * 2007-09-17 2008-02-11 Princeton Technology Corp Audio signal processing apparatus
CN101399559B (zh) * 2007-09-28 2013-01-02 普诚科技股份有限公司 声音信号处理装置
US8386674B2 (en) * 2008-04-18 2013-02-26 Csr Technology Inc. Methods and systems of controlling an electronic device's I/O terminals using pulse-width modulation
JP5552620B2 (ja) 2008-06-16 2014-07-16 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ デジタルスピーカー駆動装置と集中制御装置とを搭載した自動車
KR20100008749A (ko) * 2008-07-16 2010-01-26 삼성전자주식회사 스위칭 파워 증폭 장치 및 그 제어 방법
EP2391014B1 (en) 2009-12-09 2017-12-27 Trigence Semiconductor, Inc. Selection device
CN102239706B (zh) 2009-12-16 2016-08-17 株式会社特瑞君思半导体 音响系统
CN102208892B (zh) 2010-03-25 2016-02-17 罗姆股份有限公司 电机驱动电路、冷却装置、电子设备、定时检测电路
JP5647427B2 (ja) * 2010-03-25 2014-12-24 ローム株式会社 モータ駆動回路およびそれを用いた冷却装置、電子機器
US20130166307A1 (en) * 2010-09-22 2013-06-27 Dolby Laboratories Licensing Corporation Efficient Implementation of Phase Shift Filtering for Decorrelation and Other Applications in an Audio Coding System
US9019012B2 (en) * 2011-11-18 2015-04-28 Cirrus Logic International (Uk) Limited Amplifier circuit with offset control
US9063936B2 (en) * 2011-12-30 2015-06-23 Verisign, Inc. Image, audio, and metadata inputs for keyword resource navigation links
US8890608B2 (en) * 2012-02-29 2014-11-18 Texas Instruments Incorporated Digital input class-D audio amplifier
CN104104452B (zh) * 2014-06-24 2016-08-24 努比亚技术有限公司 基于pwm调制的音频解调方法和解调器
DE102016215657A1 (de) * 2016-08-19 2018-02-22 Lenze Automation Gmbh Verfahren zum Erzeugen eines digitalen Signals aus einem analogen Signal und Frequenzumrichter
US10680638B2 (en) 2018-07-04 2020-06-09 SiliconIntervention Inc. Linearity in a quantized feedback loop
CN112022405A (zh) * 2020-08-31 2020-12-04 深圳市云顶信息技术有限公司 骨传导音频电动牙刷
WO2022146474A1 (en) * 2021-01-04 2022-07-07 Zeku, Inc. Apparatus and method of configurable reduction to signal resolution
KR102315111B1 (ko) * 2021-09-08 2021-10-20 주식회사 이뱅킹텍 하드웨어 기반 멀티 권종 지폐 이미지 취득 및 전처리 장치
CN114195933B (zh) * 2021-12-23 2022-12-30 诚达药业股份有限公司 纸张增厚剂制备方法及增厚纸张浆料制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555795A (en) * 1982-07-22 1985-11-26 Tvi Systems, Ltd. Monaural to binaural audio processor
US6466087B2 (en) * 2000-12-28 2002-10-15 Nokia Mobile Phones, Ltd. Method and apparatus providing digital error correction for a class D power stage
US6593807B2 (en) * 2000-12-21 2003-07-15 William Harris Groves, Jr. Digital amplifier with improved performance

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360222A (ja) * 1989-07-28 1991-03-15 Sansui Electric Co Ltd オーディオ増幅器
US5559467A (en) * 1995-01-27 1996-09-24 The Regents Of The University Of California Digital, pulse width modulation audio power amplifier with noise and ripple shaping
US5903871A (en) * 1996-04-22 1999-05-11 Olympus Optical Co., Ltd. Voice recording and/or reproducing apparatus
US5777512A (en) * 1996-06-20 1998-07-07 Tripath Technology, Inc. Method and apparatus for oversampled, noise-shaping, mixed-signal processing
EP0889588B1 (de) * 1997-07-02 2003-06-11 Micronas Semiconductor Holding AG Filterkombination zur Abtastratenumsetzung
US5974089A (en) * 1997-07-22 1999-10-26 Tripath Technology, Inc. Method and apparatus for performance improvement by qualifying pulses in an oversampled noise-shaping signal processor
US6208279B1 (en) * 1998-08-17 2001-03-27 Linear Technology Dorporation Single-cycle oversampling analog-to-digital converter
EP1028524B1 (en) * 1999-02-11 2004-08-18 STMicroelectronics S.r.l. PWM power amplifier with digital input
US6344811B1 (en) * 1999-03-16 2002-02-05 Audio Logic, Inc. Power supply compensation for noise shaped, digital amplifiers
FI107659B (fi) * 1999-11-26 2001-09-14 Nokia Mobile Phones Ltd Signaalin laadun parantaminen
US6414560B2 (en) * 2000-03-03 2002-07-02 Tripath Technology, Inc. Loop delay compensation for a digital power amplifier
US6735398B1 (en) * 2000-03-15 2004-05-11 Hughes Electronics Corporation Generating methods for single and multi-channel wideband optical analog pulse positioned waveforms
US6515604B2 (en) * 2000-04-17 2003-02-04 Tripath Technology, Inc. Mixed signal processing unit with improved distortion and noise characteristics
JP4461631B2 (ja) * 2001-04-12 2010-05-12 ソニー株式会社 スイッチングアンプ装置
US20040213333A1 (en) * 2001-05-25 2004-10-28 Kaibin Huang Sigma-delta modulation code division multiple-access receiver
US6504427B2 (en) * 2001-05-31 2003-01-07 Motorola, Inc. Switching amplifier having digital correction and method therefor
JPWO2003030373A1 (ja) * 2001-09-28 2005-01-20 ソニー株式会社 デルタシグマ変調装置及び信号増幅装置
JP2003110376A (ja) * 2001-09-28 2003-04-11 Sony Corp 信号増幅装置
JP4410098B2 (ja) * 2002-05-23 2010-02-03 アナログ デバイスズ インコーポレイテッド 等化用遅延時間推定
US6573850B1 (en) * 2002-05-24 2003-06-03 Wolfson Microelectronics Limited Digital-to-analogue converter circuits
US7170360B2 (en) * 2003-01-31 2007-01-30 Infineon Technologies Ag Device and method for digital pulse width modulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555795A (en) * 1982-07-22 1985-11-26 Tvi Systems, Ltd. Monaural to binaural audio processor
US6593807B2 (en) * 2000-12-21 2003-07-15 William Harris Groves, Jr. Digital amplifier with improved performance
US6466087B2 (en) * 2000-12-28 2002-10-15 Nokia Mobile Phones, Ltd. Method and apparatus providing digital error correction for a class D power stage

Also Published As

Publication number Publication date
JP2007532033A (ja) 2007-11-08
EP1654672A4 (en) 2006-09-27
EP1654672A2 (en) 2006-05-10
WO2005011181A3 (en) 2005-05-06
US20050012545A1 (en) 2005-01-20
KR20060039914A (ko) 2006-05-09
WO2005011181A2 (en) 2005-02-03
CN1853344A (zh) 2006-10-25
US7058464B2 (en) 2006-06-06
US20060282185A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
CN1853344B (zh) 信号处理装置和方法
EP2843841B1 (en) Method and device for driving digital speaker based on code conversion
JP4890503B2 (ja) デルタシグマ変調器
US7612608B2 (en) Sigma-delta based Class D audio or servo amplifier with load noise shaping
KR100979075B1 (ko) 펄스폭 변조 신호를 생성하기 위한 방법 및 장치
US8416880B2 (en) Digital modulator
EP1449404B1 (en) A high efficiency driver for miniature loudspeakers
US7605653B2 (en) Sigma-delta based class D audio power amplifier with high power efficiency
US6429737B1 (en) Method and apparatus for multi-channel digital amplification
CN101317169A (zh) 具有音频的应用的低噪声数字到脉宽调制转换器
CN100514858C (zh) 字长减少电路
US8228222B2 (en) D-class digital amplifier configured for shaping non-idealities of an output signal
KR100514340B1 (ko) 디지털 데이터 변환 장치
WO2004098062A2 (en) Combined digital-to-analog converter and signal filter
US9769550B2 (en) Efficient digital microphone receiver process and system
CN101317331A (zh) 具有音频应用的低噪声数字到信号间隔转换器
Hiorns et al. A PWM DAC for digital audio power conversion: from theory to performance
EP1556953B1 (en) Data converter
US7706438B1 (en) Circuits and methods for reducing noise and distortion in pulse width modulation systems
KR100878248B1 (ko) 디지털 오디오 디코더
Adrian et al. A review of design methods for digital modulators
WO2016110809A2 (en) Digital audio amplifying system
CN104104342A (zh) 一种二次量化器、采用其的d类放大器以及音频设备
Thakkar et al. An FPGA-based digital class-D amplifier using short word-length
CN116505891A (zh) 一种带失真校正的全数字扩频方法及用该方法构建的免滤波数字pwm调制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20190716