CN1855397B - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1855397B
CN1855397B CN2006100772248A CN200610077224A CN1855397B CN 1855397 B CN1855397 B CN 1855397B CN 2006100772248 A CN2006100772248 A CN 2006100772248A CN 200610077224 A CN200610077224 A CN 200610077224A CN 1855397 B CN1855397 B CN 1855397B
Authority
CN
China
Prior art keywords
film
gate electrode
thin
film transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100772248A
Other languages
English (en)
Other versions
CN1855397A (zh
Inventor
矶部敦生
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1855397A publication Critical patent/CN1855397A/zh
Application granted granted Critical
Publication of CN1855397B publication Critical patent/CN1855397B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

本发明提供一种薄膜晶体管及其制造方法，其中该晶体管的沟道的基本长度被缩短以微型化半导体装置。此外，本发明提供一种半导体装置及其制造方法，该半导体装置实现了高速操作和高性能。而且，此外，本发明的一个目的是提供一种制造方法，其中制造工艺被简化。本发明的半导体装置具有：在具有绝缘表面的衬底上形成的岛状半导体薄膜以及在该岛状半导体薄膜上形成的栅电极，其中通过高密度等离子体氧化该栅电极的表面使该栅电极变细，且沟道的基本长度被缩短。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及薄膜晶体管及其制造方法，该薄膜晶体管的一个特点是栅电极的制造方法。更具体而言，本发明涉及诸如ID芯片、RFID、CPU(中央处理单元)、液晶显示装置以及有机EL显示装置的半导体装置及其制造方法。
背景技术
近年来，已经积极研发了诸如ID芯片、RFID、CPU、液晶显示装置以及有机EL显示装置的半导体装置的电子设备。为了实现半导体装置的高度集成和高速操作，需要在制造工艺中微型化半导体装置。
作为制造这种半导体装置的方法，可以给出通过刻蚀微型化栅电极的方法、或通过阳极氧化方法氧化栅电极的表面以缩短沟道的基本长度的方法(见专利文件1)。
[专利文件1]公开的日本专利申请No.2002-217170
发明内容
当使用常规刻蚀方法时，微型化栅电极在精确度等方面存在限制。此外，当仅通过刻蚀实现微型化时存在一个难题，制造步骤的数目显著增加(见专利文件1)。
而且，此外，当使用阳极氧化使栅电极表面氧化而实现栅电极的微型化时，在制作能够连接到相同电势的所有栅电极之后，需要一个分割栅电极的步骤。因此，半导体装置的制造步骤的数量显著增加，而这是一个难题。
考虑到上述难题，本发明提供了一种薄膜晶体管及其制造方法，其中，沟道的基本长度被缩短以微型化半导体装置。此外，本发明提供一种薄膜晶体管及其制造方法，该薄膜晶体管通过缩短沟道的基本长度而实现半导体装置的高速操作和高性能。而且，另外，本发明的一个目的是提供一种薄膜晶体管的制造方法，其中制造工艺被简化。
根据本发明的薄膜晶体管的一种制造方法包括：：在具有绝缘表面的衬底上形成非晶半导体薄膜；通过晶化该非晶半导体薄膜形成晶体半导体薄膜；通过刻蚀该晶体半导体薄膜形成岛状半导体薄膜；在该岛状半导体薄膜上形成栅极绝缘薄膜；在该栅极绝缘薄膜上形成导电薄膜；通过刻蚀该导电薄膜形成栅电极；以及通过使用高密度等离子体氧化该栅电极表面而使栅电极变细。
根据本发明的薄膜晶体管的一种制造方法包括：在具有绝缘表面的衬底上形成非晶半导体薄膜；通过晶化该非晶半导体薄膜形成晶体半导体薄膜；通过刻蚀该晶体半导体薄膜形成岛状半导体薄膜；在该岛状半导体薄膜上形成栅极绝缘薄膜；在该栅极绝缘薄膜上形成导电薄膜；通过刻蚀该导电薄膜形成栅电极；通过使用高密度等离子体氧化栅电极表面而使栅电极变细；以及去除该栅电极表面上形成的氧化物薄膜。
根据本发明的薄膜晶体管的一种制造方法包括：在具有绝缘表面的衬底上形成非晶半导体薄膜；通过晶化该非晶半导体薄膜形成晶体半导体薄膜；通过刻蚀该晶体半导体薄膜形成岛状半导体薄膜；在该岛状半导体薄膜上形成栅极绝缘薄膜；在该栅极绝缘薄膜上形成导电薄膜；通过刻蚀导电薄膜形成栅电极；通过使用高密度等离子体氧化栅电极表面而使栅电极变细；使用该栅电极作为掩模，向该岛状半导体薄膜掺杂第一杂质离子；在该栅电极侧面上形成侧壁；以及使用该栅电极和侧壁作为掩模，向该岛状半导体薄膜掺杂第二杂质离子，以具有比第一杂质离子高的浓度。
根据本发明的薄膜晶体管的一种制造方法包括：在具有绝缘表面的衬底上形成非晶半导体薄膜；通过晶化该非晶半导体薄膜形成晶体半导体薄膜；通过刻蚀该晶体半导体薄膜形成岛状半导体薄膜；在该岛状半导体薄膜上形成栅极绝缘薄膜；在该栅极绝缘薄膜上形成导电薄膜；通过刻蚀导电薄膜形成栅电极；通过使用高密度等离子体氧化栅电极表面而使栅电极变细；去除栅电极表面上形成的氧化物薄膜；使用该栅电极作为掩模，向该岛状半导体薄膜掺杂第一杂质离子；在该栅电极侧面上形成侧壁；以及使用该栅电极和侧壁作为掩模，向该岛状半导体薄膜掺杂第二杂质离子，以具有比第一杂质离子高的浓度。
本发明的高密度等离子体具有1.0×1011cm-3到1.0×1013cm-3的电子密度和0.5到1.5eV的电子温度。
根据本发明的薄膜晶体管包括具有绝缘表面的衬底和在该衬底上形成的岛状半导体装置，其中通过使用高密度等离子体在栅电极表面上形成氧化物薄膜，且该氧化物薄膜包含稀有气体元素。
根据本发明的薄膜晶体管包括具有绝缘表面的衬底和在该衬底上形成的具有LDD区域的岛状半导体装置，其中通过使用高密度等离子体在栅电极表面上形成氧化物薄膜，且该氧化物薄膜包含稀有气体元素。
根据本发明，通过氧化栅电极表面可以缩短沟道的基本长度。因此，可以实现半导体装置的微型化和栅电势的降低。因此，可以实现半导体装置的高速操作和高性能。
此外，根据本发明，和常规技术相比较，可以在栅电极表面上形成精确的氧化物薄膜，所以可以简化制造工艺。
附图说明
图1的剖面图用于示出本发明的薄膜晶体管的制造工艺；
图2A到2D的剖面图用于示出本发明的薄膜晶体管的制造工艺；
图3A到3C的剖面图用于示出本发明的薄膜晶体管的制造工艺；
图4是在本发明中使用的等离子体设备的剖面图；
图5A和5B的剖面图用于示出本发明的半导体装置的制造工艺；
图6A到6F的剖面图用于示出本发明的半导体装置的制造工艺；
图7是在本发明中使用的等离子体设备的顶视图；
图8A到8D的剖面图用于示出本发明的半导体装置的制造工艺；
图9A和9B的剖面图用于示出本发明的半导体装置的制造工艺；
图10A到10E示出了本发明的半导体装置；
图11是使用本发明的半导体装置的CPU的框图；
图12的剖面图用于示出本发明的显示装置的制造工艺；
图13的顶视图用于示出本发明的显示装置；
图14A和14B的剖面图用于示出本发明的液晶显示装置的制造工艺；
图15的剖面图用于示出本发明的液晶显示装置的制造工艺；
图16A到16D是使用本发明的半导体装置的电子设备的视图；
图17A和17B的剖面图用于示出本发明的薄膜晶体管的制造工艺；
图18A和18B的剖面图用于示出本发明的薄膜晶体管的制造工艺；
图19A到19D的视图用于示出本发明的半导体装置的制造工艺；以及
图20A到20C的视图用于示出本发明的半导体装置的制造工艺。
具体实施方式
实施例模式
此后，将参考附图描述本发明的实施例模式。本发明可以以很多不同模式实施，且本领域技术人员易于理解的是这里公开的模式和细节可以以各种方式修改而不偏离本发明的目的和范围。应当指出本发明不应理解成限制于下面给出的实施例模式的描述。注意在附图中，相同的附图标记用于相同部分或具有相同功能的部分，没有重复关于它的描述。
此外，下面描述的实施例模式1到7可以在实际范围任意组合。
(实施例模式1)
该实施例模式中，参考图1A到1F、2A到2D以及3A到3C，解释了一种薄膜晶体管的制造工艺，该晶体管中栅电极在具有绝缘表面的衬底上形成，且栅电极变细(此后，简称为薄膜晶体管)。应当指出本说明书中，变细和微型化被认为具有相同的意义。此外，本说明书中，认为电极细化是从电极表面氧化电极3到50nm的厚度。本说明书中，形成栅电极使其具有50nm到1μm的宽度，形成的栅电极的宽度通过细化而减小10％或更多。即，栅电极被氧化。
在衬底100上形成厚度为100到300nm的基薄膜(base film)101。可以使用诸如玻璃衬底、石英衬底、塑料衬底、陶瓷衬底等之类的绝缘衬底；金属衬底；半导体衬底等作为衬底100。
可以采用诸如氧化硅、氮化硅、包含氮的氧化硅和包含氧的氮化硅之类的包含氧或氮的绝缘薄膜的单层结构；或通过这些材料的组合薄膜形成的叠层结构作为基薄膜101。这里，使用氧化硅作为基薄膜。
提供基薄膜101以防止包含在衬底100中的碱金属(例如Na)和碱土金属扩散到半导体，并防止对半导体元件的特性产生不利影响。在衬底100是包含任何数量的碱金属或碱土金属的衬底(例如玻璃衬底或塑料衬底)的情况，提供基薄膜以防止杂质扩散是有效的。不过，当使用石英衬底(没有导致严重的杂质扩散问题)时，可以不必提供基薄膜101。
在基薄膜101上形成厚度为10到100nm的半导体薄膜102(图1A)。可以根据薄膜晶体管的所需特性选择半导体薄膜材料，可以使用硅薄膜、硅锗薄膜和碳化硅薄膜中的任意一种。这里，使用硅。在使用硅锗的情况下，锗的浓度优选地在0.01到4.5原子百分比的范围内。优选地在通过溅射方法、LPCVD方法、等离子体CVD方法等形成非晶半导体薄膜或微晶半导体薄膜之后，通过使用准分子激光器等的激光晶化方法晶化的晶体半导体薄膜作为半导体薄膜。备选地，也可以通过施加DC偏置产生的热等离子体处理半导体薄膜而晶化该半导体薄膜。通过包含硅的气体(例如SiH4)的挥光放电分解可以获得微晶半导体薄膜。通过用氢、氟或任何具有氢或氟的稀有气体元素稀释包含硅的气体很容易形成微晶半导体薄膜。
此外，还可能采用使用卤素灯的快速热退火方法(RTA方法)或使用加热炉的晶化技术作为晶化技术。而且，可以使用一种方法，其中诸如镍之类的金属元素被添加到非晶半导体薄膜以导致该添加的金属作为结晶核的固相生长。
然后，通过刻蚀该半导体薄膜形成岛状半导体薄膜103。形成厚度为2到200nm的栅极绝缘薄膜104以覆盖岛状半导体薄膜103(图1B)。栅极绝缘薄膜104可以具有叠层结构，该叠层结构通过CVD方法或溅射方法通过适当组合氧化硅、氮化硅、包含氮的氧化硅或包含氧的氮化硅等任意薄膜而形成。
然后，通过溅射方法在栅极绝缘薄膜104上形成厚度为150到500nm的用作栅电极的导电薄膜105。可以使用铝(Al)薄膜、钨(W)薄膜、钼(Mo)薄膜等作为导电薄膜105。这里，使用钨薄膜作为导电薄膜。
然后，通过使用光学掩模的光刻在该导电薄膜上形成抗蚀剂106。
然后，使用该抗蚀剂106作为掩模执行刻蚀(图1D)，由此导电薄膜105被刻蚀成栅电极107。在形成栅电极之后，去除抗蚀剂106(图1D)。
在该实施例模式中，Cl2、SF6和O2的混合气体用作刻蚀气体，Cl2∶SF6∶O2的混合比为33∶33∶10sccm。通过在压力为0.67Pa时施加2000W的功率到绕线状电极而产生等离子体。50W的功率施加到衬底端(样品台)。
接着，栅电极107的表面被氧化，栅电极107变细，由此形成覆盖有氧化物薄膜的栅电极108(此后，称为栅电极108)(图1E)。在栅电极107的表面通过使用高密度等离子体设备的氧化而形成氧化物薄膜。因此，沟道的基本长度被缩短。
注意通过在栅电极108的表面上提供氧化物薄膜，在后续步骤中在栅电极末端和在岛状半导体薄膜中形成的杂质区域之间形成偏移区域。当不需要偏移区域时，可以去除栅电极表面上的氧化物薄膜。
该实施例模式中，使用高密度等离子体设备。图4示出了高密度等离子体设备的一个实例。处理腔被抽真空，通过气体进入孔65引入包含氧的气体。该实施例模式中，使用氧气(O2)、氢气(H2)和氩气(Ar)的混合气体。应当指出需要引入的混合气体可以包含0.1到100sccm的氧气、0.1到100sccm的氢气和100到5000sccm的氩气。应当指出，优选地，引入的混合气体氧气∶氢气∶氩气的混合比是100∶1∶1。例如，引入的混合气体可以包含5sccm的氧气、5sccm的氢气和500sccm的氩气。尽管在本实施例模式中使用氩气，但可以使用其它稀有气体。接着，其上具有栅电极107的绝缘衬底100被放置在具有加热机制的支撑台64上，以使该绝缘衬底100加热到400摄氏度。应当指出绝缘衬底100可以加热到200到550摄氏度(优选地250摄氏度或更高)。当塑料衬底用作衬底100时，需要使用具有200摄氏度或更高玻璃转变点的衬底，并且衬底被加热到玻璃转变点或更低的温度。绝缘衬底100和天线62之间的距离是20到80nm(优选地，20到60nm)。
接着，从波导60施加微波到天线62。该实施例模式中，采用频率为2.45GHz的微波。从天线62施加的微波经过处理腔中的电介质板63引导到处理腔，由此产生包含氧气、氢气和氩气的高密度等离子体66。在包含氧气、氢气和氩气的高密度等离子体66中，氩气被引入的微波激励以产生Ar原子团(radical)。然后中间受激状态的Ar原子团与氧分子和氢分子碰撞以形成OH原子团。OH原子团与栅电极的材料反应以形成栅电极107表面上的氧化物薄膜。该实施例模式中，因为使用钼作为栅电极，在栅电极表面上形成氧化钼薄膜。该步骤中使用的氧气、氢气和氩气通过排气口67排放到处理腔外部。
使用图4所示的等离子体设备产生的等离子体具有低的电子温度(1.5eV或更低(优选地0.5到1.5eV))以及高的电子密度(1.0×1011cm-3或更高(优选地，1.0×1011cm-3到1.0×1013cm-3))。因此，在低温可能形成具有轻微等离子体损害的氧化物薄膜。
建议在该步骤中在氧化物薄膜中包含稀有气体。因此，在衬底上执行所述步骤的等离子体处理以形成氧化物薄膜的样品，并使用TXRF对它进行测量。这里，使用Ar作为等离子体处理的稀有气体。作为测量的结果，包含在氧化物薄膜中的Ar的浓度大约为每立方厘米1×1015到1×1016个原子。因此，用于高密度等离子体处理的稀有气体包含在氧化物薄膜中，所述氧化物薄膜在该步骤中以相同的浓度形成(每立方厘米1×1015到1×1016个原子)。
此外，还存在这种可能性即灰尘附着在由CVD方法或溅射方法形成的薄膜上。还有另一种可能性，即在刻蚀栅电极之后去除抗蚀剂的步骤中，抗蚀剂的一部分残留在栅电极的表面上。图5A示出了灰尘1501附在栅电极表面的状态。描述了对具有灰尘附着在其上的栅电极107执行该实施例模式的等离子体氧化的情况。
通过执行该实施例模式的等离子体氧化，不仅没有灰尘的栅电极表面而且被灰尘1501附着的栅电极表面也被氧化(图5B)。因为灰尘1501的表面或全部都被氧化，因此灰尘1501的体积增加。因此，通过例如冲刷清洗这样简单的清洗工艺可以从具有氧化物薄膜的栅电极108的表面去除灰尘1501。即，通过等离子体氧化，甚至在纳米量级去除灰尘也变得简单。
接着，向岛状半导体薄膜103执行杂质离子的掺杂(图1F)以形成低浓度杂质区域。经过栅绝缘薄膜向岛状半导体薄膜103掺杂杂质元素以形成岛状半导体薄膜中的低浓度杂质区域110a和110b。此外，还形成了沟道形成区域111。每个低浓度杂质区域110a和110b的元素浓度为每立方厘米1×1016到1×1020个原子(优选地，每立方厘米1×1016到5×1018个原子)。可以使用离子掺杂方法或离子注入方法作为掺杂方法。为了制造p型半导体例如使用硼(B)、镓(Ga)等，而为了制作n型半导体使用磷(P)、砷(As)等。
接着，形成绝缘层以覆盖栅极绝缘薄膜104和栅电极108。形成该绝缘层以后，接着通过等离子体CVD方法形成厚度为100nm的包含氮的氧化硅薄膜，并通过热CVD方法形成厚度为200nm的氧化硅薄膜。
接着，通过主要在垂直方向的各向异性刻蚀来选择性地刻蚀该绝缘层以形成与栅电极108的侧面接触的绝缘层(此后称为侧壁)201(图2A)。该侧壁201用作掩模以在后续步骤中在源极区域和漏极区域上形成硅化物。此外，通过所述刻蚀，还去除了栅极绝缘薄膜的一部分以形成栅极绝缘薄膜202，从而暴露半导体薄膜的一部分。半导体薄膜的该暴露部分后来变成源极区域和漏极区域。当绝缘薄膜和半导体薄膜的刻蚀选择比低时，暴露的半导体薄膜被刻蚀到一定程度，因此薄膜厚度变薄。
接着，形成金属薄膜203以覆盖半导体薄膜的暴露部分、侧壁201以及栅电极108(图2B)。金属薄膜203由与半导体薄膜反应的材料形成以形成硅化物。例如，可以给出镍薄膜、钛薄膜、钴薄膜、铂薄膜或包含至少两种这些元素的合金的薄膜等作为金属薄膜。该实施例模式中，镍薄膜用作金属薄膜。通过500W到1kW的淀积功率的室温溅射形成镍薄膜。
在形成镍薄膜以后，通过热处理形成硅化物层204a和204b、低浓度杂质区域205a和205b。该实施例模式中，硅化物层204a和204b变成硅化镍。可以使用RTA、炉内退火等作为热处理。此时，通过控制金属薄膜的薄膜厚度、加热温度以及加热时间；可以形成仅半导体层的表面变成硅化物的结构或全部半导体层都变成硅化物的结构。例如，通过形成薄膜厚度等于或大于半导体薄膜厚度一半的金属薄膜、使用较高加热温度形成金属薄膜、或使用较长加热时间形成金属薄膜，可以获得图2C所示的结构。
然后，去除没有反应的镍。这里，通过包含比例为3∶2∶1的HCl、HNO3和H2O的刻蚀溶液去除没有反应的镍。
然后，形成层间绝缘薄膜206。使用有机材料或无机材料形成层间绝缘薄膜206。层间绝缘薄膜206可以具有单层结构或叠层结构。通过刻蚀在层间绝缘薄膜206中形成接触孔，从而暴露后来用作源极区域或漏极区域的硅化物层204a和204b。然后，可以形成导电层以填充该接触孔，可以刻蚀该导电层以形成导线207。
另一方面，当采用仅半导体层的表面变成硅化物的结构时，和图2C中所示结构不同，在图3A中所示的步骤中在半导体表面上形成硅化物层301a和301b之后，在图3B中使用侧壁201作为掩模，可以向半导体层实施杂质离子的掺杂，从而形成高浓度的杂质区域。通过掺杂形成后来用作源极区域和漏极区域的高浓度杂质区域302a和302b。执行掺杂以使每个高浓度杂质区域具有每立方厘米1×1019到1×1021个原子的杂质元素浓度。同时，还形成低浓度的杂质区域。可以使用离子掺杂方法或离子注入方法作为掺杂方法。为了制作p型半导体，可以使用硼(B)、镓(Ga)等，而为了制作n型半导体可以使用磷(P)、砷(As)等。
然后，杂质被激活，如图2A到2D的情况，在全部半导体层中形成硅化物层时，形成层间绝缘薄膜206。使用有机材料或无机材料形成层间绝缘薄膜206。层间绝缘薄膜206可以具有单层结构或叠层结构。通过刻蚀在层间绝缘薄膜206中形成接触孔，从而暴露后来用作源极区域或漏极区域的硅化物层205a和205b。然后，可以形成导电层以填充该接触孔，可以刻蚀该导电层以形成导线。
在形成层间绝缘薄膜之前，或在层间绝缘薄膜具有叠层结构的情况下在形成层间绝缘薄膜的第一层或第二层之后，可以执行杂质区域的热激活。激光照射、RTA、使用加热炉的热处理等可以用作热激活。因为硅化物用于形成杂质区域的欧姆接触和该结构中的导线，因此可以省略杂质区域的热激活步骤。
当图3C的结构和图2D的结构相比较时，硅化物层301a和301b与没有硅化的半导体薄膜部分接触的区域大于图2D结构中的该区域。因此，硅化物层301a和301b和除了硅化物层之外的半导体薄膜部分的接触电阻变低，所以寄生电阻小于图2D结构的寄生电阻。
另一方面，当图2D的结构和图3C的结构相比较时，源极区域和漏极区域的电阻较低。此外，因为不需要用于形成高浓度杂质区域的杂质离子的掺杂步骤，形成图2D结构的制造步骤数目小于制造图3C结构的制造步骤数目。
图3A到3C中，在形成硅化物之后执行用于形成高浓度杂质区域的杂质离子的掺杂；不过，可以在掺杂杂质离子之后提供金属薄膜203以形成硅化物。此外，为了形成图3C的结构，在掺杂杂质离子之后可以使用侧壁201作为掩模形成硅化物层301a和301b。
在具有上述结构的根据本实施例模式形成的薄膜晶体管中，沟道的长度可以缩短。因此，可以微型化栅电极，并可以减小栅电容，由此实现半导体装置的高速操作和高性能。此外，可以简化制造工艺。
薄膜晶体管的结构不限于如该实施例模式中示出的具有一个沟道形成区域的单栅结构。该结构可以是具有多个沟道形成区域的多栅结构。例如，可以采用具有两个沟道形成区域的双栅结构或具有三个沟道形成区域的三栅结构。此外，在外围驱动电路区域中的晶体管可以具有单栅结构或诸如双栅结构或三栅结构之类的多栅结构。
应当指出，本发明不限于本实施例模式中描述的薄膜晶体管的制造方法，还可以采用顶栅类型(平面类型)、底栅类型(反交叉类型)或双栅类型，在所述双栅类型中两个栅电极分别布置在沟道形成区域的顶部和底部，每个栅电极具有夹在其间的栅极绝缘薄膜或其它结构。
(实施例模式2)
该实施例模式中，参考图17A、17B、18A和18B描述氢化半导体层的方法。应当指出该实施例模式中使用的薄膜晶体管由与制作实施例模式1中的图1A到1F的结构相同的方法制作，这里不作相同的描述。此外，该实施例模式中，实施例模式1中相同的附图标记用于相同的部分，这里不重复对其的详细描述。
如实施例模式1中的图1F所示，制作了一种具有杂质区域和沟道形成区域的结构。然后，掺杂到杂质区域中的杂质元素被激活。在激活步骤中可以使用激光照射、RTA、使用加热炉的热处理等。
然后，使用高密度等离子体设备执行氢等离子体处理以氧化栅电极的表面。引入氢气(H2)或氢气(H2)和稀有气体的混合气体作为气体。该实施例模式中，引入氢气(H2)和氩气(Ar)的混合气体。
然后，其中杂质元素被激活的绝缘衬底100被加热到350到450摄氏度以使用高密度等离子体设备执行氢等离子体处理。该步骤中，引入的氢原子团(H原子团)与半导体层和栅极绝缘薄膜反应以形成氢化的沟道形成区域171和用作源极区域和漏极区域的杂质区域170a和170b(图17A)。
应当指出在氢等离子体处理之后可以在包含氢气的环境下执行350到450摄氏度的热处理。
然后，和实施例模式1一样形成层间绝缘薄膜206。使用有机材料或无机材料形成层间绝缘薄膜206。层间绝缘薄膜206可以具有单层结构或叠层结构。通过刻蚀在层间绝缘薄膜206中形成接触孔，从而暴露后来用作源极区域或漏极区域的杂质区域170a和170b。然后，可以形成导电层以填充该接触孔，可以刻蚀该导电层以形成导线207(图17B)。
应当指出需要在杂质激活之后执行氢化半导体层的步骤，这是因为当半导体层加热到500摄氏度或更高时氢从半导体层去除。
然后，参考图18A和18B描述半导体层的氢化方法，所述半导体层具有其上有保护薄膜的细化的栅电极。应当指出该实施例模式中使用的薄膜晶体管和实施例模式1中图1A到1F结构的薄膜晶体管以相同的方法制作，这里不作相同的描述。此外，该实施例模式中，和实施例模式1中相同的附图标记用于相同的部分，这里不重复对它们的详细描述。
如实施例模式1中的图1F所示，制作具有杂质区域和沟道形成区域的结构。然后，激活掺杂到杂质区域中的杂质元素。在激活步骤中可以使用激光照射、RTA、使用加热炉的热处理等。
然后，使用等离子体CVD方法形成保护薄膜175，从而覆盖栅电极108和栅极绝缘薄膜104。优选地使用氮化硅薄膜、氮氧化硅薄膜或氧氮化硅薄膜作为保护薄膜，但不限于此。此外，形成方法不限于等离子体CVD方法。
然后，使用高密度等离子体设备对保护薄膜175执行氢等离子体处理以氧化栅电极的表面。引入氢气(H2)或氢气(H2)和稀有气体的混合气体作为气体。该实施例模式中，引入氢气(H2)和氩气(Ar)的混合气体。
然后，其上具有保护薄膜175的绝缘衬底100被加热到350到450摄氏度以使用高密度等离子体设备执行氢等离子体处理。该步骤中，引入到保护层175的氢原子团(H原子团)与半导体层反应以形成氢化的沟道形成区域171和用作源极区域和漏极区域的杂质区域170a和170b(图18A)。
应当指出的是，引入氨(NH3)来代替氢气。在这种情况下，NH原子团与保护薄膜反应以氢化半导体层。同时，在保护薄膜上形成氮化物薄膜(未示出)。因此，因为其上形成密集的氮化物薄膜，保护薄膜的薄膜属性可以得到改善。
应当指出在氢等离子体处理之后，在包含氢气的环境下可以执行350到450摄氏度的热处理。
然后，和实施例模式1一样形成层间绝缘薄膜206。使用有机材料或无机材料形成层间绝缘薄膜206。层间绝缘薄膜206可以具有单层结构或叠层结构。通过刻蚀在层间绝缘薄膜206中形成接触孔，从而暴露后来用作源极区域或漏极区域的杂质区域170a和170b。然后，可以形成导电层以填充该接触孔，可以刻蚀该导电层以形成导线207(图18B)。
应当指出需要在杂质激活之后执行氢化半导体层的步骤，这是因为当半导体层加热到500摄氏度或更高时氢从半导体层去除。
(实施例模式3)
该实施例模式中，参考图6A到6F描述在一个衬底上形成p沟道薄膜晶体管和n沟道薄膜晶体管的方法。应当指出n沟道薄膜晶体管和p沟道薄膜晶体管具有实施例模式1的图3C中示出的结构。然而，所述结构不限于此，根据应用可以任意采用实施例模式1或2中的薄膜晶体管结构形成n沟道薄膜晶体管和p沟道薄膜晶体管。此外，该实施例模式中，相同的附图标记指示与实施例模式1和2相同的部分，省略了对它的详细描述。
在衬底100上形成非晶半导体薄膜并对该非晶半导体薄膜执行沟道掺杂之后，使用与实施例模式1相同的方法晶化该非晶半导体薄膜以形成晶体半导体薄膜。然后，通过刻蚀形成岛状半导体薄膜103a和103b。这里晶体半导体薄膜代表晶体硅薄膜。此外，使用包含氧的氮化硅薄膜作为与衬底100接触的基薄膜101。
接着，形成栅极绝缘薄膜104以覆盖岛状半导体薄膜103a和103b。通过等离子体CVD方法形成的包含氮的氧化硅薄膜作为栅极绝缘薄膜104。然后，通过与实施例模式1相同的方法分别在岛状半导体薄膜103a和103b上形成栅电极107a和107b。
然后，氧化栅电极107的表面并使栅电极107变细，由此形成每个覆盖有氧化物薄膜的栅电极108a和108b(此后称为栅电极108a和108b)。栅电极表面上的氧化物薄膜由与实施例模式1相同的方法形成。通过该步骤，可以缩短沟道的基本长度。
应当指出可以去除在栅电极表面上形成的氧化物薄膜。
通过使用栅电极108a和108b作为掩模，岛状半导体薄膜103a和103b被掺杂磷，它是n型掺杂元素，以通过离子掺杂形成低浓度杂质区域。相应地，在岛状半导体薄膜103a中，形成不和栅电极108a重叠的n型低浓度杂质区域410a和410b，并在栅电极108a之下形成沟道形成区域111a。类似地，在岛状半导体薄膜103b中，形成不和栅电极108b重叠的n型低浓度杂质区域411a和411b，在栅电极108b之下形成沟道形成区域111b。执行磷掺杂以使低浓度杂质区域包含的磷的浓度为每立方厘米1×1016到5×1018个原子(图6A)。
接着，形成抗蚀剂掩模420以覆盖岛状半导体薄膜103a和栅电极108a。然后，通过使用栅电极108b作为掩模，岛状半导体薄膜103b被掺杂硼(它是p型杂质元素)，以通过离子掺杂形成低浓度区域。因此，在岛状半导体薄膜103b中，形成不和栅电极108b重叠的p型低浓度杂质区域411c和411d。执行硼掺杂以使p型低浓度杂质区域包含硼的浓度为每立方厘米1×1018到1×1019个原子。该p型低浓度杂质区域已经掺杂磷并包含低浓度的磷；然而，硼的浓度高于磷的浓度，因此n型导电性转换成p型导电性(图6B)。
然后，形成侧壁。氧化硅薄膜作为绝缘薄膜形成以覆盖岛状半导体薄膜103a和103b以及栅电极108a和108b。执行各向异性干法刻蚀以形成侧壁201。然后，使用侧壁201作为掩模，通过刻蚀栅极绝缘薄膜104形成栅极绝缘薄膜412a和412b。因此，岛状半导体薄膜103a和103b的每个末端都被暴露(图6C)。当栅极绝缘薄膜相对于岛状半导体薄膜的暴露部分的刻蚀选择比低时，刻蚀岛状暴露的半导体薄膜同时形成栅极绝缘薄膜412a和412b，由此薄膜厚度变薄。
接着，使用侧壁201和栅电极108a和108b作为掩模，n型低浓度杂质区域410a和410b以自对准的方式掺杂磷(它是n型杂质元素)，用以形成高浓度的杂质区域。因此，形成n型高浓度杂质区域414a和414b。n型高浓度杂质区域414a和414b被掺杂磷以包含磷的浓度为每立方厘米1×1020到1×1021个原子。同时，形成n型低浓度杂质区域413a和413b。因为p型低浓度杂质区域411c和411d的一部分也被掺杂磷以包含高浓度的磷，所以岛状半导体薄膜的暴露部分变成n型高浓度杂质区域416a和416b。而且，通过该掺杂，在岛状半导体薄膜103b中形成p型低浓度杂质区域415a和415b。
接着，形成抗蚀剂掩模421以覆盖岛状半导体薄膜103a、栅电极108a和侧壁201。然后，使用栅电极108b和侧壁201作为掩模，岛状半导体薄膜103b的暴露部分以自对准方式掺杂硼(它是p型杂质元素)，以形成高浓度的杂质区域。因此形成p型高浓度杂质区域416c和416d。该p型高浓度杂质区域是已经掺杂磷的n型高浓度杂质区域，不过，通过掺杂硼，n型导电性被转换成p型导电性。通过离子掺杂向该p型高浓度杂质区域416a和416b掺杂硼，以包含硼的浓度为每立方厘米2×1020到5×1021个原子。此后，去除抗蚀剂掩模421(图6D)。
然后，在整个表面形成金属薄膜以覆盖半导体薄膜的暴露部分，在金属薄膜和半导体薄膜相互反应的温度处执行热处理，并且形成硅化物层440。硅化物层440在p型和n型高浓度杂质区域的表面上形成。该实施例模式中，镍薄膜用作金属薄膜，形成的硅化物层440是硅化镍。此后，去除金属薄膜(图6E)。
然后，形成厚度为50nm的包含氮的氧化硅薄膜450作为层间绝缘薄膜的第一层。
此后，通过热处理实现形成的杂质区域的激活。激光照射、RTA、使用加热炉的热处理等可以用作热处理。然而，因为在本发明中形成硅化物以充分降低源极区域和漏极区域的电阻，所以可以省略激活步骤。
形成厚度为100nm的氮化硅薄膜451作为层间绝缘薄膜的第二层和形成厚度为600nm的氧化硅薄膜453作为层间绝缘薄膜的第三层以顺序堆叠。在层间绝缘薄膜中形成到达硅化物层440的接触孔。然后，厚度为60nm的钛薄膜、厚度为40nm的氮化钛薄膜、厚度为500nm的铝薄膜、厚度为60nm的钛薄膜以及厚度为40nm的氮化钛薄膜相继堆叠以填充该接触孔。然后，刻蚀叠层薄膜以形成用作源极电极或漏极电极的导线454(图6F)。
通过上述工艺，形成了每个都具有LDD结构的n沟道薄膜晶体管460和p沟道薄膜晶体管461。在具有上述结构的根据本发明形成的薄膜晶体管中，沟道的基本长度缩短。因此，可以微型化栅电极和减小栅电容，由此可以实现半导体装置的高速操作和高性能。此外，可以简化制造工艺。
应当指出该实施例模式中，执行所谓的补偿掺杂(counterdoping)，其中p沟道薄膜晶体管的半导体薄膜还掺杂以n型杂质元素；不过，该方法不限于此。在执行磷掺杂时，可通过使用抗蚀剂掩模等覆盖p沟道薄膜晶体管以防止半导体薄膜103b被磷掺杂。
(实施例模式4)
上述实施例模式中，描述了一个实例，其中薄膜晶体管具备具有氧化表面的栅电极。该实施例模式中描述了一种在栅电极表面上形成氧化物薄膜的方法。
图7中示出了提供有多个腔的设备的一个实例。应当指出图7是该实施例模式中描述的设备的一个结构实例的顶视图。
图7中所示的设备具有第一腔1111、第二腔1112、第三腔1113、预真空锁腔(load lock chamber)1110和1115以及公共腔1120。每个腔都是密闭的，配备有真空抽气泵和惰性气体引入系统。
预真空锁腔1110和1115是用于传送样品(待处理的衬底)到系统的腔。第一到第三腔1111、1112和1113是对衬底100执行刻蚀、等离子体处理等的腔。公共腔1120用于为预真空锁腔1110和1115以及第一到第三腔提供公共样品。此外，在公共腔1120和预真空锁腔1110和1115之间、在公共腔1120和第一到第三腔1111到1113之间分别提供闸门阀1122到1126。应当指出在公共腔1120提供机械手1121，它用来传送待处理的衬底到每个腔。
通过在第一腔1111中形成导电薄膜105、在第二腔1112中去除抗蚀剂106并在第三腔1113中氧化栅电极107的表面作为形成具有氧化物表面的栅电极108的特定实例。
首先，包括多个衬底100的盒子1128被传送到预真空锁腔1110。在传送盒子1128到这里以后，预真空锁腔1110的门关闭。此后，闸门阀1122打开以从盒子1128取出一个待处理的衬底，然后该衬底由机械手1121放置在公共腔1120中。此时在公共腔1120中执行衬底100的对准。
然后，闸门阀1122关闭且闸门阀1124打开以传送衬底100到第一腔1111。在第一腔1111中通过刻蚀衬底100上的导电薄膜在衬底100上形成栅电极107。
此后，衬底100被机械手1121取出到公共腔1120并被传送到第二腔1112。在第二腔1112中，对抗蚀剂106执行等离子体处理，由此去除抗蚀剂106。
然后，衬底100被机械手1121取出到公共腔1120并被传送到第三腔1113。在第三腔1113中，如实施例模式1使用高密度等离子体氧化栅电极107的表面，由此在栅电极表面形成具有氧化物薄膜的栅电极108。
如上所述形成氧化物薄膜之后，衬底100被机械手1121传送到预真空锁腔1115以保存在盒子1129中。
应当指出图7仅示出了一个实例。例如，可以增加腔的数目以形成导电薄膜或绝缘薄膜。即，前面实施例模式中描述的步骤和材料可以与图7示出的设备自由组合。此外，尽管图7中对于第一到第三腔1111到1113采用单一类型的腔，但通过采用批处理腔可以同时处理多个衬底。
通过使用该实施例模式中描述的设备，可以连续执行刻蚀导电薄膜的步骤到栅电极表面的氧化步骤而不必暴露于周围环境。因此，可以防止污染物混入并改善制造效率。
(实施例模式5)
该实施例模式中，描述根据本发明制造ID芯片(注意本说明书中ID芯片指半导体装置、无线芯片、IC标签)的方法。这里，ID芯片使用实施例模式3中制作的薄膜晶体管制作。该实施例模式中，相同的附图标记用于表示和实施例模式1到4中相同的部分，省略了对它的详述。
形成如图8A到8D所示的薄膜集成电路702。包括多个n沟道薄膜晶体管和多个p沟道薄膜晶体管、多个用作导线的导电层703和704等的元件组共同称为薄膜集成电路702。在该薄膜集成电路702的制造方法中，形成绝缘层701以覆盖在实施例模式3中形成的导线454(图6F)。该绝缘层701通过使用无机材料或有机材料由单层或叠层形成。绝缘层701是为减少因为薄膜晶体管而引起的凸起/凹陷，用于平坦化而形成的薄膜。因此，优选地绝缘层701由有机材料形成。
通过光刻来刻蚀绝缘层701而形成用作导线等的导电层703和704以形成暴露导线454的接触孔，该导线454用作源极电极或漏极电极，然后，形成导电层以填充该接触孔，并图形化处理该导电层。导电层703和704由单层或叠层形成，使用选自铝(Al)、钛(Ti)、银(Ag)和铜(Cu)的元素、和包含任何一种元素作为其主要成分的合金材料或化合物材料。例如，可以使用阻挡层和铝层的叠层结构；阻挡层、铝层和阻挡层的叠层结构等。阻挡层代表钛、氮化钛、钼、氮化钼等。应当指出尽管n沟道薄膜晶体管和p沟道薄膜晶体管具有实施例模式1中描述的结构，但所述结构不限于此。此外，导电层703和704用作天线。
该实施例模式中，在薄膜集成电路702中，在衬底100的一个表面上形成分离层710以在后续步骤中分离衬底100(图8A)。该实施例模式中，在衬底100的整个表面上形成分离层710；然而，在衬底100的整个表面上形成分离层之后，还可以通过刻蚀选择性地提供分离层。当选择性地提供分离层时，具有这样的优势，在后续步骤中需要较少的时间通过刻蚀去除所述分离层。
通过已知的方法(例如溅射或等离子体CVD)，通过使用单层或叠层形成分离层710，所述单层或叠层的元素选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Rd)、锇(Os)、铱(Ir)和硅(Si)的元素、和包含这些元素中的任何元素作为其主要成分的合金材料或化合物材料组成。包含硅的层可以具有非晶结构、微晶结构和多晶结构中的任何一种。
当分离层710具有单层结构时，优选地分离层710使用钨层、钼层或包含钨和钼的混合物的层。备选地，使用包含钨的氧化物或氮氧化物的层、包含钼的氧化物或氮氧化物的层或包含钨和钼的混合物的氧化物或氮氧化物层形成分离层710。应当指出，例如，钨和钼的混合物代表钨和钼的合金。此外，钨的氧化物优选地指氧化钨。
当分离层710具有叠层结构时，其在衬底100上形成的第一层优选地是钨层、钼层或包含钨和钼的混合物的层。作为其第二层，可以形成包含钨、钼、或钨和钼的混合物的氧化物、氮化物、氧氮化物或氮氧化物层。
当分离层710具有包含钨的层和所述包含钨的层上的包含氧化钨的层的叠层结构时，可以首先形成所述包含钨的层，在其上形成包含氧化硅的层，从而可以在钨层和氧化硅层之间的界面形成包含氧化钨的层。类似地，当包含氮化钨的层、包含氮氧化钨的层或包含氧氮化钨的层作为第二层形成时，在包含钨的第一层上可以分别形成包含氮化硅的层、包含氮的氧化硅层或包含氧的含有氮化硅的层。
氧化钨由WOx表示，其中x从2到3。例如，存在x等于2(WO2)、x等于2.5(W2O5)；x等于2.75(W4O11)；x等于3(WO3)等情况。形成氧化钨时，x的值没有特别限定，它可以基于它的刻蚀速率等确定。注意通过在氧气氛围中溅射形成的包含氧化钨的层(WOx，0＜x＜3)具有最佳刻蚀速率。这样，为了缩短制造时间，优选地使用在氧气氛围中通过溅射方法形成的包含氧化钨的层形成分离层。
形成与衬底100接触的分离层710。备选地，在形成与衬底100接触的作为基薄膜的绝缘层以后，可以形成接触该绝缘层的分离层710。
尽管这里没有示出，可以通过已知方法形成保护层以覆盖薄膜集成电路702。该保护层代表包含碳(例如DLC(类金刚石碳))的层、包含氮化硅的层、包含氮氧化硅的层等。
然后，通过光刻方法刻蚀基薄膜和层间绝缘薄膜以暴露分离层710，从而形成开孔705(图8B)。
然后，形成绝缘层707以覆盖薄膜集成电路702(图8C)。使用有机材料，优选地使用环氧树脂形成绝缘层707。形成绝缘层707以防止薄膜集成电路702的分散(scattering)。因为在去除分离层之后，薄膜集成电路702没有紧密接触衬底，并且它小且轻，该薄膜集成电路702容易分散。通过在薄膜集成电路702的外围形成绝缘层707，可以增加薄膜集成电路702的重量，这样可以防止薄膜集成电路702从衬底100分散。此外，薄膜集成电路702薄且轻；然而，通过形成绝缘层707，薄膜集成电路702很难卷曲，能够具有一定程度的强度。应当指出，在所示结构中，在薄膜集成电路702的顶面和侧面形成绝缘层707；然而，本发明不限于这种结构，可以仅在薄膜集成电路702的顶面形成绝缘层707。此外，上述描述中，在通过刻蚀基薄膜和绝缘薄膜形成开孔705之后，形成绝缘层707；然而，本发明不限于这种顺序。例如，在绝缘层701上形成绝缘层707的步骤之后，可以通过刻蚀多个绝缘层形成开孔。采用这种步骤顺序，仅在薄膜集成电路702的顶面上形成绝缘层707。
然后，向开孔705添加刻蚀剂以去除分离层710(图8D)。可以使用包含氟化卤素或卤素化合物的气体或液体作为刻蚀剂。例如，三氟化氯用作包含氟化卤素的气体。这样，薄膜集成电路702从衬底100分离。
然后，把薄膜集成电路702的一个表面放在第一基底(base)801(图9A)上。应当指出在去除分离层710之前，薄膜集成电路702的一个表面可以放在第一基底801上。接着，在从衬底100去除薄膜集成电路702之后，该薄膜集成电路702的相对表面附着到第二基底802。该薄膜集成电路702可以通过诸如粘合剂这样的具有黏性的材料附着在第一基底801和第二基底802上。备选地，可以使用诸如磁体或真空吸气装置这样的装置。
然后，第一基底801和第二基底802彼此接触，从而薄膜集成电路702被第一基底801和第二基底802密封(图9B)。这样，制造了一种ID芯片，其中，薄膜集成电路702被第一基底801和第二基底802密封。
由树脂材料形成的薄膜用作第一基底801和第二基底802。特别是，具有在热压缩键合中溶解的层的薄膜(也称为热挠性树脂)可以优选地用作第一基底801和第二基底802。然后，通过热处理，要么第一基底801要么第二基底802溶解，通过加热溶解的基底附着到另一基底，从而可以密封薄膜集成电路。基底可以通过诸如粘合剂这样的具有黏性的材料彼此接触。备选地，可以使用诸如磁体或真空吸气装置这样的装置。此外，基底可以通过热处理融化在表面上形成的粘合剂层而相互接触。
用于第一和第二基底的热挠性树脂优选地具有低的软化点。例如，可以使用聚烯烃基树脂，例如聚乙烯、聚丙烯或聚戊烯；乙烯基共聚物，例如氯乙烯、乙酸乙烯、氯乙烯-乙酸乙烯共聚物、乙烯-乙酸乙烯共聚物、乙酸亚乙烯、聚乙烯醇缩丁醛或聚乙烯醇；丙烯酸基树脂；聚酯基树脂；氨基甲酸酯树脂；纤维素基树脂，例如纤维素、醋酸纤维素、乙酸丁酸纤维素、乙酸丙酸纤维素或乙基纤维素；或苯乙烯基树脂，例如聚苯乙烯或丙烯腈-苯乙烯共聚物。具有单层或多层热挠性树脂的薄膜用于第一基底801和第二基底802。例如具有多层热挠性树脂的薄膜具有这样的结构，其中提供包含第一热挠性树脂的基底，具有包含第二热挠性树脂的粘合剂层，该第二热挠性树脂的软化点比第一热挠性树脂的软化点低。可以使用两层或更多层的叠层结构。此外，也可以使用生物可降解的热挠性树脂。
该实施例模式中，尽管参考图8A到8D以及图9A和9B描述了形成一个ID芯片的方法，实际上在一个衬底上形成多个ID芯片。
通过上述步骤，制作了柔性ID芯片。根据该实施例模式形成的ID芯片非常精细并具有柔性，所以该ID芯片可以放置在任何地方，并可以用于各种目的。此外，可实现高性能的ID芯片。
然后，描述不同于上述方法的制作ID芯片的方法。
首先，通过和上述方法相同的方法形成薄膜集成电路702。应当指出包括多个n沟道薄膜晶体管和多个p沟道薄膜晶体管、多个用作导线等的导电层703和704的元件组共同称为薄膜集成电路702。
在该实施例模式中，薄膜集成电路702中，在衬底100的一个表面上形成分离层710以在后续步骤中分离衬底100(图19A)。可以形成与衬底100接触的分离层710。备选地，在形成作为基底的绝缘层以便与衬底100接触之后，形成与该绝缘层接触的分离层710。
接着，形成绝缘层720以覆盖薄膜集成电路702。该绝缘层720通过丝网印刷方法等形成。因为在后续分离步骤中绝缘层720用作保护层，该绝缘层优选地是平坦化的层。这样，形成了包括薄膜集成电路的层810。
然后，形成开孔706以暴露分离层710的至少一部分(图19C)。优选地通过激光束照射执行该步骤，这是因为处理时间短。激光束从绝缘层720的表面照射。形成开孔706以暴露分离层710的至少一部分。应当指出激光束可以到达衬底100。
可以使用波长是紫外范围的150到380nm的固体激光器。优选地，使用波长为150到380nm的Nd:YVO4激光器，因为和其它具有较高波长的激光器相比，它的光易于被衬底吸收，并且可以执行切除工艺。此外，波长为150到380nm的Nd:YVO4激光器具有待处理的优选属性，且不影响处理部分的外围。
接着，在绝缘层701上形成衬底723(图19D)。衬底723是热可剥离衬底，其中绝缘层722和粘合层721堆叠。粘合层721是随热处理黏性退化的层。例如，可使用具有包含加热时软化的热挠性粘合剂的材料的层、由包含微囊或加热时膨胀的发泡剂的材料形成的层、具有热熔属性和热解属性的热固树脂材料形成的层、水渗透导致界面强度退化的层、或包含遇水膨胀的吸水树脂的层。
然后，使用衬底723，包括薄膜集成电路的层810从衬底100分离(图20A)。包括薄膜集成电路的层810从衬底100的分离可以在分离层710内部实现或在分离层710和绝缘层803之间的界面中实现。示出了在分离层710和绝缘层803之间的界面处实现分离的情况。这样，通过使用衬底723，可以较为容易且短时间地实现分离步骤。
然后执行热处理以从衬底723分离包括薄膜集成电路的层810(图20B)。应当指出尽管没有示出，可以在绝缘层803的表面上形成绝缘层和粘合剂层堆叠的衬底。这里使用的粘合剂层是随热处理粘合性增加的层，它对应于包含热挠性树脂的层。例如热挠性树脂是聚乙烯、聚苯乙烯、聚丙烯、聚氯乙稀等。
如上所述，衬底723是热可剥离衬底。因此，衬底723和绝缘层720之间的黏性退化，包括薄膜集成电路的层810从衬底723分离。
然后，包括薄膜集成电路的层810的一个表面附着到第一基底801上。备选地，在去除分离层710之前，包括薄膜集成电路的层810的一个表面可以附着到第一基底801上。在从衬底100分离包括薄膜集成电路的层810之后，包括薄膜集成电路的层810的相对表面附着到第二基底802上。应当指出，通过具有黏性的材料诸如粘合剂，包括薄膜集成电路的层810可以附着在第一基底801和第二基底802上。备选地，可以使用诸如磁体或真空吸气装置这样的装置。备选地，包括薄膜集成电路的层810可以通过热处理融化在表面上形成的粘合剂层而被附着到第一基底801和第二基底802上。
然后，第一基底801和第二基底802彼此接触，所以包括薄膜集成电路的层810由第一基底801和第二基底802密封(图20C)。这样，可以制造一种ID芯片，其中包括薄膜集成电路的层810被第一基底801和第二基底802密封。应当指出ID芯片的强度通过使用第一基底801和第二基底802而得到改善。
作为分离方法，这里采用刻蚀包含钨的分离层的方法，或使用在分离层中吸收的激光使分离层分离的方法，不过也可使用其它分离方法。该实施例模式中可以采用其它已知分离方法。例如，可以采用对分离层施加物理冲击来分离衬底100的方法。而且，可以使用这种去除衬底100的方法，其中在没有提供分离层的情况下衬底100本身被研磨。
本发明中制造的ID芯片可以广泛使用，可以通过安装在如下物体上使用，例如帐单、硬币、证券、债券、证书(驾驶证、居住证等，见图10A)、用于包裹物体的容器(包装纸、瓶等，见图10B)、记录介质(DVD，录像磁带等，见图10C)，交通工具(自行车等，见图10D)，个人物品(包、眼镜等，见图10E)、食品、衣服、生活用具以及电子设备。所述电子设备包括液晶显示装置、EL显示装置、电视设备(也简单地称为TV、TV接收机或电视接收机)、便携式电话等。附图标记20指示该实施例模式中制造的ID芯片。
该ID芯片附着在物体的表面，或固定在物体中。例如，它可以包含在书的纸张中，或包含在将被固定于每个物体上的封装的有机树脂中。通过在帐单、硬币、证券、债券、证书等中提供该ID芯片，可以防止伪造。而且，通过在包裹物体的容器、记录介质、个人物品、食品、衣服、生活用具以及电子设备等中提供该ID芯片(无线芯片)，商店中的监察系统或系统可以更有效。此外，通过在交通工具中提供该ID芯片，可用防止伪造和偷窃。
(实施例模式6)
该实施例模式中，描述了根据本发明制造CPU(中央处理单元)的实例。这里，使用实施例模式5中制造的薄膜晶体管制造CPU。而且，该实施例模式中，相同附图标记用于指示与实施例模式1到5的相同部分，在此省略了对它的详细描述。
由与实施例模式5相同的方法形成具有实施例模式5中图19A中结构的薄膜晶体管集成电路。然而，所述结构不限于此，使用本发明的栅电极可以形成不同与图19A结构的薄膜集成电路，可以形成适用于形成CPU的每个电路特性的薄膜集成电路。
当希望制作的CPU是柔性的且更轻时，可以分离衬底100，CPU可以附着到另一个具有柔性的轻衬底上。
作为分离衬底100的方法，可给出物理地研磨和去除衬底100的方法，或在衬底100和实施例模式5中提前示出的半导体薄膜之间提供分离层710、且该分离层被去除或软化以分离衬底100的方法。此外，可以给出通过对分离层施加物理冲击来分离衬底100的方法，或者可以给出所述分离层中吸收激光以分离衬底100的方法。在通过任意一种上述方法分离衬底100之后，轻的柔性衬底(未示出)附着到薄膜集成电路702。通过上述方法也可以形成轻的柔性CPU。
如上所述，通过使用本发明的薄膜晶体管，可以制作例如CPU这样的半导体装置。因为使用本发明的薄膜晶体管形成的CPU轻且小，因此它可以携带或配置有较少的负载。此外，可以制作能够高速操作的CPU。
下面，参考框图描述该实施例模式的CPU的特定结构。
图11所示的CPU主要包括衬底3600上的算术逻辑单元(ALU)3601、ALU控制器3602、指令解码器3603、中断控制器3604、定时控制器3605、寄存器3606、寄存器控制器3607、总线接口(总线I/F)3608、可写ROM 3609和ROM接口(ROM I/F)3620。ROM 3609和ROM接口3620也可以提供在另一个芯片上。形成该CPU的各种电路由多个薄膜集成电路702形成。
很明显，图11所示的CPU仅是简化结构的一个实例，根据应用实际的CPU可以具有多种结构。
输入到CPU的指令通过总线接口3608输入到指令解码器3603并在那里解码，然后，输入到ALU控制器3602、中断控制器3604、寄存器控制器3607以及定时控制器3605。
ALU控制器3602、中断控制器3604、寄存器控制器3607以及定时控制器3605基于解码的指令实现各种控制。尤其是，ALU控制器3602产生信号以控制ALU 3601的驱动。当CPU执行程序时，中断控制器3604基于优选级或屏蔽状态，确定外部输入/输出设备或外围电路的中断请求，并处理该请求。寄存器控制器3607产生寄存器3606的地址，并根据CPU的状态从/向寄存器3606读/写数据。
定时控制器3605产生信号以控制ALU 3601、ALU控制器3602、指令解码器3603、中断控制器3604以及寄存器控制器3607的驱动定时。例如，定时控制器3605被提供有内部时钟发生器，用于产生基于参考时钟信号CLK1(3621)的内部时钟信号CLK2(3622)，并将该时钟信号CLK2提供给上述各个电路。
(实施例模式7)
该实施例模式中，参考图12描述了使用实施例模式1到3中描述的具有各种结构的薄膜晶体管制作显示装置的方法。该实施例模式中描述的制造显示装置的方法是同时制造像素部分的薄膜晶体管及其外围驱动电路部分的方法。该实施例模式中，相同的附图标记用于表示和实施例模式1到6中相同的部分，省略了对它们的详细描述。
通过实施例模式3中的方法形成本发明的多个晶体管。然后，形成厚度为50到500nm(一般地，200到300nm)的钝化薄膜1001作为保护薄膜。该钝化薄膜可以用氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜或这些薄膜的叠层代替。通过提供钝化薄膜1001可以防止各种离子性杂质浸透的阻挡效应(blocking effect)，其中杂质包括环境中的氧或湿气。
然后，在钝化薄膜1001上形成厚度为1.6μm的层间绝缘薄膜1002。层间绝缘薄膜1002可以通过SOG(玻璃上旋涂)方法或旋涂方法由有机树脂薄膜(例如聚酰亚胺，BCB(苯并环丁烯)、丙烯酸或硅氧烷)；无机层间绝缘薄膜(含有诸如氮化硅或者氧化硅的硅的绝缘薄膜)；低k(低介电常数)材料形成的薄膜等形成。层间绝缘薄膜1002优选地是较好平坦化的薄膜，这是因为层间绝缘薄膜1002减轻了在玻璃衬底上形成的薄膜晶体管所导致的起皱，这样具有很好的平整度。此后，还可以在层间绝缘薄膜上形成另一钝化薄膜。应当指出硅氧烷具有由硅(Si)氧(O)键形成的框架结构，其中至少包含氢的有机基团(例如烷基或芳香族烃)可以作为替代物。至少包含氢的有机基团或氟代基团可以备选地用作替代物。
然后，在钝化薄膜1001和层间绝缘薄膜1002中形成接触孔，然后，形成源极和漏极导线1003a到1003i。该实施例模式中，每个源极和漏极导线具有钛薄膜、第一铝薄膜、包含碳和金属元素的第二铝薄膜的三层结构；或钼薄膜、第一铝薄膜、包含碳和金属元素的第二铝薄膜的三层结构。第一铝薄膜可以是包含另一种金属元素的薄膜。给出钛、钼或镍作为包含在第二铝薄膜中的金属元素的实例。应当指出可以使用其它金属(而不是上述金属)作为源极和漏极导线的金属。
接着，形成与漏极导线1003h接触的像素电极1004(图12)。通过刻蚀透明导电薄膜形成像素电极1004。氧化铟和氧化锡的化合物、氧化铟和氧化锌的化合物、氧化锌、氧化锡或氧化铟可以用作该透明导电薄膜。
当像素电极1004由透明导电薄膜形成且漏极导线由铝薄膜形成时，在界面形成氧化铝。因为氧化物具有高电阻，因此在像素电极和漏极导线之间产生高电阻。然而，该实施例模式中，像素电极通过第二铝薄膜与第一铝薄膜相连；因此，没有形成氧化物。这是因为包含在第二铝薄膜中的金属元素抑制了氧化物的形成。因此，漏极导线和像素电极之间界面中的电阻可以保持较低。
在形成像素电极之后，使用树脂材料形成间隔壁1005。通过刻蚀厚度为1到2μm的丙烯酸薄膜或聚酰亚胺薄膜形成间隔壁1005，从而暴露像素电极1004的一部分。应当指出可以在间隔壁1005下面适当提供用作光屏蔽薄膜(未示出)的由黑色材料形成的薄膜。
然后，通过真空蒸发淀积方法连续形成EL层1006和电极(MgAg电极)1007而不暴露于周围环境。优选地形成厚度为100nm到1μm的EL层1006和形成厚度为180到300nm的电极1007(典型的为200到250nm)。可以通过喷墨方法、丝网印刷方法等形成该EL层。
该步骤中，在每个红、绿和蓝色像素中相继形成EL层和阴极。因为对于溶液来讲EL层具有低电阻，必须在没有使用光刻技术的情况下为每种颜色单独形成EL层。因此，优选地使用金属掩模覆盖像素而不是预定像素，以选择性地仅在必要部分形成EL层和阴极。因为三重态化合物(triplet compound)比单重态化合物(singlet compound)具有较高的亮度，优选地用三重态化合物形成看上去暗的红色像素，用单重态化合物形成其它像素。应当指出本发明不限于此，可用三重态化合物形成其它像素。
换句话说，设置覆盖所有像素而不是红色像素的掩模，使用所述掩模选择性地形成用于红光发射的EL层和电极。接着，设置覆盖所有像素而不是绿色像素的掩模，使用掩模选择性地形成用于绿光发射的EL层和电极。接着，设置覆盖所有像素而不是蓝色像素的掩模，使用掩模选择性地形成用于蓝光发射的EL层和电极。应当指出这里每种颜色都使用不同的掩模；然而，可以多次使用相同的掩模。此外，优选地，一直维持真空直到在所有的像素中形成EL层和电极为止。
可以使用已知的材料形成EL层1006。考虑到驱动电压，优选地使用有机材料。例如，优选地形成具有空穴注入层、空穴传输层、发光层和电子注入层的四层结构的EL层。其中混合有氧化钼和α-NPD的薄膜也可用作EL层。备选地，有机材料和无机材料相结合的混合层也可用作EL层。在使用有机材料作为EL层的情况下，可以使用每种低分子材料、中间分子材料和高分子材料。此外，该实施例模式示出了使用MgAg电极作为EL元件阴极的实例；然而，也可使用其它已知材料。
在形成电极1007之后，完成了发光元件1008。此后，提供完全覆盖发光元件1008的保护薄膜1009。可以使用包括碳薄膜、氮化硅薄膜或氮氧化硅薄膜的绝缘薄膜形成保护薄膜1009。这种绝缘薄膜可以用作单层或叠层。
而且，提供密封材料1010以覆盖保护薄膜1009，以及覆盖材料1011附着到密封材料1010。作为密封材料1010，使用紫外线硬化树脂，所述紫外线硬化树脂优选地包含吸湿物质或抗氧化剂物质。而且，该实施例模式中，玻璃衬底、石英衬底或塑料衬底可以用于覆盖材料1011。尽管没有示出，可以在密封材料1010和覆盖部件1011之间提供偏振片。通过提供偏振片，可以提供高对比度的显示。
相应地，如图12所示，完成了有源矩阵EL显示装置，它具有包括p沟道薄膜晶体管1012、n沟道薄膜晶体管1013、取样电路薄膜晶体管1014、开关薄膜晶体管1015和电流控制薄膜晶体管1016的结构。在该实施例模式中，p沟道薄膜晶体管1012、电流控制薄膜晶体管1016、n沟道薄膜晶体管1013、开关薄膜晶体管1015以及取样电路薄膜晶体管1014可以在一个衬底上同时形成。
在该实施例模式中，描述了底面发射EL显示装置，其中像素电极是透明导电薄膜，其它电极是MgAg电极。然而，本发明不限于这种结构，通过形成具有光屏蔽材料的像素电极和形成具有透明导电薄膜的其它电极，可以制作顶部发射的EL显示装置。此外，通过使用透明导电薄膜形成两种电极，可以制作双面发射的EL显示装置。
图13示出了显示装置的示意图。在衬底1300上形成栅极-信号线驱动电路1301、源极-信号线驱动电路1302以及具有多个像素1303的像素部分1304。栅极-信号线驱动电路1301和源极-信号线驱动电路1302与一个FPC(柔性印刷电路)1305相连。图12中示出的每个p沟道薄膜晶体管1012和n沟道薄膜晶体管1013可以用于源极-信号线驱动电路或栅极-信号线驱动电路。
源极-信号线驱动电路1302包括移位寄存器电路、电平移动电路以及取样电路。时钟信号(CLK)和起始脉冲信号(SP)输入到移位寄存器电路，该电路输出一个用于取样视频信号的取样信号。从移位寄存器输出的该取样信号被输入到电平移动电路，并且将该信号放大。放大的取样信号然后被输入到取样电路。该取样电路通过取样信号对从外部输入的视频信号进行取样，并将信号输入到像素部分。
这样，在根据该实施例模式制造的半导体装置中，可以实现高速操作和高性能。此外，可以简化制造工艺。
本发明不限于具有上述结构的显示装置，并可以应用到各种显示装置的制造工艺中。
(实施例模式8)
该实施例模式中，描述了根据本发明的液晶显示装置的实例。该实施例模式中，相同的附图标记用于表示与实施例模式1到7相同的部分，省略了对它们的详细描述。
通过和实施例模式3中相同的步骤，在绝缘衬底100上形成没有LDD结构的n沟道薄膜晶体管1201和1203以及p沟道薄膜晶体管1202(图14A)。然而，n沟道薄膜晶体管和p沟道薄膜晶体管的每个结构不限于上述结构，可以采用实施例模式1到3中描述的任意结构。应当指出可以在形成侧壁之前注入杂质离子来形成没有LDD结构的p沟道薄膜晶体管。
接着，在层间绝缘薄膜1200和导线1210上还形成层间绝缘薄膜1204。然后，使用光掩模，形成抗蚀剂掩模，通过干法刻蚀部分地去除层间绝缘薄膜1204以形成开孔(接触孔)。在形成该接触孔的过程中，四氟化碳(CF4)、氧气(O2)和氦气(He)用作刻蚀气体，流量比为CF4∶O2∶He等于50∶50∶30sccm。应当指出接触孔的底面到达与n沟道薄膜晶体管1203连接的导线1210。
然后，在去除抗蚀剂掩模之后，在整个表面上形成导电薄膜，并执行刻蚀，以形成像素电极1205，该像素电极1205与n沟道薄膜晶体管1203电连接(图14B)。该实施例模式中，制作了反射液晶显示板；因此，通过溅射方法使用光反射金属材料例如Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)形成像素电极1205。
在制造透光液晶显示板的情况下，使用透明导电薄膜例如氧化铟锡、包含氧化硅、氧化锌或氧化锡的氧化铟锡形成像素电极1205。
经过上述步骤，制作完成液晶显示装置的薄膜晶体管衬底，其中作为像素部分的薄膜晶体管的n沟道薄膜晶体管1203、包括n沟道薄膜晶体管1201和p沟道薄膜晶体管1202的CMOS电路1206、以及像素电极1205形成在绝缘衬底100上。
然后，形成定向薄膜1207a以覆盖像素电极1205，如图15所示。应当指出可以由微滴放电(droplet discharge)方法、丝网印刷方法或胶印方法形成定向薄膜1207a。此后，对定向薄膜1207a的表面执行摩擦处理。
在反衬底(counter substrate)1208上，提供由着色层1209a、光屏蔽层(黑色矩阵)1209b以及外涂层1213形成的滤色器，形成由透明电极或反射电极形成的反电极1211，然后，在其上形成定向薄膜1207b。尽管这里没有示出，但形成密封材料以环绕与包括n沟道薄膜晶体管1203的像素部分重叠的区域，其中n沟道薄膜晶体管1203是由微滴放电方法形成的像素薄膜晶体管。
然后，在减小的压力下滴落液晶合成物1212，以便没有混合泡沫，且衬底100和1208相互接触。使用TN模式作为液晶化合物1212的定向模式，其中液晶分子从光入射点到光发射点被扭转90°。衬底以这样的方式相互接触：其摩擦方向彼此以直角垂直交叉。
应当指出，通过分散球形间隙、或提供由树脂形成的柱状间隙、或通过提供密封材料中的填充物，可以保持一对衬底之间的距离。上述柱状间隙通过使用包含丙烯酸、聚酰亚胺、聚酰亚胺酰胺和环氧树脂其中至少一种作为其主要成分的有机树脂材料，或具有氧化硅、氮化硅、包含氮的氧化硅中任意一种的无机材料或它们的叠层形成。
如上所述，该实施例模式中，可以形成具有较长寿命的紧凑的液晶显示装置。该实施例模式中制作的液晶显示装置可以用作各种电子设备的显示部分。
该实施例模式中，描述了具有单栅结构的薄膜晶体管；然而，本发明不限于单栅结构，可以采用具有多个沟道形成区域的多栅薄膜晶体管，例如双栅薄膜晶体管。
(实施例模式9)
根据本发明，可以制造各种电子设备。例如，摄影机、数码相机、投影仪、头部安装的显示器(护目镜型显示器)、车载导航系统，车载立体声、个人计算机、游戏机、便携式信息终端(例如便携式计算机、便携式电话或电子图书)、配备有记录介质的图像再现装置(尤其是能够再现记录介质(诸如数字化视频光盘(DVD))和包括能够在其上显示图像的显示部分的装置)等。在图16A到16D中示出它们的特定实例。
图16A示出了个人计算机，它包括主体2101、机箱2102、显示部分2103、键盘2104、外部连接端口2105、鼠标2106等。本发明用于制造显示部分2103。根据本发明，可以提供高速操作和高性能的个人计算机。
图16B示出了包括记录介质的图像再现装置(尤其是，DVD再现装置)，它包括主体2201、机箱2202、显示部分A 2203、显示部分B 2204、记录介质(DVD等)读取部分2205、操作键2206、扬声器部分2207等。显示部分A 2203主要显示图像信息，显示部分B 2204主要显示字符信息。本发明用于制造显示部分A 2203和显示部分B 2204。根据本发明，既便图像再现装置被微型化且精确地形成导线等，仍可以提供高速操作和高性能的个人计算机。
图16C示出了便携式电话，它包括主体2301、音频输出端口2302、音频输入端口2303、显示部分2304、操作开关2305、天线2306等。通过将根据本发明制造的显示装置用于显示部分2304，既便便携式电话被微型化且导线等被精确形成，仍可提供具有高速操作和高性能的便携式电话。
图16D示出了摄像机，它包括主体2401、显示部分2402、机箱2403、外部连接端口2404、远程控制接收器2405、图像接收部分2406、电池2407、音频输入部分2408、接目镜部分2409、操作键2410等。本发明可以用于制造显示部分2402。通过将根据本发明制造的显示装置用于显示部分2402，既便摄像机被微型化且导线等被精确形成，仍可以制作能够显示高质量图像的高度可靠的摄像机。该实施例模式可以和前面实施例模式自由组合。
特别是，用于这种电子设备的显示部分的显示装置包括用于驱动像素的薄膜晶体管，根据电路，所需的薄膜晶体管的结构相互不同。通过采用本发明，可以高精度地制造用于各种电路的具有合适结构的薄膜晶体管；因此，可以高产量地制造高质量的电子设备。
如上所述，本发明的应用范围极为广泛，本发明可以用于各种领域的电子设备。
本申请基于2005年4月28日提交到日本专利局的日本专利申请，序列号为no.2005-133661，此处引用其全部内容作为参考。

Claims (22)

1.一种制造薄膜晶体管的方法，包括以下步骤：
在具有绝缘表面的衬底上形成非晶半导体薄膜；
通过晶化该非晶半导体薄膜形成晶体半导体薄膜；
通过刻蚀该晶体半导体薄膜形成岛状半导体薄膜；
在该岛状半导体薄膜上形成栅极绝缘薄膜；
在该栅极绝缘薄膜上形成导电薄膜；
通过刻蚀该导电薄膜形成栅电极；以及
通过使用高密度等离子体氧化该栅电极表面而使栅电极变细，其中所述高密度等离子体包含氧气、氢气和氩气。
2.根据权利要求1的方法，其中高密度等离子体的高电子密度是1.0×1011cm-3到1.0×1013cm-3，且电子温度是0.5到1.5eV。
3.根据权利要求1的方法，其中形成在栅电极表面上的氧化物薄膜包含稀有气体元素。
4.一种制造薄膜晶体管的方法，包括以下步骤：
在具有绝缘表面的衬底上形成非晶半导体薄膜；
通过晶化该非晶半导体薄膜形成晶体半导体薄膜；
通过刻蚀该晶体半导体薄膜形成岛状半导体薄膜；
在该岛状半导体薄膜上形成栅极绝缘薄膜；
在该栅极绝缘薄膜上形成导电薄膜；
通过刻蚀该导电薄膜形成栅电极；
通过使用高密度等离子体氧化栅电极表面而使栅电极变细；以及
去除该栅电极表面上形成的氧化物薄膜，
其中所述高密度等离子体包含氧气、氢气和氩气。
5.根据权利要求4的方法，其中高密度等离子体的高电子密度是1.0×1011cm-3到1.0×1013cm-3，且电子温度是0.5到1.5eV。
6.一种制造薄膜晶体管的方法，包括以下步骤：
在具有绝缘表面的衬底上形成非晶半导体薄膜；
通过晶化该非晶半导体薄膜形成晶体半导体薄膜；
通过刻蚀该晶体半导体薄膜形成岛状半导体薄膜；
在该岛状半导体薄膜上形成栅极绝缘薄膜；
在该栅极绝缘薄膜上形成导电薄膜；
通过刻蚀导电薄膜形成栅电极；
通过使用高密度等离子体氧化栅电极表面而使栅电极变细；
使用该栅电极作为掩模，向该岛状半导体薄膜掺杂第一杂质离子；
在该栅电极侧面上形成绝缘侧壁；以及
使用该栅电极和绝缘侧壁作为掩模，向该岛状半导体薄膜掺杂第二杂质离子，以具有比第一杂质离子高的浓度，
所述高密度等离子体包含氧气、氢气和氩气。
7.根据权利要求6的方法，其中高密度等离子体的高电子密度是1.0×1011cm-3到1.0×1013cm-3，且电子温度是0.5到1.5eV。
8.根据权利要求6的方法，其中第一杂质离子和第二杂质离子是相同的杂质离子。
9.根据权利要求6的方法，其中形成在栅电极表面上的氧化物薄膜包含稀有气体元素。
10.一种制造薄膜晶体管的方法，包括以下步骤：
在具有绝缘表面的衬底上形成非晶半导体薄膜；
通过晶化该非晶半导体薄膜形成晶体半导体薄膜；
通过刻蚀该晶体半导体薄膜形成岛状半导体薄膜；
在该岛状半导体薄膜上形成栅极绝缘薄膜；
在该栅极绝缘薄膜上形成导电薄膜；
通过刻蚀导电薄膜形成栅电极；
通过使用高密度等离子体氧化栅电极表面而使栅电极变细；
去除栅电极表面上形成的氧化物薄膜；
使用该栅电极作为掩模，向该岛状半导体薄膜掺杂第一杂质离子；
在该栅电极侧面上形成绝缘侧壁；以及
使用该栅电极和绝缘侧壁作为掩模，向该岛状半导体薄膜掺杂第二杂质离子，以具有比第一杂质离子高的浓度，
其中所述高密度等离子体包含氧气、氢气和氩气。
11.根据权利要求10的方法，其中高密度等离子体的高电子密度是1.0×1011cm-3到1.0×1013cm-3，且电子温度是0.5到1.5eV。
12.根据权利要求10的方法，其中第一杂质离子和第二杂质离子是相同的杂质离子。
13.一种薄膜晶体管，包括：
具有绝缘表面的衬底；
在该衬底上形成的岛状半导体薄膜；
在该岛状半导体薄膜上形成的栅电极，以及
通过使用高密度等离子体氧化所述栅电极的表面而形成的覆盖所述栅电极的氧化物薄膜，并且
其中该氧化物薄膜包含稀有气体元素，
其中所述高密度等离子体包含氧气、氢气和氩气。
14.根据权利要求13的薄膜晶体管，其中该薄膜晶体管包含在RFID中。
15.根据权利要求13的薄膜晶体管，其中该薄膜晶体管包含在CPU中。
16.根据权利要求13的薄膜晶体管，其中该薄膜晶体管包含在液晶显示装置中。
17.根据权利要求13的薄膜晶体管，其中该薄膜晶体管包含在EL显示装置中。
18.一种薄膜晶体管，包括：
具有绝缘表面的衬底；
在该衬底上形成的具有LDD区域的岛状半导体薄膜；
在该岛状半导体薄膜上形成的栅电极，以及
通过使用高密度等离子体氧化栅电极的表面而形成的覆盖所述栅电极的氧化物薄膜，并且
其中该氧化物薄膜包含稀有气体元素，
其中所述高密度等离子体包含氧气、氢气和氩气。
19.根据权利要求18的薄膜晶体管，其中该薄膜晶体管包含在RFID中。
20.根据权利要求18的薄膜晶体管，其中该薄膜晶体管包含在CPU中。
21.根据权利要求18的薄膜晶体管，其中该薄膜晶体管包含在液晶显示装置中。
22.根据权利要求18的薄膜晶体管，其中该薄膜晶体管包含在EL显示装置中。
CN2006100772248A 2005-04-28 2006-04-28 薄膜晶体管及其制造方法 Expired - Fee Related CN1855397B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005133661 2005-04-28
JP2005-133661 2005-04-28
JP2005133661 2005-04-28

Publications (2)

Publication Number Publication Date
CN1855397A CN1855397A (zh) 2006-11-01
CN1855397B true CN1855397B (zh) 2011-09-21

Family

ID=37195444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100772248A Expired - Fee Related CN1855397B (zh) 2005-04-28 2006-04-28 薄膜晶体管及其制造方法

Country Status (2)

Country Link
US (1) US7410839B2 (zh)
CN (1) CN1855397B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US7364954B2 (en) * 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4187757B2 (ja) * 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板
JP2008147516A (ja) * 2006-12-12 2008-06-26 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JPWO2008139860A1 (ja) 2007-05-07 2010-07-29 出光興産株式会社 半導体薄膜、半導体薄膜の製造方法、および、半導体素子
US8420456B2 (en) 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
US20090258487A1 (en) * 2008-04-14 2009-10-15 Keng-Chu Lin Method for Improving the Reliability of Low-k Dielectric Materials
WO2009130822A1 (ja) * 2008-04-25 2009-10-29 シャープ株式会社 多層配線、半導体装置、表示装置用基板及び表示装置
US8592879B2 (en) 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6253233B2 (ja) * 2013-01-18 2017-12-27 キヤノン株式会社 透過型ｘ線ターゲットおよび、該透過型ｘ線ターゲットを備えた放射線発生管、並びに、該放射線発生管を備えた放射線発生装置、並びに、該放射線発生装置を備えた放射線撮影装置
US20190371829A1 (en) * 2017-02-28 2019-12-05 Sharp Kabushiki Kaisha Method for manufacturing active matrix substrate and method for manufacturing organic el display
US20190363172A1 (en) * 2017-03-07 2019-11-28 Sharp Kabushiki Kaisha Method for manufacturing active matrix substrate, method for manufacturing organic el display device, and active matrix substrate
CN108172587A (zh) * 2018-01-02 2018-06-15 上海天马微电子有限公司 显示面板及其制作方法和显示装置
CN113873738B (zh) * 2021-09-26 2024-01-12 中国工程物理研究院激光聚变研究中心 一种自支撑碳基电容器靶及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6555420B1 (en) 1998-08-31 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing semiconductor device
EP2256808A2 (en) 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2001155899A (ja) 1999-11-25 2001-06-08 Tadahiro Omi プラズマプロセス装置およびプラズマ装置を用いたプロセス
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP4713752B2 (ja) 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP3406302B2 (ja) 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JP5010781B2 (ja) 2001-03-28 2012-08-29 忠弘 大見 プラズマ処理装置
EP1398826A4 (en) 2001-06-20 2006-09-06 Tadahiro Ohmi MICROWAVE PLASMA PROCESSING DEVICE, PLASMA PROCESSING METHOD, AND MICROWAVE RADIATION MEMBER
CN100380610C (zh) 2002-08-14 2008-04-09 东京毅力科创株式会社 形成半导体基体上的绝缘膜的方法
JP2004319952A (ja) 2003-03-28 2004-11-11 Seiko Epson Corp 半導体装置およびその製造方法
JP4536333B2 (ja) 2003-04-03 2010-09-01 忠弘 大見 半導体装置及び、その製造方法
JP2004319907A (ja) 2003-04-18 2004-11-11 Tadahiro Omi 半導体装置の製造方法および製造装置
JP4358563B2 (ja) 2003-07-02 2009-11-04 東京エレクトロン株式会社 半導体装置の低誘電率絶縁膜形成方法
JP2005093737A (ja) 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7364954B2 (en) 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma

Also Published As

Publication number Publication date
US7410839B2 (en) 2008-08-12
US20060244063A1 (en) 2006-11-02
CN1855397A (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
CN1855397B (zh) 薄膜晶体管及其制造方法
US7033871B2 (en) Method of manufacturing semiconductor device
US7785947B2 (en) Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
TWI286338B (en) Semiconductor device and manufacturing method thereof
TWI525705B (zh) 半導體裝置及其製造方法
JP4785229B2 (ja) 半導体装置の作製方法
US7576485B2 (en) Image display device with narrow frame
KR101238753B1 (ko) 반도체 장치 및 이를 제조하는 방법
JP4485078B2 (ja) 半導体装置の作製方法
JP5121145B2 (ja) 半導体装置の作製方法
TW201034201A (en) Semiconductor device
KR20010110360A (ko) 반도체 장치 제조방법
JP4719054B2 (ja) 薄膜トランジスタの作製方法
JP5386058B2 (ja) 半導体装置の作製方法
US7297579B2 (en) Semiconductor device and manufacturing method thereof
JP4754918B2 (ja) 半導体装置の作製方法
US8435892B2 (en) Method of manufacturing semiconductor device comprising the step of doping semiconductor film through contact hole
JP5255756B2 (ja) 半導体装置の作製方法
JP2002076351A (ja) 半導体装置およびその作製方法
JP4346852B2 (ja) 半導体装置の作製方法
JP2001156295A (ja) 半導体装置の作製方法
JP4694429B2 (ja) 半導体装置の作製方法
JP2004193624A (ja) 半導体回路、表示装置及び電子機器
JP5256144B2 (ja) 半導体装置の作製方法
JP2002217106A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110921

Termination date: 20180428