CN1856042A - 固态图像拾取设备、其驱动方法和图像拾取装置 - Google Patents

Abstract

一种固态图像拾取设备包括：像素阵列区，其中二维排列的像素每个包括光电转换元件；第一控制器件，用于执行控制使得逐行地依次读取像素阵列区的期望区域中的像素的信号；和第二控制器件，用于执行控制使得当第一控制器件逐行地依次读取期望区域中的像素的信号时，逐行地依次重置期望区域下面和上面的特定区域中的像素。

Description

固态图像拾取设备、其驱动方法和图像拾取装置

相关申请交叉引用

本发明包含涉及于2005年4月26日在日本专利局提交的日本专利申请JP2005-127628的主题，其全部内容并入这里作为参考。

技术领域

本发明涉及固态图像拾取设备、固态图像拾取设备的驱动方法和图像拾取装置，具体地说，涉及一种X-Y地址型固态图像拾取设备，该固态图像拾取设备包括像素阵列区，其中每个包括光电转换元件的像素二维排列，并且所述固态图像拾取设备能够分段并读取像素阵列区的期望区域中的像素信息，还涉及该固态图像拾取设备的驱动方法和使用该固态图像拾取设备作为图像拾取设备的图像拾取装置。

背景技术

以互补金属氧化物半导体(CMOS)图像传感器为代表的X-Y地址型固态图像拾取设备能够逐行、逐列或逐像素地在像素阵列区中选择像素，像素阵列区中每个包括光电转换元件的像素二维排列。因此，这种X-Y地址型固态图像拾取设备能够通过指定期望区域来分段并读取像素阵列区的期望区域中的像素信息(例如参见日本未审查的专利申请公开No.2001-45383)。

在日本未审查的专利申请公开No.2001-45383的图11中示出能够分段并读取像素阵列区的期望区域中的像素信息的CMOS图像传感器。

参照图11，在像素阵列区101中，二维排列着每个包括光电转换元件的像素。像素阵列区101包括有效像素区域102、光屏蔽像素区域103和部分读取区域104。在有效像素区域102中，来自物体的图像光射入到每个像素，并且使用在像素处通过光电转换所述图像光获得的信号作为图像拾取信号。

光屏蔽像素区域103位于有效像素区域102周围。光屏蔽像素区域103中的每个像素被光屏蔽，并且像素的信号用于确定黑色电平。部分读取区域104是外部设置的期望区域。

行读取控制电路105、行重置控制电路106、并行信号处理电路107、输出控制电路108和放大电路109位于像素阵列区101周围。行读取控制电路105对应于期望行范围的读取而控制像素的行读取。行重置控制电路106在行读取的同时重置不同行的像素处通过光电转换存储的电荷，以控制电荷的存储时间来实现电子快门(与行读取控制电路105相似，行重置控制电路105的操作对应于期望行范围的读取)。并行信号处理电路107对以行为单位从像素并行读取的信号执行噪声消除、信号处理、A/D转换等。输出控制电路108控制并行信号处理电路107的依次输出，并且输出控制电路108的操作对应于期望列范围的读取。放大电路109放大并行信号处理电路107的输出并且将放大结果输出到外面。定时控制电路110执行与电路的期望工作模式对应的定时控制。

在公知的CMOS图像传感器中，当逐行依次读取期望的部分读取区域104中的像素信息时，不对部分读取区域104的下面和上面的行中的像素执行读取等的存取控制。因此，每个像素中的光电转换元件处光电转换和存储的电荷可能超过光电转换元件的存储容量，从而可能泄漏到外围像素。泄漏到外围像素的电荷影响外围像素中的图像拾取。在公知的CMOS图像传感器中，当电荷从部分读取区域104上面和下面的像素泄漏到部分读取区域104中的像素时，在电荷泄漏到的区域中得到异常图像(通常是较亮或较白的图像)。这是通常称为“模糊现象”(blooming)的众所周知的现象。

发明内容

为了避免这种模糊现象，最简单的方法，例如，当执行部分读取区域104中的期望行的读取时，可以同时重置部分读取区域104上面和下面的未存取的行中的光电转换元件中存储的电荷。然而在这种情况下，难以配置控制电路在设置部分读取区域104的同时对期望的部分读取区域104之外的所有未存取的行执行重置控制。此外，对于同时重置还有关于功耗和噪声增加的考虑。

因此，如图12所示，提供非存取行重置控制电路111。当执行部分读取区域104中的期望行的读取时，非存取行重置控制电路111可以逐行依次对期望的部分读取区域104上面和下面的非存取行依次重置区域112和113(图12中用虚线圈出的区域)执行重置控制(在图12所示的例子中，从图的底部开始执行依次重置)。

在该方法中，例如图12中所示，当部分读取区域104的行数设为等于非存取行依次重置区域112和113的总行数时，非存取行依次重置区域112和113包括紧接部分读取区域104之前和之后的非存取行。因此，部分读取区域104不受模糊现象的影响，从而可以实现期望的目的。

然而，当部分读取区域104的行数小于非存取行依次重置区域112和113的总行数，或者非存取行依次重置区域112和113设置得偏向部分读取区域104的下面(或上面)时，如图13所示，在非存取行依次重置区域112和113的重置到达紧接部分读取区域104之前和/或之后的行之前，读取部分读取区域104的帧的时间可能结束(在图13所示的例子中，从图的底部开始执行依次重置)。

在这种情况下，如果在帧读取结束时重置非存取行重置控制电路111的重置地址，则未对紧接部分读取区域104之前和/或之后的非存取行执行重置控制。因此，可能出现模糊现象。

相反，如果在部分读取区域104的帧读取结束时未重置非存取行重置控制电路111的重置地址，则对紧接部分读取区域104之前和之后的非存取行执行重置控制。然而，由于依次重置的周期比部分读取区域104的帧读取周期长，因此在所增加的这段时间内可能出现模糊现象。

因此，希望提供一种不管部分读取区域的设置怎样都能够可靠地抑制模糊现象出现的固态图像拾取设备，该固态图像拾取设备的驱动方法和图像拾取装置。

根据本发明实施例的固态图像拾取设备包括像素阵列区，其中每个包括光电转换元件的像素二维排列，并且该设备能够逐行地依次读取像素阵列区的期望区域中的像素的信号。该固态图像拾取设备当逐行地依次读取期望区域中的像素的信号时，逐行地依次重置期望区域下面和上面的特定区域中的像素。

由于具有上述结构的固态图像拾取设备在逐行地依次读取期望区域中的像素的信号时逐行地依次重置特定区域中的像素，因此特定区域的每个像素的光电转换元件中存储的电荷不会超过光电转换元件的存储容量，而不执行期望区域之外的区域的读取操作。因此，特定区域的每个像素的光电转换元件中存储的电荷较不容易超过光电转换元件的存储容量，也较不容易泄漏到外围像素，即，期望的部分读取区域中的像素。

因此，不管期望区域的设置如何，都可以可靠地抑制模糊现象出现。

附图说明

图1是示意性示出根据本发明实施例的CMOS图像传感器的结构的方框图；

图2是示出单位像素的电路结构的例子的电路图；

图3是说明根据实施例的CMOS图像传感器的电路操作的时序图；

图4是示出只涉及地址控制的、用来执行读取控制的电路部分的电路结构的方框图；

图5是示出非存取行起始和结束地址计算和保存模块的方框图；

图6是示出根据本发明的第一修改的CMOS图像传感器的像素阵列区的示意图；

图7是示出根据本发明的第二修改的CMOS图像传感器的像素阵列区的示意图；

图8是示出第二修改中的非存取行起始和结束地址计算和保存模块的结构的方框图；

图9是示出根据本发明的第三修改的CMOS图像传感器的像素阵列区的示意图；

图10是示出根据本发明实施例的图像拾取装置的结构的例子的方框图；

图11是示意性示出根据公知技术的CMOS图像传感器的结构的方框图；

图12是示意性示出根据另一公知技术的CMOS图像传感器的结构的方框图；

图13是示意性示出根据公知技术的CMOS图像传感器的结构的方框图。

具体实施方式

下面将参照附图描述本发明的实施例。

第一实施例

图1是示意性示出根据本发明第一实施例的X-Y地址型固态图像拾取设备(如CMOS图像传感器)的结构的方框图。

参照图1，根据第一实施例的CMOS图像传感器包括像素阵列区11，其中二维排列着每个包括光电转换元件的像素(未示出)。CMOS图像传感器还包括行读取控制电路12、行重置控制电路13、非存取行重置控制电路14、并行信号处理电路15、输出控制电路16、放大电路17和定时控制电路18，它们是像素阵列区11的外围电路。这些外围电路例如与像素阵列区11形成在同一芯片(半导体衬底)上。

像素阵列区11包括有效像素区域11A、光屏蔽像素区域11B和部分读取区域11C。在有效像素区域11A中，来自物体的图像光射入到每个像素，并且使用在像素处通过光电转换所述图像光获得的信号作为图像拾取信号。光屏蔽像素区域11B位于有效像素区域11A周围。光屏蔽像素区域11B中的每个像素被光屏蔽，并且像素的信号用于确定黑色电平。部分读取区域11C是外部设置的期望区域。在像素阵列区11中，为矩阵形式的像素排列中的每列提供垂直信号线19(见图2)。

尽管图1示出了光屏蔽像素区域11B位于有效像素区域11A的四边的例子，但光屏蔽像素区域11B不是必须位于所有的四边。光屏蔽像素区域11B可以位于有效像素区域的三个边、两个边或一边。

行读取控制电路12具有例如地址译码电路的基本结构。行读取控制电路12对应于像素阵列区11中的期望行范围的读取而控制像素的行读取。行重置控制电路13具有例如地址译码电路的基本结构。行重置控制电路13在行读取的同时重置不同行的像素处通过光电转换存储的电荷，以控制电荷的存储时间来实现电子快门(与行读取控制电路12相似，行重置控制电路13的操作对应于期望行范围的读取)。

非存取行重置控制电路14具有例如地址译码电路的基本结构。当逐行执行部分读取区域11C的依次读取时，非存取行重置控制电路14对部分读取区域11C下面和上面的非存取行重置区域11D和11E(图1中用虚线圈出的区域)的像素执行依次重置控制(与行读取控制电路12相似，非存取行重置控制电路14的操作对应于期望行范围的读取)。可以根据定时控制电路18的外部设置值来设置非存取行重置区域11D和11E的行数，这将在稍后描述。

并行信号处理电路15对以行为单位从像素阵列区11的像素并行读取的信号执行噪声消除、信号处理、A/D转换等。输出控制电路16包括对每列的水平选择开关、水平信号线、水平扫描电路等。输出控制电路16在水平扫描电路的水平扫描下依次输出由并行信号处理电路15并行处理的行的信号，并且仅依次输出期望列范围内的信号。

放大电路17放大从并行信号处理电路15依次输出的信号，并且将放大的信号输出到芯片外面。定时控制电路18对行读取控制电路12、行重置控制电路13、非存取行重置控制电路14、并行信号处理电路15和输出控制电路16的期望操作模式生成各种定时信号。定时控制电路18根据相应定时信号对每个电路执行定时控制。

图2是示出单位像素的电路结构的例子的电路图。参照图2，像素20包括光电转换元件，如光电二极管21。像素20还包括四个晶体管，即，转移晶体管22、重置晶体管23、放大晶体管24和选择晶体管25。晶体管22到25是例如N沟道MOS晶体管。

转移晶体管22连接在光电二极管21的阴极和浮动扩散(floatingdiffusion，FD)部分26之间。当转移脉冲φTR提供到转移晶体管22的栅极时，转移晶体管22将光电二极管21处光电转换并存储的信号电荷(这里是电子)转移到FD部分26。

重置晶体管23的漏极连接到电源VDD，并且重置晶体管23的源极连接到FD部分26。在光电二极管21将信号电荷转移到FD部分26之前，当重置脉冲φRST提供到重置晶体管23的栅极时，FD部分26的电势被重置到电源电势VDD。

放大晶体管24具有源极跟随器(source-follower)配置。即，放大晶体管24的栅极连接到FD部分26，放大晶体管24的漏极连接到电源VDD，而放大晶体管24的源极通过选择晶体管25连接到垂直信号线19。放大晶体管24输出FD部分26在被重置晶体管23重置后的电势作为重置电平。放大晶体管24还输出FD部分在从转移晶体管22转移信号电荷后的电势作为信号电平。

例如，选择晶体管25的漏极连接到放大晶体管24的源极，而选择晶体管25的源极连接到垂直信号线19。当选择脉冲φSEL提供到选择晶体管25的栅极时，选择晶体管25导通并且选择像素20。选择晶体管25可以连接在电源VDD和放大晶体管24的漏极之间。

尽管描述了像素20包括四个晶体管的情况，但该像素结构仅仅是个例子。像素20可以具有任何公知的结构。例如，像素20可能不包括转移晶体管22。或者，放大晶体管24也可以用作选择晶体管，并且可以通过控制漏极电势来选择像素。或者，放大晶体管24可以使用多个光电二极管21。

下面参照图3所示的时序图、结合图1所示的方框图和图2所示的像素电路图一起描述从根据第一实施例的CMOS图像传感器中的像素阵列区11中的像素20读取信号。

根据定时控制电路18生成的各个定时信号，在行读取控制电路12和行重置控制电路13、非存取行重置控制电路14的控制下从像素20读取信号。

参照图3，“读取”行不是必须要等于“快门”行。如果“读取”行等于“快门”行，则曝光时间对应于一个读取帧。如果“读取”行与“快门”行不同，则从“快门”行的重置到读取的时间对应于曝光时间。因此，可以执行电子快门。

在第一实施例中，“读取”行和“快门”行对应于图1所示的部分读取区域11C。“非存取”行对应于非存取行重置区域11D和11E。

如图2所示，当选择脉冲φSEL被激活时，像素20被选中，并且像素信息输出到垂直信号线19。如果转移脉冲φTR在选择脉冲φSEL激活期间被激活，则基于源于光电二极管21中存储的电荷的信息的信号电平被读到垂直信号线19。如果重置脉冲φRST在选择脉冲φSEL激活期间被激活，则基于参考电平的重置电平被读到垂直信号线19。

如上所述，用于在选择脉冲φSEL激活期间激活重置脉冲φRST和转移脉冲φTR的操作是像素20的读取操作。在并行信号处理电路15中对要读到垂直信号线19的期望行中的信号进行处理，然后在输出控制电路16的控制下通过定时控制电路18将其依次输出到外面。

通过在激活转移脉冲φTR和重置脉冲φRST后激活重置脉冲φRST和转移脉冲φTR，可以重置光电二极管21中存储的电荷。图2所示的时序图示出这种情况下的时序关系。

相反，如果在不激活选择脉冲φSEL的情况下激活转移脉冲φTR和重置脉冲φRST，可以重置光电二极管21中存储的电荷。在读取的行中在激活选择脉冲φSEL期间执行该操作，这允许在本发明中开始电子快门并且重置非存储行中的电荷。

然而，图3的时序图中所示的像素20的读取时的时序关系仅仅是例子。通过按照期望设置快门的定时和重置非存取行的定时可以实现相同的操作和优点。此外，如果如上所述像素结构改变，则即使读取的方式随着像素结构的改变而改变，也可以容易地采用本发明的概念。

如上所述，在能够分段并且读取像素阵列区11的期望部分读取区域11C中的像素信息的CMOS图像传感器中，当逐行地依次读取部分读取区域11C中的像素信息时，在非存取行重置控制电路14的控制下，逐行地对部分读取区域11C下面和上面的非存取行重置区域11D和11E中的像素执行依次重置控制。因此，存储在像素20的光电二极管21中的电荷较不容易超过光电二极管21的存储容量，并且较不容易泄漏到外围像素。因此，不管部分读取区域11C的设置如何，都可以可靠地抑制模糊现象的出现。

接下来描述执行地址控制以便执行上述读取控制的定时控制电路18。图4是示出只涉及地址控制的、用来执行读取控制的电路部分的电路结构的方框图。

如图4所示，定时控制电路18包括通信串/并转换模块41，用于从外面接收对地址、操作模式等的控制。定时控制电路18还包括许多单独模块，用于在通信串/并转换模块41的控制下执行定时控制。

第一实施例中的定时控制电路18包括(作为执行读取控制的控制模块)：读取/快门行起始和结束地址计算和保存模块42、读取地址计数器模块43、快门地址计数器模块44、非存取行起始和结束地址计算和保存模块45、非存取行地址计数器模块46、定时控制模块47和快门定时控制模块48。

读取/快门行起始和结束地址计算和保存模块42在通信串/并转换模块41的控制下计算读取/快门行起始地址和该读取/快门行结束地址，并且保存计算出的地址。读取地址计数器模块43和快门地址计数器模块44根据读取/快门行起始和结束地址计算和保存模块42的计算结果执行对计数的开始和终止的控制。

非存取行起始和结束地址计算和保存模块45在通信串/并转换模块41的控制下计算非存取行起始地址和非存取行结束地址(每个非存取行重置区域11D和11E的起始行和结束行的地址)，并且保存计算出的地址。非存取行地址计数器模块46根据非存取行起始和结束地址计算和保存模块45的计算结果，执行对计数的开始和终止的控制。

读取地址计数器模块43的计数结果提供给行读取控制电路12。快门地址计数器模块44的计数结果提供给行重置控制电路13。非存取行地址计数器模块46的计数结果提供给非存取行重置控制电路14。

定时控制模块47在通信串/并转换模块41的控制下执行对行读取控制电路12的定时控制。快门定时控制模块48在通信串/并转换模块41的控制下执行对行重置控制电路13和非存取行重置控制电路14的定时控制。

行读取控制电路12、行重置控制电路13和非存取行重置控制电路14中的每一个基本上具有地址译码电路的结构。通过获得读取地址计数模块43、快门地址计数模块44或非存取行地址计数模块46的输出与相应定时控制模块47或快门定时控制模块48的输出的逻辑乘积，实现对像素阵列区11中的每个像素的存取。

图5是示出非存取行起始和结束地址计算和保存模块45的结构例子的方框图。

如图5所示，第一实施例中的非存取行起始和结束地址计算和保存模块45包括减法器51、下溢(underflow)检测器52、加法器53和上溢检测器54。

根据外部设置(来自芯片外面的设置)，用于定义非存取行重置区域11D和11E的行数的外部设置值从通信串/并转换模块41提供到非存取行起始和结束地址计算和保存模块45，并且等于读取行起始地址的快门行起始地址(同样应用到下面描述)、等于读取行结束地址的快门行结束地址(同样应用到下面描述)从读取/快门行起始和结束地址计算和保存模块42提供到非存取行起始和结束地址计算和保存模块45。

减法器51从“快门行起始地址”中减去“外部设置值”，并且将减法结果输入到下溢检测器52。如果减法器51的减法结果达不到预定值，即，如果发生下溢，则下溢检测器52设置预定最小值，并且将该预定最小值作为非存取行起始地址输出。

加法器53将“快门行结束地址”加到“外部设置值”上，并且将加法结果输入到上溢检测器54。如果加法器53的加法结果超过预定值，即，如果发生上溢，则上溢检测器54设置预定最大值，并且将该预定最大值作为非存取行结束地址输出。

非存取行起始和结束地址计算和保存模块45计算出的非存取行起始地址和非存取行结束地址被提供到图4所示的非存取行地址计数器模块46。因此，由于当逐行地依次读取部分读取区域11C中的像素信息时可以逐行地依次重置部分读取区域11C下面和上面的非存取行重置区域11D和11E中的像素，因此可以抑制模糊现象的出现。

在根据第一实施例的CMOS图像传感器中，非存取行重置区域11D和11E的行数必须小于部分读取区域11C的行数。此外，如果非存取行重置区域11D和11E的行数小于部分读取区域11C的行数的一半，则在部分读取区域11C的读取期间，在存取非存取行重置区域11D和11E之后存取有效像素区域11A外面的虚行(dummy row)。由于除了部分读取区域11C之外还存取非存取行或虚行，因此在读取期间操作没有改变。因此，没有由于操作改变而导致对图像的影响。

尽管描述了根据第一实施例的CMOS图像传感器的基本结构，但可以对基本结果进行各种修改。

第一修改

图6是示出根据本发明的第一修改的CMOS图像传感器的像素阵列区11的示意图。在图6中，与图1中等效的部分用相同的附图标记表示。

在第一修改中，尽管基本结构和操作与第一实施例中类似，但第一修改的特征在于，当执行部分读取时，读取光屏蔽像素区域11B的范围11F和11G(图6中用加粗线圈出的范围)中的像素信息以及部分读取区域11C中的像素信息。

在这种情况下，对于非存取行重置区域11D和11E，与第一实施例一样，可以实现重置所提供的操作和优点。此外，读取光屏蔽像素区域11B中的像素信息便于黑色电平设置。

在第一修改中，当光屏蔽像素区域11B位于有效像素区域11A、由地址x1和x2定义的范围11F和11G、以及由地址y1和y2定义的范围11H和11I的所有四边时，读取与部分读取区域11C的所有四边上的光屏蔽像素区域11B对应的地址x1、x2、y1和y2。然而，本发明不限与此。

换句话说，光屏蔽像素区域11B可以位于有效像素区域11A的三边、两边或一边上。此外，要读取的光屏蔽像素区域可以位于有效像素区域11A的三边、两边或一边上。

第二修改

图7示出根据本发明第二修改的CMOS图像传感器的像素阵列区11的示意图。在图7中，与图1中等效的部分用相同的附图标记表示。

在第一实施例中，可以根据外部设置值设置非存取行重置区域11D和11E的行数。然而，在第二修改中，不是外部设置非存取行重置区域11D和11E的行数，而是将部分读取区域11C上面和下面的非存取行重置区域11D和11E的每个的行数固定设置为部分读取区域11C的行数的一半。

图8是示出第二修改中的非存取行起始和结束地址计算和保存模块45’的结构例子的方框图。在图8中，与图5中等效的部分用相同的附图标记表示。

参照图8，非存取行起始和结束地址计算和保存模块45’包括减法器51、下溢检测器52、加法器53和上溢检测器54。非存取行起始和结束地址计算和保存模块45’还包括除法器，例如通过位移位执行除法的移位除法器55。

除了快门行起始地址和快门行结束地址，关于快门行数的信息从图4所示的读取/快门行起始和结束地址计算和保存模块42提供到非存取行起始和结束地址计算和保存模块45’。

移位除法器55根据关于快门行数的信息、通过基于位移位的除法计算快门行数的一半，并且将计算结果提供给减法器51。减法器51从“快门行起始地址”中减去“快门行数的一半”，并且将减法结果输入到下溢检测器52。

如果减法器51的减法结果发生下溢，则下溢检测器52设置预定最小值，并且将该预定最小值作为非存取行起始地址输出。

加法器53将“快门行结束地址”加到“快门行数的一半”上，并且将加法结果输入到上溢检测器54。如果加法器53的加法结果发生上溢，则上溢检测器54设置预定最大值，并且将该预定最大值作为非存取行结束地址输出。

非存取行起始和结束地址计算和保存模块45如上所述计算出的非存取行起始地址和非存取行结束地址被提供到图4所示的非存取行地址计数器模块46。因此，当逐行地依次读取部分读取区域11C中的像素信息时可以逐行地依次重置部分读取区域11C下面和上面的非存取行重置区域11D和11E中的像素。因此可以抑制模糊现象的出现。

此外，由于使用移位除法器55作为执行对半除法的除法器，因此可以实现具有作为通过位移位执行除法的移位除法器55的简单电路结构。然而，执行对半除法的除法器不是必须限于移位除法器55。可以使用普通的除法器来代替移位除法器55。

如上所述，在第二修改中，由于每个非存取行重置区域11D和11E的行数设为部分读取区域11C的行数的一半，因此不需要设置非存取行重置区域11D和11E的行数。因此，可以更简单地抑制部分读取区域11C中出现模糊现象。此外，由于在不存取虚行的情况下读取行数等于非存取行数，因此总是执行相同的操作。因此，没有由于操作改变而导致对图像的影响。

第三修改

图9是示出根据本发明第三修改的CMOS图像传感器中的像素阵列区11的示意图。在图9中，与图1中等效的部分用相同的附图标记表示。

第三修改中的基本结构和操作与第二修改中的类似。然而，第三修改的特征在于，与第一修改中一样，读取光屏蔽像素区域11B的范围11F和11G(用加粗线圈出的范围)中的像素信息以及部分读取区域11C中的像素信息。

在这种情况下，对于非存取行重置区域11D和11E，与第二修改一样，可以实现重置所提供的操作和优点。此外，读取光屏蔽像素区域11B中的像素信息便于黑色电平设置。

此外，在第三修改中，根据快门行数和光屏蔽像素区域11B的行数计算非存取行重置区域11D和11E的行数。因此，在不存取虚行的情况下读取行数总是等于非存取行数。因此总是执行相同的操作，并且没有由于操作改变而导致对图像的影响。

在第三修改中，当光屏蔽像素区域11B位于有效像素区域11A、由地址x1和x2定义的范围11F和11G、以及由地址y1和y2定义的范围11H和11I的所有四边时，读取与部分读取区域11C的所有四边上的光屏蔽像素区域11B对应的地址x1、x2、y1和y2。然而，本发明不限与此。

换句话说，光屏蔽像素区域11B可以位于有效像素区域11A的三边、两边或一边上。此外，要读取的光屏蔽像素区域可以位于有效像素区域11A的三边、两边或一边上。

尽管在第一实施例和第一到第三修改中描述了使用CMOS图像传感器的情况，但并不是必须使用CMOS图像传感器。本发明可应用到能够分段并读取像素阵列区的期望区域中的像素信息的X-Y地址型固态图像拾取设备。

应用

以根据第一实施例、第一修改、第二修改或第三修改的CMOS图像传感器为代表的X-Y地址型固态图像拾取设备适合用作图像拾取装置中的图像拾取设备，图像拾取装置例如是摄像机、数码相机、或诸如蜂窝电话之类的移动装置的摄像模块。

图10是示出根据本发明实施例的图像拾取装置的结构例子的方框图。参照图10，根据本实施例的图像拾取装置包括镜头61、图像拾取设备62、摄像信号处理电路63、模式设置单元64等。

镜头61将来自物体的图像光形成到图像拾取设备62的图像拾取面上。图像拾取设备62逐像素地将通过镜头61形成在图像拾取面上的图像光转换成电信号，并且输出所得到的图像信号。使用以根据第一实施例、第一修改、第二修改或第三修改的CMOS图像传感器为代表的X-Y地址型固态图像拾取设备作为图像拾取设备62。

摄像信号处理电路63对从图像拾取设备62输出的图像信号执行各种信号处理。根据用户指定，模式设置单元64有选择地设置整体像素读取模式或部分读取模式作为图像拾取设备62的操作模式，在整体像素读取模式中单独地读取所有像素的信号，而在部分读取模式中，分段并读取像素阵列区的指定区域的像素信息。

当设置了整体像素读取模式时，用作图像拾取设备62的、根据第一实施例、第一修改、第二修改或第三修改的CMOS图像传感器执行操作来单独地读取像素阵列区中所有像素的信号。当设置了部分读取模式时，CMOS图像传感器执行上述一系列操作，即，设置像素阵列区11的期望的部分读取区域11C的操作和只读取部分读取区域11C中的像素信号的操作。

如上所述，在图像拾取装置(例如摄像机、数码相机、或诸如蜂窝电话之类的移动装置的摄像模块)中，当使用以根据第一实施例、第一修改、第二修改或第三修改的CMOS图像传感器为代表的X-Y地址型固态图像拾取设备作为图像拾取设备62时，当逐行地依次读取部分读取区域11C中的像素信息时，不管部分读取区域11C的设置如何，固态图像拾取设备都能够可靠地抑制模糊现象的出现。因此，可以提高拾取的图像的图像质量。

特别地，在根据第二或第三修改的CMOS图像传感器中，在不存取虚行的情况下读取行数等于非存取行数。因此，总是执行相同的操作，没有由于操作改变而导致对图像的影响。因此，可以进一步提高拾取的图像的图像质量。

本领域技术人员应当理解，根据设计要求和其他因素可以进行各种修改、组合、子组合和替代，只要它们落在所附权利要求书及其等效物范围内。

Claims (10)

1.一种固态图像拾取设备，包括：

像素阵列区，其中每个包括光电转换元件的像素二维排列；

第一控制器件，用于执行控制使得逐行地依次读取像素阵列区的期望区域中的像素的信号；和

第二控制器件，用于执行控制使得当第一控制器件逐行地依次读取期望区域中的像素的信号时，逐行地依次重置期望区域下面和上面的特定区域中的像素。

2.如权利要求1所述的固态图像拾取设备，其中每个特定区域的行数可根据外部设置改变。

3.如权利要求2所述的固态图像拾取设备，其中：

第二控制器件包括

计算器件，用于根据关于期望区域的起始行和结束行的信息以及关于每个特定区域的行数的信息，计算每个特定区域的起始行和结束行，

地址计数器，其中根据计算器件的计算结果控制计数开始和计数结束，和

地址译码电路，用于根据地址计数器的计数输出和定时信号，在期望定时处对期望行执行控制；以及

计算器件包括

减法器，用于从期望区域的起始行减去每个特定区域的行数，

下溢检测器，用于当减法器的减法结果中出现下溢时控制地址计数器的计数开始，

加法器，用于将每个特定区域的行数加到期望区域的结束行上，和

上溢检测器，用于当加法器的加法结果中出现上溢时控制地址计数器的计数结束。

4.如权利要求1所述的固态图像拾取设备，其中每个特定区域的行数被设成期望区域的行数的一半。

5.如权利要求4所述的固态图像拾取设备，其中：

第二控制器件包括

计算器件，用于根据关于期望区域的起始行和结束行的信息，计算每个特定区域的起始行和结束行，

地址计数器，其中根据计算器件的计算结果控制计数开始和计数结束，和

地址译码电路，用于根据地址计数器的计数输出和定时信号，在期望定时处对期望行执行控制；以及

计算器件包括

除法器，用于将期望区域的行数除以二，

减法器，用于从期望区域的起始行减去除法器的除法结果，

下溢检测器，用于当减法器的减法结果中出现下溢时控制地址计数器的计数开始，

加法器，用于将除法器的除法结果加到期望区域的结束行上，和

上溢检测器，用于当加法器的加法结果中出现上溢时控制地址计数器的计数结束。

6.如权利要5所述的固态图像拾取设备，其中除法器是通过位移位执行除法的移位除法器。

7.一种固态图像拾取设备的驱动方法，所述固态图像拾取设备包括像素阵列区，其中每个包括光电转换元件的像素二维排列，并且所述固态图像拾取设备能够逐行地依次读取像素阵列区的期望区域中的像素的信号，该方法包括步骤：当逐行地依次读取期望区域中的像素的信号时，逐行地依次重置期望区域下面和上面的特定区域中的像素。

8.一种图像拾取装置，包括：

固态图像拾取设备，包括像素阵列区，其中每个包括光电转换元件的像素二维排列；

光学系统，用于将来自物体的图像光形成到固态图像拾取设备的图像拾取面上；和

模式设置器件，用于有选择地设置第一模式或第二模式作为固态图像拾取设备的操作模式，在第一模式中单独地读取像素阵列区中的所有像素的信号，在第二模式中将像素阵列区的指定区域中的像素的信号分段并读取，其中

当模式设置器件设置第二模式时，固态图像拾取设备执行控制，使得当逐行地依次读取期望区域中的像素的信号时，逐行地依次重置期望区域下面和上面的特定区域中的像素。

9.一种固态图像拾取设备，包括：

像素阵列区，其中每个包括光电转换元件的像素二维排列；

第一控制器，用于执行控制使得逐行地依次读取像素阵列区的期望区域中的像素的信号；和

第二控制器，用于执行控制使得当第一控制器逐行地依次读取期望区域中的像素的信号时，逐行地依次重置期望区域下面和上面的特定区域中的像素。

10.一种图像拾取装置，包括：

固态图像拾取设备，包括像素阵列区，其中每个包括光电转换元件的像素二维排列；

光学系统，用于将来自物体的图像光形成到固态图像拾取设备的图像拾取面上；和

模式设置单元，用于有选择地设置第一模式或第二模式作为固态图像拾取设备的操作模式，在第一模式中单独地读取像素阵列区中的所有像素的信号，在第二模式中将像素阵列区的指定区域中的像素的信号分段并读取，其中

当模式设置单元设置第二模式时，固态图像拾取设备执行控制，使得当逐行地依次读取期望区域中的像素的信号时，逐行地依次重置期望区域下面和上面的特定区域中的像素。

Images