CN1856214A - 布线电路基板 - Google Patents

布线电路基板 Download PDF

Info

Publication number
CN1856214A
CN1856214A CN200610076164.8A CN200610076164A CN1856214A CN 1856214 A CN1856214 A CN 1856214A CN 200610076164 A CN200610076164 A CN 200610076164A CN 1856214 A CN1856214 A CN 1856214A
Authority
CN
China
Prior art keywords
wiring layer
circuit board
wired circuit
wire portion
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610076164.8A
Other languages
English (en)
Other versions
CN1856214B (zh
Inventor
本上满
齐藤友纪
守田佳史
山本佳史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1856214A publication Critical patent/CN1856214A/zh
Application granted granted Critical
Publication of CN1856214B publication Critical patent/CN1856214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Abstract

接地图案由一体形成的多条接地线构成。多条第1接地线以等间隔平行排列。多条第2接地线以等间隔平行排列于邻接的第1接地线之间。再者，多条第3接地线以相对于第2接地线成规定角度的方式等间隔平行排列于邻接的第1接地线之间。按照一条第2接地线的一端连接着邻接的另一条第2接地线的另一端的方式，形成各第3接地线。这些接地线形成正三角形状的开口部。

Description

布线电路基板
技术领域
本发明涉及一种布线电路基板。
背景技术
柔性布线电路基板例如其构造是在绝缘层的一面上形成由导体构成的布线层，而在另一面上形成接地图案(ground pattern)。在柔性布线电路基板上实际安装有各种电路元件。当布线层输送高频率信号时，需要使电路元件的输入输出阻抗和布线层的特性阻抗相匹配。
布线层的特性阻抗Z用下述公式表示。
Z = L C 式1
这里，C为布线层和接地图案之间的静电容量，L为布线层的电感。
通过由上述公式调整布线层和接地图案之间的静电容量C，可调整布线层的特性阻抗。
因为静电容量由布线层和接地图案相对的区域面积决定，所以通过调整布线层的宽度，可调整静电容量及特性阻抗。
当电路元件的输入输出阻抗高时，需要减小布线层的宽度以提高特性阻抗。但是，减小布线层的宽度有一定限度。因此，提高特性阻抗具有一定的困难。再者，通过增加绝缘层的厚度也可降低静电容量。但是，当绝缘层的厚度大时，柔性布线电路基板的挠性降低。
于是，有人提出在接地图案上形成有规则的开口部以减少接地图案的面积(参考日本特开2000-77802号及日本特开平5-343820号)。
当减少与布线层相对的接地图案的区域面积时，可减少静电容量且提高特性阻抗。
图3是表示日本特开平5-343820号所述的现有的柔性布线电路基板的一实例的平面图，图4是图3的柔性布线电路基板的剖面图。
如图3及图4所示，在绝缘层11的一面上形成多个布线层12，在另一面上形成接地图案13。
接地图案13由相互正交的多条接地线201、202构成。由此，有规则地形成多个正方形状的开口部13a。布线层12相对于接地线201、202形成45°的角。如图4所示，以分别覆盖布线层12及接地图案13的方式，通过粘接剂层14在基底绝缘层11的两面上形成覆盖绝缘层15。
由此，可减少与布线层12相对的接地图案13的区域面积，可提高布线层12的特性阻抗。
在上述现有的柔性布线电路基板上，当布线层12与接地图案13的相对位置错开时，布线层12与接地图案13相对的区域面积发生变化。由此，布线层12的特性阻抗出现偏差。
因此，在设计布线层12时，布线层12的位置受到制约。再者，在制造时，要求以高精度使布线层12与接地图案13的位置匹配。
发明内容
本发明的目的是提供一种缓和在设计时布线层的位置限制及在制造时布线层的位置匹配精度的布线电路基板。
(1)本发明的一种布线电路基板具有：绝缘层、在绝缘层的一面上形成的布线层和在绝缘层的另一面上形成的导体图案，导体图案上有规则地形成三角形状的多个开口部。
在该布线电路基板上，因为导体图案上形成多个开口部，所以布线层和导体图案相对的区域面积得以减少。因此，各布线层和导体图案之间的静电容量减少，布线层的特性阻抗变高。其结果是，即使在电路元件的输入输出阻抗高的情况下，也可使电路元件的输入输出阻抗和布线层的特性阻抗相匹配。这时，通过调整多个开口部的面积，可任意调整配线层的特性阻抗。
再者，因为开口部具有三角形状，所以即使在布线层相对于导体图案的位置错开的情况下，布线层和导体图案相对的区域面积的偏离也变小。由此，在设计时布线层的位置限制及在制造时布线层的位置对准精度得以缓和。
(2)多个开口部的各个也可均具有正三角形状。这时，用于得到相同静电容量的各开口部与各布线层的位置关系可有三种选择。因此，在设计时布线层配置的自由度得以增加。
(3)多个开口部的各个也可均有与布线层的方向不正交的三条边。这时，即使在布线层相对于导体图案的位置错开的情况下，布线层和导体图案相对的区域面积的偏离变得更小。由此，在设计时布线层的位置限制及在制造时布线层的位置对准精度得到更进一步的缓和。
(4)多个开口部的各个也可均有与布线层的方向成60°角度的一条边。这时，即使在布线层相对于导体图案的位置错开的情况下，布线层和导体图案相对的区域面积的偏离变得更小。由此，在设计时布线层的位置限制及在制造时布线层的位置对准精度得到更进一步的缓和。
(5)导体图案具有：相互平行的多个第1线状部；在邻接的第1线状部之间相对于第1线状部成第1角度且相互平行排列的多个第2线状部；以及在邻接的第1线状部之间相对于第1线状部成第2角度且相互平行排列的多个第3线状部，多个第2及第3线状部按照在邻接的第1线状部之间形成多个第1三角形及多个第2三角形的方式排列，第1三角形和第2三角形也可具有在绝缘层上相互旋转180°的形状。
这时，即使在布线层相对于导体图案的位置错开的情况下，布线层和导体图案相对的区域面积的偏离变为极小。由此，在设计时布线层的位置限制及在制造时布线层的位置对准精度得到充分缓和。
(6)多个第1线状部也可相互等间隔平行排列。这时，即使在布线层相对于导体图案的位置错开的情况下，布线层和导体图案相对的区域面积的偏离变为更小。由此，在设计时布线层的位置限制及在制造时布线层的位置对准精度得到更进一步的缓和。
(7)多个第2及第3线状部也可具有相同长度。这时，各开口部具有二等边三角形或正三角形。由此，用于得到相同静电容量的各开口部与各布线层的位置关系可至少有两种选择。因此，在设计时布线层配置的自由度得以增加。
(8)第1及第2角度也可为60°。这时，各开口部为正三角形状。由此，用于得到相同静电容量的各开口部与各布线层的位置关系可有三种选择。因此，在设计时布线层配置的自由度得到进一步增加。
(9)多个第1及第2三角形也可分别排列在相对于多个第1线状部正交的方向上。这时，即使在布线层相对于导体图案的位置错开的情况下，布线层和导体图案相对的区域面积的偏离变得更小。由此，在设计时布线层的位置限制及在制造时布线层的位置对准精度得到更进一步的缓和。
(10)多个第1线状部也可以相对于布线层成不是90°的第3角度排列。这时，即使在布线层相对于导体图案的位置错开的情况下，布线层和导体图案相对的区域面积的偏离变得更小。由此，在设计时布线层的位置限制及在制造时布线层的位置对准精度得到更进一步的缓和。
(11)第3角度也可为60°。这时，即使在布线层相对于导体图案的位置错开的情况下，布线层和导体图案相对的区域面积的偏离变得足够小。由此，在设计时布线层的位置限制及在制造时布线层的位置对准精度得到充分缓和。
利用本发明，即使在布线层相对于导体图案的位置错开的情况下，布线层和导体图案相对的区域面积的偏离变小。由此，在设计时布线层的位置限制及在制造时布线层的位置对准精度得以缓和。
附图说明
图1是本发明的一实施方式的柔性布线电路基板的平面图。
图2是图1的柔性布线电路基板的剖面图。
图3是现有的柔性布线电路基板的平面图。
图4是图3的柔性布线电路基板的剖面图。
具体实施方式
(1)实施方式
以下，参照附图说明本发明的一实施方式的柔性布线电路基板。
图1是本发明的一实施方式的柔性布线电路基板的平面图，图2是图1的柔性布线电路基板的剖面图。以下，将“柔性布线电路基板”简记为“布线电路基板”。
在图1中，将与例如由聚酰亚胺制成的基底绝缘层1的表面平行且相互正交的两个方向定义为X方向及Y方向。
如图1及图2所示，在基底绝缘层1的一面上形成在Y方向延伸的由铜等导体构成的多个布线层2。在基底绝缘层1的另一面上形成由铜等导体构成的接地图案3。
这里，在图1中，与基底绝缘层1的表面平行且相对于X方向及Y方向分别成规定角度θ的两个方向定义为X’方向及Y’方向。
如图1所示，接地图案3由一体形成的多条接地线101、102、103构成。多条接地线101以等间隔平行排列。
多条接地线102以等间隔平行排列于邻接的接地线101之间。再者，多条接地线103以相对于接地线102成规定角度的方式等间隔平行排列于邻接的接地线101之间。按照一条接地线102的一端连接着邻接的另一条接地线102的另一端的方式，形成各接地线103。
在本实施方式中，接地线102、103相对于接地线101分别成60°的角度。由此，接地线101、102、103形成正三角形状的开口部3a、3b。开口部3a和开口部3b在X-Y平面上具有180°旋转的形状。多个开口部3a在沿X’方向排列的同时，沿Y’方向排列。多个开口部3b在沿X’方向排列的同时，沿Y’方向排列。
如图2所示，以分别覆盖布线层2及接地图案3的方式，通过粘接剂层4，在基底绝缘层1的两面上形成例如由聚酰亚胺制成的覆盖绝缘层5。
这样，形成由基底绝缘层1、布线层2、接地图案3、粘接剂层4及覆盖绝缘层5形成的布线电路基板。
基底绝缘层1的厚度优选为5～80μm，更优选为10～50μm。
布线层2的宽度优选为10～2000μm，更优选为50～1000μm。再者，邻接的布线层2的间隔优选为20～1000μm，更优选为50～500μm。而且，布线层2的厚度优选为5～50μm，更优选为8～40μm。
接地线101、102、103各自的宽度分别优选为10～2000μm，更优选为50～1000μm。
接地图案3的厚度优选为5～50μm，更优选为8～40μm。再者，接地图案3的开口率优选为50～70％，更优选为55～65％。接地图案3的网眼大小M1优选为0.2～0.8mm，更优选为0.4～0.6mm。
网眼大小M1表示接地线101、102、103各中心线形成的正三角形一边的长度(参照图1)。
X方向和X’方向(接地线101)的角度θ优选为20～40°，更优选为25～35°，更进一步优选为28～32°。
作为布线电路基板的制造方法，可使用减法(subtractive)施工方法及半添加施工方法的任一种。再者，也可组合使用减法施工方法及半添加施工方法。
在本实施方式的布线电路基板中，因为接地图案3具有开口部3a、3b，所以布线层2和接地图案3相对的区域面积减少，静电容量减少。因此，布线层2的特性阻抗变高。其结果是：即使在电路元件的输入输出阻抗高时，也可使电路元件的输入输出阻抗和布线层2的特性阻抗相匹配。这时，通过调整开口部3a、3b的面积，也可任意调整布线层2的特性阻抗。
再者，因为接地图案3的开口部3a、3b具有三角形状，所以即使在布线层2的位置偏离X方向(正交于布线层2的方向)时，布线层2与接地图案3相对的区域面积的偏离也变小。
而且，因为多条接地线101以相对于X方向(正交于布线层2的方向)成规定角度θ倾斜的方式排列，所以即使在布线层2的位置偏离X方向时，布线层2和接地图案3相对的区域面积的偏离也会变得更小。其结果是：在设计时布线层2的位置限制及在制造时布线层2的位置对准精度得以缓和。
(2)权利要求的各构成要素和实施方式的各部分的对应
在上述实施方式中，基底绝缘层1相当于绝缘层，接地图案3相当于导体图案，接地线101相当于第一线状部，接地线102及接地线103的一方相当于第二线状部，接地线103及接地线102的另一方相当于第三线状部。
再者，开口部3a及开口部3b的一方相当于第1三角形，开口部3a及开口部3b的另一方相当于第2三角形。
(3)其它实施方式
开口部3a、3b优选具有正三角形状，也可为二等边三角形状或其它三角形状。
再者，在布线层2及接地图案3的表面上也可形成覆盖绝缘层5。
再者，布线层2上没有设置覆盖绝缘层5而是通过粘接剂层形成其它绝缘层，在其它绝缘层上也可形成与接地图案3相同的其它接地图案。这时，在其它接地图案上也可通过粘接剂层形成覆盖绝缘层。
基底绝缘层1及覆盖绝缘层5的材料不限于聚酰亚胺，也可使用聚对苯二甲酸乙二醇酯膜、聚醚腈膜、聚醚砜膜等其它绝缘材料。
布线层2及接地图案3的材料不限于铜，也可使用铜合金、金、铝等其它金属材料。
粘接剂层4可使用环氧类粘接剂、聚酰亚胺类粘接剂等。
在上述实施方式中，说明了将本发明使用于柔性布线电路基板的情况，但本发明也可适用于刚性布线电路基板等其它布线电路基板。
实施例
在实施例中，使用图1及图2实施方式的柔性布线电路基板，调查因布线层的位置错开而引起的布线层的特性阻抗的偏差情况。
在基底绝缘层1的一面上形成10个在Y方向上延伸的布线层2。布线层2的厚度为12μm，宽度为100μm。邻接的布线层2的间隔为100μm。
接地图案3的厚度为12μm，X’方向和X方向所成的角度θ及Y’方向和Y方向所成的角度θ均为30°。再者，网眼大小M1为0.5mm，接地图案3的开口率为60％。
(比较例)
在比较例中，使用图3及图4的现有的柔性布线电路基板，调查因布线层的位置错开而引起的布线层的特性阻抗的偏差情况。
在基底绝缘层11的一面上形成直线状延伸的10个布线层12。布线层12的厚度为12μm，宽度为100μm。邻接的布线层12的间隔为100μm。
接地图案13的厚度为12μm。再者，网眼大小M2(接地线201、202各中心线所形成的正方形的一边的长度)为0.5mm，接地图案13的开口率为60％。
(评价)
通过使用数字示波器的时域反射仪(时间区域反射率测定法)测定实施例及比较例的布线电路基板的所有布线层的特性阻抗。
实施例的布线层2的特性阻抗的最大值和最小值的差为10Ω以内。
比较例的布线层12的特性阻抗的最大值和最小值的差为20Ω以内。
这样，通过使接地图案3的开口形状为正三角形、规定角度θ为30度(布线层2和接地线101所成的角度为60°)，可知因布线层2和接地图案3的相对位置的错开而引起的布线层2的特性阻抗的偏差变小。因此，在设计时布线层2的位置限制及在制造时布线层2的位置对准精度得以缓和。

Claims (11)

1.一种布线电路基板，其特征在于，具有：
绝缘层、
在所述绝缘层的一面上形成的布线层、和
在所述绝缘层的另一面上形成的导体图案，
在所述导体图案上有规则地形成三角形状的多个开口部。
2.如权利要求1所述的布线电路基板，其特征在于，
所述多个开口部均具有正三角形状。
3.如权利要求1所述的布线电路基板，其特征在于，
所述多个开口部均有与所述布线层的方向不正交的三条边。
4.如权利要求1所述的布线电路基板，其特征在于，
所述多个开口部均有与所述布线层的方向形成60°角度的一条边。
5.如权利要求1所述的布线电路基板，其特征在于，
所述导体图案具有：
相互平行的多个第1线状部、
在邻接的第1线状部之间相对于所述第1线状部形成第1角度且相互平行排列的多个第2线状部、和
在邻接的第1线状部之间相对于所述第1线状部形成第2角度且相互平行排列的多个第3线状部，
所述多个第2及第3线状部按照在邻接的所述第1线状部之间形成多个第1三角形及多个第2三角形的方式排列，所述第1三角形和所述第2三角形具有在所述绝缘层上相互旋转180°的形状。
6.如权利要求5所述的布线电路基板，其特征在于，
所述多个第1线状部相互等间隔地平行排列。
7.如权利要求5所述的布线电路基板，其特征在于，
所述多个第2及第3线状部具有相同长度。
8.如权利要求5所述的布线电路基板，其特征在于，
所述第1及第2角度为60°。
9.如权利要求5所述的布线电路基板，其特征在于，
所述多个第1及第2三角形分别排列在相对于所述多个第1线状部正交的方向上。
10.如权利要求5所述的布线电路基板，其特征在于，
所述多个第1线状部排列为相对于所述布线层形成不为90°的第3角度。
11.如权利要求10所述的布线电路基板，其特征在于，
所述第3角度为60°。
CN200610076164.8A 2005-04-28 2006-04-26 布线电路基板 Active CN1856214B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-131308 2005-04-28
JP2005131308 2005-04-28
JP2005131308A JP3872084B2 (ja) 2005-04-28 2005-04-28 配線回路基板

Publications (2)

Publication Number Publication Date
CN1856214A true CN1856214A (zh) 2006-11-01
CN1856214B CN1856214B (zh) 2010-09-01

Family

ID=36999884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610076164.8A Active CN1856214B (zh) 2005-04-28 2006-04-26 布线电路基板

Country Status (6)

Country Link
US (1) US7473854B2 (zh)
EP (1) EP1720384B1 (zh)
JP (1) JP3872084B2 (zh)
CN (1) CN1856214B (zh)
AT (1) ATE483352T1 (zh)
DE (1) DE602006017141D1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473993A (zh) * 2009-07-13 2012-05-23 株式会社村田制作所 信号线路及电路基板
CN110024494A (zh) * 2016-11-30 2019-07-16 日东电工株式会社 布线电路基板及其制造方法
CN114786328A (zh) * 2022-05-23 2022-07-22 西安易朴通讯技术有限公司 多层印制电路板
CN114786328B (zh) * 2022-05-23 2024-04-30 西安易朴通讯技术有限公司 多层印制电路板

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124317A (ja) * 2006-11-14 2008-05-29 Toshiba Matsushita Display Technology Co Ltd フレキシブルプリント基板
US8256111B2 (en) * 2006-12-22 2012-09-04 Hon Hai Precision Industry Co., Ltd. Circuit board layout method
CN101207968B (zh) 2006-12-22 2011-11-09 鸿富锦精密工业（深圳）有限公司 电路板
EP2112871B1 (en) * 2008-04-22 2016-07-13 Hon Hai Precision Industry Co., Ltd. Circuit board with improved ground layer
CN101594732A (zh) * 2008-05-27 2009-12-02 鸿富锦精密工业（深圳）有限公司 电路板
JP4399019B1 (ja) * 2008-07-31 2010-01-13 株式会社東芝 電子機器、フレキシブルプリント配線板、およびフレキシブルプリント配線板の製造方法
EP2388868A4 (en) 2009-01-16 2014-09-17 Fujikura Ltd CONNECTOR AND CABLE ASSEMBLY
JP2012094646A (ja) * 2010-10-26 2012-05-17 Daisho Denshi Co Ltd 特性インピーダンスコントロール対応プリント配線基板
USD720310S1 (en) * 2011-06-17 2014-12-30 Soraa, Inc. Triangular semiconductor die
KR20130033868A (ko) * 2011-09-27 2013-04-04 삼성전기주식회사 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법
US8791371B2 (en) * 2011-11-28 2014-07-29 International Business Machines Corporation Mesh planes with alternating spaces for multi-layered ceramic packages
US8952263B2 (en) * 2012-08-10 2015-02-10 Eastman Kodak Company Micro-wire electrode pattern
US20140216790A1 (en) * 2013-02-05 2014-08-07 David P. Trauernicht Conductive micro-wire structure with offset intersections
US20140216783A1 (en) * 2013-02-05 2014-08-07 David P. Trauernicht Micro-wire pattern with offset intersections
TWI457055B (zh) * 2013-02-20 2014-10-11 Novatek Microelectronics Corp 軟性電路板及其接地線結構
US9536848B2 (en) * 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
JP6987700B2 (ja) * 2018-05-29 2022-01-05 京セラ株式会社 印刷配線板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855537A (en) 1987-09-25 1989-08-08 Kabushiki Kaisha Toshiba Wiring substrate having mesh-shaped earth line
JPH05152768A (ja) 1991-11-27 1993-06-18 Nec Corp 多層構造基板
JPH05343820A (ja) 1992-06-04 1993-12-24 Toshiba Corp マルチチップモジュール用回路基板
JPH06326476A (ja) 1993-05-13 1994-11-25 Sony Corp 多層配線基板
JPH07202359A (ja) 1993-12-30 1995-08-04 Sony Corp 回路基板
JPH07302979A (ja) 1994-05-10 1995-11-14 Toshiba Corp 多層配線基板
JP3267148B2 (ja) 1996-04-03 2002-03-18 富士通株式会社 多層プリント配線板及び携帯型無線通信装置
JPH11298149A (ja) 1998-04-09 1999-10-29 Sumitomo Metal Ind Ltd 多層配線基板
TW476229B (en) 1998-08-24 2002-02-11 Adv Flexible Circuits Co Ltd Circuit board having shielding plate with empty-hole opening pattern to control impedance and transmission time
JP3307597B2 (ja) 1998-09-30 2002-07-24 株式会社 アドテック 印刷配線装置
US6433286B1 (en) 2000-09-29 2002-08-13 Intel Corporation Method of making higher impedance traces on a low impedance circuit board
JP2003133659A (ja) 2001-10-19 2003-05-09 Kazunori Aoki 屈曲性能を具備した高周波用フレキシブルプリント配線板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473993A (zh) * 2009-07-13 2012-05-23 株式会社村田制作所 信号线路及电路基板
US8592687B2 (en) 2009-07-13 2013-11-26 Murata Manufacturing Co., Ltd. Signal line and circuit substrate
CN102473993B (zh) * 2009-07-13 2014-01-22 株式会社村田制作所 信号线路及电路基板
CN110024494A (zh) * 2016-11-30 2019-07-16 日东电工株式会社 布线电路基板及其制造方法
US11032913B2 (en) 2016-11-30 2021-06-08 Nitto Denko Corporation Wired circuit board and production method thereof
TWI746698B (zh) * 2016-11-30 2021-11-21 日商日東電工股份有限公司 配線電路基板及其製造方法
US11266024B2 (en) 2016-11-30 2022-03-01 Nitto Denko Corporation Wired circuit board and production method thereof
CN110024494B (zh) * 2016-11-30 2022-09-06 日东电工株式会社 布线电路基板及其制造方法
CN114786328A (zh) * 2022-05-23 2022-07-22 西安易朴通讯技术有限公司 多层印制电路板
CN114786328B (zh) * 2022-05-23 2024-04-30 西安易朴通讯技术有限公司 多层印制电路板

Also Published As

Publication number Publication date
DE602006017141D1 (de) 2010-11-11
EP1720384B1 (en) 2010-09-29
EP1720384A3 (en) 2007-11-21
EP1720384A2 (en) 2006-11-08
US20060246268A1 (en) 2006-11-02
CN1856214B (zh) 2010-09-01
ATE483352T1 (de) 2010-10-15
JP2006310545A (ja) 2006-11-09
US7473854B2 (en) 2009-01-06
JP3872084B2 (ja) 2007-01-24

Similar Documents

Publication Publication Date Title
CN1856214A (zh) 布线电路基板
CN1177329C (zh) 双向非固态阻抗受控的参考平面及其形成方法
CN1779966A (zh) 半导体器件
CN1348234A (zh) 小型天线
CN1951161A (zh) 区域阵列零件的共用通路退耦
CN1725982A (zh) 小型化超声换能器
CN1783446A (zh) 半导体器件的制造方法
CN1933697A (zh) 多层配线基板及其制造方法
CN1977365A (zh) 贯通基板、内插器以及贯通基板的制造方法
CN1866506A (zh) 半导体器件
CN101052266A (zh) 布线电路基板及其制造方法
CN1116654C (zh) 无线组件和无线插件
CN1866507A (zh) 多层互补式导线结构及其制造方法
CN1383353A (zh) 布线基板
CN1482677A (zh) 电子元件
CN1913140A (zh) 半导体器件
CN1291495C (zh) 半导体器件
CN1933139A (zh) 布线基板及其制造方法、以及半导体器件
CN101043033A (zh) 半导体集成电路装置
CN1421926A (zh) 多重布线板
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
CN1909225A (zh) 半导体装置及半导体芯片
CN1324668C (zh) 半导体装置及其制造方法
CN1540421A (zh) 半导体装置及其制造方法以及电子装置及其制造方法
EP2333831A1 (en) Packaging an electronic device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant