CN1860609A - 双稳态电阻值获得器件、其制造方法、金属氧化物薄膜及其制造方法 - Google Patents

双稳态电阻值获得器件、其制造方法、金属氧化物薄膜及其制造方法 Download PDF

Info

Publication number
CN1860609A
CN1860609A CNA2005800011575A CN200580001157A CN1860609A CN 1860609 A CN1860609 A CN 1860609A CN A2005800011575 A CNA2005800011575 A CN A2005800011575A CN 200580001157 A CN200580001157 A CN 200580001157A CN 1860609 A CN1860609 A CN 1860609A
Authority
CN
China
Prior art keywords
metal
layer
voltage
resistance value
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800011575A
Other languages
English (en)
Inventor
神好人
酒井英明
岛田胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of CN1860609A publication Critical patent/CN1860609A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/354—Introduction of auxiliary energy into the plasma
    • C23C14/357—Microwaves, e.g. electron cyclotron resonance enhanced sputtering
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

在下电极层(103)和上电极(105)之间夹着铁电层(104)。当在下电极层(103)和上电极(105)之间施加预定电压(DC或脉冲)从而改变铁电层(104)的电阻值，以便切换稳定的高电阻模式和低电阻模式时，获得存储操作。通过读取给上电极(105)施加预定电压时的电流值，可以很容易地进行读取操作。

Description

双稳态电阻值获得器件、其制造方法、金属氧化物薄膜及其制造方法
技术领域
本发明涉及一种双稳态电阻值获得器件及其制造方法以及金属氧化物薄膜及其制造方法。
背景技术
对广泛的多媒体信息社会的研究和发展、特别是实现无所不在的服务正在日益繁荣。尤其是，安装在网络设备或信息终端用以记录信息的器件(以下称为存储器)是很重要的关键性器件。安装在普遍存在的终端中的存储器需要执行高速操作、长期保持、耐环境、和低功耗。此外，甚至在断电状态下禁止被存储信息的任何擦除的功能，即非易失性是不可缺少的。
通常情况下，半导体器件广泛地用做存储器。广泛使用的存储器之一是DRAM(动态随机存取存储器)。DRAM的单位储存元件(下面将其称为存储单元)包括一个存储电容器和一个MOSFET(金属-氧化物-半导体场效应晶体管)。作为电数字信号的“导通”或“截止”，从位线提取对应被储存在被选存储单元的存储电容器中的电荷状态的电压，由此读出被储存的数据(S.M.Sze，“Physics of Semiconductor Devices”，John Wiley andSons，Inc.，1981，and Fujio Masuoka，”Applied Physics”，Vol.73，No.9，p.1166，2004)。
然而，在断电状态下，DRAM不能保持存储电容器的状态，并且被存储的信息被擦除。换言之，DRAM是易失性存储器件。另外，由于DRAM需要更新操作以重写数据，如公知的，因此工作速度很低。
作为甚至在断电状态下也具有防止数据易失的功能的非易失存储器，ROM(只读存储器)是公知的。然而，这种存储器不能擦除或改变记录的数据。作为可重写非易失存储器，已经研制了一种使用EEPROM(电可擦除可编程只读存储器)的闪烁存储器(日本专利特许公开No.8-031960，和Fujio Masuoka，”Applied Physics”，Vol.73，No.9，p.1166，2004)。闪烁存储器作为实际非易失存储器被用在各个领域中。
在典型的闪烁存储器的存储单元中，MOSFET的栅极部分具有叠栅结构，其包括具有控制栅极和浮动栅极的多个层。闪烁存储器能通过使用MOSFET的阈值根据被存储在浮栅中的电荷量而改变的现象来记录数据。
闪烁存储器的数据写操作是在如下现象基础上进行的：通过给漏区施加高电压而产生的热载流子在栅极绝缘膜的能垒上移动。当通过给栅极绝缘膜施加高场和输送F-N(Fowler-Nordheim)隧道电流而将电荷(一般为电子)从半导体基板注入到浮栅时，写入数据。通过给栅极绝缘膜在反方向施加高场，通过从浮栅除去电荷而擦除该数据。
闪烁存储器不需要更新操作，这与DRAM不一样。但是，由于使用了F-N隧道现象，因此写数据和擦除所需的时间比DRAM的长。此外，当重复进行数据写/擦除时，栅极绝缘膜退化。于是，一定程度上限制了写的次数。
作为不同于上述闪烁存储器的一种新非易失存储器，使用铁电物质的极化的铁电存储器(下面将其称为FeRAM(铁电RAM))或者使用铁磁物质的磁阻的铁磁存储器(下面将其称为MRAM(磁阻RAM)已经受到了大量的注意并得到广泛研究。FeRAM已经投入实际使用，因此如果可以解决各种问题的话，希望不仅代替便携式存储器，而且代替逻辑DRAM。
铁磁物质的例子是铁电氧化物(还称为铁电陶瓷)、以聚偏氟乙烯(PVDF)为代表的铁电聚合物、和铁电氟化物，如BaMgF4。在铁电氧化物和铁电氟化物中，由于原子的轻微偏移引起极化反向，所述原子的偏移引起极化。另一方面，在铁电聚合物中，由于单独的分子链旋转而产生极化反向，其基本的过程是被共价键连接的分子链的结构(键合形式)的变化。
铁电氧化物分为钙钛矿铁电物质，如BaTiO3和PbTiO3；假-钛铁矿铁电物质，如LiNbO3和LiTaO3；钨青铜(TB)铁电物质，如PbNb3O6和Ba2NaNb5O15；铋层构造的铁电物质(BLSF)，如SrBi2Ta2O9和Bi4Ti3O12；以及烧绿石铁电物质，如La2Ti2O7。
以聚偏氟乙烯(PVDF)为代表的铁电聚合物还包括P(VDF/TrFF)，即偏氟乙烯(PDV)和三氟乙烯的共聚物，并通过聚合物的聚合来制备。对于关于铁电物质的其它信息，参见由Tadashi Shiosaki CMC公司编辑的“Development and Application of Ferroelectrics Materials”。
在上述铁电物质当中，铁电氧化物主要用于FeRAM。铁电氧化物中，具有钙钛矿结构的铁电物质(以下称为钙钛矿铁电物质)和、特别是以Pb(Zr，Ti)O3(PZT)为代表的铅基铁电物质被广泛地使用。然而，使用含铅物质和铅氧化物受到工业安全和健康法的限制，因为涉及对环境系统的影响和环境负载的增加。因此，鉴于生态学和污染控制，它们在欧洲和美国受到限制。
在近年来需要减少环境负载的情况下，等效于铅基铁电物质的性能的非铅(无铅)铁电材料已经受到世界范围内的大量关注。尤其是，无铅钙钛矿铁电物质和铋层构造铁电物质(BLSF)被认为是最有前途的。实际上，这些材料中的极化量小于铅基铁电物质，并且在膜形成和处理期间仍然存在很多未解决的问题。
被希望代替闪烁存储器的FeRAM主要分为叠层存储器和FET存储器。叠层FeRAM还被称为1-晶体管/1-电容器FeRAM，根据结构将其分为如图127所示的具有叠层电容器的FeRAM、具有平面电容器的FeRAM和具有固体电容器的FeRAM。叠层FeRAM包括1-晶体管1-电容器FeRAM和通过堆叠两个1-晶体管1-电容器FeRAM从而稳定化操作而形成的2-晶体管/2-电容器FeRAM。
图127中所示的叠层FeRAM包括在半导体基板12701上的MOS晶体管，该MOS晶体管包括源12702、漏12703、和设置在栅极绝缘膜12704上的栅12705。包括下电极12711、由铁电物质构成的介质层12712和上电极12713的电容器连接到MOS晶体管的源12702。在图127中所示的例子中，电容器通过源极12706连接到源12702。漏极12707连接到漏12703。电流表连接到漏极12707。
这种结构具有因电流在源和漏之间(沟道12721)流动而通过检测由铁电物质构成的介质层12712的极化方向来提取“导通”或“截止”数据的功能。该结构具有非易失性，因为甚至在不施加的电压的情况下也可以保持铁电物质的极化。然而，在这种结构中，由于在数据读取时破坏了数据，因此数据必须被重写，因此速度很低。此外，由于被一个元件占据的面积很大，因此该结构不适用于增加集成度。
除了上述叠层FeRAM之外，还希望FET FeRAM作为下一代FeRAM。FET FeRAM还被称为1-晶体管FeRAM，根据结构将其分为：MFS(金属-铁电-半导体)FeRAM，其中设置铁电物质膜来代替MOSFET的栅极和沟道区中的栅极绝缘膜；MFMIS(金属-铁电-金属-绝缘体-半导体)FeRAM，其中铁电物质膜设置在MOSFET的栅极上；MFIS(金属-铁电-绝缘体-半导体)FeRAM，如图128所示，其中铁电物质膜设置在MOSFET的栅极和栅极绝缘膜之间(Koichiro Inomata，Shuichi Tahara，& YoshihiroArimoto，“MRAM Technology-from Fundamentals to LSIApplications”，SIPEC)。
在图128所示的MFIS中，源12802和漏12803设置在半导体基板12801上。由铁电物质构成的介质层12805设置在栅极绝缘膜12804上，而栅极绝缘膜12804设置在源和漏之间。栅极12806设置在介质层12805上。源电压通过源极12807施加于源12802。电流表通过漏极12808连接到漏12803。
在这个FeRAM中，铁电极化施加于MOSFET的操作。FeRAM具有通过极化状态产生其中直接在栅极绝缘膜12804之下的半导体表面中形成沟道12821的状态以及其中不形成沟道的状态、读取源和漏之间的电流以及提取作为电数字信号的“导通”或“截止”的状态的功能。
在FET FeRAM中，由于工作原理而可以进行非破坏性读取，这是因为甚至在读出数据时，铁电物质的极化量也不变。因此，希望高速操作。由于与1-晶体管/1-电容器FeRAM相比减小了占据面积，因此FET FeRAM在增加集成度上是有利的。实际上，在1-晶体管FeRAM当中MFIS FeRAM(图128)具有在铁电物质膜和半导体之间的栅极绝缘膜，为此，产生了极化减小场，以便删除铁电物质的极化量。
为了实现上述结构，在一般由非晶材料构成的绝缘膜上形成高质量高K介质膜。然而，通过使用下述已有膜形成方法难以在绝缘膜上形成具有高取向的铁电物质。为此，在通过常规技术制造的MFIS FeRAM中，因为极化减小场而不能保持极化，并且不能长时间保持数据。如果在半导体上形成的绝缘膜的质量很差，则铁电物质的极化量会由于电场产生的漏电流进一步减小。由于这些原因，用做存储器的当前MFIS FeRAM的操作的数据保持周期(数据寿命)大约为10天。这远不及商业需要。
在MEMIS FeRAM中，铁电物质可以形成在晶体金属电极(一般为Pt或SrRuO2)上。因此，由于铁电物质不必形成在绝缘膜上，这与MFISFeRAM结构不同，而可以形成高质量膜。然而，目前还没有人提出能在金属上稳定地形成铁电物质的方法。在这种情况下，由于因半导体上的绝缘膜产生的极化减小场而引起的极化下降而产生问题，因此不能进行长时间的数据保持。
在MFS FeRAM中，由于不必在半导体上形成绝缘膜，因此实际上可以避免因极化减小场引起的极化下降。然而，由于铁电膜形成方法如溶胶工艺或MOCVD需要高的膜形成温度，因此半导体的表面如Si被氧化或退化，导致在界面上产生氧化物膜或很多缺陷。如果氧化物膜(界面氧化物膜)因而形成在半导体和铁电物质之间的界面中，则产生极化减小场，与MFIS FeRAM一样。
如果没有界面氧化物而是在界面上形成大量缺陷级，则储存电荷的影响变得很大，并且不能进行准确的存储器操作。如果形成的铁电膜具有不良质量，则在膜中流动漏电流，并且极化特性不能长时间保持，正如在很多报道中指出的。
在上述FeRAM中，基板上的铁电氧化物的形成是很重要的。至今已经测试了各种形成设备和各种薄膜形成方法。其例子是包括溶胶工艺和MOD(金属-有机淀积)的CSD(化学溶液淀积)、MOCVD(金属-有机化学汽相淀积)或MOVPE、PLD(脉冲激光器淀积)、LSMCD(液体源雾化化学淀积)、EPD(电子-原子间致导电性淀积)、RF-溅射(还被称为RF溅射或磁控管溅射)、以及ECR溅射(电子回旋共振溅射)。
这些膜形成方法的主流是被称为溶胶工艺或MOD的CSD。在CSD中，通过在有机溶剂中溶解铁电物质的基体并在基板上重复地施加和烧结得到的溶液，由此形成膜。作为特性特征，具有相对大面积的铁电膜可以通过简单方法形成。如从很多协会报道的那样，CSD通过控制要施加的溶液的成分而可以形成具有任意组分的铁电膜。
然而，存在的问题是：由于要施加溶液的基板的不良的可湿性而不可能形成膜，并且用于制备溶液的溶剂可能保留在形成的膜中，因此不能获得高质量的膜。另外，在CSD中，烧结温度必须高于铁电膜的居里温度。如果不能很好地控制温度或环境，则根本不能获得高质量膜。
还测试了通过CSD以外的方法形成的铁电膜。例如，PLD已经引起人们注意，其中通过用强激光源如准分子激光器溅射铁电材料的靶，可以形成具有高质量的铁电膜。然而，在这种方法中，靶平面中的激光器照射部分的面积非常小，并且从小照射平面溅射和输送的材料具有大分布。为此，在PLD中，在在基板上形成的铁电物质的厚度或质量上形成大的面内分布。由于甚至在相同形成条件下性能也会变，因此在再现性方面还存在严重问题。
然而，这些性能适合于具体检查条件。组合方法作为通过使用上述性能检查膜形成性能的方法而引起人们的注意。然而，从工业角度看，能形成具有良好再现性的大面积膜的方法是最基本的。在工业上难以使用当前的PLD。
除了上述各种膜形成方法之外，溅射方法(下面将其简称为溅射)作为铁电膜形成方法已经大大引起人们的注意。溅射是一种有前途的膜形成设备/方法，因为既不用危险气体也不用有毒气体，并且淀积的膜可以具有相对良好的表面粗糙度(表面结构)。在溅射中，反应溅射设备/方法被看作是是用于获得具有化学计量成分的铁电膜的有前途的设备/方法，其中通过输送氧气或氮气防止了任何氧或氮缺陷。
在常规使用的RF溅射方法(常规溅射)中，使用化合物(烧结体)淀积铁电氧化物。然而，在常规溅射中，当使用氩气作为惰性气体和使用氧气作为反应气体来形成铁电氧化物时，在基板上的形成铁电膜中的氧没有被充分地捕获，因此不能获得具有高质量的铁电物质。
为此，在淀积铁电物质之后，必须通过使用炉子在氧气中进行被称为退火的热处理，来提高形成在基板上的铁电膜的质量。因此，在常规溅射中，增加了被称为退火的工艺，并且制造工艺变复杂了。在退火工艺中，由于进行控制来获得预定质量，因此必须严格地控制如温度等条件。此外，退火不可能取决于形成膜的材料。
改进溅射膜的质量的方法的一个例子是ECR(电子回旋共振)溅射。在这种方法中，通过ECR产生等离子体。用使用等离子体的发散磁场产生的等离子体流照射基板。同时，在靶和地之间施加高频或负DC电压。通过ECR产生的等离子体流中的离子被引入到靶上并与靶撞击，从而进行溅射，由此在基板上淀积膜。
在常规溅射中，在没有大约0.1Pa或更高气压的情况下不能获得稳定的等离子体。在ECR溅射中，在0.01Pa数量级的压力下获得稳定的等离子体。在ECR溅射中，由于通过使用高频或高负DC电压而由ECR产生的颗粒撞击靶，从而进行溅射，因此溅射可以在低压下进行。
在ECR溅射中，用ECR等离子体流照射基板并溅射颗粒。ECR等离子体流中的离子因发散磁场而具有10到几十eV的能量。此外，由于在气体用做分子流的这种低压下产生和传送等离子体，因此还可以保证到达基板的离子的离子流密度很高。因此，ECR等离子体中的离子给被溅射的材料颗粒提供了能量并进到基板上，而且促进材料颗粒和氧之间的键合反应。因此，淀积的膜的质量提高了。
作为ECR溅射的特性特征，可以在低基板温度下形成高质量膜。关于通过ECR溅射如何淀积高质量薄膜的进一步信息可例如参见日本专利No.2814416和2779997以及Amazawa等人的“J.Vac.Sci.Technol.”B 17，No.5，2222(1999)。由于其相对稳定的膜淀积速度，ECR溅射适合于形成极薄的膜，如栅极绝缘膜，同时很好地控制厚度。通过ECR溅射淀积的膜的表面结构在原子级数量级上是平坦的。因此，ECR溅射可以看作是有前途的方法，不仅可用于形成具有高介电常数的栅极绝缘膜，而且可用于形成上述FeRAM所需的铁电膜或金属电极膜。
在有些报道中，还检查了使用ECR溅射的铁电膜。例如，日本专利特许公开Nos.10-152397和10-152398以及Matsuoka等人的“J.Appl.Phys.”，76(3)，1768(1994)包括含有钡或锶的铁电物质的报道。Watazu等人的“Powder and Powder Metallurgy”，No.44，P.86，1997报道了Ba2NaNi5O15的制造。Masumoto等人的“Appl.Phys.Lett.”58，243(1991)。
前辈们尝试着通过考虑ECR溅射来选择形成由铁电材料构成的膜的条件，这与常规溅射相同。因此，即使在使用ECR溅射形成铁电膜时，也不能获得可适用于FeRAM的满意的铁电性。
在包围存储器的上述情况下，有人(日本专利特许公开No.7-263646)提出了一种技术，其中改变直接形成在半导体基板12901上的铁电层12902的电阻值，由此执行存储器功能，如图129所示，代替了通过铁电物质的极化量改变半导体的状态(形成沟道)来执行存储器。通过在电极12903和12904之间施加电压来控制铁电层12902的电阻值。
发明内容
本发明要解决的技术问题
在如图129中所示的专利参考文献6中提出的结构具有在半导体上的铁电层，这与直接位于上述MFS FeRAM的栅极之下的结构相同。因此，在图129所示的元件中，难以在半导体上形成高质量铁电层与MFSFeRAM的制造工艺中的最大挑战相同。此外，在半导体和铁电层之间形成半导体氧化物。可想而知，极化减小场或大量缺陷将大大影响其性能并且不能长时间保持数据。实际上，图129中所示的元件只能实现大约2分钟的保持时间。就是说，在大约1分钟内必须进行数据重写。
由于在半导体基板12901和铁电层12902之间的界面中产生的缺陷捕获(陷阱)了电子或空穴，因此假设发生了在图129所示的元件中看到的电流-电压滞后作用。在专利参考文献6中，具有涉及导电的少量载流子的材料是优选的，并且半导体基板12901是合适的。但是，由于采用了界面缺陷的载流子陷阱现象，因此捕获载流子的陷阱数量的增加产生漏电流并相应地缩短了数据保持时间。当在没有界面从而减少了漏电流的情况下将铁电层12902形成在半导体基板12901上时，没有发生载流子捕获，并且存储效果损失了。由于这种矛盾，图129所示的元件实际上不适合于长时间数据保持。
为了解决上述问已经做出了本发明，并且本发明的目的是提供一种使用金属氧化物获得稳定操作并且例如形成能更稳定地保持数据的存储器件的元件。
解决技术问题的手段
根据本发明的双稳态电阻值获得器件至少包括：第一金属氧化物层，它由至少含有两种金属的金属氧化物构成，形成在基板上并具有预定厚度；第一电极，它形成在第一金属氧化物层的一个表面上；以及第二电极，它形成在第一金属氧化物层的另一表面上。
在该双稳态电阻值获得器件中，可以在第一金属氧化物层的另一表面上设置与第二电极分开的第三电极。在这种情况下，通过由第一电极形成的栅极、由第二电极形成的源极和由第三电极形成的漏极可以构成3-端元件。
该双稳态电阻值获得器件还可至少包括：由金属氧化物构成的第二金属氧化物层，该第二金属氧化物层形成在基板上并具有预定厚度；以及设置在第二金属氧化物层上的第四电极，其中第四电极、第一金属氧化物层、第二金属氧化物层和第四电极可以按顺序串联连接。
该双稳态电阻值获得器件还可包括形成为与第一金属氧化物层的一个表面和另一表面中的至少一个表面接触的绝缘层。该双稳态电阻值获得器件还可包括形成为与第二金属氧化物层的一个表面和另一表面中的至少一个表面接触的绝缘层。该双稳态电阻值获得器件还可至少包括形成在基板上的非晶态的非晶层；多个元件，每个元件包括由晶体状态的导电材料构成并形成在非晶层上的第一电极、形成在第一电极上的第一金属氧化物层和形成在第一金属氧化物层上的第二电极；和由金属氧化物构成并形成在元件之间的非晶层上的隔离层，其中多个元件可通过隔离层隔离。在这种情况下，第一金属氧化物层和隔离层可整体地形成。
在该双稳态电阻值获得器件中，金属氧化物的电阻值根据在第一电极和第二电极之间输送的电信号而变化。例如，通过施加具有小于第一电压值的电压，使金属氧化物变为具有第一电阻值的第一状态，通过施加具有大于第二电压值并且极性不同于第一电压值的电压，使其变为具有不同于第一电阻值的第二电阻值的第二状态。或者，通过施加大于第一电压值的电压，使金属氧化物变为具有第一电阻值的第一状态，通过施加大于第二电压值并且在不大于第一电压的范围内的电压，使其变为具有大于第一电阻值的第二电阻值的第二状态。
在双稳态电阻值获得器件中，金属氧化物至少包括由至少第一金属和氧构成的基底层以及由第一金属、第二金属和氧构成的并分散在基底层中的多个细颗粒。此时，基底层必须只由第一金属、第二金属和氧构成，其中第二金属的含量与化学计量成分相比是较小的。基底层可含有第一金属、第二金属和氧的柱晶体。金属氧化物可包括处于柱晶体状态和非晶状态至少一种状态的金属氧化物单层，其设置成与基底层接触并由至少第一金属和氧构成。在金属氧化物单层中，与第一金属、第二金属和氧的化学计量成分相比，第二金属的含量较小。金属氧化物单层不含有细颗粒。第一金属是钛，第二金属是铋，基底层必须只处于非晶状态并由含有相对于化学计量成分为过量的钛的层构成。在双稳态电阻值获得器件中，金属氧化物可以是铁电物质。
在双稳态电阻值获得器件中，第一电极必须只由钌和铂中的至少一种构成并具有由单种材料构成的单层结构和由多种材料构成的多层结构中的至少一种结构。基板可以由导电材料构成。第一电极可以与基板相同。
根据本发明的双稳态电阻值获得器件制造方法是如下一种双稳态电阻值获得器件的制造方法，该双稳态电阻值获得器件至少包括：第一金属氧化物层，它由至少含有两种金属的金属氧化物构成，形成在基板上并具有预定厚度；第一电极，它形成在第一金属氧化物层的一个表面上；以及第二电极，它形成在第一金属氧化物层的另一表面上，该方法包括以下步骤：第一步骤，制造由以预定成分比输送的惰性气体和氧气构成的第一等离子体，向靶施加负偏置，所述靶至少由第一金属和第二金属构成，并由第一等离子体产生颗粒，从而撞击靶，产生溅射现象，和淀积靶材料，由此形成由含有第一金属、第二金属和氧的金属氧化物构成的第一金属氧化物层，其中第一等离子体是电子回旋共振等离子体，它们是通过电子回旋共振产生的，并从发散磁场接受动能，并且将基板加热到预定温度。
该双稳态电阻值获得器件制造方法还包括第二步骤，用由以预定成分比输送的惰性气体和反应气体构成的第二等离子体照射由金属氧化物构成的层的表面，其中第二等离子体必须只是通过电子回旋共振产生的电子回旋共振等离子体，并从发散磁场接受动能。在第一步骤中，基板优选被加热到不高于金属氧化物的居里温度的温度。控制由等离子体产生的离子能量的电压可以施加于基板。第一金属必须只是钛，第二金属必须只是铋。靶必须只是至少由第一金属、第二金属和氧构成。
根据本发明的金属氧化物薄膜至少包括基底层和多个微晶粒(例如，具有化学计量成分的微晶粒)，该基底层至少由第一金属和氧构成，所述微晶粒由第一金属、第二金属和氧构成并分散在基底层中。
根据本发明的金属氧化物薄膜形成方法包括如下步骤：制造由以预定成分比输送的惰性气体和氧气构成的第一等离子体，给靶施加负偏置，所述靶至少由第一金属和第二金属构成并使由第一等离子体产生的颗粒与靶撞击，产生溅射现象，并且在基板上淀积靶材料，由此在基板上形成金属氧化物薄膜，该金属氧化物薄膜至少包括至少由第一金属和氧构成的基底层以及多个细颗粒，所述细颗粒由第一金属、第二金属和氧构成并分散在基底层中，其中第一等离子体是通过电子回旋共振产生的电子回旋共振等离子体，并从发散磁场接受动能，而且将基板加热到预定温度。第一金属是钛，第二金属是铋。
发明的效果
如上所述，根据本发明，通过在第一金属氧化物层的一个表面上制备第一电极，在另一表面上制备第二电极，形成了元件，所述第一金属氧化物层由至少含有两种金属的金属氧化物构成并具有预定厚度。因此，可以提供能通过使用金属氧化物来获得稳定操作的元件，例如，可以形成能更稳定地保持数据的存储器件。
附图描述
图1A是表示根据本发明实施例的双稳态电阻值获得器件(铁电元件)的结构例子的剖面图；
图1B是表示图1A中所示的元件的一部分的剖面图；
图2是表示图1A中所示元件的电流-电压特性的曲线；
图3是表示图1A中所示的元件的数据保持的曲线；
图4A-4D是用于解释在制造图1A所示元件的步骤的示意图；
图5是表示ECR溅射设备的设置例子的示意剖面图；
图6是表示在使用ECR溅射形成Bi4Ti3O12时淀积速度相对于输送的氧的流速的变化的曲线；
图7A-7d表示通过用透射电子显微镜观察作为铁电层104的结构例子形成的薄膜的剖面获得的结果，其中图7A-7D是微型照片，图7a-7d是表示各个状态的示意图；
图8是表示在形成膜时的淀积速度和折射率相对于基板温度条件的变化的曲线；
图9是表示铁电层104的另一结构例子的示意剖面图；
图10A-10D是表示根据本发明实施例的另一铁电元件的结构例子的示意剖面图；
图11A-11E是表示根据该实施例的另一铁电元件的结构例子的示意剖面图；
图12A-12D是表示根据该实施例的又一铁电元件的结构例子的示意剖面图；
图13是表示根据该实施例的再一铁电元件的结构例子的示意剖面图；
图14是表示根据该实施例的另一铁电元件的结构例子的示意剖面图；
图15是表示通过观察将预定电压施加于图1所示元件的铁电层104以便流动预定电流，然后施加+0.5V的电压时流动的电流的值获得的结果的曲线；
图16是表示通过脉冲电压驱动图1所示元件的操作例子的时序图；
图17是表示通过图16所示驱动控制引起的电流值变化的曲线；
图18是用于解释图1所示元件的多级操作的示意图；
图19是用于解释图1所示元件的多级操作的示意图；
图20是用于解释图1所示元件的多级操作的示意图；
图21是表示在电极由另一金属材料构成时的电流-电压特性的曲线；
图22是表示在电极由另一金属材料构成时的电流-电压特性的曲线；
图23是表示在电极由另一金属材料构成时的电流-电压特性的曲线；
图24是表示在电极由另一金属材料构成时的数据保持的曲线；
图25A和25B分别是表示由含有至少两种金属的氧化物构成的铁电物质(薄膜)的一般电流-电压特性的曲线；
图26是表示介电击穿(击穿)的过程的曲线；
图27是表示具有预定厚度或更厚的铁电层104的电流-电压特性的曲线；
图28是用于解释通过用ECR等离子体辐射多个元件来执行EO过程的状态的示意图；
图29是表示在将+1V的电压施加于在+1.6V适度地变为低电阻状态的元件上时的元件的电阻值的变化的示意图；
图30是表示在上电极和下电极层之间施加预定电压(例如，1.2V)时的元件的电阻值的时间-速度变化的曲线；
图31是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图32A-32E是表示在制造图31中所示元件时的步骤的示意图；
图33是表示在图31所示元件的下电极层3101和上电极3106之间施加电压时的电流密度的变化的曲线；
图34是用于解释图31中所示元件的数据保持时间的示意图；
图35A-35D是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图36是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图37是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图38A-38C是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图39是表示电流密度与铁电层3104上的绝缘层3105的厚度和材料之间的关系的曲线；
图40A-40E是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图41是表示在下电极层3103和上电极3106之间流动的电流值与在电极之间施加用于电流检测的电压时测量到的电流之间的关系的曲线；
图42是表示通过脉冲电压驱动图31所示元件的操作例子的时序图；
图43是表示通过图42所示驱动控制的电流值的变化的曲线；
图44A和44B是用于解释图31所示元件用做控制电流的开关元件的情况的示意图；
图45是表示图31所示元件用做控制电流的开关元件时的控制序列的时序图；
图46是用于解释图31所示元件的多级操作的示意图；
图47是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图48A-48E是表示在制造根据本发明实施例的元件时的步骤的示意图；
图49是表示当在图47所示元件的下电极层4703和上电极4706之间施加电压时的电流的变化的曲线；
图50A-50D是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图51是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图52是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图53A-53C是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图54A-54E是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图55是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图56是示意性地表示通过用透射电子显微镜观察含有铋和钛并形成在硅基板上的金属氧化物层的剖面状态获得的结果的剖面图；
图57是示意性地表示通过用透射电子显微镜观察含有铋和钛并形成在钌电极层上的金属氧化物层的剖面状态获得的结果的显微照片；
图58是示意性地表示通过用透射电子显微镜观察含有铋和钛并形成在钌电极层上的金属氧化物层的剖面状态获得的结果的剖面图；
图59是表示具有多层结构的绝缘层的电特性的曲线；
图60是示意性地表示通过用透射电子显微镜观察含有铋和钛并经过绝缘层形成在钌电极层上的金属氧化物层的剖面状态获得的结果的显微照片，其中所述绝缘层是通过依次叠加五氧化钽层、二氧化硅层和五氧化钽层形成的；
图61是示意性地表示通过用透射电子显微镜观察含有铋和钛并经过绝缘层形成在钌电极层上的金属氧化物层的剖面状态获得的结果的剖面图，其中所述绝缘层是通过依次叠加五氧化钽层、二氧化硅层和五氧化钽层形成的；
图62是示意性地表示根据本发明实施例的使用金属氧化物层的元件的结构例子的剖面图；
图63A-63F是表示在制造图62所示功能元件时的步骤的示意图；
图64是表示当在图62所示元件的下电极层6203和上电极6207之间施加电压时的电流变化的曲线；
图65A和65B是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图66A和66B是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图67A和67B是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图68是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图69A-69E是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图70是示意性地表示根据本发明实施例的另一元件的结构例子的剖面图；
图71是用于解释图62所示元件的多级操作的示意图；
图72是表示图1A所示的元件的另一电流-电压特性的曲线；
图73是示意性地表示通过用透射电子显微镜观察作为铁电层104的结构例子形成的薄膜获得的结果的剖面的显微照片；
图74是表示图1A所示的元件的另一电流-电压特性的曲线；
图75是表示图31所示元件的另一电流-电压特性的曲线；
图76是表示呈现图75所示电流-电压特性的元件的数据保持的曲线；
图77是表示图1A所示元件的另一电流-电压特性的曲线；
图78是用于解释低电阻状态的示意图；
图79是用于解释低电阻状态的示意图；
图80是用于解释低电阻状态的示意图；
图81是用于解释低电阻状态的示意图；
图82是用于解释低电阻状态的示意图；
图83是用于解释低电阻状态的示意图；
图84是表示图1A所示元件的另一电流-电压特性的曲线；
图85是表示在脉冲驱动时图1A所示元件的另一电流-电压特性的曲线；
图86A-86C是示意性地表示根据本发明实施例的3-端元件的结构例子的示意剖面图和曲线；
图87是表示当通过栅极8603施加不同的栅极电压时在源极8605和漏极8606之间流动的电流的变化的曲线；
图88是表示通过栅电压引起的每个导通和截止状态下的变化的示意图；
图89是表示在施加+1V栅电压以设置截止状态、然后在源和漏之间施加的读取电压从0V升高到0.2V时流动的电流状态的曲线；
图90A-90D是用于解释在制造图86A和86B所示3-端元件时的步骤的示意图；
图91是表示根据本发明实施例的另一3-端元件的结构例子的示意剖面图；
图92A和92B是表示根据本发明实施例的另一3-端元件的结构例子的示意剖面图；
图93A和93B是表示根据本发明实施例的另一3-端元件的结构例子的示意剖面图；
图94是表示在给栅极8603施加DC栅电压时的金属氧化物层8604的电流-电压特性的曲线；
图95是用于解释具有预定脉冲宽度并施加于图86A和86B所示3-端元件的预定脉冲电压的状态的示意图；
图96是表示在预定次数施加具有预定脉冲宽度的预定脉冲电压时每一次从源-漏路径读取的电流值的变化的曲线；
图97A和97B是表示根据本发明实施例的3-端元件的结构例子的示意剖面图；
图98A-98E是用于解释在制造图97A和97B所示3-端元件时的步骤的示意图；
图99是表示根据本发明实施例的另一3-端元件的结构例子的示意剖面图；
图100A和100B是表示根据本发明实施例的另一3-端元件的结构例子的示意剖面图；
图101是表示通过脉冲电压驱动图97A和97B所示3-端元件的操作例子的时序图；
图102A和102B是表示根据本发明实施例的另一3-端元件的结构例子的示意剖面图；
图103A-103E是用于解释在制造图102A和102B所示3-端元件时的步骤的示意图；
图104是表示根据本发明实施例的另一3-端元件的结构例子的示意剖面图；
图105A和105B是表示根据本发明实施例的另一3-端元件的结构例子的示意剖面图；
图106A和106B是表示根据本发明实施例的另一3-端元件的结构例子的示意剖面图；
图107A-107F是用于解释制造图106A和106B所示3-端元件的步骤的示意图；
图108是表示根据本发明实施例的另一3-端元件的结构例子的示意剖面图；
图109A和109B是表示根据本发明实施例的另一3-端元件的结构例子的示意剖面图；
图110是表示根据本发明实施例的存储元件的结构例子的示意剖面图；
图111是表示读和写操作的时序图；
图112A-112F是用于解释在制造图110所示存储元件的步骤的示意图；
图113A和113B是表示根据本发明实施例的另一存储元件的结构例子的示意剖面图；
图114A-114C是表示根据本发明实施例的另一存储元件的结构例子的示意剖面图；
图115A-115F是表示根据本发明实施例的另一存储元件的结构例子的示意剖面图；
图116是表示在DC电压施加于位电极11005时的存储层11006的电流-电压特性的曲线；
图117是用于解释具有预定脉冲宽度并施加于图110所示存储元件的预定脉冲电压的状态的示意图；
图118是表示在预定次数施加具有预定脉宽的预定脉冲电压时每一次从电极-电极路径读取的电流值的变化的曲线；
图119A-119F是表示在制造元件隔离结构时的步骤的示意图；
图120是表示根据本发明实施例的元件隔离结构例子的剖面图；
图121A-121E是用于解释在制造根据本发明实施例的元件隔离结构的步骤的示意图；
图122是表示基板温度和形成的金属氧化物层的状态之间的关系的示意图；
图123是表示当将来自电源的电压施加于下电极层103和上电极136之间时获得的结果和通过电流表测量在施加电压时流动的电流的曲线；
图124是表示当将来自电源的电压施加于下电极层103和上电极136之间时获得的结果和通过电流表测量在施加电压时流动的电流的曲线；
图125是表示根据本发明实施例的另一元件隔离结构的结构例子的剖面图；
图126A-126E是用于解释在制造根据本发明实施例的另一元件隔离结构时的步骤的示意图；
图127是表示常规元件的结构例子的示意图；
图128是表示常规元件的结构例子的示意图；和
图129是表示常规元件的结构例子的示意图。
具体实施方式
下面参照附图介绍本发明的实施例。图1A是表示根据本发明实施例的双稳态电阻值获得器件的结构例子的示意剖面图。图1B是部分剖面图。下面将介绍使用呈现铁电性能的金属氧化物层(铁电层104)的铁电元件的应用。图1A所示元件包括在基板101上的例如单晶硅构成的绝缘层102、下电极层103、含有例如Bi和Ti并具有大约30-200nm的厚度的铁电层104以及上电极105。
基板101可以由半导体、绝缘体、和导电材料如金属中的任意一种构成。当基板101由绝缘材料构成时，可以省略绝缘层102。当基板101由导电材料构成时，可以省略绝缘层102和下电极层103。在这种情况下，由导电材料构成的基板101用做下电极。
下电极层103和上电极105必须只由过渡金属构成，包括贵族金属，如铂(Pt)、钌(Ru)、金(Au)、和银(Ag)。下电极层103和上电极105可以由化合物构成，如过渡金属的氮化物、氧化物或氟化物，如氮化钛(TiN)、氮化铪(HfN)、钌酸锶(SrRuO2)、氧化锌(ZnO)、氧化铟锡(ITO)或氟化镧(LaF3)，或者通过叠置这些物质形成的复合膜。
铁电层104由铁电氧化物构成。铁电层104必须只由例如具有钙钛矿结构的材料、具有假-钛铁矿结构的材料、具有钨青铜结构的材料、具有铋层结构的材料或具有烧绿石结构的材料构成。其例子为BaTiO3、Pb(Zr，Ti)O3、(Pb，La)(Zr，Ti)O3、LiNbO3、LiTaO3、PbNb3O6、PbNaNb5O15、Cd2Nb2O7、Pb2Nb2O7、Bi4Ti3O12、(Bi，La)4Ti3O12、和SrBi2Ta2O9。
铁电层104由例如含有至少两种金属并一般呈现铁电性能的氧化物、氮化物或氟化物等材料构成。还包括根据膜厚条件不呈现铁电性能的状态。下述的“铁电物质”还表示含有至少两种金属并一般呈现铁电性能的金属化合物。
下面将介绍图1A和1B所示铁电元件的详细例子。例如，下电极层103是厚度为10nm的钌膜。铁电层104是厚度为40nm的Bi4Ti3O12膜。上电极105由金构成。基板101和绝缘层102的结构不限于上述结构，如果对电特性没有影响，还可以适当地选择任何其它材料。
下面将详细介绍铁电层104。如图1B的放大图所示，通过在基底层141即含有相对于Bi4Ti3O12的化学计量成分为过量的钛的层中分散多个粒径大约为3-15nm的Bi4Ti3O12晶体的微晶粒142，形成铁电层104。这是通过使用透射电子显微镜进行观察来确认的。基底层141可以是铋含量几乎为零的TiOx。换言之，基底层141由含有两种金属的金属氧化物构成，并且在所述金属氧化物中一种金属的含量比化学计量成分小。图1B是表示铁电层104的适当状态的示意剖面图。
根据使用铁电层104的铁电元件，可以实现保持两个状态的功能元件，如后面所述的。下面将介绍图1A和1B所示的铁电元件的特性。通过在下电极层103和上电极105之间施加电压来研究特性。当在下电极层103和上电极105之间施加来自电源的电压时，并且通过电流表测量施加电压时流动的电流，获得如图2所示的结果。参见图2，纵坐标表示通过电流值除以面积获得的电流密度。
下面将说明图2和图1A和1B所示铁电元件的工作原理。这里所述的电压值和电流值只是在实际元件中测量的例子。因此，该现象不限于下列数值。其他数值也可以根据在元件中实际使用的每个膜的材料和厚度以及其他条件进行测量。
图2表示当施加于上电极105的电压在正方向从0增加、在负方向减小和最后再次返回到0时铁电层104中流动的电流值的滞后特性。当施加于上电极105的电压在正方向从0V逐渐增加时，在铁电层104中流动的正电流相对较小(在0.1V时为大约为0.014A/cm2)。
当电压超过0.5V时，正电流值开始急剧增加。电压增加到大约1V之后，正电压减小。即使在电压从1V减小到大约0.7V时，正电流值还进一步增加。当电压低于大约0.7V时，电流值也开始减小。此时，与前种状态相比，正电流容易流动。电流值在0.1V时大约为1.3A/cm2(是前电流值的100倍)。当施加的电压返回到0时，电流值也变为0。
接着，负电压施加于上电极105。在这个状态下，当负电压很低时，相对大的负电流根据前述滞后特性而流动。当施加的负电压变化到高达大约-0.5V时，负电流急剧开始减小。即使施加的负电压变化到大约-1V，负电流值也继续减小。最后，施加的负电压从-1V减小到0V，负电流值也一起进一步减小并返回到0。在这种情况下，负电流几乎不流动并且在大约-0.1V时大约为-0.035A/cm2。
在铁电层104中流动的电流的上述滞后特性可以看作是由于铁电层104的电阻值根据施加于上电极105的电压而变化引起的。当施加具有预定幅度或更高的正电压VW1时，铁电层104变为“低电阻状态”(数据“1”)，在这个状态下电流容易流动。当施加具有预定幅度的负电压VW0时，铁电层104变为“高电阻状态”(数据“0”)，在这个状态下电流几乎不流动。
铁电层104具有两个稳定状态，即低电阻状态和高电阻状态。每个状态保持不变，除非施加具有预定幅度或以上的上述正或负电压。VW1的值大约为+1V。VW0的值大约为-1V。高电阻状态与低电阻状态的电阻比大约为10到100。当采用通过电压切换铁电层104的电阻的上述现象时，通过图1A和1B所示铁电元件可以实现能进行非破坏性地读取操作的非易失功能元件。
当使用DC电压时，按照以下方式执行图1A所示的铁电元件的存储操作。首先，施加具有幅度VW1或更高的正电压，从而将铁电层104变为低电阻状态。这种顺序对应在存储器中写数据“1”。可以通过在读取电压VR时测量电流值JR1来读出数据“1”。选择如此小的值作为VR是很重要的，以便获得足够的电阻比并且不引起状态转变(在上述例子中为大约0.1V)。因此，可以在不破坏低电阻状态的情况下，即数据“1”，多次进行读取操作。
另一方面，当施加具有幅度VW0或更高的负电压时，铁电层104变为高电阻状态，从而可以写数据“0”。可以通过在读取电压VR(JR1/JR010到100)下测量电流值JR0而读出这个状态。当不激励电极时，铁电层104具有保持每个状态的非易失性。这个元件还可以用做控制电流的开关元件。
图3表示图1A所示铁电元件的数据保持特性。例如，正电压VW1施加于上电极105，从而改变铁电层为低电阻状态(数据“1”)，如图2所示。然后，施加读取电压VR，并且测量电流值JR1。接着，向上电极105施加负电压VW0，以便将铁电层变为高电阻状态，从而写数据“0”。之后，在每个预定时间将读取电压VR施加于上电极105，并且测量电流值JR0。铁电元件的ON/OFF比可以用值JR1/JR0表示。图3绘出了沿着纵坐标的JR1/JR0值，并表示通过上述测量获得的值JR1/JR0的时间-速度变化。
计算的ON/OFF比趋于随着时间逐渐减小，但是落入可以充分进行数据辨别的范围内。1000分钟之后，通过图3中的点表示的计算结果从外推线(虚线)预测的，ON/OFF比大约为21。甚至在这个点上也可以进行辨别。显然，图1A所示的铁电元件具有至少1000分钟的保持时间。在上述实施例中，施加DC电压。然而，甚至通过施加具有适当宽度和幅度的脉冲电压也可以获得相同的效果。
下面将介绍图1A所示铁电元件的制造方法的例子。下面将介绍使用ECR等离子体溅射形成每个薄膜的方法。然而，本发明不限于此，当然还可以使用任何其它膜形成技术或方法。
如图4A所示，制备p型硅基板101，硅基板101具有在主平面上的(100)平面取向和1-2Ωcm的电阻率。用硫酸和过氧化氢溶液、纯水和氟化氢溶液的混合溶液清洗基板101的表面并干燥。在清洗过和干燥过的基板101上形成绝缘层102。在形成绝缘层102时，采用上述ECR溅射设备和纯硅(Si)作为靶。以Si-O分子形式处于金属模式的绝缘层102通过使用氩(Ar)作为等离子体气体和氧气的ECR溅射形成在基板101上，从而其厚度恰好覆盖其表面。
例如，Ar气体以20sccm的流速输送到等离子体产生室中，该产生室的内部压力设置在10-5Pa数量级。该内部压力设置在大约10-3到10-2Pa。输送2.45GHz(大约500W)的微波和0.087T的磁场，从而设置电子回旋共振条件，由此在等离子体产生室中产生Ar等离子体。注意sccm是流速的单位并表示在0℃和1大气压力下的流体在1分钟内流动1cm3。T(tesla)是磁通密度的单位，1T＝10000高斯。
通过磁性线圈的发散磁场将通过上述方法产生的等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率从高频电源输送到设置在等离子体产生室的出口处的硅靶。当Ar离子撞击硅靶时，产生溅射现象，从而溅射Si颗粒。从硅靶溅射的Si颗粒与从等离子体产生室输出的等离子体和输送的并被等离子体激活的氧气一起到达基板101的表面并被激活的氧氧化成二氧化硅。利用上述工艺，可以在基板101上形成由二氧化硅构成并具有例如大约100nm厚度的绝缘层102。
绝缘层102确保了绝缘，从而在电压施加于后来要形成的下电极层103和上电极105之间时防止电压泄漏到基板101并影响所希望的电特性。例如，通过利用热氧化法氧化硅基板的表面形成的氧化硅膜可用做绝缘层102。如果能保证绝缘性，绝缘层102可以由除了氧化硅以外的任何其它绝缘材料构成。绝缘层102的厚度不必总是为100nm，可以是更小或更大。在通过ECR溅射形成绝缘层102的上述过程中，基板101不加热。但是，可以在形成膜的同时加热基板101。
利用上述方式形成绝缘层102之后，用纯钌(Ru)做靶，利用同样的ECR溅射在绝缘层102上形成钌膜，由此形成下电极层103，如图4B所示。下面将详细介绍Ru膜的形成。在使用Ru靶的ECR溅射设备中，例如，将形成在其上的硅基板加热到400℃。将作为稀有气体的Ar气以例如7sccm的流速输送到等离子体产生室中。此外，以例如5sccm的流速输送Xe气，以便设置等离子体产生室的内部压力为例如10-2到10-3Pa数量级。
给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生Ar和Xe的ECR等离子体。通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的钌靶。发生溅射现象，从而从钌靶溅射Ru颗粒。从钌靶溅射的Ru颗粒到达基板101上的绝缘层102的表面上并淀积。
利用上述工艺，可以在绝缘层102上形成具有例如大约10nm的厚度的下电极层103(图4B)。在电压施加于下电极层103和后来要形成的上电极105之间时，下电极层103能将电压施加于铁电层104。如果可以保证导电性，下电极层103可以由除了钌以外的任何其它材料构成。下电极层103可以由铂构成。形成在二氧化硅上的铂容易剥离，这是公知的。为了防止这种剥离，通过在铂层下面插入钛层、氮化钛层或钌层来形成层叠结构。下电极层103的厚度不必总是10nm，也可以更小或更大。
如上所述，在通过ECR溅射法形成Ru膜时，基板101被加热到400℃。然而，基板不必总是被加热。但是，如果基板不加热，则钌与二氧化硅的粘接性变低，并且膜可能剥离。为了防止剥离，优选在加热基板的同时形成该膜。
用上述方式形成下电极层103之后，使用氩(Ar)作为等离子体和氧气以及通过氧化物烧结体(Bi-Ti-O)形成的靶，通过ECR溅射在下电极层103上形成铁电层104，使其厚度达到恰好覆盖其表面的程度，如图4C所示，其中所述烧结体中Bi与Ti的比为4∶3。
下面将详细介绍铁电层104的形成。将基板101加热到300-700℃。将作为稀有气体的Ar气以例如20sccm的流速输送到等离子体产生室中，从而设置例如10-3到10-2Pa的数量级的压力。在这个状态下，给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生ECR等离子体。
通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的烧结体靶。当Ar颗粒与烧结体靶撞击时，发生溅射现象，从而溅射Bi颗粒和Ti颗粒。
从烧结体靶溅射的Bi颗粒和Ti颗粒与从等离子体产生室输出的ECR等离子体和被输出的ECR等离子体激活的氧气一起到达被加热的下电极层103的表面并被激活的氧氧化。以例如1sccm的流速与Ar气体分开地输送用做反应气体的氧(O2)气体，如下面所述的。尽管烧结体靶含有氧，但是通过输送氧可以防止氧在淀积膜中的任何缺乏。利用通过ECR溅射形成的上述膜，可以形成厚度例如为大约40nm的铁电层104(图4C)。
通过用惰性气体和反应气体的ECR等离子体辐射形成的铁电层104来改进膜质量。作为反应气体，不仅可以使用氧气，而且可以使用氮气、氟气、或氢气。还可以对绝缘层102的形成进行膜质量改进。铁电层104可以在300℃或更低的低基板温度下形成，然后在适当的气体气氛例如氧气氛中退火(热处理)，从而大大改进膜的性能。
用上述方式形成铁电层104之后，在铁电层104上形成由Au构成并具有预定面积的上电极105，如图4D所示，由此获得根据本实施例的使用由金属氧化物薄膜形成的层的元件。上电极105可以通过公知的移去法和利用电阻加热真空淀积进行的金淀积形成。上电极105可以由其它金属材料或导电材料构成，例如Ru、Pt、或TiN。当使用Pt时，粘接性很差，并且膜可能剥落。因此，必须使用如Ti-Pt-Au等结构并在该结构上执行构图工艺如光刻或移去，将上电极105形成为具有预定面积的电极。
通过ECR溅射进行的上述层形成可以通过使用图5所示的ECR溅射设备来进行。下面将介绍图5所示的ECR溅射设备。ECR溅射设备包括处理室501和与处理室501连通的等离子体产生室502。处理室501与真空泵设备(未示出)连通。真空泵设备对处理室501和等离子体产生室502进行抽真空。固定作为膜形成靶的基板101的基板固定器504设置在处理室501中。基板固定器504可以利用倾斜/旋转机构(未示出)倾斜预定角度并旋转。当基板固定器504倾斜和旋转时，可以提高膜面内均匀性和淀积材料的阶梯覆盖率。
环形靶505围绕处理室501的开口区域，其中从等离子体产生室502将等离子体输送到所述处理室501。靶505设置在由绝缘体构成的容器505a中。靶505的内表面暴露于处理室501的内部。高频电源522通过匹配单元521连接到靶505，从而可以施加例如13.56MHz的高频。如果靶505由导电材料构成，则可以施加负DC电压。当从上侧观察时，靶505可以不是圆形的，而是多边形。
等离子体产生室502与真空波导506连通。真空波导506通过石英窗507连接到波导508。磁性线圈(磁场形成装置)510设置在等离子体产生室502周围并位于等离子体产生室502的上部。微波产生单元、波导508、石英窗507和真空波导506形成微波供给装置。模式转换器可以设置在波导508的中途。
下面将介绍图5所示的ECR溅射设备的操作例子。处理室501和等离子体产生室502被抽真空到10-5-10-4Pa。从惰性气体供给单元511输送作为惰性气体的氩气，并且从反应气体供给单元512输送反应气体，如氧气，从而将等离子体产生室502的内部压力设置为大约10-3-10-2Pa。在这个状态下，通过磁性线圈510在等离子体产生室502中产生0.0875T的磁场。然后，将2.45GHz的微波通过波导508和石英窗507输送到等离子体产生室502中，从而产生电子回旋共振(ECR)等离子体。
通过来自磁性线圈510的发散磁场使ECR等离子体在基板固定器504的方向上形成等离子体流。在产生的等离子体中，电子穿过靶505并被磁性线圈510产生的发散磁场吸引到基板101的一侧，从而用电子辐射基板101的表面。同时，ECR等离子体中的正离子被吸引到基板101的一侧，以中和电子的负电荷，即，减弱电场，从而用正离子辐射形成的层。在颗粒辐射期间，有些正离子与电子键合，从而形成中性粒子。
在图5所示的薄膜形成设备中，通过波导508将从微波产生单元(未示出)输送的微波临时分支并通过石英窗507将其连接到位于等离子体产生室502一侧的上部的真空波导506上。利用这种结构，可以防止来自靶505的散射颗粒粘接到石英窗507上，并可以大大延长运行时间。
下面更详细地介绍作为通过ECR溅射形成的铁电层104的Bi4Ti3O12膜的性能。本发明人小心地和重复地观察使用ECR溅射形成的Bi4Ti3O12膜，并发现通过输送的氧的温度和流速可以控制要形成的Bi4Ti3O12膜的成分。在这种溅射膜形成中，采用铋和钛的成分比为4∶3的氧化物烧结体靶(Bi4Ti3Ox膜)。图6是表示在通过使用ECR溅射形成Bi4Ti3O12膜时淀积速度相对于输送氧的流速的变化的曲线。图6表示在将单晶硅作为基板时和基板温度设置为420℃时的结果。
从图6明显看出，存在对应0-0.5sccm的低氧流速的范围、对应0.5-0.8sccm的氧流速的范围和对应0.8sccm或以上的氧流速的范围。对于这个特性，通过透射电子显微镜进行感应耦合等离子体(ICP)原子发射光谱分析和剖面观察，以便具体地检查形成的膜。作为检查的结果，当氧流速低到0-0.5sccm时，形成几乎不含有Bi而只是含有Ti-O的晶体膜，尽管Bi-Ti-O烧结靶用做靶205。这个氧范围将给定义为氧范围A。
当氧流速低到0.8到3sccm时，形成具有Bi4Ti3O12化学计量成分的微晶或柱晶体的膜。这个氧范围将给定义为氧范围C。当氧流速为3sccm或以上时，形成大比例Bi的膜，并且该成分与Bi4Ti3O12的化学计量成分偏离。这个氧范围将被定义为氧范围D。当氧流速是0.5-0.8sccm时，形成具有在氧范围A和氧范围C之间的中间特性的膜。这个氧范围将被定义为氧范围B。
还不知道输送氧的流速的四个范围之间的成分变化。这是在通过利用ECR溅射、使用Bi-Ti-O烧结体靶形成Bi4Ti3O12膜时的特性特征。当考虑这些范围而控制膜形成时，可以获得具有所期望的成分和质量的膜。从其他严格测量结果还确信使获得的膜一定程度上呈现铁电性的膜形成条件是实现化学计量成分的氧范围C。
下面将参照图7A-7d介绍在各个氧流速条件下形成的Bi4Ti3O12薄膜的状态，即在图6所示的氧范围A中的α、在氧范围B中的β以及在氧范围C中的γ。图7A-7d表示通过用透射电子显微镜观察形成的薄膜的剖面获得的结果。图7A-7D是显微照片，图7a-7d是表示各个状态的示意图。在对应0氧流速的条件α下，整个膜是由柱晶体形成的，如图7A和7a所示。当通过EDS(能量分散X-射线光谱仪)分析在条件α下形成的薄膜的元件的成分时，这个膜由氧化钛构成并不含铋。
在对应0.5sccm氧流速β的条件下，形成的薄膜包括两层，即，相对于Bi4Ti3O12的化学计量成分含有过量钛的金属氧化物单层144和相对于Bi4Ti3O12的化学计量成分含有过量钛的基底层141，如图7B和7b所示。具有大约3-15nm粒径的Bi4Ti3O12晶体的多个微晶粒142分散在基底层141中，基底层141是非晶的。
在对应1sccm的条件γ下，将微晶粒142分散在基底层141中，如图7C和7c所示。基底层141和金属氧化物单层144含有很少的铋。图7C所示的显微照片表示与图1B相同的状态。上述状态是在膜形成的温度为420℃时获得的。图7D和7d表示在氧流速为1sccm但是膜形成的温度条件不同时形成的膜的观察结果，如后面所述。
通过ECR溅射形成的Bi4Ti3O12膜的性能还取决于膜形成温度。图8表示相对于基板温度的淀积速度和折射率的变化。图8表示对应于图6所示的氧范围A、氧范围C和氧范围D的氧流速的淀积速度和折射率的变化。如图8所示，淀积速度和折射率都相对于温度变化。
折射率在所有氧范围A、C和D中都表现相同。更具体地说，在高到大约250℃的低温范围内，折射率小到大约为2，并表示非晶态的特性。在从300-600℃的中间温度范围内，折射率大约为2.6，即接近于在文献中报道的大小。显然进行了Bi4Ti3O12的结晶。关于这些数值的进一步信息，例如参见Yamaguchi等人的“Jpn.J.Appl.Phys.”，第37号，第5166页(1988)。
然而，在大于大约600℃的温度范围内，折射率很高，并且表面结构形态(表面粗糙度)很大。好象结晶性变化。温度低于Bi4Ti3O12的居里温度(675℃)。然而，如果在膜形成期间在基板表面上辐射的ECR等离子体输送能量，从而增加基板温度并产生晶体的退化，如氧缺陷，上述结果没有矛盾。至于淀积速度对温度的关系，氧范围呈现具有相同趋势的行为。更具体地说，高达大约200℃，淀积速度与温度一起增加。然而，在从大约200℃到300℃的范围内，淀积速度急剧下降。
当温度达到大约300℃时，淀积速度达到600℃恒定，淀积速度在氧范围A中大约为1.5nm/min，在氧范围C中大约为3nm/min，和在氧范围D中大约为1.5nm/min。从上述结果看出，适合于形成Bi4Ti3O12晶体膜的温度落入折射率接近于体的范围内，并且淀积速度恒定，即，300-600℃。
铁电层104的状态根据膜形成时的上述温度条件而改变。当在氧流速条件下将膜形成温度设置为高到450℃以便获得图7C所示的状态时，在具有大约20-40nm尺寸(粒径)的Bi4Ti3O12柱晶体的多个柱晶体部分143中观察具有大约3-15nm尺寸的微晶粒142，如图7D和7d所示。在此状态下，柱晶体部分143对应于图7C合图7c所示的基底层141。在图7所示的所有膜中，通过XRD(X射线衍射)测量Bi4Ti3O12的(117)轴的峰值。在通过透射电子显微镜进行的上述观察中，通过微晶粒142的电子衍射确信它们具有Bi4Ti3O12的(117)面。
一般情况下，呈现铁电性的材料在居里温度或更高温度不保持结晶性，从而不呈现铁电性。例如，铁电材料如含有Bi、Ti和氧的Bi4Ti3O12的居里温度为大约675℃。为此，在大约600℃或以上的温度下，从ECR等离子体提供的能量也增加，并且容易产生氧缺陷。因此结晶性变坏，并且难以出现铁电性。
通过X射线扩散分析发现在上述温度范围(450℃)中的氧流速C下形成的Bi4Ti3O12膜是(117)-取向膜。在这些条件下形成的Bi4Ti3O12膜具有大约100nm的厚度，获得超过2MV/cm的足够击穿电压。如上所述，当在图6或8所示的范围内通过ECR溅射形成Bi4Ti3O12膜时，可以控制膜的成分和性能。
在铁电层104中，还观察到图9所示的状态。图9所示的铁电层104具有多层结构，包括含有相对于Bi4Ti3O12的化学计量成分为过量的钛的金属氧化物单层144以及其中分散了多个微晶粒142的基底层141。通过用透射电子显微镜观察也确信了图9所示的状态，如在图1B和7所示的状态那样。铁电层104的上述状态根据其上要形成铁电层104的下层的状态、膜形成温度和膜形成中的氧流速而变化。例如，当在由金属材料构成的下层上以对应图8所示的β的氧流速下形成膜时，获得图7B或9所示的状态。
如上所述，在观察微晶粒的膜形成条件范围内，基底层具有非晶状态或含有柱晶体。在任何情况下，微晶粒的状态是相同的，并且观察到的微晶粒具有大约3-15nm的尺寸。其中观察微晶粒的铁电层104具有两个稳定状态，即，低电阻状态和高电阻状态。在具有图7A和7a所示状态的薄膜中，两个状态相当差。
根据具有图1B、7B-7d和9所示的状态的金属氧化物薄膜，可以实现具有保持状态的功能的铁电元件，如参照图2所述的。当通过上述ECR溅射形成膜时，通过在图6所示的氧范围B或C内形成的膜获得这个特性。至于图8所示的膜形成温度条件，可以在淀积速度减小和稳定化的温度范围内形成具有上述特性的薄膜，并且折射率增加并稳定在大约2.6。
前面已经以含有双金属即铋和钛的氧化物为例进行了介绍。通过含有至少两种金属和氧的任何其它金属氧化物薄膜可以获得保持两个状态的特性。当具有化学计量成分的多个微晶粒分散在含有至少两种金属和氧并且其中一种金属的含量比化学计量成分小的层中时，可以出现参照图2介绍的特性。
例如，如果在其中一种金属的含量比化学计量成分小的层中分散具有化学计量成分的多个微晶粒，甚至由BaTiO3、Pb(Zr，Ti)O3、(Pb，La)(Zr，Ti)O3、LiNbO3、LiTaO3、PbNb3O6、PbNaNb5O15、Cd2Nb2O7、Pb2Nb2O7、(Bi，La)4Ti3O12、或SrBi2Ta2O9制成的金属氧化物薄膜也可以获得与上述实施例相同的功能和效果。此外，对于含有双金属如铋和钛的氧化物，当通过在金属氧化物薄膜中掺杂镧(La)或锶形成(La，Bi)TiO或(Sr，Bi)TiO时，可以可变地控制每个电阻值的状态。
在上述例子中，硅基板上的每个绝缘膜、绝缘层上的下电极层、和下电极层上的铁电层是通过ECR溅射形成的。然而，形成每层的方法不限于ECR溅射。例如，将要形成在硅基板上的绝缘层可以通过热氧化或CVD(化学汽相淀积)或常规溅射法来形成。
下电极层可以通过任何其它膜形成法如EB淀积、CVD、MBE、IBD或热淀积来形成。铁电层还可以通过上述MOD、常规溅射法、或PLD来形成。然而，当采用ECR溅射时，可以很容易地获得平坦和优异的绝缘膜、金属膜和铁电膜。
这些层可以使用一种设备在不将结构卸载到大气中的情况下通过连续工艺来形成，其中所述设备通过真空传送室连接到处理室，从而实现ECR溅射，以分别形成各层。用这种设备，将要被处理的基板可以在真空中传送，因此防止它受到干扰如水粘接的影响。因此，可以提高膜质量和性能。
在存储器中同时储存多个数据的阵列元件被称为“集成”。集成元件的度被称为集成度。图1A所示的结构非常简单，并且与常规存储单元相比可以大大增加集成度。对于DRAM、SRAM或基于MOSFET的闪烁存储器，它们必须保证栅、源和漏区，近年来已经有人指出其对集成的限制。然而，图1A所示的元件采用了简单结构并因此能在不受到集成上的电流限制的影响的情况下增加集成度。
本发明的基本思想是用两个电极夹着铁电层104，如图1A所示。利用这种结构，当在两个电极之间施加预定电压(DC或脉冲)从而改变铁电层的电阻值和切换高电阻状态和低电阻状态时，可以实现存储器功能。
例如，如图10A所示，可以采用绝缘基板101a，并且可以采用叠层下电极层103a和103b。如图10B所示，可以采用绝缘基板101a，并且可以在下电极层103上设置接触电极103c。如图10C所示，可以采用绝缘基板101a，并且可以采用叠层上电极105a和105b。如图10D所示，可以采用叠层下电极层103a和103b以及叠层上电极105a和105b。
如图11A所示，可以采用由玻璃或石英构成的绝缘基板1101。利用这种结构，本发明可以适用于例如容易处理的玻璃基板。在这种情况下，如图11B所示，可以在基板1101中形成通孔，从而形成栓塞，并且在基板1101的下表面(与形成下电极层103的表面相反的面)上形成电接触。由于具有在632.8nm波长下测量的大约2.6折射率的铁电层104是光学上透明的，因此图11A和11B所示的结构可以适用于显示器。当铁电层104形成得如此厚以至于在10-200nm范围内，从而产生干扰颜色，可以获得有色状态的视觉效果。
如图11C所示，可以采用例如由金属构成的导电基板1111。如图11D所示，可以形成接触基板1111的下电极1102，并且可以在其上设置铁电层1103和上电极1104。在图11D所示的结构中，可以在基板1111和上电极1104之间施加预定的电信号。
如图11E所示，可以在金属板1121上设置铁电层1112和上电极1113。在这种结构中，金属板1121用做下电极层。利用图11E所示的结构，其中构成元件形成在具有高导热性的金属板1121上，可以获得较高的冷却效果，并且可以获得稳定的元件操作。
由于铁电层104、1103或1111很厚，因此电流几乎不流动，并且电阻增加。当使用电阻值的变化来实现存储器时，低电阻状态和高电阻状态的每个状态中的电阻值是很重要的。例如，当铁电层104、1103或1112变得很厚时，低电阻状态下的电阻值增加。由于难以保证高S/N比，因此存储器的状态难以确定。另一方面，当铁电层104、1103或1112变得很薄时，并且漏电流占主要地位时，存储信息难以保持，并且高电阻状态下的电阻值减小。因此难以保证高S/N比。
因此，铁电层104、1103或1112优选具有最佳厚度。例如，当考虑漏电流的问题时，铁电层104、1103或1112必须只具有至少10nm的厚度。当考虑低电阻状态下的电阻值时，铁电层104、1103或1112优选比300nm薄。在通过本发明人进行的实验中，在铁电层104、1103或1112的厚度为30-200nm时可以保证存储操作。
在上述说明中，以一种铁电元件作为例子。然而，多个铁电元件可以排列并集成，如后面所述的。例如，如图12A所示，公共下电极层602和铁电层603形成在绝缘基板601上。彼此隔开预定距离的多个上电极604形成在铁电层603上。就是说，多个铁电元件与多个上电极604相对应排列。当例如考虑导电性来设置对应上电极604的元件之间的距离时，可以希望稳定操作。
如图12B所示，公共下电极层602可以形成在绝缘基板601上，并且各包括铁电层613和上电极614的多个元件可以排列在下电极层602上。例如，当形成金属氧化物薄膜并通过使用如RIE、ICP刻蚀或ECR刻蚀等方法处理时，可以形成独立的铁电层613。当通过这种方式分离元件时，可以进一步缩小它们之间的距离，并且可以使集成度更高。
如图12C所示，每个元件的铁电层613的侧表面可以用绝缘侧壁615覆盖。如图12D所示，多个铁电层613可以对应这些元件形成，并且可以形成绝缘层625，以便填充彼此隔开的多个铁电层613的侧面上的空间。当对应这些元件分开形成的多个铁电层613之间的部分用绝缘体覆盖时，可以减少这些元件之间的漏电流，并且可以增加它们的稳定性。
如图13所示，排列根据本发明实施例的多个元件。更具体地说，在X方向排列n个元件，在Y方向排列m个元件。X方向总线连接到下电极层，Y方向总线连接到上电极。具有选择信号开关功能的处理器单元连接到X和Y方向总线中的每个上。利用这种结构，可以实现能随机存取每个元件的存储器。
例如，如图14的透视图所示，排列各包括下电极801、铁电层802和上电极803的元件。Y方向总线812公共地连接到每列的下电极801上，X方向总线811公共地连接到每行的上电极803上。当预定电压施加于在选择元件中交叉的X方向总线811和Y方向总线812时，如上所述，可以写或读出数据。在这种结构中，存储单元可以只通过具有上述结构的铁电元件构成，而不使用任何存储单元选择晶体管。因此，可以增加集成度。
铁电层104的电阻值的变化还可以由电流控制。观察当预定电压施加于铁电层104从而使预定电流流动，然后施加+0.5V的电压时流动的电流值。如图15所示，向铁电层104施加1×10-5A的电流之后观察到的电流值几乎为0A。向铁电层104施加高达1×10-4A的电流之后观察到的电流值大约为0.02A或以下。
相反，向铁电层104施加1×10-4A或以上的电流之后观察到的电流值急剧变为0.7A。从这一点明显看出，铁电层104的电阻也随着流到它的电流而变化。就是说，存在代表高电阻状态和低电阻状态的两个电阻值。因此，图1、10、11、或12所示铁电元件可以通过电压和电流来驱动。
铁电层104中的电阻变化还可以通过脉冲电压来控制。例如，测量当给前级的上述元件施加+0.3V的DC电压时流动的电流值，如图16所示。电压或电流施加于下电极层103和上电极105之间。接着，测量当在上电极105和下电极层103之间施加一次具有10μs宽度的-4V脉冲电压、然后施加+0.3V的DC电压时流动的电流的值。测量当在上电极105和下电极层103之间施加四次具有10μs宽度的+5V脉冲电压、然后施加+0.3V的DC电压时流动的电流的值。
测量当在上电极105和下电极层103之间施加一次具有10μs宽度的-4V脉冲电压、然后施加+0.3V的DC电压时流动的电流的值。然后，测量当在上电极105和下电极层103之间施加四次具有10μs宽度的+5V脉冲电压、然后施加+0.3V的DC电压时流动的电流的值。这些测量重复预定次数。之后，测量当在上电极105和下电极层103之间施加10次具有1μs宽度的-4V脉冲电压、然后施加+0.3V的DC电压时流动的电流的值。测量当在上电极105和下电极层103之间施加100次具有1μs宽度的+5V脉冲电压、然后施加+0.3V的DC电压时流动的电流的值。最后，测量当在上电极105和下电极层103之间施加100次具有100μs宽度的-3V脉冲电压、然后施加+0.3V的DC电压时流动的电流的值。
上述脉冲电压施加之后测量的电流值如图17所示那样变化。如图17所示，在初始状态下，获得代表10-5A或以下的电流值的高电阻状态。当施加一次具有10μs宽度的-4V脉冲电压时，该状态变为代表10-5A或以上的电流值的低电阻状态。此外，当在这个状态下施加四次具有10μs宽度的+5V脉冲电压时，获得代表10-5A的电流值的高电阻状态。这表示在施加正电压脉冲或负电压脉冲时，铁电层104的电阻值改变。因此，例如，当施加正电压脉冲或负电压脉冲时，可以执行存储操作，以使元件的存储状态从“导通”状态变为“截止”状态或者从“截止”状态变为“导通”状态。
能改变铁电层104的电阻状态的电压脉冲的电压和时间可以根据情况而变。例如，当施加四次具有10μs宽度的+5V电压脉冲以设置高电阻状态，并且施加10次具有1μs宽度的-4V短脉冲时，该状态可以变为低电阻状态。当在这个状态下施加100次具有1μs宽度的+5V短脉冲时，该状态变为高电阻状态。当在这个状态下施加100次具有100μs宽度的-3V低电压脉冲时，该状态变为低电阻状态。
根据图1所示的铁电元件，也可以进行多级存储操作。例如，在当DC电压施加于上电极105和下电极层103之间时的电流-电压特性中，当改变正侧施加电压时，低电阻状态变为不同的低电阻状态，如图18所示。在图18中，在图18所示读取电压下的电流值在施加高达0.5V电压之后的低电阻状态、施加高达1.0V电压之后的低电阻状态、和施加高达1.5V电压之后的低电阻状态之间变化。可以实现能具有对应各个状态下的读取电压下的电流值的三个状态(三个值)“0”、“1”、和“2”的存储器。
根据图1所示的元件，通过脉冲电压值的差值可以实现多级存储器。如图19所示，每次将具有预定脉宽的预定脉冲电压施加预定次数，在由三角形表示的点上在-0.2V的读取电压上读出电流值。然后，如图20所示，获得三个状态(三个值)“0”、“1”和“2”。在本例中，存储器通过状态“2”来复位。
下面将介绍适用于图1所示元件的每个电极的其它金属材料。首先介绍以下情况，其中图1所示的铁电元件中铁电层104与其接触的下电极层103由铂构成。在这种情况下，下电极层103是通过从绝缘层102的一侧依次叠加钌和铂形成的多层膜。下电极层103可以是通过从绝缘层102的一侧依次叠加钛和铂形成的多层膜。当钌或钛层设置在绝缘层102的一侧上时，与绝缘层102的粘接性增加。
铁电层104形成为与由铂构成的下电极层103接触的铁电元件具有图21所示的电流-电压特性。图21表示当施加于上电极105的电压在正方向从0增加、返回到0、在负方向减小和最后再次返回到0时在铁电层104中流动的电流的值的滞后特性。当施加于上电极105的电压在正方向上从0V逐渐增加时，在铁电层104中流动的正电流相对较小(高电阻状态)。
当电压超过1V时，正电流值开始急剧增加。电压增加到大约1.6V时，正电压减小到大约0.5V或以下的电压值。然后，电流值开始减小(低电阻状态)。此时，与上述高电阻状态相比，正电流容易流动。在0.2V时电流值为大约50μA。当施加的电压返回到0时，电流值也变为0。
接着，将负电压施加于上电极105。在这个状态下，当负电压很低时，根据前面的滞后特性，相对大的负电流流动。当施加的负电压变化到大约-0.3V时，负电流开始急剧减小。当施加的负电压改变为大约-0.4V时，负电流值继续减小并返回到0。之后，即使施加于上电极105的电压变为高达大约-0.1V并然后返回到0V，也只有很少的电流流动。
如上所述，即使使用由铂构成的下电极层103，铁电层104也具有两个稳定状态，即，低电阻状态和高电阻状态。每个状态保持不变，除非施加具有预定幅度或以上的上述正或负电压。因此，即使图1所示铁电元件的下电极层103由铂构成，通过图1所示铁电元件也可以实现能进行非破坏性地读取操作的非易失功能元件。
接下来介绍其中在图1所示铁电元件中铁电层104与其接触的下电极层103由氮化钛构成的情况。在这种情况下，下电极层103由氮化钛单层膜形成。其铁电层104形成为与由氮化钛构成的下电极层103接触的铁电元件具有图22所示的电流-电压特性。
当下电极层103由氮化钛构成，并且施加于上电极105的正电压从0V增加到VW0时，保持高电阻状态，如图22中的被填充的圆圈所示。当施加于上电极105的正电压增加到比VW0高的VW1时，该状态变为由图22中的开口圆圈表示的低电阻状态。
如上所述，即使使用由氮化钛构成的下电极层103，铁电层104也具有两个稳定状态，即，低电阻状态和高电阻状态。每个状态保持不变，除非施加具有预定幅度或以上的上述正或负电压。因此，即使图1所示铁电元件的下电极层103由氮化钛构成，通过图1所示铁电元件也可以实现能进行非破坏性地读取操作的非易失功能元件。
接下来介绍如下情况：其中在图11所示的铁电元件中形成在由石英构成的绝缘基板1101上的下电极层103由钌构成，并且上电极105由氮化钛构成。当由氮化钛构成的上电极105形成在铁电层104上时，获得图23所示的电流-电压特性，其呈现与图21中相同的趋势。因此，即使上电极105由氮化钛构成，铁电层104也具有两个稳定状态，即，低电阻状态和高电阻状态。每个状态保持不变，除非施加具有预定幅度或以上的上述正或负电压。
因此，即使图11A所示铁电元件的上电极105由氮化钛构成，通过图11A所示铁电元件也可以实现能进行非破坏性地读取操作的非易失功能元件。甚至在具有上述结构的铁电元件中，也可以长时间保持每个状态，如从图24明显看出的。
一般情况下，Bi4Ti3O12晶体是具有假-钛铁矿结构的铋层结构的铁电物质。当膜厚减小到40nm或更小时，由于大漏电流流动，因此看不到清晰的铁电性，如公知的。甚至在本实施例的铁电层(金属氧化物薄膜)中，其由Bi4Ti3O12构成并具有图1B所示的结构，当膜厚为40nm或以下时，大电流流动(测量值)，并且看不到清晰的铁电性。相反，当金属氧化物薄膜的厚度超过40nm时，在膜形成之后在刚开始的状态下流动的电流(测量值)变得很小，并且稍微能看到铁电性。
当漏电流(测量值)如此小以至于观察到铁电性时，图1所示的铁电层104的金属氧化物薄膜呈现图25A所示的电流-电压特性。现在将介绍图25A所示的状态。当在0A下电压为0V的初始状态下施加正DC电压时，正电流开始流动。流动的电流的值首先中度地增加。当施加+4V或更高的电压时，电流值变大。在+5.3V下有+2.5nA的电流流动。
然后施加的电压从这个状态减小。与初始值的电流-电压特性不同，该特性表示不流动电流的趋势。这是因为电压扫描(sweep)和减小，储存在电容器之间的电荷量随着时间减小，并且这个减小作为负位移电流出现。因此，这里测量的漏电流等于通过将上述位移电流加到在该膜中实际流动的漏电流上得到的值。例如，当电压减小到+4V时，只有大约+0.1nA的电流流动，与电压增加时(+1nA)不一样。当施加的电压减小到0V时，有-0.5nA的电流流动。
当进一步施加负电压时，例如，在-4V有大约-2.3nA的负电流流动，并且在-5.3V有大约-2.8nA的电流流动。当负电压在正方向扫描从而使其接近于0时，与前种情况相反的位移电流流动。由于除了实际流过该膜的漏电流之外，上述正位移电流被视为漏电流，因此获得与电压在负方向扫描时观察到的电流-电压特性不同的电流-电压特性。例如，在-4V只流动大约-0.5VnA的电流。即使施加的电压设置为0V，也有+1nA的正电流流动。
如上所述，当漏电流很小时，位移电流的行为占主要地位。为此，继续观察由电压扫描方向不同(电压增加或减小)引起的电流-电压特性的变化。然而，发生这种现象是因为电容器之间的电荷量的时间速度变化作为正或负位移电流出现的，其中所述正或负位移电流根据扫描方向变化。因此，当电压扫描变慢时，不出现这种现象。例如，当在与上述相同的元件中在不同扫描速度测量电流-电压特性时，该特性变化，如图25B所示。如从图25B明显看出的，当扫描速度很低时，电流-电压特性由于扫描方向的不同而大大变化。当通过进一步减小扫描速度来执行准-静态扫描时，获得相同的电流-电压特性，并只观察到在膜中实际流动的漏电流的特性。
只观察到与图25A所示的电流-电压特性相同的现象是因为根据电压扫描变化的正或负位移电流叠加在膜中实际流动的漏电流上。这种现象的产生与元件的电阻的变化(在该膜中实际流动的漏电流的值的变化)无关并且在包括一般铁电性的介质电容器中可以观察到。电流-电压特性的这种变化在理论上当然不能用做存储器操作。
正如一般公知的，具有高击穿电压的绝缘膜或铁电膜通过施加高于5V的高电压而引起介质击穿。例如，下面介绍其中给由具有高击穿电压的铁电物质构成并具有例如200nm或更厚的厚度的铁电薄膜施加高电压的情况。如图26所示，即使施加的电压增加到+15V，只有大约10-9a的非常小的电流流动。然而，当施加更高的电压时，电流急剧流动，产生介质击穿(击穿)，从而破坏薄膜本身。为此，大电流总是在引起介质击穿的薄膜中流动，因而不能获得具有两个或更多个电阻值的状态。
与上述铁电物质的特性相反，当厚度大约为40nm时，如图1B、7和9所示的“通过在含有相对于Bi4Ti3O12的化学计量成分为过量的钛的基底层中分散具有大约3-15nm粒径的多个微晶粒形成的金属氧化物薄膜(铁电层104)”呈现图27所示的电流-电压特性。在通过ECR溅射形成铁电层104之后并形成如图4D所示元件的初始阶段，如参照图4A-4D和5所示的，该元件呈现高击穿电压，即使施加高达14V的电压，也只有大约10-9A的非常小的电流流动。
当施加高于15V的电压时，电流急剧流动，与图26所示的特性相同。当在施加高电压从而很容易地流动电流之后将负电压施加于铁电层104时，大约-10-2A的电流流动。然而，如果施加的负电压为大约-2V，则突然地设置没有流动电流的高电阻状态。当从这个状态施加正电压时，获得正高电阻状态下的电流-电压特性。电流值在大约+2.5V时突然增加，从而设置正高电阻状态。这与图21所示的特性相同。
如上所述，当在具有高击穿电压的膜形成初始状态下将大约+15V的高电压施加于具有大约40nm或以上的厚度的铁电层104时，获得如图2所示的特性电流-电压特性。将用于将膜形成初始状态改变为呈现电阻改变特性的状态的初始过程称为EO(电取向)过程。当根据本实施例形成得较厚并保证高击穿电压的金属氧化物薄膜经受EO过程时，获得上述特性，并且可以实现铁电元件。
在上述EO过程中，高于10V的电压施加于该元件。为此，当与半导体元件一体地形成图1所示的元件并对其进行EO过程时，半导体元件可能被破坏。为了抑制这种情况，使用ECR等离子体执行EO过程。在例如ECR等离子体设备中，等离子体流可以通过发散磁场产生，并且可以用能量为20-30eV的等离子体流辐射被处理的基板。在垂直于等离子体流发散方向的截面中，等离子体流具有从中心到周边的能量分布，因为磁场的分布被反射。
可以通过发散磁场的发散度将这个能量分布控制在几eV和几十eV之间，从而可以在中心和周边之间产生几V到几十V的电压差。因此，当连接到图1所示元件的下电极层103的互连的一端暴露于等离子体流的周边部分，并且上电极105暴露于等离子体流的中心部分时，用于EO过程所需的电压可以通过由等离子体流中的分布产生的电位差而施加于两个电极之间。例如，当用主要含有Ar的等离子体辐射元件时，可以在1sec到几十sec的短时间内进行EO过程。
当如上所述使用等离子体时，可以对多个元件执行EO过程，如图28所示。图28表示用ECR等离子体流辐射其上通过如图12A所示的公共铁电层603上的多个上电极604集成多个元件的器件从而执行EO过程的状态。当将由ECR等离子体流的分布产生的电位差控制到超过多个元件的EO过程所需的电位差的值，被集成在器件上的多个元件可以执行EO过程。
可以通过改变电压施加时间来控制切换(改变)铁电层104的电阻值的电压值，如图29所示。图29是表示当给在+1.6V时适当地改变为低电阻状态的元件施加+1V电压时的元件的电阻值的变化的示意图。参见图29，横坐标表示元件的电压施加时间，纵坐标表示元件的电阻值。当施加正常工作电压1.6V时，元件可以在短时间tu内(大约150ms)变为低电阻状态。即使施加稍微低于正常工作电压的1V电压，通过延长施加时间到tL2(大约3.7sec)也可以使该元件变为低电阻状态。如上所述，当通过控制电压施加时间来改变工作电压时，该元件可以作为存储器被驱动。
可以用如下方式进行多级操作。下面参照图30介绍多级存储器(三元)操作。图30表示在上电极和下电极层之间施加预定电压(例如，1.2V)时的元件的电阻值的时间速度变化。例如，当改变在上电极和下电极层之间连续施加预定电压的时间时，可以获得两个电阻状态。如图30所示，当从高电阻状态在t1sec(例如250ms)内施加电压时，该状态可以改变为低电阻状态1(数据“1”)。当在较长时间t2内施加电压时，该状态变为低电阻状态2(数据“2”)。在电压-1.2V时该状态可以变为高电阻状态(数据“0”)，从而使该元件复位。通过将电压施加时间从复位状态改变为t1和t2可以实现三元存储器。
下面参照附图介绍本发明的另一实施例。图31是示意性地表示根据本发明另一实施例的双稳态电阻值获得器件的结构例子的剖面图。下面将介绍采用表现铁电性金属氧化物薄膜(铁电层3104)的铁电元件的适用。图31所示的元件包括在由例如单晶硅构成的基板3101上形成绝缘层3102、下电极层3103、铁电层3104、绝缘层3105和上电极3106。基板3101可以由半导体、绝缘体和导电材料如金属中的任何一种材料构成。当基板3101由绝缘材料构成时，绝缘层3102可以省略。当基板3101由导电材料构成时，绝缘层3102和下电极层3103可以省略。在这种情况下，由导电材料构成的基板3101用做下电极。
下电极层3103和上电极3106必须只由过渡金属构成，包括贵族金属，如铂(Pt)、钌(Ru)、金(Au)和银(Ag)。下电极层3103和上电极3106可以由化合物构成，如过渡金属的氮化物、氧化物或氟化物，如氮化钛(TiN)、氮化铪(HfN)、钌酸锶(SrRuO2)、氧化锌(ZnO)、氧化铟锡(ITO)或氟化镧(LaF3)，或者通过叠置这些物质形成的复合膜。
绝缘层3105必须只由二氧化硅、氮氧化硅、氧化铝、氧化物，如含有轻金属如锂、铍、镁或钙的LiNbO3，或者氟化物，如LiCaAlF6、LiSrAlF6、LiYF4、LiLuF4或KMgF3构成。或者，绝缘层3105必须只由过渡金属的氧化物或氮化物构成，如钪、钛、锶、钇、锆、铪、钽、或镧系，含有这些元素的硅酸盐(金属、硅和氧的三元化合物，)，含有这些元素的铝酸盐(金属、锰和氧的三元化合物)，或者含有上述元素中的至少两种的氧化物或氮化物。
铁电层3104由例如铁电氧化物构成，这与上述铁电层104相同。铁电层3104由含有至少两种金属并一般呈现铁电性的如氧化物、氮化物或氟化物构成。还包括根据膜厚条件不呈现铁电性的状态，如上所述。
下面介绍图31所示的铁电元件的详细例子。例如，下电极层3103是厚度为10nm的钌膜。铁电层3104是厚度为40nm的Bi4Ti3O12膜。绝缘层3105是由五氧化钽和二氧化硅构成并具有5nm厚度的多层膜。上电极3106可以具有通过从绝缘层3105的一侧依次叠加钛层、氮化钛层和金层形成的多层结构。当与绝缘层3105接触的接触表面由钛层形成时，可以增加粘接性。如上所述，基板3101和绝缘层3102的结构不限于上述这些结构，并且也可以适当地选择任何其它材料，只要对电特性没有影响即可。
后面将介绍形成上述绝缘层3102、下电极层3103、铁电层3104、绝缘层3105、和上电极3106的详细方法。它们可以通过使用如图5所示的ECR溅射设备在由氩气、氧气或氮气构成的ECR等离子体中溅射金属靶或烧结靶来形成，如图1A所示。
接下来参照图32A-32E介绍如图31所示的铁电元件的制造方法的例子。如图32A所示，制备具有在主平面上的(100)面取向和1-2Ωcm的电阻率的p型硅基板3101。用硫酸和过氧化氢溶液、纯水和氟化氢溶液的混合溶液清洗基板3101的表面，并干燥。
在被清洗过和干燥的基板3101上形成绝缘层3102。在形成绝缘层3102时，采用如图5所示的ECR溅射设备。基板3101固定在处理室501中的基板固定器504上。纯硅(Si)用做靶505。使用氩(Ar)做等离子体气体和氧气，利用ECR溅射在基板3101上形成通过Si-O分子处于金属模式的绝缘层3102，其厚度达到恰好覆盖其表面的程度。
在图5所示的ECR溅射中，将等离子体产生室502抽真空到10-5Pa数量级的高真空度。例如，以大约20sccm的流速从惰性气体供给单元511将作为稀有气体的Ar气体输送到等离子体产生室502中，从而将等离子体产生室502的内部压力设置为例如10-2到10-3Pa数量级。将例如28A的线圈电流输送给磁性线圈510，从而向等离子体产生室502提供电子回旋共振条件的磁场。等离子体产生室502中的磁通密度设置为例如大约87.5mT(特斯拉)。
从微波产生单元(未示出)通过波导508、石英窗507、和真空波导506向等离子体产生室502中输送2.45GHz(例如500W)的微波。利用这种微波输送，在等离子体产生室502中产生Ar等离子体。注意到，sccm是流速的单位，并表示在0℃和1大气压下流体在1分钟内流动1cm3。
通过磁性线圈510的发散磁场将通过上述方法产生的等离子体从等离子体产生室502输出到处理501室一侧。此外，将高频功率(例如13.56MHz或500W)从高频电源522输送到设置在等离子体产生室502的出口处的靶505。当Ar颗粒撞击靶505时，产生溅射现象，从而从靶505溅射Si颗粒。
获得这个状态之后，打开处理室501和基板3101之间的快门(未示出)。从靶505溅射的Si颗粒与从等离子体产生室502输出的等离子体和从反应气体供给单元512输送的并被等离子体激活的氧气一起到达基板3101的表面并被激活的氧氧化成二氧化硅。
利用上述工艺，可以在基板3101上形成由二氧化硅构成并具有例如大约100nm厚度的绝缘层3102(图32A)。当绝缘层形成为预定厚度时，关闭上述快门，从而不使溅射的材料到达基板3101，由此停止膜形成。之后，例如通过停止输送微波功率来停止等离子体辐射。停止输送气体。当基板温度下降到预定值，并且处理室501的内部压力增加到大气压时，将经历了膜形成的基板3101从处理室501卸下。
绝缘层3102保证了绝缘，从而在电压施加于后面要形成的下电极层3103和上电极3106之间时防止电压泄漏到基板3101并影响希望的电特性。例如，通过热氧化将硅基板的表面氧化形成的氧化硅膜可用做绝缘层3102。绝缘层3102可以由除了氧化硅以外的任何其它绝缘材料构成，只要能保证绝缘性即可。绝缘层3102的厚度不必总是100nm，也可以更小或更大。在上述通过ECR溅射形成绝缘层3102时，基板3101不加热。但是，也可以在加热基板3101的同时形成膜。
利用上述方式形成绝缘层3102之后，将基板3101从该设备中卸下到大气中。将基板3101固定在如图5中的相同ECR溅射设备的基板固定器504上，其中用纯钌(Ru)做靶505。执行使用作为等离子体气体的氩(Ar)和氙(Xe)的ECR溅射，从而在绝缘层3102上形成Ru膜，其厚度达到恰好覆盖其表面，由此形成下电极层3103，如图32B所不。
下面将详细介绍Ru膜的形成。在图5所示的ECR溅射设备中，例如，将基板3101加热到大约400℃。接着，将作为稀有气体的Ar气以例如7sccm的流速从惰性气体供给单元511输送到等离子体产生室502中，并且以例如5sccm的流速输送Xe气，以便设置等离子体产生室502的内部压力为例如10-2到10-3Pa数量级。给磁性线圈510输送例如26A的线圈电流，从而给等离子体产生室502提供电子回旋共振条件的磁场。
将2.45GHz的微波(例如500W)从微波产生单元(未示出)通过波导508、石英窗507和真空波导506输送到等离子体产生室502中。利用微波的这种输送，在等离子体产生室502中产生Ar和Xr的等离子体。通过磁性线圈510的发散磁场将产生的等离子体从等离子体产生室502输出到处理室501的一侧。此外，将高频功率(例如500W)从高频电极输送单元输送到设置在等离子体产生室502的出口处的靶505。当Ar颗粒与靶505撞击时，发生溅射现象，从而从靶505溅射Ru颗粒。从靶505溅射的Ru颗粒到达基板3101上的绝缘层3102的表面上并淀积。
利用上述工艺，可以在绝缘层3102上形成具有例如大约10nm的厚度的下电极层3103(图32B)。在电压施加于下电极层3103和后来要形成的上电极3106之间时，下电极层3103能将电压施加于铁电层3104和绝缘层3105。如果可以保证导电性，下电极层3103可以由除了钌以外的任何其它材料构成。下电极层3103的厚度不必总是为10nm，可以更小或更大。
如上所述，在通过ECR溅射法形成Ru膜时，基板3101被加热到400℃。然而，基板不必总是被加热。但是，如果基板不加热，则钌与二氧化硅的粘接性变低，并且膜可能剥离。为了防止剥离，优选在加热基板的同时形成该膜。利用上述方式将Ru淀积到所期望的厚度之后，通过例如关闭快门来停止膜形成和通过停止输送微波功率来停止等离子体辐射，由此执行结束处理。然后，可以卸载基板3101。
用上述方式形成下电极层3103之后，将基板3101从该设备中卸载到大气中。将基板3101固定在如图5中的相同ECR溅射设备的基板固定器504上，其中用具有4∶3的Bi-Ti比的烧结体(Bi-Ti-O)作为靶505。执行使用作为等离子体气体的Ar和氧气的ECR溅射，从而在下电极层3101上形成铁电层3104，其厚度达到恰好覆盖其表面，如图32C所示。
下面将详细介绍铁电层3104的形成。在如图5所示的ECR溅射设备中，其中使用由Bi-Ti-O构成的靶505，将基板3101加热到例如300-700℃。接着，将作为稀有气体的Ar气以例如20sccm的流速从惰性气体供给单元511输送到等离子体产生室502中，并且以例如1sccm的流速输送作为反应气体的氧气，从而将压力设置为例如10-3到10-2Pa。将例如27A的线圈电流输送给磁性线圈510，从而给等离子体产生室502提供电子回旋共振条件的磁场。
将例如2.45GHz(例如500W)的微波从微波产生单元(未示出)通过波导508、石英窗507和真空波导506输送到等离子体产生室502中。利用这种微波输送，在等离子体产生室502中产生Ar等离子体。通过磁性线圈510的发散磁场将产生的ECR等离子体从等离子体产生室502输出到处理室501一侧。此外，将高频功率(例如500W)从高频电极输送单元输送到设置在等离子体产生室502的出口处的靶505。当Ar颗粒与靶505撞击时，发生溅射现象，从而从靶505溅射Bi颗粒和Ti颗粒。
从靶505溅射的Bi颗粒和Ti颗粒与从等离子体产生室502输出的ECR等离子体和从反应气体供给单元512输送的并由等离子体激活的氧气一起到达被下电极层3103的表面并被激活的氧氧化。尽管靶505是烧结体并含有氧，但是通过输送氧可以防止在该膜中氧的任何缺乏。
利用通过ECR溅射形成的上述膜，可以形成具有厚度为例如大约40nm的铁电层3104(图32C)。之后，执行与上述相同的结束处理，从而可以卸载基板。通过用惰性气体和反应气体的ECR等离子体辐射形成的铁电层3104可以改进膜质量。作为反应气体，不仅可使用氧气，而且可以使用氮气、氟气、或氢气。还可以对下述的绝缘层3102的形成或绝缘层3105的形成进行膜质量改进。
用上述方式形成铁电层3104之后，从该设备将基板3101卸载到大气中。将基板3101固定在如图5中的相同ECR溅射设备的基板固定器504上，其中纯钽(Ta)用做靶505。通过使用氩(Ar)作为等离子体气体和氧气的ECR溅射，将绝缘层3105形成在铁电层3104上，其厚度达到恰好覆盖其表面，如图32D所示。形成以Ta-O分子的金属模式膜，作为绝缘层3105，如下所述。
下面详细介绍以Ta-O分子的金属模式膜的形成。在图5所示的ECR溅射设备中，其中使用由钽构成的靶505，从惰性气体供给单元511将作为惰性气体的Ar气以例如25sccm的流速输送到等离子体产生室502中，从而将等离子体产生室502的内部压力设置在例如10-3Pa数量级。将例如28A的线圈电流输送给磁性线圈510，从而给等离子体产生室502输送电子回旋共振条件的磁场。
将例如2.45GHz(例如500W)的微波从微波产生单元(未示出)通过波导508、石英窗507和真空波导506输送到等离子体产生室502中。利用微波的这种输送，在等离子体产生室502中产生Ar等离子体。通过磁性线圈510的发散磁场将产生的等离子体从等离子体产生室502输出到处理室501的一侧。此外，将高频功率(例如500W)从高频电极输送单元输送到设置在等离子体产生室502的出口处的靶505。
当Ar颗粒与靶505撞击时，发生溅射现象，从而从靶505溅射Ta颗粒。从靶505溅射的Ta颗粒与从等离子体产生室502输出的等离子体和从反应气体供给单元512输送的并被等离子体激活的氧气一起到达基板3101上的铁电层3104的表面上并被激活的氧氧化成五氧化钽。
利用上述工艺，可以在铁电层3104上形成五氧化钽膜。接着，通过使用由纯硅构成的靶505的ECR溅射，在五氧化钽膜上形成二氧化硅膜，这与参照图32A所述的二氧化硅的淀积相同。重复五氧化钽膜和二氧化硅膜的上述形成，从而形成厚度例如大约5nm并包括五氧化钽膜和二氧化硅膜的多层膜，由此获得绝缘层3105(图32D)。
使用包括五氧化钽膜和二氧化硅膜的绝缘层3105通过施加于给铁电层3104的电压来控制施加于铁电膜的电压。如果能控制施加于铁电层3104的电压，绝缘层3105可以具有除了五氧化钽膜和二氧化硅膜的多层结构以外的任何其它结构。绝缘层3105可以是单层。其厚度不限于5nm。在上述ECR溅射中，没有加热基板3101，但是也可以加热它。
当在绝缘层3105上形成由Au构成并具有预定面积的上电极3106时，如图32E所示，可以获得使用由铁电物质形成的层的元件。上电极3106可以通过公知的移去方法和通过电阻加热真空淀积的金淀积来形成。上电极3106可以由其它金属材料或导电材料构成，如Ru、Pt、或TiN。当使用Pt时，粘接性很差，并且膜可能剥落。因此，必须通过加热或使用难以剥落的如Ti-Pt-Au等结构来进行膜形成并在该结构上执行如光刻或移去等构图工艺，将上电极3106形成为具有预定面积的电极。
如上所述，当将通过例如ECR溅射形成的高质量Bi4Ti3O12膜减薄到大约50nm或以下时，铁电性趋于变小。此外，当Bi4Ti3O12膜构成为如此厚以至于流动一定漏电流时，在测量到的电流-电压特性中出现唯一的滞后现象。基于这些发现，当特别地使用这些现象时，通过图31所示的元件可以实现保持两个状态的元件，这与图1A所示的元件相同。
下面介绍图31所示的铁电元件的特性。通过在下电极层3103和上电极3106之间施加电压来研究其特性。当来自电源的电压施加于下电极层3103和上电极3106之间，并且通过安培计测量在施加电压时流动的电流时，获得如图33所示的结果。这里所述的电压值和电流值都只是在实际元件中测量的例子而已。因此，该现象不限于下列数值。也可以根据在元件中实际使用的每个膜的材料和厚度以及其它条件来测量其它数值。
当负电压施加给上电极3106时，流动的电流非常小，为-0.8V，如图33中的(1)所表示的。然而，如(2)表示的，当电压超过-0.8V时，突然有负电流流动。实际上，还流动着大于-15μA的电流。然而，由于抑制了较大电流的流动，从而保护了测量器件，不测量该电流。在从0V到由(1)表示的-0.8V的范围内，通过禁止大电流的流动，如(2)所示的，保持(保持)了高电阻状态。
当负电压再次施加于上电极3106时，在-0.5V获得流动-10μA或以上的负电流的位置，如由(3)所示的。当负电压进一步施加于上电极3106时，在大约-0.5V流动-10μA或更大的电流，如由(3)所示的。当将正电压施加给上电极3106时，流动的正电流高达大约+0.2V，如(4)所示的。电流增加到最大值3μA。当电压的绝对值减小时，电流跟踪由(4)表示的轨迹。
当施加高达0.2V的正电压时，电流跟踪由(4)表示的位置。之后，如(5)所示的，流动的电流值减小，并且没有正电流流动。当给上电极3106进一步施加正电压时，获得很少地流动电流的轨迹，如(6)所示的。即使电压的绝对值减小，电流很少地流动，如(6)所示的。当负电压施加于上电极3106时，电流很少地流到高达大约0-0.8V，如由(1)所示的。因此，保持没有电流流动的高电阻状态，如由(1)所示的，除非给上电极3106施加-0.8V或以上的电压，以阻止任何突然的电流流动，如由(2)所示的。状态(1)将称为“负高电阻模式”。
例如，如由(2)所示的，当施加-0.8V或以上的电压从而急剧地流动电流时，获得电流很容易流动的低电阻状态，如由(3)所示的。在给上电极3106施加负电压时，这个状态也保持不变。状态(3)将被称为“负低电阻模式”。
然而，当正电压施加于上电极3106时，获得电流在从0到0.2V的正电压范围内流动的低电阻状态，如由(4)所示的。在施加0到0.2V范围内的正电压时，这个状态也保持不变。状态(4)将被称为“正低电阻模式”。
当施加0.2V或以上的正电压时，没有电流流动，并且该状态变为高电阻状态，如由(5)所示的。在这个状态下，在施加0-2V范围内的正电压时，电流值具有高电阻的状态保持不变，如由(6)所示的。状态(6)将被称为“正高电阻模式”。
如上所述，使用如图31所示的铁电层元件明显具有四个稳定模式：“正高电阻模式”、“正低电阻模式”、“负高电阻模式”和“负低电阻模式”。更具体地说，“正高电阻模式”和“负高电阻模式”是呈现相同高电阻状态的“高电阻模式”。“正低电阻模式”和“负低电阻模式”是呈现相同低电阻状态的“低电阻模式”。就是说，存在两个模式。在“高电阻模式”的状态中，“高电阻模式”在-0.8V到+0.8V的电压范围内保持不变。当施加-0.8V或以上的电压以便将该状态改变为“低电阻模式”时，“低电阻模式”在-0.5V到+2.0V电压范围内保持不变。在这两个模式之间切换，发生“高电阻模式”和“低电阻模式”。这还被用于负电阻模式，即“负高电阻模式”和“负低电阻模式”。
至于在施加于-0.5V的电压时在每个“负模式”中的实际电流值，“负高电阻模式”中的电流值为-5×10-8A，并且在“负低电阻模式”中的电流值为-1×10-5A。比值高到200倍。这便于识别每个模式。本发明人评估在铁电膜的电阻值随着施加电压的方向和幅度引人注意地改变时发生的上述现象。
由于绝缘层3105设置在铁电层3104和上电极3106之间，因此通过绝缘层3105的带结构可以控制载流子。更具体地说，例如，五氧化钽具有大约4.5eV的带隙。从费米能级观察的能量差在导带中大约为1.2eV，在价带中为2.3eV。就是说，势垒在价带一侧较高。因此，势垒效果对于价带中的空穴来说较高，对于导带中的电子来说较低。对于进一步的信息，可参见Wilk等人的“J.Appl.Phys.”，第87号，第484页(2000)。
从上述特性可知，当例如使用五氧化钽薄膜作为电极和铁电层之间的绝缘层时，可以期望电流容易流动而空穴难以流动的现象。实际上，如图33所示，流动的电流的值在正电压施加于上电极3106的情况和施加负电压的情况之间变化很大。在区别存储器时，这具有增加信噪比(S/N比)和便于数据识别的效果。这是使用绝缘层3105的效果。
发现当将如图33所示的上述“低电阻模式”和“高电阻模式”用做存储器操作时，图31所示的元件可以用做非易失非破坏性存储器。更具体地说，通过施加上电极3106的负电压将模式从“低电阻模式”变为“高电阻模式”，由此进行元件初始化和数据擦除，如图33中的(4)或(5)所示。
通过给上电极3106施加-0.8V或更高的负电压而使电流急剧流动，由此进行数据“导通”的写操作，如图33中的(2)所示。利用这个操作，该模式从“高电阻模式”变为“低电阻模式”，并写数据“导通”。如上所述，当电压施加于上电极3106从而设置“高电阻模式”或“低电阻模式”时，可以写“截止”或“导通”数据(状态)。
当给上电极3106施加-0.8V到+0.8V的适当电压时，通过读取电流值可以很容易地读取用上述方式写的数据。例如，当图31所示的元件的模式状态为“截止”即，“高电阻模式”时，可以确定因为在施加-0.8V到+0.8V的适当电压时电流几乎不流动，如图33中的(1)所示。
当图31所示的元件的模式状态为“导通”即“低电阻模式”时，可以确定是因为在施加-0.5V到+0.2V的适当电压时电流急剧流动，如图33中的(2)所示。由于“负高电阻模式”和“负低电阻模式”即“截止”和“导通”之间的电流值的差是200倍或以上，因此可以很容易地确定“截止”和“导通”。甚至在正电压范围内，可以在0到+0.2V电压范围内确定“截止”和“导通”。
只通过检查图31所示的元件是在“高电阻模式”还是在“低电阻模式”，可以很容易地进行存储器的上述读取操作。换言之，在图31所示的元件可以保持两个模式的同时，保持数据。即使正电压施加于电极以检查该模式，保持的模式不变，并且数据不会被破坏。因此，根据图31所示的铁电元件，可以进行非破坏性读取操作。图31所示的元件用做非易失存储元件，这是因为铁电层3105的电阻值根据在下电极层3103和上电极3106之间施加的电压而变化。这个元件还可以用做控制电流的开关元件。
操作图31中所示的该元件的电压在写时被最大化，从而设置“负低电阻模式”。然而，该电压大约为-0.8V，并且功耗非常低，如图33所示。低功耗对于器件来说是是非常有利的。使用存储器的器件，例如不仅移动通信器件、数字通用器件、数字图象传感器件、笔记本个人计算机和PDA(个人数字辅助系统)，而且所有的计算机、个人计算机、工作站、办公室计算机主机、通信单元、和多功能设备都可以减少功耗。
图34表示图31中所示的元件的数据保持时间。正电压施加于上电极3106从而设置“正高电阻状态”即“高电阻模式”之后，如图33所示，给上电极3106施加-0.8V或以上的电压，从而设置“负低电阻状态”(“低电阻模式”，)即，数据“导通”写状态。在每个预定时间将-0.3V的电压施加于上电极3106，并且测量在施加电压之后流动的电流的值。图34表示观察到的结果。
测量的电流在加电压10分钟之后达最大值，然后缓慢地减小直到1000分钟。然而，由于此时的电流值是最大值的86％，因此识别该数据没有任何问题。如从对应图34所示的10年的10000000分钟的外推线可预测到的，10年后的电流值对应最大值的66％(2/3)，并且可以识别数据。如从上述说明中明显看出的，使用图31所示元件的存储器具有10年的数据保持周期。
在本发明的上述例子中，硅基板上的绝缘层、绝缘层上的下电极层和下电极层上的铁电层每层都通过ECR溅射形成。然而，形成每层的方法不限于ECR溅射。例如，可以通过热氧化或CVD(化学汽相淀积)或常规溅射法形成将要形成在硅基板上的绝缘层。
下电极层可以通过其它膜形成法如EB淀积、CVD、MBE或IBD来形成。铁电层还可以通过上述MOD、常规溅射法或PLD等来形成。然而，当使用ECR溅射时，可以很容易获得平坦和优异的绝缘层、金属膜和铁电膜。
在上述实施例中，形成每层之后，基板暂时被卸载到大气中。然而，这些层可以通过使用一定设备的连续工艺形成，而不将该结构卸载到大气中，所述设备通过真空传送室连接处理室，从而实现ECR溅射，形成各个层。利用这种设置，将要处理的基板可以在真空中被传送，并因此防止它受到干扰影响，如水粘接的影响。因此，可以提高膜质量和界面性能。
如在日本专利特许公开No.2003-77911中所示的，形成每层之后，可以用ECR等离子体辐射形成的层的表面，从而改进性能。形成每层之后，可以对形成的层在适当的气体气氛如氢气中进行退火(热处理)，从而大大提高每层的性能。
在存储器中同时排列元件和储存多个数据被称为“集成”。集成的元件的程度被称为“集成度”。图31所示的结构是非常简单的，并与常规存储单元相比能大大增加集成度。对于基于必须保证栅、源和漏区的MOSFET的DRAM、SRAM或闪烁存储器，近年来已经有人指出了集成度方面的限制。然而，图31所示的元件使用了简单结构并因此能增加集成度，同时不受目前对集成限制的影响。
在上述实施例中，施加DC电压。然而，即使施加具有适当宽度和幅度的脉冲电压，可以获得如上所述的相同效果。本发明的基本思想是设置与铁电层接触的绝缘层并通过两个电极夹着这些层，如图31所示。利用这种结构，当预定电压(DC或脉冲)施加于两个电极之间从而改变铁电层的电阻值和切换稳定高电阻模式和低电阻模式时，可以实现存储器功能。
例如，如图35A所示，可以使用绝缘基板3101a，并且可以使用叠加的下电极层3103a和3103b。如图35B所示，可以使用绝缘基板3101a，并且可以将接触电极3103c设置在下电极层3103上。如图35C所示，可以使用绝缘基板3101a，并且可以采用叠层上电极3106a和3106b。如图35D所示，可以使用叠层下电极层3103a和3103b和叠层上电极3106a和3106b。
如图36A所示，可以采用由玻璃或石英构成的绝缘基板3601。在这种情况下，如图37所示，在基板3601中可以形成通孔，从而形成栓塞，并且在基板3601的下表面(与形成下电极层3103的表面相反的一侧)上可以形成电接触。当使用光学上透明的基板时，该结构可适用于显示器。利用这种结构，本发明可以应用例如玻璃基板，便于处理。
如图38A所示，可以采用由例如金属构成的导电基板。如图38B所示，可以形成接触基板3801的下电极层3802，并且可以在其上设置铁电层3803、绝缘层3804、上电极3805。在如图38B所示的结构中，预定电信号可以施加于基板3801和上电极3805之间。
如图38C所示，铁电层1202、绝缘层1203和上电极1204可以设置在金属板1201上。在这种结构中，金属板1201用做下电极层。利用图38C所示的结构，其中构成元件形成在具有高热导电率的金属板1201上，可以获得更高的冷却效果，并且可以期望稳定的元件操作。
由于铁电层变厚，电流更难以流动，并且电阻增加。当通过使用电阻值的变化来实现存储器时，每个ON状态和OFF状态中的电阻值很重要。例如，当铁电层变厚时，ON状态中的电阻值增加。由于难以保证高S/N比，存储器的状态难以确定。另一方面，当铁电层变薄，和漏电流占主要地位时，存储信息难以保持，并且OFF状态下的电阻值增加。因此难以保证高S/N比。
因此，铁电层优选具有最佳厚度。例如，当考虑漏电流的问题时，铁电层必须只具有至少10nm的厚度。当考虑ON状态下的电阻值时，铁电层优选比200nm薄。在由本发明人所做的实验中，当铁电层的厚度为30-100nm时，保证存储操作。当铁电层的厚度为50nm时，获得最满意的状态。
甚至在铁电层上的绝缘层中也存在更优选的厚度。下面将通过举例来介绍该厚度，在所述例子中，通过使用Al靶、Si靶和Ta靶的ECR溅射在硅基板上形成Al2O3膜、SiO2膜和Ta2O3膜。每个膜形成为预定厚度。由Al构成的上电极形成在每个膜上。通过在硅基板和上电极之间施加电压来测量电流-电压特性。观察在-1V时在每个薄膜中观察到的电流密度。图39表示电流密度的结果。
如图39所示，电流密度根据绝缘层的材料而改变。厚度越小，漏电流越多地流动，从而增加电流密度。另一方面，当厚度增加时，电流密度减小。这表示如果厚度太小，不能获得绝缘层的特性。如果厚度很大，则施加于铁电膜的电压很小，以至于难以保证高S/N比，并且存储状态难以确定。因此，与铁电层相结合，绝缘层优选具有最佳厚度。
例如，当考虑漏电流的问题，并采用Al2O3膜或SiO2膜时，厚度优选大约为1-3nm。Ta2O3膜必须只具有至少3nm的厚度。当考虑电阻值的幅度的问题时，绝缘层优选比20nm更厚。在由本发明人所做的实验中，当由SiO2和Ta2O3构成的绝缘层具有3-5nm的厚度时，确认上述存储操作。
在上述操作中，已经以一个铁电元件为例进行了说明。然而，可以排列和集成多个铁电元件，如后面所述的。例如，如图40A所示，在绝缘基板4001上形成公共下电极层4002、铁电层4003、和绝缘层4004。彼此隔开预定距离的多个上电极4005形成在绝缘层4004上。就是说，多个铁电元件对应多个上电极4005排列。
铁电或绝缘膜具有比导体如金属低很多的导电率，因此可以被广泛使用。在这种情况下，由于可以省略加工过程，可以增加生产率，因此在工业方面有很大优点。当考虑例如导电率来设置对应多个上电极4005的铁电元件之间的距离时，可以希望获得稳定的操作。
如图40B所示，公共下电极层4002可以形成在绝缘基板4001上，并且各包括铁电层4013、绝缘层4014和上电极4015的多个元件可以排列在下电极层4002上。例如，当使用如RIE、ICP刻蚀或ECR刻蚀等方法形成和处理铁电膜时，可以形成独立的铁电层4013。当通过这种方式分开元件时，可以进一步缩短它们之间的距离，并且可以使集成度更高。
如图40C所示，可以用绝缘侧壁4016覆盖每个元件的铁电层4013和绝缘层4014的侧表面。如图40D所示，公用于这些元件的绝缘层4024可以形成得覆盖铁电层4013的侧表面。在这种情况下，如图40B所示的绝缘层4014是通过绝缘层4024的一部分形成的。
如图40(e)所示，可以对应这些元件形成多个铁电层4013，可以形成公共绝缘层4014，并且可以形成填充彼此隔开的多个铁电层4013的侧面上的空间的绝缘层4026。当用绝缘体覆盖在对应这些元件分别形成的多个铁电层4013之间的部分时，可以减少铁电元件之间的漏电流，并且可以增加它们的稳定性。
甚至在图31所示的元件中，如图13所示，排列多个元件。更具体地说，在X方向排列n个元件，在Y方向排列m个元件，X方向总线连接到下电极层，Y方向总线连接到上电极。具有选择信号开关功能的处理器单元连接到X和Y方向总线。利用这种结构，可以实现能随机地存取每个元件的存储器。
铁电层3104的电阻值的变化还可以通过电流来控制。将预定电压施加于铁电层3104，以便流动预定电流。紧接着之后，在上电极3106和下电极层3103之间施加预定电压(例如-0.8V)。然后电流值改变，如图41所示。图41中的纵坐标表示在电极之间施加电流检测电压时测量的电流。
例如，在电极之间输送从1×10-9A(包括端点)到1×10-6A(不包括这个端点)，电流值很小，并且获得高电阻状态。在电极之间施加1×10-6A或以上的电流时，流动的电流的值变大(例如10μA)，并且状态变为低电阻状态。正如从这一点明显看出的，铁电层3104的电阻也根据流过它的电流而变化。就是说，存在代表高电阻状态和低电阻状态的两个电阻值。因此，图31所示的元件可以通过电压和电流来驱动。
铁电层3104的电阻变化还可以通过脉冲电压来控制。例如，如图42所示，一次在图31所示的元件的上电极3106和下电极层3103之间施加负脉冲电压(例如-4V和10μs)，其中所述元件的铁电层3104在初始状态下处于高电阻状态。然后，状态变为低电阻状态。之后，当多次(例如四次)将正脉冲电压(例如+5V和10μs)施加于电极之间时，状态变为高电阻状态。
重复施加上述脉冲电压。施加每个脉冲电压之后测量的电流如图43所示那样改变。如图43所示，在初始状态设置为高电阻状态。施加负脉冲电压，状态变为低电阻状态。当在这个状态下多次施加正脉冲电压时，状态变为高电阻状态。当施加正电压脉冲或负电压脉冲时，铁电层3104的电阻值改变。因此，例如，当施加正电压脉冲或负电压脉冲时，执行存储操作，使得元件的存储状态从“导通”状态变为“截止”状态或者从“截止”状态变为“导通”状态。
能改变铁电层3104的电阻状态的电压脉冲的电压和次数可以根据情况而变。例如，当四次施加具有10μs宽度的+5V电压脉冲从而设置高电阻状态，并且10次施加具有1μs宽度的-4V短脉冲时，状态可以变为低电阻状态。当在这个状态下100次施加具有1μs宽度的+5V短脉冲时，状态可以变为高电阻状态。当在这个状态下施加100次具有100μs宽度的-3V低电压脉冲时，状态可以变为低电阻状态。
下面介绍图31所示的元件用做控制电流的开关元件的情况。在图44A所示的元件中，在铁电层3104处于高电阻状态时的截止状态下或者在铁电层3104处于低电阻状态的导通状态下设置上电极3106和下电极层3103之间流动的电流，如图44B所示。例如，如图45的顺序所示，当在上电极3106和下电极层3103之间交替地施加负脉冲和正脉冲时，在上电极3106和下电极层3103之间流动的电流的导通状态和截止状态可以交替地切换。
根据使用本实施例的铁电层3104的图31所示的元件，通过改变正侧施加电压，在下电极层3103和上电极3106之间施加DC电压时的电流-电压特性变为不同的低电阻状态，如图46所示。这些对应于各个状态下的读取电压的电流值。因此，可以实现具有三个状态(三个值)的存储器。例如，当读取电压为大约0.5V时，可以实现三元存储器。在改变到每个状态之前，给下电极层3103施加-2V的电压，从而将状态返回到高电阻状态(复位)。
甚至在图31所示的元件中，当施加大约+15V的高电压时，获得如图33所示的特性电流-电压特性，与图1所示元件相同。甚至在图31所示的元件中，利用EO(电取向)工艺，获得上述特性，并且可以实现存储元件。
在上述EO工艺中，给元件施加大于10V的电压。为此，当与如图40所示的半导体元件整体地形成多个元件并执行EO工艺时，可能破坏半导体元件。甚至在这种情况下，为了抑制半导体元件的破坏，可以使用ECR等离子体执行EO工艺，如上所述。例如，当连接到图15所示元件的下电极层4002上的互连的一端暴露于等离子体流的周边部分，并且上电极4005暴露于等离子体流的中心部分时，通过由等离子体流中的分布产生的电位差可以在两个电极之间施加EO工艺所需的电压。例如，当用主要含有Ar的等离子体辐射元件时，可以在1sec到几十sec的短时间内执行EO工艺。
下面参照附图介绍本发明的另一实施例。图47是示意性地表示根据本发明另一实施例的双稳态电阻值获得器件的结构例子的剖面图。下面介绍包括由呈现铁电性能的金属氧化物构成的铁电层4705的铁电元件。图47所示的元件包括在例如由单晶硅构成的基板4701上的绝缘层4702、下电极层4703、绝缘层4704、铁电层4705、和上电极4706。基板4701可以由半导体、绝缘体和导电材料(如金属)的任何一种材料构成。当基板4701由绝缘材料构成时，可以省略绝缘层4702。当基板4701由导电材料构成时，可以省略绝缘层4702和下电极层4703。在这种情况下，由导电材料构成的基板4701用做下电极。
下电极层4703和上电极4706必须只由过渡金属构成，包括贵族金属，如铂(Pt)、钌(Ru)、金(Au)、和银(Ag)。下电极层4703和上电极4706可以由化合物构成，如过渡金属的氮化物、氧化物或氟化物，如氮化钛(TiN)、氮化铪(HfN)、钌酸锶(SrRuO2)、氧化锌(ZnO)、氧化铟锡(ITO)或氟化镧(LaF3)，或者通过叠置这些物质形成的复合膜。
绝缘层4704必须只由二氧化硅、氮氧化硅、氧化铝、例如含有轻金属如锂、铍、镁或钙的氧化物如LiNbO3，或者氟化物，如LiCaAlF6、LiSrAlF6、LiYF4、LiLuF4、KMgF3构成。或者，绝缘层4704必须只由过渡金属的氧化物或氮化物构成，如钪、钛、锶、钇、锆、铪、钽、或镧系、含有上述元素的硅酸盐(金属、硅和氧的三元化合物)、含有这些元素的铝酸盐(金属、铝和氧的三元化合物)、或者含有至少两种上述元素的氧化物或氮化物。
铁电层4705与上述铁电层104和铁电层3104相同。铁电层4705由例如含有至少两种金属并一般呈现铁电性能的金属氧化物等材料构成。也包括根据膜厚条件不呈现铁电性能的状态，如上所述。
下面介绍图47所示的元件的详细例子。例如，下电极层4703是具有10nm厚的钌膜。绝缘层4704是由五氧化钽和二氧化硅构成并具有大约5nm厚度的多层膜。铁电层4705是具有40nm厚度的Bi4Ti3O12膜。上电极4706由金构成。如上所述，基板4701和绝缘层4702的结构不限于上述结构，如果对电特性没有影响，还可以适当地选择任何其它材料。
下面将介绍形成上述绝缘层4702、下电极层4703、绝缘层4704、铁电层4705、和上电极4706的详细方法。可以使用图5所示的ECR溅射设备通过在由氩气、氧气或氮气构成的ECR等离子体中溅射金属靶或烧结靶，来形成这些层。
下面参照图48介绍图47所示元件的制造方法的例子。如图48A所示，制备p型硅基板4701，硅基板4701具有在主平面上的(100)平面取向和1-2Ωcm的电阻率。用硫酸和过氧化氢溶液、纯水和氟化氢溶液的混合溶液清洗基板4701的表面并干燥。
在清洗过和干燥过的基板4701上形成绝缘层4702。在形成绝缘层4702时，采用上述ECR溅射设备。将基板4701固定在处理室501中的基板固定器504上。纯硅(Si)用做靶505。以Si-O分子形式处于金属模式的绝缘层4702通过使用氩(Ar)作为等离子体气体和氧气的ECR溅射形成在基板4701上，其厚度恰好覆盖其表面。
在图5所示的ECR溅射设备中，将等离子体产生室502抽真空到10-5Pa数量级的高真空状态。例如，将作为稀有气体的Ar气体以大约20sccm的流速从惰性气体供给单元输送到等离子体产生室502中，从而将等离子体产生室502的内部压力设置为例如10-2到10-3Pa的数量级。给磁性线圈510输送例如28A的线圈电流，从而给等离子体产生室502提供电子回旋共振条件所需的磁场。等离子体产生室502中的磁通密度设置为例如大约87.5mT(特斯拉)。
将2.45GHz(例如500W)的微波从微波产生单元(未示出)通过波导508、石英窗507、和真空波导506输送到等离子体产生室502中。利用这种微波输送，在等离子体产生室502中产生Ar等离子体。注意sccm是流速的单位，并表示在0℃和1大气压力下的流体在1分钟内流动1cm3。
通过磁性线圈510的发散磁场将通过上述方法产生的等离子体从等离子体产生室502输出到处理室501的一侧。此外，将高频功率(例如500W)从高频电源522输送到设置在等离子体产生室502的出口处的硅靶505。当Ar颗粒撞击靶505时，产生溅射现象，从而从靶505溅射Si颗粒。
获得这个状态之后，打开处理室501和基板4701之间的快门(未示出)。从靶505溅射的Si颗粒与从等离子体产生室502输出的等离子体和从反应气体供给单元512输送的并被等离子体激活的氧气一起到达基板4701的表面并被激活的氧氧化成二氧化硅。
利用上述工艺，可以在基板4701上形成由二氧化硅构成并具有例如大约100nm厚度的绝缘层4702(图48A)。当绝缘层形成为预定厚度时，关闭上述快门，从而不使溅射的材料到达基板4701，由此停止膜形成。之后，例如通过停止输送微波功率，来停止等离子体辐射。停止输送气体。当基板温度下降到预定值，并且处理室501的内部压力增加到大气压时，将经历了膜形成的基板4701从处理室501卸下。
绝缘层4702保证了绝缘，从而在电压施加于后面要形成的下电极层4703和上电极4706之间时防止电压泄漏到基板4701并影响希望的电特性。例如，通过热氧化氧化硅基板的表面形成的氧化硅膜可用做绝缘层4702。绝缘层4702可以由除了氧化硅以外的任何其它绝缘材料构成，只要能保证绝缘性即可。绝缘层4702的厚度不必总是100nm，也可以更小或更大。在上述通过ECR溅射形成绝缘层4702时，基板4701不加热。但是，也可以在加热基板4701的同时形成膜。
利用上述方式形成绝缘层4702之后，将基板4701从该设备中卸下到大气中。将基板4701固定在如图5中的相同ECR溅射设备的基板固定器504上，其中用纯钌(Ru)做靶505。执行使用作为等离子体气体的氩(Ar)和氙的ECR溅射，从而在绝缘层4702上形成Ru膜，并且其厚度达到恰好覆盖其表面，由此形成下电极层4703，如图48B所示。
下面将详细介绍Ru膜的形成。在图5所示的ECR溅射设备中，例如，将基板4701加热到例如大约400℃。接着，将作为稀有气体的Ar气以例如7sccm的流速从惰性气体供给单元511输送到等离子体产生室502中，并且以例如5sccm的流速输送Xe气体，以便设置等离子体产生室502的内部压力为例如10-2到10-3Pa数量级。给磁性线圈510输送例如26A的线圈电流，从而给等离子体产生室502提供电子回旋共振条件的磁场。
将例如2.45GHz(例如500W)的微波从微波产生单元(未示出)通过波导508、石英窗507和真空波导506输送到等离子体产生室502中。利用微波的这种输送，在等离子体产生室502中产生Ar和Xr的等离子体。通过磁性线圈510的发散磁场将产生的等离子体从等离子体产生室502输出到处理室501的一侧。此外，将高频功率(例如500W)从高频电源输送单元输送到设置在等离子体产生室502的出口处的靶505。当Ar颗粒与靶505撞击时，发生溅射现象，从而从靶505溅射Ru颗粒。从靶505溅射的Ru颗粒到达基板4701上的绝缘层4702的表面上并淀积。
利用上述工艺，可以在绝缘层4702上形成具有例如大约10nm的厚度的下电极层4703(图48B)。在电压施加于下电极层4703和后来要形成的上电极4706之间时，下电极层4703能将电压施加于铁电层4705和绝缘层4704。如果可以保证导电性，下电极层4703可以由除了钌以外的任何其它材料构成。下电极层4703的厚度不必总是为10nm，可以更小或更大。
如上所述，在通过ECR溅射法形成Ru膜时，基板4701被加热到400℃。然而，基板不必总是被加热。但是，如果基板不加热，则钌与二氧化硅的粘接性变低，并且膜可能剥离。为了防止剥离，优选在加热基板的同时形成该膜。利用上述方式将Ru淀积到所期望的厚度之后，通过例如关闭快门来停止膜形成和通过停止输送微波功率来停止等离子体辐射，由此执行结束处理。然后，可以卸载基板4701。
用上述方式形成下电极层4703之后，将基板4701从该设备中卸载到大气中。将基板4701固定在图5中的相同ECR溅射设备的基板固定器504上，其中用纯钽(Ta)作靶505。通过使用作为等离子体气体的氩(Ar)气体和氧气的ECR溅射，在下电极层4703上形成绝缘层4704，其厚度达到恰好覆盖其表面，如图48C所示。
下面将详细介绍Ta-O分子的金属模式膜的形成。在如图5所示的ECR溅射设备中，其中使用由钽构成的靶505，将作为稀有气体的Ar气以例如25sccm的流速从惰性气体供给单元511输送到等离子体产生室502中，从而将等离子体产生室502的内部压力设置为例如10-2到10-3Pa。将例如27A的线圈电流输送给磁性线圈510，从而给等离子体产生室502提供电子回旋共振条件的磁场。
将例如2.45GHz(例如500W)的微波从微波产生单元(未示出)通过波导508、石英窗507和真空波导506输送到等离子体产生室502中。利用这种微波输送，在等离子体产生室502中产生Ar等离子体。通过磁性线圈510的发散磁场将产生的等离子体从等离子体产生室502输出到处理室501的一侧。此外，将高频功率(例如500W)从高频电源输送单元输送到设置在等离子体产生室502的出口处的靶505。当Ar颗粒与靶505撞击时，发生溅射现象，从而从靶505溅射Ta颗粒。
从靶505溅射的Ta颗粒与从等离子体产生室502输出的等离子体和从反应气体供给单元512输送的并由等离子体激活的氧气一起到达基板4701上的下电极层4703的表面并被激活的氧氧化成五氧化钽。
利用上述工艺，在下电极层4703上形成五氧化钽膜。接着，通过使用由纯硅构成的靶505的ECR溅射在五氧化钽膜上形成二氧化硅膜，与参照图48A所述的二氧化硅的淀积相同。重复进行上述五氧化钽膜和二氧化硅膜的形成，从而形成包括五氧化钽膜和二氧化硅膜的厚度例如大约为5nm的多层膜，由此获得绝缘层4704(图48D)。
使用包括五氧化钽膜和二氧化硅膜的绝缘层4704通过给铁电层4705施加电压来控制施加于铁电膜的电压。除了五氧化钽膜和二氧化硅膜的多层结构之外，如果可以控制施加于铁电层4705的电压，绝缘层4704还可以具有其他任何结构。降压曾4704可以是单层其厚度也不限于5nm，可以是其它厚度。在上述ECR溅射中，基板4701不加热，但是也可以加热。
用上述方式形成绝缘层4704之后，将基板4701从该设备中卸下到大气中。将基板4701固定在如图5中的相同ECR溅射设备的基板固定器504上，其中用具有4∶3的Bi-Ti比的烧结体(Bi-Ti-O)做靶505。执行使用作为等离子体气体的氩(Ar)和氙的ECR溅射，从而在绝缘层4704上形成铁电层4705，并且其厚度达到恰好覆盖其表面，如图48D所示。
下面将详细介绍铁电层4705的形成。在图5所示的ECR溅射设备中，其中使用由Bi-Ti-O构成的靶505，将基板4701加热到例如300℃-700℃。接着，将作为稀有气体的Ar气以例如20sccm的流速从惰性气体供给单元511输送到等离子体产生室502中，以便设置压力为例如10-2到10-3Pa数量级。给磁性线圈510输送例如27A的线圈电流，从而给等离子体产生室502提供电子回旋共振条件的磁场。
将例如2.45GHz的(例如500W)微波从微波产生单元(未示出)通过波导508、石英窗507和真空波导506输送到等离子体产生室502中。利用微波的这种输送，在等离子体产生室502中产生等离子体。通过磁性线圈510的发散磁场将产生的等离子体从等离子体产生室502输出到处理室501的一侧。此外，将高频功率(例如500W)从高频电源输送单元输送到设置在等离子体产生室502的出口处的靶505。当Ar颗粒与靶505撞击时，发生溅射现象，从而从靶505溅射Bi颗粒和Ti颗粒。
从靶505溅射的Bi颗粒和Ti颗粒与从等离子体产生室502输出的等离子体和从反应气体输送单元512输出的并被等离子体激活的氧气一起到达绝缘层4704的表面并被激活的氧氧化。必须以例如1sccm的流速从匹配单元521输送氧(O2)气。尽管靶505是烧结体并含有氧，但是通过输送氧可以防止氧在淀积膜中的缺乏。
利用通过ECR溅射形成的上述膜，可以形成厚度例如为大约40nm的铁电层4705(图48D)。之后，执行如上所述的相同结束工艺，从而卸载基板。通过用惰性气体和反应气体的ECR等离子体辐射形成的铁电层4705来改进膜质量。作为反应气体，不仅可以使用氧气，而且可以使用氮气、氟气、或氢气。还可以对绝缘层4702或绝缘层4704的形成进行膜质量改进。
当在铁电层4705上形成由Au构成并具有预定面积的上电极4706时，如图48E所示，可以获得使用由铁电物质形成的层的元件。上电极4706可以通过公知移去法和利用电阻加热真空淀积进行的金淀积来形成。上电极4706可以由其它金属材料或导电材料构成，例如Ru、Pt、或TiN。当使用Pt时，粘接性很差，并且膜可能剥落。因此，必须通过加热执行膜的形成或使用如难以剥离的Ti-Pt-Au等结构并在该结构上执行构图工艺如光刻或移去，将上电极4706形成为具有预定面积的电极。
根据本实施例，形成绝缘层4704，并在这个状态下，在其上形成铁电层4705。结果是，在通过上述ECR溅射形成铁电层4705时，可以在不使下层金属膜的表面或铁电膜的表面的粗糙度变坏的情况下形成铁电膜。例如，如果下层由容易氧化的金属材料构成，则在上述形成铁电层4705时可能部分地氧化下层的表面，导致粗糙度下降。然而，根据本实施例，可以在保持下层的良好表面粗糙度的同时形成铁电层4705。
下面介绍图47所示的元件的特性。通过在下电极层4703和上电极4706之间施加电压来检查特性。当来自电源的电压施加于下电极层4703和上电极4706，并且通过安培计测量施加该电压时流动的电流时，获得如图49所示的结果。在图49中，纵坐标表示通过电流值除以面积获得的电流密度。下面将介绍图49和本发明的存储操作原理。这里所述的电压值和电流值都只是在实际元件中测量的例子而已。因此，该现象不限于下列数值。也可以根据在元件中实际使用的每个膜的材料和厚度以及其它条件来测量其它数值。
当正电压施加给上电极4706时，在0-1.0V范围内流动的电流非常小，如图49中的(1)所表示的。然而，如由(2)表示的，当电压超过1.1V时，突然有正电流流动。实际上，还流动着大于0.1A/cm2的电流。然而，由于抑制了较大电流的流动，从而保护了测量器件，因此测量不到该电流。在由(1)表示的从0到1.0V的范围内，通过禁止大电流的流动，如(2)所示的，保持(保持)了高电阻状态。
当正电压再次施加于上电极4706时，在大约0.8V获得流动0.1A/cm2或以上的正电流的轨迹，如由(3)所示的。当正电压进一步施加于上电极4706时，在大约0.8V流动0.1Acm2或更大的电流，如由(3)所示的。
当将负电压施加给上电极4706时，流动的负电流高达最大在大约-0.2V，如(4)所示的。电流增加到最大值-1.5×10-2A/cm2。当电压的绝对值减小时，电流跟踪由(4)表示的位置。
当施加高达-0.2V的负电压时，电流跟踪由(4)表示的位置。之后，如(5)所示的，流动的电流值减小，并且没有负电流流动。当给上电极4706进一步施加负电压时，获得很少地流动电流的位置，如(6)所示的。即使电压的绝对值减小，电流也很少地流动，如(6)所示的。当正电压施加于上电极4706时，在高达大约0-1.0V时电流也很少地流动，如由(1)所示的。
因此，保持没有电流流动的高电阻状态，如由(1)所示的，除非给上电极4706施加1.1V或以上的电压，如由(2)所示的。状态(1)将被称为“正高电阻模式”。
例如，如由(2)所示的，当施加1.1V或以上的电压从而急剧地流动电流时，获得电流很容易流动的低电阻状态，如由(3)所示的。在给上电极4706施加正电压时，这个状态也保持不变。状态(3)将被称为“正低电阻模式”。
然而，当负电压施加于上电极4706时，获得小电流在从0到-0.2V的负电压范围内的早先阶段中流动的低电阻状态，如由(4)所示的。在施加0到-0.2V范围内的负电压时，这个状态也保持不变。状态(4)将被称为“负低电阻模式”。
当施加-0.2V或以上的负电压时，没有电流流动，并且该状态变为高电阻状态，如由(5)所示的。在这个状态下，在施加0到-1.0V范围内的负电压时，电流值具有高电阻的状态保持不变，如由(6)所示的。状态(6)将被称为“负高电阻模式”。
如上所述，使用如图47所示的铁电层的元件明显具有四个稳定模式：“正高电阻模式”、“正低电阻模式”、“负高电阻模式”和“负低电阻模式”。更具体地说，“正高电阻模式”和“负高电阻模式”是呈现相同高电阻状态的“高电阻模式”。“正低电阻模式”和“负低电阻模式”是呈现相同低电阻状态的“低电阻模式”。就是说，存在两个模式。在“高电阻模式”的状态中，“高电阻模式”在-1.5V到+1.0V的电压范围内保持不变。当施加+1.0V或以上的电压以便将该状态改变为“低电阻模式”时，“低电阻模式”在-0.2V到+0.8V电压范围内保持不变。在这两个模式之间切换，发生“高电阻模式”和“低电阻模式”。这还被适用于负电阻模式，即“负高电阻模式”和“负低电阻模式”。
至于在施加于0.5V的电压时在每个“正模式”中的实际电流值，“正高电阻模式”中的电流值为1.0×10-5A/cm2，并且在“正低电阻模式”中的电流值为5×10-2A/cm2。比值高到5000倍。这便于识别每个模式。本发明人评估在铁电膜的电阻值随着施加电压的方向和幅度明显改变时发生的上述现象。
由于绝缘层4704设置在铁电层4705和上电极4706之间，因此通过绝缘层4704的带结构可以控制载流子。更具体地说，例如，五氧化钽具有大约4.5eV的带隙。从费米能级观察的能量差在导带中大约为1.2eV，在价带中为2.3eV。就是说，势垒在价带一侧较高。因此，势垒效果对于价带中的空穴来说较高，对于导带中的电子来说较低。对于进一步的信息，可参见Wilk等人的“J.Appl.Phys.”，第87号，第484页(2000)。
从上述特性可知，当例如使用五氧化钽膜作为电极和铁电层之间的绝缘层时，可以期望电子容易流动而空穴难以流动的现象。实际上，如图49所示，流动的电流的值在正电压施加于上电极4706的情况和施加负电压的情况之间变化很大。在区别存储器时，这具有增加信噪比(S/N比)和便于数据识别的效果。这是使用绝缘层4704的效果。
发现当将如图49所示的上述“低电阻模式”和“高电阻模式”用做存储器操作时，图47所示的元件可以用做非易失非破坏性存储器。更具体地说，通过施加于上电极4706的负电压将模式从“低电阻模式”变为“高电阻模式”，由此进行元件初始化和数据擦除，即数据“截止”写操作，如图49中的(4)或(5)所示。
通过给上电极4706施加1.1V或更高的正电压而使流动急剧流动，由此进行电流数据“导通”的写操作，如图49中的(2)所示。利用这个操作，该模式从“高电阻模式”变为“低电阻模式”，并写数据“导通”。如上所述，当电压施加于上电极4706从而设置“高电阻模式”或“低电阻模式”时，可以写“截止”或“导通”数据(状态)。
当给上电极4706施加0到1.0V的适当电压时，通过读取电流值可以很容易地读取用上述方式写的数据。例如，当图47所示的元件的模式状态为“截止”即，“高电阻模式”时，可以确定因为在施加0到1.0V的适当电压时电流几乎不流动，如图49中的(1)所示。
当图47所示的元件的模式状态为“导通”即“低电阻模式”时，可以确定因为在施加0到0.8V的适当电压时电流急剧流动，如图49中的(2)所示。由于“正高电阻模式”和“正低电阻模式”即“截止”和“导通”之间的电流值的差是5000倍或以上，因此可以很容易地确定“截止”和“导通”。甚至在负电压范围内，可以在0到-0.2V电压范围内确定“截止”和“导通”。
只通过检查图47所示的元件是为“高电阻模式”还是为“低电阻模式”，可以很容易地进行存储器的上述读取操作。换言之，在图47所示的元件可以保持两个模式的同时，保持数据。即使正电压施加于电极从而检查该模式，保持的模式不变，并且数据不会被破坏。因此，根据图47所示的元件，可以进行非破坏性读取操作。图47所示的元件用做非易失存储元件，这是因为铁电层4705的电阻值根据在下电极层4703和上电极4706之间施加的电压而变化。这个元件还可以用做控制电流的开关元件。
操作图47中所示元件的电压在写时被最大化，从而设置“正低电阻模式”。然而，该电压大约为1.1V，并且功耗非常低，如图49所示。低功耗对于器件来说是是非常有利的。使用存储器的器件，例如不仅移动通信器件、数字通用器件、数字图象传感器件、笔记本个人计算机和PDA(个人数字辅助系统)，而且所有的计算机、个人计算机、工作站、办公室计算机、主机、通信单元和多功能设备都可以减少功耗。使用图47所示元件的存储器还具有10年的保持周期，与上述元件相同。
在本发明的上述例子中，硅基板上的绝缘层、绝缘层上的下电极层、下电极层上的绝缘层和绝缘层上的铁电层各通过ECR溅射形成。然而，形成每层的方法不限于ECR溅射。例如，可以通过热氧化或CVD(化学汽相淀积)或常规溅射法形成将要形成在硅基板上的绝缘层。
下电极层可以通过任何其它膜形成法如EB淀积、CVD、MBE或IBD来形成。下电极层上的绝缘层可以通过ALD、MOCVD或常规溅射法来形成。铁电层还可以通过上述MOD、常规溅射法、PLD或MOCVD来形成。然而，当使用ECR溅射时，可以很容易获得平坦和优异的绝缘膜、金属膜和铁电膜。
在上述实施例中，形成每层之后，基板暂时被卸载到大气中。然而，这些层可以通过使用一种设备的连续工艺形成，而不将该结构卸载到大气中，所述设备通过真空传送室连接处理室，从而实现ECR溅射，形成各个层。利用这种设置，将要处理的基板可以在真空中传送，并因此防止它受到干扰影响，如水粘接的影响。因此，可以提高膜质量和界面性能。
如在参考专利文献7中所示的，形成每层之后，可以用ECR等离子体辐射形成的层的表面，从而改进性能。形成每层之后，可以对形成的层在适当的气体气氛如氢气中进行退火(热处理)，从而大大提高每层的性能。
在存储器中同时排列元件和储存多个数据被称为“集成”。集成的元件的程度被称为“集成度”。图47所示的结构是非常简单的，并与常规存储单元相比能大大增加集成度。对于基于必须保证栅、源和漏区的MOSFET的DRAM、SRAM或闪烁存储器，近年来已经有人指出了集成度方面的限制。然而，图47所示的元件使用了简单结构并因此能增加集成度，同时不受目前对集成限制的影响。
在上述实施例中，施加DC电压。然而，即使施加具有适当宽度和幅度的脉冲电压，也可以获得与上述相同的效果。本发明的基本思想是设置与绝缘层接触的铁电层并用两个电极夹着这些层，如图47所示。利用这种结构，当在两个电极之间施加预定电压(DC或脉冲)从而改变铁电层的电阻值和切换稳定的高电阻模式和低电阻模式时，可以实现存储器功能。
例如，如图50A所示，可以采用绝缘基板4701a，并且可以采用叠层下电极层4703a和4703b。如图50B所示，可以采用绝缘基板4701a，并且可以在下电极层4703上设置接触电极4703c。如图50C所示，可以采用绝缘基板4701a，并且可以采用叠层上电极4706a和4706b。如图50D所示，可以采用叠层下电极层4703a和4703b以及叠层上电极4706a和4706b。
如图51A所示，可以采用由玻璃或石英构成的绝缘基板5101。在这种情况下，如图52所示，可以在基板5101中形成通孔，从而形成栓塞，并且在基板5101的下表面(与形成下电极层4703的表面相反的面)上形成电接触。利用这种结构，本发明可适用于例如容易处理的玻璃基板。由于具有在632.8nm波长下测量的大约2.6折射率的铁电层4705是光学上透明的，因此图51所示的结构可以适用于显示器。当铁电层4705形成得如此厚以至于在10-200nm范围内，从而产生干扰颜色，可以获得有色状态的视觉效果。
如图53A所示，可以采用例如由金属构成的导电基板5201。如图53B所示，可以形成接触基板5201的下电极层5202，并且可以在其上设置绝缘层5203、铁电层5204和上电极5205。在图53B所示的结构中，可以在基板5201和上电极5205之间施加电信号。
如图53C所示，在金属板5301上设置绝缘层5302、铁电层5303、和上电极5304。在这种结构中，金属板5301用做下电极层。利用图53C所示的结构，其中在具有高导热率的金属板5301上形成构成元件，可以获得更高的冷却效果和可以希望稳定的元件操作。
由于铁电层变厚，因此电流几乎不流动，电阻增加。当通过使用电阻值的变化来实现存储器时，导通状态和截止状态中每个状态下的电阻值的是很重要的。例如，当铁电层变厚时，导通状态下的电阻值增加。由于难以保证高S/N比，因此难以确定存储器的状态。另一方面，当铁电层变薄，并且漏电流占主要地位时，难以保持存储器信息，并且截止状态的电阻值增加。因此难以保证高S/N比。
因此，铁电层优选具有最佳厚度。例如，当考虑漏电流的问题时，铁电层必须只具有至少10nm的厚度。当考虑导通状态下的电阻值时，铁电层优选比200nm薄。在由本发明人所做的实验中，在铁电层厚度为30-100nm时可以确信存储操作。当铁电层的厚度为50nM时获得最满意的状态。
甚至在下电极层上的绝缘层中存在更优选的厚度。下面将使用如下例子介绍厚度，在所述例子中，通过使用Al靶、Si靶和TA靶的ECR溅射在硅基板上形成Al2O3膜、SiO2膜、Ta2O3膜。每个膜形成为预定厚度。在每个膜上由Al构成的上电极。通过在硅基板和上电极之间施加电压来测量电流-电压特性。在-1V下在每个薄膜中观察到的电流密度被观察到，电流密度的结果如图39所示。
如图39所示，电流密度随着绝缘层的材料而改变。厚度变得越小，漏电流流得越多，从而增加电流密度。另一方面，当厚度增加时，电流密度减小。这表示如果厚度太小，不能获得绝缘层的特性。如果厚度很大，则施加于铁电膜的电压很小，从而难以保证高S/N比，并且难以确定存储状态。因此，与铁电层相结合，绝缘层优选具有最佳厚度。
例如，当考虑漏电流的问题，并采用Al2O3膜或SiO2膜时，厚度优选大约为1-3nm。Ta2O3膜必须只具有至少3nm的厚度。当考虑电阻值的幅度的问题时，绝缘层优选比20nm更厚。在由本发明人所做的实验中，当由SiO2和Ta2O3构成的绝缘层具有3-5nm的厚度时，确认上述存储操作。
在上面的说明中中，已经以一个元件为例进行了说明。然而，可以排列和集成多个元件，如后面所述的。例如，如图54A所示，在绝缘基板5401上形成公共下电极层5402、绝缘层5403、和铁电层5404。彼此隔开预定距离的多个上电极5405形成在绝缘层5404上。就是说，多个铁电元件对应多个上电极5405排列。
铁电或绝缘膜具有比导体如金属低很多的导电率，因此可以被通用。在这种情况下，由于可以省略加工过程，可以增加生产率，因此在工业方面有很大优点。当考虑例如导电率来设置对应多个上电极5405的铁电元件之间的距离时，可以希望获得稳定的操作。
如图54B所示，公共下电极层5402可以形成在绝缘基板5401上，并且各包括绝缘层5413、铁电层5414和上电极5415的多个元件可以排列在下电极层5402上。例如，当使用如RIE、ICP刻蚀或ECR刻蚀等方法形成和处理铁电膜时，可以形成独立的铁电层5414。当通过这种方式分开元件时，可以进一步缩短它们之间的距离，并且可以使集成度更高。
如图54C所示，可以在绝缘基板5401上形成公共下电极层5402和绝缘层5403，并且可以在绝缘层5403上排列多个元件，每个元件包括铁电层5414和上电极5415。如图54D所示，可以用绝缘侧壁5416覆盖每个元件的绝缘层5413和铁电层5414的侧表面。如图54E所示，可以在绝缘基板5401上形成公共下电极层5402和绝缘层5403，并且可以在绝缘层5403上排列多个元件，每个元件包括铁电层5414和上电极5415，并且可以用绝缘侧壁5417覆盖每个元件的铁电层5414的侧表面。
如图55所示，可以在绝缘基板5401上形成公共下电极层5402，并且在下电极层5402上排列多个元件，每个元件包括绝缘层5413、铁电层5414、和上电极5415，并且绝缘层5426可以形成得以填充彼此隔开的多个铁电层5414的侧面之间的空间。当用绝缘体覆盖对应多个元件分别形成的多个铁电层5414之间的部分时，可以减少元件之间的漏电流，并且可以增加它们的稳定性。
如图13所示，根据本发明实施例排列多个元件。更具体地说，在X方向排列n个元件，在Y方向排列m个元件。X方向总线连接到下电极层，Y方向总线连接到上电极。具有选择信号开关功能的处理器单元连接到X-Y方向总线中的每个上。利用这种结构，可以实现能随机存取每个元件的存储器。
还可以通过电流来控制铁电层4705的电阻值的变化。在“高电阻模式”下将预定电压施加于铁电层4705，从而流动预定电流。紧接着之后，在上电极4706和下电极层4703之间施加预定电压(例如+0.5V)。然后电流值改变，如图41所示。
例如，在电极之间输送从1×10-5A(包括端点)到1×10-4A(不包括这个端点)的电流之后，电流值很小，并且获得高电阻状态。在电极之间输送1×10-4A或以上的电流时，流动的电流的值变大(例如0.7mA)，并且状态变为低电阻状态。正如从这一点明显看出的，铁电层4705的电阻也根据流过它的电流而变化。就是说，存在代表高电阻状态和低电阻状态的两个电阻值。因此，图1所示的元件可以通过电压和电流来驱动。
甚至在图47所示的元件中，可以通过脉冲电压来控制铁电层4705电阻的变化，如上述元件中那样。该元件还可以用做控制电流的开关元件。即使图47所示的元件可以实现三元存储器，与上述元件相同。
下面介绍由含有五氧化钽和二氧化硅的铁电层形成并具有5nm厚度的绝缘层4705。下面介绍如下情况：其中绝缘层4704具有通过按顺序层叠五氧化钽膜、二氧化硅膜和五氧化钽膜形成的三层结构。在早先的实验中，本发明人在清洗过的硅基板上形成了用做铁电层4705的金属氧化物层。作为实验结果的特殊检查的结果，观察硅基板和金属氧化物层之间的界面层的形成。
下面将介绍观察到的结果。将基板温度设置为420℃，并且在硅基板上形成含有铋和钛的金属氧化物层。当用透射电子显微镜观察界面的状态时，观察到在图56中示意性地所示的状态。如图56所示，在由硅构成的基板4701上经过界面层形成铁电层4705，所述界面层包括氧化硅层4721和由含有Bi、Ti和Si的氧化物构成的氧化物层4722。
当因此在硅基板上形成铁电层4705时，在它们之间形成上述两种氧化物层。即使有意地在氧化硅层上形成铁电层4705，在界面中也可以观察到含有Bi、Ti和Si的氧化物层。形成在界面中的这些层当中，评估氧化硅层4721以使其具有小到3.8的相对介电常数。当电压施加于铁电层4705时，该电压大部分都施加于氧化硅层4721上，并且可能没有电压分布给铁电层4705。当需要界面可控性时，氧化物层4722产生问题。因此，当将要形成铁电层4705时，通过抑制与硅的反应和防止具有小相对介电常数的氧化硅的形成，可以获得更理想的状态。
下面检查在例如钌构成的下金属层上直接形成铁电层4705的情况。如公知的，钌形成氧化物。因此，当在由钌构成的金属层上形成铁电层时，期望金属层的表面被氧化，从而降低了表面粗糙度。
例如，通过热氧化在硅基板上形成二氧化硅层。通过上述ECR溅射在其上形成具有大约20nm的厚度的钌电极层。基板温度设置为450℃，并且在钌层上形成含有铋和钛的金属氧化物层。当通过透射电子显微镜观察截面的状态时，观察到如图57所示的状态。图58示意性地表示图57的电子显微照片的状态。
如图58所示，在二氧化硅层4702a上形成由钌构成的下电极层4703。在下电极层4703上经过由含有Bi、Ti和Ru的氧化物构成的界面层4723形成铁电层4705。通过EDS(能量分散X射线光谱仪)确认界面层4723是含有Ru、Ti和Bi的氧化物。铁电层4705的表面由于界面层4723的影响而具有10-20nm的粗糙度。如从这一点明显看出的，当铁电层4705不直接形成在金属层上时可以获得更理想的状态。
从上述实验和观察结果看出，本发明人旨在具有多层结构的绝缘层，所述多层结构是通过在五氧化钽层之间夹着二氧化硅层而形成的。当五氧化钽层接触下电极层4703和铁电层4705时，可以防止下电极层4703的界面的氧化。此外，可以抑制由于铁电层4705的界面的反应而形成界面层。当形成二氧化硅层时，可以保证绝缘性能。因此，代替五氧化钽，可以使用能防止在下电极层4703和铁电层4705之间的界面中形成界面层的任何其它材料。不必总是形成二氧化硅层。只要五氧化钽层满足取决于所需绝缘性能的状态即可。
下面将说明使用由五氧化钽层形成的绝缘层(绝缘层4702)的元件的特性。通过热氧化在硅基板上形成二氧化硅层。通过上述ECR溅射在二氧化硅层上形成厚度大约为20nm的钌电极层。在形成的钌电极层上依次层叠五氧化钽层、二氧化硅层和五氧化钽层，从而形成厚度大约为5nm的绝缘层。这些层是通过参照图48C所述的ECR溅射形成的。
通过透射电子显微镜观察在上述钌电极层上形成的绝缘层的截面的状态。在晶体状态的钌电极层上作为厚度大约为5nm的极薄的膜观察到了处于非晶状态的五氧化钽层、二氧化硅层和五氧化钽层。并且在这些层之间没有观察到界面层，并且确信形成了非常平坦的层。
下面介绍上述层叠结构的电特性的研究结果。通过制备四个样品A、B、C和D来研究电特性。在样品A中，在清洗过的p型硅基板上形成厚度大约为3nm的绝缘层，该绝缘层包括依次层叠的五氧化钽层、二氧化硅层和五氧化钽层。在样品B中，在清洗过的p型硅基板上形成厚度大约为3nm的绝缘层，该绝缘层包括依次层叠的二氧化硅层、五氧化钽层和二氧化硅层。在样品C中，在清洗过的p型硅基板上形成厚度大约为3nm的二氧化硅绝缘层。
在样品D中，在清洗过的p型硅基板上形成厚度大约为3nm的五氧化钽层绝缘层。
在每个样品中，在绝缘层上形成由铝构成的上电极。在硅基板和上电极之间施加预定电压，由此测量电流密度。当负电压施加于上电极以便将硅基板设置为半导体的存储状态时，电压只施加于绝缘层。
图59表示了使用上述样品获得的测量结果。如图59中的C所示的，二氧化硅绝缘层具有高绝缘性。相反，如由d所示的，五氧化钽绝缘层具有低绝缘性和在极低施加电压下的高电流密度。样品a和b具有在样品c和d之间的中间特性。如从这个结果看出的，与包括单层五氧化钽层的绝缘层相比，具有通过在五氧化钽层之间夹着二氧化硅层形成的多层结构的绝缘层可以获得更高的绝缘性。
下面介绍具有与图47所示相同结构的元件的观察结果，即，该元件使用了具有多层结构的绝缘层，所述多层结构包括夹在五氧化钽层之间的二氧化硅层。现在简要说明形成用于观察的元件。通过热氧化在硅基板上形成二氧化硅层。通过上述ECR溅射在二氧化硅层上形成厚度大约为20nm的钌电极层。通过依次层叠五氧化钽层、二氧化硅层和五氧化钽层，如上所述，在钌电极层上形成厚度大约为5nm的绝缘层。在420℃的基板温度下和在1sccm的氧流速下在绝缘层上形成含有铋和钛的厚度大约为40nm的金属氧化物层。
图60表示通过使用透射电子显微镜观察用上述方式形成的元件的截面获得的结果。图61示意性地表示这个状态。作为观察结果，在下电极层4703上形成包括依次层叠的五氧化钽层4724、二氧化硅层4725、和五氧化钽层4726的绝缘层4704。在绝缘层4704上形成铁电层4705。在这些层之间的界面观察不到界面层。这些层之间的界面在nm数量级上是平坦的。如上所述，当在形成如图47所示元件时使用在五氧化钽层之间夹着二氧化硅层的绝缘层时，抑制了通过氧化之后的预测反应形成界面层，并且改善了铁电层的表面粗糙度。
接下来参照附图介绍本发明的另一实施例。图62是示意性地表示根据本发明另一实施例的双稳态电阻值获得器件的结构例子的剖面图。下面介绍使用金属氧化物层的元件(功能元件)。图62所示的元件包括例如在由单晶硅构成的基板6201上的绝缘层6202、下电极层6203、绝缘层(第一绝缘层)6204、金属氧化物层6205、绝缘层(第二绝缘层)6206、和上电极6207。基板6201可以由半导体、绝缘体和导电材料如金属中的任何一种材料构成。当基板6201由导电材料构成时，可以省略绝缘层6202。在这种情况下，由导电材料构成的基板6201用做下电极层。
下电极层6203和上电极6207必须只由过渡金属构成，包括贵族金属，如铂(Pt)、钌(Ru)、金(Au)、和银(Ag)。下电极层6203和上电极6207可以由化合物构成，如过渡金属的氮化物、氧化物或氟化物，如氮化钛(TiN)、氮化铪(HfN)、钌酸锶(SrRuO2)、氧化锌(ZnO)、氧化铟锡(ITO)或氟化镧(LaF3)，或者通过叠置这些物质形成的复合膜。
绝缘层6204和绝缘层6206必须只由二氧化硅、氮氧化硅、氧化铝、氧化物，如含有轻金属如锂、铍、镁或钙的LiNbO3，或者氟化物，如LiCaAlF6、LiSrAlF6、LiYF4、LiLuF4或KMgF3构成。或者，绝缘层6204和绝缘层6206必须只由过渡金属的氧化物或氮化物构成，如钪、钛、锶、钇、锆、铪、钽、或镧系，含有上述元素的硅酸盐(金属的三元化合物，硅和氧)，含有这些元素的铝酸盐(金属的三元化合物、铝、和氧)，或者含有上述元素中的至少两种的氧化物或氮化物。
金属氧化物层6205与图1所示的铁电层104相同并由含有至少两种金属的金属氧化物构成。例如，通过在基底层中分散具有大约3-15nm的粒径的Bi4Ti3O12的多个微晶粒或细晶粒，形成金属氧化物层6205，所述基底层是含有相对于Bi4Ti3O12的化学计量成分为过量的含钛的层。基底层可以是具有铋含量几乎为0的TiOx。换言之，基底层由含有两种金属的金属氧化物构成，并且其中一种金属的含量比化学计量成分少。金属氧化物层6205必须只由例如具有钙钛矿结构的材料、具有假-钛铁矿结构的材料、具有钨青铜结构的材料、具有铋层结构的材料或者具有烧绿石结构的材料构成。
更具体地说，是Bi4Ti3O12、La2Ti2O7、BaTiO3、PbTiO3、Pb(Zr1-xTix)O3、(Pb1-yLay)(Zr1-xTix)O3、LiNbO3、LiTaO3、KnbO3、YMnO3、PbNb3O6、Ba2NaNb5O15、(Ba1-xSrx)2NaNb2O15、Ba2Na1-xBix/3Nb5O15、或以(Bi2O2)2+(Am-1BmO3m+1)2-为代表的具有铋层结构的金属氧化物(例如铁电物质)，其中A表示单价、二价和三价离子及其结合中的至少一种，B表示四价、五价和六价离子及其结合中的至少一种，O表示氧，Bi表示铋，m表示1-5。
以(Bi2O2)2+(Am-1BmO3m+1)2-为代表的具有铋层结构的金属氧化物的例子是：SrBi2Ta2O9、SrBi2Nb2O9、BaBi2NbO9、BaBi2Ta2O9、PbBi2Nb2O9、PbBi2Ta2O9、BiO4Ta3O14、CaBi4Ti4O15、SrBi4Ti4O15、BaBi4Ti4O15、Na0.5Bi4.5Ti4O15、K0.5Bi4.5Ti4O15、Sr2Bi4Ta5O18、Ba2Bi4Ta5O18和Pb2Bi4Ta5O18。
金属氧化物层6205可由以Ln1-xAexTrO3或LnAe1-xTrxO3为代表的材料构成，其中Ln表示选自镧系的至少一种稀土金属元素，Ae表示选自II族(Be、Mg和碱土金属的Ca、Sr、Ba、Ra)轻金属的至少一种材料，Tr表示选自III族、IV族、V族、VI族、VII族、VIII族、I族和II族的重金属(过渡金属)的至少一种材料，O表示氧。注意x是可容性限制范围内的有效数值。
金属氧化物层6205由含有至少两种金属的金属氧化物构成，并通常呈现铁电性。然而，在有些情况下，根据膜厚条件不呈现铁电性。
下面介绍图62所示的功能元件的详细例子。例如，下电极层6203是具有10nm厚度的钌膜。绝缘层6204是由五氧化钽和二氧化硅构成并具有大约5nm厚度的多层膜。金属氧化物层6205是厚度为40nm的Bi4Ti3O12膜。绝缘层6206是厚度为3nm的五氧化钽层。上电极6207由金构成。如上所述，基板6201和绝缘层6202的结构不限于上述结构，如果对电特性没有影响，也可以适当地选择任何其它材料。
后面将介绍形成上述绝缘层6202、下电极层6203、绝缘层6204、金属氧化物层6205、绝缘层6206、和上电极6206的详细方法。可以通过使用图5所示的ECR溅射设备，在由氩气、氧气或氮气构成的ECR等离子体中溅射金属靶或烧结靶来形成它们。
下面将参照图62介绍制造功能元件的方法的例子。如图63A所示，制备具有在主平面上的(100)平面取向和1-2Ωcm电阻率的p型硅基板6201。用硫酸和过氧化氢溶液、纯水和氟化氢溶液的混合溶液清洗基板6201的表面并干燥。
在清洗过和干燥过的基板6201上形成绝缘层6202。在形成绝缘层6202时，采用上述ECR溅射设备。将基板6201固定在处理室501中的基板固定器504上，纯硅(Si)用做靶(505)。通过使用作为等离子体气体的氩(Ar)和氧气的ECR溅射在基板6201上形成以Si-O分子形式处于金属模式的绝缘层6202，从而其厚度恰好覆盖其表面。
在图5所示的ECR溅射设备中，等离子体产生室502被抽真空到10-5到10-4Pa数量级的高真空状态。例如，将作为稀有气体的Ar气以大约20sccm的流速从惰性气体供给单元511输送到等离子体产生室502中，从而将等离子体产生室502的内部压力设置在例如10-3到10-2Pa数量级。注意到，sccm是流速单位并表示在0℃和1大气压力下的流体在1分钟内流动1cm3。
将例如28A的线圈电流输送给磁性线圈510，从而向等离子体产生室502提供电子回旋共振条件的磁场。等离子体产生室502中的磁通密度设置为例如大约87.5mT(特斯拉)。
从微波产生单元(未示出)通过波导508、石英窗507、和真空波导506向等离子体产生室502中输送例如2.45GHz(例如500W)的微波。利用这种微波输送，在等离子体产生室502中产生氩等离子体。
通过磁性线圈510的发散磁场将通过上述方法产生的等离子体从等离子体产生室502输出到处理室501一侧。此外，将高频功率(例如500W)从高频电源522输送到设置在等离子体产生室502的出口处的靶505。当Ar颗粒撞击靶505时，产生溅射现象，从而从靶505溅射Si颗粒。
获得这个状态之后，打开处理室501和基板6201之间的快门(未示出)。从靶505溅射的Si颗粒与从等离子体产生室502输出的等离子体和从反应气体供给单元512输送的并被等离子体激活的氧气一起到达基板6201的表面并被激活的氧氧化成二氧化硅。
利用上述工艺，可以在基板6201上形成由二氧化硅构成并具有例如大约100nm厚度的绝缘层6202(图63A)。当绝缘层形成为预定厚度时，关闭上述快门，从而不使溅射的材料到达基板6201，由此停止膜形成。之后，例如通过停止输送微波功率，停止等离子体辐射。停止输送气体。当基板温度下降到预定值，并且处理室501的内部压力增加到大气压时，将经历了膜形成的基板6201从处理室501卸下。
绝缘层6202保证了绝缘，从而在电压施加于后面要形成的下电极层6203和上电极6207之间时防止电压泄漏到基板6201并影响希望的电特性。例如，通过热氧化法氧化硅基板的表面形成的氧化硅膜可用做绝缘层6202。绝缘层6202可以由除了氧化硅以外的任何其它绝缘材料构成，只要能保证绝缘性即可。绝缘层6202的厚度不必总是100nm，也可以更小或更大。在上述通过ECR溅射形成绝缘层6202时，基板6201不加热。但是，也可以在加热基板6201的同时形成膜。或者，可以通过热氧化法来氧化由硅构成的基板6201的表面，从而形成由氧化硅构成的绝缘层6202。
利用上述方式形成绝缘层6202之后，将基板6201从该设备中卸载到大气中。将基板6201固定在如图5中的相同ECR溅射设备的基板固定器504上，其中用纯钌(Ru)做靶。执行使用作为等离子体气体的氩(Ar)和氙(Xe)的ECR溅射，从而在绝缘层6202上形成Ru膜，并且其厚度达到恰好覆盖其表面，由此形成下电极层6203，如图63B所示。
下面将详细介绍Ru膜的形成。在图5所示的ECR溅射设备中，例如，将基板6201加热到例如大约400℃。接着，将作为稀有气体的Ar气以例如7sccm的流速从惰性气体供给单元511输送到等离子体产生室502中，并且以例如5sccm的流速输送Xe气体，以便设置等离子体产生室502的内部压力为例如10-3到10-2Pa数量级。给磁性线圈510输送例如26A的线圈电流，从而给等离子体产生室502提供电子回旋共振条件的磁场。
将例如2.45GHz的微波(例如500W)从微波产生单元(未示出)通过波导508、石英窗507和真空波导506输送到等离子体产生室502中。利用微波的这种输送，在等离子体产生室502中产生Ar和Xr的等离子体。通过磁性线圈510的发散磁场将产生的等离子体从等离子体产生室502输出到处理室501的一侧。此外，将高频功率(例如500W)从高频电极输送单元输送到设置在等离子体产生室502的出口处的靶505。当Ar颗粒与靶505撞击时，发生溅射现象，从而从靶505溅射Ru颗粒。从靶505溅射的Ru颗粒到达基板6201上的绝缘层6202的表面上并淀积。
利用上述工艺，可以在绝缘层6202上形成具有例如大约10nm的厚度的下电极层6203(图63B)。在电压施加于下电极层6203和后来要形成的上电极6207之间时，下电极层6203能将电压施加于金属氧化物层6205和绝缘层6204。如果可以保证导电性，下电极层6203可以用除了钌以外的任何其它材料构成。下电极层6203的厚度不必总是为10nm，可以更小或更大。
如上所述，在通过ECR溅射法形成Ru膜时，基板6201被加热到400℃。然而，基板不必总是被加热。但是，如果基板不加热，则钌与二氧化硅的粘接性变低，并且膜可能剥离。为了防止剥离，优选在加热基板的同时形成该膜。利用上述方式将Ru淀积到所期望的厚度之后，通过例如关闭快门来停止膜形成和通过停止输送微波功率来停止等离子体辐射，由此执行结束处理。然后，可以卸载基板6201。
用上述方式形成下电极层6203之后，将基板6201从该设备中卸载到大气中。将基板6201固定在图5中的相同ECR溅射设备的基板固定器504上，其中用纯钽(Ta)作靶505。通过使用作为等离子体气体的氩(Ar)和氧气的ECR溅射，在下电极层6203上形成绝缘层6204，使其厚度恰好达到覆盖其表面，如图63C所示。以Ta-O分子形式的金属模式膜形成为绝缘层6204，如后面所述。
下面详细介绍以Ta-O分子形式的金属模式膜的形成。在图5所示的ECR溅射设备中，使用由钽构成的靶505，等离子体产生室502被抽真空到10-5到10-4Pa数量级的高真空状态。然后将作为稀有气体的Ar气以例如25sccm的流速从惰性气体供给单元511输送到等离子体产生室502中，从而将等离子体产生室502的内部压力设置为例如10-3到10-2Pa数量级。将例如27A的线圈电流输送给磁性线圈510，从而给等离子体产生室502提供电子回旋共振条件的磁场。
将例如2.45GHz(例如500W)的微波从微波产生单元(未示出)通过波导508、石英窗507和真空波导506输送到等离子体产生室502中。利用这种微波输送，在等离子体产生室502中产生Ar等离子体。通过磁性线圈510的发散磁场将产生的ECR等离子体从等离子体产生室502输出到处理室501一侧。此外，将高频功率(例如500W)从高频电极输送单元输送到设置在等离子体产生室502的出口处的靶505。当Ar颗粒与靶505撞击时，发生溅射现象，从而从靶505溅射Ta颗粒。
从靶505溅射的Ta颗粒与从等离子体产生室502输出的等离子体和从反应气体供给单元512输送的并由等离子体激活的氧气一起到达基板6201上的下电极层6203的表面并被激活的氧氧化成五氧化钽。
利用上述工艺，在下电极层6203上形成五氧化钽膜。接着，使用由纯硅构成的靶505，通过ECR溅射在五氧化钽膜上形成二氧化硅膜，这与参照图63A所述的二氧化硅的淀积相同。重复进行五氧化钽膜和二氧化硅膜的上述形成，从而形成包括五氧化钽膜和二氧化硅膜且其厚度为大约5nm的多层膜，由此获得绝缘层6204(图63D)。
在给金属氧化物层6205施加电压时，使用包括五氧化钽膜和二氧化硅膜的绝缘层6204来控制将要施加于金属氧化物层6205的电压。如果能控制施加于金属氧化物层6205的电压，绝缘层6204可以具有除了五氧化钽膜和二氧化硅膜的多层结构以外的其它任何结构。绝缘层6204可以是单层。其厚度也不限于5nm。在上述ECR溅射中，基板6201没有被加热，但是也可以加热基板。
用上述方式形成绝缘层6204之后，将基板6201从该设备中卸载到大气中。将基板6201固定在图5中的相同ECR溅射设备的基板固定器504上，其中用具有4∶3的Bi-Ti比的烧结体(Bi-Ti-O)作为靶505。执行使用作为等离子体的Ar和氧气的ECR溅射，从而在下电极层6204上形成金属氧化物层6205，其厚度达到恰好覆盖其表面，如图63D所示。
下面将详细介绍金属氧化物层6205的形成。在如图5所示的ECR溅射设备中，其中使用由Bi-Ti-O构成的靶505，将处理室501和等离子体产生室502抽真空，从而将内部压力设置为10-3到10-4Pa。然后，将基板6201加热到例如300-700℃。接着，将作为稀有气体的Ar气以例如20sccm的流速从惰性气体供给单元511输送到等离子体产生室502中，从而将压力设置为例如10-3到10-2Pa量级。将例如27A的线圈电流输送给磁性线圈510，从而给等离子体产生室502提供电子回旋共振条件的磁场。
将例如2.45GHz(例如500W)的微波从微波产生单元(未示出)通过波导508、石英窗507和真空波导506输送到等离子体产生室502中。利用这种微波输送，在等离子体产生室502中产生等离子体。通过磁性线圈510的发散磁场将产生的等离子体从等离子体产生室502输出到处理室501的一侧。此外，将高频功率(例如500W)从高频电源输送单元输送到设置在等离子体产生室502的出口处的靶505。当Ar颗粒与靶505撞击时，发生溅射现象，从而从靶505溅射Bi颗粒和Ti颗粒。
从靶505溅射的Bi颗粒和Ti颗粒与从等离子体产生室502输出的等离子体和从反应气体供给单元512输送的并等离子体激活的氧气一起到达绝缘层6204的表面并被激活的氧氧化。
氧(O2)气必须只以例如大约1sccm的流速从匹配单元521输送。尽管靶505是烧结体并含有氧，但是通过输送氧可以防止氧在该膜中的任何缺乏。
利用通过ECR溅射形成的上述膜，可以形成厚度为例如大约40nm的金属氧化物层6205(图63D)。之后，执行与上述相同的结束处理，从而可以卸载基板。
用上述方式形成金属氧化物层6205之后，从该设备将基板6201卸载到大气中。将基板6201固定在如图5中的相同ECR溅射设备的基板固定器504上，其中纯钽(Ta)用做靶505。通过使用氩(Ar)作为等离子体气体和氧气作为反应气体的ECR溅射，将五氧化钽膜形成在金属氧化物层6205上，并且其厚度达到恰好覆盖其表面的程度，如图63(e)所示，由此形成绝缘层6206。五氧化钽膜是Ta-O分子形式的金属模式膜，如后面所述。
下面详细介绍Ta-O分子形式的金属模式膜的形成。在图5所示的ECR溅射设备中，其中使用由钽构成的靶505，将等离子体产生室502抽真空到例如10-5到10-4Pa数量级的高真空度。然后，从惰性气体供给单元511将Ar气以例如25sccm的流速输送到等离子体产生室502中，从而将等离子体产生室502的内部压力设置在例如10-3到10-2Pa数量级。将例如27A的线圈电流输送给磁性线圈510，从而给等离子体产生室502提供电子回旋共振条件的磁场。
将例如2.45GHz(例如500W)的微波从微波产生单元(未示出)通过波导508、石英窗507和真空波导506输送到等离子体产生室502中。利用微波的这种输送，在等离子体产生室502中产生Ar等离子体。通过磁性线圈510的发散磁场将产生的等离子体从等离子体产生室502输出到处理室501的一侧。此外，将高频功率(例如500W)从高频电极输送单元输送到设置在等离子体产生室502的出口处的靶505。当Ar颗粒与靶505撞击时，发生溅射现象，从而从靶505溅射Ta颗粒。
从靶505溅射的Ta颗粒与从等离子体产生室502输出的等离子体和从反应气体供给单元512输送的并被等离子体激活的氧气一起到达基板6201上的下电极层6203的表面并被激活的氧氧化成五氧化钽。
利用上述工艺，可以在金属氧化物层6205上形成厚度为大约3nm的五氧化钽膜，从而形成绝缘层6206，如图63(e)所示。在给金属氧化物层6205施加电压之后，使用由五氧化钽构成的绝缘层6206来控制施加于金属氧化物层6205上的电压。如果能控制施加于金属氧化物层6205的电压，绝缘层6206可以用除了五氧化钽以外的任何其它材料构成。绝缘层6206可以是单层。其厚度也不限于3nm。
在上述ECR溅射中，没有加热基板6201，但是也可以加热它。通过用惰性气体和反应气体的ECR等离子体辐射形成的绝缘层6206的表面，可以提高其性能。作为反应气体，可以使用氧气、氮气、氟气、或氢气。还可以绝缘层6204或金属氧化物层6205进行膜质量改进。
当在绝缘层6206上形成由Au构成并具有预定面积的上电极6207时，如图63(f)所示，可以获得使用含有至少两种金属的金属氧化物层的元件。上电极6207可以通过公知的移去方法和通过电阻加热真空淀积的金淀积来形成。上电极6207可以由其它金属材料或导电材料构成，如Ru、Pt、或TiN。当使用Pt时，粘接性很差，并且膜可能剥落。因此，必须通过加热或使用难以剥落的如Ti-Pt-Au等结构来进行膜形成并在该结构上执行如光刻或移去等构图工艺，将上电极6207形成为具有预定面积的电极。
根据本实施例，形成绝缘层6204，并在这种情况下，在其上形成金属氧化物层6205。结果是，在通过上述ECR溅射形成金属氧化物层6205时，下层金属膜的表面粗糙度或金属氧化物层6205的表面粗糙度不会变差。例如，如果下层由容易氧化的金属材料构成，则在金属氧化物层6205的上述形成中可能部分地氧化下层的表面，导致表面粗糙度变差。但是，根据本实施例，可以在保持下层的良好表面粗糙度的同时形成金属氧化物层6205。因此，可以获得具有较高质量的金属氧化物层6205。
下面介绍图62所示的功能元件的特性。通过在下电极层6203和上电极6207之间施加电压来研究其特性。当来自电源的电压施加于下电极层6203和上电极6207时，当用安培计测量施加电压时流动的电流时，获得图64所示的结果。在图64中，纵坐标表示对数形式的电流值的绝对值。为此，电流值表示为正电流值，与施加电压是正还是负无关。实际上，当施加正电压时，观察到正电流值。当施加负电压时，观察到负电流值。下面介绍图64和本发明的存储操作原理。这里所述的电压值和电流值只是在实际元件中测量的例子而已。因此，该现象不限于下列数值。还可以根据在元件中实际使用的每个膜的材料和厚度以及其它条件来测量其他数值。
当正电压施加于上电极6207时，流动的电流在0到1.6V范围内非常小，如图64中的(1)所示。然而，如(2)所示的，当电压超过1.6V时，正电流急剧流动。实际上，还流动着大于5×10-3A/cm2的电流。然而，由于阻止更大电流流动从而保护测量器件，没有测量到电流。当施加0-1.6V的电压从而抑制急剧电流流动时，如(2)所示，保持电阻很高的状态不变，如(1)所示。
当再次将正电压施加于上电极6207时，在大约0.5V获得流动1×10-3A/cm2或以上的正电流的位置，如由(3)所示的。当正电压进一步施加于上电极6207时，在大约0.5V流动1×10-3A/cm2或以上的电流，如由(3)所示的。当施加0到0.5V的电压时，保持低电阻状态，如图(3)所示。
当负电压施加于上电极6207时，在高达大约-0.5V的电压下流动负电流，如(4)所示的。电流增加到最大值-1.5×10-3A/cm2。当施加0到-0.5V的电压时，保持电阻很低的状态不变，如(4)所示的。
当施加从-0.5V到-1.6V的负电压时，电流值减小，并且没有负电流流动，如图(5)所示。即使然后从-1.6V到0V的电压的绝对值减小，电流也很少地流动，如(6)所示。当负电压施加于上电极6207时，获得很少地流动电流的位置，如(6)所示。
当正电压施加于上电极6207时在，高达0到1.6V获得很少地流动的电流t的位置，如(1)所示。当施加1.6V或以上的电压时，获得由(3)所示的代表低电阻的状态。
因此，其中不流动电流的高电阻状态保持不变，除非给上电极6207施加1.6V或以上的电压以便防止任何突然的电流流动，如(2)所示。状态(1)被称为“正高电阻模式”。
例如，如(2)所示的，当施加1.6V或以上的电压从而急剧流动电流时，获得电流很容易流动的低电阻状态，如(3)所示。在正电压施加于上电极6207时，这个状态也保持不变。状态(3)将被称为“正低电阻模式”。
然而，当负电压施加于上电极6207时，获得其中小电流在早期阶段在0到-1.5V的负电压范围内流动的低电阻状态，如(4)所示。在施加0到-0.5V范围内的负电压时这个状态也保持不变。状态(4)被称为“负低电阻模式”。
当施加超过-0.5V的负电压时，没有电流流动，并且状态变为高电阻状态，如(5)所示。在这个状态下，在施加0到-1.6V范围内的负电压时，电流值具有高电阻的状态保持不变。状态(6)被称为“负高电阻模式”。
如上所述，使用图62所示的金属氧化物层的元件明显具有四个稳定模式：“正高电阻模式”、“正低电阻模式”、“负高电阻模式”和“负低电阻模式”。更具体地说，“正高电阻模式”和“负高电阻模式”是呈现相同高电阻状态的“高电阻模式”。“正低电阻模式”和“负低电阻模式”是呈现相同低电阻状态的“低电阻模式”。就是说，存在两个模式。在“高电阻模式”的状态中，“高电阻模式”在-1.6V到+1.6V的电压范围内保持不变。当施加+1.6V或以上的电压以便将状态改变为“低电阻模式”时，“低电阻模式”在-0.5V到+0.5V电压范围内保持不变。在这两个模式之间切换，发生“高电阻模式”和“低电阻模式”。这还适用于负电阻模式，即“负高电阻模式”和“负低电阻模式”。
至于在施加0.5V的电压时在每个“正模式”中的实际电流值，“正高电阻模式”中的电流值为5.0×10-6A/cm2，并且在“正低电阻模式”中的电流值为5×10-3A/cm2。比值高到1000倍。这便于识别每个模式。本发明人评估在金属氧化物层6205的电阻值随着施加电压的方向和幅度明显地改变时发生的上述现象。这也适合于“负低电阻模式”。
由于绝缘层6204设置在金属氧化物层6205和上电极6207之间，因此通过绝缘层6204的带结构可以控制载流子。更具体地说，例如，五氧化钽具有大约4.5eV的带隙。从费米能级观察的能量差在导带中大约为1.2eV，在价带中为2.3eV。就是说，势垒在价带一侧较高。因此，势垒效果对于价带中的空穴来说较高，对于导带中的电子来说较低。对于进一步的信息，可参见Wilk等人的“J.Appl.Phys.”，第87号，第484页(2000)。
发现当将如图64所示的上述“低电阻模式”和“高电阻模式”用做存储操作时，图62所示的元件可以用做非易失非破坏性存储器。更具体地说，通过施加上电极6207的负电压将模式从“低电阻模式”变为“高电阻模式”，由此进行元件初始化和数据擦除，即，血数据“截止”，如图64中的(4)或(5)所示。
通过给上电极6207施加1.6V或更高的正电压而使电流急剧流动，由此进行电流数据“导通”的写操作，如图64中的(2)所示。利用这个操作，该模式从“高电阻模式”变为“低电阻模式”，并写数据“导通”。如上所述，当电压施加于上电极6207从而设置“高电阻模式”或“低电阻模式”时，可以写“截止”或“导通”数据(状态)。
通过读取在给上电极6207施加0到1.6V的适当电压时的电流值，可以很容易地读取用上述方式写的数据。例如，当图62所示的元件的模式状态为“截止”即“高电阻模式”时，可以确定因为在施加0.5V到1.6V的适当电压时电流几乎不流动，如图64中的(1)所示。
当图62所示的元件的模式状态为“导通”即“低电阻模式”时，可以确定是因为在施加1到0.6V的适当电压时电流急剧流动，如图64中的(2)所示。由于“高电阻模式”和“低电阻模式”即“截止”和“导通”之间的电流值的差是1000倍或以上，因此可以很容易地确定“截止”和“导通”。甚至在负电压范围内，可以在0到-1.6V电压范围内确定“截止”和“导通”。
只通过检查图62所示元件是“高电阻模式”还是“低电阻模式”，可以很容易地进行存储器的上述读取操作。换言之，在图62所示的元件可以保持两个模式的同时，保持数据。即使正电压施加于电极从而检查该模式，保持的模式不变，并且数据不会被破坏。因此，根据图62所示的功能元件，可以进行非破坏性读取操作。图62所示的元件用做非易失存储元件，这是因为金属氧化物层6205的电阻值根据在下电极层6203和上电极6207之间施加的电压而变化。这个元件还可以用做控制电流的开关元件。
操作图62中所示的该元件的电压在写时被最大化，从而设置“正低电阻模式”。然而，该电压至多大约为1.6V，并且功耗非常低，如图64所示。低功耗对于器件来说是是非常有利的。使用存储器的器件，例如不仅移动通信器件、数字通用器件、数字图象传感器件、笔记本个人计算机和PDA(个人数字辅助系统)，而且所有的计算机、个人计算机、工作站、办公室计算机、主机、通信单元和多功能设备都可以减少功耗。使用图62所示元件的存储器还具有10年的保持期。
在本发明的上述例子中，硅基板上的绝缘层、绝缘层上的下电极层、和下电极层上的绝缘层、绝缘层上的金属氧化物层和金属氧化物层上的绝缘层中的每层都是通过ECR溅射形成的。然而，形成每层的方法不限于ECR溅射。例如，将要形成在硅基板上的绝缘层可以通过热氧化或CVD(化学汽相淀积)或常规溅射法来形成。
下电极层可以通过任何其它膜形成法如EB淀积、CVD、MBE或IBD来形成。下电极层上的绝缘层还可以通过ALD、MOCVD或常规溅射法来形成。金属氧化物层还可以通过上述MOD、常规溅射法、PLD或MOCVD来形成。然而，当采用ECR溅射时，可以很容易地获得平坦和优异的绝缘膜、金属膜和金属氧化物膜，例如铁电物质。
在上述实施例中，形成每层之后，将基板暂时卸载到大气中。然而，这些层可以使用一种设备在不将结构卸载到大气中的情况下通过连续工艺来形成，其中所述设备通过真空传送室连接到处理室，从而实现ECR溅射，以形成各层。使用这种结构将被处理的基板可以在真空中传送，因此防止它受到干扰如水粘接的影响。因此，可以提高膜质量和界面性能。
如日本专利特许公开No.2003-77911所示，形成每层之后，可以用ECR等离子体辐射形成的层的表面，从而提高其性能。形成每层之后，将形成的层在适当的气体气氛中如氢气氛中进行退火(热处理)，从而大大提高每层的性能。
在存储器中同时排列多个元件和储存多个数据被称为“集成”。集成元件的度被称为集成度。图62所示的结构非常简单，并且与常规存储单元相比可以大大增加集成度。对于DRAM、SRAM或基于MOSFET的闪烁存储器，它们必须保证栅、源和漏区，近年来已经有人指出其对集成的限制。然而，图62所示的元件采用了简单结构并因此能在不受到集成上的电流限制的影响的情况下增加集成度。
在上述实施例中，施加DC电压。然而，即使施加具有适当宽度和幅度的脉冲电压时，可以获得与上述相同的效果。本发明的基本思想是设置接触绝缘层的金属氧化物层和用两个电极夹着这些层，如图62所示。利用这种结构，当在两个电极之间施加预定电压(DC或脉冲)从而改变金属氧化物层的电阻值和切换稳定的高电阻状态和低电阻状态时，可以实现存储器功能。
例如，如图65A所示，可以采用绝缘基板6201a，并且可以采用叠层下电极层6203a和6203b。如图65B所示，可以采用绝缘基板6201a，并且可以在下电极层6203上设置接触电极6203c。如图65C所示，可以采用绝缘基板6201a，并且可以采用叠层上电极6207a和6207b。如图65D所示，可以采用叠层下电极层6203a和6203b以及叠层上电极6207a和6207b。
如图66A所示，可以采用由玻璃和石英构成的绝缘基板6601。在这种情况下，如图66B所示，可以在基板6601中形成通孔，从而形成栓塞，并且在基板6601的下表面(与形成下电极层6203的表面相反的面)上形成电接触。利用这种结构，本发明可适用于例如容易处理的玻璃基板。由于具有在632.8nm波长下测量的大约2.6折射率的金属氧化物层6205是光学上透明的，因此图66A或66B所示的结构可以适用于显示器。当金属氧化物层6205形成得如此厚以至于在10-200nm范围内，从而产生干扰颜色，可以获得有色状态的视觉效果。
如图67A所示，可以采用例如由金属构成的导电基板6701。如图67B所示，可以形成接触基板6701的下电极层6702，并且可以在其上设置绝缘层6703、金属氧化物层6704、绝缘层6705和上电极6706。在图67B所示的结构中，可以在基板6701和上电极6706之间施加预定电信号。
如图68所示，可以在金属板6801上设置绝缘层6802、金属氧化物层6803、绝缘层6840和上电极6805。在这种结构中，金属板6801用做下电极层。利用图68所示的结构，其中构成元件形成在具有高导热率的金属板6801上，可以获得更高的冷却效果，并且可以期望稳定的元件操作。
由于金属氧化物层变厚，电流更难以流动，并且电阻增加。当通过使用电阻值的变化来实现存储器时，每个ON状态和OFF状态中的电阻值很重要。例如，当金属氧化物层变厚时，ON状态中的电阻值增加。由于难以保证高S/N比，存储器的状态难以确定。另一方面，当金属氧化物层变薄，和漏电流占主要地位时，存储信息难以保持，并且OFF状态的电阻值增加。因此难以保证高S/N比。
因此，金属氧化物层优选具有最佳厚度。例如，当考虑漏电流的问题时，金属氧化物层必须只具有至少10nm的厚度。当考虑ON状态下的电阻值时，金属氧化物层优选比200nm薄。在由本发明人所做的实验中，当金属氧化物层的厚度为30-100nm时，保证存储操作。当金属氧化物层的厚度为50nm时，获得最满意的状态。
甚至在下电极层上的绝缘层中也存在更优选的厚度。更具体地说，在通过ECR溅射形成绝缘层时，厚度变得越小，越多的漏电流流动，从而增加电流密度。另一方面，当厚度增加时，电流密度减小。这表示如果厚度太小，则不能获得绝缘层的特性。如果厚度很大，则施加于金属氧化物层的电压很小，从而难以保证高S/N比，并且难以确定存储状态。如上所述，绝缘层优选具有与金属氧化物层相结合的最佳厚度。
例如，当考虑漏电流的问题和使用SiO2膜时，厚度优选为大约1到3nm。Ta2O3膜必须只具有3到5nm的厚度。当考虑电阻值的幅度问题时，绝缘层优选比20nm更厚。在由本发明人所做的实验中，当由SiO2和Ta2O3构成的绝缘层具有3-5nm的厚度时，确认上述存储操作。
在上面的说明中，已经以一个功能元件为例进行了说明。但是，还可以排列和集成多个功能元件，如后面所述的。例如，如图69A所示，在绝缘基板6901上形成公共下电极层6902、绝缘层6903、金属氧化物层6904、和绝缘层6905。彼此隔开预定距离的多个上电极6906形成在绝缘层6905上。就是说，多个功能元件对应多个上电极6906排列。
金属氧化物层6205或绝缘层6903或6905具有比导体如金属低很多的导电率，因此可以被通用。在这种情况下，由于可以省略加工过程，可以增加生产率，因此在工业方面有很大优点。当考虑例如导电率来设置对应多个上电极6906的功能元件之间的距离时，可以希望获得稳定的操作。
如图69B所示，公共下电极层6902可以形成在绝缘基板6901上，并且各包括绝缘层6913、金属氧化物层6914、绝缘层6915和上电极6916的多个元件可以排列在下电极层6902上。例如，当使用如RIE、ICP刻蚀或ECR刻蚀等方法形成和处理金属氧化物膜时，可以形成独立的金属氧化物层6914。当通过这种方式分开元件时，可以进一步缩短它们之间的距离，并且可以使集成度更高。
如图69C所示，可以在绝缘基板6901上形成公共下电极层6902和绝缘层6903，并且可以在绝缘层6903上排列多个元件，每个元件包括金属氧化物层6914、绝缘层6915和上电极6916。如图69D所示，可以用绝缘侧壁6917覆盖每个元件的绝缘层6913、金属氧化物层6914、和绝缘层6915的侧表面。如图69(e)所示，可以在绝缘基板6901上形成公共下电极层6902和绝缘层6903，并且可以在绝缘层6903上排列多个元件，每个元件包括金属氧化物层6914、绝缘层6915、和上电极6916，并且可以用绝缘侧壁6918覆盖每个元件的金属氧化物层6914的侧表面。
如图70所示，可以在绝缘基板6901上形成公共下电极层6902，并且在下电极层6902上排列多个元件，每个元件包括绝缘层6913、金属氧化物层6914、绝缘层6915和上电极6916，并且绝缘层6926可以形成为填充彼此隔开的多个金属氧化物层6914的侧面之间的空间。当用绝缘体覆盖分别对应多个元件形成的多个金属氧化物层6914之间的部分时，可以减少功能元件之间的漏电流，并且可以增加它们的稳定性。
排列多个功能元件，更具体地说，在X方向排列n个元件，在Y方向排列m个元件。X方向总线连接到下电极层，Y方向总线连接到上电极。具有选择信号开关功能的处理器单元连接到X和Y方向总线中的每个上。利用这种结构，可以实现能随机地存取每个元件的存储器。
还可以通过电流来控制金属氧化物层6205的电阻的变化，与上述元件相同。可以通过脉冲电压来控制金属氧化物层6205中的电阻变化。该元件还可以用做开关元件。
根据图62所示的元件，其使用了本实施例的金属氧化物层6205，通过改变正侧施加电压，将在下电极层6203和上电极6207之间施加DC电压时的电流-电压特性改变为不同的低电阻状态，如图71所示。这些对应在各个状态下在读取电压时的电流值。因此，可以实现用正方形、圆形和三角形表示的具有三个状态(三个值)的存储器。例如，当施加大约0.5V的读取电压时，可以实现三元存储器。在改变到每个状态之前，将-2V的电压施加于下电极层6203，从而将状态返回到高电阻状态(复位)。
下面将介绍在室温(大约20℃-24℃)下形成如图1所示的元件的铁电层104的情况。下电极层103由Pt-Ti构成。在如此形成的元件中，当将电源的电压施加于下电极层103和上电极105之间，并且用安培计测量施加电压之后流动的电流时，获得如图72所示的结果。当施加的电压从0V升高时，首先获得正高电阻模式，如图72中的(1)所示。当施加电压超过1.6V时，测量到急剧的电流流动，如(2)所示的。暂时停止施加电压。当然后再次施加正电压时，获得正低电阻模式，如(3)所示的。
当在由(3)表示的正低电阻模式下将负电压施加于上电极105时，获得由(4)表示的负低电阻模式。将负电压施加于上电极105。当施加的电压超过-0.8V时，获得由(5)表示的过渡状态，并且电阻值急剧增加。这个状态之后，获得由(6)表示的负高电阻模式。重复地观察状态(1)到(6)。
当用透射电子显微镜观察通过与上述相同的ECR溅射在低温下形成的铁电层104时，确信整个膜处于非晶状态，如图73中的观察结果所示。还可以确信在整个膜中分散着具有大约3-10nm粒径的多个细颗粒。然而，还可以将具有大约10nm尺寸的部分看作是多个更细颗粒的聚集体。还确信细颗粒的铋含量大于钛或氧。这个状态是通过ECR溅射形成的金属氧化物膜的特性特征，并且假设是因为由于用ECR等离子体辐射膜形成工艺中的薄膜而促进了膜表面中的原子的迁移。
下面将介绍在大约150℃下形成图1所示的元件的铁电层104的情况。下电极层103由Pt-Ti构成。基板101由塑料构成。在如此形成的元件中，在下电极层103和上电极105之间施加来自电源的电压(负电压施加于上电极105)，并且通过安培计测量施加电压之后流动的电流，获得如图74所示的结果。首先，获得负高电阻模式，如图74中的(1)所示。当施加的电压超过-2V时，测量到突然的电流，如由(2)所示的。暂时停止施加电压。然后当施加正电压时，获得负低电阻模式，如由(3)所示的。
当在由(3)所示的负低电阻模式下将正电压施加于上电极105时，获得由(4)表示的正低电阻模式。将正电压施加于上电极105。当施加的电压超过0.8V时，获得由(5)表示的过渡状态，并且电阻值急剧增加。这个状态之后，获得由(6)表示的正高电阻模式。重复地观察状态(1)到(6)。在上述条件下，铁电层104几乎是透明的。当将透明材料用于基板，并且电极形成为例如由ITO构成的透明电极时，可以形成光学上透明的元件。
下面将介绍在大约450℃下形成图31所示的元件的铁电层3104的情况。下电极层3103由Ru构成。在如此形成的元件中，当在下电极层3103和上电极3106之间施加来自电源的电压(负电压施加于上电极3106)，并且通过安培计测量施加电压之后流动的电流时，获得如图75所示的结果。首先获得负高电阻模式，如图75中的(1)所示。当施加的电压超过-3V时，测量到突然的电流，如由(2)所示的。然后当施加正电压时，获得负低电阻模式，如由(3)所示的。
当在由(3)所示的负低电阻模式下将正电压施加于上电极3106时，获得由(4)表示的正低电阻模式。将正电压施加于上电极3106。当施加的电压超过9V时，获得由(5)表示的过渡状态，并且电阻值急剧增加。这个状态之后，获得由(6)表示的正高电阻模式。重复地观察状态(1)到(6)。
下面将介绍如上所述的呈现如图74所示的特性的元件的数据保持特性。首先，如图76所示，当首先在高电阻模式下将正电压施加于上电极3106时，测量到大约10-6A的电流值。在这个状态下，将大于-4V的负电压施加于上电极3106，设置低电阻模式，使流动的电流为大约2×10-3A。根据上述元件，这个低电阻模式具有大于10年的稳定性，如从图76中的外推线明显看出的。
下面将介绍在大约430℃下形成图1所示的元件的铁电层104的情况。下电极层103由Ru构成。上电极105具有由钛构成的上层和由铂构成的下层。在如此形成的元件中，当在下电极层103和上电极105之间施加来自电源的电压，并且通过安培计测量施加电压之后流动的电流时，获得如图77所示的结果。当施加的电压从0V增加时，首先获得正高电阻模式，如图77中的(1)所示。当施加的电压超过2.5V时，测量到突然的电流，如由(2)所示的。暂时停止施加电压。然后当再次施加正电压时，获得正低电阻模式，如由(3)所示的。
当在由(3)所示的正低电阻模式下将负电压施加于上电极105时，获得由(4)表示的负低电阻模式。将负电压施加于上电极105。当施加的电压超过-1.8V时，获得由(5)表示的过渡状态，并且电阻值急剧增加。这个状态之后，获得由(6)表示的负高电阻模式。重复地观察状态(1)到(6)。
下面将检查金属氧化物层如上述铁电层104或铁电层3104中的保持两个状态。在观察到图7C、7c和73所示的状态的金属氧化物层中，由于在多个分散的细颗粒7801之间形成由实线示意性地所示的导电路径7802，如图78所示，假设产生了低电阻模式。导电路径7802假设是通过在纳米尺寸的细颗粒7802之间的量子遂穿形成的，跳越空穴或电子，或者氧缺陷。在很多情况下，尽管还可能只形成一个导电路径7802，但是仍然形成多个导电路径7802。当形成一定数量的导电路径7802时，施加了电压的电极之间的电阻值减小，并且获得如图79所示的低电阻模式。
如图80所示，当改变施加电压的极性时，一些或所有导电路径7802消失，并且电极之间的电阻值急剧增加。如图81所示，低电阻模式变为高电阻模式。当在这个高电阻模式下施加使电极之间恰好流动电流的电压时，再次形成多个导电路径7802，如图82所示。因此，电流突然流动，并且模式变为低电阻模式，如图83所示。
在上述例子中，通过施加极性不同的电压，在高电阻状态和低电阻状态之间进行切换。然而，本发明不限于此。在高电阻状态和低电阻状态之间的切换还可以通过施加具有相同极性的不同电压来进行，如下所述。在下列情况下，在450℃下形成金属氧化物层。例如，如图84所示，当在由(1)所示的负低电阻状态下给上电极施加大于-3.5V的电压时，产生急剧的电流。如由(2)所示的。然后当再次施加负电压时，获得如(3)所示的负低电阻状态并保持不变。
当在负低电阻状态下施加大于-1V的负电压时，发生转变，并且状态变为由(5)所示的负高电阻状态。在-3.5V或以下的电压下，这个状态保持不变。当施加大于-3.5V的电压时，产生由(6)所示的急剧电流，并且状态变为负低电阻状态。如果改变施加电压(施加电压的电极)的方向，则可以获得与上述相同的状态，但除了上述电压具有正值之外。
还可以通过施加具有相同极性的电压来执行脉冲驱动。当在-0.1V的观察电压下确认元件的状态时，元件处于具有大约10-8A的电流的高电阻状态，如图85所示。即使在-0.1V的观察电压下进行四次测量，高电阻状态保持不变。在这个状态下，一次施加具有500μsec宽度的-5.0V的脉冲电压，如图空心箭头所示，并且在-0.1V的观察电压下进行测量。测量到大约10-4A的电流。就是说，设置低电阻模式。即使在-0.1V的观察电压下进行四次测量，低电阻状态也保持不变。在这个状态下，施加10次具有1μsec宽度的3.0V的脉冲电压，如图实心箭头所示，并且在-0.1V的观察电压下进行测量。测量到大约10-9A的电流。就是说，设置高电阻模式。当用相同方式施加合适的脉冲电压时，重复观察到高和低电阻状态。
下面参照附图介绍本发明的另一实施例。图86A和86B是示意性地表示根据本发明实施例的3端元件的结构例子的示意剖面图。图86A和86B所示的3端元件包括在例如由单晶硅构成的基板8601上的绝缘层8602、栅极8603、含有Bi、Ti和O并具有大约10-200nm厚度的金属氧化物层8604、源极8605、和漏极8606。在具有上述结构的3端元件中，将如图86A所示施加电位的状态定义为写状态，并将如图86B所示施加电位的状态定义为读状态。
基板8601可以由半导体、绝缘体和导电材料如金属等的任何一种材料构成。当基板8601由绝缘材料构成时，可以省略绝缘层8602。当基板8601由导电材料构成时，可以省略绝缘层8602和栅极8603。在这种情况下，由导电材料构成的基板8601用做栅极。栅极8603、源极8605、和漏极8606必须只由过渡金属构成，包括贵族金属，如铂(Pt)、钌(Ru)、金(Au)、和银(Ag)。这些电极可以由化合物构成，如过渡金属的氮化物、氧化物或氟化物，如氮化钛(TiN)、氮化铪(HfN)、钌酸锶(SrRuO2)、氧化锌(ZnO)、氧化铟锡(ITO)或氟化镧(LaF3)，或者通过叠置这些物质形成的复合膜。
下面将介绍图86A和86B所示3端元件的结构的详细例子。例如，栅极8603是厚度为10nm的钌膜。金属氧化物层8604由含有Bi和Ti并且厚度为40nm的金属氧化物构成。源极8605和漏极8606由金构成。金属氧化物层8604具有与上述铁电层104、铁电层3104、铁电层4705和金属氧化物层6205相同的性能，包括层的状态、电特性和电取向的观点。源极8605和漏极8606之间的间隔例如为1mm。如上所述，基板8601和绝缘层8602的结构不限于上述结构，如果对电特性没有影响，也可以适当地选择其它任何材料。
下面将详细介绍在根据本发明的3端元件中包含的金属氧化物层8604。与上述铁电层104或金属氧化物层6205一样，通过在基底层即含有相对于Bi4Ti3O12的化学计量成分为过量的钛的层中分散多个粒径大约为3-15nm的Bi4Ti3O12晶体的微晶粒或细颗粒，形成金属氧化物层8604。基底层可以是铋含量几乎为零的TiOx。换言之，基底层由含有两种金属的金属氧化物构成，并且在所述金属氧化物中一种金属的含量比化学计量成分小。
根据使用金属氧化物层8604的3端元件，可以保持两个状态(导通和截止)，如下所述。下面将介绍图86A和86B中所示的3端元件的特性。通过在栅极8603和源极8605和漏极8606之间施加电压来研究其特性。当在栅极8603和源极8605与漏极8606之间施加来自电源的电压，并且通过安培计测量从栅极8603向源极8605和漏极8606流动的电流时，获得如图86C所示的结果。参见图86C，纵坐标表示其正方向被设置为从栅极8603到源极8605和漏极8606的方向的电流值。
下面将介绍图86C和本发明的3端元件的操作原理。这里所述的电压值和电流值只是在实际元件中测量的例子而已。因此，该现象不限于下列数值。还可以根据在元件中实际使用的每个膜的材料和厚度以及其它条件来测量其他数值。
图86C表示当施加于栅极8603的电压(栅极电压)在负方向从0减小、返回到0、在正方向增加并最后再次返回到0时，在金属氧化物层8604中流动的电流值的滞后特性。当施加于栅极8603的栅极电压在负方向从0V逐渐减小时，在金属氧化物层8604中流动的负电流相对很小(在-0.1V时为大约-0.12mA)。
当电压超过-0.4V时，负电流值开始增加。电压减小到大约-1V时，负电压减小。负电流值减小，同时保持该状态，其中负电流具有比以前流动的电流更大的绝对值。此时，在-0.1V下电流值为大约-0.63mA。电阻值比前一状态降低了大约五倍，并且电流容易流动。当施加的栅极电压返回到0时，电流值也变为0。
接着，给栅极8603施加正栅极电压。在这个状态下，当正栅极电压很低时，相对大的正电流根据前面的滞后现象而流动(在0.1V下大约为0.63mA)。当施加高达大约0.7V的正栅极电压时，正电流突然减小。最后，施加的正栅极电压从+1V减小到0V，正电流值也减小，同时保持几乎没有电流流动的状态并返回到0。此时，正电流在0.1V下大约为0.12mA。
在金属氧化物层8604中流动的电流的上述滞后现象可以看作是由于金属氧化物层8604的电阻值随着施加于栅极8603的栅极电压而改变产生的。当施加具有预定幅度或以上的负栅极电压VW1时，金属氧化物层8604改变为“低电阻状态”(导通状态)，其中电流容易流动。当施加具有预定幅度的正栅极电压VW0时，金属氧化物层8604变为“高电阻状态”(截止状态)，其中电流几乎不流动。
金属氧化物层8604具有两个稳定状态，即，低电阻状态和高电阻状态。导通或截止保持不变，除非施加具有预定幅度或以上的上述正或负栅极电压。上述VW0的值大约为+1V。VW1的值大约为-1V。高电阻状态与低电阻状态的电阻比大约为10到100。当使用通过栅极电压来切换金属氧化物层8604的电阻的上述现象时，通过图86A和86B所示的3端元件可以实现能进行非破坏性读取操作的非易失功能元件。
接下来介绍通过使用DC电压来操作图86A和86B所示的3端元件的情况。首先，施加等于或高于低电阻转变电压VW1的负栅极电压以将金属氧化物层8604改变为低电阻状态。获得电流在源和漏之间容易流动的导通状态。通过在读取电压下测量源和漏之间的电流值JR1，可以读出导通状态。选择如此小的值作为读取电压VR是很重要的，以便获得足够的电阻比并且不引起状态转变(在上述例子中为大约0.1V)。因此，可以在不破坏低电阻状态即导通状态的情况下，多次进行读取操作。
另一方面，当施加具有等于或高于高电阻转变电压VW0的正栅极电压时，金属氧化物层8604变为高电阻状态，即，其中电流难以在源和漏之间流动的截止状态。可以通过在读取电压VR(JR1/JR010到100)下测量源和漏之间的电流值JR0而读出这个截止状态。当不激励电极时，金属氧化物层8604具有保持每个状态的非易失性。除了写和读以外，不必施加电压。这个元件还可以用做控制电流的开关元件。
下面介绍当给栅极8603施加不同电压时在源极8605和漏极8606之间流动的电流(源-漏电流)的变化。如图87所示，施加+1V的栅极电压从而设置截止状态之后，当源和漏之间施加的读取电压落入在0到0.15V的范围内时，源-漏电流很少地流动。另一方面，施加-1V的栅极电压从而设置导通状态，并且源和漏之间施加的读取电压从0升高到0.15V时，，源-漏电流几乎与读取电压的增加量成比例地更大量地流动。在导通状态下，在0.15V下测量到大约0.5mA的源-漏电流。如上所述，根据图86A和86B所示的3端元件，可以通过栅极电压控制源-漏电流。
当只施加一次正或负栅极电压时，状态变为对应的导通或截止状态，并且该状态保持不变，如图88所示。图88表示在给栅极8603施加+1V或-1V的电压，并且然后在源极8605和漏极8606之间施加0.15V的读取电压时在源和漏之间流动的电流的变化。
下面将介绍源极8605设置为打开并在这个状态下施加栅极电压从而设置导通或截止状态的情况。在这种情况下，在栅极8603和漏极8606之间施加栅极电压。通过在源极8605和漏极8606之间施加高达0.2V的读取电压，读出该状态，并在这个状态下，测量在源和漏之间流动的电流。
如图89所示，施加+1V的栅极电压，从而设置截止状态。之后，将源和漏之间施加的读取电压从0V增加到0.2V。然后，电流一定程度上在源和漏之间流动。在0.2V的读取电压下，在源和漏之间流动大约0.1mA的电流。相反，施加-1V的栅极电压从而设置导通状态。之后，将源和漏之间施加的读取电压从0V增加到0.2V。然后，大量的源-漏电流几乎与读取电压的增加量成比例地流动。在导通状态下，在0.2V的读取电压下测量到大约0.4mA的源-漏电流。因此，即使将源极8603设置为打开状态，并在这个状态下施加栅极电压，图86A和86B所示的3端元件也可以进行导通/截止操作。
然而，在源极8605设置为打开状态并在这个状态下栅极电压从而设置截止状态的情况下，当读取电压增加时，电流在源和漏之间一定程度上地流动，如上所述。当源极8605设置为打开，并在这个状态下施加栅极电压时，施加的电压根据漏极8606下的区域而选择性地起作用。上述结果假设是因为这个原因而看到的。如从这个结果看出的，源-漏电流假设流过从源极8605、源极8605下面的区域中的金属氧化物层8604、栅极8603、漏极8606下面的区域中的金属氧化物层8604和漏极8606形成的路径。
至于图86A和86B所示3端元件的导通状态和截止状态的保持特性，保证了至少1000分钟的保持时间，这与图1所示的上述元件相同。在上面的说明中，施加的栅极电压是DC电压。然而，甚至通过施加具有适当宽度和幅度的脉冲电压可以获得相同的效果。
下面将介绍图86A和86B所示3端元件的制造方法的例子。下面将介绍使用ECR等离子体溅射形成每层薄膜的方法。然而，本发明不限于此，当然可以采用任何其它膜形成技术或方法。
如图90A所示，制备具有在主平面上的(100)面取向和1-2Ωcm的电阻率的p型硅基板8601。用硫酸和过氧化氢溶液、纯水和氟化氢溶液的混合溶液清洗基板8601的表面，并干燥。在被清洗过和干燥的基板8601上形成绝缘层8602。在形成绝缘层8602时，例如采用ECR溅射设备和作为靶的纯硅(Si)。使用氩(Ar)做等离子体气体和氧气，利用ECR溅射在基板8601上形成通过Si-O处于金属模式的绝缘层8602，其厚度达到恰好覆盖其表面。
例如，以大约20sccm的流速将Ar气输送到等离子体产生室中，而等离子体产生室的内部压力设置为10-5Pa数量级。该内部压力甚至为大约10-3到10-2Pa数量级。输送0.0875T的磁场和2.45GHz(例如500W)的微波以便设置电子回旋共振条件，由此在等离子体产生室中产生Ar等离子体。注意sccm是流速单位，并表示在0℃和1大气压力下的流体在1分钟内流动1cm3。T(特斯拉)是磁通密度的单位，并且1T＝10000高斯。
通过磁性线圈的发散磁场将通过上述方法产生的等离子体从等离子体产生室输出到处理室的一侧。此外，将13.56MHz(例如500W)的高频功率从高频电源输送到设置在等离子体产生室的出口处的硅靶。当Ar离子撞击硅靶时，产生溅射现象，从而溅射Si颗粒。从硅靶溅射的Si颗粒与从等离子体产生室输出的等离子体和被输送的并被等离子体激活的氧气一起到达硅基板8601的表面并被激活的氧氧化成二氧化硅。利用上述工艺，可以在基板8601上形成由二氧化硅构成并具有例如大约100nm厚度的绝缘层8602(图90A)。
绝缘层8602保证了绝缘，从而在电压施加于后面要形成的电极之间时防止电压泄漏到基板8601并影响希望的电特性。例如，通过热氧化法氧化硅基板的表面形成的氧化硅膜可用做绝缘层8602。绝缘层8602可以由除了氧化硅以外的任何其它绝缘材料构成，只要能保证绝缘性即可。绝缘层8602的厚度不必总是100nm，也可以更小或更大。在上述通过ECR溅射形成绝缘层8602时，基板8601不加热。但是，也可以在加热基板8601的同时形成膜。
用上述方式形成绝缘层8602之后，通过使用纯钌(Ru)做靶的相同ECR溅射在绝缘层8602上形成钌膜，由此形成如图90B所示的栅极8603。现在将详细介绍Ru膜的形成。
在使用Ru靶的ECR溅射设备中，例如，将具有形成在其上的绝缘层的硅基板加热到400℃。将作为稀有气体的Ar气以例如7sccm的流速输送到等离子体产生室中。此外，以例如5sccm的流速输送Xe气，从而将等离子体产生室的内部压力设置为例如10-2到10-3Pa数量级。
给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生Ar和Xe的ECR等离子体。通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室的一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的钌靶。发生溅射现象，从而从钌靶溅射Ru颗粒。从钌靶溅射的Ru颗粒到达基板8601上的绝缘层8602的表面上并淀积。
利用上述工艺，可以在绝缘层8602上形成具有例如大约10nm的厚度的栅极8603(图90B)。在电压施加于后来要形成的源极8605和漏极8606之间时，栅极8603能将电压施加于金属氧化物层8604。如果可以保证导电性，栅极8603可以用除了钌以外的任何其它材料构成。栅极8603可以由例如铂构成。形成在二氧化硅上的铂膜容易剥离，这是公知的。为了防止这种剥离，通过在铂层下面插入钛层、氮化钛层或钌层来形成层叠结构。栅极8603的厚度不必总是10nm，也可以更小或更大。
如上所述，在通过ECR溅射法形成Ru膜时，基板8601被加热到400℃。然而，基板不必总是被加热。但是，如果基板不加热，则钌与二氧化硅的粘接性变低，并且膜可能剥离。为了防止剥离，优选在加热基板的同时形成该膜。
用上述方式形成栅极8603之后，使用氩(Ar)作为等离子体和氧气以及通过氧化物烧结体(Bi-Ti-O)形成的靶，通过ECR溅射在栅极8603上形成金属氧化物层8604，使其厚度达到恰好覆盖其表面，如图90C所示，其中所述烧结体中Bi与Ti的比为4∶3。
下面将详细介绍金属氧化物层8604的形成。将基板8601加热到300-700℃。将作为稀有气体的Ar气以例如20sccm的流速输送到等离子体产生室中，从而设置例如10-3到10-2Pa的数量级的压力。在这个状态下，给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生ECR等离子体。
通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的烧结体靶。当Ar颗粒与烧结体靶撞击时，发生溅射现象，从而溅射Bi颗粒和Ti颗粒。
从烧结体靶溅射的Bi颗粒和Ti颗粒与从等离子体产生室输出的ECR等离子体和被输出的ECR等离子体激活的氧气一起到达被加热的栅极8603的表面并被激活的氧氧化。以例如1sccm的流速与Ar气分开地输送用做反应气体的氧(O2)气，如下面所述的。尽管烧结体靶含有氧，但是通过输送氧可以防止氧在淀积膜中的任何缺乏。利用通过ECR溅射形成的上述膜，可以形成厚度例如为大约40nm的金属氧化物层8604(图90C)。
通过用惰性气体和反应气体的ECR等离子体辐射形成的金属氧化物层8604来改进膜质量。作为反应气体，不仅可以使用氧气，而且可以使用氮气、氟气、或氢气。还可以对绝缘层8602的形成进行膜质量改进。金属氧化物层8604可以在300℃或更低的低基板温度下形成，然后在适当的气体气氛例如氧气氛中退火(热处理)，从而大大改进膜的性能。
用上述方式形成金属氧化物层8604之后，在金属氧化物层8604上形成分别由Au构成并具有预定面积的源极8605和漏极8606，如图90D所示，由此获得图86A和86B所示的3端元件。源极8605和漏极8606可由公知的移去法和通过电阻加热真空淀积的全淀积形成。源极8605和漏极8606可以由其它金属材料或导电材料构成，如Ru、Pt、或TiN。当使用Pt时，粘接性很差，并且膜可能剥落。因此，必须使用如Ti-Pt-Au等几乎不可剥离的结构并在该结构上执行构图工艺如光刻或移去，将每个电极形成为具有预定面积的电极。
通过ECR溅射进行的上述层形成可以通过使用图89所示的ECR溅射设备来进行。
根据本实施例的3端元件不限于图86A和86B所示的结构例子。例如，如图91所示，可以在绝缘层8602上形成源极8615和漏极8616，并用金属氧化物层8604覆盖，而且在金属氧化物层8604上形成栅极8613。如图92A和92B所示，当然还可以采用绝缘基板8601a。在这种情况下，可以省略绝缘层8602。或者，可以将如图86A和86B所示的包括金属氧化物层8604、源极8605和漏极8606的结构设置在导电基板上。在这种情况下，该基板还用做栅极。
在上述例子中，采用单晶硅基板8601。但是，也可以采用用玻璃或石英构成的绝缘基板。利用这种结构，本发明例如可适用于容易处理的玻璃基板。具有在632.8nm波长下测量的大约2.6折射率的金属氧化物层8604是光学上透明的。为此，当采用透明基板时，可以将本实施例的3端元件适用于显示器。当金属氧化物层8604形成得如此厚以至于在10-200nm范围内，从而产生干扰颜色，可以获得有色状态的视觉效果。
由于金属氧化物层变厚，电流更难以流动，并且电阻增加。当通过使用电阻值的变化来实现3端元件时，每个低电阻状态和高电阻状态中的电阻值很重要。例如，当金属氧化物层变厚时，低电阻状态中的电阻值增加。由于难以保证高S/N比，因此难以确定导通或截止状态。另一方面，当金属氧化物层变薄，和漏电流占主要地位时，几乎不能保持导通或截止状态，并且高电阻状态下的电阻值减小。因此难以保证高S/N比。
因此，金属氧化物层优选具有最佳厚度。例如，当考虑漏电流的问题时，金属氧化物层必须只具有至少10nm的厚度。当考虑低电阻状态下的电阻值时，金属氧化物层优选比300nm薄。在由本发明人所做的实验中，当金属氧化物层的厚度为30-200nm时，确信3端元件的操作。
在前面的说明中，已经以一个金属氧化物层为例进行了说明。然而，可以在交叉点图形中排列和集成多个3端元件，如后面所述的。在在图93A的剖面图和图93B的平面图所示的例子中，在基板9301上的绝缘层9302上排列用做栅极的字线9303。在字线9303上设置以预定间隔排列的岛状金属氧化物层9304。在每个金属氧化物层9304上排列多个源极9305和漏极9306。此外，板线9315共同地连接到在垂直于字线9303的方向上排列的元件9305上。位线9306共同地连接到排列的漏极9306上。如上所述，根据本实施例的3端元件可以被集成。在图93A和93B中，金属氧化物层9304彼此隔开，从而减少了板线或位线之间的干扰。
然而，本发明不限于此。还可以形成集成的金属氧化物层。
根据图86A和86B所示的3端元件，还可以进行多级操作。例如，在当给栅极8603施加DC栅极电压时的金属氧化物层8604的电流-电压特性中，当改变施加的栅极电压时，将低电阻状态变为不同的低电阻状态，如图94所示。在图94中，在图94所示的读取电压下的电流值在施加高达-0.5V的电压之后的低电阻状态、施加高达-1.0V的电压之后的低电阻状态、以及施加高达-1.5V的电压之后的低电阻状态之间改变。通过在源和漏之间施加读取电压并测量在源和漏之间流动的电流，可以读出这些状态。可以对应通过预定读取电压获得的源-漏电流来实现三个状态(三个值)“0”、“1”和“2”。
根据图86A和86B所示的元件，通过脉冲电压值的差别可以实现多级状态。如图95所示，每次将具有预定脉宽的预定脉冲电压施加预定次数，在0.2V的读取电压下、在由三角形表示的点上读出源和漏之间的电流值。然后，如图96所示，获得三个状态(三个值)“0”、“1”和“2”。在本例中，状态“2”是复位。
下面参照附图介绍本发明的另一实施例。图97A和97B是示意性地表示根据本发明另一实施例的3端元件的结构例子的示意剖面图。图97A和97B所示的3端元件包括在例如由单晶硅构成的基板9701上的绝缘层9702、栅极9703、含有Bi、Ti和O并具有大约30-200nm厚度的金属氧化物层9704、源极9706、漏极9707。此外，在栅极9703和金属氧化物层9704之间设置绝缘层9705。在具有上述结构的3端元件中，将如图97A所示施加电位的状态定义为写状态，并将如图97B所示施加电位的状态定义为读状态。
基板9701可以由半导体、绝缘体和导电材料如金属等的任何一种材料构成。当基板9701由绝缘材料构成时，可以省略绝缘层9702。当基板9701由导电材料构成时，可以省略绝缘层9702和栅极9703。在这种情况下，由导电材料构成的基板9701用做栅极。栅极9703、源极9706、和漏极9707必须只由过渡金属构成，包括贵族金属，如铂(Pt)、钌(Ru)、金(Au)、银(Ag)和钛(Ti)。这些电极可以由化合物构成，如过渡金属的氮化物、氧化物或氟化物，如氮化钛(TiN)、氮化铪(HfN)、钌酸锶(SrRuO2)、氧化锌(ZnO)、氧化铟锡(ITO)或氟化镧(LaF3)，或者通过层叠它们形成的复合膜。
绝缘层9705必须只由二氧化硅、氮氧化硅、氧化铝、氧化物，如含有轻金属如锂、铍、镁或钙的LiNbO3，或者氟化物，如LiCaAlF6、LiSrAlF6、LiYF4、LiLuF4或KMgF3构成。或者，绝缘层9705必须只由过渡金属的氧化物或氮化物构成，如钪、钛、锶、钇、锆、铪、钽、或镧系，含有上述元素的硅酸盐(金属、硅和氧的三元化合物)，含有这些元素的铝酸盐(金属、铝和氧的三元化合物)或者含有上述元素中的至少两种的氧化物或氮化物。
与上述铁电层104等相同，通过在基底层即含有相对于Bi4Ti3O12的化学计量成分为过量的钛的层中分散包括Bi4Ti3O12晶体并且一部分过量地含有铋且粒径大约为3-15nm的多个微晶粒或细颗粒，形成金属氧化物层9704。这可以通过使用透射电子显微镜进行观察来确认。基底层可以是铋含量几乎为零的TiOx。换言之，基底层由含有两种金属的金属氧化物构成，并且在所述金属氧化物中一种金属的含量比化学计量成分小。
下面介绍图97A和97B所示的3端元件的详细例子。例如，栅极9703是厚度10nm的钌膜。金属氧化物层9704由具有上述成分的金属氧化物构成并且其厚度为40nm。绝缘层9705是由五氧化钽和二氧化硅构成的多层膜并具有5nm的厚度。源极9706和漏极9707由金构成。源极9706和漏极9707可具有通过从金属氧化物层9704一侧依次层叠钛层、氮化钛层和金层形成的多层结构。当与金属氧化物层9704接触的接触表面由钛层形成时，可以增加粘接性。源极9706和漏极9707之间的间隔例如为1mm。如上所述，基板9701和绝缘层9702的结构不限于上述结构，如果对电特性没有影响，还可以适当地选择任何其它材料。
后面将介绍形成上述绝缘层9702、栅极9703、绝缘层9705、金属氧化物层9704、源极9706和漏极9707详细方法。它们可以通过使用如图5所示的ECR溅射设备在由氩气体、氧气或氮气构成的ECR等离子体中溅射金属靶或烧结靶来形成。
接下来参照图98介绍如图97A和97B所示的3端元件的制造方法的例子。如图98A所示，制备具有在主平面上的(100)面取向和1-2Ωcm的电阻率的p型硅基板9701。用硫酸和过氧化氢溶液、纯水和氟化氢溶液的混合溶液清洗基板9701的表面，并干燥。在被清洗过和干燥的基板9701上形成绝缘层9702。在形成绝缘层9702时，采用上述ECR溅射设备和作为靶的纯硅(Si)。利用使用作为等离子体气体的氩气和氧气的ECR溅射在基板9701上形成通过Si-O分子处于金属模式的绝缘层9702，其厚度达到恰好覆盖其表面。
例如，以大约20sccm的流速将Ar气输送到等离子体产生室中，其中等离子体产生室的内部压力设置为10-5Pa数量级。该内部压力设置为大约10-3到10-2Pa数量级。输送0.0875T的磁场和2.45GHz(例如500W)的微波以便设置电子回旋共振条件，由此在等离子体产生室中产生Ar等离子体。注意sccm是流速单位，并表示在0℃和1大气压力下的流体在1分钟内流动1cm3。
通过磁性线圈的发散磁场将通过上述方法产生的等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率从高频电源输送到设置在等离子体产生室的出口处的硅靶。当Ar离子撞击硅靶时，产生溅射现象，从而溅射Si颗粒。从硅靶溅射的Si颗粒与从等离子体产生室输出的等离子体和被输送的并被等离子体激活的氧气一起到达硅基板9701的表面并被激活的氧氧化成二氧化硅。利用上述工艺，可以在基板9701上形成由二氧化硅构成并具有例如大约100nm厚度的绝缘层9702(图98A)。
绝缘层9702保证了绝缘，从而在电压施加于后面要形成的电极之间时防止电压泄漏到基板9701并影响希望的电特性。例如，通过热氧化法氧化硅基板的表面形成的氧化硅膜可用做绝缘层9702。绝缘层9702可以由除了氧化硅以外的任何其它绝缘材料构成，只要能保证绝缘性即可。绝缘层9702的厚度不必总是100nm，也可以更小或更大。在上述通过ECR溅射形成绝缘层9702时，基板9701不加热。但是，也可以在加热基板9701的同时形成膜。
用上述方式形成绝缘层9702之后，通过使用纯钌(Ru)做靶的相同ECR溅射在绝缘层9702上形成钌膜，由此形成如图98B所示的栅极9703。现在将详细介绍Ru膜的形成。在使用Ru靶的ECR溅射设备中，例如，将具有形成在其上的绝缘层的硅基板加热到400℃。将作为稀有气的Ar气体以例如7sccm的流速输送到等离子体产生室中。此外，以例如5sccm的流速输送Xe气，从而将等离子体产生室的内部压力设置为例如10-2到10-3Pa数量级。
给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生Ar和Xe的ECR等离子体。通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的钌靶。发生溅射现象，从而从钌靶溅射Ru颗粒。从钌靶溅射的Ru颗粒到达基板9701上的绝缘层9702的表面上并淀积。
利用上述工艺，可以在绝缘层9702上形成具有例如大约10nm的厚度的栅极9703(图98B)。在电压施加于栅极9703和后来要形成的源极9706和漏极9707之间时，栅极9703能将电压施加于金属氧化物层9704。如果可以保证导电性，栅极9703可以用除了钌以外的任何其它材料构成。栅极9703可以由例如铂构成。形成在二氧化硅上的铂膜容易剥离，如公知的。为了防止这种剥离，通过在铂层下面插入钛层、氮化钛层或钌层来形成层叠结构。栅极9703的厚度不必总是10nm，也可以更小或更大。
如上所述，在通过ECR溅射法形成Ru膜时，基板9701被加热到400℃。然而，基板不必总是被加热。但是，如果基板不加热，则钌与二氧化硅的粘接性变低，并且膜可能剥离。为了防止剥离，优选在加热基板的同时形成该膜。
用上述方式形成栅极9703之后，将基板9701从该设备卸载到大气中。将基板9701固定在与图5相同的ECR溅射设备的基板固定器上，其中使用纯钽(Ta)做靶。通过使用作为等离子体气体的氩气(Ar)和氧气的ECR溅射在栅极9703上形成绝缘层9705，使其厚度达到恰好覆盖其表面，如图98C所示。形成Ta-O分子形式的金属模式膜作为绝缘层9705，，如下面所述。
下面详细介绍Ta-O分子形式的金属模式膜的形成。在如图5所示的ECR溅射设备中，其中使用由钽构成的靶，将作为稀有气体的Ar气体以例如25sccm的流速从惰性气体输送单元输送到等离子体产生室中，从而设置其内部压力为例如10-3Pa数量级。向磁性线圈输送例如28A的线圈电流，从而向等离子体产生室提供电子回旋共振条件的磁场。
将2.45GHz的微波(大约500W)从微波产生单元(未示出)通过波导、石英窗和真空波导输送到等离子体产生室。利用微波的这种输送，在等离子体产生室中产生Ar等离子体。通过磁性线圈的发散磁场将产生的等离子体从等离子体产生室输出到处理室一侧。此外，将高频功率(例如500W)从高频电极输送单元输送到设置在等离子体产生室的出口处的靶。
当Ar颗粒与靶撞击时，发生溅射现象，从而从靶溅射Ta颗粒。从靶溅射的Ta颗粒与从等离子体产生室输出的等离子体和从反应气体输送单元输送的并被等离子体激活的氧气一起到达基板9701上的栅极9703的表面并被激活的氧氧化成五氧化钽。
利用上述工艺，可以在栅极9703上形成五氧化钽膜。接下来，通过使用由纯硅构成的靶的ECR溅射法在五氧化钽膜上形成二氧化硅膜，与参照图98A所述的二氧化硅淀积相同。重复进行五氧化钽膜和二氧化硅膜的上述形成，从而形成包括五氧化钽膜和二氧化硅膜的厚度例如为大约5nm的多层膜，由此获得绝缘层9705(图98C)。
在将电压施加于金属氧化物层9704时，使用包括五氧化钽膜和二氧化硅膜的绝缘层9705来控制施加于铁电膜的电压。如果可以控制施加于金属氧化物层9704的电压，绝缘层9705可具有除了五氧化钽膜和二氧化硅膜的多层结构外的任何其它结构。绝缘层9705可以是单层。其厚度也不限于5nm。在上述ECR溅射中，没有加热基板9701，但是也可以加热基板。
用上述方式形成绝缘层9705之后，通过使用作为等离子体的氩气(Ar)和氧气以及由氧化物烧结体(Bi-Ti-O)形成的靶的ECR溅射，在绝缘层9705上形成金属氧化物层9704，其厚度恰好覆盖其表面，在所述靶中Bi与Ti的比为4∶3。
下面详细介绍金属氧化物层9704的形成。将基板9701加热到300-700℃。将作为稀有气体的Ar气以例如20sccm的流速输送到等离子体产生室中，从而设置例如10-3到10-2Pa的数量级的压力。在这个状态下，给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生ECR等离子体。
通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的烧结体靶。当Ar颗粒与烧结体靶撞击时，发生溅射现象，从而溅射Bi颗粒和Ti颗粒。
从烧结体靶溅射的Bi颗粒和Ti颗粒与从等离子体产生室输出的ECR等离子体和被输出的ECR等离子体激活的氧气一起到达被加热的绝缘层9705的表面并被激活的氧氧化。以例如1sccm的流速与Ar气分开地输送用做反应气体的氧(O2)气体，如下面所述的。尽管烧结体靶含有氧，但是通过输送氧可以防止氧在淀积膜中的任何缺乏。利用通过ECR溅射形成的上述膜，可以形成厚度例如为大约40nm的金属氧化物层9704(图98D)。
通过用惰性气体和反应气体的ECR等离子体辐射形成的金属氧化物层9704来改进膜质量。作为反应气体，不仅可以使用氧气，而且可以使用氮气、氟气、或氢气。还可以对绝缘层9702的形成进行膜质量改进。金属氧化物层9704可以在300℃或更低的低基板温度下形成，然后在适当的气体气氛例如氧气氛中退火(热处理)，从而大大改进膜的性能。
在金属氧化物层9704上形成分别由Au构成并具有预定面积的源极9706和漏极9707，如图98E所示，由此获得如图97A和97B所示的3端元件。源极9706和漏极9707可以通过公知的移去方法和通过电阻加热真空淀积的金淀积来形成。源极9706和漏极9707可以由其它金属材料或导电材料构成，如Ru、Pt、或TiN。当使用Pt时，粘接性很差，并且膜可能剥落。因此，必须通过使用难以剥落的如Ti-Pt-Au等结构来进行膜形成并在该结构上执行如光刻或移去等构图工艺，将每个电极形成为具有预定面积的电极。
下面介绍如图97A和97B所示的3端元件的特性。通过在栅极9703和漏极9707(源极9706)之间施加电压来研究其特性。当在栅极9703和漏极9707之间施加来自电源的电压，并且通过安培计测量施加电压时流动的电流时，获得如图33所示的结果。如上所述，在图33中，纵坐标表示通过电流值除以面积获得的电流密度。下面将介绍图33和本发明的存储操作原理。这里所述的电压值和电流值只是在实际元件中测量的例子而已。因此，该现象不限于下列数值。还可以根据在元件中实际使用的每个膜的材料和厚度以及其它条件来测量其他数值。
当给栅极9703施加负电压时，流动的电流非常小，直到-0.8V，如由图33中的(1)所示的。然而，如由(2)所示的，当电压超过-0.8V时，负电流值急剧流动。实际上，大于-15μA的电流也流动。然而，由于禁止较大电流流动以便保护测量器件，测量不到电流。在由(1)表示的从0V到-0.8V的范围内，通过禁止较大电流的流动而保持了高电阻状态，如由(2)所示的。
当再次将负电压施加于栅极9703时，在-0.5V获得流动-10μA或以上的负电流的轨迹，如由(3)所示的。当负电压进一步施加于栅极9703时，在大约-0.5V流动-10μA或更大的电流，如由(3)所示的。当将正电压施加给栅极9703时，在高达大约+0.2V的正电流流动，如(4)所示的。电流增加到最大值3μA。当电压的绝对值减小时，电流跟踪由(4)表示的轨迹。
当再次施加高达0.2V的正电压时，电流跟踪由(4)表示的轨迹。之后，如(5)所示的，流动的电流值减小，并且没有正电流流动。当给栅极9703进一步施加正电压时，获得很少地流动电流的轨迹，如(6)所示的。即使然后电压的绝对值减小，电流很少地流动，如(6)所示的。当负电压施加于栅极9703时，在大约0-0.8V电流很少流动，如由(1)所示的。因此，保持没有电流流动的高电阻状态，如由(1)所示的，除非给栅极9703施加-0.8V或以上的电压移阻止任何突然的电流流动，如由(2)所示的。状态(1)将称为“负高电阻模式”。
例如，如由(2)所示的，当给栅极9703施加-0.8V或以上的电压从而急剧地流动电流时，获得电流很容易流动的低电阻状态，如由(3)所示的。在给栅极9703施加负电压时，这个状态也保持不变。状态(3)将被称为“负低电阻模式”。
然而，当正电压施加于栅极9703时，在从0到0.2V的正电压范围内获得电流流动的低电阻状态，如由(4)所示的。在施加0到0.2V范围内的正电压时，这个状态也保持不变。状态(4)将被称为“正低电阻模式”。
当给栅极9703施加0.2V或以上的正电压时，没有电流流动，并且该状态变为高电阻状态，如由(5)所示的。在这个状态下，在给栅极9703施加0-2V范围内的正电压时，电流值具有高电阻的状态保持不变，如由(6)所示的。状态(6)将被称为“正高电阻模式”。
如上所述，使用金属氧化物层的元件明显具有四个稳定模式：“正高电阻模式”、“正低电阻模式”、“负高电阻模式”和“负低电阻模式”。更具体地说，“正高电阻模式”和“负高电阻模式”是呈现相同高电阻状态的“高电阻模式”。“正低电阻模式”和“负低电阻模式”是呈现相同低电阻状态的“低电阻模式”。就是说，存在两个模式。在“高电阻模式”的状态中，“高电阻模式”在-0.8V到+0.8V的电压范围内保持不变。当施加-0.8V或以上的电压以便将该状态改变为“低电阻模式”时，“低电阻模式”在-0.5V到+2.0V电压范围内保持不变。在这两个模式之间切换，发生“高电阻模式”和“低电阻模式”。这还适用于负电阻模式，即“负高电阻模式”和“负低电阻模式”。
至于在施加-0.5V的电压时在每个“负模式”中的实际电流值，“负高电阻模式”中的电流值为-5×10-8A，并且在“负低电阻模式”中的电流值为-1×10-5A。比值高到200倍。这便于识别每个模式。本发明人评估在金属氧化物层9704的电阻值随着施加电压的方向和幅度明显地改变时发生的上述现象。
由于绝缘层9705设置在金属氧化物层9704和栅极9703之间，因此通过绝缘层9705的带结构可以控制载流子。更具体地说，例如，五氧化钽具有大约4.5eV的带隙。从费米能级观察的能量差在导带中大约为1.2eV，在价带中为2.3eV。就是说，势垒在价带一侧较高。因此，势垒效果对于价带中的空穴来说较高，对于导带中的电子来说较低。对于进一步的信息，可参见Wilk等人的“J.Appl.Phys.”，第87号，第484页(2000)。
从上述特性可知，当例如使用五氧化钽作为电极和金属氧化物层之间的绝缘层时，可以期望电流容易流动而空穴难以流动的现象。实际上，如图33所示，流动的电流的值在正电压从漏极9707施加于栅极9703的情况和施加负电压的情况之间变化很大。在区别金属氧化物层9704的状态时，这具有增加信噪比(S/N比)和便于数据识别的效果。这是使用绝缘层9705的效果。
发现当将如图33所示的上述“低电阻模式”和“高电阻模式”用做存储器操作时，图97A和97B所示的元件可以用做非易失非破坏性的三端元件。更具体地说，通过给栅极9703施加正电压和给漏极9707施加负电压以将模式从“低电阻模式”变为“高电阻模式”，从而设置在源和漏之间难以流动电流的截止状态，如图33中的(4)或(5)所示。
通过给栅极9703施加负电压和漏极9707施加1.1V或以上的正电压从而急剧流动电流，由此进行向其中在源和漏之间容易流动电流的导通状态转变，如图33中的(2)所示。利用这种操作，将模式从“高电阻模式”转变为“低电阻模式”，并获得导通状态。如上所述，当给栅极9703(漏极9707)施加电压从而设置“高电阻模式”或“低电阻模式”时，可以进行截止状态和导通状态之间的切换。
在给源和漏之间施加0到1.0V的适当电压时，通过读取电流值可以很容易地控识别用上述方式控制的源和漏之间的导通/截止状态。例如，当图97A和97B所示的3端元件的模式状态为“截止”，即“高电阻模式”时，可以确定是因为在施加0到1.0V的适当电压时电流难以流动，如图33中的(1)所示。
当图97A和97B所示的元件的模式状态为“导通”即“低电阻模式”时，可以确定是因为在施加0到0.8V的适当电压时电流在源和漏之间急剧流动，如图33中的(2)所示。由于“正高电阻模式”和“正低电阻模式”即“截止”和“导通”之间的电流值的差别为5000倍或更高，因此很容易确定“截止”和“导通”。即使在负电压范围内，也可以在0到-0.2V的电压范围内确定“截止”和“导通”。
只通过检查图97A和97B所示的元件处于“高电阻模式”还是“低电阻模式”，可以很容易地区别3端元件的上述导通/截止状态。换言之，在图97A和97B所示的3端元件可以保持两个模式的同时，保持数据。即使电压施加于电极以便检查模式，保持的模式不变，并且不会破坏数据。因此，根据图97A和97B所示的3端元件，可以进行非破坏性操作。图97A和97B所示的3端元件用做控制源和漏之间的导通/截止的3端元件，这是因为金属氧化物层9704的电阻值随着栅极9703和漏极9707(或源极9706)之间施加的电压而改变。这个元件还可以用做控制电流的元件。
即使将源极9706设置为打开，通过施加栅极电压也可以控制导通状态和截止状态。在源极9706设置为打开的情况下，当读取电压增加时，即使施加栅极电压以便设置截止状态，电流在源和漏之间一定程度上流动。当源极9706设置为打开，并在这个状态下施加栅极电压时，施加的电压根据漏极9707下的区域而选择性地起作用。如上所述，假设在读取电压很高时流动一定的源-漏电流。因此，假设源-漏电流流过由源极9706、源极9706下面的区域中的金属氧化物层9704、栅极9703、漏极9707下面的区域中的金属氧化物层9704以及漏极9707形成的路径。
当施加用于设置“正低电阻模式”的栅极电压时，使操作图97A和97B所示的3端元件的电压最大。然而，电压为大约1.1V，并且功耗非常低，如图33所示。低功耗对于器件来说是非常有利的。使用3端元件的器件，例如不仅移动通信器件、数字通用器件、数字图象传感器件、笔记本个人计算机和PDA(个人数字辅助系统)，而且所有的计算机、个人计算机、工作站、办公室计算机、主机、通信单元和多功能设备都可以减少功耗。
图34表示图97A和97B中所示3端元件中的导通或截止状态的保持时间。将负电压从漏极9707施加于栅极9703从而设置如图33所示的“负高电阻状态”即“高电阻模式”之后，将1.1V或更高的电压从漏极9707施加于栅极9703从而设置“正低电阻状态”(“低电阻模式”)，即“导通”状态。在每个预定时间将+0.5V的电压从漏极9707施加于栅极9703，并且测量在施加电压之后在源和漏之间流动的电流值。图34表示了观察结果。
在大约10min之后使测量的电流最大，然后适当地减小直达1000min。然而，由于此时的电流值是最大值的97％，因此可以没有任何问题地区别该数据。如从对应图34所示的10年的10000000min的外推线可预测到的，10年之后的电流值对应最大值的66％(2/3)，并且可以区别数据。如从上面的说明中明显看出的，图97A和97B所示的3端元件可在10年内保持导通或截止状态。
在本发明的上述例子中，通过ECR溅射分别形成硅基板上的绝缘层、绝缘层上的栅极层和栅极上的金属氧化物层的每层。然而，形成每层的方法不限于ECR溅射。例如，要形成在硅基板上的绝缘层可以通过热氧化或CVD(化学汽相淀积)或常规溅射法来形成。
栅极层可以通过任何其它膜形成方法如EB淀积、CVD、MBE、或IBD来形成。金属氧化物层也可以通过上述MOD、常规溅射法、PLD或MOCVD来形成。然而，当采用ECR溅射时，可以很容易地获得平坦和优异的绝缘膜、金属膜和金属氧化物膜。
在上述实施例中，形成每层之后，将基板暂时卸载到大气中。然而，这些层可以通过使用一种设备在不将结构卸载到大气中的情况下通过连续工艺来形成，其中所述设备通过真空传送室连接到处理室，从而实现ECR溅射，由此形成各个层。利用这种设置，可以在真空中传送被处理的基板并因此防止其受到干扰如附着水的影响。因此，可以提高膜质量和界面性能。
如在专利参考文献7中所示的，形成每层之后，可以用ECR等离子体辐射形成的层的表面，由此提高其性能。形成每层之后，可以在合适的气体气氛如氢气氛中对形成的层进行退火(热处理)，从而大大改进每层的性能。
本发明的基本思想是设置接触金属氧化物层的绝缘层并用栅极和源、漏极夹着这些层，如图97A和97B所示。利用这种结构，当给栅极施加预定电压(DC或脉冲)从而改变金属氧化物层的电阻值并切换稳定的高电阻模式和低电阻模式时，可以实现作为3端元件的操作。
例如，如图99所示，可以在绝缘层9702上形成源极9716和漏极9717并用金属氧化物层9704覆盖它，而且经过绝缘层9715在金属氧化物层9704上形成栅极9713。如图100A和100B所示，可以采用绝缘基板9701a。在这种情况下，图97A和97B所示的绝缘层9702可以省略。或者，可以在导电基板上设置包括绝缘层9705、金属氧化物层9704、源极9706和漏极9707的结构，如图97A和97B所示。在这种情况下，基板还用做栅极。当具有高导热率的金属基板用做导电基板时，可以获得更高的冷却效果，并且可以实现稳定的元件操作。
可以采用由玻璃或石英构成的绝缘基板。利用这种结构，本发明可以适用于例如容易处理的玻璃基板。具有在632.8nm波长下测量的大约2.6折射率的金属氧化物层9704是光学上透明的。为此，当采用透明基板时，本实施例的3端元件可以适用于显示器。当金属氧化物层9704形成得如此厚以至于在10-200nm范围内，从而产生干扰颜色，可以获得有色状态的视觉效果。
下面将介绍本发明的3端元件的另一种形式。在上面的说明中，已经以一种铁电元件为例进行了说明。但是，如参照图93A和93B所述的，可以按照交叉点图形排列和集成多个3端元件。
还可以通过电流来控制金属氧化物层9704的电阻值的变化，如上所述。将预定电压施加于金属氧化物层9704，从而流动预定电流。随后，将预定电压(例如+0.5V)施加于漏极9707和栅极9703之间。然后电流值改变。
例如，在这些电极之间施加从1×10-9A(包括该端点)到1×10-6A(不包括该端点)的电流之后，电流值变小，并且获得高电阻状态。在电极之间施加1×10-6A或以上的电流之后，流动的电流值变大(例如0.7mA)，并且状态变为低电阻状态。如从这一点明显看出的，金属氧化物层9704的电阻还根据流过它的电流而改变。就是说，存在代表高电阻状态和低电阻状态的两个电阻值。因此，可以通过电压和电流对图97A和97B所示的3端元件进行导通/截止控制。
如上所述，还可以通过脉冲电压来控制金属氧化物层9704中的电阻变化。例如，如图42所示，在图97A和97B所示元件的栅极9703(正电极侧)和漏极9707(负电极侧)之间施加一次负脉冲电压(例如，-4V和10μs)，其中所述元件中金属氧化物层9704在初始状态下处于高电阻状态。然后，状态变为低电阻状态。之后，当在这些电极之间多次(例如四次)施加正脉冲电压(例如+5V和10μs)时，状态变为高电阻状态。
重复上述的脉冲电压施加操作。每个脉冲电压施加之后测量的电流如图43所示那样变化。如图43所示，初始状态在设置高电阻状态。施加负脉冲电压之后，状态变为低电阻状态。当在这个状态下多次施加正脉冲电压时，状态变为高电阻状态。当施加正电压脉冲或负电压脉冲时，金属氧化物层9704的电阻值改变。因此，例如，当施加正电压脉冲或负电压脉冲时，图97A和97B所述的3端元件可以从“导通”状态变为“截止”状态或从“截止”状态变为“导通”状态。
能改变金属氧化物层9704的电阻状态的电压脉冲的电压和时间可以根据情况而变。例如，当施加四次具有宽度10μs宽度的+5V电压脉冲从而设置高电阻状态，并且施加10次具有1μs宽度的-4V的短脉冲时，可以将状态变为低电阻状态。当在这个状态下施加100次具有宽度1μs宽度的+5V的短脉冲时，可以将状态变为高电阻状态。当在这个状态下施加100次具有100μs宽度的-3V的低电压脉冲时，可以将状态变为低电阻状态。
接下来将介绍通过脉冲电压施加来控制图97A和97B所示的3端元件的情况。例如，如图101的序列所示，当给栅极9703交替地施加负脉冲和正脉冲时，源极9706和栅极9703之间的电阻模式以及漏极9707和栅极9703之间的电阻模式改变。与此相对应，可以交替地切换在源极9706和漏极9707之间电流流动的导通状态和截止状态。
甚至在使用本实施例的金属氧化物层9704的图97A和97B所示的3端元件中，通过改变正侧施加的电压，将当在栅极9703和漏极9707(源极9706)之间施加DC电压时的电流-电压特性改变为不同低电阻状态，如图46所示。与这些状态相对应，可以在源和漏之间流动的电流值中实现三个状态(三个值)。例如，当读取电压大约为0.5V时，在源和漏之间流动的电流的值中可以实现三元状态。在改变为每个状态之前，给栅极9703施加-2V的电压，从而将该状态返回到高电阻状态(复位)。
下面参照附图介绍本发明的又一实施例。图102A和102B是示意性地表示根据本发明又一实施例的3端元件的结构例子的示意剖面图。图102A和102B所示的3端元件包括在例如由单晶硅构成的基板10201上的绝缘层10202、栅极10203、含有Bi、Ti和O并具有大约30-200nm厚度的金属氧化物层10204、源极10206和漏极10207。在具有上述结构的3端元件中，将如图102A所示施加电位的状态定义为写状态，并将如图102B所示施加电位的状态定义为读状态。
基板10201可以由半导体、绝缘体和导电材料如金属等的任何一种材料构成。当基板10201由绝缘材料构成时，可以省略绝缘层10202。当基板10201由导电材料构成时，可以省略绝缘层10202和栅极10203。在这种情况下，由导电材料构成的基板10201用做栅极。栅极10203、源极10206、和漏极10207必须只由过渡金属构成，包括贵族金属，如铂(Pt)、钌(Ru)、金(Au)、银(Ag)、和钛(Ti)。这些电极可以由化合物构成，如过渡金属的氮化物、氧化物或氟化物，如氮化钛(TiN)、氮化铪(HfN)、钌酸锶(SrRuO2)、氧化锌(ZnO)、氧化铟锡(ITO)或氟化镧(LaF3)，或者通过叠置这些物质形成的复合膜。
绝缘层10205必须只由二氧化硅、氮氧化硅、氧化铝、如含有轻金属如锂、铍、镁或钙的氧化物如LiNbO3，或者氟化物，如LiCaAlF6、LiSrAlF6、LiYF4、LiLuF4或KMgF3构成。或者，绝缘层10205必须只由过渡金属的氧化物或氮化物构成，如钪、钛、锶、钇、锆、铪、钽、或镧系，含有这些元素的硅酸盐(金属、硅和氧的三元化合物)、含有这些元素的铝酸盐(金属、铝和氧的三元化合物)或者含有上述元素中的至少两种的氧化物或氮化物。
与上述铁电层104等相同，通过在基底层即含有相对于Bi4Ti3O12的化学计量成分为过量的钛的层中分散多个粒径大约为3-15nm的Bi4Ti3O12晶体的微晶粒，形成金属氧化物层10204。通过使用电子透射显微镜的观察来确信这一点。基底层具有的铋含量几乎为0。换句话说，基底层可以是含有两种金属的金属氧化物，并且其中一种金属的含量与化学计量成分相比是较小的。
下面将介绍图102A和102B所示3端元件的结构的详细例子。例如，栅极10203是厚度为10nm的钌膜。金属氧化物层10204由具有上述成分的金属氧化物构成并且其厚度为40nm。绝缘层10105是由五氧化钽和二氧化硅构成并具有厚度5nm的多层膜。源极10206和漏极10207由金构成。源极10206和漏极10207可以具有通过从绝缘层10205一侧依次层叠钛层、氮化钛层、和金层形成的多层结构。当与绝缘层10205接触的表面由钛层形成时，可以增加粘接性。源极10206和漏极10207之间的间隔例如为1mm。如上所述，基板10201和绝缘层10202的结构不限于上述结构，如果对电特性没有影响，也可以适当地选择其它任何材料。
下面将介绍形成上述绝缘层10202、栅极10203、金属氧化物层1024、绝缘层10205、源极10206、和漏极10207的详细方法。可以使用图5所示的ECR溅射设备通过在由氩气、氧气或氮气构成的ECR等离子体中溅射金属靶或烧结靶，来形成这些层。
下面参照图103介绍图102A和102B所示3端元件的制造方法的例子。如图103A所示，制备p型硅基板10201，硅基板10201具有在主平面上的(100)平面取向和1-2Ωcm的电阻率。用硫酸和过氧化氢溶液、纯水和氟化氢溶液的混合溶液清洗基板10201的表面并干燥。
在清洗过和干燥过的基板10201上形成绝缘层10202。在形成绝缘层10202时，采用上述ECR溅射设备和纯硅(Si)做靶。以Si-O分子形式处于金属模式的绝缘层10202通过使用氩(Ar)作为等离子体气体和氧气的ECR溅射形成在基板10201上，从而其厚度恰好覆盖其表面。
例如，将Ar气以大约20sccm的流速输送到等离子体产生室中，该等离子体产生室的内部压力设置为例如10-5Pa的数量级。该内部压力设置为大约10-3到10-2Pa的数量级。输送0.0875T的磁场和2.45GHz(大约500W)的微波以便设置电子回旋共振条件，由此在等离子体产生室中产生Ar等离子体。注意sccm是流速单位，并表示在0℃和1大气压力下的流体在1分钟内流动1cm3。
通过磁性线圈的发散磁场将通过上述方法产生的等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率从高频电源输送到设置在等离子体产生室的出口处的硅靶。当Ar离子撞击硅靶时，产生溅射现象，从而溅射Si颗粒。从硅靶溅射的Si颗粒与从等离子体产生室输出的等离子体和被输送的并被等离子体激活的氧气一起到达硅基板10201的表面并被激活的氧氧化成二氧化硅。利用上述工艺，可以在基板10201上形成由二氧化硅构成并具有例如大约100nm厚度的绝缘层10202(图103A)。
绝缘层10202保证了绝缘，从而在电压施加于后面要形成的电极之间时防止电压泄漏到基板10201并影响希望的电特性。例如，通过热氧化法氧化硅基板的表面形成的氧化硅膜可用做绝缘层10202。绝缘层10202可以用除了氧化硅以外的任何其它绝缘材料构成，只要能保证绝缘性即可。绝缘层10202的厚度不必总是100nm，也可以更小或更大。在上述通过ECR溅射形成绝缘层10202时，基板10201不加热。但是，也可以在加热基板10201的同时形成膜。
用上述方式形成绝缘层10202之后，通过使用纯钌(Ru)做靶的相同ECR溅射在绝缘层10202上形成钌膜，由此形成如图103B所示的栅极10203。现在将详细介绍Ru膜的形成。在使用Ru靶的ECR溅射设备中，例如，将具有形成在其上的绝缘层的硅基板加热到400℃。将作为稀有气体的Ar气体以例如7sccm的流速输送到等离子体产生室中。此外，以例如5sccm的流速输送Xe气，从而将等离子体产生室的内部压力设置为例如10-2到10-3Pa数量级。
给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生Ar和Xe的ECR等离子体。通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的钌靶。发生溅射现象，从而从钌靶溅射Ru颗粒。从钌靶溅射的Ru颗粒到达基板10201上的绝缘层10202的表面上并淀积。
利用上述工艺，可以在绝缘层10202上形成具有例如大约10nm的厚度的栅极10203(图103B)。在电压施加于后来要形成的源极10206和漏极10207之间时，栅极10203能将电压施加于金属氧化物层10204。如果可以保证导电性，栅极10203可以用除了钌以外的任何其它材料构成。栅极10203可以由例如铂构成。形成在二氧化硅上的铂膜容易剥离，如公知的。为了防止这种剥离，通过在铂层下面插入钛层、氮化钛层或钌层来形成层叠结构。栅极10203的厚度不必总是10nm，也可以更小或更大。
如上所述，在通过ECR溅射法形成Ru膜时，基板10201被加热到400℃。然而，基板不必总是被加热。但是，如果基板不加热，则钌与二氧化硅的粘接性变低，并且膜可能剥离。为了防止剥离，优选在加热基板的同时形成该膜。
用上述方式形成栅极10203之后，通过使用作为等离子体气体的氩气(Ar)和氧气以及由氧化物烧结体(Bi-Ti-O)形成的靶的ECR溅射在栅极10203上形成金属氧化物层10204，使其厚度达到恰好覆盖其表面，如图103C所示，在所述靶中Bi和Ti的比为4∶3。
下面将详细介绍金属氧化物层10204的形成。将基板10201加热到300-700℃。将作为稀有气体的Ar气以例如20sccm的流速输送到等离子体产生室中，从而设置例如10-3到10-2Pa的数量级的压力。在这个状态下，给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生ECR等离子体。
通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的烧结体靶。当Ar颗粒与烧结体靶撞击时，发生溅射现象，从而溅射Bi颗粒和Ti颗粒。
从烧结体靶溅射的Bi颗粒和Ti颗粒与从等离子体产生室输出的ECR等离子体和被输出的ECR等离子体激活的氧气一起到达被加热的栅极10203的表面并被激活的氧氧化。以例如1sccm的流速与Ar气分开地输送用做反应气体的氧(O2)气体，如下面所述的。尽管烧结体靶含有氧，但是通过输送氧可以防止氧在淀积膜中的任何缺乏。利用通过ECR溅射形成的上述膜，可以形成厚度例如为大约40nm的金属氧化物层10204(图103C)。
通过用惰性气体和反应气体的ECR等离子体辐射形成的金属氧化物层10204来改进膜质量。作为反应气体，不使用氧气而使用氮气、氟气、或氢气。还可以对绝缘层10202的形成进行膜质量改进。金属氧化物层10204可以在300℃或更低的低基板温度下形成，然后在适当的气体气氛例如氧气氛中退火(热处理)，从而大大改进膜的性能。
用上述方式形成金属氧化物层10204之后，从该设备将基板10201卸载到大气中。将基板10201固定在如图5中的相同ECR溅射设备的基板固定器上，其中纯钽(Ta)用做靶。通过使用氩(Ar)作为等离子体气体和氧气的ECR溅射，将绝缘层10205形成在金属氧化物层10204上，并且其厚度达到恰好覆盖其表面，如图103D所示。以Ta-O分子形式的金属模式膜形成为绝缘层10205，如下面将要介绍的。
下面将详细介绍Ta-O分子形式的金属模式膜的形成。在图5所示的ECR溅射设备中，其中使用由钽构成的靶。从惰性气体供给单元将作为稀有气体的Ar气体以例如25sccm的流速输送到等离子体产生室中，从而将其内部压力设置在例如10-3Pa数量级。输送例如28A的线圈电流，从而给等离子体产生室提供电子回旋共振条件的磁场。
将例如2.45GHz(例如500W)的微波从微波产生单元(未示出)通过波导、石英窗和真空波导输送到等离子体产生室中。利用微波的这种输送，在等离子体处理室中产生Ar等离子体。通过磁性线圈的发散磁场将产生的等离子体从等离子体产生室输出到处理室的一侧。此外，将高频功率(例如500W)从高频电极输送单元输送到设置在等离子体产生室的出口处的靶。
当Ar颗粒与靶撞击时，发生溅射现象，从而从靶溅射Ta颗粒。从靶溅射的Ta颗粒与从等离子体产生室输出的等离子体和从反应气体供给单元输送的并被等离子体激活的氧气一起到达基板10201上的金属氧化物层10204的表面并被激活的氧氧化成五氧化钽。
利用上述工艺，可以在金属氧化物层10204上形成五氧化钽膜。接着，通过使用由纯硅构成的靶的ECR溅射在五氧化钽膜上形成二氧化硅膜，与参照图103A所述的二氧化硅膜相同。重复五氧化钽膜和二氧化硅膜的上述形成，从而形成厚度例如为大约5nm并包括五氧化钽膜和二氧化硅膜的多层膜，由此获得绝缘层10205(图103D)。
通过给金属氧化物层10204施加电压，使用包括五氧化钽膜和二氧化硅膜的绝缘层10205来控制施加于铁电膜的电压。如果能控制施加于金属氧化物层10204的电压，绝缘层10205可以具有除了五氧化钽膜和二氧化硅膜的多层结构以外的任何其它结构。绝缘层10205可以是单层。其厚度也不限于5nm。在上述ECR溅射中，没有加热基板10201，但是也可以加热它。
在金属氧化物层10204上形成分别由Au构成并具有预定面积的源极10206和漏极10207，如图103E所示，由此获得图102A和102B所示的3端元件。源极10206和漏极10207可以通过公知移去法和通过电阻加热真空淀积的金淀积来形成。源极10206和漏极10207可以由其它金属材料或导电材料构成，如Ru、Pt、或TiN。当使用Pt时，粘接性很差，并且膜可能剥落。因此，必须使用如Ti-Pt-Au等难于剥离的结构并在该结构上执行构图工艺如光刻或移去，将每个电极形成为具有预定面积的电极。
下面将介绍使用金属氧化物层10204的元件的特性。通过在栅极10203和漏极10207之间施加电压来研究其特性。当在栅极10203和漏极10207之间施加来自电源的电压，并且通过安培计测量施加电压时流动的电流时，获得如图49所示的结果。下面将说明图49和根据本发明的元件的操作原理。这里所述的电压值和电流值只是在实际元件中测量的例子而已。因此，该现象不限于下列数值。还可以根据在元件中实际使用的每个膜的材料和厚度以及其它条件来测量其他数值。
当给栅极10203施加正电压时，在0-1.0V范围内流动的电流非常小，如图49中的(1)所表示的。然而，如由(2)表示的，当电压超过1.1V时，突然有正电流流动。实际上，还流动着大于0.1A/cm2的电流。然而，由于抑制了较大电流的流动，从而保护了测量器件，因此测量不到该电流。在由(1)表示的从0到1.0V的范围内，通过禁止大电流的流动，如(2)所示的，保持(保持)了高电阻状态。
当正电压再次施加于栅极10203时，在大约0.8V获得流动0.1A/cm2或以上的正电流的轨迹，如由(3)所示的。当正电压进一步施加于栅极10203时，在大约0.8V流动0.1A/cm2或更大的电流，如由(3)所示的。
当将负电压施加给栅极10203时，在高达大约-0.2V负电流流动，如(4)所示的。电流增加到最大值-1.5×10-2A/cm2。当电压的绝对值减小时，电流跟踪由(4)表示的轨迹。
当施加高达-0.2V的负电压时，电流跟踪由(4)表示的轨迹。之后，如(5)所示的，流动的电流值减小，并且没有负电流流动。当给栅极10203进一步施加负电压时，获得很少地流动电流的轨迹，如(6)所示的。即使然后电压的绝对值减小，电流也很少地流动，如(6)所示的。当正电压施加于栅极10203时，在高达大约0-1.0V时电流也很少地流动，如由(1)所示的。
因此，保持没有电流流动的高电阻状态，如由(1)所示的，除非给栅极10203施加1.1V或以上的电压一阻止突然的电流流动，如由(2)所示的。状态(1)将被称为“正高电阻模式”。
例如，如由(2)所示的，当施加1.1V或以上的电压从而急剧地流动电流时，获得电流很容易流动的低电阻状态，如由(3)所示的。在给栅极10203施加正电压时，这个状态也保持不变。状态(3)将被称为“正低电阻模式”。
然而，当负电压施加于栅极10203时，获得小电流在从0到-0.2V的负电压范围内的早先阶段中流动的低电阻状态，如由(4)所示的。在施加0到-0.2V范围内的负电压时，这个状态也保持不变。状态(4)将被称为“负低电阻模式”。
当施加-0.2V或以上的负电压时，没有电流流动，并且该状态变为高电阻状态，如由(5)所示的。在这个状态下，在施加0到-1.0V范围内的负电压时，电流值具有高电阻的状态保持不变，如由(6)所示的。状态(6)将被称为“负高电阻模式”。
如上所述，金属氧化物层10204明显具有四个稳定模式：“正高电阻模式”、“正低电阻模式”、“负高电阻模式”和“负低电阻模式”。更具体地说，“正高电阻模式”和“负高电阻模式”是呈现相同高电阻状态的“高电阻模式”。“正低电阻模式”和“负低电阻模式”是呈现相同低电阻状态的“低电阻模式”。就是说，存在两个模式。在“高电阻模式”的状态中，“高电阻模式”在-1.5V到+1.0V的电压范围内保持不变。当施加+1.0V或以上的电压以便将该状态改变为“低电阻模式”时，“低电阻模式”在-0.2V到+0.8V电压范围内保持不变。在这两个模式之间切换，发生“高电阻模式”和“低电阻模式”。这还被适用于负电阻模式，即“负高电阻模式”和“负低电阻模式”。
至于在施加0.5V的电压时在每个“正模式”中的实际电流值，“正高电阻模式”中的电流值为1.0×10-5A/cm2，并且在“正低电阻模式”中的电流值为5×10-2A/cm2。比值高到5000倍。这便于识别每个模式。本发明人评估在金属氧化物层的电阻值随着施加电压的方向和幅度明显改变时发生的上述现象。
由于绝缘层10205设置在金属氧化物层10204和漏极10207(源极10206)之间，因此通过绝缘层10205的带结构可以控制载流子。更具体地说，例如，五氧化钽具有大约4.5eV的带隙。从费米能级观察的能量差在导带中大约为1.2eV，在价带中为2.3eV。就是说，势垒在价带一侧较高。因此，势垒效果对于价带中的空穴来说较高，对于导带中的电子来说较低。对于进一步的信息，可参见Wilk等人的“J.Appl.Phys.”，第87号，第484页(2000)。
从上述特性可知，当例如使用五氧化钽膜作为电极和金属氧化物层之间的绝缘层时，可以实现电子容易流动而空穴难以流动的现象。实际上，如图49所示，流动的电流的值在正电压施加于漏极10207的情况和施加负电压的情况之间变化很大。在区别金属氧化物层10204的状态时，这具有增加信噪比(S/N比)和便于状态识别的效果。这是使用绝缘层10205的效果。
发现当采用如图49所示的上述“低电阻模式”和“高电阻模式”时，图102A和102B所示的元件可以用做能进行非破坏性读取操作的非易失3端元件。更具体地说，通过给栅极10203施加负电压和给漏极10207施加正电压将模式从“低电阻模式”变为“高电阻模式”，由此设置其中电流难以在源和漏之间流动的截止状态，如图49中的(4)或(5)所示。
通过给栅极10203施加正电压和给漏极10207施加-0.8V或以上的负电压从而急剧地流动电流，设置其中电流容易在源和漏之间流动的导通状态，如图49中的(2)所示。利用这个操作，模式从“高电阻模式”变为“低电阻模式”，并获得导通状态。如上所述，当电压施加于栅极10203(漏极10207)从而设置“高电阻模式”或“低电阻模式”时，可以进行截止状态和导通状态之间的切换。
当在源和漏之间施加-0.8到+0.8V的适当电压时，通过读取电流值可以很容易地识别用上述方式控制的源和漏之间的导通/截止状态。例如，当图102A和109B所示的元件的模式状态为“截止”，即“高电阻模式”时，可以确定是因为在施加-0.8到+0.8V的适当电压时电流难以流动，如图49中的(1)所示。
当图102A和102B所示的元件的模式状态为“导通”即“低电阻模式”时，可以确定是因为在施加-0.5到+0.2V的适当电压时电流急剧流动，如图49中的(2)所示。由于“负高电阻模式”和“负低电阻模式”即“截止”和“导通”之间的电流值的差别为200倍或更高，因此很容易确定“截止”和“导通”。即使在正电压范围内，也可以在0到+0.2V的电压范围内确定“截止”和“导通”。
只通过检查图102A和102B所示的元件处于“高电阻模式”还是“低电阻模式”，可以很容易地区别上述导通/截止状态。即使正电压施加于电极以便检查模式，保持的模式不变。因此，根据图102A和102B所示的3端元件，可以进行非破坏性读取操作。图102A和102B所示的元件用做控制源和漏之间的导通/截止的3端元件，这是因为金属氧化物层10204的电阻值随着栅极10203和漏极10207(或源极10206)之间施加的电压而改变。这个元件还可以用做控制电流的元件。
即使将源极10206设置为打开，通过施加栅极电压也可以控制导通状态和截止状态。在源极10206设置为打开的情况下，当读取电压增加时，即使施加栅极电压以便设置截止状态，电流在源和漏之间一定程度上地流动。当源极10206设置为打开，并在这个状态下施加栅极电压时，施加的电压根据漏极10207下的区域而选择性地起作用。如上所述，假设在读取电压很高时流动一定的源-漏电流。因此，假设源-漏电流流过由源极10206、源极10206下面的区域中的金属氧化物层10204、栅极10203、漏极10207下面的区域中的金属氧化物层10204以及漏极10207形成的路径。
在“负低电阻模式”下使操作图102A和102B所示的元件的电压最大。然而，电压为大约-0.8V，并且功耗非常低，如图49所示。低功耗对于器件来说是非常有利的。使用3端元件的器件，例如不仅移动通信器件、数字通用器件、数字图象传感器件、笔记本个人计算机和PDA(个人数字辅助系统)，而且所有的计算机、个人计算机、工作站、办公室计算机、主机、通信单元和多功能设备都可以减少功耗。
与上述元件相同，图102A和102B的3端元件也可以在10年内保持导通或截止状态。
在本发明的上述例子中，通过ECR溅射分别形成硅基板上的绝缘层、绝缘层上的栅极层和栅极上的金属氧化物层的每层。然而，形成每层的方法不限于ECR溅射。例如，要形成在硅基板上的绝缘层可以通过热氧化或CVD(化学汽相淀积)或常规溅射法来形成。
栅极层可以通过任何其它膜形成方法如EB淀积、CVD、MBE、或IBD来形成。金属氧化物层也可以通过上述MOD、常规溅射法、PLD或MOCVD来形成。然而，当采用ECR溅射时，可以很容易地获得平坦和优异的绝缘膜、金属膜和金属氧化物层。
在上述实施例中，形成每层之后，将基板暂时卸载到大气中。然而，这些层可以通过使用一种设备在不将结构卸载到大气中的情况下通过连续工艺来形成，其中所述设备通过真空传送室连接到处理室，从而实现ECR溅射，由此形成各个层。利用这种设置，可以在真空中传送被处理的基板并因此防止其受到干扰如附着水的影响。因此，可以提高膜质量和界面性能。
如在专利参考文献7中所示的，形成每层之后，可以用ECR等离子体辐射形成的层的表面，由此提高其性能。形成每层之后，可以在合适的气体气氛如氢气氛中对形成的层进行退火(热处理)，从而大大改进每层的性能。
本发明的基本思想是设置接触金属氧化物层的绝缘层并用栅极和源、漏极夹着这些层，如图102A和102B所示。利用这种结构，当给栅极施加预定电压(DC或脉冲)从而改变金属氧化物层的电阻值并切换稳定的高电阻模式和低电阻模式时，可以实现作为3端元件的操作。
例如，如图104所示，可以在绝缘层10202上形成源极10216和漏极10217并用金属氧化物层10204覆盖它们，而且在金属氧化物层10204上形成栅极10213。如图105A和105B所示，可以采用绝缘基板10201a。在这种情况下，图102A和102B所示的绝缘层10202可以省略。或者，可以在导电基板上设置包括金属氧化物层10204、绝缘层10205、源极10206和漏极10207的结构，如图102A和102B所示。在这种情况下，基板还用做栅极。当具有高导热率的金属基板用做导电基板时，可以获得更高的冷却效果，并且可以实现稳定的元件操作。
可以采用由玻璃或石英构成的绝缘基板。利用这种结构，本发明可以适用于例如容易处理的玻璃基板。具有在632.8nm波长下测量的大约2.6折射率的金属氧化物层10204是光学上透明的。为此，当采用透明基板时，本实施例的3端元件可以适用于显示器。当金属氧化物层10204形成得如此厚以至于在10-200nm范围内，从而产生干扰颜色，可以获得有色状态的视觉效果。
在前面的说明中，已经以一个铁电元件为例进行了说明。然而，如参照图93所述的，可以在交叉点图形中排列和集成多个3端元件。图102A和102B所示的3端元件的金属氧化物层的电阻值的变化还可以通过电流来控制，与上述3端元件相同。金属氧化物层10204中的电阻变化还可以通过脉冲电压来控制。甚至图102A和102B所示的3端元件在源和漏之间流动的电流值内也可以实现三个状态(三个值)。
下面参照附图介绍本发明的再一实施例。图106A和106B是示意性地表示根据本发明再一实施例的3端元件的结构例子的示意剖面图。图106所示的3端元件包括在例如由单晶硅构成的基板10601上的绝缘层10602、栅极10603、含有Bi、Ti和O并具有大约30-200nm厚度的金属氧化物层10604、源极10607和漏极10608。此外，在栅极10603和金属氧化物层10604之间设置绝缘层(第一绝缘层)10605。在金属氧化物层10604和源极10607与漏极10608之间设置绝缘层(第二绝缘层)10606。在具有上述结构的3端元件中，将如图106A所示的施加电位的状态定义为写状态，并将如图106B所示的施加电位的状态定义为读状态。
基板10601可以由半导体、绝缘体和导电材料如金属等的任何一种材料构成。当基板10601由绝缘材料构成时，可以省略绝缘层10602。当基板10601由导电材料构成时，可以省略绝缘层10602和栅极10603。在这种情况下，由导电材料构成的基板10601用做栅极。栅极10603、源极10607、和漏极10608必须只由过渡金属构成，包括贵族金属，如铂(Pt)、钌(Ru)、金(Au)、银(Ag)、和钛(Ti)。这些电极可以由化合物构成，过渡金属的氮化物、氧化物或氟化物，如氮化钛(TiN)、氮化铪(HfN)、钌酸锶(SrRuO2)、氧化锌(ZnO)、氧化铟锡(ITO)或氟化镧(LaF3)，或者通过叠置这些物质形成的复合膜。
绝缘层10605和10606必须只由二氧化硅、氮氧化硅、氧化铝、如含有轻金属如锂、铍、镁或钙的氧化物如LiNbO3，或者氟化物，如LiCaAlF6、LiSrAlF6、LiYF4、LiLuF4或KMgF3构成。或者，绝缘层10605和10606必须只由过渡金属如钪、钛、锶、钇、锆、铪、钽、或镧系的氧化物或氮化物、含有这些元素的硅酸盐(金属、硅和氧的三元化合物)、含有这些元素的铝酸盐(金属、铝和氧的三元化合物)或者含有上述元素中的至少两种的氧化物或氮化物构成。
金属氧化物层10604与上述铁电层10604、铁电层310604、铁电层4705、铁电层6205、金属氧化物层8604、金属氧化物层9704和金属氧化物层10204相同。
下面将介绍图106所示3端元件的结构的详细例子。例如，栅极10603是厚度为10nm的钌膜。金属氧化物层10604由具有上述成分的金属氧化物构成并且其厚度为40nm。绝缘层10605和10606分别是由五氧化钽和二氧化硅构成并具有厚度5nm的多层膜。源极10607和漏极10608由金构成。源极10607和漏极10608可以具有通过从金属氧化物层10604一侧依次层叠钛层、氮化钛层、和金层形成的多层结构。当与金属氧化物层10604接触的表面由钛层形成时，可以增加粘接性。源极10607和漏极10608之间的间隔例如为1mm。如上所述，基板10601和绝缘层10602的结构不限于上述结构，如果对电特性没有影响，也可以适当地选择其它任何材料。
下面将介绍形成上述绝缘层10602、栅极10603、绝缘层10605、金属氧化物层10604、绝缘层10606、源极10607、和漏极10608的详细方法。可以使用图5所示的ECR溅射设备通过在由氩气、氧气或氮气构成的ECR等离子体中溅射金属靶或烧结靶，来形成这些层。
下面参照图106介绍图10607所示3端元件的制造方法的例子。如图10607所示，制备p型硅基板10601，硅基板10601具有在主平面上的(100)平面取向和1-2Ωcm的电阻率。用硫酸和过氧化氢溶液、纯水和氟化氢溶液的混合溶液清洗基板10601的表面并干燥。在清洗过和干燥过的基板10601上形成绝缘层10602。在形成绝缘层10602时，采用上述ECR溅射设备和纯硅(Si)做靶。以Si-O分子形式处于金属模式的绝缘层10602通过使用氩(Ar)作为等离子体气体和氧气的ECR溅射形成在硅基板10601上，从而使其厚度达到恰好覆盖其表面。
例如，将Ar气体以大约20sccm的流速输送到等离子体产生室中，该等离子体产生室的内部压力设置为例如10-5Pa的数量级。该内部压力设置为大约10-3到10-2Pa的数量级。输送0.0875T的磁场和2.45GHz(大约500W)的微波以便设置电子回旋共振条件，由此在等离子体产生室中产生Ar等离子体。注意sccm是流速单位，并表示在0℃和1大气压力下的流体在1分钟内流动1cm3。
通过磁性线圈的发散磁场将通过上述方法产生的等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率从高频电源输送到设置在等离子体产生室的出口处的硅靶。当Ar离子撞击硅靶时，产生溅射现象，从而溅射Si颗粒。从硅靶溅射的Si颗粒与从等离子体产生室输出的等离子体和被输送的并被等离子体激活的氧气一起到达硅基板10601的表面并被激活的氧氧化成二氧化硅。利用上述工艺，可以在基板10601上形成由二氧化硅构成并具有例如大约100nm厚度的绝缘层10602(图107A)。
绝缘层10602保证了绝缘，从而在电压施加于后面要形成的电极之间时防止电压泄漏到基板10601并影响希望的电特性。例如，通过热氧化法氧化硅基板的表面形成的氧化硅膜可用做绝缘层10602。绝缘层10602可以用除了氧化硅以外的任何其它绝缘材料构成，只要能保证绝缘性即可。绝缘层10602的厚度不必总是100nm，也可以更小或更大。在上述通过ECR溅射形成绝缘层10602时，基板10601不加热。但是，也可以在加热基板10601的同时形成膜。
用上述方式形成绝缘层10602之后，通过使用纯钌(Ru)做靶的相同ECR溅射在绝缘层10602上形成钌膜，由此形成如图107B所示的栅极10603。现在将详细介绍Ru膜的形成。在使用Ru靶的ECR溅射设备中，例如，将具有在其上形成的绝缘层的硅基板加热到400℃。将作为稀有气体的Ar气体以例如7sccm的流速输送到等离子体产生室中。此外，以例如5sccm的流速输送Xe气，从而将等离子体产生室的内部压力设置为例如10-2到10-3Pa数量级。
给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生Ar和Xe的ECR等离子体。通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的钌靶。发生溅射现象，从而从钌靶溅射Ru颗粒。从钌靶溅射的Ru颗粒到达基板10601上的绝缘层10602的表面上并淀积。
利用上述工艺，可以在绝缘层10602上形成具有例如大约10nm的厚度的栅极10603(图107B)。在电压施加于后来要形成的源极10607和漏极10608之间时，栅极10603能将电压施加于金属氧化物层10604。如果可以保证导电性，栅极10603可以用除了钌以外的任何其它材料构成。栅极10603可以由例如铂构成。形成在二氧化硅上的铂膜容易剥离，如公知的。为了防止这种剥离，通过在铂层下面插入钛层、氮化钛层或钌层来形成层叠结构。栅极10603的厚度不必总是10nm，也可以更小或更大。
如上所述，在通过ECR溅射法形成Ru膜时，基板10601被加热到400℃。然而，基板不必总是被加热。但是，如果基板不加热，则钌与二氧化硅的粘接性变低，并且膜可能剥离。为了防止剥离，优选在加热基板的同时形成该膜。
用上述方式形成栅极10603之后，将基板10601卸载到大气中。将基板10601固定在如图5所示相同ECR溅射设备的基板固定器上，在所述溅射设备中用钽(Ta)做靶。通过使用作为等离子体气体的氩气(Ar)和氧气的ECR溅射，在栅极10603上形成绝缘层10605，使其厚度达到恰好覆盖其表面，如图107C所示。Ta-O分子形式的金属模式膜形成为绝缘层10605，如下面所述的。
下面详细说明Ta-O分子形式的金属模式膜的形成。在图5所示的ECR溅射中，其中使用钽构成的靶，将作为稀有气体的Ar气从惰性气体输送单元例如以25sccm的流速输送到等离子体产生室中，从而将其内部压力设置为例如10-3Pa数量级。将例如28A的线圈电流输送给磁性线圈，从而向等离子体产生室提供电子回旋共振条件的磁场。
从微波产生单元(未示出)通过波导、石英窗、和真空波导向等离子体产生室中输送例如2.45GHz(例如500W)的微波。利用这种微波输送，在等离子体产生室中产生Ar等离子体。通过磁性线圈的发散磁场将产生的等离子体从等离子体产生室输出到处理室一侧。此外，将高频功率(例如500W)从高频电极输送单元输送到设置在等离子体产生室的出口处的靶。
当Ar颗粒撞击靶时，产生溅射现象，从而从靶溅射Ta颗粒。从靶溅射的Ta颗粒与从等离子体产生室输出的等离子体和从反应气体供给单元输送的并被等离子体激活的氧气一起到达基板10601上的栅极10603的表面上并被激活的氧氧化成五氧化钽。
利用上述工艺，可以在栅极10603上形成由五氧化钽膜。接着，通过使用由纯硅构成的靶的ECR溅射，在五氧化钽膜上形成二氧化硅膜，这与参照图107A所述的二氧化硅的淀积相同。重复五氧化钽膜和二氧化硅膜的上述形成，从而形成厚度例如为大约5nm并包括五氧化钽膜和二氧化硅膜的多层膜，由此获得绝缘层10605(图107C)。
给金属氧化物层10604施加电压之后，使用包括五氧化钽膜和二氧化硅膜的绝缘层10605控制施加于铁电膜的电压。如果能控制施加于金属氧化物层10604的电压，绝缘层10605可以具有除了五氧化钽膜和二氧化硅膜的多层结构以外的任何其它结构。绝缘层10605可以是单层。其厚度也不限于5nm。在上述ECR溅射中，没有加热基板10601，但是也可以加热它。
用上述方式形成绝缘层10605之后，使用作为等离子体气体的氩气(Ar)和氧气以及用氧化物烧结体(Bi-Ti-O)形成的靶，其中Bi与Ti的比为4∶3，通过ECR溅射，在绝缘层10605上形成金属氧化物层10604，其厚度恰好覆盖其表面。
下面详细介绍金属氧化物层10604的形成。将基板10601加热到300-700℃。将作为稀有气体的Ar气体以例如20sccm的流速输送到等离子体产生室中，从而将压力设置为例如10-3到10-2Pa的数量级。在这个状态下，给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生ECR等离子体。
通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的烧结体靶。当Ar颗粒与烧结体靶撞击时，发生溅射现象，从而溅射Bi颗粒和Ti颗粒。
从烧结体靶溅射的Bi颗粒和Ti颗粒与从等离子体产生室输出的ECR等离子体和被输出的ECR等离子体激活的氧气一起到达被加热的绝缘层10605的表面并被激活的氧氧化。以例如1sccm的流速与Ar气体分开地输送用做反应气体的氧(O2)气体，如下面所述的。尽管烧结体靶含有氧，但是通过输送氧可以防止氧在淀积膜中的任何缺乏。利用通过ECR溅射形成的上述膜，可以形成厚度例如为大约40nm的金属氧化物层10604(图107D)。
通过用惰性气体和反应气体的ECR等离子体辐射形成的金属氧化物层10604来改进膜质量。作为反应气体，不仅可以使用氧气，而且可以使用氮气、氟气、或氢气。还可以对绝缘层10602的形成进行膜质量改进。金属氧化物层10604可以在300℃或更低的低基板温度下形成，然后在适当的气体气氛例如氧气氛中退火(热处理)，从而大大改进膜的性能。
用上述方式形成金属氧化物层10604之后，在金属氧化物层10604上形成绝缘层10606，使其厚度达到恰好覆盖其表面，如图107E所示，如在绝缘层10605的上述形成中所述的。
在绝缘层10606上形成分别由Au构成并具有预定面积的源极10607和漏极10608，如图107F所示，由此获得图106所示的3端元件。源极10607和漏极10608可以通过公知移去法或通过电阻加热真空淀积的金淀积来形成。源极10607和漏极10608可以用其它金属材料或导电材料构成，如Ru、Pt、或TiN。当使用Pt时，粘接性很差，并且膜可能剥落。因此，必须使用如Ti-Pt-Au等难剥落的结构并在该结构上执行构图工艺如光刻或移去，将每个电极形成为具有预定面积的电极。
下面将介绍图106所示的3端元件的特性。通过在栅极10603和漏极10608(源极10607)之间施加电压来研究其特性。当在栅极10603和漏极10608之间施加来自电源的电压，并且通过安培计测量施加电压时流动的电流时，获得如图64所示的结果。在图64中，纵坐标表示通过电流值除以面积获得的电流密度。下面将说明图64和根据本发明的存储器操作原理。这里所述的电压值和电流值只是在实际元件中测量的例子而已。因此，该现象不限于下列数值。还可以根据在元件中实际使用的每个膜的材料和厚度以及其它条件来测量其他数值。
当给漏极10608施加正电压时，在0-1.6V范围内流动的电流非常小，如图64中的(1)所表示的。然而，如由(2)表示的，当电压超过1.6V时，突然有正电流流动。实际上，还流动着大于5×10-3A/cm2的电流。然而，由于抑制了较大电流的流动，从而保护了测量器件，因此测量不到该电流。当施加0到1.6V的电压从而禁止突然电流流动时，如(2)所示，电阻很高的状态如(1)所示，保持不变。
当正电压再次施加于漏极10608时，在大约0.5V获得流动1×10-3A/cm2或以上的正电流的轨迹，如由(3)所示的。当正电压进一步施加于漏极10608时，在大约0.5V流动1×10-3A/cm2或更大的电流，如由(3)所示的。当施加0到0.5V的电压时，电阻很低的状态保持不变，如由(3)所示的。
当将负电压施加给漏极10608时，在高达大约-0.5V流动负电流，如(4)所示的。电流增加到最大值-1.5×10-3A/cm2。当施加0-0.5V的电压时，电阻很低的状态保持不变，如由(4)所示的。
当施加从-0.5V到-1.6V的负电压时，电流减小，并且没有负电流流动，如(5)所示。即使然后使电压的绝对值从-1.6V到0V减小时，电流也很少地流动，如由(6)所示的。当给漏极10608施加负电压时，获得很少地流动电流的轨迹，如由(6)所示的。
当给漏极10608施加正电压时，获得从0到1.6V也很少地流动电流的位置，如(1)所示的。当施加1.6V或以上的电压时，获得由(3)表示的代表低电阻的状态。
因此，不流动电流的高电阻状态保持不变，除非给漏极10608施加1.6V或以上的电压，以便防止任何突然的电流流动，如(2)中那样。状态(1)将被称为“正高电阻模式”。
例如，如由(2)所示的，当施加1.6V或以上的电压从而急剧地流动电流时，获得电流很容易流动的低电阻状态，如由(3)所示的。在给漏极10608施加正电压时，这个状态也保持不变。状态(3)将被称为“正低电阻模式”。
然而，当负电压施加于漏极10608时，获得电流在从0到-0.5V的负电压范围内在早期阶段流动的低电阻状态，如由(4)所示的。在施加0到-0.5V范围内的负电压时，这个状态也保持不变。状态(4)将被称为“负低电阻模式”。
当施加超过-0.5V的负电压时，没有电流流动，并且状态变为高电阻状态，如由(5)所示的。在这个状态下，在施加0-1.6V范围内的负电压时，电流值具有高电阻的状态保持不变，如由(6)所示的。状态(6)将被称为“负高电阻模式”。
如上所述，金属氧化物层10604明显具有四个稳定模式：“正高电阻模式”、“正低电阻模式”、“负高电阻模式”和“负低电阻模式”。更具体地说，“正高电阻模式”和“负高电阻模式”是呈现相同高电阻状态的“高电阻模式”。“正低电阻模式”和“负低电阻模式”是呈现相同低电阻状态的“低电阻模式”。就是说，存在两个模式。在“高电阻模式”的状态中，“高电阻模式”在-1.6V到+1.6V的电压范围内保持不变。当施加+1.6V或以上的电压以便将状态改变为“低电阻模式”时，“低电阻模式”在-0.5V到+0.5V电压范围内保持不变。在这两个模式之间切换，产生“高电阻模式”和“低电阻模式”。这还适用于负电阻模式，即“负高电阻模式”和“负低电阻模式”。
至于在施加0.5V的电压时在每个“正模式”中的实际电流值，“正高电阻模式”中的电流值为5.0×10-6A/cm2，并且在“正低电阻模式”中的电流值为5×10-3A/cm2。比值高到1000倍。这便于识别每个模式。本发明人评估在金属氧化物层6205的电阻值随着施加电压的方向和幅度明显地改变时发生的上述现象。这还适用于“负低电阻模式”。
由于绝缘层10605设置在金属氧化物层10604和栅极10603之间，并且绝缘层10606设置在金属氧化物层10604和漏极10608(源极10607)之间，因此通过绝缘层10605和10606的带结构可以控制载流子。更具体地说，例如，五氧化钽具有大约4.5eV的带隙。从费米能级观察的能量差在导带中大约为1.2eV，在价带中为2.3eV。就是说，势垒在价带一侧较高。因此，势垒效果对于价带中的空穴来说较高，对于导带中的电子来说较低。对于进一步的信息，可参见Wilk等人的“J.Appl.Phys.”，第87号，第484页(2000)。
从上述特性看出，当例如五氧化钽膜用做电极和金属氧化物层之间的绝缘层时，可以实现电子很容易流动但是空穴难以流动的现象。实际上，如图64所示，流动的电流的值在正电压从漏极10608施加于栅极10603的情况和施加负电压的情况之间变化很大。在区别金属氧化物层10604的状态时，这具有增加信噪比(S/N比)和便于状态识别的很大效果。这是使用绝缘层10605和10606的效果。
发现当采用如图64所示的上述“低电阻模式”和“高电阻模式”时，图106所示的元件可以用做非易失非破坏性3端元件。更具体地说，通过给栅极10603施加正电压和给漏极10608施加负电压以将模式从“低电阻模式”改变为“高电阻模式”，由此设置其中电流在源和漏之间难以流动的截止状态，如图64中的(4)或(5)所示。
通过给栅极10603施加负电压和给漏极10608施加1.6V或以上的正电压，从而急剧流动电流，设置其中电流在源和漏之间容易流动的导通状态，如图64中的(2)所示。利用这个操作，该模式从“高电阻模式”变为“低电阻模式”，并获得导通状态。如上所述，当电压施加于栅极10603(漏极10608)从而设置“高电阻模式”或“低电阻模式”时，可以进行截止状态和导通状态之间的切换。
在给源和漏之间施加0到1.6V的适当电压时，通过读取电流值可以很容易地识别用上述方式控制的源和漏之间的导通/截止状态。例如，当图106所示的3端元件的模式状态为“截止”，即“高电阻模式”时，可以确定是因为在施加0.5V到1.6V的适当电压时电流难以流动，如图64中的(1)所示。
当图106所示的元件的模式状态为“导通”即“低电阻模式”时，可以确定是因为在施加1到0.6V的适当电压时电流在源和漏之间急剧流动，如图64中的(2)所示。由于“正高电阻模式”和“正低电阻模式”即“截止”和“导通”之间的电流值的差别为1000倍或更高，因此很容易确定“截止”和“导通”。即使在负电压范围内，也可以在0到-2.6V的电压范围内确定“截止”和“导通”。
只通过检查图106所示的元件处于“高电阻模式”还是“低电阻模式”，可以很容易地区别3端元件的上述导通/截止状态。换言之，在图106所示的3端元件可以保持两个模式的同时，保持数据。即使电压施加于电极以便检查模式，保持的模式不变，并且不会破坏数据。因此，根据图106所示的3端元件，可以进行非破坏性操作。图106所示的3端元件用做控制源和漏之间的导通/截止的3端元件，这是因为金属氧化物层10604的电阻值随着栅极10603和漏极10608(或源极10607)之间施加的电压而改变。这个元件还可以用做控制电流的元件。
即使将源极10607设置为打开，通过施加栅极电压也可以控制导通状态和截止状态。在源极10607设置为打开的情况下，当读取电压增加时，即使施加栅极电压以便设置截止状态，电流在源和漏之间一定程度上流动。当源极10607设置为打开，并在这个状态下施加栅极电压时，施加的电压根据漏极10608下的区域而选择性地起作用。如上所述，假设在读取电压很高时流动一定的源-漏电流。因此，假设源-漏电流流过由源极10607、源极10607下面的区域中的金属氧化物层10604、漏极10608下面的区域中的金属氧化物层10604、和漏极10608形成的路径。
在施加设置“正低电阻模式”的栅极电压时，操作图106中所示的3端元件的电压最大。然而，该电压至多大约为1.6V，并且功耗非常低，如图64所示。低功耗对于器件来说是是非常有利的。使用3端元件的器件，例如不仅移动通信器件、数字通用器件、数字图象传感器件、笔记本个人计算机和PDA(个人数字辅助系统)，而且所有的计算机、个人计算机、工作站、办公室计算机、主机、通信单元和多功能设备都可以减少功耗。使用图106所示3端元件还可以在10年内保持导通或截止状态。
图106所示3端元件的基本思想是设置接触金属氧化物层的绝缘层并用栅极和源、漏极夹着这些层。利用这种结构，当给栅极施加预定电压(DC或脉冲)从而改变金属氧化物层的电阻值并切换稳定的高电阻模式和低电阻模式时，可以实现作为3端元件的操作。
例如，如图108所示，可以在绝缘层10602上形成源极10617和漏极10618并用绝缘层10616上的金属氧化物层10604覆盖它们，而且经过绝缘层10615在金属氧化物层10604上形成栅极10613。如图109A和109B所示，可以采用绝缘基板10601a。在这种情况下，图106所示的绝缘层10602可以省略。或者，可以在导电基板上设置包括绝缘层10605、金属氧化物层10604、绝缘层10606、源极10607和漏极10608的结构。在这种情况下，基板还用做栅极。当具有高导热率的金属基板用做导电基板时，可以获得更高的冷却效果，并且可以实现稳定的元件操作。
可以采用由玻璃或石英构成的绝缘基板。利用这种结构，本发明可以适用于例如容易处理的玻璃基板。具有在632.8nm波长下测量的大约2.6折射率的金属氧化物层10604是光学上透明的。为此，当采用透明基板时，本实施例的3端元件可以适用于显示器。当金属氧化物层10604形成得如此厚以至于在10-200nm范围内，从而产生干扰颜色，可以获得有色状态的视觉效果。
即使在图106所示的3端元件中，也可以按照交叉点图形排列和集成多个3端元件。还可以通过电流来控制金属氧化物层10604的电阻值的变化。金属氧化物层10604的电阻变化可以通过脉冲电压来控制。甚至图106所示的3端元件也可以在源和漏之间流动的电流值内实现三个状态(三个值)。
下面参照附图介绍本发明的另一实施例。图110是示意性地表示根据本发明再一实施例的存储元件的结构例子的示意剖面图。图110所示的存储元件包括在例如由单晶硅构成的基板11001上的绝缘层11002、栅极11003、由含有Bi、Ti和O的金属氧化物构成并具有大约30-200nm厚度的开关层11004、位电极11005、由含有Bi、Ti、O的金属氧化物层构成并具有大约30-200nm厚度的存储层11006、和字电极11007。在这个存储元件中，栅极11003、开关层11004、存储层11006和字电极11007依次串联连接，并且位电极11005设置在开关层11004上。图110表示连接到排列成例如矩阵形式的多个位线和多个字线之间的每个交叉部位的一个存储单元部分。
基板11001可以由半导体、绝缘体和导电材料如金属等的任何一种材料构成。当基板11001由绝缘材料构成时，可以省略绝缘层11002。当基板11001由导电材料构成时，可以省略绝缘层11002和地电极11003。在这种情况下，由导电材料构成的基板11001用做地电极。地电极11003、位电极11005和字电极11007必须只由过渡金属构成，包括贵族金属，如铂(Pt)、钌(Ru)、金(Au)、银(Ag)和钛(Ti)。这些电极可以由化合物构成，如过渡金属的氮化物、氧化物或氟化物，如氮化钛(TiN)、氮化铪(HfN)、钌酸锶(SrRuO2)、氧化锌(ZnO)、氧化铟锡(ITO)或氟化镧(LaF3)，或者通过层叠它们形成的复合膜。
接下来介绍图110所示存储元件的详细例子。例如，地电极11003是厚度10nm的钌膜。位电极11005是通过在厚度大约为20nm的钛(Ti)膜上形成厚度为10nm的钌膜形成的多层膜。每个开关层11004和存储层11006由含有Bi和Ti的金属氧化物构成并且厚度为40nm。字电极11007由金构成。
开关层11004和存储层11006与上述铁电层10604、铁电层310604、铁电层4705、铁电层6205、金属氧化物层8604、金属氧化物层9704、金属氧化物层10204和金属氧化物层10604相同。
根据使用金属氧化物层(存储层11006)的存储元件，可以保持两个状态(导通和截止)，如下面所述的。通过在位电极11005和字电极11007之间施加电压来研究具有上述结构的金属氧化物层的特性。当位电极11005和字电极11007之间施加来自电源的电压，并且通过安培计测量从位电极11005流到字电极11007的电流时，获得与图33所示相同的结果。参见图33，纵坐标表示其正方向设置为从位电极11005到字电极11007的方向的电流值。
下面将介绍图33和本发明的存储元件的操作原理。这里所述的电压值和电流值只是在实际元件中测量的例子而已。因此，该现象不限于下列数值。还可以根据在元件中实际使用的每个膜的材料和厚度以及其它条件来测量其他数值。
图33表示当施加于位电极11005的电压在负方向从0减小、在正方向增加并且最后再次返回到0时，在存储层11006中流动的电流值的滞后特性。当施加于位电极11005的电压在负方向从0逐渐减小时，在存储层11006中流动的负电流相对很小(在-0.1V下为大约-0.12mA)。
当电压超过-0.4V时，负电流值开始增加。电压减小到大约-1V时，负电压减小。负电流值减小，同时保持该状态，其中负电流具有比以前流动的电流更大的绝对值。此时，在-0.1V下电流值为大约-0.63mA。电阻值比前一状态降低了大约五倍，并且电流容易流动。当施加的电压返回到0时，电流值也变为0。
接着，给位电极11005施加正电压。在这个状态下，当施加的正电压很低时，相对大的正电流根据前面的滞后现象而流动(在0.1V下大约为0.63mA)。当施加高达大约0.7V的正电压时，正电流突然减小。最后，施加的正电压从-1V减小到0V，正电流值也减小，同时保持几乎没有电流流动的状态并返回到0。此时，正电流在0.1V下大约为0.12mA。
在金属氧化物层11006中流动的电流的上述滞后现象可以看作是由于存储层11006的电阻值随着施加于存储层11006的电压而改变产生的。下面将检查给字电极11007施加电压的情况。当施加具有预定幅度或以上的正电压VW1时，存储层11006改变为“低电阻状态”(导通状态)，其中电流容易流动。当施加具有预定幅度的负电压VW0时，存储层11006变为“高电阻状态”(截止状态)，其中电流几乎不流动。
存储层11006具有两个稳定状态，即，低电阻状态和高电阻状态。导通和截止保持不变，除非施加具有预定幅度或以上的上述正或负电压。上述VW0的值大约为-1V。VW1的值大约为+1V。高电阻模式与低电阻模式的电阻比大约为10到100。当使用通过电压来切换(改变)开关层11004和存储层11006的电阻的上述现象时，通过图110所示的存储元件可以实现能进行非破坏性读取操作的非易失功能元件。
接下来介绍通过使用DC电压来控制上述两个状态的情况。首先，给字电极11007施加等于或高于低电阻转变电压VW1的正电压以将存储层11006改变为低电阻状态。获得其中电流容易流动的导通状态。通过在读取电压VR下测量这些电极之间的电流值JR1，可以读出导通状态。选择如此小的值作为读取电压VR是很重要的，以便获得足够的电阻比并且不引起状态转变(在上述例子中为大约0.1V)。因此，可以在不破坏低电阻模式即导通状态的情况下，多次进行读取操作。
另一方面，当给字电极11007施加等于或高于高电阻转变电压VW0的负电压时，存储层11006变为高电阻模式，即，其中在这些电极之间电流难以流动的截止状态。可以通过在读取电压VR(JR1/JR010到100)下测量这些电极之间的电流值JR0而读出这个截止状态。当不激励电极时，存储层11006具有保持每个状态的非易失性。除了写和读以外，不必施加电压。
具有两个状态的上述特性还可以适用于开关层11004。下面介绍具有开关层11004和存储层11006的图110所示的存储元件的操作。首先介绍读取操作。在初始状态下，所有存储单元的开关层11004设置为高电阻状态。在此情况下，打开字电极11007(字线)，并且给位电极11005(对应位线)施加将相应存储单元的开关层11004改变为低电阻模式的电信号，从而使用做开关的开关层11004导通。接着，将位电极11005打开，并且将读取电压施加于字电极11007(字线)。当在这个状态下测量存储层11006的电阻值时，读出该数据。最后，打开字电极11007(字线)，并且给位电极11005施加将开关层11004改变为高电阻模式的电信号，从而关断用做开关的开关层11004。
下面将介绍写操作。将使存储层11006改变为高电阻模式或低电阻模式的电信号施加于对应作为写目标的存储单元的字线和位线。此时施加给位线侧的信号对应不改变开关层11004的电阻状态的电压。利用这种操作，作为写目标的存储单元(存储元件)的存储层11006被改变到希望的高电阻模式或低电阻模式，由此写数据。
例如根据图111所示的流程执行上述读和写操作。首先，打开字电极11007，并且将低电阻转变电压VW1施加给位电极11005，从而将存储元件的开关层11004变为“导通”状态，即可读状态。接着，当打开位电极，并且将读取电压VR施加于字电极11007时，可以读出存储层11006的状态。之后，打开字电极11007，并且将高电阻转变电压VW0施加于位电极11005，从而将存储元件的开关层11004变为“截止”状态，即不可读状态。
之后，当给字电极11007施加具有低电阻转变电压VW1的大约1/2电压的写字信号，并且给位电极11005施加具有低电阻转变电压VW1的大约1/2电压且极性与上述信号相反的写位信号时，获得“1”的“写状态”。当给字电极11007和位电极11005施加信号时，如上所述，向存储层11006施加等于低电阻转变电压VW1的电压。存储层11006设置在低电阻模式。于是，在这个“写状态”下写入“1”。相反，当给字电极11007施加具有高电阻转变电压VW0的大约1/2电压的写字信号，并且给位电极11005施加具有高电阻转变电压VW0的大约1/2电压且极性与上述信号相反的写位信号时，存储层11006设置为“0“的“写状态”。在每种“写状态”下，由于给开关层11004只施加每个转变电压的大约1/2的电压，因此电阻状态不变。
如上所述，根据图110所示的存储元件，使用开关层11004切换存储单元的“导通”状态和“截止”状态。当开关层11004设置在“截止”状态而与存储层11006的电阻状态无关时，可以抑制来自未选存储单元的漏电流(干扰电流)。根据图110所示的元件，通过由金属氧化物构成的开关层11004进行“导通”和“截止”之间的上述切换，这与存储层11006相同。由于不必使用由采用半导体如硅的MOS晶体管的其它材料构成的元件，因此不限制可适用于基板11001的材料。
在上述实施例中，施加的栅极电压是DC电压。然而，通过施加具有适当宽度和幅度的脉冲电压也可以获得相同的效果。至于图110所示的存储元件的导通或截止状态保持时间，该元件具有至少1000min的保持时间，与上述元件相同。
接下来介绍图110所示存储元件的制造方法的例子。下面介绍通过使用ECR等离子体溅射形成每个薄膜的方法。然而，本发明不限于此，当然也可以使用任何其它膜形成技术或方法。
如图112A所示，制备具有在主平面上的(100)平面取向和1-2Ωcm电阻率的p型硅基板11001。用硫酸和过氧化氢溶液、纯水和氟化氢溶液的混合溶液清洗基板11001的表面并干燥。在清洗过和干燥过的基板11001上形成绝缘层11002。在形成绝缘层11002时，例如，采用ECR溅射设备和纯硅(Si)作为靶。通过使用作为等离子体气体的氩(Ar)和氧气的ECR溅射在硅基板11001上形成以Si-O分子形式处于金属模式的绝缘层11002，从而使其厚度达到恰好覆盖其表面的程度。
例如，将Ar气以大约20sccm的流速输送到等离子体产生室中，从而将其内部压力设置在10-5Pa数量级。该内部压力设置为大约10-3到10-2Pa数量级。输送0.0875T的磁场和2.45GHz(例如500W)的微波以便设置电子回旋共振条件，由此在等离子体产生室中产生Ar等离子体。注意sccm是流速单位，并表示在0℃和1大气压力下的流体在1分钟内流动1cm3。T(特斯拉)是磁通密度的单位，并且1T＝10000高斯。
通过磁性线圈的发散磁场将通过上述方法产生的等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率从高频电源输送到设置在等离子体产生室的出口处的硅靶。当Ar离子撞击硅靶时，产生溅射现象，从而溅射Si颗粒。从硅靶溅射的Si颗粒与从等离子体产生室输出的等离子体和被输送的并被等离子体激活的氧气一起到达硅基板11001的表面并被激活的氧氧化成二氧化硅。利用上述工艺，可以在基板11001上形成由二氧化硅构成并具有例如大约100nm厚度的绝缘层11002(图112A)。
绝缘层11002保证了绝缘，从而在电压施加于后面要形成的电极之间时防止电压泄漏到基板11001并影响希望的电特性。例如，通过热氧化法氧化硅基板的表面形成的氧化硅膜可用做绝缘层11002。绝缘层11002可以由除了氧化硅以外的任何其它绝缘材料构成，只要能保证绝缘性即可。绝缘层11002的厚度不必总是100nm，也可以更小或更大。在上述通过ECR溅射形成绝缘层11002时，基板11001不加热。但是，也可以在加热基板11001的同时形成膜。
用上述方式形成绝缘层11002之后，通过使用纯钌(Ru)做靶的相同ECR溅射在绝缘层11002上形成钌膜，由此形成如图112B所示的栅极地电极11003。现在将详细介绍Ru膜的形成。在使用Ru靶的ECR溅射设备中，例如，将具有形成在其上的绝缘层的硅基板加热到400℃。将作为稀有气体的Ar气以例如7sccm的流速输送到等离子体产生室中。此外，以例如5sccm的流速输送Xe气，从而将等离子体产生室的内部压力设置为例如10-2到10-3Pa数量级。
给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生Ar和Xe的ECR等离子体。通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的钌靶。发生溅射现象，从而从钌靶溅射Ru颗粒。从钌靶溅射的Ru颗粒到达基板11001上的绝缘层11002的表面上并淀积。
利用上述工艺，可以在绝缘层11002上形成具有例如大约10nm的厚度的地电极11003(图112B)。在电压施加于后来要形成的位电极11005时，地电极11003能将电压施加于开关层11004。如果可以保证导电性，地电极11004可以用除了钌以外的任何其它材料构成。地电极11003可以由例如铂构成。形成在二氧化硅上的铂膜容易剥离，这是公知的。为了防止这种剥离，通过在铂层下面插入钛层、氮化钛层或钌层来形成层叠结构。地电极11003的厚度不必总是10nm，也可以更小或更大。
如上所述，在通过ECR溅射法形成Ru膜时，基板11001被加热到400℃。然而，基板不必总是被加热。但是，如果基板不加热，则钌与二氧化硅的粘接性变低，并且膜可能剥离。为了防止剥离，优选在加热基板的同时形成该膜。
用上述方式形成地电极11003之后，使用作为等离子体气体的氩(Ar)和氧气以及通过氧化物烧结体(Bi-Ti-O)形成的靶，通过ECR溅射在地电极11003上形成开关层11004，使其厚度达到恰好覆盖其表面，如图112C所示，其中所述烧结体中Bi与Ti的比为4∶3。
下面将详细介绍开关层11004的形成。将基板11001加热到300-700℃。将作为稀有气体的Ar气以例如20sccm的流速输送到等离子体产生室中，从而设置例如10-3到10-2Pa数量级的压力。在这个状态下，给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生ECR等离子体。
通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的烧结体靶。当Ar颗粒与烧结体靶撞击时，发生溅射现象，从而溅射Bi颗粒和Ti颗粒。
从烧结体靶溅射的Bi颗粒和Ti颗粒与从等离子体产生室输出的ECR等离子体和被输出的ECR等离子体激活的氧气一起到达被加热的地电极11003的表面并被激活的氧氧化。以例如1sccm的流速与Ar气分开地输送用做反应气体的氧(O2)气，如下面所述的。尽管烧结体靶含有氧，但是通过输送氧可以防止氧在淀积膜中的任何缺乏。利用通过ECR溅射形成的上述膜，可以形成厚度例如为大约40nm的开关层11004(图112C)。
通过用惰性气体和反应气体的ECR等离子体辐射形成的开关层11004来改进膜质量。作为反应气体，不仅可以使用氧气，而且可以使用氮气、氟气、或氢气。还可以对绝缘层11002的形成进行膜质量改进。开关层11004可以在300℃或更低的低基板温度下形成，然后在适当的气体气氛例如氧气氛中退火(热处理)，从而大大改进膜的性能。
用上述方式形成开关层11004之后，通过ECR溅射形成厚度大约为20nm的Ti膜。接着，使用纯钌(Ru)做靶，通过与上述相同的ECR溅射再次形成厚度大约为10nm的钌膜，由此在开关层11004上形成具有多层结构的位电极11005，如图112D所示。钌膜的形成与地电极11003的上述形成相同。接着，使用氩(Ar)作为等离子体和氧气以及通过氧化物烧结体(Bi-Ti-O)形成的靶，其中所述烧结体中Bi与Ti的比为4∶3，通过ECR溅射在位电极11005上形成存储层11006，使其厚度达到恰好覆盖其表面，如图112E所示。存储层11006的形成与上述开关层11004的形成相同。
用上述方式形成存储层11006之后，在存储层11006上形成由Au构成的字电极11007，由此获得如图110所示的存储元件。字电极11007可以通过利用电阻加热真空淀积的金淀积来形成。字电极11007可以用其它金属材料或导电材料构成，如Ru、Pt、或TiN。当使用Pt时，粘接性很差，并且膜可能剥落。因此，必须使用如Ti-Pt-Au等难以剥离的结构。通过形成多层结构并通过公知的光刻和刻蚀对其进行构图，将开关层11004、位电极11005、存储层11006和字电极11007形成为存储单元结构。
通过ECR溅射进行的上述层形成可以通过使用图112所示的ECR溅射设备来进行。
根据本实施例的存储元件不限于图110所示的结构例子。例如，如图113A所示，可以在一个存储单元中在基板11001的面内方向上排列开关层和存储层11016。在如图113A所示的存储元件中，地电极11013和与其隔开的连接电极11015b排列在绝缘层11002上。开关层11014穿过地电极11013和连接电极11015b而形成。存储层11016形成得与连接电极11015b接触。在开关层11014上形成位电极11015a。字电极11017形成在存储层11016上。
如上所述，新提供一种在第一方向连接到开关层11014的表面的连接电极11015b。连接电极11015b连接到存储层11016的第一方向表面。地电极11013连接到开关层11014的第一方向表面，同时与连接电极11015b绝缘。位电极11015a连接到在不同于第一方向的第二方向的开关层11014的表面上。字电极11017连接到存储层11016的第二方向表面。甚至在这种结构中，地电极11013、开关层11014、存储层11016、和字电极11017依次串联连接，与图110所示的元件相同。因此，在图113A的图面上在基板11001的垂直方向上，部件可以反向。
下面将介绍图113A所示的存储元件的操作例子。在读取操作时，将开关层11014设置为高电阻“截止”状态。在这个初始状态下，连接电极11015b接地，并且将低电阻转变电压(例如脉冲电压)施加于相应存储单元的位电极11015a上，从而使开关层11014导通。接着，打开连接电极11015b和位电极11015a(相应的位线)。给字电极11017(相应的字线)施加读取电压。当测量存储层11016的电阻时，读出数据。最后，将连接电极11015b接地，并且给位电极11015a施加使开关层11014变为高电阻模式的电信号(例如脉冲电压)，从而使用做开关的开关层11014截止。
在图113A所示的存储元件的写操作中，连接电极11015b接地，并且给对应作为写目标的存储单元的字线施加写电压。例如，为了设置“1”的“写状态”，给字电极11017施加低电阻转变电压。为了设置“0”的“写状态”，给字电极11017施加高电阻转变电压。
本发明的存储元件可具有如图113B所示的结构。在图113B所示的存储元件中，位电极11025a设置在绝缘层11002上。开关层11024形成在位电极11025a上。地电极11023和与其隔开的连接电极11025b设置在开关层11024上。存储层11026形成在连接电极11025b上。字电极11027形成在存储层11026上。
如上所述，新提供一种在第一方向连接到开关层11024的表面上的连接电极11025b。连接电极11025b连接到在不同于第一方向的第二方向的开存储层11026的表面上。地电极11023连接到开关层11024的第一方向表面。位电极11025a开关层11024的第二方向表面。字电极11027连接到存储层11026的第一方向表面。甚至在这种结构中，地电极11023、开关层11024、存储层11026以及字电极11027依次串联连接，与图110所示的元件相同。因此，在图113B的图面中在基板11001上的垂直方向上，这些部件可以倒置。
本发明的存储元件可具有在电极和金属氧化物层之间的绝缘层，如图114所示。图114A所示的存储元件包括位电极11005和存储层11006之间的绝缘层11008。图114B所示的存储元件包括在地电极11003和开关层11004之间的绝缘层11009。图114C所示的存储元件包括两个绝缘层11008和11009。
在从绝缘层11008或11009到存储层11006或开关层11004施加电压时，可以控制施加于每层的电压。当形成绝缘层，并且在其上形成开关层11004或存储层11006时，可以在不使下层金属膜的表面或金属氧化物层的表面形态(morphology)下降的情况下通过ECR溅射形成开关层11004或存储层11006。例如，如果下层由容易氧化的金属材料构成，则在形成开关层11004时可能部分地氧化下层的表面，导致表面形态下降。然而，当插入绝缘层时，可以在保持下层的良好表面形态的同时形成开关层11004。因此，可以获得具有高质量的开关层11004。
如图115所示，可以提供绝缘层11018、绝缘层11019、绝缘层11028、和绝缘层11029。图115A所示的存储元件包括在连接电极11015b和存储层11016之间的绝缘层11018。图115B存储元件包括在开关层11014和位电极11015a之间的绝缘层11019。图115C所示的存储元件包括在连接电极11015b和存储层11016之间的绝缘层11018以及在开关层11014和位电极11015a之间的绝缘层11019。图115D所示的存储元件包括在开关层11024和连接电极11025b之间的绝缘层11028。图115E所示的存储元件包括在位电极11025a和开关层11024之间的绝缘层11029。图115F所示的存储元件包括在开关层11024和连接电极11025b之间的绝缘层11028以及在位电极11025a和开关层11024之间的绝缘层11029。
图114和115表示了包括绝缘层的形式的例子，本发明不限于这些例子。上述绝缘层必须只是设置成与开关层和存储层接触。绝缘层可以设置成与开关层和存储层之一的表面接触，或者与开关层和存储层两者的表面都接触。绝缘层必须只设置在开关层或存储层的金属氧化物层和与其连接的一个电极之间。
由于开关层11004或存储层11006的金属氧化物层变厚，因此电流更难以流动，而且电阻增加。当使用电阻的改变来实现存储元件时，每个低电阻模式和高电阻模式的电阻值都是很重要的。例如，当金属氧化物层变厚时，低电阻模式的电阻值增加。由于难以保证高S/N比，因此难以确定导通或截止状态。另一方面，当金属氧化物层变薄，并且漏电流占主要地位时，导通或截止状态难以保持，并且高电阻模式的电阻值减小。因此难以保证高S/N比。
因此，金属氧化物层优选具有最佳厚度。例如，当考虑漏电流问题时，金属氧化物层必须只具有至少10nm的厚度。当考虑低电阻模式的电阻值时，金属氧化物层优选比30nm薄。在由本发明人所做的实验中，当金属氧化物层的厚度为30-200nm时，可以确信存储元件的操作。
根据图110所示的存储元件，还可以实现多级操作。例如，在当给位电极11005(和字电极11007)之间施加电压时的存储层11006的电流-电压特性中，当改变施加的电压时，将低电阻模式变为不同的低电阻状态，如图116所示。在图116中，在图116所示的读取电压下的电流值在施加高达-0.5V的电压之后的低电阻模式、施加高达-1.0V的电压之后的低电阻模式、以及施加高达-1.5V的电压之后的低电阻模式之间改变。通过在这些电极之间施加读取电压并测量在这些电极之间流动的电流，可以读出这些状态。可以对应通过预定读取电压获得的电极间电流来实现三个状态(三个值)“0”、“1”和“2”。
根据图110所示的元件，通过脉冲电压值的差别可以实现多级状态。如图117所示，每次将具有预定脉宽的预定脉冲电压施加预定次数，在0.2V的读取电压下、在由三角形表示的点上读出电极间的电流值。然后，如图118所示，获得三个状态(三个值)“0”、“1”和“2”。在这个例子中，状态“2”表示存储器复位。
例如，当在位电极11005和存储层11006之间设置绝缘层11008时，如图114A所示，通过改变施加于字电极11007的电压，可以如图46所示那样改变存储层11006的电流-电压特性。在这种情况下，例如，当读取电压大约为0.5V时，可以实现三元状态。
在很多情况下，将使用由如上所述的金属氧化物构成的薄膜的多个元件单块地集成到一个基板上。当用这种方式集成多个元件时，隔开相邻元件，例如，如图12D所示。用下述方式形成元件隔离结构。如图119A所示，在基板1601上形成绝缘层1602。在绝缘层1602上形成金属膜1623。如图119B所示，在金属膜1623上形成铁电薄膜1614。如图119C所示，在铁电薄膜1614上形成金属膜1615。
如图119D所示，在金属膜1615上形成多个掩模图形1620。通过使用掩模图形1620作为掩模进行的刻蚀，选择性地除去金属膜1615和铁电薄膜1614，从而形成多个元件，每个元件包括铁电层1604和在下电极层1613上的上电极1606，如图119E所示。之后，除去掩模图形1620。在元件之间淀积绝缘材料，从而在这些元件之间形成元件隔离绝缘层1605，如图119F所示。
如上所述，在常规元件隔离中，形成用做铁电层的薄膜，通过处理该薄膜来形成多个元件部分，并在这些元件之间形成用于元件隔离的绝缘层。通常情况下，为了获得元件隔离结构，需要大量薄膜形成步骤和薄膜处理步骤，结果是增加了步骤的数量。尤其是，在处理步骤中，一般使用光刻和刻蚀。为此，必须使用大量步骤来形成一个图形。
与上述情况不同，当用下述方式隔离元件时，可以在不需要很多步骤的情况下形成元件隔离结构。
下面参照附图介绍元件隔离。图120是表示根据本发明实施例的元件隔离结构的结构例子的示意剖面图。如图120所示，在图120所示的元件隔离结构中，在基板101上设置绝缘层102，并且通过隔离层135隔开多个元件，每个元件包括形成在绝缘层102上的下电极103、具有大约30-200nm厚度的铁电层104、和上电极136。铁电层104形成在由晶体材料构成的下电极103上。隔离层135形成在由非晶材料构成的绝缘层102上。
铁电层104和隔离层135由例如Bi、Ti和O构成并含有Bi4Ti3O12晶体的多个微晶粒，所述微晶粒具有化学计量成分和大约3-15nm的粒径。除了微晶粒之外，铁电层104还含有Bi4Ti3O12的化学计量成分的柱晶体。具有上述结构的隔离层135具有比铁电层104更高的电阻，从而对击穿电压的介质隔离很大。另一方面，铁电层104具有两个稳定状态，即低电阻状态和高电阻状态，如后面所述的。使用铁电层104的元件是保持两个状态的功能元件。
接下来将介绍图120所示的元件隔离结构的制造方法的例子。如图121A所示，制备p型硅基板101，硅基板101具有在主平面上的(100)平面取向和1-2Ωcm的电阻率。用硫酸和过氧化氢溶液、纯水和氟化氢溶液的混合溶液清洗基板101的表面并干燥。在清洗过和干燥过的基板101上形成绝缘层102。在形成绝缘层102时，例如，采用ECR溅射设备和纯硅(Si)做靶。通过使用作为等离子体的氩(Ar)气和氧气执行ECR溅射。通过ECR溅射将以Si-O分子形式处于金属模式的绝缘层102形成在硅基板101上，从而使其厚度达到恰好覆盖其表面。
例如，将Ar气以大约20sccm的流速输送到等离子体产生室中，该等离子体产生室的内部压力设置为例如10-5Pa的数量级。该内部压力设置为大约10-3到10-2Pa的数量级。输送0.0875T的磁场和2.45GHz(大约500W)的微波以便设置电子回旋共振条件，由此在等离子体产生室中产生Ar等离子体。注意sccm是流速单位，并表示在0℃和1大气压力下的流体在1分钟内流动1cm3。T(特斯拉)是磁通密度的单位，并且1T＝10000高斯。
通过磁性线圈的发散磁场将通过上述方法产生的等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率从高频电源输送到设置在等离子体产生室的出口处的硅靶。当Ar离子撞击硅靶时，产生溅射现象，从而溅射Si颗粒。从硅靶溅射的Si颗粒与从等离子体产生室输出的等离子体和被输送的并被等离子体激活的氧气一起到达硅基板101的表面并被激活的氧氧化成二氧化硅。利用上述工艺，可以在基板101上形成由二氧化硅构成并具有例如大约100nm厚度的绝缘层102。
绝缘层102保证了绝缘，从而在电压施加于后面要形成的电极之间时防止电压泄漏到基板101并影响希望的电特性。例如，通过热氧化法氧化硅基板的表面形成的氧化硅膜可用做绝缘层102。绝缘层102可以用除了氧化硅以外的任何其它绝缘材料构成，只要能保证绝缘性即可。绝缘层102的厚度不必总是100nm，也可以更小或更大。在上述通过ECR溅射形成绝缘层102时，基板101不加热。但是，也可以在加热基板101的同时形成膜。
用上述方式形成绝缘层102之后，通过使用纯钌(Ru)做靶的相同ECR溅射在绝缘层102上形成钌膜。现在将详细介绍Ru膜的形成。在使用Ru靶的ECR溅射设备中，例如，将具有形成在其上的绝缘层的硅基板加热到400℃。将作为稀有气体的Ar气体以例如7sccm的流速输送到等离子体产生室中。此外，以例如5sccm的流速输送Xe气，从而将等离子体产生室的内部压力设置为例如10-2到10-3Pa数量级。
给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生Ar和Xe的ECR等离子体。通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的钌靶。发生溅射现象，从而从钌靶溅射Ru颗粒。从钌靶溅射的Ru颗粒到达基板101上的绝缘层102的表面上并淀积。
利用上述工艺，可以在绝缘层102上形成由钌构成并具有例如大约10nm厚度金属膜。在通过公知的光刻和刻蚀对金属膜进行构图时，形成彼此隔开排列的多个下电极103，如图121A所示。当用氧等离子体、臭氧或氧基团辐射钌时，形成具有高蒸汽压的氧化钌(例如RuO2或RuO4)，如公知的。当通过使用上述性能、穿过掩模的辐射来氧化钌时，可以进行选择刻蚀。
使用氧等离子体、臭氧或氧基团的干刻蚀是各向同性刻蚀工艺，从而可以在刻蚀之后制成所谓的下切截面形状。为了避免这一点，可以用通过给氧添加氩制备的气体的等离子体辐射钌膜。当对这种方式的刻蚀赋予各向异性时，可以形成没有下切的图形。
当在后面要形成的下电极103和上电极136之间施加电压时，下电极103可以使电压施加于铁电层104。如果能保证导电率，下电极103可以用除了钌以外的其他任何材料构成。下电极103可以例如由铂构成。在二氧化硅上形成的铂膜容易剥离，如公知的。为了防止这一点，通过在铂层下面插入钛层、氮化钛层、或钌层形成多层结构。通过氧等离子体不能刻蚀铂，这与钌不同。可以通过使用公知的移取法进行用于电极形成的构图。下电极103的厚度不必总是为10nm，可以更小或更大。
如上所述，在通过ECR溅射形成Ru膜时，基板101被加热到400℃。然而，基板不必总是被加热。但是，如果基板不加热，则钌与二氧化硅的粘接性变低，并且膜可能剥离。为了防止剥离，优选在加热基板的同时形成该膜。
用上述方式形成下电极层103之后，使用氩(Ar)作为等离子体和氧气以及通过氧化物烧结体(Bi-Ti-O)形成的靶，通过ECR溅射在下电极层103上形成铁电层104，并在绝缘层102上形成隔离层135，如图121B所示，其中所述烧结体中Bi与Ti的比为4∶3。下面将详细介绍铁电层104和隔离层135的形成。将基板101加热到400-450℃。将作为稀有气体的Ar气体以例如20sccm的流速输送到等离子体产生室中，从而设置例如10-3到10-2Pa的数量级的压力。在这个状态下，给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz的微波(大约500W)输送到等离子体产生室中，从而在其中产生ECR等离子体。
通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的烧结体靶。当Ar颗粒与烧结体靶撞击时，发生溅射现象，从而溅射Bi颗粒和Ti颗粒。从烧结体靶溅射的Bi颗粒和Ti颗粒与从等离子体产生室输出的ECR等离子体和被输出的ECR等离子体激活的氧气一起到达被加热的绝缘层102和下电极层103的表面并被激活的氧氧化。
以例如1sccm的流速与Ar气分开地输送用做反应气体的氧(O2)气体，如下面所述的。尽管烧结体靶含有氧，但是通过输送氧可以防止氧在淀积膜中的任何缺乏。利用通过ECR溅射形成的上述膜，可以形成厚度分别例如为大约40nm的铁电层104和隔离层135(图121B)。形成在非晶态的绝缘层102上的隔离层135含有Bi4Ti3O12晶体的多个微晶粒，所述微晶粒具有化学计量成分和大约3-15nm的粒径。除了微晶粒之外，形成在晶体状态下的下电极103上的铁电层104还含有Bi4Ti3O12的化学计量成分的柱晶体。
如图121C所示，在铁电层104和隔离层135上形成由例如金构成的金属膜146。如图121D所示，利用公知的光刻技术在作为预期元件的部分上形成抗蚀剂图形150。用抗蚀剂图形150做掩模，利用干刻蚀对金属膜146进行构图，从而在铁电层104上形成上电极136，如图121E所示。然后除去抗蚀剂图形150，获得如图120所示的元件隔离结构。上电极136可以由其它金属材料或导电材料构成，例如Ru、Pt、或TiN。当使用Pt时，粘接性很差，并且膜可能剥落。因此，必须通过形成如难以剥离的Ti-Pt-Au等结构并在该结构上利用光刻执行构图工艺，将上电极136形成为电极。
通过ECR溅射进行的上述层形成可以通过使用图5所示的ECR溅射设备来进行。
在观察到微晶粒的膜形成条件范围内，如图7B和7B’所示，基底层是非晶的，或者在其中观察到柱晶体。在任何情况下，微晶粒的状态不变。观察到的微晶粒的尺寸大约为3-15nm。在观察到微晶粒的膜形成范围内，根据下层条件和要形成的层的温度条件而呈现不同的相关性，如图122所示。产生状态“非晶”的温度、“分散微晶粒”、“混合分散的微晶粒和柱晶体”和“柱晶体或单晶铁电物质”在非晶材料如氧化硅上的膜形成与在晶体材料如钌上的膜形成之间改变。
如图122所示，在非晶材料上，在高达350℃的膜形成条件下获得“非晶”状态。在从350℃到500℃的膜形成条件下“分散微晶粒”。在从500℃到540℃的膜形成条件下“混合分散的微晶粒和柱晶体”。在540℃或以上的膜形成条件下获得“柱晶体或单晶铁电物质”。另一方面，在晶体材料上，在高达300℃的膜形成条件下获得“非晶”状态。在从300℃到450℃的膜形成条件下“分散微晶粒”。在从450℃到530℃的膜形成条件下“混合分散的微晶粒和柱晶体”。在530℃或以上的膜形成条件下获得“柱晶体或单晶铁电物质”。
因此，当将膜形成条件设置为图122所示的温度范围T内的450℃到500℃时，在非晶材料上形成其中“分散微晶粒”的膜，并且在晶体材料上形成其中“混合分散的微晶粒和柱晶体”的膜。
下面将介绍其中“分散微晶粒”的膜和其中“混合分散的微晶粒和柱晶体”的膜。通过在低于450℃的温度下在由钌构成的下电极上形成其中“分散微晶粒”的膜(厚度：大约50nm)，并且在该膜上形成由金构成的上电极，由此制备样品元件A。通过在450℃-500℃的温度下在由钌构成的下电极上形成其中“混合分散的微晶粒和柱晶体”的膜(厚度：大约50nm)，并且在该膜上形成由金构成的上电极，由此制备样品元件B。
图123示出了当给每个上述样品元件A和B中的上电极和下电极施加电压时获得的结果，并且测量上电极和下电极之间流动的电流的状态。如图123所示，在样品元件A中，即使施加大约10V的电压，也没有大电流流动。相反，在样品元件B中，当施加大约2V的电压时，有大电流流动。即，在“分散微晶粒”的膜中对击穿电压的介质隔离比在“混合分散的微晶粒和柱晶体”的膜中的大。
执行在膜形成初始状态下施加高电压的EO处理从而流动电流之后，如图123所示，这些膜呈现电流-电压特性(电阻变化特性)，从而根据施加的电压而重复高电阻状态和低电阻状态，如后面所述的。
当其中“分散微晶粒”的膜和其中“混合分散的微晶粒和柱晶体”的膜经受EO处理时，它们呈现如图124所示的电阻改变特性。如图123所示，尽管其中“分散微晶粒”的膜需要施加10V或更高的电压用于EO处理，但是其中“混合分散的微晶粒和柱晶体”的膜的EO处理可以通过施加大约2V的电压来进行。尽管可以通过施加大约2V的电压可以对“混合分散的微晶粒和柱晶体”的膜执行EO处理，从而获得电阻改变特性，但是通过相同的电压施加不能对“分散微晶粒”的膜进行EO处理，并且该膜不呈现电阻改变特性。
当其中“混合分散的微晶粒和柱晶体”的膜用做铁电层104，并且其中“分散微晶粒”的膜用做隔离层135时，可以获得元件隔离结构，其中使用具有电阻改变特性的铁电层104的多个元件通过具有高电阻的隔离层135隔离开。如上所述，通过改变下层条件，可以在相同温度范围T中的相同溅射膜形成条件下同时形成铁电层104和蛤蜊层135。
下面将介绍上述电阻改变特性。通过在下电极103和上电极136之间施加电压来研究该特性。当在上述EO处理之后在下电极103和上电极136之间施加来自电源的电压，并且通过安培计测量施加电压时流动的电流，获得如图124所示的结果。参见图124，纵坐标表示通过电流值除以面积得到的电流密度。下面将介绍图124所示被元件隔离结构隔开的每个元件的操作原理。这里所述的电压值和电流值只是在实际元件中测量的例子而已。因此，该现象不限于下列数值。还可以根据在元件中实际使用的每个膜的材料和厚度以及其它条件来测量其他数值。
图124表示当施加于上电极136的电压在正方向从0增加、返回到0、在负方向减小并最后再次返回到0时在铁电层104中流动的电流的值的滞后特性。当施加于上电极136的电压在正方向从0逐渐增加时，在铁电层104中流动的正电流相对很小(在0.1V下大约为0.4μA)。
当电压超过0.5V时，正电流值开始急剧增加。电压增加到大约1V之后，正电压减小。即使在电压从1V减小到大约0.7V时，正电流值也进一步增加。当电压低于大约0.7V时，电流值也开始减小。此时，与前种状态相比，正电流容易流动。电流值在0.1V时大约为4μA(是前电流值的10倍)。当施加的电压返回到0时，电流值也变为0。
接着，负电压施加于上电极136。在这个状态下，当负电压很低时，相对大的负电流根据前述滞后特性而流动。当施加的负电压变化到高达大约-0.5V时，负电流突然开始减小。即使施加的负电压变化到大约-1V，负电流值也继续减小。最后，施加的负电压从-1V减小到0V，负电流值也一起进一步减小并返回到0。在这种情况下，负电流几乎不流动并且在大约-0.1V时大约为-0.5μA。
在铁电层104中流动的电流的上述滞后特性可以看作是由于铁电层104的电阻值根据施加于上电极136的电压而变化引起的，如上所述。当施加具有预定幅度或更高的正电压VW1时，铁电层104变为“低电阻状态”(数据“1”)，其中电流难以流动。当施加具有预定幅度的负电压VW0时，铁电层104变为“高电阻状态”(数据“0”)，此时电流几乎不流动。
元件隔离结构的铁电层104也具有两个稳定状态，即低电阻状态和高电阻状态。每个状态保持不变，除非施加具有预定幅度或以上的上述正或负电压。VW1的值大约为+1V。VW0的值大约为-1V。高电阻状态与低电阻状态的电阻比大约为10到100。当采用通过电压切换铁电层104的电阻的上述现象时，即使在该元件隔离结构中也可以实现能进行非破坏性地读取操作的非易失功能元件。像上述功能一样。
下面介绍根据本发明实施例的另一元件隔离结构。图125是表示根据本发明实施例的元件隔离结构的另一结构例子的示意剖面图。在图125所示的元件隔离结构中，在例如由单晶硅构成的基板101上设置绝缘层102，并且各包括形成在绝缘层102上的公共电极层113、下电极103、具有大约30-200nm厚度的铁电层104以及上电极136的多个元件可以被隔离层135隔开。
铁电层104和隔离层135例如由Bi、Ti和O构成并含有Bi4Ti3O12晶体的多个微晶粒，其中所述微晶粒具有化学计量成分和大约3-15nm的粒径。除了微晶粒之外，铁电层104还含有Bi4Ti3O12的化学计量成分的柱晶体。具有上述结构的隔离层135具有比铁电层104更高的电阻，从而对于击穿电压的介质隔离很大。另一方面，铁电层104具有两个稳定状态，即，低电阻状态和高电阻状态，如后面所述的。使用铁电层104的元件是保持两个状态的功能元件。这与图120所示的结构相同。
图125所示的元件隔离结构不同于图120所示的元件隔离结构之处在于：下电极103被公共电极层113连接。在图125所示的元件隔离结构中，公共电极层113由非晶状态的导电材料构成。公共电极层113例如由非晶状态的氮化钛、氧化锌、或ITO(氧化铟锡)构成。因此，甚至在图125所示的元件隔离结构中，隔离层135形成在非晶层上。
接下来将介绍图125所示元件隔离结构的制造方法的例子。如图126A所示，制备p型硅基板101，硅基板101具有在主平面上的(100)平面取向和1-2Ωcm的电阻率。用硫酸和过氧化氢溶液、纯水和氟化氢溶液的混合溶液清洗基板101的表面并干燥。在清洗过和干燥过的基板101上形成绝缘层102。在绝缘层102上形成例如由氮化钛构成的公共电极层143。在公共电极层143上形成例如由Ru构成并具有大约10nm厚度的金属膜。当用公知光刻和刻蚀对金属膜进行构图时，形成彼此隔开的多个下电极103，如图126A所示。
用上述方式形成下电极103之后，使用作为等离子体的氩(Ar)和氧气以及由氧化物烧结体(Bi-Ti-O)形成的靶，其中所述氧化物烧结体中的Bi与Ti的比为4∶3，通过ECR溅射，在下电极103上形成铁电层104，并且在公共电极层143上形成隔离层135，如图126B所示。下面将介绍铁电层104和隔离层135的形成。将作为稀有气体的Ar气体以例如20sccm的流速输送到等离子体产生室中，将其内部压力设置在例如10-3到10-2Pa。在这个状态下，给等离子体产生室提供电子回旋共振条件的磁场。然后，将2.45GHz(大约500W)的微波输送给等离子体产生室，从而在其中产生ECR等离子体。
通过磁性线圈的发散磁场将产生的ECR等离子体从等离子体产生室输出到处理室一侧。此外，将13.56MHz(例如500W)的高频功率输送到设置在等离子体产生室的出口处的烧结体靶。当Ar颗粒撞击烧结体靶时，产生溅射现象，从而溅射Bi颗粒和Ti颗粒。从烧结体靶溅射的Bi颗粒和Ti颗粒与从等离子体产生室输出的ECR等离子体和并被ECR等离子体激活的氧气一起到达被加热的公共电极层143和下电极103的表面并被激活的氧氧化。
以例如1sccm的流速与Ar气分开地输送用做反应气体的氧(O2)气体，如下面所述的。尽管烧结体靶含有氧，但是通过输送氧可以防止氧在淀积膜中的任何缺乏。利用通过ECR溅射形成的上述膜，可以形成厚度例如为大约40nm的铁电层104和隔离层135(图126B)。形成在非晶状态的公共电极层143上的隔离层135含有Bi4Ti3O12晶体的多个微晶粒，所述微晶粒具有化学计量成分和大约3-15nm的粒径。除了微晶粒之外，形成在晶体状态下的下电极103上的铁电层104还含有Bi4Ti3O12的化学计量成分的柱晶体。
如图126C所示，在铁电层104和隔离层135上形成由例如金构成的金属膜146。如图126D所示，利用公知的光刻技术在作为预期元件的部分上形成抗蚀剂图形150。用抗蚀剂图形150做掩模，利用干刻蚀对金属膜146进行构图，从而在铁电层104上形成上电极136，如图126E所示。然后除去抗蚀剂图形150，获得如图125所示的元件隔离结构。
基板101可以由半导体、绝缘体和导电材料如金属等的任何一种材料构成。当基板101由绝缘材料构成时，绝缘层102可以省略。下电极103和上电极136必须只由过渡金属构成，包括贵族金属，如金(Au)和银(Ag)。上述电极可以用化合物构成，如过渡金属的氮化物、氧化物或氟化物，如晶体状态的氮化钛(TiN)、氮化铪(HfN)、钌酸锶(SrRuO2)、氧化锌(ZnO)、氧化铟锡(ITO)或氟化镧(LaF3)，或者通过叠置这些物质形成的复合膜。共用电极143可以用化合物构成，如过渡金属的氮化物、氧化物或氟化物，如非晶状态的氮化铪(HfN)、钌酸锶(SrRuO2)、或氟化镧(LaF3)，或者通过叠置这些武职形成的复合膜。
图120和125表示三个元件部分。多个元件可以两维地排列和集成。例如，在基板上以预定间隔排列岛状金属氧化物层并被电极连接时，可以很容易增加集成度。

Claims (32)

1、一种双稳态电阻值获得器件，其特征在于至少包括：
第一金属氧化物层，它由至少含有两种金属的金属氧化物构成，形成在基板上并具有预定厚度；
第一电极，它形成在所述第一金属氧化物层的一个表面上；以及
第二电极，它形成在所述第一金属氧化物层的另一表面上。
2、根据权利要求1的双稳态电阻值获得器件，其特征在于还包括形成在所述第一金属氧化物层的所述另一表面上同时与所述第二电极分开的第三电极。
3、根据权利要求2的双稳态电阻值获得器件，其特征在于还包括：
由所述第一电极形成的栅极；
由所述第二电极形成的源极；和
由所述第三电极形成的漏极。
4、根据权利要求1的双稳态电阻值获得器件，其特征在于至少还包括：
由金属氧化物构成的第二金属氧化物层，该第二金属氧化物层形成在基板上并具有预定厚度；和
设置在所述第二金属氧化物层上的第四电极，
其中所述第一电极、所述第一金属氧化物层、所述第二金属氧化物层和所述第四电极按顺序串联连接。
5、根据权利要求1的双稳态电阻值获得器件，其特征在于还包括形成得与所述第一金属氧化物层的所述一个表面和所述另一表面中的至少一个表面接触的绝缘层。
6、根据权利要求4的双稳态电阻值获得器件，其特征在于还包括形成为与所述第二金属氧化物层的所述一个表面和所述另一表面中的至少一个表面接触的绝缘层。
7、根据权利要求1的双稳态电阻值获得器件，其特征在于还至少包括：
形成在基板上的非晶态的非晶层；
多个元件，每个元件包括由晶体状态的导电材料构成并形成在所述非晶层上的所述第一电极、形成在所述第一电极上的所述第一金属氧化物层和形成在所述第一金属氧化物层上的所述第二电极；和
由金属氧化物构成并形成在所述元件之间的所述非晶层上的隔离层，
其中所述多个元件通过所述隔离层隔离。
8、根据权利要求7的双稳态电阻值获得器件，其特征在于所述第一金属氧化物层和所述隔离层是整体地形成。
9、根据权利要求1的双稳态电阻值获得器件，其特征在于金属氧化物的电阻值根据在所述第一电极和所述第二电极之间输送的电信号而变化。
10、根据权利要求9的双稳态电阻值获得器件，其特征在于：
通过施加具有不小于第一电压值的电压，使金属氧化物变为具有第一电阻值的第一状态，和
通过施加具有不大于第二电压值并且极性不同于第一电压值的电压，使金属氧化物变为具有不同于第一电阻值的第二电阻值的第二状态。
11、根据权利要求9的双稳态电阻值获得器件，其特征在于：
通过施加大于第一电压值的电压，使金属氧化物变为具有第一电阻值的第一状态，和
通过施加在不大于第一电压的范围内的大于第二电压值的电压，使金属氧化物变为具有大于第一电阻值的第二电阻值的第二状态。
12、根据权利要求1的双稳态电阻值获得器件，其特征在于：
金属氧化物至少包括至少由第一金属和氧构成的基底层，以及
由第一金属、第二金属和氧构成的并分散在所述基底层中的多个细颗粒。
13、根据权利要求12的双稳态电阻值获得器件，其特征在于：
所述基底层由第一金属、第二金属和氧构成，其中第二金属的含量与化学计量成分相比是较小的。
14、根据权利要求12的双稳态电阻值获得器件，其特征在于：
所述基底层含有第一金属、第二金属和氧的柱晶体。
15、根据权利要求12的双稳态电阻值获得器件，其特征在于：
金属氧化物包括处于柱晶体状态和非晶状态中至少一种状态的金属氧化物单层，其设置成与所述基底层接触并至少由第一金属和氧构成。
16、根据权利要求15的双稳态电阻值获得器件，其特征在于：
在所述金属氧化物单层中，与第一金属、第二金属和氧的化学计量成分相比，第二金属的含量较小。
17、根据权利要求15的双稳态电阻值获得器件，其特征在于：
所述金属氧化物单层不含有细颗粒。
18、根据权利要求12的双稳态电阻值获得器件，其特征在于：
第一金属是钛，第二金属是铋，并且所述基底层处于非晶状态并由含有相对于化学计量成分为过量的钛的层形成。
19、根据权利要求18的双稳态电阻值获得器件，其特征在于：
所述第一电极由钌和铂中的至少一种材料构成，和
具有由单种材料构成的单层结构和由多种材料构成的多层结构中的至少一种。
20、根据权利要求1的双稳态电阻值获得器件，其特征在于基板由导电材料构成。
21、根据权利要求20的双稳态电阻值获得器件，其特征在于所述第一电极与基板相同。
22、根据权利要求1的双稳态电阻值获得器件，其特征在于金属氧化物是铁电物质。
23、一种双稳态电阻值获得器件的制造方法，所述双稳态电阻值获得器件至少包括：第一金属氧化物层，它由至少含有两种金属的金属氧化物构成、形成在基板上并具有预定厚度；第一电极，它形成在第一金属氧化物层的一个表面上；以及第二电极，它形成在第一金属氧化物层的另一表面上，
该方法包括以下步骤：
第一步骤，制造由以预定成分比输送的惰性气体和氧气构成的第一等离子体，向靶施加负偏置，所述靶至少由第一金属和第二金属构成，并由第一等离子体产生颗粒，从而撞击靶，产生溅射现象，和淀积靶材料，由此形成由含有第一金属、第二金属和氧的金属氧化物构成的第一金属氧化物层，
其中第一等离子体是电子回旋共振等离子体，它们是通过电子回旋共振产生的，并从发散磁场接受动能，和
将基板加热到预定温度。
24、根据权利要求23的双稳态电阻值获得器件的制造方法，其特征在于还包括第二步骤，用由以预定成分比输送的惰性气体和反应气体构成的第二等离子体照射由金属氧化物构成的层的表面，
其中第二等离子体是通过电子回旋共振产生的电子回旋共振等离子体，并从发散磁场接受动能。
25、根据权利要求24的双稳态电阻值获得器件的制造方法，其特征在于反应气体是氧气、氮气、氟气和氢气中的至少一种。
26、根据权利要求23的双稳态电阻值获得器件的制造方法，其特征在于：在第一步骤中，基板被加热到不高于金属氧化物的居里温度的温度。
27、根据权利要求23的双稳态电阻值获得器件的制造方法，其特征在于将控制由等离子体产生的离子能量的电压施加于基板。
28、根据权利要求23的双稳态电阻值获得器件的制造方法，其特征在于第一金属是钛，第二金属是铋。
29、根据权利要求23的双稳态电阻值获得器件的制造方法，其特征在于靶至少由第一金属、第二金属和氧构成。
30、一种金属氧化物薄膜，其特征在于至少包括：
基底层，该基底层至少由第一金属和氧构成；和
多个微晶粒，所述微晶粒由第一金属、第二金属和氧构成并分散在所述基底层中。
31、一种金属氧化物薄膜的形成方法，其特征在于包括如下步骤：
制造由以预定成分比输送的惰性气体和氧气构成的第一等离子体，给靶施加负偏置，所述靶至少由第一金属和第二金属构成并使由第一等离子体产生的颗粒与靶撞击，产生溅射现象，并且在基板上淀积靶材料，由此在基板上形成金属氧化物薄膜，所述金属氧化物薄膜至少包括至少由第一金属和氧构成的基底层以及多个细颗粒，所述细颗粒由第一金属、第二金属和氧构成并分散在基底层中，
其中第一等离子体是通过电子回旋共振产生的电子回旋共振等离子体，并从发散磁场接受动能，和
将基板加热到预定温度。
32、根据权利要求31的金属氧化物层薄膜的形成方法，其特征在于第一金属是钛，第二金属是铋。
CNA2005800011575A 2004-07-22 2005-07-21 双稳态电阻值获得器件、其制造方法、金属氧化物薄膜及其制造方法 Pending CN1860609A (zh)

Applications Claiming Priority (35)

Application Number Priority Date Filing Date Title
JP214849/2004 2004-07-22
JP2004214863 2004-07-22
JP214858/2004 2004-07-22
JP214851/2004 2004-07-22
JP214863/2004 2004-07-22
JP2004214858 2004-07-22
JP2004214851 2004-07-22
JP2004214849 2004-07-22
JP2004319088 2004-11-02
JP319088/2004 2004-11-02
JP2004357429 2004-12-09
JP357429/2004 2004-12-09
JP361152/2004 2004-12-14
JP361199/2004 2004-12-14
JP2004361199 2004-12-14
JP2004361152 2004-12-14
JP2005006254 2005-01-13
JP006254/2005 2005-01-13
JP2005010202 2005-01-18
JP010202/2005 2005-01-18
JP2005052655 2005-02-28
JP052655/2005 2005-02-28
JP068853/2005 2005-03-11
JP068839/2005 2005-03-11
JP2005068853 2005-03-11
JP2005068839 2005-03-11
JP070723/2005 2005-03-14
JP2005070723 2005-03-14
JP2005091097 2005-03-28
JP091097/2005 2005-03-28
JP2005097714 2005-03-30
JP097714/2005 2005-03-30
JP2005111756 2005-04-08
JP111756/2005 2005-04-08
PCT/JP2005/013413 WO2006009218A1 (ja) 2004-07-22 2005-07-21 ２安定抵抗値取得装置及びその製造方法並びに金属酸化物薄膜及びその製造方法

Publications (1)

Publication Number Publication Date
CN1860609A true CN1860609A (zh) 2006-11-08

Family

ID=35785326

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800011575A Pending CN1860609A (zh) 2004-07-22 2005-07-21 双稳态电阻值获得器件、其制造方法、金属氧化物薄膜及其制造方法

Country Status (7)

Country Link
US (3) US7696502B2 (zh)
EP (2) EP2348555B9 (zh)
JP (2) JP4559425B2 (zh)
KR (3) KR100932477B1 (zh)
CN (1) CN1860609A (zh)
TW (1) TWI375273B (zh)
WO (1) WO2006009218A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636841B (zh) * 2007-03-22 2011-06-22 松下电器产业株式会社 存储元件和存储装置
CN102136836B (zh) * 2010-01-22 2013-02-13 清华大学 压控开关、其应用方法及使用该压控开关的报警系统
CN102136835B (zh) * 2010-01-22 2013-06-05 清华大学 温控开关、其应用方法及使用该温控开关的报警系统
CN108538842A (zh) * 2017-03-06 2018-09-14 施乐公司 具有旋转检测的圆形打印存储器装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070024196A (ko) * 2005-08-26 2007-03-02 삼성전자주식회사 실리콘 박막 형성방법
KR101176543B1 (ko) * 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
JP2007335472A (ja) * 2006-06-12 2007-12-27 Nippon Telegr & Teleph Corp <Ntt> 金属酸化物素子及びその製造方法
JP2007335502A (ja) * 2006-06-13 2007-12-27 Nippon Telegr & Teleph Corp <Ntt> 金属酸化物素子及びその製造方法
JP4795873B2 (ja) * 2006-07-03 2011-10-19 日本電信電話株式会社 メモリ装置
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
JP5048350B2 (ja) * 2007-01-26 2012-10-17 日本電信電話株式会社 メモリ装置
KR100859587B1 (ko) * 2007-03-07 2008-09-23 삼성전자주식회사 강유전체 기록매체 및 그의 제조 방법과 이를 이용한정보저장장치
US8135975B2 (en) * 2007-03-09 2012-03-13 Analog Devices, Inc. Software programmable timing architecture
US20100176363A1 (en) * 2007-06-04 2010-07-15 Kensuke Takahashi Variable resistance element and semiconductor device provided with the same
JP2008306004A (ja) * 2007-06-07 2008-12-18 Fujitsu Ltd 半導体装置及びその製造方法
JPWO2009096363A1 (ja) * 2008-01-28 2011-05-26 日本電気株式会社 抵抗変化型不揮発性記憶装置とその製造方法
WO2009096174A1 (ja) * 2008-01-31 2009-08-06 Panasonic Corporation 光学的情報記録媒体及びその製造方法
FR2928663A1 (fr) * 2008-03-17 2009-09-18 Centre Nat Rech Scient Procede d'elaboration d'un film mince d'oxyde ou de silicate d'hafnium nitrure, compose de coordination utilise dans ce procede et procede de realisation d'un circuit electronique integre.
JP5395799B2 (ja) * 2008-09-12 2014-01-22 株式会社東芝 不揮発性記憶装置
US20100102369A1 (en) * 2008-10-29 2010-04-29 Seagate Technology Llc Ferroelectric memory with magnetoelectric element
US20100135061A1 (en) * 2008-12-02 2010-06-03 Shaoping Li Non-Volatile Memory Cell with Ferroelectric Layer Configurations
US8687401B2 (en) * 2010-01-28 2014-04-01 Fudan University Ferro-resistive random access memory (Ferro-RRAM), operation method and manufacturing method thereof
US8362477B2 (en) * 2010-03-23 2013-01-29 International Business Machines Corporation High density memory device
CN103250253B (zh) 2011-10-12 2016-01-13 松下电器产业株式会社 非易失性半导体存储装置及其制造方法
US8569104B2 (en) * 2012-02-07 2013-10-29 Intermolecular, Inc. Transition metal oxide bilayers
US8866118B2 (en) * 2012-12-21 2014-10-21 Intermolecular, Inc. Morphology control of ultra-thin MeOx layer
JP6367035B2 (ja) * 2014-07-23 2018-08-01 国立研究開発法人産業技術総合研究所 不揮発性メモリ素子とその製造方法
US9754945B2 (en) 2014-08-06 2017-09-05 Globalfoundries Inc. Non-volatile memory device employing a deep trench capacitor
CA2988184A1 (en) 2015-06-05 2016-12-08 Australian Advanced Materials Pty Ltd A memory structure for use in resistive random access memory devices and method for use in manufacturing a data storage device
JP2019012711A (ja) * 2015-11-19 2019-01-24 国立大学法人 東京大学 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法
US10109350B2 (en) * 2016-07-29 2018-10-23 AP Memory Corp., USA Ferroelectric memory device
GB201620835D0 (en) * 2016-12-07 2017-01-18 Australian Advanced Mat Pty Ltd Resistive switching memory
KR101912286B1 (ko) 2017-03-27 2018-10-29 삼성전기 주식회사 커패시터 부품
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
US11107919B2 (en) * 2017-08-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including ferroelectric layer having columnar-shaped crystals
DE102018108152A1 (de) * 2017-08-31 2019-02-28 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiterbauelement und herstellungsverfahren davon
KR20190067668A (ko) * 2017-12-07 2019-06-17 에스케이하이닉스 주식회사 저항 변화 소자
CN109545959A (zh) * 2018-10-16 2019-03-29 叶建国 一种存储器件及其制造方法
KR102146419B1 (ko) * 2018-10-18 2020-08-20 성균관대학교산학협력단 2 차원 소재를 포함하는 선택 소자
RU2700901C1 (ru) * 2019-02-07 2019-09-23 Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина) Способ получения сегнетоэлектрических пленок Βа1-хSrхTiO3
KR102305342B1 (ko) * 2019-11-14 2021-09-24 울산과학기술원 2차원 강유전성 물질을 이용한 비휘발성 3진 메모리 소자 및 이의 제조 방법
KR102334601B1 (ko) 2020-01-03 2021-12-02 한남대학교 산학협력단 윷놀이를 이용한 언어 학습용 보드게임
KR102351336B1 (ko) 2020-01-29 2022-01-13 한남대학교 산학협력단 교육용 보드게임
US11903218B2 (en) 2020-06-26 2024-02-13 Sandisk Technologies Llc Bonded memory devices and methods of making the same
US11538817B2 (en) 2020-06-26 2022-12-27 Sandisk Technologies Llc Bonded memory devices and methods of making the same
EP4055629A4 (en) * 2020-06-26 2024-02-14 Sandisk Technologies Llc RELATED MEMORY DEVICES AND METHODS OF MANUFACTURING THEREOF
US20230377625A1 (en) * 2020-10-20 2023-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US20220199631A1 (en) * 2020-12-22 2022-06-23 Advanced Nanoscale Devices Ferroelectric semiconducting floating gate field-effect transistor
KR20230117966A (ko) 2022-02-03 2023-08-10 동서울대학교 산학협력단 윷놀이를 이용한 언어 학습용 보드게임

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4934390B1 (zh) * 1970-10-02 1974-09-13
US3796926A (en) * 1971-03-29 1974-03-12 Ibm Bistable resistance device which does not require forming
US3795977A (en) * 1971-12-30 1974-03-12 Ibm Methods for fabricating bistable resistors
JPS5637486B2 (zh) 1972-07-27 1981-09-01
JP2814416B2 (ja) 1992-06-23 1998-10-22 日本電信電話株式会社 プラズマ処理装置
JP2779997B2 (ja) 1993-03-22 1998-07-23 日本電信電話株式会社 プラズマ処理装置
JPH07263646A (ja) * 1994-03-25 1995-10-13 Mitsubishi Chem Corp 強誘電体ダイオード素子、並びにそれを用いたメモリー装置、フィルター素子及び疑似脳神経回路
JP3460095B2 (ja) * 1994-06-01 2003-10-27 富士通株式会社 強誘電体メモリ
JP2991931B2 (ja) 1994-07-12 1999-12-20 松下電器産業株式会社 半導体装置およびそれらの製造方法
JP3651932B2 (ja) * 1994-08-24 2005-05-25 キヤノン株式会社 光起電力素子用裏面反射層及びその形成方法並びに光起電力素子及びその製造方法
US5519235A (en) * 1994-11-18 1996-05-21 Bell Communications Research, Inc. Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes
JP3476932B2 (ja) * 1994-12-06 2003-12-10 シャープ株式会社 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
JPH08306806A (ja) * 1995-04-28 1996-11-22 Asahi Chem Ind Co Ltd 半導体装置及びその製造方法
JP3541331B2 (ja) * 1995-09-27 2004-07-07 富士通株式会社 強誘電体メモリセル
JPH10152397A (ja) 1996-11-18 1998-06-09 Nippon Telegr & Teleph Corp <Ntt> 常誘電体薄膜の形成方法
JPH10152398A (ja) 1996-11-18 1998-06-09 Nippon Telegr & Teleph Corp <Ntt> 強誘電体薄膜の形成方法
JPH10341002A (ja) 1997-06-06 1998-12-22 Oki Electric Ind Co Ltd 強誘電体トランジスタ、半導体記憶装置、強誘電体トランジスタの取扱い方法および強誘電体トランジスタの製造方法
JP3335303B2 (ja) * 1998-02-10 2002-10-15 シャープ株式会社 非線形素子及び表示装置
AU1887000A (en) * 1999-02-17 2000-09-04 International Business Machines Corporation Microelectronic device for storing information and method thereof
KR20010030023A (ko) * 1999-08-20 2001-04-16 마츠시타 덴끼 산교 가부시키가이샤 유전체막 및 그 제조방법
JP2001237387A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd 強誘電体ゲートデバイスとその駆動方法
DE10104611A1 (de) * 2001-02-02 2002-08-14 Bosch Gmbh Robert Vorrichtung zur keramikartigen Beschichtung eines Substrates
JP3593049B2 (ja) * 2001-03-19 2004-11-24 日本電信電話株式会社 薄膜形成方法
US6676811B1 (en) * 2001-08-13 2004-01-13 The United States Of America As Represented By The Secretary Of The Air Force Method of depositing nanoparticles for flux pinning into a superconducting material
JP3571679B2 (ja) 2001-09-06 2004-09-29 日本電信電話株式会社 薄膜形成方法
US6623485B2 (en) * 2001-10-17 2003-09-23 Hammill Manufacturing Company Split ring bone screw for a spinal fixation system
US6759249B2 (en) 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP4323156B2 (ja) * 2002-06-19 2009-09-02 株式会社日本触媒 微粒子含有金属酸化物膜およびその形成方法
JP4856950B2 (ja) * 2003-05-08 2012-01-18 パナソニック株式会社 電気スイッチおよびそれを用いた記憶素子
US6990008B2 (en) * 2003-11-26 2006-01-24 International Business Machines Corporation Switchable capacitance and nonvolatile memory device using the same
JP2005167064A (ja) * 2003-12-04 2005-06-23 Sharp Corp 不揮発性半導体記憶装置
US7833256B2 (en) * 2004-04-16 2010-11-16 Biedermann Motech Gmbh Elastic element for the use in a stabilization device for bones and vertebrae and method for the manufacture of such elastic element
JP2005347468A (ja) 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性メモリ
JP4365737B2 (ja) * 2004-06-30 2009-11-18 シャープ株式会社 可変抵抗素子の駆動方法及び記憶装置
US7099141B1 (en) * 2005-06-06 2006-08-29 The United States Of America As Represented By The United States Department Of Energy Ceramic capacitor exhibiting graceful failure by self-clearing, method for fabricating self-clearing capacitor
US7942910B2 (en) * 2007-05-16 2011-05-17 Ortho Innovations, Llc Polyaxial bone screw

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636841B (zh) * 2007-03-22 2011-06-22 松下电器产业株式会社 存储元件和存储装置
CN102136836B (zh) * 2010-01-22 2013-02-13 清华大学 压控开关、其应用方法及使用该压控开关的报警系统
CN102136835B (zh) * 2010-01-22 2013-06-05 清华大学 温控开关、其应用方法及使用该温控开关的报警系统
CN108538842A (zh) * 2017-03-06 2018-09-14 施乐公司 具有旋转检测的圆形打印存储器装置
CN108538842B (zh) * 2017-03-06 2021-01-15 施乐公司 具有旋转检测的圆形打印存储器装置

Also Published As

Publication number Publication date
US7696502B2 (en) 2010-04-13
TW200614375A (en) 2006-05-01
EP1770778A1 (en) 2007-04-04
KR100892967B1 (ko) 2009-04-10
EP2348555B1 (en) 2013-01-23
KR20070106047A (ko) 2007-10-31
KR20060061381A (ko) 2006-06-07
US20070107774A1 (en) 2007-05-17
KR20080098083A (ko) 2008-11-06
US8088644B2 (en) 2012-01-03
JPWO2006009218A1 (ja) 2008-05-01
JP2010187004A (ja) 2010-08-26
EP1770778A4 (en) 2010-06-02
EP2348555A1 (en) 2011-07-27
US20110097843A1 (en) 2011-04-28
US20100190033A1 (en) 2010-07-29
KR100932477B1 (ko) 2009-12-17
JP4559425B2 (ja) 2010-10-06
KR100781737B1 (ko) 2007-12-03
TWI375273B (en) 2012-10-21
WO2006009218A1 (ja) 2006-01-26
JP5189613B2 (ja) 2013-04-24
EP2348555B9 (en) 2013-05-08
EP1770778B1 (en) 2012-03-14
US7875872B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
CN1860609A (zh) 双稳态电阻值获得器件、其制造方法、金属氧化物薄膜及其制造方法
CN1183601C (zh) 非易失性半导体存储器及其制造方法
CN1697195A (zh) 存储器件和存储装置
CN1197141C (zh) 半导体显示器件及其制作方法
CN1589500A (zh) 半导体存储器件及其制造和操作方法及便携式电子装置
CN101057333A (zh) 发光器件
CN1257555C (zh) 半导体器件及其驱动方法
CN1052339C (zh) 半导体基体材料的制作方法
CN1303691C (zh) 半导体器件及其制造方法，便携式电子设备和集成电路卡
CN100352039C (zh) 强电介质存储装置及其制造方法
CN1918672A (zh) 薄膜晶体管及薄膜晶体管基板及它们的制造方法及使用了它们的液晶显示装置及相关的装置及方法以及溅射靶及使用它成膜的透明导电膜及透明电极及相关的装置及方法
CN1464861A (zh) 陶瓷膜及其制造方法 、以及铁电体电容器、半导体装置及其他元件
CN1545707A (zh) 非易失性半导体存储器及其操作方法
CN1977337A (zh) 非易失性可编程存储器
CN101043026A (zh) 晶体半导体薄膜,半导体器件及其制造方法
CN1841768A (zh) 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路
CN101047192A (zh) 非易失性半导体存储器件
CN1869277A (zh) 溅射靶、烧结体及利用它们制造的导电膜、有机el元件及其所用的衬底
CN1497602A (zh) 磁随机存取存储器
CN1296643A (zh) 薄膜晶体管、液晶面板和它们的制造方法
CN101064321A (zh) 半导体器件及其制造方法
CN101051439A (zh) 半导体器件、显示装置、以及电子设备
CN1551361A (zh) 半导体存储装置及其制造方法、半导体装置、便携电子设备以及ic卡
CN1667830A (zh) 非易失存储器和非易失存储器制造方法
CN1898749A (zh) 具有可变电阻的存储器件、存储电路及半导体集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication