CN1864271A - 福勒－诺德海姆块可变eeprom存储单元 - Google Patents

福勒－诺德海姆块可变eeprom存储单元 Download PDF

Info

Publication number
CN1864271A
CN1864271A CNA2004800290780A CN200480029078A CN1864271A CN 1864271 A CN1864271 A CN 1864271A CN A2004800290780 A CNA2004800290780 A CN A2004800290780A CN 200480029078 A CN200480029078 A CN 200480029078A CN 1864271 A CN1864271 A CN 1864271A
Authority
CN
China
Prior art keywords
memory cell
layer
oxide
variable memory
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800290780A
Other languages
English (en)
Inventor
B·洛耶克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1864271A publication Critical patent/CN1864271A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种块可变存储单元(400)具有从浮栅区域(410；520)扩展到漏极区域(402；528)的选择控制栅极(408；524)。所述块可变存储单元包括衬底(401；502)，该衬底还包括源极注入区域(406)、埋层注入区域(404；512)、活动区域(414；514，516)、以及漏极注入区域(402；528)。隧道氧化物层(460；518)位于衬底层上并且被沉积至大约70埃的厚度。选择控制栅极包括位于衬底上的第一栅极氧化物层(450；517)，和在浮栅晶体管区域和活动区域上扩展直至漏极注入区域边缘的第二多晶硅层(408；524)。

Description

福勒-诺德海姆块可变EEPROM存储单元
技术领域
本发明主要涉及半导体装置，尤其涉及块可变存储装置。
背景技术
对于高密度块可变存储装置的需求与日俱增。需要更高密度的存储器的小型装置的例子包括：移动电话、记忆棒、数码相机、膝上电脑、掌上导航仪等。这些装置需要可变存储器的原因在于当其在使用时，其内容随时会变化。例如，记忆棒的尺寸像一支钢笔那么小，但其却可有256兆的存储容量。记忆棒有一个通用标准板(USB)端口，其可以插入计算机的另一个USB存储端口从而从计算机的硬盘传送数据。因此，记忆棒以及其它诸如相机存储器的类似装置需要一种高密度可变存储装置来擦除旧数据并存储新数据。行业内常见的电可擦除可编程只读存储器(EEPROM)不能用于这一应用，因为EEPROM在正常操作条件下不是可变化的。
一个典型的块可变存储装置使用快闪存储器(flash memory)来对存储单元进行编程、读或擦除。参照图1，快闪存储器100是一个存储器阵列，其排列成行102和列106。每个行102有N+1个连接到源极线S0-SN的存储单元。行102中的第一存储单元属于列BL0，而第N个存储单元属于列BLN。因此，在快闪存储器阵列100中共有N+1个列。行106内的所有单元的栅极连接在一起以形成字线WLi102。在快闪存储器阵列100中有M+1个字线或者行，其从WL0至WLM。每行内的单元的源极连接在一起并连接到从S0至SN的选择线104。每行内的单元的漏极连接在一起以形成从BL0至BLM的位线106。快闪存储器阵列100使得用户可以电编程和电擦除存储在存储单元110内的信息。
快闪存储器矩阵100内的每个存储单元110是一个浮栅晶体管。浮栅晶体管的结构类似于传统的MOS元件，不同之处在于在栅极和沟道之间插入了一个额外的多晶硅条带。该条带不与任何结构连接，因而被称之为浮栅。浮栅晶体管的阈值电压是可编程的。所述的快闪存储器100使用福勒-诺德海姆(Fowler Nordheim)隧道效应来对单元110进行编程。编程在电子处于浮栅中时开始。当在栅极、源极以及栅-漏端之间施加高电压时，强电场使得载流子注入浮栅，编程由此开始。电子获得足够能量以变得活跃并且穿过第一氧化绝缘物，并因此在浮栅上被捕获。通过将正确的电压施加到每个单元110的位线106，可以完成位级的编程。
浮栅层允许单元110可以经栅极而被电擦除。存储阵列100的擦除和编程操作可以同时在一个以上的单元上进行。然而，由于用于擦除和编程的电压很高，可变快闪存储器装置在可靠性和耐久度方面存在问题。
图2A示出了一种现有的解决该问题的方案(例如，T.C.Wu的美国专利No.5,066,992)。该方案将一个额外的选择晶体管202A和一个快闪存储器单元210A串联在一起。额外的选择晶体管202A的栅极连接到选择线S0至SN，漏极204A连接到位线BL0至BLN214A，而源极206A则连接到快闪存储器单元的漏极。因此，当一条选择线Si导通时，连接到选择线Si的各个选中的晶体管被导通。结果，快闪存储器单元210A的漏极电压和位线Bi的电压成比例。在读周期内位线214A断开，选择线Si接地，字线WLi则处于反向编程电压VD。因此，存储在EEPROM装置200A内的程序保持不变。因此，存储阵列200的保持时间更长，并且避免前述的单晶体管存储单元的可靠性和耐久度。然而，由于每个存储单元需要两个晶体管，双晶体管存储单元需要更大的制造面积。
参考图2，其示出了存储阵列200B的平面图及各种截面图。存储阵列200B形成于半导体衬底222B的一个面上。衬底222B为p型。位线214B、选择线Si202，字线WLi、以及源极是n型的，并且从表面注入衬底222B中。栅极208B包括第一多晶硅层209B、第二多晶硅层211B、以及中间多晶硅层212B。因此，列线214B和206B充当用于形成包含在存储阵列200B中的存储单元的晶体管的源极和漏极。各个列线分别充当某个存储单元的源极或者相邻单元的漏极。然而，该方案致力于通过半导体衬底上的较大部分来实现可变块功能。这会导致不期望的低密度快闪存储器。所以，本行业需要一种存储装置结构，其具有块可变的能力，而无需为此耗费半导体衬底面积。
Samachisa等人的美国专利No.4,783,766描述了一种块可变EEPROM的存储单元，其中单个控制栅极被浮栅存储单元和选择晶体管装置所共用。然而，该装置是采用不同于快闪存储器装置的工艺流程而形成的，因此需要单独的掩模次序。
Hoang的美国专利No.6,420,753描述了一种类似的结构。其声称可以制造这些存储单元而不需要与可比的快闪存储器的工艺步骤不同的额外步骤。
发明概述
根据本发明的一种福勒-诺德海姆块可变存储单元采用如下形式：由两个具有公共的选择控制栅极的分立的晶体管单元形成一个存储单元。这两个晶体管单元被形成于一个具有第一导电型(例如，p型)的衬底或者阱上。衬底表面上有一个隧道氧化物层。选择控制栅极包括第一多晶硅层、中间多晶硅层和第二多晶硅层。第二多晶硅层被扩展从而连接到第一单元的栅极以形成公共的选择控制层。公共选择控制层的扩展部分与漏极注入区域相接触。一个埋层n+注入区域形成在p衬底的表面附近。浮栅区域位于埋层注入区上，并且在晶体管400B的沟道上扩展。自对准源/漏注入区位于控制多晶硅的边缘。在浮栅区域和位于公共选择控制层的扩展部分之下的漏极注入区域之间的衬底区域被称作活动区域。所以，根据本发明的福勒-诺德海姆块可变存储装置被构造成一个单晶体管存储单元，但是由于有扩展选择控制层，其起到了两个晶体管单元的作用。
在本发明的另一方面，为了获得如前所述的福勒-诺德海姆块可变存储单元，存储单元被根据一种方法而制造。该方法首先在p-衬底上沉积一个厚度大约为150埃的屏蔽氧化物。然后把一个有开口的掩模加到屏蔽氧化物层的顶部。在掩模的开口位置，靠近p-衬底表面处，注入单元沟道注入区和埋层n+注入区。接下来，该方法蚀刻掉屏蔽氧化物并且生长初始栅极氧化物。然后形成一个隧道窗口掩模。在屏蔽氧化物层中，隧道窗口掩模的窗口所在之处对隧道氧化物进行蚀刻。沉积在隧道氧化物和单元注入区上的第一多晶硅(poly)层。在第一多晶硅层上形成绝缘层。在绝缘层上沉积扩展的最终(第二)多晶硅层。最后，进行源极和漏极注入，完成该方法。
附图的简要说明
图1描述具有单个快闪存储器单元的一种采用现有技术的存储阵列的示意图。
图2A描述具有块可变能力的采用现有技术的双晶体管存储单元的示意图。上方的单元用于确定要变化的块，而第二个单元或者快闪存储器单元用于存储数据信息。
图2B描述图2A的双晶体管存储单元的截面图。
图3描述根据本发明的一个福勒-诺德海姆可变块存储阵列的示意图。
图4A描述根据本发明的一个福勒-诺德海姆可变块存储阵列中的一个单个单元的示意图。
图4B描述图4A中所示的福勒-诺德海姆可变单元的截面图。
图5A描述根据本发明的方法的步骤1的顶部具有屏蔽氧化物层的衬底的截面图。
图5B描述用于根据本发明的步骤2在衬底中沉积单元注入的阻挡掩模层以及在中间的窗口的截面图。
图5C描述根据本发明的步骤3的掩模外部注入的截面图。
图5D描述具有埋层n+注入、源极注入和漏极注入的P-衬底的截面图。
图5E描述根据本发明的步骤4的具有窗口隧道掩模和蚀刻氧化物层的福勒-诺德海姆单元的截面图。
图5F描述根据本发明的步骤5的具有隧道氧化物层和第一多晶硅层的福勒-诺德海姆块可变单元的截面图。
图5G描述根据本发明的步骤6的具有氧化物-氮化物-氧化物(ONO)沉积以及控制多晶硅层沉积的福勒-诺德海姆块可变单元的截面图。
图6描述对应于图4A-4G的制造福勒-诺德海姆块可变单元的方法的流程图。
实现本发明的最佳方式
图3、4A和4B示出根据本发明的方法所制造的福勒-诺德海姆块可变存储器结构的优选实施例的不同视图。图3示出存储阵列300的一个单元阵列，其中具有公共控制栅极的一个选择控制晶体管302和一个快闪存储器晶体管304形成单个存储单元310。存储单元可以成块地被擦除和编程，或者通过给位线(B0至BN)、源极线(S0至SN)和字线(WL0至WLM)施加适当的电压而被逐位地编程或读取。通常，阵列内的所有单元一般以相同地工艺步骤来制造，因此这些单元在结构上是相似的。
参照图4A的示意图，其示出了根据本发明的一个存储单元400A。每个存储单元400A包括一个存储晶体管404，该晶体管在其源/漏结和一个选择晶体管402串联。(存储晶体管404的漏极连接到选择晶体管402的源极。)快闪单元404的源极连接到选择线Si。控制选择晶体管的漏极连接到一位线BLi。它们公共的栅极连接到字线WLj。两个晶体管402和404的公共栅极可以做成一个具有扩展且连续的多晶硅层的单个单元，从而减少存储单元的面积。
参考图4B，该截面图描述了单个存储单元400B。该存储单元400B形成于第一导电类型的半导体衬底(或者阱)401B上，在优选的实施例中，其为p型。在衬底401B内部且靠近其表面的位置分别注入形成漏极注入区域402B和源极注入区域406B。用于浮栅区域的一个埋层的，重掺杂的注入区404B也形成于衬底401B内。注入区域402B、404B和406B的导电类型是与衬底401B所表现的导电类型相反的第二导电类型。在优选实施例中，注入区是n型的。n+埋层注入区404B充当浮栅晶体管404的隧道电荷源。漏极区域402B和埋层注入区404B是分隔开的，从而在其间定义出一个活动区域414B。因此，漏极注入区402B连接到一位线BLi。源极注入区406B连接到源极线Si。
形成存储单元浮栅的第一多晶硅层410覆盖埋层注入区域404B，并由一个栅极ONO层450B隔开。形成公共控制栅极的第二多晶硅层408B，在浮动多晶硅上从源极区域406B连续地扩展到漏极区域402，覆盖浮栅区域404B和选择晶体管活动区域414B。厚度为50-70埃的隧道氧化物460B形成于在埋层注入区404B和浮栅410B之间的隧道窗口区域内。
存储单元400B的制造工艺被示于图6的流程图中，而进行每一步骤之后的结果被示于图5A-5G中。参考图5A，根据本发明的一种优选制造工艺，在步骤602，在衬底502上沉积屏蔽氧化物504。屏蔽氧化物的厚度大约为150埃。
参考图5B和图6，在步骤604，将光刻胶掩模506作用于衬底502的表面504上。掩模506的布图可使得注入浮栅区域508的离子得以穿过光刻胶掩模506的开口而注入。接下去，经过掩模506的开口在半导体衬底502内注入一个埋层N+隧道区域508，然后用传统工艺将掩模移除。衬底502然后被退火，例如，在900℃的氮气环境下退火，从而改良由于之前的注入步骤所造成的对于衬底502的损害，并且使隧道注入区域508扩散到衬底502中。
参考图5C和图6，在步骤608，在对衬底502进行退火处理之后，在氧化物层504顶部形成另一个掩模510以用于存储单元注入。所产生的单元注入区域514和516以及埋层注入区域512如图5D所示。
参考图5D和图6，在步骤610，屏蔽氧化物被蚀刻掉，然后在其位置形成一个初始栅极氧化物层517。
参考图5E和图6，在步骤612，沉积一个非常厚的隧道窗口掩模530，从而使得隧道氧化物层518能够精确地定位于埋层注入区512上的掩模层的开口。
参考图5F和图6，在步骤614，在将隧道窗口内的栅极氧化物层517蚀刻掉之后，沉积大约50-70埃的薄氧化物层518。在优选的实施例中，隧道氧化物层518是一薄的，高质量的氧化硅层，其可以在干氧和HCl混合物气氛下在大约800至850℃的温度下形成。一旦隧道氧化物形成，则在栅极和隧道氧化物层517和518上形成多晶硅浮栅520。
参考图5G和图6，在步骤614，氧化物或者氮氧化物(ONO)聚合物电介质被沉积，然后进行蚀刻以产生聚合物绝缘层。
接下来，对控制栅多晶硅层522使用LPCVD工艺。多晶硅层522的沉积需要在低温下进行，最好低于625℃，该温度可以使多晶硅层522维持于无定形态。
因此，本发明的工艺接下来布图和蚀刻多晶硅层524以产生用于形成控制栅极的材料的条带。控制栅极多晶硅522扩展到在浮栅520上的区域之外，直至扩展到相邻区域以形成一个公共选择栅极。此外，这一布图和蚀刻步骤将材料从多晶硅层移除，由此为每个浮栅520形成剩余的两个侧边。
最后，在图6中示出整饰步骤616，比如加上选择晶体管漏极注入区528，然后形成氮化物覆盖层以完成整个工艺。使用多晶硅层522作为掩模，使得选择晶体管的源极注入区528刚好超出控制栅多晶硅522的边缘。
根据本发明的方法所制造的存储装置可以块擦除和块编程，也可以位编程。参考表1和图3，在块编程时，某个块内的存储单元晶体管源极S0至SN，以及选择晶体管漏极(位线BL0至BLN)均被维持在大的负电势，比如-10伏，而块内的存储单元晶体管控制栅极(字线WL0至WLN)被抬高到相对高的正电压，比如10伏。这引起从埋层注入区经隧道氧化物到达浮栅512上的电子隧穿。
通过将块中的源极S0至SN断开，并且将字电压和位线电压由块编程状况加以翻转，存储单元可以被块擦除。将块内的位线电极置于相对高的正电压，比如10伏，而将块内的字线电极置于-10伏，使得电子被从浮栅区域512驱逐出来，返回到埋层注入区内。
位编程涉及将大的正电势施加到字线和所有位线上，除了处于地电势的选择位线BLi+1。源线S0至SN断开。
本发明中的存储单元可以通过以下操作被读取：将要被读取的特定单元(i+1)的控制栅极WLi+1设置为正VD，同时，将要被读取的特定单元的漏极(位线)设置为相对低(大约1伏)的电压VB。所有的源极线S0至SN在读模式中接地。不在选中的字(行)和位列中的单元在其断开的的字线和位线上被施加负VD电压。
  WLi   WLi+1   Si   BLi   Si+1   BLi+1   Si+2   BLi+2
 块编程   +10V   +10V   -10V   -10V   -10V   -10V   -10V   -10V
 块擦除   -10V   -10V   断开   +10V   断开   +10V   断开   +10V
 位(i+1)编程   +10V   +10V   断开   +10V   断开   0V   断开   +10V
 读(I+1)   -VD   VD   接地   断开   接地   Vs～1V   接地   断开
表1：在块可变存储器中进行块编程/擦除所需的电压
在本说明书的结尾部分，参照表1，为了得到块可变存储器，如图1所示的快闪存储器阵列100中的存储单元110需要在字线WLi102、源极线Si104、以及位线BLi106之间加上+10V或者-10V的电压。因此，将如此高的电压施加给单个存储单元晶体管110带来一些可靠性和耐久性问题。经过较长时间后，在存储装置100上加高电压会改变存储在每个单元110里的程序。

Claims (11)

1.一种制造块可变存储单元的方法，该方法包括以下步骤：
在衬底层上沉积屏蔽氧化物；
在屏蔽氧化物层上沉积掩模注入层；
在没有被掩模注入层所覆盖的衬底层部分中注入存储单元；
蚀刻屏蔽氧化物层，并从存储单元蚀刻出初始栅极氧化物；
沉积隧道窗口掩模；
蚀刻隧道氧化物层；
沉积控制多晶硅层；和
注入源极和漏极区域。
2.如权利要求1所述的制造块可变存储单元的方法，其特征在于，沉积控制多晶硅层的步骤还包括：
沉积第一氧化物层；
沉积中间多晶硅层；
沉积第二氧化物层。
3.如权利要求1所述的制造块可变存储单元的方法，其特征在于，所述隧道氧化物层的厚度为50-70埃。
4.如权利1要求所述的制造块可变存储单元的方法，其特征在于，所述屏蔽氧化物层的厚度为200-350埃。
5.一种可变存储单元，包括：
衬底层，其具有源极注入区域、活动区域、浮栅晶体管区域和漏极注入区域；
位于所述衬底层上的隧道氧化物层；
位于所述隧道氧化物层上的第一层；
位于所述第一氧化物上的中间多晶硅层；
在所述浮栅晶体管区域和所述活动区域上扩展，直至漏极注入区域的边缘的第二层。
6.如权利要求5所述的块可变存储单元，其特征在于，所述衬底层是p型掺杂衬底。
7.如权利要求5所述的块可变存储单元，其特征在于，所述源极注入区域、所述漏极注入区域、以及所述浮栅晶体管区域是n型注入的。
8.如权利要求5所述的块可变存储单元，其特征在于，所述第一层和所述第二层是氧化物层。
9.如权利要求5所述的块可变存储单元，其特征在于，所述中间多晶硅层是氮化物层。
10.如权利要求5所述的块可变存储单元，其特征在于，所述衬底层还包括薄表面层。
11.一种半导体存储装置，包括：
排列成多个行与多个列的存储阵列；
与所述存储阵列相联络的输入/输出端口；
耦合到所述输入/输出端口和所述存储阵列的控制器；
其中，所述存储阵列还包括多个块可变存储单元，每个块可变存储单元还包括：
衬底层，其具有源极注入区域、活动区域、浮栅晶体管区域、和漏极注入区域；
位于所述衬底层上的隧道氧化物层；
位于所述隧道氧化物层上的第一层；
位于所述第一氧化物上的中间多晶硅层；
在所述浮栅晶体管区域和所述活动区域上延伸直至所述漏极注入区域的边缘的第二层。
CNA2004800290780A 2003-08-11 2004-07-21 福勒－诺德海姆块可变eeprom存储单元 Pending CN1864271A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/639,073 US6933557B2 (en) 2003-08-11 2003-08-11 Fowler-Nordheim block alterable EEPROM memory cell
US10/639,073 2003-08-11

Publications (1)

Publication Number Publication Date
CN1864271A true CN1864271A (zh) 2006-11-15

Family

ID=34135804

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800290780A Pending CN1864271A (zh) 2003-08-11 2004-07-21 福勒－诺德海姆块可变eeprom存储单元

Country Status (5)

Country Link
US (2) US6933557B2 (zh)
EP (1) EP1665274A4 (zh)
CN (1) CN1864271A (zh)
TW (1) TW200522215A (zh)
WO (1) WO2005020241A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315249A (zh) * 2011-10-15 2012-01-11 中国电子科技集团公司第五十八研究所 薄外延片上抗辐射eeprom芯片的抗esd器件结构
CN113054001A (zh) * 2021-03-16 2021-06-29 中国电子科技集团公司第五十八研究所 可编程的电源开关器件及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050239250A1 (en) * 2003-08-11 2005-10-27 Bohumil Lojek Ultra dense non-volatile memory array
US7755162B2 (en) * 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
US9123572B2 (en) 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
US7402855B2 (en) 2004-05-06 2008-07-22 Sidense Corp. Split-channel antifuse array architecture
US8735297B2 (en) 2004-05-06 2014-05-27 Sidense Corporation Reverse optical proximity correction method
KR100596851B1 (ko) * 2004-09-02 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 셀 채널 이온 주입 방법
US7304890B2 (en) * 2005-12-13 2007-12-04 Atmel Corporation Double byte select high voltage line for EEPROM memory block
US7687359B2 (en) * 2006-12-22 2010-03-30 Dongbu Hitek Co., Ltd. Method for fabricating flash memory device
KR101016518B1 (ko) * 2008-07-15 2011-02-24 주식회사 동부하이텍 반도체 메모리 소자 및 반도체 메모리 소자의 제조 방법
US8026545B2 (en) 2008-12-01 2011-09-27 Rohm Co., Ltd. Eeprom
EP2860767A1 (en) 2013-10-10 2015-04-15 ams AG CMOS compatible ultraviolet sensor device and method of producing a CMOS compatible ultraviolet sensor device
EP3108497A4 (en) * 2014-04-03 2017-04-19 Sidense Corp. Anti-fuse memory cell

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486032A (en) * 1982-06-14 1984-12-04 Dennison Manufacturing Company Cover folders
US4783766A (en) * 1986-05-30 1988-11-08 Seeq Technology, Inc. Block electrically erasable EEPROM
US4853895A (en) * 1987-11-30 1989-08-01 Texas Instruments Incorporated EEPROM including programming electrode extending through the control gate electrode
US4949309A (en) * 1988-05-11 1990-08-14 Catalyst Semiconductor, Inc. EEPROM utilizing single transistor per cell capable of both byte erase and flash erase
US5066992A (en) * 1989-06-23 1991-11-19 Atmel Corporation Programmable and erasable MOS memory device
EP0459164B1 (en) * 1990-06-01 1996-09-04 Texas Instruments Incorporated Erasable programmable memory
US5225700A (en) * 1991-06-28 1993-07-06 Texas Instruments Incorporated Circuit and method for forming a non-volatile memory cell
US5397726A (en) * 1992-02-04 1995-03-14 National Semiconductor Corporation Segment-erasable flash EPROM
US5293331A (en) * 1992-06-01 1994-03-08 National Semiconductor Corporation High density EEPROM cell with tunnel oxide stripe
US5379253A (en) * 1992-06-01 1995-01-03 National Semiconductor Corporation High density EEPROM cell array with novel programming scheme and method of manufacture
US5329487A (en) * 1993-03-08 1994-07-12 Altera Corporation Two transistor flash EPROM cell
US5355347A (en) * 1993-11-08 1994-10-11 Turbo Ic, Inc. Single transistor per cell EEPROM memory device with bit line sector page programming
JPH07235193A (ja) * 1993-12-28 1995-09-05 Toshiba Corp 半導体記憶装置
DE19524478C2 (de) * 1995-07-05 2002-03-14 Infineon Technologies Ag Verfahren zur Herstellung einer Festwertspeicherzellenanordnung
US5811852A (en) * 1996-01-17 1998-09-22 Advanced Materials Engineering Research, Inc. Memory cell structure fabricated with improved fabrication process by forming dielectric layer directly on an insulated surface of a substrate
US5793079A (en) * 1996-07-22 1998-08-11 Catalyst Semiconductor, Inc. Single transistor non-volatile electrically alterable semiconductor memory device
US5750428A (en) * 1996-09-27 1998-05-12 United Microelectronics Corp. Self-aligned non-volatile process with differentially grown gate oxide thickness
US5856222A (en) * 1997-05-05 1999-01-05 National Semiconductor Corp. Method of fabricating a high density EEPROM cell
US6420753B1 (en) * 1997-06-30 2002-07-16 Winbond Memory Laboratory Electrically selectable and alterable memory cells
US6013551A (en) * 1997-09-26 2000-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby
US6160287A (en) * 1998-12-08 2000-12-12 United Microelectronics Corp. Flash memory
KR100301932B1 (ko) * 1999-04-27 2001-10-29 윤종용 불 휘발성 반도체 메모리 장치
US6359305B1 (en) * 1999-12-22 2002-03-19 Turbo Ic, Inc. Trench-isolated EEPROM flash in segmented bit line page architecture
US6597047B2 (en) * 2000-03-22 2003-07-22 Matsushita Electric Industrial Co., Ltd. Method for fabricating a nonvolatile semiconductor device
JP4055103B2 (ja) * 2000-10-02 2008-03-05 株式会社ルネサステクノロジ 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法
US6468863B2 (en) * 2001-01-16 2002-10-22 Taiwan Semiconductor Manufacturing Co., Ltd Split gate field effect transistor (FET) device employing dielectric barrier layer and method for fabrication thereof
US6563733B2 (en) * 2001-05-24 2003-05-13 Winbond Electronics Corporation Memory array architectures based on a triple-polysilicon source-side injection non-volatile memory cell
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
TW513759B (en) 2001-12-28 2002-12-11 Nanya Technology Corp Manufacturing method of floating gate and control gate of flash memory
KR100520681B1 (ko) * 2002-12-23 2005-10-11 주식회사 하이닉스반도체 플래시 메모리 소자의 플로팅 게이트 형성방법
US6875660B2 (en) * 2003-02-26 2005-04-05 Powerchip Semiconductor Corp. Method of manufacturing high coupling ratio flash memory having sidewall spacer floating gate electrode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315249A (zh) * 2011-10-15 2012-01-11 中国电子科技集团公司第五十八研究所 薄外延片上抗辐射eeprom芯片的抗esd器件结构
CN113054001A (zh) * 2021-03-16 2021-06-29 中国电子科技集团公司第五十八研究所 可编程的电源开关器件及其制备方法
CN113054001B (zh) * 2021-03-16 2021-11-09 中国电子科技集团公司第五十八研究所 可编程的电源开关器件及其制备方法

Also Published As

Publication number Publication date
US20050037571A1 (en) 2005-02-17
US6933557B2 (en) 2005-08-23
TW200522215A (en) 2005-07-01
US7341911B2 (en) 2008-03-11
EP1665274A4 (en) 2009-03-25
EP1665274A2 (en) 2006-06-07
WO2005020241A2 (en) 2005-03-03
US20050213391A1 (en) 2005-09-29
WO2005020241A3 (en) 2006-05-26

Similar Documents

Publication Publication Date Title
CN1160778C (zh) 利用沟道技术和介质浮栅的每单元8位的非易失性半导体存储器结构
CN100350612C (zh) 非易失性存储单元及其制造方法
CN100383974C (zh) 非易失性半导体存储器件及其制造方法
US10229922B2 (en) Methods of forming memory devices with isolation structures
US7341911B2 (en) Method of making EEPROM transistor pairs for block alterable memory
JPH09507341A (ja) 自己整列デュアルビット分割ゲートフラッシュｅｅｐｒｏｍセル
CN1681128A (zh) 具有增强的编程和擦除连接的闪速存储器及其制造方法
CN1582498A (zh) 非易失存储器,及其制造和编程方法
JPH0682841B2 (ja) 単一トランジスタの電気的プログラム式メモリ装置、その製造方法及び使用方法
CN1650431A (zh) 非易失性存储器及其制造方法
WO2005048269A2 (en) Flash memory programming using gate induced junction leakage current
CN1050934C (zh) 集成电路的制造方法
CN101393918B (zh) 双比特的sonos eeprom存储结构单元及其制备方法
KR100842401B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP3854629B2 (ja) メモリーアレイ装置、メモリーセル装置及びそのプログラミング方法
CN101154666A (zh) 半导体存储器件及其制造方法
US7563676B2 (en) NOR-type flash memory cell array and method for manufacturing the same
CN101136414A (zh) 非易失性半导体存储装置及其制造方法
US7741179B2 (en) Method of manufacturing flash semiconductor device
CN1656614A (zh) 用于非易失性半导体存储器的密集阵列结构
CN1828907A (zh) 对称及自对准的非易失性存储器结构
WO2007116019A1 (en) Method of erasing an eeprom device
US6489200B1 (en) Capacitor fabrication process for analog flash memory devices
CN1713385A (zh) 具有氮化物电荷存储栅的与非型快闪存储器及其制造方法
CN1805145A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20061115