CN1873950A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1873950A
CN1873950A CNA2006100886249A CN200610088624A CN1873950A CN 1873950 A CN1873950 A CN 1873950A CN A2006100886249 A CNA2006100886249 A CN A2006100886249A CN 200610088624 A CN200610088624 A CN 200610088624A CN 1873950 A CN1873950 A CN 1873950A
Authority
CN
China
Prior art keywords
film
silicon substrate
substrate
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100886249A
Other languages
English (en)
Other versions
CN1873950B (zh
Inventor
楠本直人
鹤目卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1873950A publication Critical patent/CN1873950A/zh
Application granted granted Critical
Publication of CN1873950B publication Critical patent/CN1873950B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

提供一种低成本和薄厚度的薄膜集成电路，不像常规玻璃基板或单晶硅基板，该薄膜集成电路适于大规模生产，以及一种薄膜集成电路装置或具有该薄膜集成电路的IC芯片的结构和工艺。半导体装置的制造方法包括以下步骤：在硅基板的一个表面上形成第一绝缘薄膜、在该第一绝缘薄膜上形成至少具有两个薄膜集成电路的层、形成覆盖该具有薄膜集成电路的层的树脂层、形成覆盖该树脂层的薄膜、研磨硅基板的形成具有薄膜集成电路的层的一个表面的背面，并抛光硅基板的研磨的表面。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种包括柔性薄膜集成电路的半导体装置的制造方法，该柔性集成薄膜电路具有存储器、微处理器(中央处理单元，CPU)、等，厚度像纸一样薄。本发明还涉及一种非接触型薄膜集成电路装置的制造方法，该非接触型薄膜集成电路包括薄膜集成电路和天线，其用于卡、标签、标志等，以主要区分人、动物和植物、产品、纸币等。
背景技术
近年，能够发射/接收数据的半导体装置的发展是积极前进的，且这种半导体装置被称为IC芯片、RF标签、无线标签、电子标签、无线处理器、无线存储器等。已经投入实际使用的大多数半导体装置使用单晶硅基板形成(此后，有时称为IC芯片)。这种半导体装置频繁地用在诸如薄片型和卡片型的产品形式中，这样，需要它薄且柔软。因此，通过研磨和抛光基底材料的背面而减薄半导体元件。
一般地，通过在使用磨石研磨之后最后使用松面抛光完成包括集成电路的单晶硅基板的背面抛光，研磨有时结合酸或碱腐蚀执行。为获得镜面抛光状态，基底材料的最终厚度需要等于或小于100μm，为获得足够大的柔性则需要等于或小于500μm的厚度。通过抛光减薄半导体元件使得开发更薄的产品成为可能，且生产技术是具有竞争力的。
通过研磨和抛光减薄的元件与外部天线相连并由薄膜或树脂密封，从而可以生产诸如卡片或标签这样的产品。天线直接在元件之上形成的内建天线型使用薄膜或树脂密封，并可以制造各种产品。这样，通过使IC芯片最终状态薄且柔软，它可以以各种方式使用，对它的应用没有限制。
对常规IC卡进行抛光的步骤在下面的专利文件1中描述。
可以通过研磨和抛光基底材料制造薄膜半导体元件，除了可获得单晶硅基板上的集成电路，还可以获得在诸如玻璃基板这样的绝缘基板上制备的非单晶硅薄膜晶体管电路。可以在大且便宜的玻璃基板上形成非单晶硅薄膜晶体管，和使用单晶硅晶片的半导体元件相比，制造成本大为降低。
[专利文件1]待审日本专利No.Hei3-87299
然而，在使用玻璃基板作为基底材料制造薄元件的情况下，对形状、步骤等具有各种限制。当玻璃基板用作基底材料时，一般使用由熔融方法制造的非抛光基板以减少制造成本。对于由浮法制造的玻璃基板，抛光是必要的；然而，为减少成本仅对一面进行抛光。这样，在玻璃基板的一面或两面上存在从几个μm到几十μm范围的厚度的变化，在使用抛光的小于或等于100μm的减薄工艺中，产生基板表面厚度的变化。这样，元件的产量降低。
另一方面，如果使用两面都被抛光的基板，则不易产生基板厚度的变化。然而，很难准备与大的玻璃基板相符的大的设备或对大的基板进行均匀的抛光。因此，存在这样的问题：在使用小单晶硅基板或石英基板的步骤中不能获得成本的减少。
同样，既便使用两个表面都抛光的小的基板，单位面积制造的产品的数目减少。这样，成本将增加。此外，具有拐角的基板不适宜用于具有旋转摩擦结构的研磨和抛光设备，并存在容易产生拐角缺陷和断裂的问题。因此，具有极强对称性的圆的基板(例如单晶硅基板)优选地用于旋转摩擦结构；然而，当玻璃基板被处理成圆形时成本将增加。
因此，很难在厚度小于或等于100μm的玻璃基板上以低成本和高产量制造非单晶硅薄膜晶体管。这样，不能实现开发具有使用便宜的玻璃基板的薄元件的产品，目前使用昂贵的单晶硅基板作为基底材料的薄元件用作产品。因此，抑止了市场拓展。
在使用玻璃基板的情况下，因为它的熔点是速率控制点，它一般以小于或等于600℃的低温工艺制造。例如对于使用玻璃基板的场效应多晶硅薄膜晶体管，在对多晶硅层进行晶化和激活以形成有源层的工艺中以及在高温是优选的形成栅极氧化物薄膜等的工艺中，温度被限制。因此，存在这样的问题：和使用单晶硅基板或石英基板制造的场效应晶体管相比，电学属性退化。
发明内容
本发明考虑了上述问题。本发明的一个目的是提供一种低成本且具有极薄厚度的薄膜集成电路，不像常规玻璃基板或单晶硅基板，它能够大规模生产。本发明的另一个目的是提供一种薄膜集成电路装置或具有该薄膜集成电路的IC芯片的结构和工艺。
本发明涉及一种具有非单晶硅薄膜晶体管的半导体装置及其制造方法，该非单晶硅薄膜晶体管在具有高热阻和高度平整的半导体基板上形成，其间具有绝缘薄膜。半导体基板由单晶或多晶材料制成。本发明中，使用置于其间的绝缘薄膜，半导体基板与非单晶硅薄膜晶体管的半导体区域电绝缘。半导体基板材料的相态和电学属性与非单晶硅薄膜晶体管的半导体区域的相态和电学属性不同。
本发明的一个特征是一种半导体装置的制造方法，包括以下步骤：在硅基板的一个表面上形成第一绝缘薄膜；在该第一绝缘薄膜上形成具有薄膜集成电路的层；形成覆盖具有薄膜集成电路的层的树脂层；形成覆盖树脂层的薄膜；研磨硅基板的背面，该基板的一个表面形成有具有薄膜集成电路的层；并对硅基板的研磨的表面进行抛光。
本发明的一个特征是一种半导体装置的制造方法，包括以下步骤：在硅基板的一个表面上形成第一绝缘薄膜；在第一绝缘薄膜上形成至少具有两个薄膜集成电路的层；形成覆盖具有该薄膜集成电路的层的树脂层；形成覆盖树脂层的薄膜；研磨硅基板的背面，该基板的一个表面形成有具有薄膜集成电路的层；对硅基板的研磨的表面进行抛光；切断硅基板、第一绝缘薄膜、具有薄膜集成电路的层以及树脂层而不切断所述薄膜；形成硅基板、第一绝缘薄膜、具有薄膜集成电路的层以及树脂层的至少两个叠层；拉伸所述薄膜以形成叠层之间的间隙；从薄膜分离叠层；粘附叠层的一个表面到第一基底，以及粘附叠层的另一面到第二基底。
本发明的一个特征是一种半导体装置的制造方法，包括以下步骤：在从薄膜分离叠层的步骤中，用光照射薄膜；通过拾取装置(例如机械手、传送装置和镊子)在薄膜上取出叠层；通过拾取装置在第一基底上提供叠层，用于粘附叠层的一个表面到第一基底。
本发明的一个特征是一种半导体装置的制造方法，包括以下步骤：在从薄膜分离叠层和粘附叠层的一个表面到第一基底的步骤中，用光照射薄膜；提供覆盖叠层的一个表面的第一基底；通过加热第一基底粘附叠层的一个表面到第一基底，并从薄膜分离与第一基底粘附的叠层。
本发明的一个特征是一种半导体装置的制造方法，包括以下步骤：在硅基板的一个表面上形成第一绝缘薄膜；在第一绝缘薄膜上形成至少具有两个薄膜集成电路的层，该薄膜集成电路包括第二绝缘薄膜和第三绝缘薄膜；提供覆盖具有薄膜集成电路的层的薄膜；研磨硅基板的背面，该基板的一个表面形成具有薄膜集成电路的层；对硅基板的研磨的表面进行抛光；切断硅基板、第一绝缘薄膜、包括在薄膜集成电路中的第二绝缘薄膜和第三绝缘薄膜而不切断所述薄膜；形成硅基板、第一绝缘薄膜、以及具有薄膜集成电路的层至少两个叠层；拉伸所述薄膜以形成叠层之间的间隙；从薄膜分离叠层；粘附叠层的一个表面到第一基底，以及粘附叠层的另一面到第二基底。
本发明的一个特征是当研磨硅基板的背面时硅基板的厚度小于或等于100μm，该基板的一个表面上形成具有薄膜集成电路的层。
本发明的一个特征是当硅基板研磨的表面被抛光时，硅基板的厚度不小于1μm且不大于20μm。
本发明的一个特征是一种半导体装置，包括：第一基底、第二基底、硅基板、硅基板之上形成的绝缘薄膜、在该绝缘薄膜上提供的薄膜集成电路以及覆盖该薄膜集成电路的树脂层。第一基底与基板接触，第二基底与树脂层接触，且基板的厚度不小于1μm且不大于20μm。
本发明的一个特征是树脂层是薄膜。
本发明的一个特征是一种半导体装置，包括：第一基底、第二基底、硅基板、硅基板之上形成的绝缘薄膜、以及在该绝缘薄膜上提供的薄膜集成电路。第一基底与基板接触，第二基底与薄膜集成电路接触，基板的厚度不小于1μm且不大于20μm。
本发明的一个特征是硅基板是多晶硅基板。
本发明的一个特征是硅基板是单晶硅基板。
本发明的一个特征是本发明的半导体装置是IC芯片。
换句话说，半导体基板和非单晶硅层是不同的，在基底材料上以叠层状态提供。也就是说，非单晶硅薄膜晶体管的电学属性不取决于半导体基板的相态和电学属性的不同，放置该半导体基板仅是用作叠层装置的支撑介质。
用作支撑介质的绝缘或导电基板之上，可以形成非单晶硅薄膜晶体管。然而，如果导电材料用作基板，电波会被反射。此外，当为RF标签使用IC芯片用于将电波转换成电能时，使用的方向性受到限制。而绝缘基板没有这种问题，它存在会产生静电场的问题。这样，由于静电击穿元件的可靠性降低。因此，考虑电阻，优选地使用半导体作为基底材料。
作为半导体基板，优选地使用硅材料，尤其是多晶基板在便宜的价格方面是显著的。多晶材料主要用于太阳能电池等。另一方面，因为晶向在平面方向变化或存在有缺陷晶体或晶粒边界，这种材料不适宜用于直接形成集成电路。通过抛光平面，可以获得和单晶基板平整度程度相当的平整度，通过研磨和抛光，可以以在单晶基板上制造的元件的相同的方法制造薄的元件。
除了多晶硅基板，也可以使用单晶硅基板。注意用于集成电路制造步骤的单晶硅基板是昂贵的，这样如果使用单晶硅基板作为支撑介质，基板的成本变高。使用的单晶基板被限制成这样的基板，如果在集成电路的制造步骤中使用，它可能变成有缺陷的那片，例如在电阻值、杂质数量、灰尘数目、背面滑痕或缺陷晶体产生等方面存在问题。这种单晶基板是基板制造商的不合格商品，作为次品晶片便宜地供应，用于检测步骤。此外，多晶基板或不合格商品的单晶晶片的抛光的产品在尺寸上限制为8英尺φ或12英尺φ；然而，和具有相同尺寸的抛光的玻璃基板相比，它们更便宜。这样获得了成本的减少。
而且，使用熔点是1410□的硅材料，可以使用大约100□的高温的处理，而这对玻璃基板是不可能的。因为高温处理，使用多晶薄膜晶体管，可以实现有源层的晶粒大小的增大或通过热氧化形成栅极氧化薄膜，获得电学属性等于或优于使用石英基板、次于单晶硅基板的元件。
使用研磨和抛光使这种半导体基板上制造的非单晶薄膜晶体管变成诸如IC芯片的薄元件。在方形玻璃基板中容易产生边缘缺陷和裂缝；然而，在圆形多晶基板或单晶基板中该问题减少，产量提高。
而且，硅材料比玻璃材料具有高的韧性，这样，硅材料适于被抛光减薄。尤其是，在垂直切割基板的方式中，多晶硅基板具有不断裂的强度，而断裂在单晶基板中可见。此外，具有高度平整度的抛光的硅材料具有平面内的亚微米范围以内的变化，并可以被高产量地抛光减薄。这点与没有抛光的玻璃基板不同。
这样，因为可以使用低成本材料采用高温工艺，通过本发明制造的硅材料之上的薄膜晶体管增强了其电学属性。此外，因为它的基底材料不是绝缘的，可以制造具有高静电击穿电压的元件。而且，不像玻璃基板，容易使硅材料变薄，例如，使厚度小于或等于100μm，且既便在元件厚度小于或等于20μm时，仍可以制造具有高强度的薄元件。这样，可以制造高产量的IC芯片。因此，可以低成本地供应薄的且具有广泛应用的IC芯片。
附图说明
图1A到1D的视图示出了本发明的IC芯片的制造方法(实施方式1)；
图2A到2C的视图示出了本发明的IC芯片的制造方法(实施方式1)；
图3A到3C的视图示出了本发明的IC芯片的制造方法(实施方式1)；
图4A到4D的视图示出了本发明的IC芯片的制造方法(实施方式2)；
图5A到5D的视图示出了本发明的IC芯片的制造方法(实施方式2)；
图6A和6B的视图示出了本发明的IC芯片的制造方法(实施方式2)；
图7A和7B的视图示出了本发明的IC芯片的制造方法(实施方式3)；
图8A到8C的视图示出了本发明的IC芯片的制造方法(实施方式3)；
图9A的视图示出了本发明的IC芯片的制造方法(实施方式3)；
图10的视图示出了本发明的IC芯片的制造方法(实施方式4)；
图11的视图示出了本发明的IC芯片的制造方法(实施方式4)；
图12A和12B的视图示出了本发明的IC芯片的制造方法(实施方式4)；
图13的视图示出了本发明的IC芯片的制造方法(实施方式4)；
图14A和14B的视图示出了本发明的IC芯片的制造方法(实施方式5)；
图15的视图示出了IC芯片的结构(实施例1)；
图16A到16E的视图示出了IC芯片的用途(实施例2)；
图17A和17B的视图示出了IC芯片的用途(实施例4)；
图18的视图示出了本发明的IC芯片的应用(实施例4)；
图19A到19C的视图示出了本发明的IC芯片的应用(实施例4)；以及
图20A到20C的视图示出了本发明的IC芯片的应用(实施例4)；
具体实施方式
尽管本发明将通过参考附图的实施方式的方式得以全面的描述，应当理解对本领域技术人员来说各种改变和修正是显而易见的。因此，除非这些改变和修正偏离了本发明的范围，它们都应理解成包括在其中。下述本发明的结构中，指示相同部分的参考数字可以共同用在不同的图中。而且，每个实施方式可以自由组合。
[实施方式1]
将参考图1A到3C描述使用本发明的薄膜集成电路装置及其制造方法。首先，准备硅晶片制成的基板10作为支撑基板，并通过热处理或薄膜形成方法，例如高密度等离子体处理设备、溅射设备、等离子体CVD设备、真空压力CVD设备等，形成第一绝缘薄膜9(参考图1A)。注意优选地硅基板的表面被高密度等离子体处理设备直接处理。第一绝缘薄膜9由硅的氧化物薄膜、氮化物薄膜或氧氮化物(oxynitride)薄膜形成。注意优选地使用表面被镜面抛光的多晶硅基板或单晶硅基板作为用作支撑基板的硅晶片。这里，在使用单晶基板的情况下，可能使用不合格商品，它在集成电路的制造工艺中在电阻值、杂质量或灰尘、背面划痕、产生有缺陷的晶体等方面产生麻烦。
用于形成第一绝缘薄膜9的高密度等离子体处理设备是使用微波激励的高密度等离子体的处理设备，其电子温度小于或等于1.5eV(优选地0.5～1.5eV)，离子能量小于或等于5eV，且电子密度大约为1.0×1011cm-3～1.0×1013cm-3。使用辐射缝隙天线的微波激励等离子体处理设备可以用于产生等离子体。此时，通过引入稀有气体和氮源气体的混合气体可以氮化硅基板的表面，氮源气体例如是氮气(N2)、氨气(NH3)和一氧化二氮(N2O)。而且，通过引入氧气(O2)、氢气(H2)和稀有气体的混合气体可以在硅基板的表面上形成氧化物薄膜。这里使用氩气(Ar)作为稀有气体。通过使用高密度等离子体处理设备，可以在等离子体损伤很少的情况下制造致密的薄膜。或者，可通过低温下的等离子体处理(一般为250～550℃)充分地执行等离子体氧化处理。注意使用微波(2.45GHz)作为产生等离子体的频率。而且，小于或等于5V的低的等离子体电势可以防止分子的过离解。
该步骤中形成的氮化物包括高密度等离子体处理中使用的稀有气体。这里，因为使用氩气，所以包括氩气。
接着，在形成有第一绝缘薄膜9的基板10的一个表面上形成具有多个薄膜集成电路的层11(参考图1A)。具有多个薄膜集成电路的层11至少包括组成多个元件的绝缘薄膜、半导体层和导电层。而且，在结合天线功能的情况下，层11包括用作天线的导电层。尤其是，层11包括在晶片上形成的用作基底薄膜的第一绝缘薄膜上提供的多个元件、覆盖该多个元件的第二绝缘薄膜、与该第二绝缘薄膜接触并与该多个元件相连的第一导电层、以及覆盖该第一导电层的第三绝缘薄膜，且在结合天线的情况下，包括用作天线的并与该第三绝缘薄膜接触的第二导电层，以及覆盖该第二导电层的第四绝缘薄膜。将在实施方式4中描述更详细的结构。注意在实施方式5中将描述没有结合天线功能且天线在后来连接的结构。注意该说明书中的术语“多个”表示至少两个。
接着，提供第一薄膜或树脂层12以覆盖具有多个薄膜集成电路的层11。提供第一薄膜或树脂层12以保护具有多个薄膜集成电路的层11。
接着，提供第二薄膜13以覆盖第一薄膜或树脂层12。第二薄膜13由氯乙烯树脂、硅酮树脂、聚烯烃树脂等形成，并具有拉伸属性。这样，有时将第二薄膜13称为展开的薄膜。此外，第二薄膜13优选地具有这种属性：在通常状态具有强的粘附性，但当被光照射时具有很弱的粘附性。尤其是，可以使用UV胶带，当被紫外光照射时它的粘附性变弱。
接着，基板10的相反表面被研磨装置14研磨(参考图1B)。依照所述研磨，基板10被粗略地减薄。优选地基板10被研磨到小于或等于100μm的厚度。一般地，通过旋转基板10所固定的一个或两个钻磨(jig)以及研磨装置14，基板10的表面在研磨步骤中被研磨。例如研磨装置14对应于磨石。
接着，研磨的基板10的表面被抛光装置16抛光(参考图1C)。根据所述抛光，去除了研磨的基板10的粗糙并进一步减薄了研磨的基板10。优选地基板10被抛光到具有1～20μm的厚度，或更优选地1～5μm的厚度。以和上述研磨步骤相同的方式，在抛光步骤中通过旋转基板10所固定的一个或两个钻磨以及抛光装置16，基板10的表面被抛光。例如抛光装置16对应于砂布。而且，除了砂布，也可以使用松面15。本实施方式中使用的松面可以具有大约1μm的直径。此后，如有必要，执行清洗，以去除研磨和抛光步骤中产生的灰尘，这在图中没有示出。
接着，基板10、第一绝缘薄膜9、具有多个薄膜集成电路的层11以及第一薄膜或树脂层12被切断装置17切断。具有多个薄膜集成电路的层11中，薄膜集成电路之间的边界(薄膜集成电路之间)被切断以分离多个薄膜集成电路中的每一个。而且，切断具有多个薄膜集成电路的层11中提供的绝缘薄膜，而不切断具有多个薄膜集成电路的层11中提供的元件。因此，在该切断步骤之后形成了多个薄膜集成电路18。
以基板10、第一绝缘薄膜9、薄膜集成电路18以及第一薄膜或树脂层12的叠层形成了多个IC芯片19(参考图1D)。注意切断装置17对应于划片机(dicer)、激光、线状锯等。而且，在该步骤中不切断第二薄膜13。只要能执行切断工艺，任何类型的激光都可以用于切割。
第二薄膜13被伸展以形成IC芯片19之间的间隙(参考图2A)。此时，优选地在平面方向上等同地拉伸以使IC芯片19之间的间隙相等。接着，使用光照射第二薄膜13。当第二薄膜是UV胶带时，使用紫外光照射薄膜。这样，第二薄膜13的粘附性减弱，第二薄膜13和IC芯片19之间的粘附降低。这样，获得一种状态：可以通过物理方法将IC芯片19与第二薄膜13分离。
上述步骤中，伸展第二薄膜13之后使用光照射第二薄膜13；然而，本发明不限于这种顺序。可以在使用光照射薄膜13之后伸展第二薄膜13。
后续的步骤可以以下面的两种方法中的任一种执行，下面首先描述第一种方法。
第一种方法中，IC芯片19被拾取装置21取出以从第二薄膜13分离IC芯片19。接着，IC芯片19被拾取装置21放置在第一基底20上以粘附IC芯片19的一个表面到第一基底20上(参考图2B)。
接着，IC芯片的另一个表面被粘附到第二基底22(参考图2B)。使用层压机执行该步骤，该层压机包括缠有第二基底22的进给辊24以及缠有基底的辊23，其在具有加热功能和加压功能之一或两者的柔性薄片或薄膜的基底部分上配备有包含热固性树脂或热塑性树脂作为主要成分的粘性层。通过依次旋转辊23和进给辊24，使用具有柔性的薄板或薄膜的基底部分处的设有包含热固性树脂或热塑性树脂作为主要成分的粘性层的基底，对IC芯片19连续执行热压和密封处理。尤其是，使用辊23将IC芯片19的另一面与第二基底22粘附，且通过执行热处理或加压处理中的一个或两个，用第一基底和第二基底22密封IC芯片19。
这里，将更详细地描述上述热压和密封处理。辊23和进给辊24依次旋转，且进给辊24为辊23供给第二基底22。设有多个IC芯片19的第一基底20由传输装置27传送。热压和密封处理对应于这样的处理：其中当IC芯片19所粘附的第一基板20经过辊23和传输装置27之间时，通过辊23和传输装置27对IC芯片19、第一基底20和第二基底22执行加压处理和热处理其中之一或两者。
当执行热压和密封处理时，IC芯片19被第一基底20和第二基底22密封。注意传输装置27对应于带式输送机或多个辊子或机械手等。当使用辊23和传输装置27执行热处理时，辊23具有对应于加热线、油等的加热器的加热功能。
接着，第一基底20和第二基底22被切断装置26切断(参考图2C)。这样，完成了被第一基底20和第二基底22密封的IC芯片19。
接着，描述第二种方法。
首先，提供第一基底20以覆盖IC芯片19的一个表面(参考图3A)。接着，通过使用加热装置25加热第一基底20，将IC芯片19的一个表面粘附到第一基底20。接着，将IC芯片19所粘附的第一基底20与第二薄膜13分离，以从第二薄膜13分离IC芯片19(参考图3B)。
接着，通过粘附IC芯片19的另一表面到第二基底22，IC芯片19被第一基底20和第二基底22密封(参考图3C)。然后，第一基底20和第二基底22被切断。该步骤中，使用和第一种方法中使用的相类似的切断装置。
注意在第二种方法中，在使用光照射第二薄膜13之后，提供第一基底20以覆盖IC芯片的一个表面(参考图3A)。然而，本发明不限于这种顺序，可以在提供第一基底20之后使用光照射第二薄膜13以覆盖IC芯片19的一个表面和加热第一基底20。
上述步骤中，在完成基板10的研磨步骤(参考图1B)和抛光步骤(参考图1C)之后，执行基板10的切断步骤(参考图1D)；然而，本发明不限于这种顺序。换句话说，基板10的研磨步骤和抛光步骤可以在基板10的切断步骤之后执行。
通过上述步骤完成的IC芯片19具有厚度薄和重量轻的特征。而且，IC芯片19具有这样的特征：既便IC芯片19安装在产品上，设计并不因为其厚度薄而退化。
[实施方式2]
将参考图4A到6B描述本发明的实施方式2。
首先，在基板30的一个表面上形成绝缘薄膜32，且在该绝缘薄膜32上形成具有多个薄膜集成电路的层31(参考图4A)。注意基板30对应于硅晶片，例如多晶硅基板或单晶基板。具有多个薄膜集成电路的层31至少包括组成多个元件的多个绝缘薄膜、半导体层和导电层。
接着，提供薄膜33以覆盖具有多个薄膜集成电路的层31。薄膜33由氯乙烯树脂、硅酮树脂、聚烯烃树脂等形成，并使用具有拉伸属性的薄膜。这样，有时将薄膜33称为展开的薄膜。此外，薄膜33优选地具有这样的属性：在通常状态它具有强的粘附性，而使用光照射时其粘附性减弱。尤其是，可以使用UV胶带，当被紫外光照射时它的粘附性变弱。注意本实施方式和实施方式1的不同之处在于没有形成保护薄膜或树脂层。
接着，通过研磨装置14研磨形成有绝缘薄膜32的基板30的表面的相对表面(参考图4B)。优选地基板30被研磨到小于或等于100μm的厚度。
接着，研磨的基板30的表面被抛光装置16(例如砂布)抛光(图4C)。而且，该步骤中可以使用松面15。本实施方式中使用的松面可以具有大约1μm的直径。优选地基板30被抛光成具有1～20μm的厚度，或更优选地1～5μm的厚度。
接着，基板30、绝缘薄膜32以及具有多个薄膜集成电路的层31被切断装置17切断。具有多个薄膜集成电路的层31中，每个薄膜集成电路的边界被切断以分离该多个薄膜集成电路中的每一个。而且，具有多个薄膜集成电路的层31中提供的元件不被切断；然而，具有多个薄膜集成电路的层31中提供的绝缘薄膜被切断。因此，在切断步骤之后形成多个薄膜集成电路38。换句话说，形成了多个具有基板30、绝缘薄膜32、薄膜集成电路38以及薄膜33的叠层的IC芯片39(参考图4D)。注意该步骤中薄膜33没有被切断。
接着，薄膜33被拉伸以在IC芯片39之间形成间隙(参考图5A)。此时，优选薄膜在平面方向被等同地拉伸以在IC芯片39之间形成均匀间隙。
后续步骤可以以下面三种方法中的任何一种执行。作为第一种方法，描述了薄膜33是粘性带的情况。这种情况下，通过切断装置17切断薄膜33以分离IC芯片39(参考图5B)。
接着，薄膜33粘附于其上的IC芯片39被拾取装置21拾取。然后，通过移动拾取装置21，薄膜33粘附于其上的IC芯片39被放置在第一带40的凹陷部分中(参考图5C)。
接着，提供第二带41以与第一带40接触(参考图5D)。当使用IC芯片39时，通过从第一带40除去第二带41而取出IC芯片39。
第二种方法描述了薄膜33是UV胶带的情况。这种情况下，薄膜33可以在拉伸薄膜33之后以卷或薄板状态装运(参考图6A)。
当使用IC芯片39时，用紫外光选择性地照射薄膜33。那么，薄膜33和IC芯片39之间的粘附性变低，可以获得一种状态：可以通过物理方法将IC芯片39与薄膜33分离。接着，通过分离装置(例如拾取装置)，将IC芯片39与薄膜33彻底分离以供使用。
最后，描述在拾取之后的步骤IC芯片不被密封的情况。该方法中，在拾取IC芯片之后，IC芯片重新在盘42上以格状排列(参考图6B)。然后，当使用IC芯片时可以从盘42取出IC芯片。
注意上述步骤中，在完成基板30的研磨步骤(参考图4B)和抛光步骤(参考图4C)之后，执行基板30的切断步骤(参考图1D)；然而，本发明不限于这种顺序。换句话说，基板30的研磨步骤和抛光步骤可以在切断基板30之后执行。
通过上述步骤完成的IC芯片39具有厚度薄和重量轻的特征。而且，IC芯片39具有这样的特征：既便IC芯片39安装在产品上，设计并不因为其厚度薄而退化。
[实施方式3]
将参考图7A到9描述本发明的实施方式3。该实施方式中，描述了在实施方式1的步骤中使用框架(载体钻磨(carrier jig))的操作。
首先，如上所述，在基板10上形成绝缘薄膜9，并在该绝缘薄膜9上形成具有多个薄膜集成电路的层11。接着，贴第一薄膜或树脂薄膜12以覆盖具有多个薄膜集成电路的层11。然后，贴第二薄膜13以覆盖第一薄膜或树脂层12。通过设置连接于框架51的第二薄膜13上的第一薄膜或树脂层12、具有多个薄膜集成电路的层11以及基板10的叠层52完成该步骤(参考图7A的剖面图，以及图7B的透视图)。
设置多孔吸盘(porous chuck)53与第二薄膜13的一个表面接触(参考图8A)。多孔吸盘53具有多孔真空吸盘的结构。
接着，处理多孔吸盘53以使基板10的一个表面比框架51的表面高。然后，基板10被固定，保持多孔吸盘53被处理的状态(参考图8B)。
然后，基板10被研磨装置14研磨。随后，基板10被诸如砂布这样的抛光装置16抛光。这里也可使用松面10等(参考图8C)。注意该实施方式中使用的松面的尺寸大约为1μm。
这里，因为基板10的厚度已经由于研磨和抛光步骤被减薄，需要不变形地将基板10移到下一个处理阶段。然后，设置臂状物54与基板10交叠，且臂状物54和框架51一起传送(参考图9)。
可以在从框架51去除叠层52或保持叠层52设置在框架51上的状态之后执行后续步骤。
[实施方式4]
将参考图1A到2C、10到13、以及19A到20C描述本发明的实施方式4。该实施方式中，参考附图描述在具有绝缘表面的基板10的一个表面上形成的具有多个薄膜集成电路的层11的结构(结合了天线的IC芯片的结构)。
在基板10上形成将成为基膜的第一绝缘薄膜9(参考图19A)。第一绝缘薄膜9由氮氧化硅(silicon nitride oxide)和氧氮化硅的叠层薄膜，氧氮化硅、氮氧化硅和氧氮化硅的叠层薄膜，或氧化硅、氮氧化硅和氧氮化硅的叠层薄膜形成。
接着，在第一绝缘薄膜9上形成多个元件。这里多个元件对应于选自薄膜晶体管、电容器、电阻器、二极管等的多个元件。这里，描述元件的制造方法。首先，在第一绝缘薄膜9上形成非晶半导体薄膜704(例如，由非晶硅作为主要成分形成的薄膜)。通过溅射方法、LPCVD方法、等离子体CVD方法等形成厚度为25～200nm(优选地30～150nm)的非晶半导体薄膜704。然后通过激光结晶方法、使用RTA或退火炉的热结晶方法、使用促进结晶的金属元素的热结晶方法、结合使用促进结晶的金属元素的热结晶方法和激光结晶方法的方法晶化非晶半导体薄膜704，形成晶体半导体薄膜。接着，将获得的晶体半导体薄膜蚀刻成希望的形状以形成晶体半导体薄膜706到709(参考图19C)。注意绝缘薄膜9和非晶半导体薄膜704可以连续形成而不暴露于空气。
此后简要地描述晶体半导体薄膜706到709的制造步骤的实例。作为晶化非晶半导体薄膜的方法，有激光结晶方法、使用RTA或退火炉的热结晶方法、使用促进结晶的金属元素的热结晶方法、结合使用促进结晶的金属元素的热结晶方法和激光结晶方法的方法等。此外，作为另一种结晶方法，通过施DC偏置产生热等离子体和使该热等离子体与半导体薄膜反应执行晶化。
该实施方式中，通过等离子体CVD方法形成厚度为40～300nm的非晶半导体薄膜，形成了通过热处理结晶化的晶体半导体薄膜706到709。作为热处理，可以使用激光加热炉、激光照射或使用灯代替激光的光照射(此后描述为灯退火)。或者，这些方法可以组合使用。
在使用激光照射的情况下，可以使用连续波激光束(CW激光束)或脉冲激光束。作为可使用的激光束，可以使用下述：气体激光器，例如Ar激光器、Kr激光器和准分子激光器；单晶激光器，例如YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4；或多晶(陶瓷)激光器，例如YAG、Y2O3、YVO3、YAlO3或GdVO4，掺杂以选自Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta的一种或多种介质；或玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜蒸气激光器、金蒸气激光器。通过使用这些激光束的基波以及基波的二次谐波到四次谐波范围的激光束照射，可以获得晶粒尺寸大的晶体。例如，可以使用Nd:YVO4激光器(基波：1064nm)的二次谐波(532nm)的波长或三次谐波(355nm)的波长。此时需要大约0.01～100MW/cm2(优选地0.1～10MW/cm2)的激光能量密度。那么，用于照射的扫描速度设置为大约10～2000cm/sec。
注意对于Ar离子激光器、Ti：蓝宝石激光器和单晶激光器(例如YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4)或掺杂以选自Nd、Yb、Cr、Ti、Ho、Er、Tm或Ta的一种或多种介质的多晶(陶瓷)激光器(例如YAG、Y2O3、YVO4、YAlO3或GdVO4)中的每一个，都可以发生连续振荡。此外，通过执行Q开关操作或模式锁定，使用这些激光器可以实现振荡频率为10MHz或更大的脉冲振荡。当激光束以大于或等于10MHz的振荡频率振荡时，以连续的脉冲照射半导体薄膜，同时半导体薄膜在被激光熔融后固化。因此，因为固态-液态界面可以在半导体薄膜中连续地移动，可以获得向扫描方向连续生长的晶粒，这和使用低振荡频率的脉冲激光器的情况是不同的。
当使用陶瓷(多晶)作为介质时，可以在很短的时间以很低的成本形成形状自由的介质。在使用单晶的情况下，通常使用几mm直径和几十mm长的圆柱状介质；然而，当使用陶瓷时可以形成更大的介质。
介质中对光发射具有直接贡献的诸如Nd和Yb的掺杂剂浓度无论在单晶或多晶中都很难有显著改变。这样，由于掺杂剂浓度的增加，在激光输出改进方面存在近似限制。然而，在陶瓷的情况可以期望有输出的显著的改善，因为和单晶相比，介质的尺寸可以显著增大。
而且，在陶瓷的情况下，容易形成具有平行六面体或长方体形状的介质。当振荡的激光在使用这种形状介质的介质中以Z字形方式移动时，可以获得长的振荡光路径。因此，放大被增大，且可能以大输出振荡。而且，从具有这种形状的介质发出的激光束在照射中具有方形截面形状。这样，和圆形光束相比，它有利于调整成线性光束。通过使用光学系统调整以这种方法发射的激光束，可以获得短边小于或等于1mm且长边为几个mm到几m的线性光束。而且，通过使用激励光均匀照射介质，线性光束在长边方向具有均匀的能量分布。
通过使用该线性光束照射半导体薄膜，可以对半导体薄膜的整个表面进行均匀退火。在需要直到线性光束两端都均匀退火的情况下，在两端都放置狭缝，防止光照射到能量衰减部分。
使用具有均匀强度的线性光束退火以这种方式获得的半导体薄膜，且使用该半导体薄膜制造半导体装置。那么，半导体装置的特性可以非常好且均匀。
作为使用促进晶化的金属元素的热结晶方法，给出特定方法的一个实例。在非晶半导体薄膜之上保持包含镍(用作促进晶化的金属元素)的溶液之后，通过在非晶半导体薄膜上执行脱氢处理(500℃，1小时)和热结晶处理(550℃，4小时)，形成晶体半导体薄膜。然后，按需要发射激光，以形成晶体半导体薄膜706到709。
使用促进晶化的金属元素的热结晶方法，可以在低温和短时间使非晶半导体薄膜结晶。而且，该结晶方法具有结晶方向可以均匀的优点。另一方面，因为金属元素保留在晶体半导体薄膜中，关断电流增加，且出现特性不稳定的缺点。这里，优选地在晶体半导体薄膜上形成用作吸气位置的非晶半导体薄膜。因为需要诸如磷或氩的杂质元素包含在用作吸气位置的非晶半导体薄膜中，优选地使用包括高浓度氩的溅射方法作为形成非晶半导体薄膜的方法。此后，执行热处理(RTA方法、使用退火炉的热退火等)，所以金属元素扩散到非晶半导体薄膜中。接着，包含金属元素的非晶半导体薄膜被去除。通过执行这种吸气处理，可以减小晶体半导体薄膜中的金属元素浓度或去除金属元素。
接着，形成覆盖半导体薄膜706到709的栅极绝缘薄膜705。通过等离子体CVD方法或溅射方法，使用包含硅的氧化物或硅的氮化物的单层或叠层形成栅极绝缘薄膜705。尤其是，包含氧化硅的薄膜、包含氧氮化硅的薄膜、或包含氮氧化硅的薄膜形成为单层。或者，这些层可以适当堆叠。而且，通过在包含氧、氮或氧和氮二者的气氛中对晶体半导体薄膜706到709执行高密度等离子体处理，晶体半导体薄膜706到709的表面可以被氧化或氮化以形成栅极绝缘薄膜。通过高密度等离子体处理形成的栅极绝缘薄膜在厚度和质量的均匀性方面优于由CVD方法或溅射方法形成的薄膜。而且，栅极绝缘薄膜可以以致密的薄膜形成。作为包含氧的气氛，可以使用稀有气体和氧气(O2)或一氧化二氮(N2O)的混合气体，或稀有气体、氢气(H2)和氧气(O2)或一氧化二氮(N2O)的混合气体。作为包含氮的气氛，可以使用稀有气体和氮气(N2)或氨气(NH3)的混合气体，稀有气体、氢气(H2)和氮气(N2)或氨气(NH3)的混合气体。
接着，在栅极绝缘薄膜705上堆叠第一导电层和第二导电层。通过等离子体CVD方法或溅射方法形成厚度为20～100nm的第一导电层。形成厚度为100～400nm的第二导电层。第一导电层和第二导电层由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素，或包含这些元素作为主要成分的合金或化合物形成。此外，这些层可以由掺杂杂质元素(例如磷)的多晶硅为代表的半导体材料形成。给出氮化钽(TaN)薄膜和钨(W)薄膜、氮化钨(WN)和钨薄膜、氮化钼(MoN)薄膜和钼(Mo)薄膜等作为第一导电层和第二导电层组合的实例。因为钨或氮化钨具有高的耐热性，用于热激活的热处理可以在形成第一导电层和第二导电层之后执行。除了第一导电层和第二导电层的两层结构之外，可以采用单层结构或三层结构。在三层结构的情况下，优选采用在基板上依次堆叠钼薄膜、铝薄膜、钼薄膜获得的结构或依次堆叠钛薄膜、铝薄膜或钛薄膜获得的结构。
接着，通过光刻形成由抗蚀剂形成的掩模，并为形成栅电极和栅极线执行刻蚀处理，以形成用作栅电极的导电层716到719以及721到724(此后，有时称为栅电极)。
在通过光刻形成由抗蚀剂形成的掩模之后，通过离子掺杂方法或离子注入方法向晶体半导体薄膜706和708添加低浓度的提供n型导电性的杂质元素。这样，形成n型杂质区711和713以及沟道形成区780和782。对于提供n型导电性的杂质元素，可以采用属于15族的元素，例如磷(P)或砷(As)。
接着，通过光刻形成由抗蚀剂形成的掩模，并向晶体半导体薄膜707和709添加提供p型导电性的杂质元素，以形成p型杂质区712和714以及沟道形成区781和783。作为提供p型导电性的杂质元素，例如采用硼(B)。至于形成n型杂质区711和713以及p型杂质区712和714的顺序，可以如本实施方式所述，可以在形成n型杂质区711和713之后形成p型杂质区712和714。可选地，可以在形成p型杂质区712和714之后形成n型杂质区711和713。
接着，形成覆盖栅极绝缘薄膜705和导电层716到719以及721到724的绝缘薄膜。通过等离子体CVD方法或溅射方法，使用由无机材料(例如硅、硅的氧化物、或硅的氮化物)形成的薄膜，和有机材料(例如有机树脂)形成的薄膜的单层或叠层形成该绝缘薄膜。接着，通过主要在垂直方向的各向异性刻蚀选择性地刻蚀该绝缘薄膜，以形成与导电层716到719以及721到724的侧面接触的绝缘薄膜739到742(有时称为侧壁)(参考图20A)。而且，通过刻蚀栅极绝缘薄膜705形成的绝缘薄膜734到737，和绝缘薄膜739到742同时形成。绝缘薄膜739到742用作在后来形成LDD(轻掺杂漏极)区时进行掺杂的掺杂掩模。
接着，使用通过光刻由抗蚀剂形成的掩模和绝缘薄膜739到742作为掩模，向晶体半导体薄膜706到708添加提供n型导电性的杂质元素，以形成第一n型杂质区(有时称为LDD区)727和729，以及第二n型杂质区726和728。第一n型杂质区727和729中包含的杂质元素的浓度低于第二n型杂质区726和728中的浓度。经过上述步骤，完成了n型薄膜晶体管62和64以及p型薄膜晶体管63和65。
注意为了形成LDD区，存在这样一种方法，其中形成具有两层或更多层的叠层结构的栅电极，从而使用组成栅电极底层的导电层作为掩模，对栅电极执行诸如各向异性的刻蚀，或存在这样一种方法，其中作为栅电极的侧壁的绝缘薄膜用作掩模。通过前面一种方法形成的薄膜晶体管具有这种结构：其中LDD区与栅电极交叠放置，栅绝缘薄膜位于其间。由于使用栅电极的蚀刻，如栅电极的各向异性蚀刻，该结构很难控制LDD区的宽度，并且如果不能完美地执行刻蚀，则在一些情况下不能形成LDD区。另一方面，和前面一种方法相比，后面一种将作为侧壁的绝缘薄膜用作掩模的方法容易控制LDD区的宽度，能够确保形成LDD区。
注意在去除暴露的n型杂质区726和728以及在p型杂质区785和730的表面上形成的自然氧化物薄膜之后，可以适当地使用金属薄膜形成硅化物区域。作为金属薄膜，可以使用镍薄膜、钛薄膜、钴薄膜、铂薄膜或由包含选自这些的至少两种元素的合金形成的薄膜。更具体而言，当镍薄膜用作金属薄膜时，例如在室温以500W～1kW的薄膜形成功率通过溅射方法形成镍薄膜之后通过热处理形成硅化物区域。作为热处理，可以使用RTA、炉退火等。此时通过控制金属薄膜的厚度、加热温度和加热时间，仅n型杂质区726和728以及p型杂质区785和730的表面或整体都可以制成硅化物区域。最后，去除未反应的镍。例如，使用包含HCL∶HNO3∶H2O＝3∶2∶1的刻蚀溶液去除未反应的镍。
注意尽管该实施例中根据薄膜晶体管62到65是顶栅型晶体管的实例做了描述，但它们都可以是底栅型薄膜晶体管。此外，尽管根据每个薄膜晶体管62到65具有一个沟道形成区的单栅结构做了描述，但可以采用形成两个沟道形成区的双栅结构或形成三个沟道形成区的三栅结构。而且，可以采用两个栅电极放置在沟道形成区之上或之下、栅极绝缘薄膜位于其间的双栅结构或其它结构。
对于组成薄膜晶体管62到65的半导体薄膜的结构，可以采用不同于本实施方式中描述的结构。例如，可以分别形成杂质区(包括源极区域、漏极区域和LDD区)，并可以形成p沟道晶体管、n沟道晶体管或CMOS电路中的任何一种。而且，可以形成绝缘薄膜(侧壁)以与在半导体薄膜之上或之下提供的栅电极的侧面接触。
经过上述步骤，在完成n型薄膜晶体管62和64以及p型薄膜晶体管63和65之后，可以执行恢复半导体薄膜的晶体属性或激活添加到半导体薄膜的杂质元素的热处理。优选地在执行热处理之后，通过在包含氢的气氛中对暴露的栅极绝缘薄膜705执行高密度等离子处理，氢可以包含在栅极绝缘薄膜705的表面中。这是因为氢可以用在后面的氢化半导体薄膜的工艺中。而且，通过在包含氢的气氛中在350□～450℃的温度下加热基板执行高密度等离子体处理，可以氢化半导体薄膜。注意氢气(H2)或氨气(NH3)以及稀有气体(例如氩气(Ar))的混合气体可以用作包含氢的气氛。在使用氨气(NH3)和稀有气体(例如氩气(Ar))的混合气体作为包含氢的气氛的情况下，栅极绝缘薄膜705的表面可以被同时氢化和氮化。
接着，形成单层或叠层的绝缘薄膜以覆盖薄膜晶体管62到65。覆盖薄膜晶体管62到65的绝缘薄膜由无机材料(例如硅的氧化物或硅的氮化物)以及通过SOG方法或小滴释放方法(drop discharge)形成的有机材料(例如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸、环氧树脂或硅氧烷)的单层或叠层形成。本说明书中，硅氧烷表示具有硅(Si)氧(O)键的骨架结构的化合物，包含至少氢的有机基团(例如烷基和芳烃)作为取代基。而且，氟代基可以用作取代基，或包含至少氢的有机基团或氟代基两者都可以用作取代基。注意本说明书中，作为覆盖薄膜晶体管62到65的绝缘薄膜，使用氮化硅薄膜或包含氧的氮化硅薄膜的单层结构形成第二绝缘薄膜66(参考图20B)。此时，优选地通过在包含氢的气氛中对氮化硅薄膜或包含氧的氮化硅薄膜执行高密度等离子体处理，使氢包含在氮化硅薄膜或包含氧的氮化硅薄膜的表面内。这是因为氢可以用在后面氢化半导体薄膜的步骤中。而且，通过在包含氢的气氛中在350℃～450℃的温度下加热基板执行高密度等离子体处理，可以氢化半导体薄膜。注意氢气(H2)或氨气(NH3)以及稀有气体(例如氩气(Ar))的混合气体可以用作包含氢的气氛。在使用氨气(NH3)和稀有气体(例如氩气(Ar))的混合气体作为包含氢的气氛的情况，栅极绝缘薄膜705的表面可以被同时氢化和氮化。
注意在形成第二绝缘薄膜66之前，为恢复半导体薄膜的晶体属性或激活添加到半导体薄膜中的杂质元素，可以执行热处理。对于热处理，可以采用热退火、激光退火方法、RTA方法等。例如为激活杂质元素，可以在500℃或更高的温度下执行热退火。为氢化半导体薄膜，可以在350℃～450℃下执行热退火。
接着，通过光刻刻蚀第二绝缘薄膜66以形成暴露n型杂质区726和728以及p型杂质区785和730的接触孔。然后，形成导电层以填充接触孔，图形化该导电层以形成用作源极或漏极线的导电层71到76。
通过等离子体CVD方法或溅射方法使用包含铝(Al)作为主要成分的导电层形成导电层71～76。包含铝作为主要成分的导电层对应于包含镍以及包含铝作为其主要成分的材料，或包含铝作为其主要成分且包含镍以及碳或硅其中之一或它们二者的合金材料。因为包含铝作为其主要成分的导电层一般在耐热性方面具有缺点，优选地是这种结构，其中包含铝作为其主要成分的导电层的顶侧和底侧插入有阻挡薄膜。阻挡薄膜表示具有控制包含铝作为主要成分的导电层的小丘(hilllock)的功能或增加耐用性的功能的薄膜。给出铬、钽、钨、钼、钛、硅、镍或这些材料的氮化物作为具有这种功能的材料。作为导电层71到76的结构的一个实例，可以给出通过在基板上依次堆叠钛薄膜、铝薄膜、钛薄膜获得的结构。因为钛薄膜包含具有高还原属性的元素，既便在晶体半导体薄膜上形成薄的自然氧化物层，该自然氧化物层也可以被还原以形成钛薄膜和晶体半导体薄膜之间的优选接触。而且，优选地通过在包含氮的气氛中对晶体半导体薄膜和铝薄膜之间形成的钛薄膜执行高密度等离子处理，该表面被氮化。作为高密度等离子体处理的条件，等离子体的电子密度设置为大于或等于10×1011cm-3且小于或等于1×1013cm-3，等离子体的电子温度设置为大于或等于0.5eV且小于或等于1.5eV。作为包含氮的气氛，可以采用N2或NH3和稀有气体的混合气体，或NH3、稀有气体以及H2的混合气体。氮化钛薄膜的表面可以防止钛和铝在后面的步骤中的热处理中形成合金，并可以防止铝通过钛薄膜扩散到晶体半导体薄膜中。注意尽管这里根据铝薄膜夹在钛薄膜的实例做了描述，在使用铬薄膜、钨薄膜等代替钛薄膜的情况，可以执行相同的工艺。更优选地，通过使用多腔装置，钛薄膜的形成、钛薄膜表面的氮化处理、铝薄膜的形成、钛薄膜的形成可以连续执行而不暴露于空气。
接着，形成覆盖导电层71到76的第三绝缘薄膜67(参考图20C)。通过SOG方法、小滴释放方法等，使用无机材料或有机材料的单层或叠层形成第三绝缘薄膜67。本实施方式中，第三绝缘薄膜67的厚度形成为0.75～3μm。
接着，通过光刻刻蚀第三绝缘薄膜67以形成暴露导电层71到76的接触孔。然后，形成导电层77到80以在第三绝缘薄膜67上填充接触孔。可以采用CVD方法、溅射方法、电镀方法或蒸发方法作为形成导电层的方法，并且选自Au、Ag、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr或Ba的一种元素、包含这些元素的合金或化合物可以用作导电层。而且，可以使用具有导电性的Si或Ge的化合物。导电层77到80用作天线。
经过上述步骤，完成了元件。
接着，通过SOG方法、小滴释放方法等形成第四绝缘薄膜68以覆盖用作天线的导电层77到80(参考图10)。经过该步骤，形成了具有薄膜集成电路的层11。
随后，粘附第一薄膜或树脂层12以覆盖具有多个薄膜集成电路的层11。然后，第二薄膜13粘附到第一薄膜或树脂层12(参考图10和图1A)上。接着，基板10被研磨和抛光(参考图11以及图1B和1C)。
接着，在一个表面上形成有第一绝缘薄膜9的基板10、具有多个薄膜集成电路的层11以及第一薄膜或树脂层12被切断装置17切断，以形成开口部分81(参考图11和图1D)。更具体而言，通过切割基板10、第一绝缘薄膜9、包括在具有多个薄膜集成电路的层11中的绝缘薄膜66到68以及第一薄膜或树脂层12，形成开口部分81。此时，包括在具有多个薄膜集成电路的层11中的元件不被切断。
经过上述切断步骤形成了多个薄膜集成电路18。而且，多个IC芯片19形成为在其一个表面上形成有第一绝缘薄膜9的基板10、薄膜集成电路18以及第一薄膜或树脂层12的叠层。
以和实施方式1中示出的相同的方法执行后续的步骤，此后描述其细节。
在形成多个IC芯片19之后，第二薄膜13被拉伸以形成IC芯片之间的间隙(参考图12A和2A)。接着，使用光照射第二薄膜13，用以减小IC芯片19的一个表面和第二薄膜13之间的粘附性。然后，IC芯片19从第二薄膜13分离，且IC芯片19的一个表面粘附到第一基底20(参考图12B、图2A和2B)。接着，IC芯片19的另一个表面粘附到第二基底22(参考图13、图2B和2C)。然后，第一基底20粘附到第二基底22的部分被切断装置26切断。因此，完成了被第一基底20和第二基底22密封的IC芯片19。
[实施方式5]
本实施方式中，描述了一种半导体装置的结构，其中在完成IC芯片之后，在另一基板上的形成天线电学连接到IC芯片。
图14A示出了本实施方式中的制造步骤中的半导体装置的剖面图。图14A中，提供n型薄膜晶体管62、p型薄膜晶体管63以及导电层71到73，形成第三绝缘薄膜67以覆盖在其一个表面上形成第一绝缘薄膜9的基板10上的布线，并提供通过在绝缘薄膜67中形成的接触孔与n型薄膜晶体管电62相连的布线90。直到这里，除了形成布线90，步骤与图10中的直到在绝缘薄膜67中形成接触孔时相同。这样，省略其描述。
接着，在绝缘薄膜67上涂敷粘合剂93以覆盖与n型薄膜晶体管62电连接的布线90，覆盖材料92通过粘合剂93与绝缘薄膜67粘附。(参考图14B)。
提前在覆盖材料92中形成天线91。本实施方式中，粘合剂93使用各向异性导电树脂，电连接天线91与布线90。
各向异性导电树脂是这样一种材料，其中导电材料散布在树脂中。作为树脂，有环氧树脂、聚氨酯树脂以及具有热固属性的丙烯酸树脂、聚乙烯树脂以及具有热塑属性的聚丙烯树脂以及硅氧烷树脂。作为导电材料，有塑料颗粒，例如聚苯乙烯；以及覆盖有Ni或Au的环氧树脂；金属颗粒，例如Ni、Au、Ag和焊料；微粒或纤维碳，或覆盖有Au的纤维Ni。优选地导电材料的尺寸根据天线91和布线90的间距决定。
通过使用各向异性导电树脂的加压接合，同时施加超声波或使用紫外照射硬化，使天线91和布线90电学相连。
注意本实施方式中，描述了使用各向异性树脂的粘合剂93使天线91与布线90电连接的实例；然而，本发明不限于这种结构。代替粘合剂93，可以使用各向异性导电薄膜，以便通过对各向异性导电薄膜执行加压接合，使天线91与布线90电连接。
[实施例1]
由本发明制造的薄膜集成电路对应于具有多个元件和用作天线的导电层的集成电路，或形成有多个元件并具有电极的集成电路，该电极与用作天线的介质连接。多个元件对应于薄膜晶体管、电容器、电阻器、二极管等。
包括在IC芯片(半导体装置、RF标签、无线标签、电子标签、无线处理器、无线存储器等)的薄膜集成电路210具有不通过接触通信数据的功能，且薄膜集成电路210包括组成各种电路的多个元件。例如，薄膜集成电路210具有电源电路211、时钟发生器电路212、数据解调/调制电路213、控制电路214、接口电路215、存储器216以及数据总线217。在组成结合了天线的IC芯片(RF标签、无线标签、电子标签、无线处理器、无线存储器等)的情况下，还包括天线21(有时称为天线圈)等(参考图15)。
电源电路211基于从天线218或外部天线91输入的交变电流信号，产生供给到每个电路的每个功率。时钟发生器电路212基于从天线218和天线91输入的交变电流信号，产生供给到每个电路的每个时钟。数据解调/调制电路213(包括解调电路和调制电路)具有解调/调制与读取器/写入器219通信的数据的功能。例如控制电路214对应于CPU(中央处理单元)、MPU(微处理器单元)等，并具有控制其它电路的功能。天线218具有接收/发射电磁波的功能。读取器/写入器219控制了与薄膜集成电路的通信、其控制以及与该控制相关的数据处理。
天线218或外部天线91具有将电磁波转换成交变电流信号的功能。通过数据解调/调制电路213对天线218和天线91进行负载调制。被天线218和天线91改变的交变电流信号被供给到电源电路211、时钟发生器电路212、数据解调/调制电路213等。
注意用薄膜集成电路形成的电路不限于上述结构，可以采用具有其它元件的结构，例如电源电压限制器电路或专用于加密/解密功能的硬件。
注意本实施例可以和实施方式1到5自由组合。
[实施例2]
根据本发明制造的包括薄膜集成电路IC芯片(RF标签、无线标签、电子标签、无线处理器、无线存储器等)296的应用范围很广。例如，IC芯片296可以用于纸币、硬币、价值证明书、无记名债券、证书(驾驶证、居住证等，见图16A)、包装容器(包装纸、瓶等，见图16B)、记录介质(DVD软件，录像带等，见图16C)，交通工具(自行车等，见图16D)，个人物品(包、眼镜等，见图16E)、食品、衣服、日用商品、电子设备等。电子设备是液晶显示装置、EL显示装置、电视设备(也简单地称为TV、TV接收机或电视接收机)、移动电话等。
通过粘贴薄膜集成电路和包括薄膜集成电路的IC芯片(RF标签、无线标签、电子标签、无线处理器、无线存储器等)到物体的表面或使它们嵌入到物体内，使它们固定于物体。例如，如果物体是书，通过使它们嵌入纸张而固定到书中，如果物体是有机树脂制成的包装，通过嵌入它们到有机树脂而固定它们到包装中。通过在纸币、硬币、价值证明书、无记名债券、认证书等中提供薄膜集成电路和包括薄膜集成电路的IC芯片(RF标签、无线标签、电子标签、无线处理器、无线存储器等)，可以防止它们的伪造。而且，当在包装容器、记录介质、个人物品、食品、衣服、日用商品以及电子设备等中提供薄膜集成电路或包括该薄膜集成电路的IC芯片(RF标签、无线标签、电子标签、无线处理器、无线存储器等)时，检查系统(商店中的一种系统)等可以更有效。此外，当在交通工具中提供该薄膜集成电路或包含该薄膜集成电路的IC芯片(RF标签、无线标签、电子标签、无线处理器、无线存储器等)时，可用防止伪造和偷窃。
而且，通过将包括薄膜集成电路的IC芯片(RF标签、无线标签、电子标签、无线处理器、无线存储器等)应用到物品的管理系统和循环系统，该系统可以变得更成熟。例如给出一个实例，其中在包括显示部分294的便携式终端的一个侧面提供读取器/写入器295，且在物体297的侧面提供包括薄膜集成电路的IC芯片(RF标签、无线标签、电子标签、无线处理器、无线存储器等)296(参考图17A)。该系统中，当包括薄膜集成电路的IC芯片(RF标签、无线标签、电子标签、无线处理器、无线存储器等)保持在读取器/写入器之上时，显示部分294显示物体297的信息，例如材料、产地、循环过程历史记录等。作为另一个实例，在传送带旁提过读取器/写入器295(参考图17B)。这种情况下，容易检查物体297。
本实施例可以和实施方式1到5以及实施例1自由结合。
[实施例3]
很多情况下，IC芯片在第一薄膜或树脂层与第二薄膜之间仅具有薄膜集成电路。然而，根据本发明，在第一薄膜或树脂层和第二薄膜之间提供基板和薄膜集成电路。这种特性能够防止有害气体、水或杂质元素的侵入。因此，可以提供薄膜集成电路恶化和损耗得到抑止且可靠性得到提高的IC芯片。
包括在本发明的IC芯片中的基板优选地具有小于或等于50μm的厚度，更优选地厚度为1～20μm，更优选地为1～5μm。通过执行研磨步骤和抛光步骤减薄基板获得上述厚度，可以提供具有柔性的IC芯片。
第一薄膜或树脂层12、第二薄膜13、第一带基20、第二带基22、薄膜33、第一带40和第二带41对应于一种材料，例如聚丙烯、聚酯、乙烯、聚氟乙烯、氯乙烯、乙烯醋酸乙烯共聚物(ethylene vinylacetate)、氨基甲酸乙酯(urethane)或聚对苯二甲酸乙二醇酯(polyethylene terephthalate)、纤维材料制成的纸等。这些薄膜、基底和带的表面可涂敷有二氧化硅(硅石)或氧化铝(矾土)。因为该涂敷，既便在高温和高湿环境仍能保持防水属性。而且，薄膜、基底和带以及粘合剂之间的表面或界面可以涂敷有诸如氧化铟锡这样的导电材料。因为涂敷的材料防止了静电电荷，可以保护薄膜集成电路不受静电损害。作为提供类似效应的方法，碳黑或表面活性剂添加到薄膜材料也是有效的。而且，表面可以涂敷有主要包含碳(例如类金刚石碳薄膜)的薄膜。通过这种涂敷，可以增强强度，并可以抑止薄膜集成电路的损坏。表面可以具有粘性平面，其上涂敷有粘合剂，例如热塑树脂、紫外固化树脂或环氧树脂粘合剂。第一薄膜或树脂层12、第二薄膜13、第一基底20、第二基底22、薄膜33、第一带40和第二带41中每个都可以具有透光属性。所有第一薄膜或树脂层12、第二薄膜13、薄膜33、第一基底20、第二基底22、第一带40和第二带41由相同的材料形成。因此，基底和带对应于薄膜。
本发明包括通过抛光装置16抛光基板10的研磨的表面的步骤(参考图1C)。抛光的基板10的厚度没有特殊限制；然而优选地，其厚度小于或等于50μm，更优选地为1～20μm，更为优选地为1～5μm。考虑被抛光IC芯片的强度、抛光步骤所需的时间、切割步骤所需的时间以及IC芯片的应用等，适当确定抛光的基板10的厚度。
例如，在通过缩短抛光步骤的时间改善生产率的情况，抛光的基板10的厚度优选地设置成大约为50μm。在粘附或嵌入IC芯片到薄的物体的情况下，抛光的基板10的厚度优选地设置成1～20μm，更优选地为1～5μm。在通过缩短切割步骤的时间改善生产率的情况下，抛光的基板10的厚度优选地设置成大约为1～20μm，更优选地为1～5μm。
本发明包括在基板的一个表面上形成薄膜集成电路的步骤。然而，根据IC芯片的应用，薄膜集成电路的结构不同。例如，当制造用于发送和接收电磁波的IC芯片时，形成多个元件(薄膜晶体管、电容器、电阻器等)和用作天线的导电层作为薄膜集成电路。而且，当制造用于存储数据的IC芯片时，形成存储元件和用于控制存储元件的多个元件(薄膜晶体管、电容器、电阻器等)作为薄膜集成电路。当制造用于控制电路或产生信号的IC芯片(例如CPU、信号发生器电路等)时，形成多个元件(薄膜晶体管、电容器、电阻器等)作为薄膜集成电路。
注意本实施例可以和实施方式1到5以及实施例1和2自由结合。
[实施例4]
参考图18，本实施例将描述一种管理系统，其用于充满流体的容器从制造商到代理商等的配给。
图18中示出的充满流体的容器的管理系统包括供给器501和充满流体的容器502。供给器501设有：用于从容器引进流体的引流管503、用于向外部供应流体的供应喷嘴504、用于控制从引流管到供应喷嘴引入的流体的运动的第一阀门505、控制从第一阀门到供应喷嘴的流体的流动的第二阀门506、读取存储在IC芯片中的信息的读取器/写入器507以及基于读取器/写入器发送的信号控制第一阀门的控制部分508。
容器502设有如上实施方式或实施例示出的IC芯片509。IC芯片509中，填充容器502的流体的信息(例如生产日期、制造商以及材料)被存储。该信息在制造商中的管理中511管理。IC芯片509可以配备有电池。通过提供电池，IC芯片可以自动发送信息到读取器/写入器。而且，IC芯片509可以具有检测部分。在检测部分中检测到的关于流体的信息可以通过读取器/写入器和接口发送到制造商的管理中心。
容器502由金属、塑料、陶瓷等形成。
作为填充容器502的流体的典型实例，可以给出：液体，例如可以饮用的水、温泉水或日常生活用水；气体，例如丙烷气体、天然气、氢气、氧气或氮气；或凝胶状流体，例如胶水、冰淇淋、或汤。注意当容器502填充以丙烷气体、天然气、氢气、氧气或氮气时，优选地使用不锈钢圆柱体作为容器502。
当容器502与供给器501相连时，供给器501的读取器/写入器507读取存储在容器502的IC芯片509中的信息。接着，由读取器/写入器507读取的信息通过接口512发送到制造商的管理中心511。接口512向外部发送存储在IC芯片中的信息，并用作从管理中心511接收信号的终端信息发送/接收装置。英特网、电话线等可以用作接口512。
从接口512发送的流体的信息被发送到制造商的管理中心511的服务器513。流体的信息，特别是使用日期、截止日期、制造商以及材料，在管理中心的服务器513处判定。在IC芯片509设有检测部分的情况下，除了上述流体的信息，可接收流体的各种信息，如新鲜度、温度等等。这里，基于容器的出货单514以及所使用容器的清单515，通过判定容器502和供给器501的选择的一致性，以及使用日期、截止日期以及流体的制造商，来判定是否提供流体。在制造商的管理中心511中，容器的出货单514和使用的容器的清单515保存在服务器513中。
接着，是否供给流体的判定结果从管理中心511发送到供给器501。从管理中心的发送的结果被供给器501的读取器/写入器507接收。如果供给流体，发送一个信号到供给器的控制部分508，且第一阀门505打开。当管理员打开第二阀门506时，流体可以通过供给喷嘴供应到外部。优选地第一阀门505是可自动控制的，且第一阀门505可使用电磁阀门形成。优选地第二阀门506由手动控制或可自动控制，且第二阀门506可以由手动阀门或自动阀门形成。如果第二阀门506可自动控制，阀门的打开和关闭使用一个电磁阀门控制，该电磁阀门与由管理员操作的开关相连。
通过使用这种系统，制造商可以计算出代理商处流体的消费量。这样，可以自动执行充满流体的容器的出货管理，这简化了在制造商和代理商那里出货或接收订单的步骤。
因为第一阀门505的打开和关闭由存储在IC芯片509中的信息控制，可以自动控制流体的供给。因此，可以防止流体超过使用日期和截止日期，防止由于处于恶劣保持状态已经恶化的流体等提供给购买者。
而且，基于存储在IC芯片509中的信息，可以区别一个公司制造的容器502和填充容器502的流体和其它公司制造的容器和流体中。因此可以防止由其它公司制造的相同种类的流体通过一个公司制造的供给器供给。
在本实施例中通过使用本发明制造的IC芯片，可以防止有害气体、水和杂质元素的侵入。因此，可以提供薄膜集成电路的恶化和损坏得到抑致且可靠度得到提高的IC芯片。注意本实施例可以和实施方式1到5以及实施例1到3自由组合。
本发明基于2005年5月31提交到日本专利局的日本优先权申请No.2005-158376，此处引用其全部内容作为参考。

Claims (30)

1.一种半导体装置的制造方法，包括以下步骤：
在硅基板的第一表面上形成第一绝缘膜；
在该第一绝缘膜上形成包括薄膜晶体管的层；
在该层上形成薄膜；
在形成该薄膜之后，研磨硅基板的第二表面；以及
在研磨之后，抛光硅基板的第二表面。
2.根据权利要求1的半导体装置的制造方法，还包括在形成所述薄膜之前，在所述层上形成树脂层的步骤。
3.根据权利要求1的半导体装置的制造方法，其中研磨之后硅基板的厚度小于或等于100μm。
4.根据权利要求1的半导体装置的制造方法，其中抛光之后硅基板的厚度不小于1μm且不大于20μm。
5.根据权利要求1的半导体装置的制造方法，其中硅基板是多晶硅基板。
6.根据权利要求1的半导体装置的制造方法，其中硅基板是单晶硅基板。
7.一种半导体装置的制造方法，包括以下步骤：
在硅基板的第一表面上形成第一绝缘膜；
在该第一绝缘膜上形成包括多个薄膜晶体管的层；
在该层上形成薄膜；
在形成该薄膜之后，研磨硅基板的第二表面；
在研磨之后，抛光硅基板的第二表面；
切断硅基板、第一绝缘膜和所述层；
切割之后，拉伸所述薄膜；
拉伸之后，将树脂层与所述薄膜分离；
拉伸之后，将硅基板的第二表面粘附到第一基底；以及
分离所述薄膜之后，将所述层粘附到第二基底，
其中每个被分离的层包括所述多个薄膜晶体管中的至少一个。
8.根据权利要求7的半导体装置的制造方法，其中研磨之后硅基板的厚度小于或等于100μm。
9.根据权利要求7的半导体装置的制造方法，其中抛光之后硅基板的厚度不小于1μm且不大于20μm。
10.根据权利要求7的半导体装置的制造方法，其中硅基板是多晶硅基板。
11.根据权利要求7的半导体装置的制造方法，其中硅基板是单晶硅基板。
12.根据权利要求7的半导体装置的制造方法，其中在切断硅基板、第一绝缘膜和所述层的步骤中不切割所述薄膜。
13.根据权利要求7的半导体装置的制造方法，其中切断硅基板、第一绝缘膜和所述层的步骤在抛光硅基板的第二表面的步骤之后。
14.根据权利要求7的半导体装置的制造方法，其中将硅基板的第二表面粘附到第一基底的步骤在将树脂层与所述薄膜分离的步骤之后。
15.根据权利要求7的半导体装置的制造方法，还包括在分离前使用光照射所述薄膜的步骤。
16.根据权利要求7的半导体装置的制造方法，其中在将硅基板的第二表面粘附到第一基底的步骤中，加热硅基板。
17.一种半导体装置的制造方法，包括以下步骤：
在硅基板的第一表面上形成第一绝缘膜；
在该第一绝缘膜上形成包括薄膜晶体管的层；
在该层上形成薄膜；以及
在形成该薄膜之后，从第二表面减薄硅基板，
其中硅基板的厚度不小于1μm且不大于20μm。
18.根据权利要求1的半导体装置的制造方法，还包括在形成薄膜之前，在所述层上形成树脂层的步骤。
19.根据权利要求1的半导体装置的制造方法，其中硅基板是多晶硅基板。
20.根据权利要求1的半导体装置的制造方法，其中硅基板是单晶硅基板。
21.一种半导体装置，包括：
硅基板；
硅基板上的绝缘膜；以及
该绝缘膜上的包括薄膜晶体管的层；
其中硅基板的厚度不小于1μm且不大于20μm。
22.根据权利要求1的半导体装置，还包括所述层上的树脂层。
23.根据权利要求1的半导体装置，其中硅基板是多晶硅基板。
24.根据权利要求1的半导体装置，其中硅基板是单晶硅基板。
25.根据权利要求1的半导体装置，其中半导体装置是IC芯片。
26.一种半导体装置，包括：
第一基底；
第一基底上的硅基板；
该硅基板上的绝缘膜；
该绝缘膜上的包括薄膜晶体管的层；以及
该层上的第二基底，
其中第一基底与第二基底接触，且
其中硅基板的厚度不小于1μm且不大于20μm。
27.根据权利要求1的半导体装置，还包括第二基底下的所述层上的树脂层。
28.根据权利要求1的半导体装置，其中硅基板是多晶硅基板。
29.根据权利要求1的半导体装置，其中硅基板是单晶硅基板。
30.根据权利要求1的半导体装置，其中半导体装置是IC芯片。
CN2006100886249A 2005-05-31 2006-05-31 半导体装置的制造方法 Expired - Fee Related CN1873950B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005158376 2005-05-31
JP2005158376 2005-05-31
JP2005-158376 2005-05-31

Publications (2)

Publication Number Publication Date
CN1873950A true CN1873950A (zh) 2006-12-06
CN1873950B CN1873950B (zh) 2010-06-23

Family

ID=37464027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100886249A Expired - Fee Related CN1873950B (zh) 2005-05-31 2006-05-31 半导体装置的制造方法

Country Status (2)

Country Link
US (2) US7456104B2 (zh)
CN (1) CN1873950B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893033B (zh) * 2005-06-30 2012-09-05 株式会社半导体能源研究所 制造半导体器件的方法
CN105247692A (zh) * 2013-03-29 2016-01-13 索泰克公司 多转移组件处理
CN109790064A (zh) * 2016-11-16 2019-05-21 日本电气硝子株式会社 玻璃基板的制造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI235407B (en) * 2004-05-10 2005-07-01 Mosel Vitelic Inc Wafer and the manufacturing and reclaiming method therefor
CN101916763B (zh) * 2005-09-30 2012-11-14 株式会社半导体能源研究所 半导体器件的制造方法
US20080216885A1 (en) 2007-03-06 2008-09-11 Sergey Frolov Spectrally adaptive multijunction photovoltaic thin film device and method of producing same
EP1976019B1 (en) * 2007-03-29 2011-06-15 Korea Advanced Institute of Science and Technology Thin film transistor including titanium oxides as active layer and method of manufacturing the same
US9059247B2 (en) * 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
US20090188105A1 (en) * 2008-01-28 2009-07-30 Ming-Chin Chien Slim battery packaging method
US20090215215A1 (en) * 2008-02-21 2009-08-27 Sunlight Photonics Inc. Method and apparatus for manufacturing multi-layered electro-optic devices
US20090211622A1 (en) * 2008-02-21 2009-08-27 Sunlight Photonics Inc. Multi-layered electro-optic devices
US10211353B2 (en) * 2008-04-14 2019-02-19 Sunlight Photonics Inc. Aligned bifacial solar modules
US7723240B2 (en) * 2008-05-15 2010-05-25 Macronix International Co., Ltd. Methods of low temperature oxidation
US9429983B1 (en) 2013-09-12 2016-08-30 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US8675371B2 (en) * 2009-08-07 2014-03-18 Advanced Processor Architectures, Llc Distributed computing
US9645603B1 (en) 2013-09-12 2017-05-09 Advanced Processor Architectures, Llc System clock distribution in a distributed computing environment
US11042211B2 (en) 2009-08-07 2021-06-22 Advanced Processor Architectures, Llc Serially connected computing nodes in a distributed computing system
US20110086444A1 (en) * 2009-10-14 2011-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Process for producing substrates free of patterns using an alpha stepper to ensure results
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
US8960657B2 (en) 2011-10-05 2015-02-24 Sunedison, Inc. Systems and methods for connecting an ingot to a wire saw
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
JP6406956B2 (ja) * 2014-09-25 2018-10-17 株式会社ディスコ 切削装置
CN104867812A (zh) * 2015-03-27 2015-08-26 京东方科技集团股份有限公司 多晶硅薄膜和半导体器件的制备方法、显示基板及装置
WO2017028418A1 (zh) * 2015-08-18 2017-02-23 江苏诚睿达光电有限公司 一种基于滚压式的热塑性树脂光转换体贴合封装led的装备系统
US10326040B1 (en) * 2018-02-22 2019-06-18 Facebook Technologies, Llc Washable mold for conformable layer formation on semiconductor devices
US10991621B2 (en) * 2019-08-05 2021-04-27 Texas Instruments Incorporated Semiconductor die singulation
US11599230B2 (en) * 2019-10-01 2023-03-07 Sekisui Polymatech Co., Ltd. Touch sensor, electronic device, and method of producing touch sensor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387299A (ja) 1989-08-31 1991-04-12 Sharp Corp Ｉｃカード
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
JP3182893B2 (ja) * 1992-07-10 2001-07-03 ソニー株式会社 薄膜トランジスタの製造方法
JP3512496B2 (ja) * 1994-11-25 2004-03-29 株式会社半導体エネルギー研究所 Ｓｏｉ型半導体集積回路の作製方法
JP4042182B2 (ja) 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
JP3482856B2 (ja) 1998-01-26 2004-01-06 株式会社日立製作所 液晶表示装置およびその製造方法
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
US6720577B2 (en) * 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
SG143972A1 (en) * 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP5121103B2 (ja) 2000-09-14 2013-01-16 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法及び電気器具
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
JP2004094492A (ja) 2002-08-30 2004-03-25 Konica Minolta Holdings Inc Ｉｃカード
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4566578B2 (ja) 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP2005322858A (ja) * 2004-05-11 2005-11-17 Shinko Electric Ind Co Ltd 半導体装置の製造方法
CN101006588B (zh) * 2004-08-31 2010-07-28 株式会社半导体能源研究所 半导体装置的生产方法
GB2423634A (en) * 2005-02-25 2006-08-30 Seiko Epson Corp A patterning method for manufacturing high resolution structures
US8822272B2 (en) * 2005-03-28 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
US7651932B2 (en) * 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893033B (zh) * 2005-06-30 2012-09-05 株式会社半导体能源研究所 制造半导体器件的方法
CN105247692A (zh) * 2013-03-29 2016-01-13 索泰克公司 多转移组件处理
CN105247692B (zh) * 2013-03-29 2017-07-14 索泰克公司 多转移组件处理
CN109790064A (zh) * 2016-11-16 2019-05-21 日本电气硝子株式会社 玻璃基板的制造方法

Also Published As

Publication number Publication date
US20060270236A1 (en) 2006-11-30
US7456104B2 (en) 2008-11-25
US7728383B2 (en) 2010-06-01
CN1873950B (zh) 2010-06-23
US20090057680A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
CN1873950A (zh) 半导体装置及其制造方法
US7972910B2 (en) Manufacturing method of integrated circuit device including thin film transistor
CN1893023A (zh) 半导体器件的制造方法
CN1808689A (zh) 半导体器件制作方法
CN1925109A (zh) 半导体器件的制造方法
CN1905146A (zh) 半导体器件的制造方法
CN1881569A (zh) 集成电路器件及制造集成电路器件的方法
CN101064348A (zh) 半导体器件及半导体器件的制造方法
CN1894803A (zh) 半导体器件及其制造方法
CN1922727A (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
CN1655186A (zh) 半导体器件
CN1934707A (zh) 制造集成电路的方法
CN1894796A (zh) 薄膜集成电路器件的制造方法,非接触薄膜集成电路器件及其制造方法,以及包含非接触薄膜集成电路器件的id标签和硬币
CN1947132A (zh) 产品管理系统
CN1832169A (zh) 无线芯片以及具有该无线芯片的电子设备
CN1959962A (zh) 半导体器件的制造方法
CN1874060A (zh) 天线制造方法和半导体装置制造方法
CN1753166A (zh) 半导体器件及其制造方法和电器
CN1976011A (zh) 半导体装置的制造方法
CN1734750A (zh) 制造薄膜集成电路和元件衬底的方法
CN1993829A (zh) 层压系统
CN1716575A (zh) 半导体器件的制造方法
CN1914735A (zh) 薄膜集成电路的制造方法和元件基片
CN1893003A (zh) 布线衬底以及半导体装置的制造方法
CN1832179A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20180531

CF01 Termination of patent right due to non-payment of annual fee