CN1879221A - 具有改进的非本征基极区的双极结晶体管以及制造方法 - Google Patents
具有改进的非本征基极区的双极结晶体管以及制造方法 Download PDFInfo
- Publication number
- CN1879221A CN1879221A CNA200480033204XA CN200480033204A CN1879221A CN 1879221 A CN1879221 A CN 1879221A CN A200480033204X A CNA200480033204X A CN A200480033204XA CN 200480033204 A CN200480033204 A CN 200480033204A CN 1879221 A CN1879221 A CN 1879221A
- Authority
- CN
- China
- Prior art keywords
- epitaxial loayer
- definition
- emitter
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 27
- 229910045601 alloy Inorganic materials 0.000 claims description 19
- 239000000956 alloy Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 8
- 238000009413 insulation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000035755 proliferation Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 229910000521 B alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009411 base construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
描述了双极型晶体管及其制造。通过在第一外延层(23)上生长更重掺杂的第二外延层来形成非本征基极区(40)。所述第二层在上覆的多晶硅发射极基座(28)下延伸并与其绝缘。
Description
发明领域
本发明涉及双极结晶体管领域。
背景技术
在双极型晶体管特别是高性能双极结晶体管的设计和制造中，基极区的设计和制造对晶体管的性能尤为关键。
通常，提高的性能是通过减小本征基极宽度来实现的。然而，这必然会增加本征和联接基极电阻(intrinsic and link base resistance)。若本征基极电阻通过在该区中包括附加的掺杂物来减小，那么本征基极的宽度增加，而性能相应降低。因此，只对本征基极区进行改变通常难以提高性能。
提高的性能还可以通过减小非本征基极区的电阻来获得。典型地，非本征基极区是通过离子注入热激活的掺杂物而形成的。这种方法呈现其自身的问题，包括不期望的横向扩散以及对高温处理的需求。与现有技术中的非本征基极区的离子注入相关联的问题将结合图1进行讨论。
附图说明
图1为现有技术中的双极结晶体管的正面剖视图。
图2示出具有间隔开的绝缘区的单晶硅衬底的正面剖视图。
图3示出在生长外延层之后，图2中的衬底。
图4示出在外延层的图形化以及上覆的(overlying)氧化物层的形成和图形化之后，图3中的衬底。
图5示出在沉积多晶硅层和硬掩模层之后，图4中的衬底。
图6示出形成发射极基座以及在外延层中形成发射极区之后，图5中的衬底。
图7示出在形成其他氧化物层之后，图6中的衬底。
图8示出在发射极基座周围形成隔离件(spacer)之后，图7中的衬底。
图9示出在蚀刻外延层(包括隔离件的底切(undercutting))之后，图8中的衬底。
图10示出在生长另一层外延层之后，图9中的衬底。
具体实施方式
在下面的描述中，描述了一种用于制造双极型晶体管的方法以及它的结构。下面的描述还提供了大量具体细节，例如具体掺杂水平，以提供对本发明的透彻理解。本领域技术人员将会清楚，在没有这些具体细节的情况下也可以实现本发明。在其他实例中，没有详细描述在半导体集成电路制造中使用的公知工艺，以免不必要地模糊了对本发明的描述。此外，在下面的描述中，描述了NPN型晶体管的形成和结构。本领域技术人员将会清楚，这些描述也适用于PNP型晶体管的形成。
在描述本发明的实施方案之前，将结合图1描述与现有技术中的双极型晶体管相关的一些问题。
在图1中，NPN晶体管的集电极形成于衬底10中。该衬底包括掺杂有N型掺杂物的单晶硅衬底。晶体管形成于衬底10中的两个绝缘区16之间。
在图1的晶体管的形成过程中，衬底10上生长外延层。该层可以为硅-锗层。然后，在该层中形成晶体管的基极区和发射极区。晶体管的基极区包括本征基极区13，联结基极区(link base region)14以及非本征基极区15。
发射极区12的生成是这样实现的，即通过在氧化物层17中定义一个开口，形成掺杂的多晶硅发射极基座11以及从基座驱使(driving)掺杂物以生成发射极区12。
在形成发射极后，例如硼的物质以与隔离件18对齐的方式被离子注入，以减小非本征基极区15的电阻。
有许多与这种离子注入相关联的问题。首先，注入的掺杂物不能充分地被激活。其次，由于离子注入给本征基极区带来了一些损害，从而限制了高质量本征基极区13的形成。第三，需要在尺寸(dimension)中包括余量(margin)以提供临界尺寸和配准(registration)。这一点增加非本征基极的长度及晶体管的整体尺寸(overall size)。较大的尺寸增加基极和集电极电阻，以及基极-集电极和集电极到衬底的电容。因此，性能降低，尤其是降低了最大振荡频率Fmax。最后，由于需要相对高的温度来激活掺杂物，从而增添了严格的热限制。不可避免的横向扩散减小了重(heavily)掺杂非本征基极区15的横向陡峭度(abruptness)，由此，即使处于相对高的掺杂水平，也会使电阻增加。
正如将会看到的那样，本发明减小了非本征和联结基极区的关键点(key points)的电阻，从而增加了Fmax和整体噪声性能而不影响器件的截止频率(Ft)。
对于本发明的一个实施方案的晶体管，其最初的制造以类似于现有技术的方式开始。首先，一对间隔开的绝缘区22被制造在单晶硅衬底20中，如图2所示。绝缘区22可以为氧化物填充的槽(trench)。描述的实施方案中，衬底20掺杂有N型掺杂物以定义晶体管的集电极区。
接下来，如图3所示，在衬底20上生长一个外延层23。在一个实施方案中，生长的普通外延层厚度大约为1,000埃()。层23掺杂有例如硼。层23中的掺杂物分布在该层下部的区域中提供较多的掺杂物而在上部的区域中提供较少的掺杂物。该分布中的P型掺杂物可以具有例如大约1018-1019原子cm-3的掺杂水平，作为其峰值掺杂水平。在一个实施方案中，单晶层23包括硅-锗。
现在，如图4所示，对层23进行图形化以形成外延层23，所述外延层23覆盖的区域局限于单个晶体管。(用于辨识层的数字同样也用于指示在蚀刻或图形化之后留下的那个层的一部分。这样，数字“23”被用来指示蚀刻前的层以及蚀刻后留下的所述层的部分。)图4的剖视图只示出了层23的一维。可以意识到的是，层23和其他层还可以在第二维上被图形化。
在蚀刻层23之后，在衬底上沉积氧化物层25，所述氧化物层25可以是化学气相沉积(CVD)的二氧化硅层。氧化物层25被图形化以形成开口26，所述开口26使得在层23中制造发射极区能够进行。举例来说，开口26可以为1,000宽。
现在将例如厚度为1,700至2,000多晶硅层28沉积在图4的结构上，如图5所示。多晶硅层28在沉积时掺杂例如砷的N型掺杂物，或者在沉积之后通过离子注入掺杂N型掺杂物。用于形成硬掩模的层29随后沉积在层28上。例如氮化硅的材料可以被用来构成层29。层29被图形化为掩膜，以用于定义图6中的基座28。另外，将下面的氧化物层25图形化，从而使得基座可以被设置在如图6所示的氧化物区25之上。
掺杂物从基座28被驱使进入外延层23，以定义图6中的N型发射极区30。使用的是普通的热工艺。典型地，在发射极区形成后，保留在层28中的本征基极区宽度在700至800。
接下来，另一氧化物层，例如还是CVD的二氧化硅层32被沉积在图6中的结构上，如图7所示。然后，使用普通的各向异性刻蚀，例如采用干法等离子蚀刻工艺对层32进行蚀刻。通过该蚀刻操作保留了垂直地设置于基座28侧面上的隔离件32。这样，如在图8中的最佳显示，基座结构包括发射极基座28、侧壁隔离件32以及在下面的(underlying)层25，所述层25为发射极定义了开口。
现在，以与间隔32对齐的方式，采用各向同性蚀刻对外延层23进行蚀刻。这也可以是等离子蚀刻工艺。使用了可以区别氧化物和硅的蚀刻剂。这导致外延层23变薄，如图9中的尺寸35所示，并且导致间隔32的底切，如图9中的底切36所示。请注意在该蚀刻操作中，硬掩模22保护多晶硅基座28。还请注意，设置在基座28下的氧化物区25防止在基座和层23之间形成寄生通路。虽然底切36被显示出具有垂直表面，它可以稍微弯曲，其中在较上面的部分的底切更多。可调整蚀刻化学方法以使所述底切尽可能保持垂直。
虽然在图8和图9中，描述了两个独立的蚀刻工艺，一个用于形成隔离件32而另一个用于蚀刻外延层23，但是，这些可以被组合在单个蚀刻腔内。例如，在对氧化物层32进行蚀刻后，可以改变流至蚀刻腔的气体，以使层23的硅可以被蚀刻。
如图10所示，现在，在层23上生长第二外延层40。这可以通过选择形成外延层或者非选择形成并且图形化第二外延层来实现。在一个实施方案中，层40为以层23为籽晶源(seeded from)的单晶硅-锗层。
层40为NPN型晶体管的非本征基极区。层40被非常重地掺杂了例如硼的P型掺杂物。例如，在原位(in situ)掺杂可以发生在接近硅-锗中的掺杂物饱和水平。可以使用达到1020-1021原子cm-3或者更高水平的掺杂。可以通过离子注入将掺杂物引入层40。如果必要，可以使层40应变，以增加掺杂物的掺入(incorporation)并且增强掺杂物的迁移率(mobility)。请注意层40也延伸进入联结基极区。
重要地，从图10可注意到，这样形成的非本征基极区本身与发射极多晶硅区30自对齐(self-aligned)。与现有技术不同，在非本征基极没有可能接近发射极区的横向扩散。区25在层40与基座28的发射极多晶硅之间提供绝缘。还请注意，在与层23接合处，层40具有相对垂直的侧面和平坦的底部。因此，存在掺杂水平的突变。
通过上述自对齐工艺使非本征基极区减少了约30％的长度并且使整个晶体管尺寸减少了20％。通过控制图9中的横向底切36、层40的热循环和生长条件，降低了联结基极区的长度并且增加了在原始层23上的层40的高度。所有这些变化导致了基极电阻的额外减小。
这样，描述了一种改进的双极型晶体管，其中非本征基极为独立形成的外延层。
Claims (22)
1.一种用于制造双极型晶体管的方法，包括：
在第一外延层中形成发射极区；
采用发射极基座结构作为掩模件来蚀刻所述第一外延层；
在所述第一外延层上生长第二外延层。
2.如权利要求1定义的方法，其中所述蚀刻操作包括各向同性刻蚀，从而底切所述发射极基座结构。
3.如权利要求2定义的方法，其中第二外延层相比所述第一外延层被更重地掺杂。
4.如权利要求1定义的方法，包括：
在氧化物层上形成多晶硅层，所述氧化物层具有暴露所述发射极区的开口；
从所述多晶硅层定义发射极基座；以及
在所述发射极基座上形成氧化物侧壁隔离件。
5.如权利要求4定义的方法，其中所述第一外延层为硅-锗层。
6.如权利要求5定义的方法，其中所述第二外延层为硅-锗层。
7.一种用于制造双极型晶体管的方法，包括：
在集电极区上形成第一外延层；
在所述第一外延层中形成发射极区以及在所述第一外延层上形成发射极基座；
在所述第一外延层上的发射极基座上形成侧壁隔离件；
蚀刻所述第一外延层，包括底切所述侧壁隔离件；以及
在所述第一外延层上生长第二外延层。
8.如权利要求7定义的方法，其中所述第一和第二外延层掺杂有第一导电类型的掺杂物。
9.如权利要求8定义的方法，其中，采用所述第一导电类型的掺杂物，所述第二外延层相比所述第一外延层被更重地掺杂。
10.如权利要求9定义的方法，其中所述第二外延层生长至高于所述第一外延层的上部高度的高度。
11.如权利要求9定义的方法，其中所述第一和第二外延层包括硅-锗。
12.如权利要求7定义的方法，其中所述发射极基座由多晶硅层形成，所述多晶硅层掺杂有第二导电类型的掺杂物。
13.如权利要求12定义的方法，其中所述发射极区和发射极基座的所述形成操作包括：
在所述第一外延层上形成氧化物层；
在所述氧化物层中为所述发射极区定义开口；
在所述氧化物层上形成所述多晶硅层；以及
从所述多晶硅层驱使所述第二导电类型的掺杂物进入所述第一外延层，以定义所述发射极区。
14.如权利要求7定义的方法，其中所述蚀刻操作包括使用各向同性蚀刻剂。
15.如权利要求7定义的方法，其中所述第一外延层包括所述晶体管的所述本征基极区和至少部分所述联结基极区。
16.如权利要求15定义的方法，其中所述第二外延层包括所述晶体管的所述非本征基极区。
17.一种双极型晶体管，包括：
单晶非本征基极区，所述单晶非本征基极区具有与单晶联结基极区相邻的相对垂直的侧壁，所述非本征基极区相比所述相邻的联结基极区被更重地掺杂。
18.如权利要求17的晶体管，其中所述非本征基极区被掺杂的水平是所述相邻联结基极区的掺杂水平的10倍或更高。
19.如权利要求17的晶体管，包括发射极基座结构，所述发射极基座结构包括发射极基座、在所述基座侧面上的侧壁隔离件以及位于所述基座下面的氧化物区，所述氧化物区具有与所述晶体管的发射极区相通的开口，其中所述非本征基极区在所述隔离件下延伸。
20.如权利要求17定义的晶体管，其中所述单晶非本征基极区设置在下面的单晶层之上，所述单晶层具有所述晶体管的所述联结基极区和本征基极区。
21.如权利要求20定义的晶体管，其中所述单晶非本征基极区被掺杂的水平是在所述相邻联结基极区中的掺杂水平的10倍或更高。
22.如权利要求21定义的晶体管，其中所述非本征基极区和下面的单晶层为硅-锗。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/715,971 | 2003-11-17 | ||
| US10/715,971 US7005359B2 (en) | 2003-11-17 | 2003-11-17 | Bipolar junction transistor with improved extrinsic base region and method of fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1879221A true CN1879221A (zh) | 2006-12-13 |
Family
ID=34574324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200480033204XA Pending CN1879221A (zh) | 2003-11-17 | 2004-11-10 | 具有改进的非本征基极区的双极结晶体管以及制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7005359B2 (zh) |
| JP (1) | JP4949033B2 (zh) |
| KR (1) | KR100850047B1 (zh) |
| CN (1) | CN1879221A (zh) |
| DE (1) | DE112004002137B4 (zh) |
| TW (1) | TWI289928B (zh) |
| WO (1) | WO2005050742A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407442C (zh) * | 2004-09-01 | 2008-07-30 | 国际商业机器公司 | 双极型器件 |
| CN102456551A (zh) * | 2010-10-21 | 2012-05-16 | 上海华虹Nec电子有限公司 | 外延生长方法 |
| CN104205336A (zh) * | 2012-03-23 | 2014-12-10 | 德克萨斯仪器股份有限公司 | 具有浅层向外扩散p+发射极区的锗化硅异质结双极晶体管 |
| CN105321995A (zh) * | 2014-06-04 | 2016-02-10 | 英飞凌科技德累斯顿有限责任公司 | 双极晶体管结构和制造双极晶体管结构的方法 |
| CN107546264A (zh) * | 2016-06-29 | 2018-01-05 | 格罗方德半导体公司 | 具有应力分量的异质接面双极晶体管 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262484B2 (en) * | 2005-05-09 | 2007-08-28 | International Business Machines Corporation | Structure and method for performance improvement in vertical bipolar transistors |
| US20070069295A1 (en) * | 2005-09-28 | 2007-03-29 | Kerr Daniel C | Process to integrate fabrication of bipolar devices into a CMOS process flow |
| US7446009B2 (en) * | 2005-11-11 | 2008-11-04 | Sanyo Electric Co., Ltd. | Manufacturing method for semiconductor device |
| JP2007250903A (ja) * | 2006-03-16 | 2007-09-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US7772060B2 (en) * | 2006-06-21 | 2010-08-10 | Texas Instruments Deutschland Gmbh | Integrated SiGe NMOS and PMOS transistors |
| US7521772B2 (en) * | 2006-11-08 | 2009-04-21 | International Business Machines Corporation | Monocrystalline extrinsic base and emitter heterojunction bipolar transistor and related methods |
| US7910447B1 (en) * | 2007-05-15 | 2011-03-22 | National Semiconductor Corporation | System and method for providing a self aligned bipolar transistor using a simplified sacrificial nitride emitter |
| US8536012B2 (en) | 2011-07-06 | 2013-09-17 | International Business Machines Corporation | Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases |
| CN103137675B (zh) * | 2011-11-23 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 |
| US20130307122A1 (en) * | 2012-05-16 | 2013-11-21 | Tsinghua University | Bipolar transistor with embedded epitaxial external base region and method of forming the same |
| CN102651390B (zh) * | 2012-05-16 | 2015-09-30 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| CN102709318B (zh) * | 2012-05-16 | 2015-07-15 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| CN102683399B (zh) * | 2012-05-16 | 2015-11-04 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| US9093491B2 (en) | 2012-12-05 | 2015-07-28 | International Business Machines Corporation | Bipolar junction transistors with reduced base-collector junction capacitance |
| CN103035685A (zh) * | 2012-12-12 | 2013-04-10 | 清华大学 | 包含埋氧层的选择外延外基区双极晶体管及其制备方法 |
| US8956945B2 (en) | 2013-02-04 | 2015-02-17 | International Business Machines Corporation | Trench isolation for bipolar junction transistors in BiCMOS technology |
| US8796149B1 (en) | 2013-02-18 | 2014-08-05 | International Business Machines Corporation | Collector-up bipolar junction transistors in BiCMOS technology |
| US8927381B2 (en) * | 2013-03-20 | 2015-01-06 | International Business Machines Corporation | Self-aligned bipolar junction transistors |
| CN104124155A (zh) * | 2014-07-02 | 2014-10-29 | 中国电子科技集团公司第五十五研究所 | 一种磷化铟异质结晶体管侧墙保护发射极制作方法 |
| CN108054095B (zh) * | 2017-12-21 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 双极晶体管的制作方法 |
| US11588043B2 (en) | 2021-04-14 | 2023-02-21 | Globalfoundries U.S. Inc. | Bipolar transistor with elevated extrinsic base and methods to form same |
| US11855196B2 (en) | 2021-10-25 | 2023-12-26 | Globalfoundries Singapore Pte. Ltd. | Transistor with wrap-around extrinsic base |
| US11855195B2 (en) | 2021-10-25 | 2023-12-26 | Globalfoundries Singapore Pte. Ltd. | Transistor with wrap-around extrinsic base |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3521009A1 (de) * | 1985-06-12 | 1986-12-18 | Chiron-Werke Gmbh, 7200 Tuttlingen | Werkzeugmaschine |
| DE3831869A1 (de) * | 1988-09-20 | 1990-03-29 | Chiron Werke Gmbh | Werkzeugmaschine |
| JPH03225870A (ja) * | 1990-01-31 | 1991-10-04 | Toshiba Corp | ヘテロ接合バイポーラトランジスタの製造方法 |
| US5250448A (en) | 1990-01-31 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of fabricating a miniaturized heterojunction bipolar transistor |
| DE4304361A1 (de) * | 1993-02-13 | 1994-08-18 | Chiron Werke Gmbh | Verfahren zum Werkzeugwechsel und Werkzeugmaschine zur Durchführung des Verfahrens |
| JPH07130754A (ja) * | 1993-11-02 | 1995-05-19 | Fujitsu Ltd | へテロ接合バイポーラトランジスタ及びその製造方法 |
| JPH07211729A (ja) * | 1994-01-26 | 1995-08-11 | Fujitsu Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP3399673B2 (ja) * | 1994-12-14 | 2003-04-21 | 三菱電機株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JP3628873B2 (ja) * | 1998-04-28 | 2005-03-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| DE10104776A1 (de) | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
| US6617220B2 (en) * | 2001-03-16 | 2003-09-09 | International Business Machines Corporation | Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base |
| US6534371B2 (en) | 2001-06-11 | 2003-03-18 | International Business Machines Corporation | C implants for improved SiGe bipolar yield |
| US6649482B1 (en) * | 2001-06-15 | 2003-11-18 | National Semiconductor Corporation | Bipolar transistor with a silicon germanium base and an ultra small self-aligned polysilicon emitter and method of forming the transistor |
| US6492238B1 (en) | 2001-06-22 | 2002-12-10 | International Business Machines Corporation | Bipolar transistor with raised extrinsic base fabricated in an integrated BiCMOS circuit |
| US6767798B2 (en) * | 2002-04-09 | 2004-07-27 | Maxim Integrated Products, Inc. | Method of forming self-aligned NPN transistor with raised extrinsic base |
| US6541336B1 (en) | 2002-05-15 | 2003-04-01 | International Business Machines Corporation | Method of fabricating a bipolar transistor having a realigned emitter |
| US6936519B2 (en) | 2002-08-19 | 2005-08-30 | Chartered Semiconductor Manufacturing, Ltd. | Double polysilicon bipolar transistor and method of manufacture therefor |
| KR100546332B1 (ko) * | 2003-06-13 | 2006-01-26 | 삼성전자주식회사 | 바이폴라 접합 트랜지스터 및 그 제조 방법 |
| TWI241025B (en) | 2003-06-13 | 2005-10-01 | Samsung Electronics Co Ltd | Bipolar junction transistors and methods of manufacturing the same |
-
2003
- 2003-11-17 US US10/715,971 patent/US7005359B2/en not_active Expired - Fee Related
-
2004
- 2004-08-20 TW TW093125203A patent/TWI289928B/zh not_active IP Right Cessation
- 2004-11-10 DE DE112004002137T patent/DE112004002137B4/de not_active Expired - Fee Related
- 2004-11-10 JP JP2006539799A patent/JP4949033B2/ja not_active Expired - Fee Related
- 2004-11-10 CN CNA200480033204XA patent/CN1879221A/zh active Pending
- 2004-11-10 WO PCT/US2004/037487 patent/WO2005050742A1/en active Application Filing
- 2004-11-10 KR KR1020067009394A patent/KR100850047B1/ko not_active IP Right Cessation
-
2005
- 2005-11-07 US US11/269,477 patent/US20060113634A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100407442C (zh) * | 2004-09-01 | 2008-07-30 | 国际商业机器公司 | 双极型器件 |
| CN102456551A (zh) * | 2010-10-21 | 2012-05-16 | 上海华虹Nec电子有限公司 | 外延生长方法 |
| CN104205336A (zh) * | 2012-03-23 | 2014-12-10 | 德克萨斯仪器股份有限公司 | 具有浅层向外扩散p+发射极区的锗化硅异质结双极晶体管 |
| CN104205336B (zh) * | 2012-03-23 | 2018-01-26 | 德克萨斯仪器股份有限公司 | 具有浅层向外扩散p+发射极区的锗化硅异质结双极晶体管 |
| CN105321995A (zh) * | 2014-06-04 | 2016-02-10 | 英飞凌科技德累斯顿有限责任公司 | 双极晶体管结构和制造双极晶体管结构的方法 |
| CN105321995B (zh) * | 2014-06-04 | 2019-11-26 | 英飞凌科技德累斯顿有限责任公司 | 双极晶体管结构和制造双极晶体管结构的方法 |
| CN107546264A (zh) * | 2016-06-29 | 2018-01-05 | 格罗方德半导体公司 | 具有应力分量的异质接面双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112004002137B4 (de) | 2010-07-08 |
| TW200518339A (en) | 2005-06-01 |
| KR20060086425A (ko) | 2006-07-31 |
| DE112004002137T5 (de) | 2008-03-20 |
| WO2005050742A1 (en) | 2005-06-02 |
| TWI289928B (en) | 2007-11-11 |
| KR100850047B1 (ko) | 2008-08-04 |
| US7005359B2 (en) | 2006-02-28 |
| JP2007512687A (ja) | 2007-05-17 |
| US20050104160A1 (en) | 2005-05-19 |
| US20060113634A1 (en) | 2006-06-01 |
| JP4949033B2 (ja) | 2012-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1879221A (zh) | 具有改进的非本征基极区的双极结晶体管以及制造方法 | |
| US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
| US5326718A (en) | Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor | |
| CN1225797C (zh) | 半导体器件及其制备方法 | |
| US7880270B2 (en) | Vertical bipolar transistor | |
| KR100486304B1 (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
| US5798277A (en) | Method for fabricating heterojunction bipolar transistor | |
| JP2011238955A (ja) | バイポーラトランジスタ | |
| US5484737A (en) | Method for fabricating bipolar transistor | |
| JP4643005B2 (ja) | バイポーラトランジスタ、およびその製造方法 | |
| JPH05175216A (ja) | ヘテロ接合バイポーラトランジスタおよびその製法 | |
| US20050260826A1 (en) | Yield improvement in silicon-germanium epitaxial growth | |
| CN1625809A (zh) | 半导体器件及其制造方法 | |
| JP4783975B2 (ja) | Ｍｉｓ半導体装置およびその製造方法 | |
| US6586818B1 (en) | Self-aligned silicon germanium heterojunction bipolar transistor device with electrostatic discharge crevice cover for salicide displacement | |
| US7012009B2 (en) | Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process | |
| EP1282172A2 (en) | Bipolar semiconductor device and method for fabrication thereof | |
| US7368361B2 (en) | Bipolar junction transistors and method of manufacturing the same | |
| US20040256696A1 (en) | Bipolar junction transistors and methods of manufacturing the same | |
| US6847061B2 (en) | Elimination of implant damage during manufacture of HBT | |
| US7601584B2 (en) | Semiconductor array and method for manufacturing a semiconductor array | |
| JP3190805B2 (ja) | バイポーラトランジスタの製造方法 | |
| US11362201B1 (en) | Heterojunction bipolar transistors with undercut extrinsic base regions | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| JP3166729B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |