CN1881475A - 用于分析存储器元件的系统和方法 - Google Patents
用于分析存储器元件的系统和方法 Download PDFInfo
- Publication number
- CN1881475A CN1881475A CNA2006100877292A CN200610087729A CN1881475A CN 1881475 A CN1881475 A CN 1881475A CN A2006100877292 A CNA2006100877292 A CN A2006100877292A CN 200610087729 A CN200610087729 A CN 200610087729A CN 1881475 A CN1881475 A CN 1881475A
- Authority
- CN
- China
- Prior art keywords
- safety zone
- latch
- memory component
- time
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Abstract
用于分析存储器元件的系统和方法,包括:使用仿真方法对存储器元件进行建模,以及确定存储器元件中的部件的部件响应特性。在存储器元件的状态空间中计算指示稳定状态的安全区域。执行瞬态分析,以确定到达安全区域之一所需要的路径和时间。基于到达安全区域之一所需要的路径和时间,确定在该安全区域中放置对应状态的一个或者多个时钟波形。
Description
技术领域
本发明涉及电路设计,并且尤其涉及用于在锁存器型电路中的存储器元件表征(characterization)的系统和方法。
背景技术
在许多电子应用中采用了锁存器型电路。锁存器电路的设计是电路性能的重要方面。然而,锁存器型电路的表征是尤其冗长乏味的。
锁存器表征一般基于主要使用瞬态分析的电路模拟实验。与用于库元件的其它表征目标、例如传播迟延相反,不存在可以直接确定锁存器的设置或者保持时间的仿真实验。
相反,实质上,在用于当内部锁存器的稳定时间(settling time)开始降低时的情况的搜索过程中,一般执行在时钟和数据转换事件之间具有变化的时间延迟的仿真序列。因此,锁存器库元件的表征变得非常昂贵而且变为总表征工作的不相称的大部分。
发明内容
用于分析存储器元件的系统和方法包括:使用仿真方法对存储器元件进行建模,以及确定存储器元件中的部件的部件响应特性。在存储器元件的状态空间中计算指示稳定状态的安全区域。执行瞬态分析,以确定到达安全区域之一所需要的路径和时间。基于到达安全区域之一所需要的路径和时间,确定在该安全区域中放置对应状态的一个或者多个时钟波形。
锁存器设计系统包括建模模块,该模块被配置为使用仿真方法对锁存器进行建模。仿真模块被配置为确定锁存器中的部件的部件响应特性,以及计算在锁存器的状态空间中的安全区域。安全区域指示锁存器的稳定状态。瞬态分析模块被配置为确定处于开启状态的锁存器的瞬态响应,以便几何地确定到达安全区域之一所需要的路径和时间。采用该路径和时间来确定用于在所述安全区域之一中放置对应状态的时钟波形。
通过对以下要结合附图阅读的本发明的说明性实施例的详细说明,本发明的这些及其他目的、特征和优点将变得明显。
附图说明
在以下参考附图对优选实施例的描述中,本公开将提供更多细节,在附图中:
图1是示出根据一个示范实施例、通过为锁存器或者存储器电路确定包括设置和保持时间在内的特性来避免亚稳态的说明性系统/方法的框图/流程图;
图2示出了根据本发明实施例的锁存器电路的示意图以及在其上执行分析的给定部件的响应曲线;
图3是根据本发明实施例的图2中的锁存器电路的时序图,其示出用于在锁存器中锁存数据的开启状态的数据和时钟信号;
图4是示出开启状态的图2中的锁存器电路的示意图;
图5是示出关闭状态的图2中的锁存器电路的示意图;
图6是在关闭锁存器状态中的状态曲线;
图7是根据本发明的实施例示出了数据和时钟信号以及与这些信号相关联的参数的图2中的锁存器电路的时序图,其中示出了到达安全区域所采用的路径和所需要的时间的曲线;以及
图8是根据本发明的实施例示出了用于图2中的锁存器的开启状态的状态空间并示出了在该状态空间内的安全区域的图。
具体实施方式
本发明中的实施例的目的是表征诸如锁存器之类的存储器元件。在一个尤其有用的实施例中,提供了锁存器设计工具,其可以软件形式实现,并且具有表征电路、例如锁存器的功能。
库表征能够以下列方式从基于几何的动态系统的方法中受益。可以通过几个仿真实验离线地导出状态空间中的区域的几何描述以及相关联的时间常数。一旦构造和存储了这个描述,几乎不用额外的计算工作就可以评价对许多激励模式、例如具有各种斜率以及时钟和数据信号之间的相对延迟的信号的响应。例如,可以在状态空间中定义这样的区域,以致每当激励“轨道”穿过该区域时,就违反了设置或者保持约束条件。在模拟或者实际电路的表征中收集并采用这个信息。
本发明的实施例可以采用完全硬件实施例、完全软件实施例或者包括硬件和软件单元的实施例的形式。在优选实施例中,本发明以软件形式实现,其中软件包括但不限于固件、常驻软件、微码等。
此外,本发明可以采用可从计算机可用介质或者计算机可读介质中存取的计算机程序产品的形式,其中所述介质提供了用于由计算机或者任何指令执行系统使用、或者结合它们使用的程序代码。为了这个描述的目的,计算机可用介质或者计算机可读介质可以是任何这样的设备,这些设备可以包含、存储、传递、传播、或者传送用于由指令执行系统、装置、或者设备使用或者结合它们使用的程序。所述介质可以是电、磁、光、电磁、红外或者半导体系统(或者装置或者设备)或者传播介质。计算机可读介质的示例包含半导体或者固态存储器、磁带、可移动计算机盘、随机存取存储器(RAM)、只读存储器(ROM)、刚性磁盘和光盘。光盘的当前示例包含紧致盘-只读存储器(CD-ROM)、紧致盘-读/写(CD-R/W)和DVD。
适于存储和/或执行程序代码的数据处理系统可以包含至少一个通过系统总线直接或者间接耦接到存储器元件的处理器。存储器元件可以包含在程序代码的实际执行期间采用的本地存储器、大容量存储设备、以及高速缓存存储器,该高速缓存存储器提供至少一些程序代码的暂时存储以减少在执行期间从大容量存储设备中检索代码的次数。输入/输出或者I/O设备(包括但不限于键盘、显示器、指示设备等)可以直接或者通过介于其间的I/O控制器耦接到系统。
网络适配器还可以耦接到系统,以使得该数据处理系统能够变得通过介于其间的私有或者公共网络耦接到其它数据处理系统或者远程打印机或者存储设备。调制解调器、电缆调制解调器以及以太网卡仅仅是几个当前可用类型的网络适配器。
此处所述被测试或者仿真的电路可以是集成电路芯片设计的一部分。芯片设计可以图形化计算机程序设计语言创建,并且存储在计算机存储介质(诸如盘、磁带、物理硬盘驱动器、或者诸如在存储存取网络中的虚拟硬盘驱动器之类)中。如果设计者不制造芯片或者用于制造芯片的光刻掩模,则设计者通过物理手段(例如,通过提供存储了该设计的存储介质的副本)或者电子地(例如,通过国际互联网)直接或者间接地将产生的设计传送到这样的实体。然后将所存储的设计转换为用于制造光刻掩模的适当格式(例如,GDSII),其通常包括要在晶片上形成的、所讨论的芯片设计的多个拷贝。使用光刻掩模来定义晶片中(和/或其上的层中)要被刻蚀或被处理的区域。此处所述的方法和工具可以在集成电路芯片的制造中使用。
现在参见附图,其中类似的数字表示相同或者类似的单元,首先参见图1,示出了用于本发明的说明性实施例的框图/流程图。图1所述的方法/系统可以用作用于设计诸如锁存器之类的存储器元件的设计系统/工具。这样的系统的一个优点包括能够预先计算特性以确定在特性曲线或者状态图中的关注点。以这种方法,可以使用简单的查找表来将响应应用到稍后的条件中以获得快速结果而不必重新仿真整个电路。这对于锁存器的设置和保持时间计算是尤其有用的。
在块10,选择或者设计候选的存储器元件。存储器元件可以包括锁存器。锁存器是包括两个或更多稳定状态并且可以在它们之间进行切换以存储信息的电子元件。锁存器可以包括在稳定状态之间的亚稳态。优选为避免这个亚稳区。
在块12中,提供该电路或者存储器元件的模型。这可以包括例如方程式的分析模型,例如SPICETM模型等的软件模型,或者任何其它可以仿真正被测试的存储器元件的操作和响应的仿真模型。对于当前示例而言,模型包括用于图2所述的电路的方程式。在计算机实现的实施例中,块12可以表示建模模块。
在块14中,执行存储器元件的预表征。这可以采用仿真实验的形式。这可以包括执行操作点的“DC扫描(sweep)”以确定部件特性的形状。锁存器电路的静态(非矢量)分析确定状态空间中所关注区域的边界。这些边界可以包括在要被分析的电路中的元件或者部件的诸如响应电压、电流或者其它电子特性之类的参数。在当前示例中,图2中的电路100包括诸如选通门(pass gate)104和反相器105之类的、要被分析的元件。图2描述了用于选通门104的函数g(x)和用于反相器105的函数f(x),它们定义了这些部件的关注区域或者关注点。这些关注点可以被存储为表格和/或功能约束条件。
在块16,基于块14中的仿真试验,计算安全区域。在这个示例中安全区域被描述为图8中的矩形形状的区域120和122。虽然被描述为矩形,但是安全区域120和122可以具有许多形状和大小,并且可被调整以在电路100(图2)的设计中允许不同的分析或者测试情况。取决于电路稳定状态的数量,在系统状态空间中可以存在一个或者多个安全区域。
安全区域是稳定性区域。每个安全区域表示其中要存储在存储器元件或者锁存器中的数据值是不变的状态。
在块18,在存储器元件(例如,锁存器106)的“开启状态”下在存储器元件上执行仿真实验。开启状态是其中数据正被锁存到存储器元件中的状态。开启状态仿真包括锁存器的瞬态分析以确定状态空间的演化以及到达安全区域所需要的时间。换句话说,确定到达不变或者稳定状态所需要的时间和路径。
例如,数据
和时钟
波形的激励确定状态空间中的轨道。
对照所存储的安全区域的几何形状检查该轨道,以确定该轨道是否穿过了安全区域。存储路径(演化)和时间。与传统的电路仿真技术相比,可以更有效地(数量级的提高)执行这个分析。
在块20,执行设置和保持时间提取。基于在块18中确定的状态空间演化,在不需要与安全区域相对应的时钟波形的仿真限制的情况下,确定避免锁存器的亚稳定性的时钟波形。这优选为使用理论上(onpaper)或者数字空间中的系统空间的几何布局来执行。
可以通过执行这个简化的几何分析而不是费时的传统电路仿真,来获得设置和保持时间。这优选为可以包括采用查找表来确定安全区域以及给定条件集是否属于安全区域。
做为选择,几何分析可以变得足够有效以便在时序分析中使用,由此替换了设置和保持约束条件仿真。
在可以通过计算机实现的系统中,块14、16、18和20可以一起在单个模块中实现或者独立地在多个不同的模块中实现。例如,块14和16可以是仿真模块的一部分以便获得锁存器的仿真结果,而由块18和20实现瞬态分析模块。还考虑其它的功能组合。
现在将根据使用锁存器106的说明性示例更详细地描述本发明。
参见图2,示出了基于其说明性地描述本发明的示范性电路100。电路100包括数据源
和时钟
将时钟
引入具有由g( )给出的跃迁响应的选通门104。锁存器元件106包括电容器C、反相器105和阻抗R。v1、v2、v3、和v4指示电路100中相应位置的状态或者电子特性。要注意到,带数字的状态v1、v2、v3和v4与在下文中将要描述的参数v是不同的。
选通门104起开关的作用以便激活/停用锁存器106,以改变锁存器状态或者在保持时段期间维持锁存器状态。因为开关104提供了在状态(例如,“0”和“1”)之间的逐渐响应(g(x)),而且反相器105提供了在状态之间的逐渐响应(f(x)),所以锁存器状态存在亚稳定可能性。
在理想状况下,在状态之间的切换是瞬时的(对于选通门104和反相器105二者而言)。理想地,函数g()和f()将会是具有在每个状态处的台阶的阶跃函数。然而,从用于g(x)和f(x)的响应曲线来看,实际应用中并不是这样的情况。让v为指示状态的理想瞬时切换应该出现的点的值。也就是说,当x=v时,阶跃函数在值之间进行切换。这个关注点可以作为关注点而被应用于f(x)曲线。
参见图3,其描述了说明性的时序图,其示出了用于开启时钟状态的、数据
和时钟
信号随时间的变化。在区域202中,
发生改变(例如,在计算或者其它操作期间),然后在τ=0时,将逻辑“1”写入锁存器(106)中。在这个时段期间,
保持为高长达一段时间。在时段τ0期间,
和
保持为高,以使得能够将“1”存储或者锁存到存储器元件(锁存器106)中。当
在τ0之后一段时期1/Δ跃迁为低时,锁存器进入其保持状态以维持数据的设置值。时钟在低和高之间或者在开启时钟和关闭时钟状态之间跃迁。开启状态由τ≤τ0给出,而闭态由τ≥τ0+1/Δ给出。
图4和5分别示出了在当锁存数据时的开启状态(图4)期间以及当在锁存器中保持数据时的关闭状态期间的等效电路。
根据图2中的锁存器电路,将Kirchoff定律应用于该电路,以产生:
f(v1)-v2=0 (1)
Cv3′-(1/R)v2+(1/R)v3=0 (2)
f(v3)-v4=0 (3)
给出下式:
g(τ)=g(c(τ);
g(τ)=
g(
c(τ));
消去v2和v4,以得到:
Cv3′=-rv3+rf(v1) (6)
将变量重新定义如下:
u=v1;v=v3;Ct=τ;δ=CΔ,并且引入以下函数:
对所引入的函数p和q进行适当的置换,du/dt和dv/dt的导数(分别为
和
)如下所示:
这个常微分方程式系统不能以闭型形式求解,但是可以使用常微分方程的定性理论求解。
使用已知条件,可以求解这些微分方程。例如,如当时钟关闭(c(t)=0)时所示,可以绘制方程式7和8(图6中,在用于电路图222的曲线223中所绘制的u对v)。
参见图6,在用于图5所示的关闭状态的等效电路的曲线223中示出了在该关闭状态期间、电路响应的动态确定。区域A(0,1)和A(1,0)描述了在保持时段期间可以占据的理论状态。∑0是状态0的安全区域,而∑1是状态“1”的安全区域。区域Ω示出了在拐点(v,v)周围的潜在亚稳定区域,其中v是理想状态切换边界。亚稳定是这样的状态,其中不能限制达到两个稳定状态之一的时间,例如稳定时间可能太长。
当时钟开启(c(t)=1)时,方程式7和8变为:
可以明确地求解这个系统。
将值1施加到锁存器(d(t)=1)产生:
还可以假定开始时间是t=0。所以,对于初始条件(u,v)=(u0,v0)∶
u(t)=(u0-1)e-1+1,
u(t)是u0的单调函数,因此可以获得:
u(t)≥1-e-1.
参见图7,需要获得锁存数据所需要的时间τ0(参见图2)。使u(t)到达∑1所需要的时间Tu满足:
其中ε是用于定义用于开启状态或者时钟分析的的安全区域参数。
然而,锁存例如“1”所需要的时间量必须为Tu加上Tv,这是因为τ0=Tu+Tv,其中τ0等于锁存器的设置时间。在u的值需要达到∑1时,如图7所示,v的值需要达到v。因此,为了当正关闭锁存器时保持u>1-ε,则v<f-1(1-ε)。时间Tv可以由下式计算:
S是积分参数。该方程式的右手侧是v(Tu)的递增函数,而函数f是递减的,因此
这简化为:
方程式12可以被近似为Tv≈R(ln(1/v)。因此,可以确定将数据锁存到锁存器中所需要的时间。图7说明性地示出了锁存器的设置时间(TS)和保持时间(TH),这些时间之间的差为1/δ。
再次参见图8,其中说明性地示出了锁存器104的特性的估计。路径230和232示出了在状态之间进行的随时间的改变。
图8分别示出了标记为Bε L和Bε R的安全区域120和122。根据下述确定安全区域。如果参数ε<v而且d(t)<ε,则集合Bε L是由方程式7和8所提供的系统的不变集合。如果d(t)>1-ε,则集合Bε R是方程式7和8的不变集合。当q=0时,集合Bε L和Bε R二者都是不变的。
可以从图8中看出,Bε L的边界值包括ε和f-1(ε),而Bε R的边界值包括1-ε和f-1(1-ε)。图8提供了特性曲线,对照这些特性曲线可以容易地计算出锁存器的设置时间和保持时间。设置时间τS和保持时间τH满足以下方程式:
通过如上所述确定特性曲线,可显著地提高确定电路、例如诸如锁存器之类的存储器电路的特性的速度和精度。通过计算而不是需要计算机处理时间和开销的费时的仿真,可容易地执行以上对设置时间和保持时间的说明性确定。
本发明提供了其它的优点。例如,可以容易地执行在参数或者特性之间的平衡或者折衷研究。在一个示例中,可以执行在数据总线和存储器可访问性之间的折衷研究。以等待检取所锁存数据的时间为代价,可以较早存取从数据总线进入锁存器/或者来自锁存器的数据。通过在设计中增加安全区域的大小以大于Bε R,可以影响该平衡性。
已经描述了用于存储器元件表征的系统和方法的优选实施例(其用于进行说明而非限制),应当注意到,本领域技术人员鉴于上述示教可以进行修改和改变。因此,应当理解,在由附加权利要求所概括的本发明的范围和精神之内,可以在所公开的具体实施例中进行改变。因此已经描述了具有专利法所要求的细节和特征的本发明的各个方面,并且在权利要求中阐述了所要求的以及期望由专利证书所保护的内容。
Claims (16)
1、一种用于分析存储器元件的方法,包含步骤:
使用仿真方法对该存储器元件进行建模;
为该存储器元件中的部件确定部件响应特性;
计算在该存储器元件的状态空间中的安全区域,所述安全区域指示存储器元件的稳定状态;
执行瞬态分析,以确定到达安全区域之一所需要的路径和时间;以及
基于达到安全区域之一所需要的路径和时间,确定时钟波形,所述时钟波形被配置为在所述安全区域之一中放置对应的状态。
2、如权利要求1所述的方法,其中确定时钟波形的步骤包括:通过采用为所述安全区域确定的边界来确定该存储器元件的设置时间。
3、如权利要求2所述的方法,其中确定时钟波形的步骤包括:通过采用为所述安全区域确定的边界以及所述设置时间,来确定该存储器元件的开始保持时间。
4、如权利要求1所述的方法,其中使用仿真方法对存储器元件进行建模的步骤包括:使用方程式对存储器元件进行建模。
5、如权利要求1所述的方法,其中使用仿真方法对存储器元件进行建模的步骤包括:使用仿真软件对存储器元件进行建模。
6、如权利要求1所述的方法,其中,基于状态空间的几何布局确定到达安全区域之一所需要的路径和时间。
7、如权利要求1所述的方法,其中执行瞬态分析的步骤包括执行开启状态瞬态分析。
8、如权利要求1所述的方法,其中计算安全区域的步骤包括:基于在所述存储器元件上执行的仿真实验,计算安全区域。
9、一种包含计算机可用介质的计算机程序产品,该计算机可用介质包括计算机可读程序,其中当在计算机上执行该计算机可读程序时,该计算机可读程序导致计算机执行先前方法权利要求中的任何一种方法的步骤。
10、一种锁存器设计系统,包含:
建模模块,被配置为使用仿真方法对锁存器进行建模;
仿真模块,被配置为确定锁存器中部件的部件响应特性,以及计算在所述锁存器的状态空间中的安全区域,所述安全区域指示锁存器的稳定状态;以及
瞬态分析模块,被配置为确定处于开启状态下的锁存器的瞬态响应,以便几何地确定到达安全区域之一所需要的路径和时间,所述路径和时间用于确定用于在所述安全区域之一中放置对应状态的时钟波形。
11、如权利要求10所述的系统,其中瞬态分析模块通过采用为所述安全区域确定的边界,基于时钟波形来确定锁存器的设置时间和保持时间。
12、如权利要求10所述的系统,其中仿真方法包括方程式。
13、如权利要求10所述的系统,其中使用仿真方法对存储器元件进行建模的步骤包括:使用仿真软件对存储器元件进行建模。
14、如权利要求10所述的系统,其中,基于状态空间的几何布局确定到达安全区域之一所需要的路径和时间。
15、如权利要求10所述的系统,其中安全区域是基于在锁存器上执行的仿真实验的。
16、一种用于分析存储器元件的系统,包含用于实现先前方法权利要求中的任何一种方法的装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/142,709 US7350170B2 (en) | 2005-06-01 | 2005-06-01 | System and method for memory element characterization |
US11/142,709 | 2005-06-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1881475A true CN1881475A (zh) | 2006-12-20 |
CN1881475B CN1881475B (zh) | 2011-09-28 |
Family
ID=37495571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100877292A Active CN1881475B (zh) | 2005-06-01 | 2006-05-31 | 用于分析存储器元件的系统和方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7350170B2 (zh) |
CN (1) | CN1881475B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8185369B2 (en) * | 2007-01-08 | 2012-05-22 | Infineon Technologies Ag | Method and apparatus for characterizing properties of electronic devices depending on device parameters |
KR101080974B1 (ko) * | 2009-11-24 | 2011-11-09 | 한국과학기술정보연구원 | 계산 시뮬레이션 모사 시스템 및 그 방법 |
CN102542262B (zh) * | 2012-01-04 | 2013-07-31 | 东南大学 | 一种基于高铁运行特征工况波形库的波形识别方法 |
US9262566B2 (en) * | 2012-03-09 | 2016-02-16 | The Mathworks, Inc. | Fast simulation of a radio frequency circuit |
CN117012263A (zh) * | 2022-04-29 | 2023-11-07 | 长鑫存储技术有限公司 | 锁存器性能检测方法、装置及电子设备 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5095454A (en) * | 1989-05-25 | 1992-03-10 | Gateway Design Automation Corporation | Method and apparatus for verifying timing during simulation of digital circuits |
US6185723B1 (en) * | 1996-11-27 | 2001-02-06 | International Business Machines Corporation | Method for performing timing analysis of a clock-shaping circuit |
US6499129B1 (en) * | 1998-07-22 | 2002-12-24 | Circuit Semantics, Inc. | Method of estimating performance of integrated circuit designs |
US6378109B1 (en) * | 1999-07-15 | 2002-04-23 | Texas Instruments Incorporated | Method of simulation for gate oxide integrity check on an entire IC |
JP2001208803A (ja) * | 2000-01-24 | 2001-08-03 | Advantest Corp | 半導体集積回路の故障シミュレーション方法および故障シミュレータ |
US7219047B2 (en) * | 2001-03-29 | 2007-05-15 | Opnet Technologies, Inc. | Simulation with convergence-detection skip-ahead |
US6711509B2 (en) * | 2001-04-02 | 2004-03-23 | Square D Company | Impulsive transient hardware simulation |
US20030125921A1 (en) * | 2001-12-27 | 2003-07-03 | Matsushita Electric Industrial Co., Ltd. | Circuit simulation apparatus, circuit simulation method, circuit simulation program, and storage medium storing circuit simulation program |
US6868534B2 (en) * | 2002-03-13 | 2005-03-15 | Intel Corporation | Circuit modeling |
US6922819B2 (en) * | 2003-01-29 | 2005-07-26 | International Business Machines Corporation | System and method of optimal waveform shaping |
US7356789B2 (en) * | 2004-06-01 | 2008-04-08 | Tai An Ly | Metastability effects simulation for a circuit description |
US7278120B2 (en) * | 2004-07-23 | 2007-10-02 | Synplicity, Inc. | Methods and apparatuses for transient analyses of circuits |
-
2005
- 2005-06-01 US US11/142,709 patent/US7350170B2/en active Active
-
2006
- 2006-05-31 CN CN2006100877292A patent/CN1881475B/zh active Active
-
2008
- 2008-02-21 US US12/034,811 patent/US20080155484A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN1881475B (zh) | 2011-09-28 |
US20060277511A1 (en) | 2006-12-07 |
US20080155484A1 (en) | 2008-06-26 |
US7350170B2 (en) | 2008-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI796494B (zh) | 高效積體電路模擬及測試 | |
Foley et al. | The impact of resolution upon entropy and information in coarse-grained models | |
US7673260B2 (en) | Modeling device variations in integrated circuit design | |
US7698249B2 (en) | System and method for predicting hardware and/or software metrics in a computer system using models | |
TWI512499B (zh) | 使用快速評估技術之以有效窮盡路徑為基礎的靜態時序分析 | |
US8656331B1 (en) | Timing margins for on-chip variations from sensitivity data | |
CN1881475A (zh) | 用于分析存储器元件的系统和方法 | |
CN1801159A (zh) | 用于放置辅助特征的方法和装置 | |
WO2015048509A1 (en) | First principles design automation tool | |
JP4946573B2 (ja) | デカップリングセル配置方法及びデカップリングセル配置装置 | |
US20150227669A1 (en) | Circuit-level abstraction of multigate devices using two-dimensional technology computer aided design | |
Spindler et al. | Fast and robust quadratic placement combined with an exact linear net model | |
Li et al. | A coupled-simulation-and-optimization approach to nanodevice fabrication with minimization of electrical characteristics fluctuation | |
US8849643B2 (en) | Table-lookup-based models for yield analysis acceleration | |
CN1378286A (zh) | 可读存储介质和电路部件验证及集成电路装置的制造方法 | |
CN104937540A (zh) | 获取与类似代码相关联的应用生命周期管理实体的标识 | |
Wu et al. | A novel multiscale scheme to accelerate atomistic simulations of bio-macromolecules by adaptively driving coarse-grained coordinates | |
US8515725B2 (en) | Characterization of nonlinear cell macro model for timing analysis | |
US10776560B2 (en) | Mapping intermediate material properties to target properties to screen materials | |
Ono et al. | On structure and suboptimality in placement | |
US7117462B2 (en) | Circuit operation verifying method and apparatus | |
Cong et al. | Robust mixed-size placement under tight white-space constraints | |
US8966430B1 (en) | Robust numerical optimization for optimizing delay, area, and leakage power | |
JP5839922B2 (ja) | 表面ポテンシャルのシミュレーション装置及び表面ポテンシャルのシミュレーションプログラム | |
US8290759B1 (en) | Negative bias temperature instability in dynamic operation of an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20190808 Address after: American California Patentee after: Facebook Inc Address before: American New York Patentee before: International Business Machines Corp. |
|
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: California, USA Patentee after: Yuan platform Co. Address before: California, USA Patentee before: Facebook, Inc. |