CN1881569A - 集成电路器件及制造集成电路器件的方法 - Google Patents

集成电路器件及制造集成电路器件的方法 Download PDF

Info

Publication number
CN1881569A
CN1881569A CNA2006101060325A CN200610106032A CN1881569A CN 1881569 A CN1881569 A CN 1881569A CN A2006101060325 A CNA2006101060325 A CN A2006101060325A CN 200610106032 A CN200610106032 A CN 200610106032A CN 1881569 A CN1881569 A CN 1881569A
Authority
CN
China
Prior art keywords
film
dielectric film
circuit
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101060325A
Other languages
English (en)
Other versions
CN100539086C (zh
Inventor
山田大干
道前芳隆
杉山荣二
高桥秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1881569A publication Critical patent/CN1881569A/zh
Application granted granted Critical
Publication of CN100539086C publication Critical patent/CN100539086C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus

Abstract

本发明的一个目的在于提供一种薄膜电路部分的结构和制造薄膜电路部分的方法，通过该方法可以在薄膜电路下方容易地形成用于连接外部部分的电极。形成一种叠置体，该叠置体包括第一绝缘膜、形成于第一绝缘膜一个表面上方的薄膜电路、形成于薄膜电路上方的第二绝缘膜、形成于第二绝缘膜上方的电极和形成于电极上方的树脂膜。邻接叠置体第一绝缘膜的另一表面形成导电膜以与电极重叠。用激光照射导电膜。

Description

集成电路器件及制造集成电路器件的方法
技术领域
本发明涉及一种制造集成电路器件的方法，并且进一步涉及一种集成电路器件、使用集成电路器件的产品和半导体器件。
背景技术
近年来，用于替代在绝缘基板上方提供的薄膜电路的技术已得到了发展。作为这种技术，例如，存在在薄膜电路和基板之间提供分离层，通过利用含卤素的气体移除分离层来分离薄膜电路与支撑基板，然后将薄膜电路转移到目标上的技术(参见专利文献1)。
[专利文献1]：日本专利申请特开No.Hei 8-254686
在专利文献1中公开的上述技术中，使具有下述结构的半导体集成电路与基板分离开，然后将分离的半导体集成电路用作显示器件的驱动电路，其中在上述半导体集成电路的结构中，薄膜晶体管夹在基膜和层间绝缘膜和钝化膜如氮化硅膜之间，并且电连接到薄膜晶体管的电极形成在钝化膜上方。即，由于半导体集成电路与基板分离，同时保持用于连接至外部部分的电极预先形成在薄膜晶体管上方的状态，所以连接到外部部分的电极并没有形成在薄膜晶体管的下方。
发明内容
本发明的一个目的在于提供一种集成电路器件的结构和制造集成电路器件的方法，通过该方法可以在薄膜电路的下方容易地形成用于连接外部部分的电极。
为了解决上述问题，本发明的集成电路器件的第一结构包括：第一绝缘膜；包括形成于第一绝缘膜的一个表面上方的薄膜电路的层；形成于薄膜电路上方的第二绝缘膜；形成于第二绝缘膜的上方并且电连接至薄膜电路的电极；形成于电极上方的树脂膜；和邻接第一绝缘膜的另一个表面形成并且电连接至电极的导电膜。
而且，导电膜穿过形成于第一绝缘膜、包括薄膜电路的层和第二绝缘膜中的孔电连接至电极。
此外，本发明的集成电路器件可具有形成于第一绝缘膜、包括薄膜电路的层、第二绝缘膜、电极和树脂膜中的孔。在这种情况下，导电膜穿过形成于第一绝缘膜、包括薄膜电路的层和第二绝缘膜中的孔的一部分电连接至电极。
本发明的集成电路器件的第二结构包括：第一绝缘膜，包括形成于第一绝缘膜的一个表面上方的薄膜电路的层；形成于薄膜电路上方的第二绝缘膜；形成于第二绝缘膜的上方并且电连接至薄膜电路的电极；形成于电极上方的第三绝缘膜；和邻接第一绝缘膜的另一个表面形成并且电连接至电极的导电膜。
本发明的集成电路器件的第三结构包括：具有100μm或以下厚度的基板；形成于基板的一个表面上方的第一绝缘膜；包括形成于第一绝缘膜上方的薄膜电路的层；形成于薄膜电路上方的第二绝缘膜；形成于第二绝缘膜的上方并且电连接至薄膜电路的电极；形成于电极上方的第三绝缘膜；和邻接基板的另一个表面形成并且电连接至电极的导电膜。
而且，导电膜穿过形成于第一绝缘膜、包括薄膜电路的层和第二绝缘膜中的孔电连接电极。
此外，本发明的集成电路器件可具有形成于第一绝缘膜、包括薄膜电路的层、第二绝缘膜、电极和第三绝缘膜中的孔。在该情况下，导电膜穿过形成于第一绝缘膜、包括薄膜电路的层、第二绝缘膜中的部分孔电连接至电极。
在以上描述的本发明的集成电路器件的第一和第二结构的每一个中，形成于包括薄膜电路的层中的薄膜电路具有选自薄膜晶体管、电阻器、电容器和电感器中的一个或多个元件。
在本发明的另一方面中，具有如上所述第一结构的集成电路器件的制造方法，包括以下步骤：形成叠置体，其包括第一绝缘膜、形成于第一绝缘膜的一个表面上方的薄膜电路、形成于薄膜电路上方的第二绝缘膜、形成于第二绝缘膜的上方并且电连接至薄膜电路的电极、和形成于电极上方的树脂膜；邻接包括于叠置体中的第一绝缘膜的另一个表面形成与电极重叠的导电膜；以及用激光器照射导电膜。
在本发明的另一方面中，具有如上所述第二结构的集成电路器件的制造方法，包括以下步骤：形成叠置体，其包括第一绝缘膜、形成于第一绝缘膜一个表面上方的薄膜电路、形成于薄膜电路上方的第二绝缘膜、形成于第二绝缘膜的上方并且电连接至薄膜电路的电极、和形成于电极上方的第三绝缘膜；邻接包括于叠置体中的第一绝缘膜的另一个表面形成与电极重叠的导电膜；以及用激光照射导电膜。
本发明的集成电路器件的制造方法包括以下步骤：形成叠置体，其包括具有100μm或以下厚度的第一基板、形成于第一基板上方的第一绝缘膜、形成于第一绝缘膜的一个表面上方的薄膜电路、形成于薄膜电路上方的第二绝缘膜、形成于第二绝缘膜的上方并且电连接至薄膜电路的电极、形成于电极上方的第三绝缘膜、和形成于第三绝缘膜上方的第二基板；邻接第一绝缘膜的另一个表面形成与电极重叠的导电膜；以及用激光器照射导电膜。
而且，在以上描述的本发明的集成电路器件的制造方法中，薄膜电路具有选自薄膜晶体管、电阻器、电容器和电感器中的一个或多个元件。
在本发明的集成电路器件中，邻接不同于其上方形成电连接至薄膜电路的电极的层的层形成导电膜，以与电极重叠，并且用激光照射导电膜，以便容易地形成用于连接至外部部分的导电膜，该外部部分电连接至电极。而且，当通过激光照射形成用于连接电连接至电极的外部部分的导电膜时，可以减小电极至用于连接的导电膜的电阻。
附图说明
在附图中：
图1A至1C是说明实施例模式1的截面图；
图2A至2C是说明实施例模式1的截面图；
图3A至3C是说明实施例模式1的截面图；
图4A至4C是说明实施例模式1的截面图；
图5是说明实施例模式1的截面图；
图6A至6D是说明实施例模式2的截面图；
图7A至7D是说明实施例模式2的截面图；
图8A至8D是说明实施例模式2的截面图；
图9是说明实施例模式2的截面图；
图10A和10B是说明实施例模式2的图；
图11A和11C是截面图，图11B是说明实施例模式3的截面图和顶视图；
图12A至12D是说明实施例模式3的截面图；
图13A至13D是说明实施例模式3的截面图；
图14A至14D是说明实施例模式4的截面图；
图15A至15D是说明实施例模式4的截面图；
图16A至16D是说明实施例模式4的截面图；
图17是说明实施例模式4的截面图；
图18A至18C是说明实施例模式5的截面图；
图19A至19C是说明实施例模式5的截面图；
图20A至20C是说明实施例模式5的截面图；
图21A至21C是说明实施例模式5的截面图；
图22A和22B是说明实施例模式5的截面图；
图23A和23B是说明实施例模式5的截面图；
图24A和24B是说明实施例模式1的截面图；
图25A和25B是说明实施例模式1的截面图；
图26A和26B是说明实施例1的图；
图27A是顶视图，图27B是说明实施例2的截面图；
图28A至28C是说明实施例3的图；
图29A至29D是说明实施例4的图；
图30A至30E是说明实施例5的图；
图31A和31B是说明实施例5的图；
图32是导电膜被激光照射前的顶视图；以及
图33是导电膜被激光照射之后的顶视图。
具体实施方式
实施例模式
实施例模式1
该实施例模式将描述在形成具有薄膜晶体管的电路作为薄膜电路的情况下制造集成电路器件的方法。
首先，如图1A所示，在基板100上方形成分离层101。作为分离层101，利用选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)和硅(Si)的元素、或者主要包含该元素的合金材料或化合物材料通过等离子体CVD、溅射法等形成单层或叠层。含有硅的层的结晶结构可以是非晶结构、微晶结构和多晶结构中的任何一种。
作为基板100，可使用石英基板、半导体基板、玻璃基板、金属基板等。
在分离层101具有单层结构的情况下，优选形成包含钨、钼、钨和钼的混合物、氧化钨、氮氧化钨、氧氮化钨、氧化钼、氮氧化钼、氧氮化钼、钨和钼的混合物的氧化物、钨和钼的混合物的氮氧化物、以及钨和钼的混合物的氧氮化物中任何之一的层。例如，注意钨和钼的混合物相当于钨和钼的合金。
在分离层101具有叠层结构的情况下，作为第一层优选形成包含钨、钼、或者钨和钼的混合物的层；作为第二层优选形成包含氧化钨、氧化钼、钨和钼的混合物的氧化物、氮氧化钨、氮氧化钼、或者钨和钼的混合物的氮氧化物的层。
当以这种方式将分离层101形成为具有叠层结构时，优选使用金属膜和金属氧化物膜的叠层结构。作为形成金属氧化物膜的方法的实例，可以给出通过溅射直接形成金属氧化物膜的方法、在氧气氛下通过热处理或等离子体处理氧化形成于基板100上方的金属膜的表面以形成金属氧化物膜的方法等。优选地，在含氧的气氛下通过对金属膜的表面进行高密度等离子体处理在金属膜的表面上形成金属氧化物膜。例如，当作为金属膜通过溅射形成钨膜时，该钨膜受到高密度等离子体处理，使其能够在钨膜的表面上形成由氧化钨制成的金属氧化物膜。
作为金属膜，除了上述的钨(W)、钼(Mo)外，还可以使用利用选自钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)和铱(Ir)的元素、或者主要包含该元素的合金材料或化合物材料形成的膜。
在该说明书中，“高密度等离子体处理”是指等离子体的电子密度在1×1011cm-3以上且在1×1013cm-3以下、以及等离子体的电子温度在0.5eV或以上且在1.5eV或以下的处理。由于在等离子体的电子密度高时形成在基板上方的物体(这里其对应于金属膜)附近的电子温度低，所以可以防止等离子体对基板的损伤。而且，由于等离子体的电子密度高至1×1011cm-3或以上，所以可以形成具有通过氧化处理形成的具有均一厚度的氧化膜的致密膜。此外，等离子体的电子温度低至1.5eV或以下，因此，相比一般的等离子体处理或热氧化，氧化处理可以在较低温下进行。例如，即使当在低于玻璃基板应变点100℃或以上(例如，250至550℃)的温度下进行等离子体处理时，也可以充分地进行等离子体氧化处理。注意到作为产生等离子体的频率，使用微波(2.45GHz)。而且，等离子体的电位低至5V或以下，以便可以抑制原料分子的过多分解。
作为含氧的气氛，可以使用氧气(O2)或一氧化二氮气(N2O)以及稀有气体的混合气体、或者氧气(O2)或一氧化二氮气(N2O)、稀有气体以及氢气(H2)的混合气体。作为稀有气体，可以给出氩气(Ar)、氙气(Xe)、氪气(Kr)等。而且，可适当地确定包含在混合气体中的各自气体的压力比。在这种条件下形成的金属氧化膜成为包含稀有气体元素的膜。由于在等离子体条件中电子温度低(1.5eV以下)和电子密度高(1.0×1011cm-3以上)，所以可以在等离子体损伤极小的低温下形成金属氧化膜。
注意到在形成分离层101之前，可在基板100的上方形成绝缘膜如氧化硅膜、氮化硅膜、氮氧化硅膜或氧化氮化硅膜，然后可在绝缘膜的上方形成分离层101。通过在基板100和分离层101之间提供这种绝缘膜，可以防止包含在基板100中的杂质侵入上层。另外，在随后的激光照射步骤中，可以防止基板100被蚀刻。注意在此分开地使用氮氧化硅膜和氧氮化硅膜。氮氧化硅膜包含氧的数量大于氮，然而氧氮化硅膜包含氮的数量大于氧。
接下来，如图1B所示，形成第一绝缘膜102与分离层101相接触。第一绝缘膜102用作基膜。利用氧化硅、氮化硅、含氮的氧化硅、含氧的氮化硅等，通过等离子体CVD、溅射等形成第一绝缘膜102。
如图1C所示，通过公知的方法在第一绝缘膜102的上方形成包括具有薄膜晶体管的电路103的层104。作为包括具有薄膜晶体管的电路103的层104，例如，形成了多个薄膜晶体管、覆盖该多个薄膜晶体管的第二绝缘膜110以及与第二绝缘膜110接触且连接到该多个薄膜晶体管的源区和漏区的源和漏布线111。单个薄膜晶体管包括岛状半导体膜107、栅绝缘膜108、提供有侧壁的栅电极109等。作为包括薄膜晶体管的电路103，在图1C中作为实例示出了，每一个电路都具有包括N沟道薄膜晶体管105和P沟道薄膜晶体管106的结构；然而，本发明并不限于这种结构。而且，图1C示出了其中形成每一个都具有提供侧壁的栅电极和LDD区(低浓度杂质区)的顶栅薄膜晶体管作为N沟道薄膜晶体管105、以及形成每一个都具有提供侧壁的栅电极的顶栅薄膜晶体管作为P沟道薄膜晶体管106的实例；然而，薄膜晶体管的结构不限于此。可应用公知的薄膜晶体管结构，如不具有LDD区(无低浓度杂质区)的薄膜晶体管、底栅薄膜晶体管或具有硅化物区的薄膜晶体管。
下面将详细地描述用于形成包括具有薄膜晶体管的电路103的层104的方法的实例。
首先，在第一绝缘膜102的上方形成非晶半导体膜。该非晶半导体膜通过溅射或各种类型的CVD如等离子体CVD形成。随后，使非晶半导体膜结晶以形成结晶半导体膜。作为结晶方法，可以使用激光结晶、利用RTA或退火炉的热结晶、利用金属元素促进结晶的热结晶、利用金属元素用激光结晶促进结晶的热结晶等。其后，将获得的结晶半导体膜图案化成所希望的形状以形成岛状半导体膜107。注意到，在没有暴露于空气的前提下，可以连续地形成分离层101、第一绝缘膜102和非晶半导体膜。
下面将简要地描述用于形成结晶半导体膜方法的实例。作为结晶非晶半导体膜的方法，可以给出激光结晶、利用RTA或退火炉的热结晶、利用金属元素促进结晶的热结晶、利用金属元素用激光结晶促进结晶的热结晶等。而且，作为其它的结晶方法，可通过施加DC偏压产生热等离子体以及对半导体膜进行热等离子体影响来进行结晶。
在使用激光结晶时，可以使用连续波激光束(CW激光束)或脉冲的激光束(脉冲激光束)。作为可用的激光束，可以使用一种或多种激光器振荡的光束，其中激光器可以是气体激光器如Ar激光器、Kr激光器或受激准分子激光器；利用单晶YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3或GdVO4、或者掺杂有Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中一种或多种作为掺杂剂的多晶(陶瓷的)YAG、Y2O3、YVO4、YAlO3或GdVO4作为媒质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti：蓝宝石激光器；铜蒸汽激光器和金蒸汽激光器。用具有这种激光器的基波或其基波的二到四次谐波的激光束来照射非晶半导体膜，以获得大粒径的晶体。例如，可以使用Nd:YVO4激光器(1,064nm的基波)的二次谐波(532nm)或三次谐波(355nm)。在该情况下，对于激光器需要约0.01到100MW/cm2(优选，0.1到10MW/cm2)的能量密度。扫描率设置为约10到2,000cm/sec，以用激光照射半导体膜。
注意到，每一个利用单晶YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3或GdVO4，或者掺杂有Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中一种或多种作为掺杂剂的多晶(陶瓷的)YAG、Y2O3、YVO4、YAlO3或GdVO4，作为媒质的激光器；Ar离子激光器；和Ti：蓝宝石激光器；都可以连续振荡。而且，通过进行Q转换操作或模式同步，可以用10MHz以上的振荡频率进行它们的脉冲振荡。当用10MHz以上的振荡频率振荡激光束时，在半导体膜被激光束融化然后凝固期间，用接下来的脉冲照射半导体膜。因此，与利用低振荡频率的脉冲激光器的情形不同，固-液界面可以在半导体膜中连续地移动，以便可以获得向着扫描方向连续生长的晶粒。
当利用连续波激光器或振荡频率在10MHz或以上的激光束来结晶非晶半导体膜时，可以平面化结晶半导体膜的表面。结果，随后将形成的栅绝缘膜108可以形成得薄。另外，这有助于提高栅绝缘膜108的击穿电压。
当利用陶瓷(多晶)作为媒质时，媒质可以在短时间以低成本形成为自由的形状。当使用单晶时，通常使用直径为几mm和长度为几十mm的圆柱状媒质。同时，在使用陶瓷的情况下，可以形成比使用单晶的情况大的媒质。
直接有助于光发射的掺杂剂如Nd或Yb在媒质中的浓度，在单晶和多晶两种情况下都不能大大地改变，因此，在通过将掺杂剂的浓度增加到某范围来提高激光器的输出的方面存在限制。然而，在陶瓷的情况下，与单晶的情况相比可以显著地增加媒质的尺寸，因此，可以期望激光器的输出急剧提高。
而且，在陶瓷的情况下，可以容易地形成平行六面体形状或长方体形状的媒质。在使用具有这种形状的媒质的情况下，当振荡光在媒质内部以Z字形方式行进时，振荡光的路径可以行进得长。因此，振幅增加了，激光束可在高输出下振荡。此外，从具有这种形状的媒质中发射出来的激光束的截面具有四边形形状，因此，与具有圆形形状的激光束相比，在截面具有四边形形状的激光束能更顺利地成形为线性束。通过利用光学系统成形以上述方式发射出的激光束，可以容易地获得短边长度在1mm或以下而长边长度为几mm到几m的线性束。另外，当用激发光均匀地照射媒质时，在长边方向上发出具有均匀能量分布的线性束。
当用该线性束照射半导体膜时，可以均匀地退火半导体膜。在从线性束的一端到另一端需要均匀退火的情况下，可进行在线性束的两端提供狭缝以便屏蔽能量的衰减部分不受光等影响的灵巧设计。
当利用由此获得的具有均匀强度的线性束退火半导体膜和利用这种半导体膜制造半导体器件时，可以使半导体器件的特性良好和均匀。
作为利用金属元素促进结晶的热结晶，将给出一种具体方法的实例。在非晶半导体膜的上方，保持含有促进结晶的金属元素镍的溶液之后，对非晶半导体膜进行脱氢处理(500℃，一个小时)和热结晶处理(550℃，四个小时)以形成结晶半导体膜。其后，如果需要则用激光束照射结晶半导体膜，然后，通过光刻图案化结晶半导体膜以形成岛状半导体膜107。
利用金属元素促使结晶的热结晶具有能够在低温短时间下结晶非晶半导体膜和对准晶体方向的优点；然而，热结晶具有由于结晶半导体膜中金属元素的残留导致截止电流增加和结晶半导体膜特性不稳定的缺点。因此，优选在结晶半导体膜的上方形成用作吸杂点的非晶半导体膜。由于成为吸杂点的非晶半导体膜必须包含杂质元素例如磷或氩，所以非晶半导体膜优选通过溅射形成，通过该溅射非晶半导体膜可以包含高浓度的氩。其后，进行热处理(RTA、利用退火炉的热退火等)以使金属元素向非晶半导体膜散开。随后，移除含有金属元素的非晶半导体膜。通过进行这种吸杂处理，可以减小包含在结晶半导体膜中的金属元素的量或可以移除金属元素。
接下来，形成栅绝缘膜108以覆盖岛状半导体膜107。作为栅绝缘膜108，通过利用含有氧化硅或氮化硅的膜通过溅射或各种类型的CVD如等离子体CVD形成单层或叠层。具体地，通过利用含有氧化硅的膜、含有氮氧化硅的膜或含有氧氮化硅的膜的单层或者通过适当地叠置这些膜来形成栅绝缘膜108。可选地，可在含有氧、氮、或氧和氮二者的气氛下对岛状半导体膜107进行上述的高密度等离子体处理，来氧化或氮化岛状半导体膜107的每个表面，以形成栅绝缘膜。与通过CVD或溅射形成的膜相比，通过高密度等离子体处理形成的栅绝缘膜在膜的厚度和膜的质量上具有良好的均匀性。另外，通过高密度等离子体处理可以形成致密膜作为栅绝缘膜。作为含氧的气氛，可以使用氧气(O2)、二氧化氮气(NO2)或一氧化二氮气(N2O)、以及稀有气体的混合气体，或氧气(O2)、二氧化氮气(NO2)或一氧化二氮气(N2O)、稀有气体以及氢气(H2)的混合气体。而且，作为含有氮的气氛，可以使用氮气(N2)或氨气(NH3)以及稀有气体的混合气体，或氮气(N2)或氨气(NH3)、稀有气体以及氢气(H2)的混合气体。可以通过由高密度等离子体产生的氧基团(其在某些情况下含有OH基团)或氮基团(其在某些情况下含有NH基团)氧化或氮化岛状半导体膜107的每个表面。
当通过高密度等离子体处理形成栅绝缘膜108时，在岛状半导体膜107的上方形成厚度为1到20nm、典型地为5到10nm的绝缘膜。在这种情况下的反应是固相反应，因此，可以极端地减小绝缘膜和岛状半导体膜107之间的界面态密度。而且，由于岛状半导体膜107被直接氧化或氮化，可以有效且理想地抑制栅绝缘膜108厚度的变化。此外，由于在结晶硅的晶粒边界内没有发生强氧化，所以得到了极优选的状态。即，当通过在此示出的高密度等离子体处理对半导体膜的表面进行固相氧化时，在晶粒边界内没有发生反常的氧化反应，可以形成低界面态密度和良好均匀性的绝缘膜。
注意到，作为栅绝缘膜108，可仅使用通过高密度等离子体处理形成的绝缘膜。可选地，可叠置通过高密度等离子体处理形成的绝缘膜和利用氧化硅、含氧的氮化硅或含氮的氧化硅通过利用等离子体的CVD或热反应形成的另一种绝缘膜，来形成栅绝缘膜108。在任一种情况下，当形成部分或全部含有通过高密度等离子体形成的绝缘膜的晶体管时，可以减小特性的变化。
而且，当用激光束在一个方向上扫描非晶半导体膜时，通过连续波激光束或振荡频率在10MHz或以上的激光束的照射来结晶非晶半导体膜形成的结晶半导体膜，具有晶体在激光束的扫描方向上生长的特性。因此，当设置晶体管以使扫描方向对应于沟道长度方向(当形成沟道区时载流子流动的方向)，以及通过高密度等离子体处理形成的栅绝缘膜108与晶体管结合时，可以获得具有更少特性变化和高电子场效应迁移率的晶体管。
接下来，在栅绝缘膜108的上方形成栅电极109。栅电极109可通过溅射或各种类型的CVD如等离子体CVD形成。而且，可以利用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等中的一种元素或主要包含这些元素的合金材料或化合物材料形成栅电极109。而且，栅电极可以通过利用由掺杂有杂质元素如磷的多晶硅代表的半导体材料形成。
接下来，通过离子掺杂或离子注入将杂质元素选择性地加入到岛状半导体膜107，以形成N沟道薄膜晶体管105和P沟道薄膜晶体管106。注意到在图1C中，在每个N沟道薄膜晶体管105中，利用与每个栅电极109的侧表面接触的绝缘膜(侧壁)形成LDD区(低浓度杂质区)。作为赋予N型导电性用于形成N沟道薄膜晶体管105的杂质元素，可使用属于元素周期表15族的元素，例如，使用磷(P)或砷(As)。而且，作为赋予P型导电性用于形成P沟道薄膜晶体管106的杂质元素，可使用属于元素周期表13族的元素，例如，使用硼(B)。
在通过上述的步骤完成N沟道薄膜晶体管105和P型薄膜晶体管106之后，可进行热处理用于恢复半导体膜的结晶性或激活加入到半导体膜的杂质元素。而且，在进行热处理之后，可在含氢的气氛下对露出的栅绝缘膜108进行高密度等离子体处理，以使栅绝缘膜108的表面含氢。这是因为当在稍后进行的氢化半导体膜的步骤时可以使用氢。而且，当在350到450℃下加热基板时通过在含氢的气氛下进行高密度等离子体处理，可以进行半导体膜的氢化。而且，作为含氢的气氛，可以使用氢气(H2)或氨气(NH3)和稀有气体(例如，氩气(Ar))的混合气体。当使用氨气(NH3)和稀有气体(例如，氩气(Ar))的混合气体作为含氢的气氛时，可以同时氢化和氮化栅绝缘膜108的表面。
然后，形成第二绝缘膜110以覆盖多个薄膜晶体管。利用由无机材料如氧化硅或氮化硅、有机材料如聚酰亚胺、聚酰胺、苯并环丁烯(benzocychlobutene)、丙烯酸或环氧树脂、硅氧烷等制成的单层或叠层通过SOG技术、液滴排放法等形成第二绝缘膜110。在该说明书中，硅氧烷具有包含硅(Si)-氧(O)键的骨架结构，且使用至少含有氢(例如，烷基团、芳香烃等)的有机物基团取代。而且，作为取代物，可使用氟基团，或可使用至少含有氢的有机基团和氟基团二者。例如，在第二绝缘膜110具有三层结构的情况下，主要包含氧化硅的膜可形成为第一绝缘膜，主要包含树脂的膜可形成为第二绝缘膜，且主要包含氮化硅的膜可形成为第三绝缘膜。而且，在第二绝缘膜110具有单层结构的情况下，可形成氮化硅膜或含氧的氮化硅膜。在该情况下，优选通过对氮化硅膜或含氧的氮化硅膜在含氢的气氛下进行高密度等离子体处理，使氢包含到氮化硅膜或含氧的氮化硅膜的表面中。这是因为当稍后进行岛状半导体膜107的氢化步骤时，可以利用该氢。而且，在350到450℃下加热基板时，通过在含氢的气氛下进行高密度等离子体处理，可以进行半导体膜的氢化。注意到，作为含氢的气氛，可以使用氢气(H2)或氨气(NH3)和稀有气体(例如，氩气(Ar))的混合气体。当使用氨气(NH3)和稀有气体(例如，氩气(Ar))的混合气体作为含氢的气氛时，可以同时氢化和氮化栅绝缘膜108的表面。
注意到，在形成第二绝缘膜110之前，优选进行热处理，用于恢复半导体膜的结晶性、激活加入到半导体膜的杂质元素、或氢化半导体膜。热处理优选使用热退火、激光退火、RTA等。例如，为了激活杂质元素，优选在500℃或以上进行热退火。而且，为了氢化半导体膜，可在350到450℃进行热退火。
接下来，通过光刻蚀刻第二绝缘膜110和栅绝缘膜108，以形成可使岛状半导体膜107露出的接触孔。随后，形成导电膜来填充接触孔。图案化导电膜来形成源或漏布线111。
通过利用主要含有铝(Al)的导电膜，通过溅射、各种类型的CVD如等离子体CVD等形成源或漏布线111。主要含有铝(Al)的导电膜对应于主要含铝(Al)的材料，其还包含镍，或主要含铝(Al)的合金材料，例如，其还包含镍以及碳和硅中的一种或两种。由于主要含有铝的导电膜一般具有耐热特性差的缺点，主要含有铝的导电膜的上表面和下表面优选用阻挡膜覆盖。阻挡膜指的是具有抑制主要含有铝的导电膜的冒险或提高耐热特性的功能的膜。作为具有这种功能的材料，可以给出铬、钽、钨、钼、钛、硅和镍或这些元素的氮化物。作为每个源或漏布线111结构的实例，可以给出其中从基板一侧顺序叠置钛膜、铝膜和另一钛膜的结构。由于钛是具有高还原特性的元素，所以即使当在结晶半导体膜上自然地形成薄氧化膜时，通过钛也可以还原自然形成的氧化膜，以使钛膜可以良好地接触结晶半导体膜。而且，优选在含氮的气氛下对形成在结晶半导体膜和铝膜之间的钛膜进行高密度等离子体处理，以氮化钛膜的表面。在高密度等离子体处理的条件中，等离子体的电子密度在1×1011cm-3或以上且在1×1013cm-3或以下，等离子体的电子温度在0.5eV或以上且在1.5eV或以下。作为含氮的气氛，可以使用N2或NH3以及稀有气体的混合气体、或N2或NH3、稀有气体以及H2的混合气体。氮化该钛膜的表面能够防止钛和铝合金化，以及防止在随后将要执行的热处理等步骤中铝透过钛膜分散在结晶半导体膜中。注意到，这里描述了用钛膜层夹铝膜的实例，并且这与使用铬膜、钨膜等代替钛膜的情况是相同的。更优选地，在不将这些膜暴露于空气的前提下利用多室设备，连续地进行钛膜的形成、钛膜表面的氮化处理、铝膜的形成和另一钛膜的形成。
根据上述步骤，形成了包含具有薄膜晶体管的电路103的层104。
接下来，如图2A所示，在包含具有薄膜晶体管的电路103的层104的上方形成第三绝缘膜112。随后，利用金属膜等在第三绝缘膜112的上方，形成电连接到包含薄膜晶体管的电路103的布线的电极113。作为电极113，在此通过溅射形成TiN膜。
利用由无机材料如氧化硅、氮化硅、氮氧化硅或氧氮化硅；有机材料如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸或环氧树脂；硅氧烷等制成的单层或叠层通过公知的方法形成第三绝缘膜112。
而且，虽然在图2A中形成连接到薄膜晶体管的源或漏布线的电极113，但本发明不限于这种情况。在每个薄膜电路中，可在电连接到外部电路部分处形成电极。
在形成电极113之后，如图2B所示在电极113的上方形成厚度为20到30μm的树脂膜114。通过丝网印刷在电极113的上方涂敷树脂材料如热固树脂、UV(紫外线)固化树脂或热塑性树脂，然后烘焙以在此形成树脂膜。
随后，如图2C所示，用波长在紫外区的激光器(在下文中，称为UV激光器)照射基板以形成如图3A所示的开口部分115和116。在该情况下，通过形成开口部分115和116，部分地移除分离层101，以使包括第一绝缘膜102、包含具有薄膜晶体管的电路103的层104、第三绝缘膜112、电极113和树脂膜114的叠置体118容易与基板100分离开。叠置体在分离层101的内部部分或分离层101和第一绝缘膜102之间的界面处与基板分离开。
而且，在该实施例模式中用到UV激光器；然而，只要它能形成开口部分115和116，没有特别地限定本发明中使用的激光器的类型。激光器包括激光器媒质、激励源和谐振器。当激光器按媒质分类时，有气体激光器、液体激光器和固体激光器。当激光器按振荡特性分类时，有自由电子激光器、半导体激光器和X射线激光器。在本发明中可以使用任何的激光器。注意，优选使用气体激光器或固体激光器。更优选使用固体激光器。
作为气体激光器，有氦-氖激光器、二氧化碳气体激光器、受激准分子激光器和氩离子激光器。作为受激准分子激光器，有稀有气体受激准分子激光器和稀有气体卤化物激光器。稀有气体受激准分子激光器给出了由氩、氪和氙三种受激分子产生的振荡。作为氩离子激光器，有稀有气体离子激光器和金属蒸汽离子激光器。
作为液体激光器，有无机液体激光器、有机螯合物激光器和染料激光器。无机液体激光器和有机螯合物激光器中的每一个都利用用于固体激光器的稀土离子如钕作为激光器媒质。
用于固体激光器的激光器媒质是掺杂有提供激光作用的活性物种的固体。该固体指晶体或玻璃。晶体指YAG(钇、铝、石榴石晶体)、YLF、YVO4、YAlO3、蓝宝石、红宝石或变石。而且，例如，提供激光作用的活性物种是三价离子(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti3+等)。
而且，当使用陶瓷(多晶)时，可以在短时间以低成本形成具有自由形状的媒质。当使用单晶时，通常使用直径为几mm且长度为几十mm的柱状媒质。在使用陶瓷(多晶)的情况下，可以形成大尺寸的媒质。直接有助于光发射的掺杂剂如Nd或Yb在媒质中的浓度，在单晶和多晶两种情况下都不能做大地改变，因此，通过将掺杂剂的浓度增大到某范围存在提高激光器输出方面的限制。然而，在陶瓷的情况下，相比单晶的情况可以显著地增加媒质的尺寸，因此，希望激光器的输出急剧的提高。而且，在陶瓷的情况下，可以容易地形成具有平行六面体形状或长方体形状的媒质。在使用具有这种形状的媒质的情况下，当振荡光在媒质内部以Z字形行进时，振荡光的路径可以行进得长。因此，增加了振幅，并且激光束可以以高的输出振荡。此外，从具有这种形状的媒质发出的激光束的截面具有四边形形状，因此，相比具有圆形形状的激光束，截面具有四边形的形状的激光束具有成形为线性束的优点。通过利用光学系统成形以上述的方式发出的激光束，可以容易地获得短边长度为1mm或更小且长边长度为几mm至几m的线性束。另外，当用激发光均匀地照射媒质时，在长边的方向上发出具有均匀能量分布的线性束。当用该线性束照射半导体膜时，可以均匀地退火半导体膜。在需要从线性束的一端到另一端均匀的退火的情况下，可进行在线性束的两端提供狭缝以便屏蔽衰减部分的能量不受光等影响的灵巧设计。
作为本发明中使用的激光器，可以使用连续波激光束(CW激光束)或脉冲振荡激光束(脉冲激光束)。而且，考虑到第一绝缘膜102、包括具有薄膜晶体管的电路103的层104、第三绝缘膜112、电极113和树脂膜114的厚度、材料等，任意地控制激光器照射条件如频率、功率密度、能量密度和束轮廓。
为了使包括第一绝缘膜102、包括具有薄膜晶体管的电路103的层104、第三绝缘膜112、电极113和树脂膜114的叠置体118与基板100分离开，将第一膜117贴附到树脂膜114的表面上，并且在如图3B所示的箭头的方向上拉第一膜117，以便使包括第一绝缘膜102、包括具有薄膜晶体管的电路103的层104、第三绝缘膜112、电极113和树脂膜114的叠置体118与基板100分离开。在该情况下，在分离层101的内部部分或分离层101和第一绝缘膜102之间的界面处彼此分离开基板100和叠置体118。在与基板100分离开的叠置体118中，第一绝缘膜102成为最外的表面。树脂膜114确保当通过拉第一膜117使基板100和叠置体118彼此分离开时的强度。可以防止叠置体118在该步骤中被树脂膜114断开。
第一膜117具有其中在由树脂材料制成的基膜上提供粘合层的结构。例如，可以给出热熔性膜、UV(紫外线)分离膜、热分离膜等。作为用于基膜的材料，可以给出聚酯、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二酯)等。
热熔性膜具有其中在基膜的上方形成由具有比基膜低的软化点的树脂制成的粘合层的结构。对于粘合层所使用的材料可以给出聚乙烯树脂、聚酯、EVA(乙烯醋酸乙烯酯)等。而且，UV(紫外线)分离膜具有其中在基膜的上方形成由被UV(紫外线)射线照射削弱其粘合性的树脂材料制成的粘合层的结构。热分离膜具有其中在基膜的上方形成通过加热削弱粘合性的树脂材料制成的粘合层的结构。
然后，如图3C所示，在第一绝缘膜102的表面(薄膜电路的背表面)上方形成每个都具有1μm至几十μm、优选10μm至20μm厚的导电膜119，以便导电膜与电极113重叠，第一绝缘膜102的表面即在其上没有形成包括具有薄膜晶体管的电路103的层104的绝缘膜102的表面。例如，可利用导电材料如Au膏、Ag膏、Cu膏、Ni膏或Al膏、焊料等通过丝网印刷形成导电膜119。当导电膜119每个的厚度为0.1μm或以下时，在随后的步骤中导电膜不能电连接至电极113，这是因为它们过薄的厚度。
然后，如图4A所示，用激光束照射导电膜119。在该情况下，调节激光器的输出以便移动导电膜119以到达电极113，且所移动的导电膜119停止在电极113处。在振荡频率为15kHz和平均输出为3W的条件下通过利用具有激光波长为266nm的Nd:YVO4脉冲激光器进行激光照射。这些条件是典型的条件，并且本发明不限制于此。导电膜119和电极113通过激光照射彼此电连接，因此获得了图4B所示的状态。在图4B中，附图标记120表示电连接至一个电极113的导电膜中的一个。
如图4B所示，在包括具有薄膜晶体管的电路103的层104和第三绝缘膜112中在用激光束照射的位置处形成孔，且导电膜119的材料沿着孔的侧壁移动至电极113；因此，导电膜119电连接至电极113。
在图32中示出了在用于将导电膜119电连接至电极113的激光照射之前从单个导电膜119的顶表面得到的光学显微图。在图33中示出了在用于将导电膜119电连接至电极113的激光照射之从导电膜119的顶表面得到的光学显微图。图32和33中所示的光学显微图是以50倍(50-fold)的放大率得到的。如图33所示形成圆孔。导电膜119经由这个孔电连接至电极113。注意到用于电连接导电膜119至电极113的孔具有图33中的圆形；然而，该孔的形状不限于圆形。而且，在图33中存在看起来象裂缝的部分；然而，当测量电阻时这些部分与探针接触，摩擦已与探针接触的导电膜119的表面的部分并成为金属的。
注意到，在此示出了调节激光器的输出以便导电膜119移动到达电极113并且停止在电极113处的实例。可选地，可调节激光器的输出以便形成穿过树脂膜114和第一膜117的孔。
如图4C所示，通过用激光束照射具有薄膜晶体管的相邻电路103之间的每个部分，具有薄膜晶体管的电路103各个分成每个都包括具有薄膜晶体管的单个电路103的三部分121、122和123。分开的部分121、122和123分别成为集成电路器件。
在该实施例模式中描述了在基板上方形成具有薄膜晶体管的三个电路103的实例；然而，具有提供在基板上方的薄膜晶体管的电路103的数目不限于此。不用说具有薄膜晶体管的电路103的数目可以是一个、两个或三个或以上了。
如上所述，形成本发明的集成电路器件。以下将描述通过在其上形成天线的基板上方装配获得的本发明的集成电路器件形成半导体器件的步骤。
如图24A所示，在基板722上方形成具有天线功能的导电膜723。通过利用包含导电颗粒725的树脂724将集成电路器件726贴附到基板722的表面上。通过利用包含导电颗粒725的树脂724使集成电路器件726和基板722彼此贴附，具有天线功能的导电膜723的连接部分经由导电颗粒725电连接至提供在集成电路器件726的背表面处的连接导电膜。
然后，进行热处理以固化包含导电颗粒725的树脂724。当使用热分离膜作为第一膜117时，可以通过该热处理使第一膜117与树脂膜114分离开。在图24B中示出了第一膜117与树脂膜114分离开之后的状态。
如上所述，可以将本发明的集成电路器件装配在其上方形成了天线的基板上方。注意，在此描述了通过利用包含导电颗粒的树脂使具有天线功能的导电膜和集成电路器件彼此电连接的情况。可选地，作为将具有天线功能的导电膜电连接至集成电路器件的材料，除了包含导电颗粒的树脂之外，可使用公知的材料如焊料。
在利用焊料作为将具有天线功能的导电膜电连接至集成电路器件的材料的情况下，还进行热处理来熔融焊料。因此，当使用热分离膜作为第一膜117时，可以通过该热处理使第一膜117与树脂膜114分离开。
在其上方形成天线的基板上方装配本发明的集成电路器件之后，优选进行密封。可密封其上形成具有天线功能的导电膜723的基板722的至少一个表面。在图25A中将示出密封其上形成具有天线功能的导电膜723的基板722的仅一个表面的情况。当进行密封时，用具有其中在基膜上方提供粘合层的结构的第二膜729密封具有天线功能的导电膜。作为第二膜729，例如，可以给出热熔性膜。热熔性膜具有其中在基膜上方形成由具有比基膜低的软化点的树脂制成的粘合层的结构。作为用于基膜的材料，可以给出聚酯、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二酯)等。可以给出聚乙烯树脂、聚酯、EVA(乙烯醋酸乙烯酯)等作为用于粘合层的材料。
而且，如图25B所示，可用两个膜(第二膜727和第三膜728)密封其上方形成了天线的基板722。作为图25B中所示的第二膜727和第三膜728，可使用每个都具有其中基膜上方形成粘合层的膜。
在图24A和24B和图25A和25B中描述了在热处理时分离第一膜117之后、密封其上方形成了天线的基板722的情况。可选地，可以密封其上方形成天线的基板722，同时第一膜117贴附到树脂膜114的表面而没有分离开第一膜117。在该情况下，可以使用不同于热分离膜(如热熔性膜)的膜。
在该实施例模式中形成的集成电路器件中的每一个都具有在具有薄膜晶体管的电路上方的树脂膜，且邻接具有薄膜晶体管的电路的背表面提供用于电连接至外部部分的电极。即，在其上方没有形成树脂膜的集成电路器件的表面上方提供电连接至具有薄膜晶体管的电路的导电膜。由于第一绝缘膜和包括具有薄膜晶体管的电路的层的总厚度约为10μm或以下且树脂膜的厚度约为20至30μm，所以通过形成电连接至上方没有形成树脂膜的集成电路器件的表面上方具有薄膜晶体管的电路的导电膜，与在树脂膜侧上形成相比，可以容易地形成电连接至具有薄膜晶体管的电路的导电膜。
实施例模式2
尽管在实施例模式1中描述了形成具有薄膜晶体管的电路作为薄膜电路的情况，但将在该实施例模式中描述形成具有电阻器的电路作为薄膜电路的情况。而且，尽管在实施例模式1中形成具有薄膜晶体管的电路作为薄膜电路和将在该实施例模式中形成电阻器作为薄膜电路，但可以根据本发明实施具有选自薄膜晶体管、电阻器、电感器和电容器的多种元件的电路的情况。
如图6A所示，在基板200的上方形成分离层201，并且在分离层202的上方形成第一绝缘膜202。可利用实施例模式1中描述的相同的材料和相同的方法分别形成基板200和分离层201。
接下来，如图6B所示，在第一绝缘膜202的上方形成电阻元件204。例如，可利用Ta2N形成电阻元件204。在图10A和10B中示出了从电阻元件204的顶表面看到的它的形状的实例。注意到，以下将描述形成具有图10A中所示形状的电阻元件作为电阻元件204的情况。
在形成电阻元件204之后，在电阻元件204的上方形成第二绝缘膜205，如图6C所示。然后，在第二绝缘膜205中形成开口206，如图6D所示。开口206是经由其使电阻元件204接触将在以后形成的电极的孔。在图10A中所示的区域216和217的上方形成开口206。在形成具有图10B中所示形状的电阻元件的情况下，可在图10B的区域219和220的上方形成开口206。
在形成开口206之后，如图7A所示在第二绝缘膜205的上方形成电连接至电阻元件204的电极207。形成电极207以分别电连接至图10A的区域216和217。
在形成电极207之后，如图7B所示在电极207的上方形成树脂膜208。其后，如图7C所示进行激光照射。在分离层201、第一绝缘膜202、第二绝缘膜205和树脂膜208中形成开口209，如图7D所示。通过提供开口209，部分地移除分离层201，以便包括包含其中叠置了第一绝缘膜202、电阻元件204、第二绝缘膜205和电极207的电阻器的层210、以及树脂膜208的叠置体211可以容易地与基板200分离开。在分离层201的内部部分或分离层201和第一绝缘膜202之间的边界处进行该分离。
而且，与实施例模式1一样可以使用任何类型的激光器。考虑到包括电阻器的层210和树脂膜208的厚度、材料等，任意地控制激光照射条件，如频率、功率密度、能量密度和束轮廓。
为了使包括含有电阻器的层210和树脂膜208的叠置体211与基板200分离，将第一膜212贴附到树脂膜208的表面上，如图8A所示，并且在如图8B所示的箭头的方向上拉第一膜212，由此包括包含电阻器的层210和树脂膜208的叠置体211与基板200分离开。在该情况下，基板200和叠置体211在分离层201的内部部分或分离层201和第一绝缘膜202之间的边界处彼此分离开。在与基板200分离开的叠置体211中，第一绝缘膜202成为最外的表面。树脂膜208确保当通过拉伸第一膜212使基板200与叠置体211彼此分离开时的强度。可以防止叠置体211在该步骤中被树脂膜208断开。
第一膜212具有其中在由树脂材料制成的基膜上提供粘合层的结构。例如，可以给出热熔性膜、UV(紫外线)分离膜、热分离膜等。作为用于基膜的材料，可以给出聚酯、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二酯)等。
热熔性膜具有其中在基膜的上方形成由具有比基膜低的软化点的树脂制成的粘合层的结构。可以给出聚乙烯树脂、聚酯、EVA(乙烯醋酸乙烯酯)等作为粘合层所使用的材料。UV(紫外线)分离膜具有其中在基膜的上方形成由通过UV(紫外线)射线照射削弱粘合性的树脂材料制成的粘合层的结构。而且，热分离膜具有其中在基膜的上方形成由通过加热削弱粘合性的树脂材料制成的粘合层的结构。
当使用UV(紫外线)分离膜作为第一膜212时，可以在分离步骤之后通过用UV(紫外线)射线照射分离第一膜212。
而且，当使用热分离膜作为第一膜212时，可以在分离步骤之后通过加热分离第一膜212。
然后，如图8C所示，在第一绝缘膜202的表面(薄膜电路的背表面)上方形成每个都具有1μm至几十μm、优选10μm至20μm厚的导电膜213，以便导电膜与电极207重叠，第一绝缘膜202的表面即在其上没有形成包括具有电阻器的电路的层210的第一绝缘膜202的表面。例如，可利用导电材料如Au膏、Ag膏、Cu膏、Ni膏或Al膏、焊料等通过网印刷形成导电膜213。当导电膜213每个的厚度为0.1μm或以下时，在随后的步骤中导电膜不能电连接至电极207，这是因为它们过薄的厚度。
然后，如图8D所示，用激光束照射导电膜213。在该情况下，调节激光器的输出以便移动导电膜213以到达电极207，且所移动的导电膜213停止在电极207处。在该情况下，在振荡频率为15kHz和平均输出为3W的条件下通过利用具有激光波长为266nm的Nd:YVO4脉冲激光器进行激光照射。这些条件是典型的条件，并且本发明不限制于此。导电膜213和电极207通过激光照射彼此电连接，因此获得了图9所示的状态。在图9中，附图标记214和215表示电连接至电极207的导电膜。
如图9所示，在第一绝缘膜202和第二绝缘膜205中在用激光束照射的位置处形成孔，且导电膜213的材料沿着孔的侧壁移动到电极207的内部；因此，导电膜213电连接至电极。
注意，在此示出了调节激光器的输出以便导电膜213移动到达电极207并且停止在电极207处的实例。可选地，可调节激光器的输出以便形成穿过树脂膜208和第一膜212的孔。
实施例模式3
在该实施例模式中，将描述形成具有电感器的电路作为薄膜电路的情况。尽管在该实施例模式中示出了形成具有一种元件的电路的情况，但还可以实施电路具有选自薄膜晶体管、电阻器、电感器和电容器的多种元件的情况。
将参考关注形成电感器的部分的截面图描述具有电感器的集成电路器件的制造工艺。
首先，如图11A所示，在基板300的上方形成分离层301，并且在分离层301的上方形成第一绝缘膜302。可利用实施例模式1中描述的相同的材料和相同的方法形成基板300和分离层301。
接下来，如图11B所示，在第一绝缘膜202的上方形成具有线圈状的第一导电膜303。在图11B中，上部是截面图，而下部是顶视图。在图11B的顶视图中，区域304和305是用于接触以后将形成的电极的区域。
在形成第一导电膜303之后，在第一导电膜303的上方形成树脂膜306，如图11C所示。然后，用激光束照射树脂膜306，如图12A所示。在分离层301、第一绝缘膜302和树脂膜306中通过激光照射形成开口307，如图12B所示。通过形成开口307，部分地移除分离层301，以便包括包含具有其中叠置了第一绝缘膜302和第一导电膜303的电感器的电路的层308、以及树脂膜306的叠置体309可以容易地与基板300分离开。在分离层301的内部部分或分离层301和第一绝缘膜302之间的边界处进行该分离。
而且，与实施例模式1一样可以使用任何类型的激光器。考虑到包括具有电感器的电路的层308和树脂膜306的厚度、材料等，任意地控制激光照射条件，如频率、功率密度、能量密度和束轮廓。
为了使包括含有具有电感器的电路的层308和树脂膜306的叠置体309与基板300分离，将第一膜310贴附到树脂膜306的表面上，如图12C所示，并且在如图12D所示的箭头的方向上拉第一膜310；因此，包括包含具有电感器的电路的层308和树脂膜306的叠置体309与基板300分离开。在图13A中示出了从基板300分离的叠置体309和第一膜310的状态。当叠置体309与基板300分离开时，基板300和叠置体309在分离层301的内部部分或分离层301和第一绝缘膜302之间的边界处彼此分离开。在与基板300分离开的叠置体309中，第一绝缘膜302成为最外的表面。树脂膜306确保当通过拉第一膜310使基板300与叠置体309彼此分离开时的强度。可以防止叠置体309在该步骤中被树脂膜306断开。
第一膜310具有其中在由树脂材料制成的基膜上提供粘合层的结构。例如，可以给出热熔性膜、UV(紫外线)分离膜、热分离膜等。作为用于基膜的材料，可以给出聚酯、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二酯)等。
热熔性膜具有其中在基膜的上方形成由具有比基膜低的软化点的树脂制成的粘合层的结构。可以给出聚乙烯树脂、聚酯、EVA(乙烯醋酸乙烯酯)等作为粘合层所使用的材料。UV(紫外线)分离膜具有其中在基膜的上方形成由通过UV(紫外线)射线照射削弱其粘合性的树脂材料制成的粘合层的结构。热分离膜具有其中在基膜的上方形成由通过加热削弱其粘合性的树脂材料制成的粘合层的结构。
当使用UV(紫外线)分离膜作为第一膜310时，可以在分离步骤之后用UV(紫外线)射线分离第一膜310。
而且，当使用热分离膜作为第一膜310时，可以在分离步骤之后通过加热分离第一膜310。
然后，如图13B所示，在第一绝缘膜302的表面(薄膜电路的背表面)上方形成每个都具有1μm至几十μm、优选10μm至20μm厚的第二导电膜311，以便第二导电膜分别与第一导电膜303的区域304和305重叠，第一绝缘膜302的表面即在其上方没有形成包括具有电感器的电路的层308的第一绝缘膜302的表面。例如，可利用导电材料如Au膏、Ag膏、Cu膏、Ni膏或Al膏、焊料等通过丝网印刷形成第二导电膜311。当第二导电膜311中每一个的厚度为0.1μm或以下时，在随后的步骤中第二导电膜不能电连接至第一导电膜303，这是因为它们过薄的厚度。
图13B是沿着图11B中示出的顶表面的线A-A’的截面图。在图13B中示出了在与图11B中示出的第一导电膜303的区域305重叠的位置处形成的仅单个第二导电膜311；然而，还在与第一导电膜303的区域304重叠的位置处形成了其它第二导电膜。
然后，如图13C所示，用激光束照射第二导电膜311。在该情况下，调节激光器的输出以便移动第二导电膜311以到达第一导电膜303，且所移动的第二导电膜311停止在第一导电膜303处。在振荡频率为15kHz和平均输出为3W的条件下通过利用具有激光波长为266nm的Nd:YVO4脉冲激光器进行激光照射。这些条件是典型的条件，并且本发明不限制于此。第二导电膜311和第一导电膜303通过激光照射彼此电连接，因此获得了图13D所示的状态。在图13D中，附图标记312表示电连接至第一导电膜303的第二导电膜。
如图13D所示，在第一绝缘膜302中在用激光束照射的位置处形成孔，且第二导电膜311的材料沿着孔的侧壁移动到第一导电膜303的内部；因此，第二导电膜311电连接至第一导电膜。
注意，在此示出了调节激光器的输出以便第二导电膜311移动到达第一导电膜303并且停止在第一导电膜303处的实例。可选地，可调节激光器的输出以便形成穿过树脂膜306和第一膜310的孔。
实施例模式4
在该实施例模式中将描述形成具有电容器的集成电路器件作为薄膜电路的方法。尽管在该实施例模式中将描述形成具有一种元件的电路的情况，但还可以实施具有选自薄膜晶体管、电阻器、电感器和电容器的多种元件的电路的情况。
首先，如图14A所示，在基板400的上方形成分离层401，并且在分离层401的上方形成第一绝缘膜402。可利用实施例模式1中描述的相同的材料和相同的方法形成基板400和分离层401。
接下来，如图14B所示，在第一绝缘膜402的上方形成电容器的第一电极403。例如，可形成金属膜等作为电容器的第一电极403。接下来，如图14C所示形成第二绝缘膜404。可利用电介质物质如TiO2、Al2O3、BaTiO3或SiO2形成第二绝缘膜404。
然后，如图14D所示，形成电容器的第二电极405。可用与电容器的第一电极一样的金属膜等形成电容器的第二电极405。由此，形成包括第一电极、绝缘膜和第二电极的电容器。
随后，在以上制造的电容器的上方形成树脂膜406，如图15A所示。提供树脂膜406用于确保薄膜电路的强度。在形成树脂膜406之后，如图15B所示进行激光照射。通过激光照射，在分离层401、第一绝缘膜402、第二绝缘膜404和树脂膜406中形成开口407，如图15C所示。通过形成开口407，部分地移除分离层401，以便包括包含具有电容器的电路的其中叠置了第一绝缘膜402、第一电极403、第二绝缘膜404和第二电极405的层408、以及树脂膜406的叠置体409可以容易地与基板400分离开。在分离层401的内部部分或分离层401和第一绝缘膜402之间的边界面进行该分离。
而且，与实施例模式1一样可以使用任何类型的激光器。考虑到包括具有电容器的电路的层408和树脂膜406的厚度、材料等，任意地控制激光照射条件，如频率、功率密度、能量密度和束轮廓。
为了使包括含有具有电容器的电路的层408和树脂膜406的叠置体409与基板400分离开，将第一膜410贴附到树脂膜406的表面上，如图15D所示，并且在如图16A所示的箭头的方向上拉第一膜410；因此，包括含有具有电容器的电路的层408和树脂膜406的叠置体409与基板400分离开。在图16B中示出了与基板400分离开的叠置体409和第一膜410的状态。当叠置体409与基板400分离开时，在分离层401的内部部分或分离层401和第一绝缘膜402之间的边界处彼此分离开基板400和叠置体409。在与基板400分离开的叠置体409中，第一绝缘膜402成为最外的表面。树脂膜406确保当通过拉第一膜410使基板400和叠置体409彼此分离开时的强度。可以防止叠置体409在该步骤中被树脂膜406断开。
第一膜410具有其中在由树脂材料制成的基膜上方提供粘合层的结构。例如，可以给出热熔性膜、UV(紫外线)分离膜、热分离膜等。作为用于基膜的材料，可以给出聚酯、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二酯)等。
热熔性膜具有其中在基膜的上方形成由具有比基膜低的软化点的树脂制成的粘合层的结构。可以给出聚乙烯树脂、聚酯、EVA(乙烯醋酸乙烯酯)等作为粘合层所使用的材料。UV(紫外线)分离膜具有其中在基膜的上方形成由通过UV(紫外线)射线照射削弱其粘合性的树脂材料制成的粘合层的结构。热分离膜具有其中在基膜的上方形成由通过加热削弱其粘合性的树脂材料制成的粘合层的结构。
当使用UV(紫外线)分离膜作为第一膜410时，可以在分离步骤之后用UV(紫外线)射线分离第一膜410。
而且，当使用热分离膜作为第一膜410时，可以在分离步骤之后通过加热分离第一膜410。
然后，如图16C所示，在第一绝缘膜402的一个表面(薄膜电路的背表面)上方形成每个都具有1μm至几十μm、优选10μm至20μm厚的导电膜411和412，以便导电膜分别与部分第一电极403和部分第二电极405重叠，第一绝缘膜402的该表面即在其上没有形成包括具有电容器的电路的层408的第一绝缘膜202的表面。例如，可利用导电材料如Au膏、Ag膏、Cu膏、Ni膏或Al膏、焊料等通过丝网印刷形成导电膜411和412。当导电膜411和412每个的厚度为0.1μm或以下时，在随后的步骤中导电膜不能电连接至第一电极403和第二电极405，这是因为它们过薄的厚度。
然后，如图16D所示，用激光束照射导电膜411和412。调节激光器的输出以便移动导电膜411以到达第一电极403，且所移动的导电膜411停止在第一电极403处。而且，调节激光器的输出以便移动导电膜412以到达第二电极405，且所移动的导电膜412停止在第二电极405处。在该情况下，在振荡频率为15kHz和平均输出为3W的条件下通过利用具有激光波长为266nm的Nd:YVO4脉冲激光器进行激光照射。这些条件是典型的条件，并且本发明不限制于此。通过激光照射导电膜411和第一电极403彼此电连接，且导电膜412和第二电极405彼此电连接，因此获得了图17所示的状态。在图17中，附图标记413表示电连接至第一电极403的导电膜，附图标记414表示电连接至第二电极405的导电膜。
如图17所示，在第一绝缘膜402中在用激光束照射用于形成导电膜413电连接至第一电极403的位置处形成孔，且导电膜413的材料沿着孔的侧壁移动到第一电极403；因此，导电膜413电连接至第一电极。而且，在第一绝缘膜402和第二绝缘膜404中在用激光束照射用于形成导电膜414电连接至第二电极405的位置处形成孔，且导电膜414的材料沿着孔的侧壁移动到第二电极405；因此，导电膜414电连接至第二电极。
注意，在此示出了一实例，当电连接至第一电极403的形成导电膜413时，调节激光器的输出以便导电膜411移动以到达第一电极403并且停止在第一电极403处，当形成导电膜414电连接至第二电极405时调节激光器的输出以便导电膜414移动以到达第二电极405并且停止在第二电极405处。可选地，可调节形成导电膜413电连接至第一电极时的激光器的输出和形成导电膜414电连接至第二电极时的激光器的输出，以便形成穿过树脂膜406和第一膜410的孔。
实施例模式5
尽管在实施例模式1中描述了通过将包括包含具有薄膜晶体管的电路的层的叠置体与基板分离形成柔性集成电路器件的情况，但在该实施例模式中将描述其中通过研磨、抛光等减小基板的厚度来形成柔性集成电路器件的情况。尽管在该实施例模式中将描述形成薄膜晶体管作为薄膜电路的情况，但也可以实施具有选自薄膜晶体管、电阻器、电感器和电容器的一种或多种元件的薄膜电路的情况。
首先，如图18A所示，在第一基板500的上方形成第一绝缘膜501。该第一绝缘膜用作基膜。利用氧化硅、氮化硅、含氮的氧化硅、含氧的氮化硅等通过等离子体CVD、溅射等形成第一绝缘膜501。
作为第一基板500，可使用石英基板、半导体基板、玻璃基板、金属基板等。
如图18B所示，通过公知的方法在第一绝缘膜501的上方形成包括具有薄膜晶体管的电路503的层504。作为包括具有薄膜晶体管的电路503的层504，例如，形成多个薄膜晶体管、覆盖该多个薄膜晶体管的第二绝缘膜510、与第二绝缘膜510接触且连接至该多个薄膜晶体管的源或漏区的源或漏布线511。该多个薄膜晶体管中的每一个都包括岛状半导体膜507、栅绝缘膜508、提供有侧壁的栅电极509等。在图18B中，示出了包括N沟道薄膜晶体管505和P沟道薄膜晶体管506的电路作为具有薄膜晶体管的电路503每一个的实例；然而，本发明不局限于此。而且，在图18B中示出了具有LDD区域(低浓度杂质区)连同提供有侧壁的栅电极的顶栅薄膜晶体管形成为N沟道薄膜晶体管505中每一个而具有提供侧壁的栅电极的顶栅薄膜晶体管形成为P沟道薄膜晶体管506中的每一个的实例；然而，本发明不局限于此。可应用薄膜晶体管的已知结构如不具有LDD区域(没有低浓度杂质区)的薄膜晶体管或底栅薄膜晶体管。
注意，可以利用实施例模式1中描述的制造方法形成具有薄膜晶体管的电路503。
接下来，如图18C所示，在包括具有薄膜晶体管的电路503的层504上方形成第三绝缘膜512，并且在第三绝缘膜512的上方形成电连接至具有薄膜晶体管的电路503的布线的电极513。
通过公知的方法通过由无机材料如氧化硅、氮化硅、氮氧化硅或氧氮化硅；有机材料如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸或环氧树脂；硅氧烷等制成的单层或叠层形成第三绝缘膜512。
形成电极513电连接至图18C中的薄膜晶体管的源或漏布线；然而，本发明不限于该情况。可在电连接至薄膜电路中的外部电路的位置处形成电极。
接下来，如图19A所示，在电极513的上方形成第四绝缘膜514。通过公知的方法通过使用无机材料如氧化硅、氮化硅、氮氧化硅或氧化氮化硅；有机材料如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸或环氧树脂；硅氧烷等的单层或叠层形成第四绝缘膜514。
然后，如图19B所示，通过使用粘合材料将第二基板515贴附到第四绝缘膜514的表面上。作为第二基板515，可以使用石英基板、半导体基板、玻璃基板、金属基板、树脂基板等。优选使用通过加热削弱其粘合性的粘合材料。另外，可使用具有粘合层提供在基膜如热熔性膜、UV(紫外线)分离膜或热分离膜上的结构的膜作为第二基板。
在第二基板515没有贴附到第四绝缘膜514的表面的情况下，在将在以后进行的减小第一基板500的厚度的步骤中，当减小第一基板500的厚度时，可固化包括包含具有薄膜晶体管的电路的层504、第三绝缘膜512、电极513和第四绝缘膜514的叠置体。然而，将第二基板515贴附到第四绝缘膜514的表面能够防止包括含有具有薄膜晶体管的电路的层504、第三绝缘膜512、电极513和第四绝缘膜514的叠置体在以后将进行的减小第一基板500的厚度的步骤被固化。
在将第二基板贴附到第四绝缘膜514的表面之后，进行用于减小第一基板500的厚度的处理。通过该处理，使第一基板500的厚度减小至100μm或以下、且优选20至50μm。在此通过使用研磨装置或抛光装置516减小第一基板500的厚度，如图19C所示。在该情况下，可通过仅利用研磨装置研磨该基板减小第一基板500的厚度。可选地，可仅利用抛光装置抛光基板来减小第一基板500的厚度。优选，在通过研磨装置对第一基板进行研磨之后，通过抛光装置抛光基板。
作为用于减小第一基板500的厚度的装置，在此使用了研磨装置或抛光装置；然而，本发明不局限于此。作为用于减小第一基板500厚度的方式，可使用湿法腐蚀。在该情况下，当在第一基板500和第一绝缘膜501之间形成耐受腐蚀第一基板500的腐蚀液的膜时，可以防止第一绝缘膜501被腐蚀。
在进行减小第一基板500厚度的处理之后，在图20A示出了具有减小厚度的第一基板500的状态。图20A示出了保留部分第一基板500的状态；然而，第一基板500可全部移除或部分第一基板500保留在第一绝缘膜501的表面上。
然后，如图20B所示，在上方没有提供第一绝缘膜501的第一基板500的表面即薄膜电路的背表面上方形成每个都具有1μm至几十μm、优选10μm至20μm厚的导电膜517，以使导电膜与电极513重叠。例如，可利用导电材料如Au膏、Ag膏、Cu膏、Ni膏或Al膏、焊料等通过丝网印刷形成导电膜517。当导电膜517每个的厚度为O.1μm以下时，在随后的步骤中导电膜不能电连接至电极513，这是因为它们过薄的厚度。
然后，如图20C所示，用激光束照射导电膜517。在该情况下，调节激光器的输出以便移动导电膜517以到达电极513，且所移动的导电膜517停止在电极513处。在振荡频率为15kHz和平均输出为3W的条件下通过利用具有激光波长为266nm的Nd:YVO4脉冲激光器进行激光照射。这些条件是典型的条件，并且本发明不限制于此。导电膜517和电极513通过激光照射而彼此电连接，因此获得了图21A所示的状态。在图21A中，附图标记518表示电连接至电极513的导电膜中的一个。
如图21A所示，在第一基板500、包括具有薄膜晶体管的电路503的层504和第三绝缘膜512中在用激光束照射的位置处形成孔，且导电膜517的材料沿着孔的侧壁移动至电极513；因此，导电膜517电连接至电极。
注意，在此示出了调节激光器的输出以便导电膜517移动到达电极513并且停止在电极513处的实例。可选地，可调节激光器的输出以便形成穿过第四绝缘膜514和第二基板515的孔。
如图21B所示，通过用激光束照射具有薄膜晶体管的相邻电路503之间的每个部分，具有薄膜晶体管的电路503各自分成每个都具有薄膜晶体管的三个部分519、520和521。分开的部分519、520和521分别成为集成电路器件。
在该实施例模式中描述了在基板上方形成具有薄膜晶体管的三个电路503的情况；然而，具有提供在基板上方的薄膜晶体管的电路503的数目不限于此。不用说具有薄膜晶体管的电路503的数目可以是一个、两个、三个或以上。
如上所述，形成了本发明的集成电路器件。以下将描述通过在其上方形成天线的基板上方装配获得的本发明的集成电路器件形成半导体器件的步骤。
如图22A所示，在基板522上方形成具有天线功能的导电膜523。通过利用包含导电颗粒525的树脂524将集成电路器件526贴附到基板522的表面上。通过利用包含导电颗粒525的树脂524使集成电路器件526和基板522彼此贴附，具有天线功能的导电膜523的连接部分经由导电颗粒525电连接至邻近集成电路器件526的背表面提供的连接导电膜。
然后，进行热处理以固化包含导电颗粒525的树脂524。当通过使用通过加热削弱其粘合性的粘合材料将第二基板515贴附到第四绝缘膜514上时，或者当使用热分离膜作为第二基板515时，可以通过该热处理使第二基板515与第四绝缘膜514分离开。在图22B中示出了第二基板515与第四绝缘膜514分离开之后的状态。
如上所述，可以将本发明的集成电路器件装配在其上方形成了天线的基板上方。注意，在此描述了通过利用包含导电颗粒的树脂使具有天线功能的导电膜和集成电路器件彼此电连接的情况。可选地，作为将具有天线功能的导电膜电连接至集成电路器件的材料，除了包含导电颗粒的树脂之外，可使用公知的材料如焊料。
在利用焊料作为将具有天线功能的导电膜电连接至集成电路器件的材料的情况下，还进行热处理来熔融焊料。因此，在通过使用通过加热削弱其粘合性的粘合材料将第二基板515贴附到第四绝缘膜514上的情况下，或者当使用热分离膜作为第二基板515时，可以通过这一热处理使第二基板515与第四绝缘膜514分离开。
在其上方形成天线的基板上方装配本发明的集成电路器件之后，优选进行密封。可密封其上形成具有天线功能的导电膜523的基板522的至少一个表面。在图23A中将示出密封其上形成具有天线功能的导电膜523的基板522的仅一个表面的情况。当进行密封时，用具有其中在基膜上方提供粘合层的结构的膜529密封具有天线功能的导电膜。作为膜529，例如，可以给出热熔性膜。热熔性膜具有其中在基膜上方形成由具有比基膜低的软化点的树脂制成的粘合层的结构。作为用于基膜的材料，可以给出聚酯、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二酯)等。可以给出聚乙烯树脂、聚酯、EVA(乙烯醋酸乙烯酯)等作为用于粘合层的材料。
而且，如图23B所示，可用两个膜527和528密封其上方形成了天线的基板522。作为图23B中所示的膜527和528，可使用每个都具有形成在基膜上方的粘合层的结构的膜。
尽管在图22A和22B及图23A和23B中描述了在热处理时分离第二基板515并且然后密封具有天线功能的导电膜的情况，但可以在不分离第二基板515的情况下密封具有天线功能的导电膜，同时将第二基板515贴附到第四绝缘膜514的表面。在该情况下，没有特别地限定用于将第二基板515贴附到第四绝缘膜514的粘合剂，并且未必一定使用通过加热削弱其粘合性的粘合材料。而且，可以使用除了热分离膜之外的膜(如热熔性膜)作为第二基板。
实施例1
在该实施例中，将参考图26A和26B描述在包括多条布线的基板上方装配本发明的集成电路器件的实例。
在图26A中，将本发明的集成电路器件601至604贴附到具有多条布线605的基板600的表面上。在集成电路器件601至604的每一个中，由虚线围绕的正方形部分是连接薄膜电路和提供于基板600上方的布线的连接部分。
在图26B中示出了为连接部分之一的单个连接部分606的截面的放大图。如图26B所示，提供于基板600上方的布线607和邻接集成电路器件604的背表面提供的连接导电膜通过包含导电颗粒608的树脂609彼此贴附。由于邻接集成电路器件的背表面提供的连接导电膜电连接至包括在集成电路器件中的电路，所以提供在基板上方的布线可以电连接至包括在集成电路器件中的电路。
而且，邻接集成电路器件601至604的背表面提供的连接导电膜以与上述的连接部分606相同的方式用包含导电颗粒608的树脂609贴附到形成于基板上方的布线。
集成电路器件601至604中的每一个都用作中央处理单元(CPU)、存储器、网络处理电路、磁盘处理电路、图像处理电路、声频处理电路、电源电路、温度传感器、湿度传感器、红外线传感器等中的一个或多个。
实施例2
在该实施例中，将参考图27A和27B描述其中将本发明的集成电路器件应用到显示器件的驱动电路部分上的实例。图27B示出了沿着图27A的线A-B的截面的图。在图27A中，线A-B对应于图27B的线A-B。
集成电路器件624和625贴附到基板620的表面上，集成电路器件628和629贴附到连接膜626和627的表面上。显示部分623和集成电路624经由提供在基板620上方的导电膜631彼此连接。集成电路器件624和集成电路器件628经由提供在基板620上方的导电膜634和提供在连接膜627上方的导电膜635彼此连接。通过使用包含导电颗粒155的树脂154连接这些导电膜。基板620和相对基板621用密封材料630彼此贴附。
尽管在该实施例中示出了将本发明的集成电路器件分别装配在基板620和连接膜626和627上方的情况的实例，但本发明不局限于此。本发明的集成电路器件可仅装配在基板620的上方作为驱动电路或者仅装配在连接膜上方。
由于本发明的集成电路器件具有柔韧性，所以适合形成于连接膜上方。当本发明的集成电路器件贴附到弯曲的连接膜上时，也可以弯曲本发明的集成电路器件。
而且，可以使用公知的基板材料如玻璃基板、半导体基板、石英基板或树脂基板作为基板620。特别地，当使用柔性基板时，由于本发明的集成电路器件也具有柔性，所以集成电路器件可以与基板一起弯曲。作为柔性基板，可以给出通过研磨、抛光等使厚度减小的树脂基板、玻璃基板或半导体基板等。
实施例3
在该实施例中，将参考图28A至28C描述包括本发明的集成电路器件的IC卡。
如图28A所示，在卡型基板640的上方形成具有天线功能的导电膜642。将本发明的集成电路器件641贴附到卡型基板640的表面上。集成电路器件641和具有天线功能的导电膜642彼此电连接。在图28B中示出了集成电路器件641和具有天线功能的导电膜642之间的连接部分643的截面放大图。
如图28B所示，提供在卡型基板640上方的具有天线功能的导电膜642和邻接集成电路器件641背表面提供的连接导电膜通过包含导电颗粒644的树脂645彼此贴附。邻接集成电路器件背表面提供的连接导电膜电连接至包含于集成电路器件中的电路，因此，提供在卡型基板640上方的具有天线功能的导电膜642和包含于集成电路器件641中的电路彼此电连接。
作为卡型基板640，使用柔性基板(例如，塑料基板)。而且，由于本发明的集成电路器件具有柔性，当将它装配在柔性基板上方时，如图28C所示，集成电路器件可以与卡型基板640一起弯曲。
实施例4
参考图29A到29D将描述不同于实施例3的具有本发明集成电路器件的IC卡的实例。
如图29A所示，在卡型基板660的上方形成具有天线功能的导电膜661。本发明的集成电路器件662至665贴附在卡型基板660的表面上。集成电路器件664和具有天线功能的导电膜661彼此电连接。在图29B示出了集成电路器件664和具有天线功能的导电膜661之间的连接部分666的截面放大图。
如图29B所示，提供在卡型基板660上方的具有天线功能的导电膜661和邻近集成电路器件664背表面提供的连接导电膜通过包含导电颗粒667的树脂668彼此贴附。邻接集成电路器件664背表面提供的连接导电膜电连接至包含于集成电路器件664中的电路，因此，提供在卡型基板660上方的具有无线功能的导电膜661和包含于集成电路器件664中的电路彼此电连接。
集成电路器件662至665中每一个都用作中央处理单元(CPU)、存储器、网络处理电路、磁盘处理电路、图像处理电路、声频处理电路、电源电路、温度传感器、湿度传感器、红外线传感器等中的一个或多个。
该实施例的IC卡具有包括上述结构的集成电路器件664和集成电路器件662、663和665。因此，可以提供能够执行复杂的处理如编密码处理的高性能IC卡。
虽然在图29A中没有特别地描述如何电连接集成电路器件662至665，但是邻近的集成电路器件彼此电连接。
在图29A所示的结构中在集成电路器件662至665的周围提供具有无线功能的导电膜661；然而，本发明并不限于这种模式。如图29C和图29D所示，可提供集成电路器件662至665与具有天线功能的导电膜661重叠。与图29A的情况相比，提供集成电路器件662至665与具有天线功能的导电膜661重叠能够减小卡型基板660的面积，从而提供一种小、薄且重量轻的半导体器件。例如，在将温度传感器应用于小型无线芯片的集成电路器件662至665的任何一个上并且将无线芯片贴附在人的皮肤(优选，人前额的皮肤)上的情况下，可以进行人体温度的测量。
实施例5
具有集成电路器件和天线的本发明的半导体器件可应用到各种领域。在下面将描述典型应用的实例。可以利用本发明的半导体器件810提供在物品例如纸票据；硬币；证券；不记名股票；证书(例如，驾驶执照，居住卡等，参见图30A)；包装箱(例如，包装纸、塑料瓶等，参见图30B)；记录媒质(例如，DVD软件、录像带等，参见图30C)；交通工具(例如，自行车等，参见图30D)；个人财物(例如，包、眼镜等，参见图30E)；食物项；衣服；生活器皿；和电子设备。电子设备指液晶显示器、EL显示器、电视机(还简称为电视或电视接收器)、便携式电话等上。
通过贴附在商品的表面或嵌入商品中将包括集成电路器件和天线的本发明的单个半导体器件810固定在商品上。例如，将半导体器件810嵌入在书籍的纸中，或者嵌入利用有机树脂形成的包装的有机树脂中。由于本发明的半导体器件810小、薄且重量轻，所以在将它固定于商品后，商品的设计没有被半导体器件损伤。通过将本发明的半导体器件提供给票据、硬币、公事包、不记名股票、证书等，可以给这些东西提供识别功能。通过利用识别功能，可以防止这些东西被伪造。另外，通过将该半导体器件提供给包装用的包装箱、记录媒质、个人财物、食物项、衣服、生活器皿、电子设备等，可以有效地提高系统如检查系统。
接下来，将描述利用本发明半导体器件的系统的实例。在包括显示部分894的便携式终端的侧表面上提供读出器/写入器895，并且在商品897(见图31A)的侧表面上提供包括集成电路器件和天线的本发明的半导体器件896。而且，关于商品879的信息，如原料、商品的产地和每个生产过程的测试结果，都预先存储在包括本发明的集成电路器件和天线的半导体器件896中。当存储于包括集成电路器件和天线的本发明的半导体器件896中的信息显示在显示部分894上、同时包括集成电路器件和天线的本发明的半导体器件896支持读出器/写入器895时，可以提供便利系统。作为另一实例，将读出器/写入器895提供在带式运送机一侧上(参见图31B)。这可以提供可以非常容易检测商品897的系统。如上所提出的，通过本发明的半导体器件利用到商品的管理系统或分布系统，可以提高系统性能，能够提高便利。
本申请以2005年6月1日在日本专利局申请的日本专利申请序列No.2005-161413为基础，其全部内容通过参考并入这里。

Claims (21)

1.一种集成电路器件的制造方法，包括：
形成一叠置体，包括第一绝缘膜、形成于第一绝缘膜表面上方的薄膜电路、形成于薄膜电路上方的第二绝缘膜、形成于第二绝缘膜上方的电极和形成于电极上方的树脂膜；
邻接第一绝缘膜的背表面形成导电膜以与电极重叠；以及
用激光照射导电膜以穿过第一绝缘膜、薄膜电路和第二绝缘膜将导电膜电连接至电极。
2.根据权利要求1的集成电路器件的制造方法，其中薄膜电路包括薄膜晶体管、电阻器、电容器和电感器中的至少一个。
3.一种集成电路器件的制造方法，包括：
在基板上方形成分离层；
在分离层上方形成第一绝缘膜；
在第一绝缘绝缘膜上方形成薄膜电路；
在薄膜电路上方形成第二绝缘膜；
在第二绝缘膜上方形成电连接至薄膜电路的电极；
在电极上方形成树脂膜；
移除分离层；
使包括第一绝缘膜、薄膜电路、第二绝缘膜、电极和树脂膜的叠置体与基板分离开；
邻接与基板分离开的叠置体的背表面形成导电膜以与电极重叠；以及
用激光照射导电膜以穿过第一绝缘膜、薄膜电路和第二绝缘膜将导电膜电连接至电极。
4.根据权利要求3的集成电路器件的制造方法，其中薄膜电路包括薄膜晶体管、电阻器、电容器和电感器中的至少一个。
5.一种集成电路器件的制造方法，包括：
在基板上方形成分离层；
在分离层上方形成第一绝缘膜；
在第一绝缘绝缘膜上方形成薄膜电路；
在薄膜电路上方形成第二绝缘膜；
在第二绝缘膜上方形成电连接至薄膜电路的电极；
在电极上方形成树脂膜；
通过激光照射部分地移除分离层；
使包括第一绝缘膜、薄膜电路、第二绝缘膜、电极和树脂膜的叠置体与基板分离开；
邻接与基板分离开的叠置体的背表面形成导电膜以与电极重叠；以及
用激光照射导电膜以穿过第一绝缘膜、薄膜电路和第二绝缘膜将导电膜电连接至电极。
6.根据权利要求5的集成电路器件的制造方法，其中薄膜电路包括薄膜晶体管、电阻器、电容器和电感器中的至少一个。
7.一种集成电路器件的制造方法，包括：
在基板上方形成分离层；
在分离层上方形成第一绝缘膜；
在第一绝缘绝缘膜上方形成薄膜电路；
在薄膜电路上方形成第二绝缘膜；
在第二绝缘膜上方形成电连接至薄膜电路的电极；
在电极上方形成树脂膜；
移除分离层；
将基底基板贴附到树脂膜上；
使包括第一绝缘膜、薄膜电路、第二绝缘膜、电极、树脂膜和基底基板的叠置体与基板分离开；
邻接与基板分离开的叠置体的背表面形成导电膜以与电极重叠；以及
用激光照射导电膜以穿过第一绝缘膜、薄膜电路和第二绝缘膜将导电膜电连接至电极。
8.根据权利要求7的集成电路器件的制造方法，其中薄膜电路包括薄膜晶体管、电阻器、电容器和电感器中的至少一个。
9.一种集成电路器件的制造方法，包括：
在第一基板上方形成第一绝缘膜；
在第一绝缘绝缘膜上方形成薄膜电路；
在薄膜电路上方形成第二绝缘膜；
在第二绝缘膜上方形成电连接至薄膜电路的电极；
在电极上方形成第三绝缘膜；
在第三绝缘膜上方形成第二基板；
进行用于减小第一基板厚度的处理；
邻接具有减小厚度的第一基板的背表面形成导电膜，其不与第一绝缘膜接触，以与电极重叠；以及
用激光器照射导电膜以穿过具有减小厚度的第一基板、第一绝缘膜、薄膜电路和第二绝缘膜将导电膜电连接至电极。
10.根据权利要求9的集成电路器件的制造方法，其中通过使用研磨装置或抛光装置进行用于减小第一基板厚度的处理。
11.根据权利要求9的集成电路器件的制造方法，其中通过湿法腐蚀进行用于减小第一基板厚度的处理。
12.根据权利要求9的集成电路器件的制造方法，其中薄膜电路包括薄膜晶体管、电阻器、电容器和电感器中的至少一个。
13.一种集成电路器件的制造方法，包括：
在第一基板上方形成第一绝缘膜；
在第一绝缘绝缘膜上方形成薄膜电路；
在薄膜电路上方形成第二绝缘膜；
在第二绝缘膜上方形成电连接至薄膜电路的电极；
在电极上方形成第三绝缘膜；
在第三绝缘膜上方形成第二基板；
进行用于减小第一基板的厚度至100μm或以下的处理；
邻接具有100μm或以下厚度的第一基板的背表面形成导电膜，其不与第一绝缘膜接触，以与电极重叠；以及
用激光照射导电膜以穿过具有100μm或以下厚度的第一基板、第一绝缘膜、薄膜电路和第二绝缘膜将导电膜电连接至电极。
14.根据权利要求13的集成电路器件的制造方法，其中通过使用研磨装置或抛光装置进行用于减小第一基板厚度的处理。
15.根据权利要求13的集成电路器件的制造方法，其中通过湿法腐蚀进行用于减小第一基板厚度的处理。
16.根据权利要求13的集成电路器件的制造方法，其中薄膜电路包括薄膜晶体管、电阻器、电容器和电感器中的至少一个。
17.一种集成电路器件的制造方法，包括：
形成叠置体，该叠置体包括第一绝缘膜、形成于第一绝缘膜表面上方的薄膜电路、形成于薄膜电路上方的第二绝缘膜、形成于第二绝缘膜上方的电极、形成于电极上方的第三绝缘膜和形成于第三绝缘膜上方的第二基板；
邻接第一绝缘膜的背表面形成导电膜以与电极重叠；以及
用激光照射第一导电膜以穿过第一绝缘膜、薄膜电路和第二绝缘膜将导电膜电连接至电极。
18.根据权利要求16的集成电路器件的制造方法，其中薄膜电路包括薄膜晶体管、电阻器、电容器和电感器中的至少一个。
19.一种集成电路器件的制造方法，包括：
在第一基板上方形成第一绝缘膜；
在第一绝缘绝缘膜上方形成薄膜电路；
在薄膜电路上方形成第二绝缘膜；
在第二绝缘膜上方形成电连接至薄膜电路的电极；
在电极上方形成第三绝缘膜；
在第三绝缘膜上方形成第二基板；
移除第一基板；
邻接第一绝缘膜的背表面形成导电膜，其不与薄膜电路接触，以与电极重叠；以及
用激光器照射导电膜以穿过第一绝缘膜、薄膜电路和第二绝缘膜将导电膜电连接至电极。
20.根据权利要求19的集成电路器件的制造方法，其中通过湿法腐蚀移除第一基板。
21.根据权利要求19的集成电路器件的制造方法，其中薄膜电路包括薄膜晶体管、电阻器、电容器和电感器中的至少一个。
CNB2006101060325A 2005-06-01 2006-06-01 制造集成电路器件的方法 Expired - Fee Related CN100539086C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005161413 2005-06-01
JP2005161413 2005-06-01

Publications (2)

Publication Number Publication Date
CN1881569A true CN1881569A (zh) 2006-12-20
CN100539086C CN100539086C (zh) 2009-09-09

Family

ID=37494669

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101060325A Expired - Fee Related CN100539086C (zh) 2005-06-01 2006-06-01 制造集成电路器件的方法

Country Status (3)

Country Link
US (4) US7485511B2 (zh)
JP (1) JP5634487B2 (zh)
CN (1) CN100539086C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089858B (zh) * 2008-02-20 2013-03-13 夏普株式会社 柔性半导体基板的制造方法
CN110494973A (zh) * 2017-05-17 2019-11-22 野田士克林股份有限公司 薄膜电容器构造及具备该薄膜电容器构造的半导体装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4380718B2 (ja) 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
US7973316B2 (en) * 2007-03-26 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8149080B2 (en) * 2007-09-25 2012-04-03 Infineon Technologies Ag Integrated circuit including inductive device and ferromagnetic material
US7868362B2 (en) * 2007-10-16 2011-01-11 Honeywell International Inc. SOI on package hypersensitive sensor
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011003522A (ja) 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
KR101243920B1 (ko) * 2010-01-07 2013-03-14 삼성디스플레이 주식회사 기판 밀봉에 사용되는 레이저 빔 조사 장치, 기판 밀봉 방법, 및 유기 발광 디스플레이 장치의 제조 방법
US20110186940A1 (en) * 2010-02-03 2011-08-04 Honeywell International Inc. Neutron sensor with thin interconnect stack
US8310021B2 (en) 2010-07-13 2012-11-13 Honeywell International Inc. Neutron detector with wafer-to-wafer bonding
KR102224416B1 (ko) 2013-08-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법
US10978489B2 (en) 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
WO2017103737A1 (en) 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processing device, and method for manufacturing display panel
US10181424B2 (en) 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
TWI727041B (zh) 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
CN109690734B (zh) * 2016-10-07 2023-10-24 株式会社半导体能源研究所 玻璃衬底的清洗方法、半导体装置的制造方法及玻璃衬底
CN106585069A (zh) * 2016-12-23 2017-04-26 武汉华星光电技术有限公司 柔性基板、面板及丝网印刷机制作柔性基板、面板的方法
US10170600B2 (en) 2017-01-12 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2019175704A1 (ja) 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 電気モジュール、表示パネル、表示装置、入出力装置、情報処理装置、電気モジュールの作製方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2601500B1 (fr) * 1986-07-11 1988-10-21 Bull Sa Procede de liaison programmable par laser de deux conducteurs superposes du reseau d'interconnexion d'un circuit integre, et circuit integre en resultant
JPH03232232A (ja) 1990-02-08 1991-10-16 Fujitsu Ltd 半導体装置の製造方法
US5317436A (en) * 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US6720576B1 (en) * 1992-09-11 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method and photoelectric conversion device
US5821597A (en) * 1992-09-11 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JP3770631B2 (ja) 1994-10-24 2006-04-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3579492B2 (ja) 1995-03-16 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
US6011275A (en) * 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
DE60014377T2 (de) 1999-02-24 2006-03-02 Hitachi Maxell, Ltd., Ibaraki Integrierte schaltung und ihre herstellung, und auf einem informationsträger montierte integrierte schaltung
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4748859B2 (ja) 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP2001318624A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP2001345452A (ja) 2000-06-02 2001-12-14 Nec Kagoshima Ltd 薄膜トランジスタ及びその製造方法
SG148819A1 (en) * 2000-09-14 2009-01-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4939690B2 (ja) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
US6887650B2 (en) * 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
JP3956697B2 (ja) 2001-12-28 2007-08-08 セイコーエプソン株式会社 半導体集積回路の製造方法
JP2004179649A (ja) * 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4393859B2 (ja) 2002-12-27 2010-01-06 株式会社半導体エネルギー研究所 記録媒体の作製方法
EP1437683B1 (en) 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
JP4524992B2 (ja) * 2003-01-28 2010-08-18 セイコーエプソン株式会社 薄膜トランジスタ型表示装置、薄膜素子の製造方法、薄膜トランジスタ回路基板、電気光学装置および電子機器
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004349543A (ja) 2003-05-23 2004-12-09 Seiko Epson Corp 積層体の剥離方法、薄膜装置の製造法、薄膜装置、電子機器
JP2005056985A (ja) 2003-08-01 2005-03-03 Seiko Epson Corp 半導体装置の製造方法、半導体装置および電子機器
US7492090B2 (en) 2003-09-19 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4574295B2 (ja) 2003-09-19 2010-11-04 株式会社半導体エネルギー研究所 発光装置の作製方法
KR101137797B1 (ko) 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7699232B2 (en) * 2004-02-06 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9053401B2 (en) 2004-07-30 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
US8178958B2 (en) 2004-10-19 2012-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
US7364954B2 (en) 2005-04-28 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089858B (zh) * 2008-02-20 2013-03-13 夏普株式会社 柔性半导体基板的制造方法
CN110494973A (zh) * 2017-05-17 2019-11-22 野田士克林股份有限公司 薄膜电容器构造及具备该薄膜电容器构造的半导体装置

Also Published As

Publication number Publication date
US8362485B2 (en) 2013-01-29
US8120034B2 (en) 2012-02-21
US20120068181A1 (en) 2012-03-22
US20060275960A1 (en) 2006-12-07
CN100539086C (zh) 2009-09-09
JP5634487B2 (ja) 2014-12-03
US7485511B2 (en) 2009-02-03
US7816685B2 (en) 2010-10-19
US20110073861A1 (en) 2011-03-31
JP2013042180A (ja) 2013-02-28
US20090140249A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
CN1881569A (zh) 集成电路器件及制造集成电路器件的方法
CN1276486C (zh) 激光辐照装置、激光辐照方法和制作半导体器件的方法
CN1206737C (zh) 半导体器件及其制造方法
CN1925109A (zh) 半导体器件的制造方法
CN1430192A (zh) 交通工具、显示器和半导体器件的制造方法
CN1214451C (zh) 激光退火方法以及半导体器件制造方法
CN1280880C (zh) 激光照射方法和激光照射器件
CN1808689A (zh) 半导体器件制作方法
CN1873915A (zh) 半导体器件的制造方法
CN1874060A (zh) 天线制造方法和半导体装置制造方法
CN101064333A (zh) 存储器件以及半导体器件
CN1770474A (zh) 半导体器件及其制造方法
CN101044597A (zh) 激光照射方法、激光照射装置和制造半导体器件的方法
CN101064348A (zh) 半导体器件及半导体器件的制造方法
CN1697198A (zh) 半导体装置及其制造方法
CN1893117A (zh) 半导体器件以及其制造方法
CN1697144A (zh) 处理光束的方法、激光照射装置以及制造半导体器件的方法
CN1873950A (zh) 半导体装置及其制造方法
CN1912739A (zh) 曝光掩模以及使用其的半导体器件的制造方法
CN1256791A (zh) 3维器件的制造方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1163490A (zh) 半导体装置及其制造方法
CN1877269A (zh) 光电转换装置及其制造方法
CN1716575A (zh) 半导体器件的制造方法
CN1914735A (zh) 薄膜集成电路的制造方法和元件基片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20180601