CN1885549A - 电光显示装置及其制造方法 - Google Patents

电光显示装置及其制造方法 Download PDF

Info

Publication number
CN1885549A
CN1885549A CN200610073741.8A CN200610073741A CN1885549A CN 1885549 A CN1885549 A CN 1885549A CN 200610073741 A CN200610073741 A CN 200610073741A CN 1885549 A CN1885549 A CN 1885549A
Authority
CN
China
Prior art keywords
contact hole
dielectric film
film
pixel
mineral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610073741.8A
Other languages
English (en)
Other versions
CN100479172C (zh
Inventor
荒木利夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1885549A publication Critical patent/CN1885549A/zh
Application granted granted Critical
Publication of CN100479172C publication Critical patent/CN100479172C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明提供防止上层像素电极和下层TFT漏电极之间断线引起的点缺陷的电光显示装置及其制造方法。像素电极(16)配置成覆盖贯通第三绝缘膜(12)及第二绝缘膜(11)达到漏电极(9)上面的像素漏极接触孔(CH)内壁，在像素漏极接触孔(CH)底部，经由接触导电膜(15)电连接到漏电极(9)。像素漏极接触孔(CH)将贯通第二绝缘膜(11)的接触孔(13)和贯通第三绝缘膜(12)的接触孔(14)连通而构成，接触孔(14)的内壁不陡地倾斜而剖面呈研钵状，使得开口端尺寸大于其底部尺寸。

Description

电光显示装置及其制造方法
技术领域
本发明涉及电光显示装置及其制造方法，特别是涉及将薄膜晶体管(TFT：Thin Film Transistor)作为开关元件的有源矩阵型电光显示装置及其制造方法。
背景技术
使用液晶或有机EL(电致发光)作为电光元件的电光显示装置上，广泛采用衬底上将薄膜晶体管等开关元件阵列状设置并对各显示像素施加独立的图像信号的有源矩阵型TFT阵列衬底(有源矩阵衬底)。
而且电光显示装置为了获得高亮度的显示品质，尽可能扩大各像素的显示面积，即注重采用开口率高的衬底。
作为实现这种高开口率的有源矩阵衬底之一，一般采用专利文献1所示的结构。
专利文献1公开的有源矩阵衬底中，在玻璃那样的透明绝缘性衬底上依次形成栅极信号线、栅极绝缘膜、半导体膜以及与该半导体膜电连接的源电极和漏电极来构成TFT，同时覆盖包括该TFT在内的整个衬底地设置无机绝缘膜，而且在其上层设置有机类层间绝缘膜后平坦化，因此可使像素电极的图案与各信号线重叠。从而，可提高液晶显示装置的开口率，并可屏蔽各信号线引起的电场。
上述说明的专利文献1中公开的有源矩阵衬底中，用以电连接位于像素电极下方的TFT的漏电极和像素电极的接触孔，通过以上述有机类层间绝缘膜为掩模，蚀刻无机绝缘膜来形成。
然而，该场合规定接触孔底部的无机绝缘膜的端面，在平面方向位于比其上存在的有机类层间绝缘膜的端面更里的位置，存在有机类层间绝缘膜成为在无机绝缘膜上以帽舌状突出的形状的情况。
这是为了在接触孔底面露出漏电极，稍微过度蚀刻除去无机绝缘膜而发生的现象，若发生该现象，则发生在接触孔的底面部，像素电极不能覆盖帽舌状部分而断线的问题。
另外，通过贯通层间绝缘膜的接触孔，电连接液晶显示装置中央着层间绝缘膜的上层电极和下层电极时，发生其他问题，例如在专利文献2中指出了这样的问题。
即，在专利文献2中指出：用ITO(铟-锡氧化物)或IZO(铟-锌氧化物)等透明电极形成像素电极时，在有机类层间绝缘膜上面的接触孔周边部的角部，裂缝进入像素电极并断线的情况。
在专利文献2中为消除上述问题，公开了在接触孔部分层叠设置第一和第二像素电极，部分二层化的结构。
[专利文献1]特开平10-170951号公报(图1及图2)
[专利文献2]特开2004-233683号公报(图12(b))
发明内容
针对以上说明的传统液晶显示装置中存在的问题，发明人研究的结果得出：对于有机类层间绝缘膜的接触孔周边部的角部的裂缝，通过将接触孔周边部的角部作成不陡的锥形，或者第一像素电极上至少使用例如具有延展性的金属膜，而非ITO或IZO等氧化物，能够解决上述问题。
这里，第一像素电极仅设在接触孔部分及其附近，因此，即使使用不透明的金属膜，只要在第二像素电极使用透明电极就不存在有关像素部光透射性的问题。
但是了解到：若在部分二层结构的像素电极中处于下侧的第一像素电极上使用金属膜，则存在该金属膜端面的剖面形状容易成为倒锥形，在此部分发生上侧的第二像素电极断线的问题。
还有，金属膜的剖面形状成为倒锥形，是因为金属膜底层为有机类层间绝缘膜，蚀刻液渗入到底层界面进行金属膜的蚀刻。
本发明是为了解决上述问题构思而成，旨在提供防止上层像素电极和下层TFT漏电极之间的断线引起的点缺陷的电光显示装置及其制造方法。
本发明第一方面的电光显示装置，具备有源矩阵衬底，该有源矩阵衬底包括绝缘性衬底，以及在所述绝缘性衬底上矩阵状设置，并分别设有与薄膜晶体管电连接的像素电极的多个显示像素，其中，所述有源矩阵衬底中设有：覆盖包括所述薄膜晶体管的漏电极上面在内的所述绝缘性衬底整个上面的无机类绝缘膜；覆盖所述无机类绝缘膜整个上面的有机类树脂绝缘膜；贯通所述无机类绝缘膜和所述有机类树脂绝缘膜达到所述漏电极的像素漏极接触孔；以及设于所述像素漏极接触孔底部，并与所述漏电极接触的接触导电膜，所述像素电极配置成覆盖所述有机类树脂绝缘膜的同时，覆盖所述像素漏极接触孔内壁及所述接触导电膜上面。
本发明第五方面的电光显示装置的制造方法，所述电光显示装置具备有源矩阵衬底，该有源矩阵衬底包括绝缘性衬底，以及在所述绝缘性衬底上矩阵状设置，并分别设有与薄膜晶体管电连接的像素电极的多个显示像素，所述制造方法包括以下工序(a)～(g)。形成覆盖包括所述薄膜晶体管的漏电极上面在内的所述绝缘性衬底整个上面的无机类绝缘膜的工序(a)。形成覆盖所述无机类绝缘膜整个上面的有机类树脂绝缘膜的工序(b)。在与所述漏电极上面对应的所述有机类树脂绝缘膜的部分，形成贯通所述有机类树脂绝缘膜达到所述无机类绝缘膜的第一开口部，并形成开口尺寸比所述第一开口部大且与所述第一开口部同心状地设置，不贯通所述有机类树脂绝缘膜而在其底部端缘部下方残留所述有机类树脂绝缘膜的第二开口部的工序(c)。以所述第一开口部为掩模，通过蚀刻所述无机类绝缘膜，形成贯通所述无机类绝缘膜的第一接触孔的工序(d)。利用采用氧的灰化法，将所述有机类树脂绝缘膜整个薄膜化的同时，将所述笫二开口部加工成内壁不陡地倾斜而剖面呈研钵状，使得开口端尺寸大于其底部尺寸，形成贯通所述有机类树脂绝缘膜的第二接触孔，从而形成所述第一和第二接触孔连通的像素漏极接触孔的工序(e)。形成掩埋所述第二接触孔底部的所述第一接触孔的同时，覆盖所述第二接触孔底部露出的所述无机类绝缘膜上面的接触孔导电膜的工序(f)。形成覆盖所述有机类树脂绝缘膜上面的同时，覆盖所述像素漏极接触孔内壁及所述接触导电膜上面的所述像素电极的工序(g)。
根据本发明第一方面的电光显示装置，在像素漏极接触孔的底部设有与漏电极接触的接触导电膜，像素电极配置成覆盖有机类树脂绝缘膜的同时，覆盖像素漏极接触孔内壁及接触导电膜上面，因此，作为接触导电膜配置例如将展延性比ITO等透明导电膜高的金属薄膜，从而，防止在接触导电膜发生裂缝，并能防止像素电极与下层TFT的漏电极之间的断线引起的点缺陷。而且，通过接触导电膜电连接像素电极和漏电极，所以可降低连接电阻，并可获得高显示品质的电光显示装置。另外，通过选择可令漏电极与像素电极电接触的材质作为导电膜的材料，扩大漏电极材料的选择范围。
根据本发明第五方面的电光显示装置的制造方法，在工序(e)中采用使用氧的灰化法，将有机类树脂绝缘膜整个薄膜化的同时，将所述第二开口部加工成内壁不陡地倾斜而剖面呈研钵状，使得开口端尺寸大于其底部尺寸，形成贯通有机类树脂绝缘膜的第二接触孔，因此可得到防止在像素漏极接触孔内像素电极断线的结构。
附图说明
图1是本发明实施例的TFT有源矩阵衬底的结构的平面图。
图2是本发明实施例的TFT有源矩阵衬底的结构的剖视图。
图3是本发明实施例的TFT有源矩阵衬底制造工序的剖视图。
图4是本发明实施例的TFT有源矩阵衬底制造工序的剖视图。
图5是本发明实施例的TFT有源矩阵衬底制造工序的剖视图。
图6是本发明实施例的TFT有源矩阵衬底制造工序的剖视图。
图7是本发明实施例的TFT有源矩阵衬底制造工序的剖视图。
图8是本发明实施例的TFT有源矩阵衬底制造工序的剖视图。
图9是本发明实施例的TFT有源矩阵衬底制造工序的剖视图。
图10是本发明实施例的TFT有源矩阵衬底制造工序的剖视图。
图11是本发明实施例的TFT有源矩阵衬底制造工序的剖视图。
图12是本发明实施例的TFT有源矩阵衬底制造工序的剖视图。
图13是本发明实施例的TFT有源矩阵衬底制造工序的平面图。
图14是本发明实施例的TFT有源矩阵衬底制造工序的平面图。
图15是本发明实施例的TFT有源矩阵衬底制造工序的平面图。
图16是本发明实施例的TFT有源矩阵衬底制造工序的平面图。
图17是本发明实施例的TFT有源矩阵衬底制造工序的平面图。
图18是本发明实施例的TFT有源矩阵衬底制造工序的变形例的剖视图。
图19是本发明实施例的TFT有源矩阵衬底制造工序的变形例的剖视图。
图20是本发明实施例的TFT有源矩阵衬底的变形例结构的平面图。
图21是本发明实施例的TFT有源矩阵衬底的变形例结构的平面图。
(符号说明)
1透明绝缘性衬底，9漏电极，11第二绝缘膜，12第三绝缘膜，13、14、132、142接触孔，15接触导电膜，16像素电极，CH像素漏极接触孔。
具体实施方式
实施例
[A.装置结构]
作为本发明实施例的电光显示装置，图1表示用TFT作为开关元件的透射型液晶显示装置的TFT有源矩阵衬底100的平面结构，图2表示图1中A-O-A’线剖面结构。
图1是表示TFT有源矩阵衬底100上一个像素的平面图，在TFT有源矩阵衬底100上矩阵状配置多个这样的像素。
如图1所示，在玻璃衬底等的透明绝缘性衬底1上设有其一部分构成栅电极的栅极布线2。栅极布线2在透明绝缘性衬底1上配置成沿一个方向直线地延伸，在这里称这个方向为X方向，并将在平面内与X方向垂直的方向称为Y方向。
另外，设有与栅极布线2相隔开并与栅极布线2平行地延伸的辅助电容电极3，由栅极布线2和辅助电容电极3规定像素电极16在Y方向上的大小。
辅助电容电极3还称为存储电容电极，是用以构成在按每个像素连接的TFT截止后，仍保持TFT提供的驱动电压，可进行稳定地显示的电容的电极，采用与栅极布线(栅电极)2独立的结构。还有，辅助电容电极3为了增加容量，包含在像素电极16沿Y方向的两个端缘部下方沿Y方向延伸的辅助电容电极31。
另外，在栅极布线2及辅助电容电极3上方，与两者正交地设有直线状的半导体层叠膜SL。半导体膜5上层叠了欧姆接触膜6，多个半导体层叠膜SL沿Y方向延伸地隔开配置，通过相邻的半导体层叠膜SL规定像素电极16在X方向上的大小。还有，半导体层叠膜SL配置成不在辅助电容电极31上方重叠。
半导体层叠膜SL在与栅极布线2的交叉部分支，并设有沿栅极布线2延伸的部分，其中的半导体膜5部分构成TFT活性区域层AR。
另外，在半导体层叠膜SL上部沿着半导体层叠膜SL设有直线状的源极布线7。源极布线7与半导体层叠膜SL同样，在与栅极布线2的交叉部分支，并设有沿栅极布线2延伸的部分，该部分构成TFT的源电极8。还有，欧姆接触膜6在源电极8的下层。
另外，漏电极9配置成从活性区域层AR上面开始延伸到像素电极16下方的透明绝缘性衬底1上方。漏电极9在像素电极16的沿X方向的端缘部下方，还有沿X方向延伸的部分。
源电极8及源极布线7配置成使其端面位于比半导体膜5的具有平行关系的端面的位置退后的位置，活性区域层AR上的漏电极9的端面也设在比半导体膜5的具有平行关系的端面位置退后的位置。
还有，在活性区域层AR上，源电极8和漏电极9隔开设置，两者之间的半导体膜5成为TFT沟道部10。另外，在与漏电极9的TFT沟道部10平行的位置设有抵达像素电极16的像素漏极接触孔CH。
接着，用图2说明TFT有源矩阵衬底100的剖面结构。
如图2所示，透明绝缘性衬底1上设有栅电极2(栅极布线2)及辅助电容电极3，并设有第一绝缘膜4覆盖包括栅电极2(栅极布线2)上面以及辅助电容电极3上面在内的整个透明绝缘性衬底1。还有，第一绝缘膜4在栅电极2正上方的部分起到栅极绝缘膜的作用。
半导体膜5设在第一绝缘膜4上，而欧姆接触膜6设在半导体膜5上。还有，半导体膜5中成为TFT沟道部10的部分未设欧姆接触膜6。
另外，源极布线7设在欧姆接触膜6的上部，但活性区域层AR中欧姆接触膜6的上部被分为中间夹着TFT沟道部10的设有源电极8的部分和设有漏电极9的部分。
还有，漏电极9从欧姆接触膜6上部开始延伸到半导体膜5侧面及第一绝缘膜4上部。
而且，设有由无机类绝缘膜构成的第二绝缘膜11，覆盖包括源极布线7、源电极8及漏电极9上面在内的整个透明绝缘性衬底1上面，并设有由有机类树脂构成的第三绝缘膜12，覆盖第二绝缘膜11上面。然后，在第三绝缘膜12上设有像素电极16。
像素电极16配置成覆盖贯通第三绝缘膜12及第二绝缘膜11抵达漏电极9上面的像素漏极接触孔CH内壁，在像素漏极接触孔CH的底部，采用通过接触导电膜15电连接到漏电极9的结构。
还有，像素漏极接触孔CH使贯通第二绝缘膜11的接触孔13(第一接触孔)和贯通第三绝缘膜12的接触孔14连通，接触孔14(第二接触孔)的内壁不陡地倾斜而剖面呈研钵状，使得开口端的尺寸大于底部尺寸。
[B.制造方法]
接着，用按顺序表示制造工序剖视图的图3～图12，说明TFT有源矩阵衬底100的制造方法。还有，图3～图12表示的剖面，对应图1的A-O-A’线的剖面。另外，图13～图17表示各工序的平面图。
首先，在图3所示的工序，在玻璃衬底等透明绝缘性衬底1上成膜第一金属薄膜(未图示)后，通过第一次的照相制版工序，将栅电极2(栅极布线2)及辅助电容电极3图案形成。
这里，最好采用Cr(铬)等的比电阻低的材料作为第一金属薄膜。作为使用Cr作为第一金属薄膜时的最佳制造方法，通过使用氩(Ar)气体的公知的溅镀法，成膜厚度为200nm的Cr膜。
此时，溅镀条件有使用DC磁控管溅镀方式，并设成膜功率密度为3W/cm2，Ar气体流量为40sccm。
然后，通过上述第一次的照相制版工序形成光刻胶图案，使用含有公知的硝酸铈铵的溶液蚀刻Cr膜后，去除上述光刻胶图案，得到栅电极2(栅极布线2)及辅助电容电极3。
图13是透明绝缘性衬底1上形成的栅电极2(栅极布线2)及辅助电容电极3的平面图。
接着，在图4所示的工序，形成覆盖整个透明绝缘性衬底1上面的第一绝缘膜4，在覆盖栅电极2(栅极布线2)及辅助电容电极3后，在第一绝缘膜4上成膜半导体膜5，并且在其上形成欧姆接触膜6。
然后，通过第二次的照相制版工序，形成半导体膜5及欧姆接触膜6的图案。此时，与直线状的半导体层叠膜SL一起规定TFT形成的活性区域层AR。
接着，在形成半导体膜5及欧姆接触膜6的图案时，使半导体膜5及欧姆接触膜6的图案未延伸到随后像素电极16(图2)形成的像素显示区域。
作为第一绝缘膜4、半导体膜5及欧姆接触膜6的最佳制造方法使用化学气相生长(CVD)法，首先形成厚度约为400nm的氮化硅膜(SiNx：x为正数)作第一绝缘膜4，形成厚度约为200nm的非晶硅(a-Si)膜作半导体膜5，形成厚度约为50nm的将磷(P)作为杂质添加的n+的非晶硅(n+的a-Si)膜作欧姆接触膜6。
还有，在上述第二次的照相制版工序中形成光刻胶图案，通过使用氟类气体的公知的干蚀刻法，将半导体膜5(a-Si膜)及欧姆接触膜6(n+的a-Si膜)蚀刻。
然后，去除光刻胶图案，得到直线状的半导体层叠膜SL的同时，得到活性区域层AR。图14是表示在栅电极2(栅极布线2)及辅助电容电极3上形成其一部分重叠的半导体层叠膜SL及活性区域层AR的平面图。
基本上为构成活性区域层AR而设置半导体膜5，但与随后形成的源极布线的形成区域一致地作为直线状的半导体层叠膜SL使用，可作为源极布线的冗余布线利用，即便源极布线断线时也能防止电信号中断的情况。
接着，在图5所示的工序中，成膜覆盖整个透明绝缘性衬底1上面的第二金属薄膜20。
这里，使用Cr作为第二金属薄膜20时的合适的制造方法是，通过使用Ar气体的公知的溅镀法，成膜厚度为200nm的Cr膜。
此时，溅镀的条件有：使用DC磁控管溅镀方式，成膜功率密度为3W/cm2，Ar气体流量为40sccm。
接着，通过第三次的照相制版工序形成光刻胶图案，使用含公知的硝酸铈铵的溶液蚀刻Cr膜，能够得到图6所示源极布线7、源电极8及漏电极9。
然后，在残留上述光刻胶图案的状态下，通过使用氟类气体的公知的干蚀刻法，再将源电极8和漏电极9之间的欧姆接触膜6(n+的a-Si膜)蚀刻，形成TFT的沟道部10。之后，去除光刻胶图案。
图15是表示源极布线7、源电极8及漏电极9的平面图。如图15所示，源电极8从源极布线7分支，并具有在活性区域层AR上延伸的直线形状，漏电极9具有沿栅极布线2延伸的直线状部分。
接着，如图7所示，形成覆盖整个透明绝缘性衬底1上面的无机类绝缘膜作为第二绝缘膜11，接着涂敷形成具有感光性的有机类树脂绝缘膜作为第三绝缘膜12。
还有，第二绝缘膜11使用CVD法成膜厚度约为100nm的氮化硅膜(SiNx：x为正数)，第三绝缘膜12利用旋涂法涂敷厚度为3.2～3.9μm的丙烯酸类感光树脂膜即JSR(株)制的产品名PC335。
然后，通过图7所示的第四次的照相制版工序，首先使用光掩模M1，对第三绝缘膜12进行第一曝光，形成第一曝光区域EP1。
光掩模M1的结构包括使曝光光EX1完全透过的透射区域T1和完全遮挡曝光光EX1的遮光区域S1，通过第一曝光，在第三绝缘膜12形成完全被曝光的曝光区域EP1(第一曝光区域)和完全没有曝光的非曝光区域NP1。
接着，在图8所示工序中，使用光掩模M2，对第三绝缘膜12进行第二曝光，形成曝光区域EP2。
光掩模M2的结构包括使曝光光EX2完全透过的透射区域T2和完全遮挡曝光光EX2的遮光区域S2，通过第二曝光，在第三绝缘膜12形成曝光区域EP2(第二曝光区域)和完全没有曝光的非曝光区域NP2。
第二曝光并没有完全曝光第三绝缘膜12，用第一曝光的约20～40％强度的曝光光EX2进行曝光，即所谓的半曝光，使曝光的部分在显影后以较薄的膜厚残留，从而形成半曝光区域即曝光区域EP2。
还有，半曝光区域EP2和曝光区域EP1同心重叠，但半曝光区域EP2的面积大。
然后，在图9所示的工序中，通过用公知的有机碱性类显影液进行显影，得到将贯通第三绝缘膜12抵达第二绝缘膜11的开口部131(第一开口部)和未贯通第三绝缘膜且在其底部留有厚度约为0.8μm的第三绝缘膜12的开口部141(第二开口部)连通的结构。图16是开口部131及开口部141形成状态的平面图。
通过使用这样的半曝光，经一次的照相制版工序就能得到将开口部131及开口部141连通的复杂形状的开口部，可简化制造工序。
还有，在上述第四次的照相制版工序中示例了通过第一曝光及第二曝光的两个阶段的曝光，在第三绝缘膜12分别形成曝光区域EP1及半曝光区域EP2，但并不限于此，也可通过一次曝光形成曝光区域EP1及半曝光区域EP2。
即，采用与半曝光区域EP2对应的部分成为曝光光透过量约为20～40％的半透射区域，采用与曝光区域EP1对应的部分成为使曝光光完全透过的透射区域的光掩模，对第三绝缘膜12进行曝光的方法。
半透射区域或者由曝光光的透过量约减至20～40％左右的过滤膜构成，或者可将半透射区域作成条形开口形状的图案后利用光衍射现象来形成。使用设有这样的半透射区域及全透射区域的光掩模时，可通过一次曝光形成如图8所示的曝光区域EP1及半曝光区域EP2，并可简化照相制版工序、提高生产效率。
接着，在图10所示工序中，通过使用氟类气体的公知的干蚀刻法，除去在开口部131底部露出的第二绝缘膜11，形成达到漏电极9的接触孔13。
接着，在图11所示工序中，通过使用氧气的公知的灰化法，将第三绝缘膜12整体薄膜化，同时将开口部141加工成剖面呈研钵状，去除开口部131及开口部141的段差，得到接触孔14。还有，在接触孔14底部的端缘部露出第二绝缘膜11，同时中央部成为接触孔13并使漏电极9露出，由接触孔13及14得到像素漏极接触孔CH。
接着，在图12所示工序中，在包括像素漏极接触孔CH内壁在内的整个第三绝缘膜12上成膜第三金属薄膜(未图示)之后，经过第五次的照相制版工序，在像素漏极接触孔CH底部形成接触导电膜15的图案。图17是在像素漏极接触孔CH底部形成接触导电膜15的状态的平面图。
作为接触导电膜15的最佳制造方法，通过溅镀法形成厚度约为100nm的、延展性比ITO等透明导电膜高的Cr膜，在上述第五次的照相制版工序中，形成光刻胶图案后，使用公知的包含硝酸铈铵的溶液蚀刻Cr膜，能够得到接触导电膜15。
还有，接触导电膜15的图案形状覆盖完全掩埋接触孔13并与漏电极9粘接，同时其端缘部在接触孔14底部露出的第二绝缘膜11上面，并具有使接触导电膜15并不从接触孔14底部突出的尺寸。
最后，成膜透明导电性薄膜覆盖包括像素漏极接触孔CH内壁在内的整个第三绝缘膜12之后，经过第六次的照相制版工序，将该透明导电性薄膜图案化，并通过形成经由像素漏极接触孔CH与漏电极9电连接的像素电极16，能够得到具有如图2所示剖面结构的TFT有源矩阵衬底100。
更具体的讲，通过公知的溅镀法，成膜厚度为100nm的混合氧化铟(In2O3)和氧化锡(SnO2)的ITO膜之后，在上述第六次的照相制版工序中，形成覆盖像素电极16形成的部分被光刻胶覆盖的光刻胶图案，通过使用包含盐酸+硝酸溶液的公知的湿蚀刻法，除去露出的ITO膜，从而形成像素电极16。
[C.作用效果特征]
根据上述说明的本发明实施例，通过完全掩埋像素漏极接触孔CH底部的接触孔13地设置由延展性比ITO等透明导电膜高的金属薄膜构成的接触导电膜15，能够防止在接触孔13周边部的角部发生裂缝。
另外，在接触导电膜15的端缘部，其底层成为由无机类绝缘膜构成的第二绝缘膜11，因而可防止蚀刻接触导电膜15时使用的硝酸铈铵溶液的渗入，并可防止接触导电膜15端面的剖面成为倒锥形。从而能够防止接触导电膜15端面附近的像素电极16的断线。
还有，通过灰化法加工设在第三绝缘膜12的开口部141，使其剖面呈研钵状，除去开口部131及开口部141的段差，得到内壁不陡地倾斜的接触孔14，因此能防止在像素漏极接触孔CH内发生像素电极16的断线。
如此，由于能可靠防止像素电极16和漏电极9之间电连接的断开，可防止电光显示装置的点缺陷，可以高成品率制造出可靠性高的电光显示装置。
另外，由于像素电极16和漏电极9通过接触导电膜15电连接，可降低连接电阻，可制造高显示品质的电光显示装置。
特别是，即便使用ITO、IZO等与透明导电膜无法实现电接触的Al类金属薄膜作为漏电极9，通过与Al类金属薄膜和透明导电膜两者均可良好电接触的Cr、Mo(钼)、Ti(钛)、W(钨)等金属膜形成接触导电膜15，可将像素电极16和漏电极9电连接，因此可扩大漏电极材质的选择范围。
[D.变形例]
在上述说明的实施例中例示了形成无机类绝缘膜作为第二绝缘膜11，接着涂敷形成具有感光性的有机类树脂绝缘膜作为第三绝缘膜12，通过一次的照相制版工序，在第三绝缘膜12形成开口部131及141，然后，采用干蚀刻法和灰化法形成使漏电极9在底部露出、剖面呈研钵状的像素漏极接触孔CH，但可使贯通第二绝缘膜11的接触孔和贯通第三绝缘膜12的接触孔分别通过照相制版工序形成。
图18是表示下述状态的剖面图：继图6所示工序之后，形成覆盖整个透明绝缘性衬底1上面的无机类绝缘膜作为第二绝缘膜11，通过照相制版工序形成贯通第二绝缘膜11的接触孔132(第一接触孔)。
然后，覆盖整个透明绝缘性衬底1上面地涂敷形成具有感光性的有机类树脂绝缘膜作为第三绝缘膜12，如图19所示，通过照相制版工序形成贯通第三绝缘膜12的接触孔142(第二接触孔)。
采用上述方法，可分别形成任意形状的接触孔132和接触孔142的图案。
这里，图20及图21是例示分别通过照相制版工序形成接触孔132及接触孔142的平面图。
图20表示设有两个并列接触孔132的TFT有源矩阵衬底100A的平面结构。还有，与图1所示TFT有源矩阵衬底100相同结构采用相同符号，省略重复说明。
通过采用上述结构，例如两个接触孔132中一个的形成工序上发生不良，导致漏电极9和接触导电膜15的电连接不良，也可通过剩下的接触孔132补充，因此可有效防止接触不良造成的成品率的降低。
图21表示接触孔132的俯视形状为圆形或椭圆形的、TFT有源矩阵衬底100B的平面结构。还有，与图1所示TFT有源矩阵衬底100相同结构上采用相同符号，省略重复说明。
通过采用上述结构，可分散缓和在接触孔132段差部的接触导电膜15的应力，可有效防止接触导电膜15发生裂缝断线等。
当然，接触孔132的俯视形状并不限于圆形或椭圆形，可为多边形，也可并列设置两个以上。
[E.其他适用例]
在上述说明的实施例中说明了本发明在光透射型液晶显示装置用有源矩阵衬底中使用的例，但本发明并不限于此，也可适用于具有与本实施例相同结构的其他电光显示装置。

Claims (6)

1.一种电光显示装置，具备有源矩阵衬底，该有源矩阵衬底包括绝缘性衬底，以及在所述绝缘性衬底上矩阵状设置，并分别设有与薄膜晶体管电连接的像素电极的多个显示像素，其中，
所述有源矩阵衬底中设有：
覆盖包括所述薄膜晶体管的漏电极上面在内的所述绝缘性衬底整个上面的无机类绝缘膜；
覆盖所述无机类绝缘膜整个上面的有机类树脂绝缘膜；
贯通所述无机类绝缘膜和所述有机类树脂绝缘膜达到所述漏电极的像素漏极接触孔；以及
设于所述像素漏极接触孔底部，并与所述漏电极接触的接触导电膜，
所述像素电极配置成覆盖所述有机类树脂绝缘膜的同时，覆盖所述像素漏极接触孔内壁及所述接触导电膜上面。
2.如权利要求1所述的电光显示装置，其特征在于：
所述像素漏极接触孔中，
贯通所述无机类绝缘膜的第一接触孔与贯通所述有机类树脂绝缘膜的第二接触孔连通；
所述第二接触孔的开口尺寸大于所述第一接触孔的开口尺寸；
所述像素漏极接触孔底部相当于所述第二接触孔底部；
所述接触导电膜配置成掩埋所述第一接触孔的同时，覆盖所述第二接触孔底部露出的所述无机类绝缘膜上面。
3.如权利要求2所述的电光显示装置，其特征在于：所述第二接触孔的内壁不陡地倾斜而剖面呈研钵状，使得开口端尺寸大于其底部尺寸。
4.如权利要求1所述的电光显示装置，其特征在于：所述接触导电膜包含从Cr、Mo、Ti及W中选择的金属膜。
5.一种电光显示装置的制造方法，所述电光显示装置具备有源矩阵衬底，该有源矩阵衬底包括绝缘性衬底，以及在所述绝缘性衬底上矩阵状设置，并分别设有与薄膜晶体管电连接的像素电极的多个显示像素，所述制造方法包括以下工序：
(a)形成覆盖包括所述薄膜晶体管的漏电极上面在内的所述绝缘性衬底整个上面的无机类绝缘膜的工序；
(b)形成覆盖所述无机类绝缘膜整个上面的有机类树脂绝缘膜的工序；
(c)在与所述漏电极上面对应的所述有机类树脂绝缘膜的部分，形成贯通所述有机类树脂绝缘膜达到所述无机类绝缘膜的第一开口部，并形成开口尺寸比所述第一开口部大且与所述第一开口部同心状地设置，不贯通所述有机类树脂绝缘膜而在其底部端缘部下方残留所述有机类树脂绝缘膜的第二开口部的工序；
(d)以所述第一开口部为掩模，通过蚀刻所述无机类绝缘膜，形成贯通所述无机类绝缘膜的第一接触孔的工序；
(e)利用采用氧的灰化法，将所述有机类树脂绝缘膜整个薄膜化的同时，将所述第二开口部加工成内壁不陡地倾斜而剖面呈研钵状，使得开口端尺寸大于其底部尺寸，形成贯通所述有机类树脂绝缘膜的第二接触孔，从而形成所述第一和第二接触孔连通的像素漏极接触孔的工序；
(f)形成掩埋所述第二接触孔底部的所述第一接触孔的同时，覆盖所述第二接触孔底部露出的所述无机类绝缘膜上面的接触孔导电膜的工序；以及
(g)形成覆盖所述有机类树脂绝缘膜上面的同时，覆盖所述像素漏极接触孔内壁及所述接触导电膜上面的所述像素电极的工序。
6.如权利要求5所述的电光显示装置的制造方法，其特征在于：
所述工序(b)包含使用感光性树脂形成所述有机类树脂绝缘膜的工序；
所述工序(c)包含通过第一曝光，使与所述有机类树脂绝缘膜的所述第一开口部对应的部分感光到抵达所述无机类绝缘膜为止，形成第一曝光区域的工序，以及
通过第二曝光，使与所述有机类树脂绝缘膜的所述第二开口部对应的部分感光到预定深度为止，形成第二曝光区域的工序；
所述第二曝光包括曝光强度为所述第一曝光的曝光强度20～40％的半曝光。
CN200610073741.8A 2005-06-24 2006-04-03 电光显示装置及其制造方法 Expired - Fee Related CN100479172C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005184408 2005-06-24
JP2005184408A JP4772395B2 (ja) 2005-06-24 2005-06-24 電気光学表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1885549A true CN1885549A (zh) 2006-12-27
CN100479172C CN100479172C (zh) 2009-04-15

Family

ID=37566284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610073741.8A Expired - Fee Related CN100479172C (zh) 2005-06-24 2006-04-03 电光显示装置及其制造方法

Country Status (5)

Country Link
US (1) US7514712B2 (zh)
JP (1) JP4772395B2 (zh)
KR (1) KR100841379B1 (zh)
CN (1) CN100479172C (zh)
TW (1) TWI298543B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531096A (zh) * 2013-10-17 2014-01-22 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
CN110518021A (zh) * 2019-09-10 2019-11-29 京东方科技集团股份有限公司 显示基板及其制备方法和显示面板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101261450B1 (ko) * 2006-02-06 2013-05-10 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법
JP2009003328A (ja) * 2007-06-25 2009-01-08 Mitsubishi Electric Corp 表示装置及びその製造方法
TWI659474B (zh) 2008-10-31 2019-05-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI792087B (zh) 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI487120B (zh) * 2011-08-16 2015-06-01 群創光電股份有限公司 薄膜電晶體基板與其所組成之顯示裝置
TWI453519B (zh) 2011-10-03 2014-09-21 Chunghwa Picture Tubes Ltd 顯示面板之畫素結構及其製作方法
CN104009937B (zh) * 2013-02-22 2018-03-02 中兴通讯股份有限公司 一种增强型传输选择标准配置信息传输方法及装置
US10529740B2 (en) 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
US10347702B2 (en) * 2014-10-22 2019-07-09 Lg Display Co., Ltd. Flexible thin film transistor substrate and flexible organic light emitting display device
KR102193700B1 (ko) * 2018-07-11 2020-12-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
CN112928124B (zh) * 2019-12-06 2023-05-26 群创光电股份有限公司 连接结构及包括其的显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922897A (ja) 1995-07-07 1997-01-21 Seiko Epson Corp 半導体装置の製造方法
JP3307181B2 (ja) * 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
JP3272212B2 (ja) * 1995-09-29 2002-04-08 シャープ株式会社 透過型液晶表示装置およびその製造方法
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JPH10170951A (ja) 1996-12-11 1998-06-26 Sharp Corp 液晶表示装置の製造方法
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JPH11103069A (ja) * 1997-07-29 1999-04-13 Sharp Corp 接続構造およびその製造方法
KR100690001B1 (ko) * 2000-02-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100746140B1 (ko) * 2000-12-28 2007-08-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100796756B1 (ko) * 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2004233683A (ja) * 2003-01-30 2004-08-19 Sony Corp 液晶表示装置の製造方法
JP4818576B2 (ja) 2003-07-03 2011-11-16 三菱電機株式会社 薄膜トランジスタおよび薄膜トランジスタを備えた表示装置
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
KR20050054345A (ko) 2003-12-04 2005-06-10 엘지.필립스 엘시디 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531096A (zh) * 2013-10-17 2014-01-22 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
WO2015055011A1 (zh) * 2013-10-17 2015-04-23 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
CN103531096B (zh) * 2013-10-17 2016-07-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
US9472578B2 (en) 2013-10-17 2016-10-18 Boe Technology Group Co., Ltd. Display substrate and fabricating method thereof, display panel, and display device
CN110518021A (zh) * 2019-09-10 2019-11-29 京东方科技集团股份有限公司 显示基板及其制备方法和显示面板

Also Published As

Publication number Publication date
JP4772395B2 (ja) 2011-09-14
KR20060135502A (ko) 2006-12-29
US20060289866A1 (en) 2006-12-28
TW200701471A (en) 2007-01-01
TWI298543B (en) 2008-07-01
KR100841379B1 (ko) 2008-06-26
CN100479172C (zh) 2009-04-15
JP2007005585A (ja) 2007-01-11
US7514712B2 (en) 2009-04-07

Similar Documents

Publication Publication Date Title
CN1885549A (zh) 电光显示装置及其制造方法
CN1258117C (zh) 用于液晶显示器的薄膜晶体管及其制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1819217A (zh) 有源矩阵衬底及其制造方法
CN1155058C (zh) 薄膜晶体管阵列面板及其制造方法和薄膜的光刻方法
CN1165970C (zh) 供液晶显示器用薄膜晶体管阵列面板及其制造方法
CN101079429A (zh) 薄膜晶体管阵列基板及其制造方法
CN1869775A (zh) 液晶显示器及其制造方法
CN1892385A (zh) 液晶显示器及其制造方法
CN1702531A (zh) 液晶显示器件及其制造方法
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN1508612A (zh) 薄膜晶体管阵列面板及包括该面板的液晶显示器
CN1727976A (zh) 液晶显示器的阵列基板及其制造方法
CN1782838A (zh) 液晶显示器件及其制造方法
CN1507009A (zh) 具有薄膜晶体管上滤色器结构的阵列基板及其制造方法
CN1797163A (zh) 液晶显示器件及其制造方法
CN1797159A (zh) 薄膜晶体管阵列基板及其制造方法
CN101059633A (zh) 用于液晶显示器件的阵列基板及其制造方法
CN1716062A (zh) 液晶显示器件的阵列基板的制造方法
CN1991539A (zh) 液晶显示器件及其制造方法
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
CN1797150A (zh) 液晶显示器件及其制作方法
CN1760738A (zh) 液晶显示装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20190403

CF01 Termination of patent right due to non-payment of annual fee