CN1900725A - 光刻接触元件 - Google Patents

光刻接触元件 Download PDF

Info

Publication number
CN1900725A
CN1900725A CNA2006101085411A CN200610108541A CN1900725A CN 1900725 A CN1900725 A CN 1900725A CN A2006101085411 A CNA2006101085411 A CN A2006101085411A CN 200610108541 A CN200610108541 A CN 200610108541A CN 1900725 A CN1900725 A CN 1900725A
Authority
CN
China
Prior art keywords
contact element
terminal
substrate
pattern
contact structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101085411A
Other languages
English (en)
Other versions
CN1900725B (zh
Inventor
G·L·马蒂厄
B·N·埃尔德里奇
G·W·格鲁布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FormFactor Inc
Original Assignee
FormFactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/205,023 external-priority patent/US6255126B1/en
Application filed by FormFactor Inc filed Critical FormFactor Inc
Publication of CN1900725A publication Critical patent/CN1900725A/zh
Application granted granted Critical
Publication of CN1900725B publication Critical patent/CN1900725B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G01R1/06761—Material aspects related to layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Abstract

一种通过光刻技术形成包括弹性接触元件的互连的方法。在一个实施例中，该方法包括把一掩膜材料涂到衬底的第一部分上，该掩模材料具有能限定弹性结构的第一部分的开口；把一结构材料(例如，导电材料)沉积到开口中，并给开口过量填充该结构材料；除去结构材料的一部分；以及除去掩膜材料的第一部分。在此实施例中，弹性结构的第一部分的至少一部分没有掩膜材料。在本发明的一个方面，该方法包括对掩膜材料层和结构材料进行平面化，以除去结构材料的一部分。在另一个方面，所形成的弹性结构包括支柱部分、横梁部分和尖端结构部分中之一。

Description

光刻接触元件
本申请是申请日为1999年12月1日、申请号为“99814036.8”、发明名称为“光刻接触元件”的发明专利申请的分案申请。
技术领域
本发明涉及适用于电子部件之间有效压接的互连(接触)元件。
背景技术
可使用互连或接触元件来连接一电子部件的各元件或一电子部件与另一个电子部件的。例如，可使用接触元件来连接一集成电路芯片或包括专用集成电路(ASIC)的两个电路。还可使用接触元件把该集成电路芯片连到适用于安装在计算机或其它电子器件上的印刷电路板上的芯片封装。接触元件还可用来把该集成电路芯片连到诸如测试芯片的探测卡组件或其它印刷电路板(PCB)来测试器件。
一般，可把电子部件之间的互连或接触元件至少分成两个大类，“相对持久”和“容易卸下”。
“相对持久”的接触元件的一个例子是丝焊(wire bond)。一旦通过把一接触元件焊接到每个电子部件而把两个电子部件相互连接，则必须使用脱焊(unbonding)工艺来分离这两个部件。诸如位于集成电路芯片或小片与小片或封装的内部引线(或引线框指状元件(finger)的内部端子)之间等的丝焊接触元件通常利用“相对持久”的接触元件。
“容易卸下”的接触元件的一个例子是由另一端子部件的弹性插口元件所接收的一端子部件的硬性引脚。第二种“容易卸下”接触元件是本身为弹性或弹簧状或安装在弹簧或弹性媒体中或其上的接触元件。接触元件的一个例子是探测卡部件的钨探针。探测卡部件的接触元件通常要实现已安装弹性接触元件的一电子部件与第二电子部件的端子之间的暂时压接，诸如测试中半导体器件。
一般，对于弹性接触元件，想要某一最小的接触力来实现与一电子部件的可靠压力接触(例如，到电子部件上的端子)。例如，可能想要约15克(对于每个端子，包括少到2克或小于及多达150克或更大)的接触(加载)力来实现与一电子部件的端子的可靠电气压接。
对于弹性接触元件，感兴趣的第二个因素是与电子部件的端子形成压接的这部分弹性接触元件的形状和冶金学。例如，对于作为弹性接触元件的钨探针，由于互连元件(即，钨)的冶金学限制了接触端，随着钨探针的直径变得越来越小，相应地它也变得更难于在接触端处控制或建立想要的形状。
在某些情况下，弹性接触元件本身不是弹性的，而是由弹性膜所支撑。膜探针例示了这一情况，即在一弹性膜上放置有多个微凸起(microbump)。此外，制造这些接触元件所需的技术限制了对接触元件的接触部分的形状和冶金学的设计选择。
Khandros于1993年11月16日提交的08/152,812号共有美国专利申请(现在为1995年12月19日出版的4,576,211号美国专利)及与其对应的1995年6月1日提交的08/457,479号(状态：未决)以及1995年12月11日提交的08/570,230号(状态：未决)共有的未决“分案”美国专利申请揭示了制造弹性接触元件的方法。在一较佳实施例中，在微电子应用中尤其有用的这些弹性接触元件，它们涉及把一细长的柔性核心元件(例如，金属丝“茎(stem)”或“框架”)的一端安装到一电子部件上的一个端子、给此柔性核心元件及该端子的邻近表面涂敷由一种或多种材料构成的“外壳”。本领域内的技术人员可选择核心或外壳材料的厚度、屈服强度和弹性模量的一个组合，以提供所获得的弹性接触元件的令人满意的强度(force)-扭曲特性。核心元件的示例材料包括金。涂层的示例材料包括镍及其合金。获得的弹性接触元件适用于实现两个或更多电子部件(包括半导体器件)之间的压接或可卸下互连。
Khandros与Mathieu于1994年11月15日提交的08/340,144号共有未决美国专利申请及与其对应的1994年11月16日提交的PCT/US94/13373号(1995年5月16日公开的WO95/14314)PCT专利申请揭示了上述弹性接触元件的许多应用，还讨论了制造弹性接触元件末端处的接触焊点(contact pad)的技术。例如，在牺牲层(衬底)的表面中形成倒金字塔形式的多个负突起或孔。然后，给这些孔填充包括由诸如金或铑和镍等材料构成的层的接触结构。把一细长的弹性元件安装在所获得的接触元件结构上，并可用如上所述的方式进行涂敷。在最后步骤中，除去牺牲衬底。所获得的弹性接触元件的自由端具有几何形状受控(例如，尖头)的接触焊点。
Eldridge、Grube、Khandros和Mathieu于1995年5月26日提交的08/452,255号共有未决美国专利申请及与其对应的1995年11月13日提交的PCT/US95/14909号(1996年6月6日公开的WO96/17278)PCT专利申请揭示了制造牺牲衬底上的接触尖端结构的附加技术和冶金学以及用于把安装在其上的多个弹性接触元件一起转移到一电子部件的诸端子的技术。
Eldridge、Khandros和Mathieu于1996年5月17日提交的60/005,189号共有未决美国临时专利申请及与其对应的1996年5月24日提交的PCT/US/08107号(1996年11月28日公开的WO96/37332)PCT专利申请揭示了把多个接触尖端结构接到相应的多个细长接触元件的技术，这些细长接触元件已被安装到一电子部件。还揭示了制造悬臂(cantilever)形式的“细长”接触尖端结构的技术。悬臂尖端结构在其一端及其相对的另一端之间可以是锥形的。悬臂尖端结构适用于安装到从一电子部件的相应端子延伸的被抬高的已有(即，先前制造好的)接触元件。
Eldridge、Khandros和Mathieu于1996年8月26日提交的60/024,555号共有未决美国专利申请代表性地揭示了这样一种技术，即如此设置长度互不相同的多个细长尖端结构，从而以其外部端子的间距大于其内部端子的间距的方式放置。内部“接触”端可相互共线，以实现与电子部件的连接，这些电子部件具有沿某一线(诸如该部件的中心线)放置的端子。
随着电子部件日益变小以及电子部件上的端子之间的间隔日益变得紧密或间距日益变小，变得更难于制造互连，包括适用于与一电子部件的端子形成电气连接的弹性接触元件。题为“微电子接触结构及制造方法”的08/802,054号未决共有美国专利申请揭示了一种通过光刻技术制造弹性接触元件的方法。在一实施例中，申请人揭示了在一牺牲衬底上形成弹性接触元件(包括悬臂梁形式的弹性接触元件)，然后把此接触元件转移并安装在一电子元件的端子上。在该揭示中，通过蚀刻技术在衬底中形成弹性接触元件。在题为“微电子弹性接触元件”的08/852,152号未决共有美国专利申请中，通过沉积多个掩膜层并进行构图以形成相应于体现弹性接触元件的形状的开口，在由已做有图形的掩膜层(masking layer)所形成的开口中沉积导电材料，随后除去该掩膜层以形成独立的弹性接触元件，这样在一衬底(包括本身为电子部件的衬底)上形成弹性接触元件。
题为“微电子接触结构及制造方法”的09/023,859号未决共有美国专利申请描述了一种接触元件，它具有基础端部分(支柱部分)、中间部分(横梁部分)和接触端部分(尖端部分)，还描述了根据需要在一电子部件上分开地形成每一部分并把支柱部分接在一起的方法。
需要一种制造可为未来技术升级的适用于目前的细间距电气连接的互连的方法。还需要制造接触元件的改进方法，尤其是可重复的相容且不贵的方法。
发明内容
一种通过光刻技术形成包括弹性接触元件的互连的方法。在一实施例中，该方法包括把一种掩膜材料加到一衬底的第一部分，该掩膜材料具有能限定一弹性结构的第一部分的开口，在此开口中沉积一种结构材料(例如，导电材料)，给此开口过量填充结构材料，除去结构材料的一部分，除去掩膜材料的第一部分。在此实施例中，弹性结构的第一部分的至少一部分没有掩膜材料。在本发明的一个方面，该方法包括使掩膜材料层和结构材料平面化，以除去该结构材料的一部分。在另一个方面，所形成的弹性结构包括支柱部分、横梁部分和尖端结构部分中之一。
这里所述的技术，例如，可用于在包括电子部件(诸如以陶瓷或半导体为基底的部件)的衬底上形成包括弹性接触元件的接触元件。可直接在一电子部件上形成全部或部分接触元件，或可象在牺牲衬底上一样，分开地形成这些接触元件并把它们转移到一电子部件上。
这里所述的方法提供了一种接触元件的改进的制造方法。使用光刻技术来制造的接触元件非常适用于细间距的精密公差微电子部件领域。本发明旨在且尤其适用于与其端子(例如，焊点)以细的间距放置的电子部件形成互连。如这里所使用的，术语“细间距”指其端子以至少小于千分之5英寸的间隔放置的电子部件，诸如千分之2.5英寸或65μm。从以下描述中可证明，这最好利用光刻而不是机械技术能容易地实现精密公差来制造接触元件而获得。在本发明的方法的实施例中引入平面化步骤使得可用最小公差在一衬底上制造多个接触元件。因而，例如，可在一电子部件上制造具有诸如上述结构的多个弹性接触元件或把这些弹性接触元件转移到一电子部件上，从而其尖端部分都具有类似的高度，且它们在，例如与第二电子元件接触时以类似的距离放置。这样，用本发明的方法所形成的接触元件提供了比已有技术的结构更可靠的接触高度和接触力。
还揭示了一种接触元件。在本发明的一个方面，接触元件是悬臂形式的弹性接触元件或弹簧接触元件，它包括绕第一轴延伸且具有基本上平行于第二表面的一个表面的细长横梁部分、耦合到第一表面并通过第二轴沿第一方向延伸的支柱部分以及耦合到第二表面且沿第二轴上方的第二方向延伸到的尖端部分。支柱部分适用于耦合到一电子部件，诸如耦合到一以陶瓷或半导体为基底的电子部件的端子上。横梁部分形成支撑在支柱部分一端处的悬臂，尖端部分耦合到第二端。
本发明的接触元件适用于在诸如PCB和测试中的芯片等电子部件的端子之间形成暂时或持久的电气连接。可把接触元件直接制作于诸如探测卡组件的空间变压器等电子部件上的持久元件。或者，可在一牺牲衬底上分开地制造本发明的接触元件，并通过例如焊接到电子部件而在其支柱端固定。
为了形成暂时连接，把其上制造有接触元件的电子部件与另一电子部件放在一起，从而弹性接触元件的尖端与此另一电子部件的一个端子形成压力接触。接触元件弹性地起作用，以保持这两个部件之间的直接的接触压力和任何电气连接。
为了形成持久连接，把其上制造或固定有接触元件的电子部件与另一电子部件放在一起，诸如通过焊接或钎接(braze)等或利用导电粘合剂把接触元件的尖端连接到或粘到此另一电子部件的一个端子。在一个实施例中，接触元件是适用的，且可适应在两个电子部件之间的不同热膨胀。
如上所述，可直接在诸如半导体器件上或在位于一半导体晶片上的多个半导体器件的表面上，与多个其它接触元件一起来制造本发明的接触元件。这样，在把位于半导体晶片上的多个器件从半导体晶片上分离前对这些器件老化和/或测试。或者，通常可在一牺牲衬底上与多个其它接触元件一起来制造本发明的接触元件，并把它们转移到一电子部件上。
按照以下描述，将使本发明的其它实施例、特征和优点变得明显起来。
附图概述
从以下详细描述、所附的权利要求书以及附图将使本发明的特征、方面和优点变得更加明显起来，其中：
图1(a)是耦合到一电子部件的本发明的接触元件的一个例子的剖面侧视图。
图1(b)示出依据本发明的一个实施例，与第二电子部件接触的图1(a)的接触元件。
图2是依据本发明的第一实施例的衬底的剖面侧视图，在衬底的两个表面上形成有电气触点或端子且它们相连。
图3示出依据本发明的第一实施例，在衬底上沉积第一掩膜材料层并通过一开口曝露其一个表面上的端子的进一步处理步骤后的图2的衬底。
图4示出依据本发明的第一实施例，在到达衬底上的一个端子的第一掩膜材料层中的开口中沉积第一导电材料的进一步处理步骤后的图2的衬底。
图5示出依据本发明的第一实施例，对第一掩膜材料层和第一导电材料进行平面化的进一步处理步骤后的图2的衬底。
图6示出依据本发明的第一实施例，在一部分平面化的表面上沉积晶种(seed)材料的进一步处理步骤后的图2的衬底。
图7示出依据本发明的第一实施例，对具有到达第一导电材料的开口的衬底上的第二掩膜材料层进行构图的进一步处理步骤后的图2的衬底，该开口在衬底上从第一导电材料侧向和/或横向延伸。
图8示出依据本发明的第一实施例，在第二掩膜材料的开口中沉积第二导电材料的进一步处理步骤后的图2的衬底。
图9示出依据本发明的第一实施例，对第二掩膜材料层和第二导电材料进行平面化的进一步处理步骤后的图2的衬底。
图10(a)示出依据本发明第一实施例的位于衬底上的第二导电材料的第一示例布局的俯视图。
图10(b)示出依据本发明第一实施例的位于衬底上的第二导电材料的第二示例布局的俯视图。
图10(c)示出依据本发明第一实施例的位于衬底上的第二导电材料的第三示例布局的俯视图。
图10(d)示出依据本发明第一实施例的位于衬底上的第二导电材料的第四示例布局的俯视图。
图10(e)示出依据本发明第一实施例的位于衬底上的第二导电材料的第五示例布局的俯视图。
图10(f)示出依据本发明第一实施例的位于衬底上的第二导电材料的第六示例布局的俯视图。
图11(a)示出依据本发明第一实施例的位于衬底上的第二导电材料的第四示例布局的剖面侧视图。
图11(b)示出依据本发明第一实施例的位于衬底上的第二导电材料的第五示例布局的剖面侧视图。
图12(a)示出依据本发明第一实施例的一个方面，在除去第一掩膜材料层和第二掩膜材料层以形成包括支柱部分和横梁部分的独立接触元件的进一步处理步骤后的图2的衬底。
图12(b)示出依据本发明第一实施例的一个方面，在把分开制造的尖端部分固定于接触元件的横梁部分的进一步处理步骤后的图12(a)的衬底。
图13(a)示出依据本发明第一实施例的第二方面，在衬底上沉积第三掩膜材料层并形成到达第二导电材料的开口的进一步处理步骤后的包括图8中第二导电材料层的示例布局的图2的衬底。
图13(b)示出依据本发明第一实施例的第二方面，在第三掩膜材料层的开口中沉积第三导电材料以形成接触元件的尖端部分的进一步处理步骤后的图13(a)的衬底。
图13(c)示出依据本发明第一实施例的第二方面，在除去第三掩膜材料层以形成包括支柱部分、横梁部分和尖端部分的独自直立接触元件的进一步处理步骤后的图13(b)的衬底。
图14是依据本发明第二实施例的衬底的剖面侧视图，有一个在衬底的一个表面上形成的三角形形状的地势(feature)，并有导电层覆盖衬底的一个表面及三角形地势。
图15示出依据本发明的第二实施例，在衬底的一个表面上沉积第一掩膜材料层并通过第一掩膜材料层中的一个开口曝露此三角形地势的进一步处理步骤后的图14的衬底。
图16示出依据本发明的第二实施例，在第一掩膜材料层中的开口中沉积第一导电材料的进一步处理步骤后的图14的衬底。
图17示出依据本发明的第二实施例，对第一掩膜材料层和第一导电材料进行平面化的进一步处理步骤后的图14的衬底。
图18(a)示出依据本发明第二实施例的一个方面，在除去第一掩膜材料层以形成包括尖端部分的独自直立接触元件的进一步处理步骤后的图17的衬底。
图18(b)示出依据本发明第二实施例的一个方面，在把所制造的尖端部分固定于分开制造的接触元件的横梁部分的进一步处理步骤后的图18(a)的尖端部分。
图19(a)示出依据本发明第二实施例的第二方面，在一部分平面化表面上沉积晶种材料的进一步处理步骤后的图17的衬底。
图19(b)示出依据本发明第二实施例的第二方面，在对具有到达第一导电材料的开口的衬底上的第二掩膜材料层进行构图的进一步处理步骤后的图17的衬底，该开口在衬底上从第一导电材料沿侧向和/或横向延伸。
图19(c)示出依据本发明第二实施例的第二方面，在第二掩膜材料层的开口中沉积一导电材料的进一步处理步骤后的图17的衬底。
图19(d)示出依据本发明第二实施例的第二方面，在对第二掩膜材料层和第二导电材料进行平面化的进一步处理步骤后的图17的衬底。
图20(a)示出依据本发明第二实施例的第三方面，在除去第一掩膜材料层和第二掩膜材料层以形成包括横梁部分和尖端部分的接触元件的进一步处理步骤后的图19(d)的衬底。
图20(b)示出依据本发明第二实施例的第三方面，在把横梁部分固定于分开制造的支柱部分以形成独自直立接触元件的进一步处理步骤后的图20(a)的横梁部分和尖端部分。
图21(a)示出依据本发明第二实施例的第四方面，在衬底上沉积第三掩膜材料层并形成到达第二导电材料的开口的进一步处理步骤后的图19(d)的衬底。
图21(b)示出依据本发明第二实施例的第四方面，在第三掩膜材料层的开口中沉积第三导电材料并对第三掩膜材料层和第三导电材料进行平面化的进一步处理步骤后的图19(d)的衬底。
图21(c)示出依据本发明第二实施例的第四方面把接触元件固定于一布局的进一步处理步骤后的电子部件。
图22(a)示出把依据本发明第二实施例的第四方面形成的接触元件固定于一电子部件的第二方法，其中该接触元件仍旧固定于牺牲衬底同时该接触元件又固定于该电子部件。
图22(b)示出在把接触元件与当时的牺牲衬底分离的进一步处理步骤后的图22(a)的结构。
图23示出固定于一电子部件并与第二电子部件的一个端子接触的本发明的接触元件的一个实施例的应用的侧视图。
图24示出其中多个接触元件固定于一电子部件并于沿第二电子部件的边缘排列的多个端子接触的本发明的接触元件的一个实施例的应用的俯视图。
图25示出其中的接触元件固定于一电子部件并于沿第二电子部件上的一行排列的端子接触的本发明的接触元件的一个实施例的第二个应用的俯视图。
图26(a)示出依据本发明的一个实施例，在一衬底上以最小间隔公差制造的相邻接触元件的布局的剖面侧视图。
图26(b)示出依据本发明一个实施例的图26(a)的接触元件的布局的俯视透视图。
图27(a)示出依据本发明的一个实施例，在一衬底上以最小间隔公差制造的相邻接触元件的布局的剖面侧视图。
图27(b)示出依据本发明一个实施例制造的图27(a)的接触元件的布局的俯视透视图。
图28(a)示出依据本发明的一个实施例，以覆盖的方式固定于一电子部件从而其尖端部分排成一行的多个接触元件的俯视图。
图28(b)示出依据本发明的一个实施例，以覆盖的方式固定于一电子部件从而其尖端部分交错排列的多个接触元件的俯视图。
本发明的较件实施方式
本发明涉及通过光刻技术形成包括接触元件的互连元件的方法。本发明提供了一种制造尤其是用于互连微电子部件的接触元件的改进技术。本发明还涉及接触元件。依据本发明的一个方面，对本发明或通过本发明的方法所形成的接触依据的尺寸和间距的限制是光刻技术的一个因素。通过结合平面化步骤作为光刻技术的一部分，本发明尝试较小尺寸和机械(例如，位移)特性的接触元件，包括悬臂弹性接触元件的相容一致的形成。
适当的电子部件包括有源半导体器件、存储器芯片、一部分半导体晶片、空间变压器、探测卡、芯片载体和插口，但不限于这些。电子部件可以是支持一个或多个电子连接的有源器件或无源器件。独立地制造还避免了使电子部件曝露于与形成接触元件有关的工艺条件。
可以把本发明的接触元件或几个接触元件制作在与这个或几个接触元件相连的电子部件上或独立于该电子部件而制作。在独立制造的情况下，本发明允许制造形状、尺寸和冶金学不受与电子部件制造有关的材料和布局考虑限制的接触元件或诸电子元件。
如果置于诸如探测卡组件的空间变压器等电子部件上，则本发明的接触元件设计成适应具有最小间距或间隔公差的电子部件的触点或端子。接触元件还可采用交变的定向(例如，左-右-左-右)，从而在其支柱部分处实现比尖端部分之间更大的间距。在另一个实施例中，接触元件可采用交变的长度(例如，短-长-短-长)从而在其支柱部分实现比相邻接触元件的尖端部分之间更大的间距。类似地，可制造其尖端部分处的间距比其支柱部分处的间距更大的交变接触元件。总之，根据接触元件所连接的电子部件或与该电子部件无关地制造的接触元件可采用各种定向，以适应与它们所接触的电子部件有关的各种结构。
图1a和1b示出本发明的接触元件的一个实施例。图1a示出包括支柱部分13、横梁部分14和尖端部分16的接触元件10。支柱部分13置于电子部件9的端子11上。支柱部分13的高度为h2。横梁部分14耦合到支柱部分13的一端。横梁部分14具有高度hB，长度lB。在耦合到与支柱部分13相对一侧的横梁部分14的另一端处有尖端部分16。尖端部分的高度为hI。
图1b示出诸如在适应于测试中的衬底时负载的接触元件10。在此情况下，使具有端子21的衬底20与接触元件10接触，在接触元件10的尖端部分16加上向下的力F，以使接触元件10向下偏转。在本实施例中，横梁部分16的长度LB确定了接触元件10的最大超程。适当的超程为，例如，千分之3-8英寸。为了适应适当的超程，支柱部分13的高度h2应大于尖端部分16的高度h1。在此情况下，较大的高度差将把接触元件10相对于电子部件9表面的可能“探底(bottoming out)”减到最少。图1(b)示出其尖端部分末端分开一个高度为h3的偏转的接触元件10。支柱部分13的高度也可构成大于可能耦合到电子部件9表面的电容器或其它结构的高度。图1(a)示出高度为hc的电容器18，此高度小于支柱部分13的高度h2。
图1(b)还示出，在衬底20加上力F时，支柱部分13与横梁部分14的高度(h2+hB)进一步确定了接触元件10的超程。衬底20相对于横梁部分14的支柱部分末端的“探底”限制了可加到接触元件10的最大压缩，且此“探底”用于以某种方式限制对接触元件10的损坏。
当接触衬底20在这样的负载情况下，横梁部分14偏转了一个量，在图1(b)中用x表示。可如下计算此偏转的弹性常数：
k＝F/x。
在一个实施例中，弹性常数k正比于横梁部分14的厚度：
k∝hB 3。
因而，根据以上关系，控制横梁部分14的厚度提供了对弹性常数的严格控制。控制诸如探测卡组件的空间变压器等电子部件每个接触元件的弹性常数，使得可把一致的接触力加到每个端子，诸如测试中的衬底(诸如衬底20)的端子21。
图2-13(c)示出依据本发明第一实施例形成成为电子部件上的一个接触元件的互连的方法。在本实施例中将形成成为具有支柱部分、横梁部分和尖端部分的悬臂的接触元件。可理解，在给定的时间内，可在一衬底上形成许多接触元件。以下所述的方法集中在单个接触元件的形成上。还可理解，此讨论等效地适用于在给定的时间在诸如电子部件等衬底上制造许多接触元件。通常，在一衬底上所制造的每个接触元件将具有基本上类似的特性(即，尺寸，形状等)。然而，还应理解，可对于给定的应用需要单独地控制一衬底的诸接触元件的特性。
图2示出电子部件100的剖面侧视图。电子部件100是，例如，探测卡组件的空间变压器或集成电路。电子部件100包括，例如，半导体或陶瓷的衬底105，该衬底105的相对表面上具有触点或端子110和115。例如，在市售的以陶瓷为基底的电子部件100中，该电子部件100包含位于衬底105的两对面表面上的端子110和115。端子110和115通过，例如，贯穿电子部件100的导电电路120(诸如，例如钼或钨及钼/钨电路120等)连接。衬底105上的端子110和115是，例如，铜(Cu)、镍(Ni)和金(Au)端子，它们可适用于由例如，焊接连接到通过沉积导电材料而形成的接触元件。在一例子中，铜有助于电镀工艺且为上层。镍在金和铜之间起到屏障的作用。图2还示出位于衬底105的下侧表面上的短路层117。在本例中诸如钛-钨(Ti-W)层等短路层117用于在衬底105上制造接触元件期间使端子115短路。从以下描述中很明显，可有利地利用短路层117的这一短路特征为在衬底105上制造接触元件的电解工艺(例如，电镀工艺)建立适当的电势。一旦在衬底105的相对表面上形成接触元件，则可通过，例如，溅射或化学蚀刻工艺来除去短路层117。
在通过镀敷形成接触元件且没有穿过衬底延伸的通路以允许在衬底的背面上形成短路层的应用中，一般需要诸如晶种层等导电层来实现随后的镀敷。因而，在此工艺的第一步骤中，在衬底105的表面上沉积导电层。适当的导电层是共形地沉积在衬底(105)表面上的，例如，钛、钨或钛-钨(Ti-W)层。这样，这一“毯子(blanket)”层的沉积将使衬底(105)表面上所有曝露的端子(110)一起电气短路。
图3示出在衬底105上沉积第一掩膜材料层125的进一步处理步骤后的图2的电子部件100。在一个较佳实施例中，第一掩膜材料层125是如本领域内所公知的旋涂在衬底105表面上并构图的光致抗蚀剂。
如图3所示，沉积第一掩膜材料125并进行构图，以使它包括穿过第一掩膜材料层125延伸的开口122。开口122可位于正好处于端子110一部分的上方的位置，或在某些情况下可位于远离端子110的位置。通过把开口(122)置于远离端子(110)的位置，可在一布局不同于电子部件的端子的电子部件上制造多个接触元件。例如，一个结构是如此放置开口(122)，从而其上所形成的接触元件在那里将具有以可与球栅阵列相比的面阵列排列的尖端部分。可把这些开口连到例如象外围焊接区那样排列的电子部件上的端子。有利的是，使接触元件基本上相同，而与端子(110)没有位移。在此情况下，有用的是把开口(122)定位在对应于接触元件的尖端部分的阵列的面阵列中。
开口122周围第一掩膜材料层125的侧壁可以是倾斜的，从而开口122在第一掩膜材料层125表面处可比在导电层112(即，正锥形)处大。适当的锥形角包括60°-90°，但不限于此。本领域内的普通技术人员将容易理解如何在第一掩膜材料层125中形成锥形的开口。还可理解，可用任何适当的方式来形成开口122，并可形成倒转的有台阶的被削顶的金字塔状台阶。
考虑到随后将成为支柱部分的材料的成形(例如，平面化)，把第一掩膜材料层125沉积到具有接触元件的支柱部分的想要高度的厚度。换句话说，第一掩膜材料层125的厚度将主要确定主体部分(即，横梁部分和尖端部分)离开电子部件表面的距离。例如，在接触元件想要悬臂的例子中，协调支柱部分、横梁部分和尖端部分的尺寸，以使尖端部分与例如一电子部件的端子的接触力最大，同时使偏转的横梁部分的可能“探底”最小。以上参考图1(a)-1(b)及所附的文本详细地讨论了这些协调。对于当前的技术，第一掩膜材料层125的适当高度将近似于千分之5-30英寸。
图3示出开口122邻近端子110的第一掩膜材料层125。可理解，开口122可具有各种形状，包括基本上为矩形、圆柱形或金字塔形(倒转的)或诸如具有位于导电层112的暴露表面处的较宽开口的圆锥形，但不限于此。
接着，如图4所示，把第一导电材料130沉积在至端子110的第一掩膜材料层125的开口122中。适当的沉积技术包括电镀、化学汽相沉积(CVD)、溅射沉积和无电电镀，但不限于此。在一个例子中，通过电镀工艺来沉积第一导电材料130。在本例中，第一导电材料130为诸如铜或镍合金(诸如镍-钴)等电镀合金。首先，通常涂上具有市售电镀溶液或电解液形式的导电材料130。接着，在端子110与电镀电池(未示出)的阳极之间加上一电流。在端子110上所建立的负电荷使来自电镀溶液的金属离子还原到金属状态，因而把诸如镍-钴等第一导电材料130沉积在端子110上。在本例中，把第一导电材料130沉积到至少为第一掩膜材料层125的厚度的厚度，最好沉积到大于第一掩膜材料层125的厚度(过量镀敷)。
图5示出依据本发明的一个实施例，在对第一导电材料130和第一掩膜材料层125进行平面化的进一步处理步骤后的衬底100。例如，平面化是通过研磨过程或使用适当浆料(slurry)的化学-机械抛光来实现的。化学-机械抛光的适当浆料是例如pH调节过的浆料中的二氧化硅、氧化铝和氧化铯。
图5的平面化步骤限定了耦合到衬底105的接触元件的支柱部分的高度。平面化步骤通过建立接触元件的柱状部分的已知高度对接触元件提供了尺寸控制。如上所述，支柱部分的高度在确定接触元件传递给，例如，一电子部件的端子的接触力方面起到重要的作用。支柱部分的高度在把偏转横梁部分的“探底”减到最小方面也能起作用。因而，控制接触元件的支柱部分的高度的能力是非常有利的。
本发明的平面化步骤也应进行到适当的终点，诸如，例如，每厘米约1微米(或每英寸千分之0.1英寸)的平整度等。一衬底上的多个接触元件之间的公差将随应用而变化，可由本领域内的技术人员来确定。打算较佳的公差为小于每厘米5微米，最好为小于每厘米2微米。
一旦形成接触元件的支柱部分，图5示出在使第一掩膜材料层125的表面上的一个区域是导电的，从而该区域可用作电镀工艺的适当电极的进一步处理步骤后的衬底105。在一个实施例中，给第一掩膜材料层125上的一个区域的一部分覆盖导电金属或金属合金135(诸如钛、钛-钨合金层或钛/金双层)构成的薄的附着/晶种层。可通过诸如溅射沉积等毯子式沉积来沉积晶种层135。例如，对于电镀的镍-钴层，可通过例如在第一掩膜材料125的表面上进行毯子式的溅射沉积来适当地沉积约5000埃厚的晶种层。或者，可把晶种层135沉积为多条“迹线(trace)”，每条迹线相应于第一掩膜材料层125上待形成接触元件的横梁部分的区域，从而这些迹线以某种方式用作其上可制造横梁部分的电铸(electroform)。
在另一个实施例中，可在第一掩膜材料层125的表面上沉积模版(stencil)(孔板(shadow mask)。此模版将具有从相应支柱部分上方的区域(由第一导电材料130所示)侧向延伸的多个开口，以限定形成接触元件的横梁部分的区域。此模版可适当地是薄(例如，约千分之2英寸厚)的不锈钢箔，它是通过冲压或蚀刻而具有开口的。模版可以是具有任何适当厚度的任何适当的材料，它将允许以相应于模版中开口形状的导电迹线的图案把晶种层135沉积到第一掩膜材料层125上。随着模版的就位，诸如通过溅射等把晶种层135沉积到第一掩膜材料层125的曝露表面上。然后，可除去该模版。
应综合地考虑第一掩膜材料层125的材料和沉积晶种层135的工艺的选择。掩膜材料需要在沉积方法环境中是稳定的。例如，典型的正性光致抗蚀剂材料包含可能在高真空条件下释放出某些气态的溶剂。在此情况下，较佳的是通过焙烧或曝露于光来改变材料，以使掩膜材料交联或硬化。聚酰亚胺是有用的掩膜材料，它将承受溅射环境而没有明显的降级。沉积还可利用化学汽相沉积(CVD)或电子束工艺。这所需的真空比溅射小。对于这些工艺，可使用可能具有某些适度交联的传统Novolac光致抗蚀剂树脂。另一个考虑是对掩膜材料的任何改变都使得它在真空下变得稳定，这一考虑使得更难于在此工艺中随后除去该材料。本领域内的技术人员可选择适当的材料和工艺。一个特殊的工艺是使用如上所述构图然后通过加热部分交联的Novolac光致抗蚀剂。使用CVD来实现沉积晶种层135。
接着，如图6所示，给衬底100上的一个区域再次覆盖诸如光致抗蚀剂等第二掩膜材料层140，记住当存在导电层时使用多种掩膜材料的考虑。对第二掩膜材料层140进行构图，以曝露衬底100上用于限定接触元件的横梁部分的区域的区域132。
图8示出在衬底的顶面上沉积第二导电材料145的进一步处理步骤后的衬底100。在一个实施例中，通过使用诸如镍-钴等电镀合金的电镀工艺来沉积第二导电材料145。在图8中，把第二导电材料145沉积到大于第二掩膜材料层140的厚度的厚度。第二导电材料145用作接触元件的横梁部分。可理解，第二导电材料145的沉积数量继而厚度将部分地与横梁部分想要的厚度有关。
如图9所示，在衬底105上沉积了第二导电材料145后，利用诸如如上所述的研磨工艺或化学机械抛光等对第二导电材料145和第二掩膜材料层140进行平面化，以在衬底105上形成接触元件的横梁部分。如上所述，在悬臂弹性接触元件的情况下，横梁部分的厚度正比于弹性常数(k∝hB 3)。第二导电材料145与第二掩膜材料层140的平面化对接触元件的横梁部分的厚度提供了严格的控制(即，控制第二导电材料145的厚度)，因而允许由每个接触元件施加一可确定的一致的接触力。
可把上述对掩膜材料层进行构图、沉积晶种层、沉积导电材料并进行平面化的工艺重复许多次，以建立复杂的结构。在以下的本说明书中将详细地讨论一些例子。
图10(a)-11(b)示出在衬底105上形成的接触元件的横梁部分的有用结构的各种代表。可以理解，对本发明的接触元件可能适合于特定应用的其它各种结构。把图10(a)-11(b)看作是这些各种结构的代表。
图10(a)-10(f)在一xy平面内示出在衬底105上形成的接触元件的横梁部分的各种结构的俯视平面图。图10(a)示出在第一导电材料130上构图成为横梁部分的并从第一导电材料130上的一个区域以基本上矩形的方式侧向延伸的第二导电材料145a。图10(b)示出第二结构，其中第二导电材料145b在y方向被构成一锥形(“y锥形”)而第二导电材料145c从第一导电材料130表面的一个区域上向地延伸(沿x方向)。此结构通过减小接触元件横梁部分(例如，悬臂)的末端的尺寸使应力在接触元件上更均匀地分布。在图10(b)中，以基本上是线性的边缘示出第二导电材料145b的侧向延伸部分。可理解，边缘不必基本上为线性的，而可以诸如凹陷的方式弯曲。
图10(c)示出依据本发明第一实施例的接触元件的横梁部分的第三结构。在此结构中，第二导电材料145c从支柱部分130侧向(沿x方向)和横向(沿y方向)延伸，以形成弯曲的横梁部分。图10(d)和10(e)分别示出第四和第五个结构，其中(分别为第二导电材料的145d和145e)的横梁部分分别侧向和横向地延伸。例如，在制造接触元件以把相邻接触元件之间的间距减到最小时，侧向和横向地延伸的横梁部分可能是想要的。图10(f)示出横梁部分的第六结构，其中第二导电材料145f部分环绕支柱部分130。
图11(a)和11(b)在一xz平面内示出依据本发明第一实施例的接触元件的横梁部分的第四和第五结构。图11(a)示出具有平坦上表面和凹形下表面的第二导电材料145g。图11(b)示出具有平坦下表面以及向末端线性降低的上表面的第二导电材料145h。可以用许多方法来形成这样方式的导电材料145g和145h，包括改变光源以使在下面和附近形成掩膜材料的光致抗蚀剂成形以及在存在着非导电掩模时电镀以把电镀材料分配到需要的地方。
图12(a)和12(b)示出本发明第一实施例的一个方面。在此方面中，通过形成具有由第一导电元件130构成的支柱部分以及由第二导电材料145构成的横梁部分的弹性接触元件，基本上完成了通过光刻技术在电子部件105上制造接触元件的部件。图12(a)示出在除去第一掩膜材料层125和第二掩膜材料层140的进一步处理步骤后的衬底100。在第一掩膜材料层125和第二掩膜材料层140为光致抗蚀剂的例子中，可用氧气等离子体蚀刻(例如，氧气灰化)来实现除去第一掩膜材料层125和第二掩膜材料层140的步骤。除去掩膜材料层的其它方法包括激光烧蚀和湿式化学蚀刻，但不限于此。可能需要附加的蚀刻来除去晶种层135的过量或不想要的部分。然而，由于晶种层135通常很薄(例如，约5000)，所以任何过量或不想要的晶种层材料通常随着除去掩膜层材料而被除去。这样，图12(a)示出附着于端子110处的电子部件105并具有由第一导电材料130所代表的支柱部分以及由第二导电材料145所代表的侧向和/或横向延伸的横梁部分的独自直立的接触元件。通过，例如，给横梁部分的某些部分涂敷适当的接触材料，可使诸如此类的结构成为有用的接触结构。
在一个较佳例子中，可通过例如钎接、焊接、熔接(welding)(例如，点焊)、导电环氧树脂、定位焊等把分开形成的尖端部分1500固定于横梁部分的末端，以形成图12(b)所示的接触元件。这里参考图14-18(b)及所附的文本来描述形成尖端部分的一个方法。在5,829,128号共有的美国专利以及1997年11月20日以WO97/43653公开的PCT/US97/08606号PCT申请中详细地描述了形成和转移尖端部分的其它方法。例如，在PCT/US97/08606号PCT申请中，描述了在诸如硅晶片等牺牲衬底上制造相互具有相对精确位置关系的多个接触尖端部分的方法。容易在牺牲衬底上制造由常规半导体处理技术(例如，光刻、沉积等)给定的极为精密的公差的接触尖端部分，来规定相互之间的空间关系。只要接触尖端结构仍旧位于牺牲衬底上，就可保持空间关系的公差。在该未决申请中所述的发明通过把多个接触尖端部分接到相应的多个互连元件(例如，接触元件的横梁部分)来简化接触元件的结构。通过使仍旧位于牺牲衬底上的尖端部分与接触元件接触、通过，例如，钎接等相连然后除去牺牲衬底，来把这些尖端部分连接到接触元件上。可使用这些技术把尖端部分转移到图12(a)的结构。
图13(a)-13(c)示出本发明第一实施例的第二方面，其中使用另外的光刻技术在衬底105上制造接触元件的尖端部分。图13(a)示出在衬底105上沉积第三掩膜材料层150并在第二导电材料145的末端(即，相对第一导电材料130的位置远侧)处构图形成第二导电材料145的开口155的进一步处理步骤后的电子部件100。开口155的直径适用于形成接触元件想要的尖端部分。适当的开口直径是例如，千分之6英寸。还可结合矩形和/或斜的开口。
图13(b)示出在第三掩膜材料层150的开口155中形成接触元件的尖端部分的进一步处理步骤后的电子部件100。弹性接触元件的尖端部分由第三导电材料160制成。在一个实施例中，第三导电材料160是通过电镀工艺形成的多层材料。例如，第三导电材料160可由一层近似于千分之一英寸的金、接着是一层任意薄的贵金属(诸如，铑)、接着是一层厚度近似于千分之1.0-1.5英寸的镍构成。
在某些应用中，包括用于与第二电子部件最终接触的外部接触层是合乎需要的。它可以用沉积在构筑的尖端结构末端上的一薄层的形式。该层毫无疑问是任选的，与应用和设计标准有关。它可在诸如图13(b)中的尖端等完成结构上镀敷。
在需要时，可镀上一层接触金属，作为接触结构上的最终结构。钯(Pd)、钯-钴(PdCo)、金(Au)(软或硬金)和铑(Rh)尤其有用。这些材料及其特性和沉积方法在电子接触结构领域中是熟知的。特别较佳的材料是钯与钴的合金(PdCo)。有用的厚度可以是约0到约200微英寸(0到5微米)，但可使用更大的厚度--甚至几十微米或更大。在另一个设计中，整个接触结构薄层由该材料制成。在一特定的较佳实施例中，最终接触结构薄层的某些部分由此材料制成。
可通过受控地蚀刻第三导电材料160，使第三导电材料160的上部或顶部表面形成诸如图13(b)所示，诸如旨在得出例如，倒转的金字塔特点。
图13(c)示出在除去第一掩膜材料层125、第二掩膜材料层140和第三掩膜材料层150以在衬底105上产生独立的接触元件的进一步处理步骤后的电子部件100。在第一掩膜材料层125、第二掩膜材料层140和第三掩膜材料层150都为光致抗蚀剂的实施例中，可通过如上所述的氧气灰化工艺来除去掩膜材料层。还可应用其它技术来除去掩膜材料层，包括激光烧蚀和湿式化学蚀刻，但不限于此。图13(c)示出覆在衬底105上并固定于衬底105的端子110的独目直立接触元件101。此时，可除去任何短路层(例如，短路层117)。
以上描述提出了本发明工艺的第一实施例，从而直接在诸如探测卡组件的空间变压器等电子部件上直接制造接触元件。电子部件的一个尤其有用的衬底是基陶瓷基底的衬底。在本发明的一个方面，选择陶瓷基底的电子部件，该部件具有适应，例如，通过诸如上述工艺形成的相应接触元件以同时测试，例如，多个集成电路小片或芯片的端子。这样的电子部件可容易地具有1500或更多的触点(端子)。如上所述，可使用形成单个接触元件的相同方法来形成附加的接触元件。
电子部件的第二个有用的衬底是半导体衬底。还可利用金属衬底。与可能限于在单个陶瓷基底的电子部件上形成接触元件的陶瓷基底的电子部件相比，半导体基底的技术的一个优点在于，它在例如“芯片大小”的电子部件的情况下提供了一次制造具有接触元件的更多电子部件的能力。
如图13(c)所示，可把多个诸如细长的或悬臂接触元件101等接触元件固定于其表面上有多个端子的电子部件上。在本实施例的这一个方面中，每个接触元件101都具有支柱部分130、横梁部分145及在支柱部分130对面的尖端部分160，在接触元件101的支柱部分处把该接触元件固定到电子部件105的相应端子。每个接触元件的尖端部分160通过侧向和/或横向偏离支柱部分130形成独自直立的悬臂结构的位置在电子部件105的表面上方延伸。
在一个实施例中，接触元件101是有弹性的，而且是弹性接触元件。接触元件101的“有效”高度为“L1”，这是尖端部分160的最高部分与支柱部分130固定于电子部件105的最向内部之间的距离。实际高度，“h1”代表尖端部分160的最高部分从电子部件105延伸的距离。由“h2”来代表横梁部分145的下侧与电子部件105表面之间的距离，这一距离代表接触元件101可响应于加到其尖端部分160的压缩力而偏转的距离。
图14-21(c)示出依据本发明制造的接触元件的第二实施例。图14示出结构400，它包括作为，例如，半导体衬底等牺牲衬底的衬底410。为了说明，衬底410如此取向，以示出具有与图1(a)-13(c)所示接触元件相同取向的完成的接触元件。
在衬底410的表面中是一个金字塔形状的外形。在1997年11月20日以WO97/43653公开的PCT/US97/08606号共有未决PCT申请中详细地描述了形成金字塔形状外形的方法。在此PCT/US97/08606号PCT申请中，描述了一种方法，从而通过对半导体衬底一侧上最好具有正方形开口(近似于千分之1-4英寸)的掩膜材料矩形构图来形成金字塔形状外形。接着，蚀刻掉衬底来形成金字塔形凹陷。在某些硅半导体衬底的情况下，硅将随着沿晶体平面(诸如，对硅而言在近似于54.74°处)所进行的蚀刻而自限制。换句话说，凹陷将延伸到由掩模开口的尺寸及衬底的性质所指示的深度。例如，由每边千分之2.5英寸的正方形开口，凹陷的深度将近似于千分之2英寸。
在共有的5,809,128号美国专利以及08/802,054号题为“微电子接触结构及其制造方法”的共有未决美国专利申请中描述了形成金字塔形状外形的其它方法。
覆盖在衬底410表面的是释放(release)层425。释放层425是使用常规的沉积技术沉积到近似于5000埃()的，例如，诸如铝等金属。覆盖在衬底410表面上的释放层425的是晶种层430。晶种层430是，例如，铜，它有助于铜电镀工艺。在一个实施例中，使用常规的沉积技术把铜的晶种层430沉积到近似于5000的厚度。
图15示出在衬底410上沉积第一掩膜材料层435并进行构图的进一步处理步骤后的结构400。第一掩膜材料层435是，例如，诸如在以上参考图2-13(d)和所附文本所述的实施例中等所使用的光致抗蚀剂，考虑到对带有尖端部分材料的一部分第一掩膜材料层435进行平面化的可能型，把此光致抗蚀剂沉积到接触元件的尖端部分的想要高度的厚度。
接着，如图16所示，在第一掩膜层435的开口中沉积第一导电材料440。在本例中，第一导电材料440是类似于以上参考图2-13(d)所述的实施例所述的电镀合金的诸如镍-钴合金等电镀合金。如以上相对于图13(b)和所附文本所述的实施例所述，包括外部接触层可能是需要的。因而，在需要时，可在释放层425上镀敷一层接触金属。适当的材料包括钯(Pd)、钯-钴(PdCo)、金(Au)和铑(Rh)。特别较佳的材料是沉积到约0到5微米厚度的PdCo，但可使用更大的厚度--甚至几十微米或更大。在另一个较佳实施例中，最终的接触结构层由该材料制成。在一特定的较佳实施例中，最终接触结构层的某些部分由此材料制成。
在一个实施例中，把第一导电材料440沉积到至少为第一掩膜材料层435的高度的厚度，最好大于此高度(过量镀敷)。
图17示出依据本发明的一个实施例，在对第一导电材料440和第一掩膜层435进行平面化的进一步处理步骤后的衬底400。例如，平面化是通过研磨过程或使用诸如以上参考图5和所附文本所述的适当浆料的化学-机械抛光来实现的。图17的平面化步骤限定了接触元件尖端部分的高度。
在本发明第二实施例的第一方面，可除去第一导电材料的尖端部分440，并分开地固定于一接触元件，诸如包含在图12(a)的电子部件上形成并与图12(b)所示的尖端部分钎接、焊接或与尖端部分结合的支柱部分和横梁部分的接触元件。图18(a)示出在除去第一掩膜材料层435的进一步处理步骤后的结构400。在第一掩膜材料层435为光致抗蚀剂的例子中，可通过氧气灰化、激光烧蚀或湿式蚀刻来除去第一掩膜材料层435。一旦第一掩膜材料层435被除去，可把第一导电材料的尖端部分440与释放层425处的衬底410分离。在释放层425为铝的情况下，可通过使用本领域内熟知的氢氧化钠(NaOH)溶液来溶解释放层425，从衬底410上除去第一导电材料440。分离的其它方法包括化学蚀刻，但不限于此，加热也可能是适当的。
在把第一导电材料的尖端部分440从衬底410上分离前，可通过例如钎接、焊接或熔接把尖端部分与图18(b)所示的支柱部分和横梁部分相结合。图18(b)示出耦合到电子部件4000的接触元件4001的一个例子。接触元件4001包括耦合到电子部件4000的端子4010的支柱部分4650、横梁部分4550以及固定于横梁部分4550的尖端部分440。
图19(a)示出本发明第二实施例的第二方面。从图17所示的结构400开始，图19(a)示出在使第一掩膜材料层435的一部分导电以限定将在电镀工艺中形成的接触元件的横梁部分的电极区的进一步处理步骤后的结构400。如上所述(见图6和所附的文本)，形成横梁部分的其它方法也是适当的。
图19(a)示出在使第一掩膜材料层435表面上的一个区域导电从而该区域适合作为电镀工艺的电极的进一步处理步骤后的结构400。在一个实施例中，给第一掩膜材料层435的一个区域覆盖导电金属或金属合金构成的晶种层445，诸如钛层、钛-钨合金层或者钛或钛-钨/金双分子层。例如，对于电镀的镍/钴层，晶种层445的厚度近似于5000。如以上参考图6和所附的文本所述，可把晶种层445沉积为毯子层或选择性沉积为迹线。
接着，如图19(b)所示，给衬底400上的一个区域覆盖第二掩膜材料层450，又是诸如光致抗蚀剂等。对第二掩膜材料层450进行构图，以曝露晶种层445的区域并限定接触元件的横梁部分。
图19(c)示出在结构的顶部表面上沉积第二导电材料455的进一步处理步骤后的结构400。在一个实施例中，通过用诸如镍-钴为电镀合金的电镀工艺来沉积第二导电材料455。在较佳实施例中，把第二电镀材料455沉积到至少为第二掩膜材料层450的厚度的厚度，一般大于第二掩膜材料层450的厚度(过量镀敷)。
如图19(d)所示，在结构400上沉积第二电镀材料455后，利用诸如如上所述的研磨工艺或化学-机械抛光等对第二导电材料455和第二掩膜材料层450进行平面化，以在衬底410上形成接触元件的横梁部分，该横梁部分具有由平面化步骤所限定的一已知厚度。这里参考示出在一电子部件上形成的接触元件的横梁部分的各种结构的图10(a)-11(b)和所附文本。可理解，可使用相同的技术在牺牲衬底410上形成具有各种结构的横梁部分。
图20(a)和20(b)示出本发明第二实施例的第三方面。在此方面中，可从牺牲衬底410上除去接触元件的尖端部分和横梁部分，并固定于在一电子部件上分开形成的支柱部分。为了分离第一导电材料的尖端部分440和第二导电材料的横梁部分455，可使用氧气等离子体、激光烧蚀或湿式蚀刻来除去本例中的第一掩膜材料层434和第二掩膜材料层450，这里第一掩膜材料层435和第二掩膜材料层450皆为光致抗蚀剂。所选择的技术一般将除去过剩的晶种层材料，或可如上所述分开地除去这些过剩的材料。
这里，可在释放层425处从牺牲衬底410上分离第一导电材料440。在释放层425为铝的例子中，把第一导电材料440从牺牲衬底410分离的一个方法是使释放层425与NaOH溶液反应。图20(a)示出将从牺牲衬底410分离的第一导电材料的尖端部分440和第二导电材料455的横梁部分。要把第二导电材料的横梁部分455固定于分开制造的支柱部分4650，该支柱部分4650在电子部件4010的一个端子处被耦合到该电子部件4010。可通过参考图2-4和所附的文本所述的技术在一电子部件上直接形成支柱部分4650。可在把第一导电材料的尖端部分440从牺牲衬底410上分离后，但最好在这之前把第二导电材料的横梁部分455固定于支柱部分4650。图20(b)示出诸如通过焊接、钎接或熔接的耦合。
替代把包含第一导电材料440的尖端部分和第二导电材料455的横梁部分的接触元件从牺牲衬底410上分离，本发明方法的第二实施例还对接收元件尝试形成支柱部分的处理步骤。图21(a)-21(c)示出该工艺。
图21(a)示出在沉积导电金属或金属合金(包括钛或钛/金双分子层，但不限于此)的晶种层458进一步处理步骤后的图19(d)的结构400。
图21(a)还示出在对结构400上的第三掩膜材料层460进行构图并对到达位于第二导电材料455末端(相对于第一导电材料440的位置较远)处的第二导电材料455的开口进行构图的进一步处理步骤后的结构400。此第三掩膜材料层460是，例如，类似于第一掩膜材料层435和第二掩膜材料层450的光致抗蚀剂材料。考虑到限定支柱部分的高度的后续平面化步骤，把第三掩膜材料层构图到适合于接触元件的支柱部分的高度。这里参考图3和所附的文本提供了对接触元件的支柱部分的高度考虑的完整讨论。
图21(b)示出在通过例如电镀工艺在第三掩膜材料层460的开口中沉积第三导电材料465的进一步处理步骤后的结构400。在一个例子中，第三导电材料465是类似于第一导电材料440和第二导电材料455的镍-钴。最好把第三导电材料465的厚度沉积到至少为第三掩膜材料层460的厚度，一般大于第三掩膜材料层460的厚度(过量镀敷)。图21(b)还示出在对第三导电材料465和第三掩膜材料层460进行平面化以限定第三导电材料465的支柱部分(具有通过平面化步骤所限定的厚度)的进一步处理步骤后的结构400。
在第一掩膜材料层435、第二掩膜材料层450和第三掩膜材料层460为光致抗蚀剂的例子中，首先使用氧气灰化、激光烧蚀或湿式化学蚀刻步骤来除去掩膜材料层。此时，可在释放层425处把接触元件470与牺牲衬底410分离。在释放层425为铝的例子中，使铝与例如NaOH溶液反应，以把接触元件470与牺牲衬底410分离。
图21(c)示出耦合到诸如探测卡组件的空间变压器等电子部件480的接触元件470。通过例如焊接、钎接、熔接、导电环氧树脂、固定焊或其它技术，使接触元件470在其支柱部分(或第三导电材料465)处耦合到电子部件480的一个端子。
可把图21(c)的接触元件470与图20(b)的接触元件469相比较。在图20(b)中，通过钎接或焊接把横梁部分455固定于分开制造的支柱部分4650。在图21(c)中，接触元件470通过一系列沉积步骤形成包括支柱部分、横梁部分和尖端部分的单个单元。在每种情况下，可利用光刻技术结合平面化步骤准确地控制尺寸和弹性。
图22(a)示出把在牺牲衬底上制造的接触元件安装到一电子部件上的第二个且较佳的技术。图22(a)示出通过，例如，以上参考图14-21(b)及所附文本所述的方法在牺牲衬底410上制造接触元件471的技术。图22(a)示出在其尖端部分耦合到牺牲衬底410的接触元件471。已除去用来对接触元件进行构图用的第一掩膜材料层、第二掩膜材料层和第三掩膜材料层。如图22(a)所示，接触元件471的支柱部分与电子部件480上的一个相应端子486接触，于是，支柱部分被适当地焊接、钎接、熔接等到端子486上。可理解，可在已所述的每一个实施例中利用把接触元件471的支柱部分固定到一电子部件的端子所用的任何适当技术和/或材料，包括以适当的方式把接触元件钎接、熔接(例如，点焊)、导电环氧树脂、固定焊到该端子上，并通过镀敷(例如，电镀)等把该接触元件牢固地固定于该端子。
一旦把接触元件471固定于电子部件480，则以适当的方式除去牺牲衬底410，诸如如上所述的那些(例如，化学蚀刻、加热、溶解释放层等)，使得电子部件480具有如图22(b)所示固定于其上的接触元件471。从图22(b)可示出，可把如上所述的多个细长或悬臂接触元件固定于其表面上有多个端子的电子部件。在本实施例中，每个接触元件具有一支柱部分、一横梁部分和一与支柱部分相对的尖端部分。每个接触元件的支柱部分被固定在电子部件的一个相应端子。每个接触元件的尖端部分通过与细长独自直立的悬臂结构的支柱部分侧向和/或横向偏离的位置在电子部件的表面上方延伸。
在一个实施例中，接触元件是有弹性的，而且是弹簧接触元件。在固定于一电子部件时，本发明的接触元件的“有效”偏转高度为“L2”，这是尖端部分的最高部分与支柱部分固定于电子部件的最内部分之间的距离。实际高度“h1”代表尖端部分160的最高部分从电子部件480延伸的距离。由“h2”来代表横梁部分的下侧与电子部件480表面之间的距离，这一距离代表接触元件可响应于加到其尖端部分(例如，在其尖端外形处)的压缩力而偏转的距离。
图23示出本发明的接触元件的一个实施例的应用，尤其是弹性接触元件或弹簧接触元件。在图23中，接触元件471和472以例如参考图13(c)或图22(b)所述的方式固定于探测卡组件的空间变压器，从而尖端部分的末端4711和4721与诸如半导体器件等电子部件490的端子492或包含多个半导体器件的一半导体晶片(未示出)的一个区域压接。
图24示出一个应用，其中把诸如如上所述的多个接触元件500放到诸如探测卡组件的空间变压器等衬底上并以如上所述的方式固定于其上，从而以适用于与其端子或焊接区沿其外围排列的半导体器件接触的方式来放置接触元件500的尖端的末端。此应用类似于在题为“微电子接触结构及其制造方法”的08/802,054号共有未决美国专利申请中所述的应用。在图24中，每个接触元件500包括支柱部分502和尖端部分504，并被安装到诸如探测卡组件的空间变压器(如虚线510示意所示)等电子部件。尖端部分的末端504以镜面反映诸如半导体器件等电子部件(如虚线520示意所示)的焊接区522的图案(如圆圈示意所示)的图案来排列。接触元件500从其尖端部分504“散开(fan out)”，从而以比其尖端部分504更大的间距来放置其每个支柱部分502(相互隔开)。
图25示出另一个应用(在08/802,054号共有的未决美国专利申请中也有过类似的描述，其中诸如如上所述的多个接触元件600置于诸如探测卡组件的空间变压器等衬底上并以如上所述的方式固定在其上，从而以适用于与其端子或焊接区沿其中心线排列成一行的半导体器件接触的方式来放置接触元件的尖端的末端。在图25中，每个接触元件一般由标号600来表示，它包括支柱部分602和尖端部分604，并在安装到诸如探测卡组件的空间变压器(用虚线610图示)等电子部件。尖端部分的末端604以镜面反映诸如半导体器件等电子部件(用虚线620图示)的焊接区622的图案(用圆圈图示)的图案来排列。接触元件600按以下顺序排列。第一接触元件600a相对地短(例如，沿x轴的长度近似于千分之60英寸)，且放置在向电子部件620的一侧(在使用时向右)延伸。第二接触元件600b靠近第一接触元件600a，且也相对地短(例如沿x轴的长度近似于千分之60英寸)，且放置在向电子部件620的另一侧(在使用时向左)延伸。第三接触元件600c靠近第二接触元件600b，且相对长(例如，沿x轴的长度近似于千分之80英寸)，且放置在向电子部件620的一侧(在使用时向右)延伸。最后，第四接触元件600d靠近第三接触元件600c，且也相对地长(例如沿x轴的长度近似于千分之80英寸)，且放置成向电子部件620的另一侧(在使用时向左)延伸。这样，以与焊接区622的间距相当的精细间距放置尖端部分604，而以相互明显较大的间距来放置支柱部分602。
通过使用如上所述的光刻技术，可用最小的间距制造依据本发明的接触元件。因此，依据本发明的接触元件非常适用于微电子部件的细间距近公差环境。图26(a)-26(b)示出一个布局，其中相邻接触元件之间的间距可进一步减小。图26(a)和26(b)示出相邻接触元件740A和740B的两个不同的图。可依据如上所述的方法，尤其是相对于图2-13(c)的方法，直接在一电子部件上制造相邻接触元件740A和740B。这样，每个掩膜材料层将被构图，以形成相邻接触元件的各个部分。例如，参考以上的图3，第一掩膜材料层125将被构图成，例如，具有为两个支柱部分的开口。第一导电材料130将用作支柱部分730A和730B的材料。或者，可类似于以上参考图14-22(b)以及所附文本的工艺步骤，在一牺牲衬底上制造接触元件740A和740B，并把它们转移到一电子部件上。
接触元件740A包括支柱部分730A、横梁部分745A和尖端部分760A。作为进一步的提高，接触元件740A还包括衬垫(spacer)部分731A和732A，以分离本例中的接触元件740A的横梁部分745A与下面的接触元件740B。在同时形成接触元件740A和740B的方式中，衬垫部分731A与接触元件740B的横梁部分745B同时构图并形成。本实施例中的衬垫部分是依据制造接触元件的支柱部分和横梁部分所述的技术来制造的(例如，在本发明的第一实施例中，利用在，例如，接触元件740B的支柱部分730A上具有一开口以及为限定740B的横梁部分的第二开口的掩膜层和掩膜)。
接触元件740B包括支柱部分730B、横梁部分745B和尖端部分760B。接触元件740B还包括衬垫732B和733B，以使接触元件740A与接触元件740A类似的高度(沿y方向)对准。在同时形成接触元件740A和740B的方式中，可在同一掩膜材料层(例如，依据参考图2-13(c)和所附文本的掩膜材料层的顺序的第三掩膜材料层)中对衬垫部分732A和732B进行构图。然后，可以用同一导电材料(例如，参考图2-13(c)和所附文本的第三导电材料160)沉积来形成衬垫部分732A和732B。类似地，可同时对接触元件740A的衬垫部分733B与接触元件740B的横梁部分745A进行构图和形成(例如，用第四导电材料)。
在本实施例中，使用光刻技术，可改变相邻接触元件740A和740B的矩形横梁部分745A和745B的长度。沿同一轴(例如，x轴)在其支柱部分(支柱部分730A和730B)以及沿第二轴(例如，z轴)在其尖端部分(尖端部分760A和760B)处制造相邻接触元件740A和740B。注意，直接在接触元件740B的支柱部分730B上对接触元件740A的横梁部分745A构图。相应地，沿x方向，支柱部分(730A和730B)轴向对准。在每个接触元件(760A和760B)的尖端部分处，接触元件740A和740B沿y轴轴向对准。因而，图26(a)和26(b)示出在其尖端部分及支柱部分之间实现较大间距的相邻接触元件。此结构，例如，适合于产生具有多个接触元件的电子部件，以探测其焊接区或端子沿其外围排列并具有超细间距的第二电子部件。
图27(a)-27(b)描述了依据本发明一个实施例的相邻接触元件的第二取向。接触元件840A包括支柱部分830A、横梁部分845A和尖端部分860A。接触元件840A还包括在支柱部分830A上形成的衬垫部分831A和832A。在本例中，衬垫部分831A和832A把横梁部分845A与下面的接触元件840B分离。接触元件840B包括支柱部分830B、横梁部分845B和尖端部分860B。接触元件840B还包括使尖端部分860B与接触元件840A的尖端部分860A沿y轴对准的衬垫部分832B和833B。在图27(a)和27(b)中，接触元件840A和840B在其支柱部分和其尖端部分处轴向对准。
图27(a)和27(b)所示的相邻接触元件840A和840B在其支柱部分和其尖端部分中皆轴向对准。使用光刻技术，可把每个接触元件的矩形横梁部分制造成为长度近似相等，所获得的接触元件沿同一轴偏移支柱部分之间的距离。此结构适合于，例如，产生具有多个接触元件的电子部件，用于探测其焊接区或端子沿其中心线以极细的间距行排列的第二电子部件。
图28(c)和28(b)示出使用与参考图26(a)-27(b)所述形成接触元件类似的覆盖构图技术的进一步布局。图28(a)示出在一电子部件(未示出)上排列的依据上述技术形成的多个接触元件。接触元件900A、900B、900C和900D如此排列，从而其相应的尖端部分960A、960B、960C和960D分别沿y方向对准，而底座部分930A、930B、930C和930D分别沿x方向错开排列。图28(b)示出第二结构，其中多个接触元件980A、980B、980C和980D如此排列，从而其相应的尖端部分985A、985B、985C和985D分别象其相应底座部分990A、990B、990C和990D沿x方向错开排列。
图24-28(b)涉及利用本发明的接触元件的电子部件的布局。可理解，图24-28(b)中所述的例子只是示例，设想了包括置于一个公共部件上的具有不止两个不同长度的接触元件的多个其它结构。还可理解，可使用图24-28(b)所示的技术来生产探测外围或芯片上引线(LOC)器件所需的任何布局中的具有多个接触元件的电子部件。
在以上的详细描述中，用其中特定实施例为参考描述了本发明。然而，很明显，在不背离权利要求书中所述本发明的较宽精神和范围下，可对其进行各种修改和变化。相应地，把说明书和附图看作示意性的，而非限制性的。

Claims (30)

1.一种测试电子器件的方法，所述方法包括：
提供包括多个接触结构的第一衬底，每个所述接触结构包括设置在所述第一衬底的端子上的互连元件，
附着于支柱的悬臂横梁和附着于所述横梁的尖端，其中所述支柱、所述横梁和所述支柱是分别形成的；
使得一些所述接触结构与所述电子器件的端子相接触；以及
通过所述一些接触结构测试所述电子器件。
2.如权利要求1所述的方法，其中，所述互连元件是支柱。
3.如权利要求1所述的方法，其中，所述电子器件是半导体器件。
4.如权利要求1所述的方法，其中，使一些所述接触结构与所述电子器件的端子相接触的步骤包括对着所述电子器件的所述端子压所述一些接触结构的尖端以及由此形成与所述电子器件的所述端子的临时电连接。
5.如权利要求4所述的方法，其中，响应于对着所述电子器件的所述端子压所述一些接触结构的尖端，所述一些接触结构的横梁偏斜。
6.如权利要求5所述的方法，其中，所述一些接触结构的横梁的偏斜允许所述电子器件的所述端子移动通过，与所述一些接触结构的所述尖端第一接触。
7.如权利要求1所述的方法，其中，所述一些接触结构的所述支柱和所述横梁限制所述电子器件的所述端子的移动通过量，与所述一些接触结构的所述尖端第一接触。
8.如权利要求1所述的方法，其中，
所述电子器件的所述端子以第一图案设置；以及
所述一些接触结构的所述尖端也以第一图案设置。
9.如权利要求8所述的方法，其中，
所述一些接触结构的支柱以第二图案设置，以及
所述第二图案不同于所述第一图案。
10.如权利要求9所述的方法，其中，所述第一图案中的所述一些接触结构的所述尖端设置得比所述第二图案中的所述一些接触结构的所述支柱更靠近些。
11.如权利要求8所述的方法，其中，所述第一图案中的所述电子器件的端子以线性图案设置。
12.如权利要求8所述的方法，其中，所述第一图案中的所述电子器件的端子以矩形图案设置。
13.如权利要求1所述的方法，其中，所述横梁的至少一个与所述横梁的至少另一个重叠。
14.如权利要求1所述的方法，其中，对于每个所述接触结构，所述提供步骤包括：
在第一掩模层的第一开口中形成所述支柱，
在第二掩模层的第三开口中形成所述横梁，
在第三掩模层的第三开口中形成所述尖端。
15.如权利要求14所述的方法，其中，所述提供步骤进一步包括：
在牺牲衬底上沉积所述第一掩模层、所述第二掩模层和所述第三掩模层中的至少一个。
16.如权利要求13所述的方法，其中，所述提供步骤进一步包括：
在所述第一衬底上沉积所述第一掩模层；
在所述第一掩模层上沉积所述第二掩模层；
在牺牲衬底上沉积所述第三掩模层；
将所述尖端从所述牺牲衬底转移到所述横梁。
17.如权利要求1所述的方法，其中，对于每个所述接触结构，所述提供步骤包括：
通过在掩模层的开口中沉积接触结构材料并溢出所述开口，以及除去一部分所述沉积的接触结构材料，形成所述支柱、所述横梁或者所述尖端中的至少一个。
18.如权利要求1所述的方法，其中，对于每个所述接触结构，所述提供步骤包括：
以多个图案化掩模材料形成所述支柱、所述横梁和所述尖端。
19.如权利要求1所述的方法，其中，
一个所述接触结构设置于其上的每个所述端子设置在所述第一衬底的第一表面上，所述端子以第一图案设置在所述第一表面上；
多个第二端子以第二图案设置在所述第一衬底的第二表面上；以及
所述第二图案不同于所述第一图案。
20.如权利要求1所述的方法，其中，所述第一图案中的在所述第一衬底的所述第一表面上的所述端子以比所述第二图案中的所述第二端子更紧的节距而设置。
21.一种与电子器件的端子形成临时电连接的装置，所述装置包括：
衬底，包括设置在所述衬底的第一表面上的多个第一端子；
多个支柱，一些所述支柱设置在一些所述第一端子上；
多个悬臂横梁，一些所述横梁附着于一些多数支柱；以及
多个尖端，一些所述尖端附着于一些所述横梁，
其中，所述支柱、所述横梁和所述尖端是分别形成的，以及
所述电子器件的所述端子以第一图案设置，而一些所述尖端也以所述第一图案设置。
22.如权利要求21所述的装置，其中，
所述一些支柱以第二图案设置，以及
所述第二图案不同于所述第一图案。
23.如权利要求22所述的装置，其中，所述第一图案中的所述尖端比所述第二图案中的所述支柱设置得更靠近。
24.如权利要求21所述的装置，其中，每个所述横梁是可偏转，允许所述电子器件的所述端子移动通过，与所述尖端第一接触。
25.如权利要求24所述的装置，其中，所述支柱和所述横梁限制所述电子器件的所述端子的移动通过量，与所述尖端第一接触。
26.如权利要求21所述的装置，其中，所述第一图案中的所述电子器件的所述端子以线性图案设置。
27.如权利要求21所述的装置，其中，所述第一图案中的所述电子器件的所述端子以矩形图案设置。
28.如权利要求21所述的装置，其中，所述横梁中的至少一个与所述横梁中的至少另一个重叠。
29.如权利要求21所述的装置，其中，所述第一端子以第三图案设置在所述衬底的所述第一表面上，以及还包括多个第二端子，以第四图案设置在所述衬底的第二表面上，其中所述第四图案不同于所述第三图案。
30.如权利要求29所述的装置，其中，以所述第三图案中设置所述第一端子以比所述第三图案设置的所述第二端子的节距更紧。
CN2006101085411A 1998-12-02 1999-12-01 光刻接触元件 Expired - Fee Related CN1900725B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US09/205,022 1998-12-02
US09/205,023 US6255126B1 (en) 1998-12-02 1998-12-02 Lithographic contact elements
US09/205,022 US6268015B1 (en) 1998-12-02 1998-12-02 Method of making and using lithographic contact springs
US09/205,023 1998-12-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB998140368A Division CN1276259C (zh) 1998-12-02 1999-12-01 光刻接触元件

Publications (2)

Publication Number Publication Date
CN1900725A true CN1900725A (zh) 2007-01-24
CN1900725B CN1900725B (zh) 2010-10-06

Family

ID=22760469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101085411A Expired - Fee Related CN1900725B (zh) 1998-12-02 1999-12-01 光刻接触元件

Country Status (2)

Country Link
US (2) US6268015B1 (zh)
CN (1) CN1900725B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931172A (zh) * 2012-11-20 2013-02-13 上海宏力半导体制造有限公司 测试器件及其制作方法、半导体器件及其制作方法
CN106444290A (zh) * 2016-08-09 2017-02-22 电子科技大学 一种抑制偏转角度的自适应弹性铰链的设计方法
CN109477867A (zh) * 2016-06-28 2019-03-15 日本麦可罗尼克斯股份有限公司 电性连接装置及触头

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6807734B2 (en) * 1998-02-13 2004-10-26 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6672875B1 (en) 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
KR20080047629A (ko) * 1998-12-02 2008-05-29 폼팩터, 인크. 전기 접촉 구조체의 제조 방법
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6491968B1 (en) 1998-12-02 2002-12-10 Formfactor, Inc. Methods for making spring interconnect structures
US7126220B2 (en) * 2002-03-18 2006-10-24 Nanonexus, Inc. Miniaturized contact spring
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6657455B2 (en) 2000-01-18 2003-12-02 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test
US7952373B2 (en) * 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
DE10143173A1 (de) 2000-12-04 2002-06-06 Cascade Microtech Inc Wafersonde
US7396236B2 (en) * 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
US7182672B2 (en) * 2001-08-02 2007-02-27 Sv Probe Pte. Ltd. Method of probe tip shaping and cleaning
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
US7168160B2 (en) * 2001-12-21 2007-01-30 Formfactor, Inc. Method for mounting and heating a plurality of microelectronic components
US7064953B2 (en) * 2001-12-27 2006-06-20 Formfactor, Inc. Electronic package with direct cooling of active electronic components
US6891385B2 (en) * 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
TW565529B (en) * 2002-01-24 2003-12-11 Scs Hightech Inc Probe card and method for testing the proceed function or speed of electronic devices
CN100590438C (zh) * 2002-01-25 2010-02-17 株式会社爱德万测试 探针卡及探针卡的制造方法
TW583395B (en) * 2002-03-13 2004-04-11 Scs Hightech Inc Method for producing micro probe tips
US7010854B2 (en) * 2002-04-10 2006-03-14 Formfactor, Inc. Re-assembly process for MEMS structures
US20060053625A1 (en) * 2002-05-07 2006-03-16 Microfabrica Inc. Microprobe tips and methods for making
US7265565B2 (en) 2003-02-04 2007-09-04 Microfabrica Inc. Cantilever microprobes for contacting electronic components and methods for making such probes
US20060108678A1 (en) * 2002-05-07 2006-05-25 Microfabrica Inc. Probe arrays and method for making
US20060051948A1 (en) * 2003-02-04 2006-03-09 Microfabrica Inc. Microprobe tips and methods for making
US20050184748A1 (en) * 2003-02-04 2005-08-25 Microfabrica Inc. Pin-type probes for contacting electronic circuits and methods for making such probes
US20050067292A1 (en) * 2002-05-07 2005-03-31 Microfabrica Inc. Electrochemically fabricated structures having dielectric or active bases and methods of and apparatus for producing such structures
WO2003095711A2 (en) * 2002-05-07 2003-11-20 Memgen Corporation Electrochemically fabricated structures having dielectric or active bases
US7412767B2 (en) * 2003-02-04 2008-08-19 Microfabrica, Inc. Microprobe tips and methods for making
US20050142739A1 (en) * 2002-05-07 2005-06-30 Microfabrica Inc. Probe arrays and method for making
US7273812B2 (en) * 2002-05-07 2007-09-25 Microfabrica Inc. Microprobe tips and methods for making
US20060238209A1 (en) * 2002-05-07 2006-10-26 Microfabrica Inc. Vertical microprobes for contacting electronic components and method for making such probes
US20050104609A1 (en) * 2003-02-04 2005-05-19 Microfabrica Inc. Microprobe tips and methods for making
US7363705B2 (en) * 2003-02-04 2008-04-29 Microfabrica, Inc. Method of making a contact
US20060006888A1 (en) * 2003-02-04 2006-01-12 Microfabrica Inc. Electrochemically fabricated microprobes
US6911835B2 (en) * 2002-05-08 2005-06-28 Formfactor, Inc. High performance probe system
US6965244B2 (en) * 2002-05-08 2005-11-15 Formfactor, Inc. High performance probe system
AU2003218274A1 (en) * 2002-06-28 2004-01-19 Seagate Technology Llc Heat assisted magnetic recording head with a planar waveguide
US6724205B1 (en) 2002-11-13 2004-04-20 Cascade Microtech, Inc. Probe for combined signals
US7084650B2 (en) * 2002-12-16 2006-08-01 Formfactor, Inc. Apparatus and method for limiting over travel in a probe card assembly
US20080211524A1 (en) * 2003-02-04 2008-09-04 Microfabrica Inc. Electrochemically Fabricated Microprobes
US7567089B2 (en) * 2003-02-04 2009-07-28 Microfabrica Inc. Two-part microprobes for contacting electronic components and methods for making such probes
US10416192B2 (en) 2003-02-04 2019-09-17 Microfabrica Inc. Cantilever microprobes for contacting electronic components
US20080106280A1 (en) * 2003-02-04 2008-05-08 Microfabrica Inc. Vertical Microprobes for Contacting Electronic Components and Method for Making Such Probes
KR100443999B1 (ko) * 2003-02-28 2004-08-21 주식회사 파이컴 인쇄회로기판용 상호 접속체, 이의 제조방법 및 이를구비한 상호 접속 조립체
US6787456B1 (en) 2003-03-20 2004-09-07 Agency For Science, Technology And Research Wafer-level inter-connector formation method
KR100523745B1 (ko) * 2003-03-24 2005-10-25 주식회사 유니테스트 전자소자 검사용 마이크로 프로브 및 그 제조 방법
US7758351B2 (en) 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US20050120553A1 (en) * 2003-12-08 2005-06-09 Brown Dirk D. Method for forming MEMS grid array connector
US6916181B2 (en) * 2003-06-11 2005-07-12 Neoconix, Inc. Remountable connector for land grid array packages
US7244125B2 (en) 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US7113408B2 (en) * 2003-06-11 2006-09-26 Neoconix, Inc. Contact grid array formed on a printed circuit board
US20070020960A1 (en) * 2003-04-11 2007-01-25 Williams John D Contact grid array system
US7056131B1 (en) 2003-04-11 2006-06-06 Neoconix, Inc. Contact grid array system
US7114961B2 (en) 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US8584353B2 (en) 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US6965245B2 (en) * 2003-05-01 2005-11-15 K&S Interconnect, Inc. Prefabricated and attached interconnect structure
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
US6869290B2 (en) * 2003-06-11 2005-03-22 Neoconix, Inc. Circuitized connector for land grid array
US7070419B2 (en) * 2003-06-11 2006-07-04 Neoconix Inc. Land grid array connector including heterogeneous contact elements
US7030632B2 (en) * 2003-10-14 2006-04-18 Micron Technology, Inc. Compliant contract structures, contactor cards and test system including same
US7619429B2 (en) * 2003-10-20 2009-11-17 Industrial Technology Research Institute Integrated probe module for LCD panel light inspection
JP2007517231A (ja) 2003-12-24 2007-06-28 カスケード マイクロテック インコーポレイテッド アクティブ・ウェハプローブ
US20080108221A1 (en) * 2003-12-31 2008-05-08 Microfabrica Inc. Microprobe Tips and Methods for Making
US10641792B2 (en) * 2003-12-31 2020-05-05 University Of Southern California Multi-layer, multi-material micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties
US20080105355A1 (en) * 2003-12-31 2008-05-08 Microfabrica Inc. Probe Arrays and Method for Making
US7025601B2 (en) * 2004-03-19 2006-04-11 Neoconix, Inc. Interposer and method for making same
WO2005091998A2 (en) 2004-03-19 2005-10-06 Neoconix, Inc. Electrical connector in a flexible host
US7090503B2 (en) 2004-03-19 2006-08-15 Neoconix, Inc. Interposer with compliant pins
US7845986B2 (en) * 2004-05-06 2010-12-07 Interconnect Portfolio Llc Torsionally-induced contact-force conductors for electrical connector systems
US7230437B2 (en) * 2004-06-15 2007-06-12 Formfactor, Inc. Mechanically reconfigurable vertical tester interface for IC probing
US7459795B2 (en) * 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
WO2006031646A2 (en) 2004-09-13 2006-03-23 Cascade Microtech, Inc. Double sided probing structures
JP2006119024A (ja) * 2004-10-22 2006-05-11 Tokyo Electron Ltd プローブおよびその製造方法
US7771803B2 (en) 2004-10-27 2010-08-10 Palo Alto Research Center Incorporated Oblique parts or surfaces
US7462800B2 (en) * 2004-12-03 2008-12-09 Sv Probe Pte Ltd. Method of shaping lithographically-produced probe elements
US7288327B2 (en) * 2004-12-16 2007-10-30 Xerox Corporation Plated structures or components
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
TWI268350B (en) 2005-02-03 2006-12-11 Mjc Probe Inc Embedded light-touching component and manufacturing method hereof embedded light-touching component made by a micro-electromechanical process
WO2007011751A2 (en) * 2005-07-14 2007-01-25 Nanonexus, Inc. Method and apparatus for producing controlled stresses and stress gradients in sputtered films
US7245135B2 (en) * 2005-08-01 2007-07-17 Touchdown Technologies, Inc. Post and tip design for a probe contact
US7362119B2 (en) * 2005-08-01 2008-04-22 Touchdown Technologies, Inc Torsion spring probe contactor design
US20070040565A1 (en) * 2005-08-19 2007-02-22 National University of Singapore, Agency For Science, Technology and Research Compliant probes and test methodology for fine pitch wafer level devices and interconnects
US20070057685A1 (en) * 2005-09-14 2007-03-15 Touchdown Technologies, Inc. Lateral interposer contact design and probe card assembly
US20070075717A1 (en) * 2005-09-14 2007-04-05 Touchdown Technologies, Inc. Lateral interposer contact design and probe card assembly
US7956633B2 (en) * 2006-03-06 2011-06-07 Formfactor, Inc. Stacked guard structures
US7952375B2 (en) * 2006-06-06 2011-05-31 Formfactor, Inc. AC coupled parameteric test probe
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7836587B2 (en) * 2006-09-21 2010-11-23 Formfactor, Inc. Method of repairing a contactor apparatus
US7782072B2 (en) * 2006-09-27 2010-08-24 Formfactor, Inc. Single support structure probe group with staggered mounting pattern
KR100806382B1 (ko) 2007-01-03 2008-02-27 세크론 주식회사 프로브 카드 제조 방법
JP2008203036A (ja) * 2007-02-19 2008-09-04 Micronics Japan Co Ltd 電気的接続装置
KR100823312B1 (ko) 2007-03-27 2008-04-18 세크론 주식회사 프로브 카드 제조 방법 및 그에 의한 프로브 카드
KR100823311B1 (ko) 2007-03-27 2008-04-18 세크론 주식회사 프로브 카드 제조 방법 및 이에 의해 제조된 프로브 카드
JP2008275409A (ja) * 2007-04-27 2008-11-13 Alps Electric Co Ltd プローブカード
TWI420607B (zh) * 2007-05-09 2013-12-21 Method of manufacturing electrical contact device
KR100899978B1 (ko) * 2007-06-11 2009-05-28 주식회사 아이엠 프로브유닛과 니들
US20090001488A1 (en) * 2007-06-29 2009-01-01 John Magana Cantilever with integral probe tip
US7761966B2 (en) * 2007-07-16 2010-07-27 Touchdown Technologies, Inc. Method for repairing a microelectromechanical system
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US7589547B2 (en) * 2007-09-13 2009-09-15 Touchdown Technologies, Inc. Forked probe for testing semiconductor devices
JP4859820B2 (ja) * 2007-12-05 2012-01-25 東京エレクトロン株式会社 プローブ
WO2009075411A1 (en) * 2007-12-12 2009-06-18 Phicom Corporation Method for arranging a plurality of connecting elements
US7935621B2 (en) * 2008-02-15 2011-05-03 International Business Machines Corporation Anti-fuse device structure and electroplating circuit structure and method
US8528885B2 (en) * 2008-04-21 2013-09-10 Formfactor, Inc. Multi-stage spring system
TWI377624B (en) 2008-05-13 2012-11-21 Ind Tech Res Inst Conducting film structure, fabrication method thereof, and conducting film type probe device for ic
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US8115504B2 (en) * 2008-12-08 2012-02-14 Formfactor, Inc. Microspring array having reduced pitch contact elements
TWI399812B (zh) * 2008-12-29 2013-06-21 Ind Tech Res Inst 導電膜結構及其製法與導電膜式積體電路針測裝置
US8246387B2 (en) * 2010-01-08 2012-08-21 Interconnect Portfolio Llc Connector constructions for electronic applications
US8278748B2 (en) 2010-02-17 2012-10-02 Maxim Integrated Products, Inc. Wafer-level packaged device having self-assembled resilient leads
JP2012145489A (ja) * 2011-01-13 2012-08-02 Sankei Engineering:Kk 検査用プローブの製造方法
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US10115690B2 (en) * 2015-02-26 2018-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing micro pins and isolated conductive micro pin
EP3322667A4 (en) 2015-07-14 2019-03-27 Georgia Tech Research Corporation MECHANICALLY FLEXIBLE INTERCONNECTING ELEMENTS, METHODS OF MAKING SAME, AND METHODS OF USE
US11262383B1 (en) 2018-09-26 2022-03-01 Microfabrica Inc. Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making
US11761982B1 (en) 2019-12-31 2023-09-19 Microfabrica Inc. Probes with planar unbiased spring elements for electronic component contact and methods for making such probes
US11867721B1 (en) 2019-12-31 2024-01-09 Microfabrica Inc. Probes with multiple springs, methods for making, and methods for using
US11774467B1 (en) 2020-09-01 2023-10-03 Microfabrica Inc. Method of in situ modulation of structural material properties and/or template shape

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1446196A (en) 1973-08-24 1976-08-18 Plessey Co Ltd Electrical leaf-spring contact pile-ups
US4312117A (en) * 1977-09-01 1982-01-26 Raytheon Company Integrated test and assembly device
JPS6025073A (ja) 1983-07-21 1985-02-07 Nec Corp 浮動ヘツド支持装置
US5829128A (en) 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US5225771A (en) 1988-05-16 1993-07-06 Dri Technology Corp. Making and testing an integrated circuit using high density probe points
JPH07114227B2 (ja) 1989-01-07 1995-12-06 三菱電機株式会社 ウエハ試験用探触板
DE68903951T2 (de) * 1989-08-16 1993-07-08 Ibm Verfahren fuer die herstellung mikromechanischer messfuehler fuer afm/stm-profilometrie und mikromechanischer messfuehlerkopf.
US5032896A (en) 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
US5160779A (en) 1989-11-30 1992-11-03 Hoya Corporation Microprobe provided circuit substrate and method for producing the same
JPH0493157A (ja) 1990-08-08 1992-03-25 Sekisui Chem Co Ltd 成形ラインの工程管理システム
JPH04214650A (ja) 1990-12-12 1992-08-05 Nec Kyushu Ltd オートハンドラ用接触子
US5177438A (en) 1991-08-02 1993-01-05 Motorola, Inc. Low resistance probe for semiconductor
JP3028875B2 (ja) 1992-01-18 2000-04-04 ソニー株式会社 リードフレームの製造方法
US5342737A (en) 1992-04-27 1994-08-30 The United States Of America As Represented By The Secretary Of The Navy High aspect ratio metal microstructures and method for preparing the same
JPH0618555A (ja) 1992-06-30 1994-01-25 Meisei Denshi Kogyo Kk マイクロスプリングコンタクト、マイクロスプリングコンタクトの集合体、該マイクロスプリングコンタクトの集合体からなる電気的接続用端子及びマイクロスプリングコンタクトの製造方法
CA2082771C (en) 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits
DE4310349C2 (de) 1993-03-30 2000-11-16 Inst Mikrotechnik Mainz Gmbh Sensorkopf und Verfahren zu seiner Herstellung
US6184053B1 (en) * 1993-11-16 2001-02-06 Formfactor, Inc. Method of making microelectronic spring contact elements
WO1996037332A1 (en) 1995-05-26 1996-11-28 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6023103A (en) 1994-11-15 2000-02-08 Formfactor, Inc. Chip-scale carrier for semiconductor devices including mounted spring contacts
CH689836A5 (fr) 1994-01-14 1999-12-15 Westonbridge Int Ltd Micropompe.
US5666190A (en) * 1994-04-12 1997-09-09 The Board Of Trustees Of The Leland Stanford, Jr. University Method of performing lithography using cantilever array
US5632631A (en) 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
JPH07333232A (ja) 1994-06-13 1995-12-22 Canon Inc 探針を有するカンチレバーの形成方法
US6080596A (en) 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6117694A (en) 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5452268A (en) 1994-08-12 1995-09-19 The Charles Stark Draper Laboratory, Inc. Acoustic transducer with improved low frequency response
US5513430A (en) 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe
US5476818A (en) 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
JPH08201425A (ja) 1995-01-30 1996-08-09 Mitsubishi Electric Corp 半導体加速度検出装置
US5656941A (en) 1995-02-14 1997-08-12 Microelectronics & Computer Tab tape-based bare chip test and burn-in carrier
US6001663A (en) 1995-06-07 1999-12-14 Advanced Micro Devices, Inc. Apparatus for detecting defect sizes in polysilicon and source-drain semiconductor devices and method for making the same
KR0147976B1 (ko) 1995-06-30 1998-10-15 배순훈 박막 헤드의 패턴 평탄화 방법
JP3611637B2 (ja) 1995-07-07 2005-01-19 ヒューレット・パッカード・カンパニー 回路部材の電気接続構造
US5777379A (en) 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
JP3838381B2 (ja) 1995-11-22 2006-10-25 株式会社アドバンテスト プローブカード
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
EP1482314B1 (en) * 1996-05-17 2009-11-11 FormFactor, Inc. Microelectronic spring contact element
CN1272632C (zh) * 1996-05-17 2006-08-30 佛姆法克特股份有限公司 晶片级老化和测试
US5747358A (en) 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
US5812357A (en) 1996-10-11 1998-09-22 Polaroid Corporation Electrostatic discharge protection device
US5828226A (en) * 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits
US6520778B1 (en) * 1997-02-18 2003-02-18 Formfactor, Inc. Microelectronic contact structures, and methods of making same
WO1998052224A1 (en) 1997-05-15 1998-11-19 Formfactor, Inc. Lithographically defined microelectronic contact structures
US6059982A (en) 1997-09-30 2000-05-09 International Business Machines Corporation Micro probe assembly and method of fabrication
US6140581A (en) 1997-12-03 2000-10-31 Mitsubishi Electronics America, Inc. Grounded packaged semiconductor structure and manufacturing method therefor
US5973394A (en) 1998-01-23 1999-10-26 Kinetrix, Inc. Small contactor for test probes, chip packaging and the like
US6031282A (en) 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931172A (zh) * 2012-11-20 2013-02-13 上海宏力半导体制造有限公司 测试器件及其制作方法、半导体器件及其制作方法
CN102931172B (zh) * 2012-11-20 2016-06-29 上海华虹宏力半导体制造有限公司 测试器件及其制作方法、半导体器件及其制作方法
CN109477867A (zh) * 2016-06-28 2019-03-15 日本麦可罗尼克斯股份有限公司 电性连接装置及触头
US10908182B2 (en) 2016-06-28 2021-02-02 Kabushiki Kaisha Nihon Micronics Electrical connecting apparatus and contact
CN109477867B (zh) * 2016-06-28 2021-07-13 日本麦可罗尼克斯股份有限公司 电性连接装置及触头
CN106444290A (zh) * 2016-08-09 2017-02-22 电子科技大学 一种抑制偏转角度的自适应弹性铰链的设计方法

Also Published As

Publication number Publication date
CN1900725B (zh) 2010-10-06
US6616966B2 (en) 2003-09-09
US6268015B1 (en) 2001-07-31
US20010021483A1 (en) 2001-09-13

Similar Documents

Publication Publication Date Title
CN1276259C (zh) 光刻接触元件
CN1900725A (zh) 光刻接触元件
CN1145802C (zh) 微电子弹簧接触元件及电子部件
CN1197443C (zh) 带有弹性封装的一电子器件的组件
JP3386077B2 (ja) プローブカード・アセンブリ及びキット、及びそれらを用いる方法
CN1281966C (zh) 探针片、探针卡及半导体检查装置
CN1290170C (zh) 探针板和半导体芯片的测试方法、电容器及其制造方法
CN1256761C (zh) 接触构件及其生产方法以及采用该接触构件的探针接触组件
CN1151009C (zh) 利用牺牲基片制作互连件和接点
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1226786C (zh) 引线架
CN1246893C (zh) 接触构件及其生产方法以及采用该接触构件的探针接触组件
JP3608795B2 (ja) より大きな基板にばね接触子を定置させるための接触子担体（タイル）
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1745502A (zh) 用于印刷电路板的互连装置、制造该装置的方法及具有该装置的互连组件
TW200411870A (en) Method of manufacturing a semiconductor device
CN1374697A (zh) 树脂密封型半导体装置及其制造方法
CN1846138A (zh) 触针、使用该触针的探针卡以及电子零件试验装置
CN1197150C (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
CN1685489A (zh) 凸块形成方法、半导体器件及其制造方法、基板处理装置和半导体制造装置
CN1278308A (zh) 通过适度热处理金属沉积物制造材料性能得到改善的结构的方法
CN1722532A (zh) 用于微电子互连元件的接触端头结构
CN1257544C (zh) 半导体装置的制造方法
CN1264494A (zh) 半导体装置、其安装结构体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101006

Termination date: 20111201