CN1901377A - 仿真滤波器的方法和装置 - Google Patents

仿真滤波器的方法和装置 Download PDF

Info

Publication number
CN1901377A
CN1901377A CNA2006101515049A CN200610151504A CN1901377A CN 1901377 A CN1901377 A CN 1901377A CN A2006101515049 A CNA2006101515049 A CN A2006101515049A CN 200610151504 A CN200610151504 A CN 200610151504A CN 1901377 A CN1901377 A CN 1901377A
Authority
CN
China
Prior art keywords
waveform
analog
control logic
bit
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101515049A
Other languages
English (en)
Inventor
瓦利德·K·M·阿梅德
安东尼·丹尼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
M/a-Com
MA Com Inc
Pine Valley Investments Inc
Original Assignee
Pine Valley Investments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pine Valley Investments Inc filed Critical Pine Valley Investments Inc
Publication of CN1901377A publication Critical patent/CN1901377A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier

Abstract

公开了一种用来仿真滤波器的系统、装置、方法和物品。所述装置包括具有脉冲响应仿真器(504－1，...504－n)的数模转换器(504－1，...504－n)，所述的脉冲响应仿真器(504－1，...504－n)接收每一个具有预定波形的多个数字信号，并将来自每个数字信号的比特序列转化为相应于所述比特序列的预定模拟波形。所述的脉冲响应仿真器(510，710)包括每一个数字信号的比特路径，每一个比特路径包括控制逻辑(504－1，...504－n)和多路转换器(506－1，...506－n)，所述的多路转换器(506－1，...506－n)利用来自所述控制逻辑(504－1，...504－n)的控制信息输出所述预定模拟波形。

Description

仿真滤波器的方法和装置
技术领域
本发明涉及电子设备。
背景技术
电子设备可能需要在模拟域和数字域之间转换信息。例如，无线设备可以使用模数转换器(ADC)将模拟语音信息转换成数字信号以在数字无线系统上进行通信。类似地，无线设备可以在为听者再现信息之前使用数模转换器(DAC)将数字信号转换成模拟信号。
DAC设备有时使用滤波器从信号中移除噪声。这种噪声可能来源于多个源，例如在传输系统中的缺陷、制造缺陷，信号处理错误，等等。但是，某些滤波器在功率、大小和成本方面实现可能非常昂贵。因此，滤波技术的改进可以改善电路、设备或系统的性能。
发明内容
通过一种装置提供解决方案，该装置包括具有脉冲响应仿真器(emulaor)的数模转换器(emulator)。所述脉冲响应仿真器可以接收多个数字信号，每个数字信号具有一个预定的波形。所述脉冲响应仿真器可以将来自每个数字信号的比特序列转换成相应于该比特序列的预定模拟波形。该脉冲响应仿真器可以包括针对每个数字信号的比特路径，其中每个比特路径包括控制逻辑和多路转换器，所述多路转换器利用来自所述控制逻辑的控制信息输出所述预定模拟波形。
附图说明
现在将参考附图通过例子来描述本发明，其中：
图1表示根据一个实施例的通信系统的示意性方框图。
图2表示根据一个实施例的数模转换器的示意性方框图。
图3表示根据一个实施例的各种滤波器响应的曲线图。
图4A-D表示根据一个实施例的各种滤波器响应中的四种曲线图。
图5表示根据一个实施例的数模转换器的第一实施方案的示意性方框图。
图6表示根据一个实施例的用于第一数模转换器的控制逻辑的示意性方框图。
图7表示根据一个实施例的用于数模转换器的第二实施方案的示意性方框图。
图8表示根据一个实施例的用于第二数模转换器的控制逻辑的示意性方框图。
图9表示根据一个实施例的逻辑流程的典型方框流程图。
具体实施方式
图1表示根据一个实施例的通信系统的示意性方框图。图1表示通信系统100的方框图。通信系统100可以具有多个节点。一个节点可以包括任意一个在系统100中具有唯一地址的物理或逻辑实体。作为节点的例子，可以包括计算机、服务器、工作站、笔记本电脑、手持计算机、电话、手机、个人数字助理(PDA)，组合手机和PDA，等等，但不是必然限定于此。所述唯一地址例如可以包括诸如因特网协议(IP)地址的网络地址、诸如介质访问控制(MAC)地址的设备地址、电话号码、个人识别码(PIN)等等。
系统100的节点可以配置用来传输不同类型的信息，例如媒体信息和控制信息。媒体信息在此以一种非常通用的意义来使用，并且可以认为是代表了用来向用户表达意思的任何数据，例如语音信息、视频信息、音频信息、文本信息、数字信息、字母符号、图形、图像、符号、等等。控制信息在此也以一种非常通用的意义来使用，并且可以认为是代表用来向自动化系统表达命令、指令或控制字的任何数据。例如，控制信息可以用来路由媒体信息通过系统，或指示节点以某一特定方式处理所述媒体信息。
系统100的节点可以根据一个或多个协议传输媒体或控制信息。协议可以包括一套预定的规则或指令以控制如何在节点彼此之间传输信息。所述协议可以是由标准化组织颁布的一个或多个协议标准来定义，例如因特网工程任务组(IETF)，国际电联(ITU)，电子电气工程协会(IEEE)，等等。
系统100可以作为有线通信系统、无线通信系统、或两者组合来实现。虽然系统100作为举例利用一种特定的传输介质进行说明，可以理解在此所讨论的原理和技术可以使用任何类型的传输介质以及相伴技术来实现。
在一个实施例中，系统100可以作为无线系统实现，比如，系统100可以包含一个或多个配置用来在一个或多个传输介质上传输信息的无线节点，这种无线传输介质在此有时称作无线共享介质。无线传输介质的一个例子可以包括部分无线频谱，例如，RF频谱。所述无线节点可以包括适用于在指定无线频谱上传输信息信号的组件或接口，例如，一个或多个天线、无线发射机/接收机(收发信机)或无线电接收装置、放大器、滤波器、控制逻辑、等等。
在此参考图1，系统100可以包括一个或多个节点102-1-p。虽然图1使用有限数量的节点以特定的布局进行表示，但是应当理解，根据指定实现方案的需要，系统100可以包括任何类型布局的或多或少的节点。
在一个实施例，系统100可以包括节点102-1。节点102-1例如可以包括具有无线能力的固定或移动设备。节点102-1的例子可以包括计算机、服务器、工作站、笔记本计算机、手持计算机、电话、手机、个人数字助理(PDA)、组合手机和PDA，等等。在一个实施例中，例如，节点102-1可以包括诸如手机的移动设备。例如，节点102-1可以包括根据极化结构工作的手机，例如在2002年12月2日申请并在2004年6月10日公布的题目为“Apparatus，method and articles of Manufacture For Noise Reduction InElectromagnetic Signal Processing”的美国专利申请2004/0109572 A1中所描述的那样，因此为了所有的目的包括其整体作为参考。作为举例，虽然某些实施例可以使用作为手机实现的移动设备102-1并以特定的极化结构为例来描述，但是应当理解其它实施例也可以使用其它无线设备以及其它结构来实现。本文并不局限于这些实施例。
在一个实施例中，系统100可以包括节点102-2。节点102-2例如可以包括具有无线性能的固定台。节点102-2的例子可以包括无线接入点(AP)、基站或节点B、路由器、交换机、集线器、网关、等等。在一个实施例中，例如，节点102-2可以包括用于手机的基站或节点B。作为举例，虽然一些实施例可以使用作为基站或节点B实现的节点102-2为例来描述，但是可以理解，其它实施例也可以使用其它无线设备来实现。
在一个实施例中，移动设备102-1和固定台102-2可以包括部分蜂窝通信系统。蜂窝通信系统的例子可以包括码分多址(CDMA)蜂窝无线电话通信系统、全球移动通信系统(GSM)蜂窝无线电话系统、北美数字蜂窝(NADC)无线电话系统、时分多址(TDMA)蜂窝无线电话系统、扩展-TDMA(E-TDMA)蜂窝无线电话系统、诸如符合第三代伙伴计划(3GPP)的宽带CDMA(WCDMA)、CDMA-2000、通用移动电话系统(UMTS)蜂窝无线电话系统的第三代(3G)系统，等等。在移动设备102-1和固定台102-2之间的通信可以根据适用于指定蜂窝系统类型的多种无线协议在无线通信介质106-1上执行。
除了语音通信服务之外，移动设备102-1和固定台102-2还可以使用多种不同的数据通信服务进行通信。提供数据通信服务的蜂窝数据通信系统的例子可以包括GSM/GPRS系统、CDMA/1xRTT系统、增强数据GSM环境系统(EDGE)，等等。
在一个实施例中，系统100可以包括通过有线通信介质106-2连接到节点102-2的网络108。有线通信介质106-2的例子可以包括电线、电缆、印刷电路板(PCB)、底板、开关结构、半导体材料、双绞线、同轴电缆、光纤、等等。网络108可以包括作为移动设备102-1和固定台102-2的相同蜂窝系统的一部分，并可以进一步包括诸如移动台、基站、无线网络控制器(RNC)、移动服务交换中心(MSC)等等的其它蜂窝系统节点。此外，网络108还可以包括到其它网络的节点和连接，其它网络包括诸如公共交换电话网络(PSTN)的语音/数据网络、诸如因特网、局域网(LAN)、城域网(MAN)、广域网(WAN)、企业网、专用网络等等的分组网络。
在一个实施例中，手机102-1可以包括DAC 110。DAC 110可以在数字域和模拟域之间转换信息。例如，ADC(没有示出)可以用来将模拟语音信息转换成数字信号以在数字无线系统上进行通信。这种ADC可以在包括手机102-1的系统100的任何地方实现。DAC 110可以用来将数字信号转换成模拟信号。例如，手机102-1可以使用DAC 110在向听者再现语音信息之前将从基站102-2接收的数字信号转换成模拟语音信息。
当实现DAC时，可能需要使用一个或多个滤波技术来从信号中移除噪声。这种噪声可能来源于多种源，例如传输系统的缺陷、制造缺陷、信号处理错误，等等。然而，由于多种原因，传统滤波器的使用可能不够理想。例如，某些蜂窝结构可能使用反假频(alis)滤波器。反假频滤波器通常可以使用高阶模拟滤波器结构来实现，这种结构可能需要大量昂贵的电容和电感组件。当试图在集成电路(IC)芯片上集成系统时，大量的电容和电感也会产生问题。例如，所需的电感或电容的规格可能导致要集成到IC上其尺寸太大，或可能需要很难与实现系统其它部分的制作技术集成的制造材料或技术。另外，传统结构通常是在DAC之后实现反假频滤波器。这种反假频滤波器组件可能会耗散DAC的一些输出功率，从而降低了系统的能效。例如，当使用二进制(数字)分段RF信号功率放大器(PA)时，可能会出现这种情况，在此情况下，PA分段根据其等效RF放大增益方面按2i加权。在此情况下，PA既可以作为DAC工作，又可以作为PA进行工作。因此，在PA后面使用可能浪费传送到发射天线的输出功率的电路组件可能是不合需要的。
一些实施例解决了这些和其它问题。一些实施例可以使用新的技术来实现带有DAC的滤波器。在一个实施例中，例如，滤波器可以与DAC 110集成在一起，虽然在本文中并不一定必然限定为这些实施例。DAC 110可以使用脉冲响应仿真技术滤出各个数字比特流。例如，DAC 110通过对滤波输出执行2i加权求和操作对所滤出的比特流完成转换操作。DAC 110可以参考图2更详细来描述。
图2表示根据一个实施例的DAC的示意性方框图。图2表示适合与系统100的一个或多个节点102-1-p，例如，节点102-1，一起使用的DAC 110的一种可能实施方案的示意方框图。然而，这些实施例并不局限于图2给出的例子。
如图2所示，DAC 110可以包括多个单元，例如，单元202，204和206。这些单元可以按照对于指定的一组设计或性能限制的需要，使用一个或多个电路、组件、寄存器、处理器、软件子程序、模块，或他们的任何组合来实现。作为举例，虽然图2表示有限数量的单元，但是可以理解，对于指定的实施方案的需要，在DAC 110中可以使用更多或更少的单元。
在一个实施例中，DAC 110可以配置用来为指定的节点或设备执行DAC操作。将数字信号转换或解码成其等效模拟信号的操作通常包括至少三个阶段。第一阶段包括检测数字脉冲的出现。该检测可以通过检查在特定时刻的数字信号来确定是否超过固定的阈值来执行。如果该数字信号在检查时刻超过阈值，那么就确定可能出现相应于二进制1的数字脉冲，否则出现0。第二阶段包括将所述二进制数据解码成模拟信号。该模拟信号可以包括幅度与所解码二进制值相等并且时间宽度与采样间隔相等的一系列脉冲。第三阶段包括使用例如低通滤波器或具有指定宽度的反假频滤波器的滤波器来平滑所述模拟信号。
一些实施例可以使用新技术来将滤波器与DAC 110集成在一起。DAC 110可以配置使用脉冲响应仿真技术来滤波各个数字信号。在一个实施例中，例如，DAC 110可以包括脉冲响应仿真器(IRE)。IRE 202可以接收每个具有预定波形的多个数字信号。在一个实施例中，例如，所述多个数字信号可以包括二进制数字信号，然而在本文中并不局限于这些实施例。二进制数字信号可以包括表示诸如“1”或“0”的两个离散值的其中一个的数字信号。所述预定波形可以包括具有已知特性的任何类型的波形，例如基本或基础的形状。预定波形的一个例子可以包括矩形脉冲，然而在本文中并不局限于这些实施例。在一个实施例，例如，所述预定波形可以包括预定周期波形，然而在本文中并不局限于这些实施例。周期波形具有在时间上重复的基本或基础形状。周期波形的例子可以包括方波、三角波、锯齿波，等等。这些实施例不局限于特定类型的数字信号或预定波形，只要数字信号或预定波形的特性是预先知道的就可以。在本文中并不局限于这些实施例。
在一个实施例中，例如，IRE 202可以接收每一个具有方波周期波形的多个数字信号。作为举例，虽然一个实施例使用矩形波，但是可以理解按照对于指定的一组设计限制的需要，IRE 202可以被修改来与任何类型周期波形一起使用。本文中并不局限这些实施例。
在一个实施例中，例如，IRE 202可以将来自每个数字信号的比特序列转换成相应于该比特序列的预定模拟波形。该预定模拟波形基于所述周期波形可以表示对滤波器的预定脉冲响应。
在一个实施例中，DAC 110可以包括加权求和模块(WSM)206。WSM 206对所产生的各个波形或通过线路204-1-n从IRE 202接收的比特流执行其余的DAC操作，其中n代表指定实施方案的多个比特流。例如，WSM 206可以对所滤波的输出执行合适的2i加权求和操作。
在一个实施例中，使用IRE 202和WSM 206实现的脉冲响应仿真技术可以使用所述输入比特流的周期性特性。该特性将参考图3更详细来描述。
图3表示根据一个实施例的不同滤波器响应的曲线图。图3表示曲线300。曲线300表示对于输入比特序列的不同组合的一组滤波器响应。例如，假设IRE 202接收方波形式的周期信号。当每一个具有Tb的持续时间的矩形脉冲流，激励线性滤波器时，在第kth比特持续时间的滤波器响应可以按照滤波器的脉冲响应和第(k-L)th到第kth比特的值的函数计算，其中L是以Tb间隔的数量表达的滤波器脉冲响应的持续时间。即，滤波器的脉冲响应持续时间是LTb。
图3表示具有脉冲响应持续时间L＝2的滤波器对于矩形脉冲激励的滤波器响应的例子，其产生2(L+1)个波形。还表示产生相应的Tb长波形的比特激励或比特经历。所述矩形曲线表示相对于时间的输入比特序列。所述八个不同的比特注解“000”，“001”，…，“111”明确指示了产生相应滤波器响应的当前比特和最后两个比特的组合。
基于曲线300提供的信息，可以模仿或仿真滤波器对于指定矩形脉冲流的响应。这可以通过监视最后L+1个比特并基于滤波器的脉冲响应的预定知识仿真该响应产生相应的模拟波形来完成。滤波器对于指定的矩形脉冲流的脉冲响应可以使用滤波器的脉冲响应与矩形脉冲的输入序列的卷积导出。对于指定滤波器尺寸的预定脉冲响应的可能范围的一个例子可以参考图4A-D更详细来描述。
图4A-D表示根据一个实施例的不同滤波器响应的四种曲线图。考虑在L＝1并且滤波器存储器等于2的情况下，从而，表明滤波器的脉冲响应仅使用当前比特和前一比特。滤波器对于比特序列的四种可能响应可以在该例子中确定(例如，2(L+1)＝2(1+1)＝4)。图4A-D表示四种可能滤波器输出跃变的每一种。图4A表示从当前比特值0到下一比特值1的二进制数字信号跃变的情况。图4B表示从当前比特值0到下一比特值0的二进制数字信号跃变的情况。图4C表示从当前比特值1到下一比特值0的二进制数字信号跃变的情况。图4D表示从当前比特值1到下一比特值1二进制数字信号跃变的情况。
某些实施例采用数字信号的已知特性预先确定信号内比特序列的滤波器响应。如图4A-D所示，在L＝1的情况下，仅仅有四种可能脉冲响应从滤波器中输出。IRE 202和WSM 206可以配置用来为指定的滤波器配置产生所有可能的脉冲响应，并选择合适的预定滤波器响应来产生相应于由数字信号表示的指定比特序列的滤出波形。DAC 110的IRE 202和WSM 206的实施方案的例子可以参考图5-9更详细来描述。
图5表示根据一个实施例的DAC第一实施方案的示意性方框图。图5表示DAC 500的方框图。DAC 500包括了例如参考图2所描述的DAC 110的更详细实施方案。然而，这些实施例并不局限于参考DAC 500所描述的示范性实施方案。
如图5所示，DAC 500可以包括多个单元，例如，单元510，520和530。在此所包括的这些单元或子单元可以按照一组指定设计组合或性能限制的需要作为一个或多个电路、组件、寄存器、处理器、软件子程序、模块或它们的任意组合来实现。作为举例，虽然图5表示有限数量的单元，但是可以理解，根据指定实施方案的需要，在DAC 500中可以使用更多或更少的单元。
在一个实施例中，DAC 500可以包括IRE 510。IRE 510可以包括IRE 202的更详细实施方案，例如，参考图2所示的那样。然而，这些实施例并不局限于参考IRE 510所描述的示范性实施方案。
在一个实施例中，IRE 510包括每个所接收数字信号的比特路径，其中每个比特路径包括控制逻辑和多路转换器。例如，第一比特路径可以包括比特源502-1、控制逻辑504-1和多路转换器506-1。在另一个例子中，第二比特路径可以包括比特源502-2、控制逻辑504-2和多路转换器506-2。在另一个实施例中，第n比特路径可以包括比特源502-n、控制逻辑504-n和多路转换器506-n，其中n代表对于指定的一组设计限制实施的多个数字信号。例如，如果DAC 500配置用来每秒处理1比特，并且采样速率是比特率的5倍，那么IRE 510每秒可以接收5个采样(n＝5)。在本文中不局限这些实施例。
在一个实施例中，比特源502-1-n可以代表来自指定数字信号的比特源。在一个实施例中，例如，比特源502-1-n通过检测数字脉冲的出现，执行第一阶段：将数字信号转换或解码成其等效的模拟信号。比特源502-1-n可以在忑定的时刻检查所接收的数字信号来确定是否超过了固定阈值。如果该数字信号在检查时刻超过了所述阈值，那么比特源502-1-n就可以确定相应于二进制1的数字脉冲出现。如果所述数字信号在检查时刻没有超过所述阈值，那么比特源502-1-n就可以确定可能出现了相应于二进制0的数字脉冲。应当理解所述的逻辑也可以反过来，并且这种情况仍然落在实施例的范围内。还应当理解比特检测也可以在到达DAC 500之前进行，因此比特源502-1-n可以被省略。比特源502-1-n可以将所述二进制值输出到相应的控制逻辑504-1-n。
在一个实施例中，控制逻辑504-1-n可以从相应的数字信号接收比特序列，并使用该比特序列输出控制字。该控制字可以控制从相应多路转换器506-1-n接收的多个不同模拟波形中选择哪一个模拟波形。值得注意的是虽然图5仅仅表示在每个控制逻辑504-1-n和相应多路转换器506-1-n之间的单个代表性的控制线，但是可以理解，在控制逻辑504-1-n和相应多路转换器506-1-n之间也可以使用多条控制线传输控制字。在一个实施例中，例如，可以使用m条控制线，其中m＝L+1，并且L是滤波器以比特数为计数的脉冲响应持续时间。每条控制线可以用来传送控制字的相应比特。
在一个实施例中，DAC 500可以包括波形产生模块530。波形产生模块530可以包括多个波形发生器532-1-2m。每个波形发生器532-1-2m可以耦合到所有的多路转换器506-1-n。每个波形发生器532-1-2m可以配置用来以周期性间隔重复产生特定类型的模拟波形，其中每个波形发生器532-1-2m相对于其它波形发生器532-1-2m产生不同的模拟波形。每个模拟波形可以相应于对于与由指定控制逻辑504-1-n产生的代码字表示的滤波器大小相对应的滤波器的预定脉冲响应。在预定时间间隔(例如，每个时钟周期)，波形发生器532-1-2m可以将它们各自的模拟波形输出到多路转换器506-1-n。
在一个实施例中，每个多路转换器506-1-n可以从波形发生器532-1-2m并行接收不同的模拟波形。每个多路转换器506-1-n也可以从相应的控制逻辑504-1-n接收控制字。每个多路转换器506-1-n可以使用所述控制字从不同模拟波形中选择预定的模拟波形，并输出所选择的预定模拟波形。换句话说，每个多路转换器506-1-n可以作为开关进行工作，其通过等于由控制字表示的值的来自波形发生器532-1-2m的指定输入。由多路转换器506-1-n接收的来自波形发生器532-1-2m的输入可以是持续的波形(例如，模拟信号)。不必假设对于输入波形特性的限制。
在一个实施例中，滤波器508-1-n可以针对IRE 510的每个比特路径来实现。滤波器508-1-n对从相应多路转换器506-1-n接收的预定模拟波形可以提供一些附加的滤波。例如，如果所述预定模拟波形代表了数字信号所需总滤波的一定百分比(例如，90％)，那么滤波器508-1-n可以提供数字信号所需的剩余数量的滤波(例如，10％)。然而，可以理解，所述预定模拟波形可以代表指定数字信号所需的滤波总量(例如，100％)，因此可以省略滤波器508-1-n。滤波器508-1-n每一个可以输出相应于送来的数字信号的滤波模拟波形。
值得注意的是，在DAC 500不同部分也可以实现其它滤波器。例如，滤波器(没有示出)可以耦合到每个波形发生器532-1-2m以在将所滤波的模拟波形传送到多路转换器506-1-n之前为每个模拟波形清除或提供一些名义上的滤波。与DAC 500一起实现的附加滤波器的类型和数量随着指定的一组设计限制而变化，并且在本文中并不局限于这些实施例。
在一个实施例中，DAC 500可以包括WSM 520。WSM 520可以包括WSM 206的更详细实施方案，例如，如参考图2所示的那样。然而，这些实施例并不局限于参考WSM 520描述的示范性实施方案。
在一个实施例中，WSM 520可以使用合适的DAC技术对所滤波的比特流完成转换操作，例如，通过对所滤波的输出执行2i加权求和操作，其中例如i等于0，…，n-1。在一个实施例中，例如，WSM 520可以包括针对每个比特路径的加权单元522-1-n和求和单元524。每个加权单元522-1-n可以加权所接收的模拟波形，并输出所加权的模拟波形。求和单元524可以从每个加权单元522-1-n接收加权的模拟波形，并求和所加权的模拟波形以形成模拟输出信号590。
图6表示根据一个实施例的第一DAC的控制逻辑的示意性方框图。图6表示DAC 500的控制逻辑的方框图。控制逻辑504可以是参考图5所示的任何一个控制逻辑504-1-n的代表。然而，这些实施例并不局限于参考控制逻辑504所示的例子。
在一个实施例，控制逻辑504可从相应的数字信号接收比特序列，并使用该比特序列输出控制字。例如，控制逻辑504可以从相应的比特源502接收二进制值序列。控制逻辑504基于用于指定实施方案的确定的滤波器尺寸，可以具有用来存储一定数量比特的足够存储器资源。所述存储器资源可以包括任何合适类型的存储器资源，例如，缓冲器、移位寄存器、等等。在一个实施例中，例如，所述存储器资源可以包括m位移位寄存器。
在一个实施例中，控制逻辑504可以输出相应于存储在所述存储器资源中的比特的控制字606。这可以通过将一定数量比特的输出延迟一定的时间周期以便以相同的时间间隔(例如，时钟周期)由相应的多路转换器506-1-n接收控制字606来完成。在一个实施例中，例如，控制逻辑504可以使用延迟块m-1存储二进制值作为从比特源n接收的二进制值。延迟块的数量可随着以Tb间隔(例如，L)的数量表示的滤波器脉冲响应的持续时间而变化。例如，如果L＝2，那么控制逻辑504可需要总共2个延迟块602-1和602-2(例如，m-1＝(L+1)-1＝(2+1)-1＝2)。每个延迟块602-1和602-2可以被用来延迟两个前面所接收的二进制值，并分别在控制线604-2和604-3上输出该两个先前二进制值。当前的二进制值可以在控制线604-1上传送。因此，控制逻辑504可以通过控制线604-1-3输出控制字606，其中控制字606包括当前二进制值和在任何指定时间间隔的前面两个二进制值。控制字606可以在m条控制线上传送，其中每个控制线传送控制字606的相应二进制值。
在一个实施例中，DAC 500可以包括如参考图5和6描述的DAC 110的并行波形结构或实施方案的例子。在一个实施例中，还可以如参考图7和8描述的那样实现串行波形结构。在并行波形结构和串行波形结构之间的设计考虑包括并行结构中所需的波形发生器的数量和串行结构中延迟线的数量之间的关系。所述串行波形结构还需要附加的计数器，如参考图7和8更详细描述的那样。
图7表示根据一个实施例的DAC的第二实施方案的示意性方框图。图7表示DAC 700的方框图。DAC 700可以包括DAC 110的更详细实施方案，如参考图2所描述的那样。然而，这些实施例并不局限于参考DAC 700所描述的示范性实施方案。
如图7所示那样，DAC 700可以包括多个单元，例如，单元710、720和730。在此所包括的这些单元、或子单元可以根据指定的一组设计或性能限制的需要作为一个或多个电路、组件、寄存器、存储器、软件子程序、模块、或它们的任意组合来实现。作为举例，虽然图7表示有限数量的单元，但是可以理解，根据指定实施方案的需要在DAC 700中可以使用更多或更少的单元。
在一个实施例中，DAC 700在结构和工作方面类似于DAC 500。例如，IRE710和720可以分别与IRE 510和520类似。然而，如参考图5所述那样，波形发生器模块730相对于波形发生器模块530可以修改。而且，可以修改IRE 710的控制逻辑704-1-n，从而利用从波形发生器模块730接收的计数器信号产生控制字。
在一个实施例中，波形发生器模块730可以包括计数器732、波形发生器734和多个延迟块736。波形发生器734类似于波形发生器532-1-2m可以产生模拟波形。然而，波形发生器734在时间顺序上持续产生一定数量的不同模拟波形，而不是每个波形发生器532-1-2m连续产生在时间上相同的模拟波形，如使用DAC 500那样。
由于波形发生器734连续产生在时间上不同的模拟波形序列，所以DAC700可以使用不同的定时技术相对于DAC 500将合适的模拟波形从IRE 700切换到WSM 720。例如，DAC 700可以包括计数器732。计数器732可以连接到每个控制逻辑，并输出代表计数值的计数信号。虽然在计数器732和每个控制逻辑704-1-n之间表示单根线以降低复杂度，但是应当理解可以使用m条线来传输合适的计数值。每个控制逻辑704-1-n可以使用所接收的计数值来为其相应的多路转换器706-1-n产生控制字。
在一个实施例中，例如，计数器732可以作为定时指示器工作以控制来自由多路转换器706接收的多个波形中的合适波形何时以恰当的比特间隔通过多路转换器706。计数器732可以连续产生代表计数值的计数信号，其中每个计数值相应于不同模拟波形的其中一个。例如，在L＝2的情况下，可以包括八种可能的模拟波形(例如，2m＝2(L+1)＝23＝8)。计数器732可以连续产生代表计数值1-8(或0-7)的计数值。计数器732可以在m条线上将所述计数值输出给控制逻辑704-1-n。
在一个实施例中，波形发生器模块730还包括多个延迟块736-1到736-2m。当波形发生器734产生其不同模拟波形的序列时，每个波形可以由延迟块736-1到736-2m的每一个所接收。每个延迟块可以以在针对延迟块736-1的Ts到针对延迟块736-2m之间的增加量延迟所接收的波形。因此，延迟块736-1到736-2m可以延迟每个多路转换器706-1-n接收某一预定波形的时间，以及到多路转换器706-1-n的哪一条输入线传送所述特定波形。控制逻辑704可以利用来自计数器730的计数值确定到多路转换器706的哪一条输入线在指定的时间间隔选择用来接收指定的波形。控制逻辑704可以参考图8来更详细描述。
图8表示根据一个实施例的第二DAC的控制逻辑的示意性方框图。图8表示控制逻辑704的方框图。控制逻辑704可以是参考图7所示的任意一个控制逻辑704-1-n的代表。然而，这些实施例并不局限于参考图8所示的例子。
在一个实施例中，控制逻辑704在结构和操作上可以与参考图6所示的控制逻辑504相同。然而，可以修改控制逻辑704从而使用从比特源n和计数器信号810接收的信号来产生代码字。计数器信号810可以包括来自波形发生器模块730的计数器732的计数信号。
在一个实施例中，控制逻辑704可以包括延迟块802-1到802-m-1、控制线804-1-m、加法器808。延迟块802-1到802-m-1和控制线804-1-M类似于参考图6所示的相应延迟块602-1到602-m-1和控制线604-1-m进行工作。虽然波形发生器734连续以时间顺序产生一定数量的不同模拟波形，但是，控制逻辑704可以包括加法器808来形成控制字806。
在一个实施例中，加法器808可以通过控制线804-1-m接收作为输入的来自延迟块802-1到802-m-1的比特输出。加法器808还可以作为输入接收来自计数器732的计数信号810。在一个实施例中，例如，加法器808可以作为模数(modulo)加法器工作。例如，由所述加法器808通过控制线804-1-m接收的二进制比特值可以通过由计数器信号810接收的计数器值相除以提供依据X的余数(模Y)，其中X代表所述二进制值，Y代表所述计数器值。加法器808可以通过m条控制线将所述模余数作为代码字806输出到相应的多路转换器806。所述相应多路转换器806可以使用控制字806来选择来自延迟块736-1-m中的哪一个模拟波形经由其中一个输入线通过多路转换器806。在这种方式中，计数器732可以作为定时指示器工作，以控制由多路转换器706接收的多个波形中的合适波形何时以恰当的比特间隔通过多路转换器706。
参考图7和8描述的一些实施例可以包括另外的串行波形结构。例如，使用串行发生器产生多个波形的另外一种方式，是使用一个波形发生器以时间多路转换方式产生多个波形(例如，数字化地通过数字采样)，然后时间分路所聚集的波形以分离所述时间多路转换波形。
某些实施例还使用并行波形结构和串行波形结构的组合。例如，可以实现减少数量的并行波形发生器，其中每个并行波形发生器序列地产生由多路转换器通过合适的延迟线明确地存取的多个波形。
上述实施例的操作可以进一步参考下面的附图和所附示例进行描述。一些附图包括逻辑流程。虽然在此所示出的附图可以包括特定的逻辑流程，但是可以理解，所述逻辑流程仅仅提供了在此所述通用功能如何实现的例子。另外，所指定的逻辑流程并不必然要以所显示的顺序来执行，除非特别指出。此外，所指定的逻辑流程可以通过硬件单元、由处理器执行的软件单元、或其任意组合来实现。在本文中并不局限于这些实施例。
图9表示根据一个实施例的逻辑流程的典型方框流程图。图9表示逻辑流程900。逻辑流程900可以是由一个或多个实施例执行的操作的代表。如在逻辑流程900中示出的那样，在块902接收每个具有预定波形的多个数字信号。在块904，来自每个数字信号的比特序列可以被转换成相应于所述比特序列的预定模拟波形。在本文中并不局限于这些实施例。
在一个实施例中，例如，所述预定模拟波形代表滤波器基于所述周期波形的预定脉冲响应。在本文中并不局限于这些实施例。
在一个实施例中，可以利用来自数字信号的比特序列产生控制字。另外，可以产生不同的模拟波形。在一个实施例中，例如，不同的模拟波形可以并行接收，并可以接收所述控制字，并可以使用该控制字从不同的模拟波形中选择预定的模拟波形。在一个实施例中，例如，可以以不同的时间间隔接收所述不同的模拟波形，接收所述控制字，并使用所述控制字从所述不同模拟波形中选择预定的模拟波形。在本文中并不局限于这些实施例。
在一个实施例中，所述预定模拟波形可以被加权。该加权模拟波形可以与其它加权模拟波形求和以形成模拟输出信号。在本文中并不局限于这些实施例。
某些实施例可以使用硬件、软件或两者组合来实现DAC110。例如当以软件实现时，DAC 110可以使用包括处理器和存储器的处理系统实现。所述处理器可以作为任何处理器来实现，例如复杂指令集计算机(CISC)微处理器、精减指令集计算(RISC)微处理器、甚长指令字(VLIW)微处理器、实现指令集组合的处理器、通用处理器、或其它处理设备。所述处理器还可以作为专用处理器来实现，例如控制器、微控制器、嵌入式处理器、数字信号处理器(DSP)、网络处理器、媒体控制器、输入/输出(I/O)处理器、等等。所述存储器可以包括能够存储数据的任何机器可读或计算机可读介质，包括易失和非易失存储器。例如，所述存储器可以包括只读存储器(ROM)、随机存取存储器(RAM)、动态RAM(DRAM)、双数据速率DRAM(DDRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、可编程的ROM(PROM)、可擦除可编程的ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、聚合物存储器，例如，铁电聚合物存储器、双向存储器、相变或铁电存储器、硅-氧化物-氮化物-硅(silicon-oxide-nitride-oxide＝silicon)(SONOS)存储器、磁或光卡、或适用于存储信息的其它任何类型的介质。
在此描述了多种具体的细节以提供对这些实施例的透彻理解。然而，本领域熟练技术人员应当理解，没有这些具体的细节，这些实施例也可以实施。在其它情况下，没有详细描述公知的操作、组件和电路以便不会模糊这些实施例。可以理解在此所公开的具体结构和功能细节是代表性的，并且不一定限制这些实施例的范围。
还值的注意是，对于“一个实施例”或“实施例”的含意为在至少一个实施例中包括结合该实施例描述的特定特征、结构或特性。在说明书的不同地方出现的短语“在一个实施例中”并不一定都指相同的实施例。
一些实施例可以使用依据任意数量的因素变化的结构来实现，例如，所需要的计算速率、功率电平、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其它性能限制。例如，实施例可以使用由通用或专用处理器执行的软件来实现。在其它例子中，实施例可以作为专用硬件来实现，例如，电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)或数字信号处理器(DSP)，等等。在另外一个例子中，实施例可以通过可编程通用计算机组件和惯用逻辑组件的任意组合来实现。
一些实施例可以使用“耦合”和“连接”以及他们的派生的表达方式来描述。应该理解这些术语目的并不在于相互作为同义词。例如，一些实施例可以用术语“连接”来描述以指示两个或多个单元相互之间处于直接物理或电连接。在另一个例子中，一些实施例也可以用术语“耦合”来描述以指示两个或多个单元处于直接物理或电连接。但是，术语“耦合”也表示两个或多个单元相互之间不是处于直接连接，但还表示了他们之间的协作和交互。在本文中并不局限于这些实施例。
例如，一些实施例利用可读机器介质和物品来实现，所述介质或物品可以存储一条或一组指令，这种指令如果由机器执行的话，可以使得该机器执行依据这些实施例的方法和/或操作。这样的机器例如包括任何合适的处理平台、计算平台、计算设备、处理设备、计算系统、处理系统、计算机、处理器、等等，这样的机器也可以利用任何软件和/或硬件的合适组合来实现。例如，所述机器可读介质和物品可以包含任意合适类型的存储器单元，存储器设备，存储器物品，存储器介质，存储设备，存储物品，存储介质和/或存储单元，例如，存储器，可移动或不可移动介质，可擦除或不可擦除介质，可重写或不可重写介质，数字或模拟介质，硬盘，软盘，致密盘只读存储器(CD-ROM)，可记录致密盘(CD-R)，可重写致密盘(CD-RW)，光盘，磁盘，磁光介质，可移动存储器卡或盘，各种类型的数字多用光盘(DVD)，磁带，盒式磁带，等等。这些指令可以包含任何合适类型的代码，譬如源代码，编译代码，解释代码，可执行代码，静态代码，动态代码，等等。这些指令可以利用任何合适的高级，低级，面向对象，可视化，编译和/或解释编程语言，比如C，C++，Java，BASIC，Perl，Matlab，Pascal，Visual BASIC，汇编语言，机器代码，等等来实现。
除非具体说明，否则应当理解，譬如“处理”，“计算”，“运算”“决定”等术语指的是计算机或计算系统或类似电子计算设备的动作和/或处理，这些设备将用于表示在计算系统寄存器和/或存储器内的物理量(譬如电子)的数据处理和/或转化成其它用于表示在计算系统存储器，寄存器，或其它譬如信息存储，转化或显示设备的相似物理量的其它数据。

Claims (9)

1.一种装置，包括：
具有脉冲响应仿真器(510，710)的数模转换器(500，700)，所述的脉冲响应仿真器(510，710)接收每一个具有预定波形的多个数字信号，并将来自每个数字信号的比特序列转化为相应于所述比特序列的预定模拟波形，
其中，所述的脉冲响应仿真器(510，710)包括每一个数字信号的比特路径，每一个比特路径包括控制逻辑(504-1，...504-n)和多路转换器(506-1，...506-n)，所述的多路转换器(506-1，...506-n)利用来自所述控制逻辑(504-1，...504-n)的控制信息输出所述预定模拟波形。
2.如权利要求1所述的装置，所述预定模拟波形基于所述预定波形呈现滤波器的预定脉冲响应。
3.如权利要求1所述的装置，所述的控制逻辑(504-1，...504-n)接收来自相应数字信号的比特流，并利用所述比特序列输出控制字。
4.如权利要求3所述的装置，包括多个波形发生器(504-1，...504-n)，它们耦合到所述多路器(506-1，...506-n)，其中每一个所述波形发生器(504-1，...504-n)产生不同的模拟波形。
5.如权利要求4所述的装置，所述的多路转换器(506-1，...506-n)并行接收来自所述波形发生器的所述不同模拟波形，接收来自相应控制逻辑(504-1，...504-n)的控制字，所述的控制字从所述不同模拟波形中选择所述预定模拟波形，并且输出所述的预定模拟波形。
6.如权利要求3所述的装置，包括具有波形发生器(734)，计数器(732)和多个延时块(736-1，...736-m)的波形发生器模块(730)，所述波形发生器(734)在周期性基础上产生不同的模拟波形，所述的延迟块(736-1，...736-m)接收每个模拟波形，并在将所接收的模拟波形发送给所述多路转换器之前延迟每个所接收的模拟波形一变化的时间量，所述的计数器(732)耦合到所述的控制逻辑并输出计数信号，所述控制逻辑(704-1，...704-n)利用所述的计数信号产生所述的控制字。
7.如权利要求6所述的装置，所述的多路转换器(706-1，...706-n)按不同的时间间隔从所述波形发生器(734)接收所述不同的模拟波形，从相应的控制逻辑(704-1，...704-n)接收所述的控制字，以从所述不同模拟波形中选择所述预定模拟波形，并输出所述的预定模拟波形。
8.如权利要求1所述的装置，进一步包括具有针对每个比特路径和求和单元(524，724)的加权单元(522-1，...522-n)的加权求和模块(520，720)，所述的加权单元(522-1，...522-n)加权所述预定模拟波形并输出加权的模拟波形，以及所述的求和单元(524，724)对所述的加权模拟波形和其它加权模拟波形求和来形成模拟输出信号。
9.如权利要求1所述的装置，包括至少一个滤波器(504-1，...504-n)去滤波所述的预定模拟波形。
CNA2006101515049A 2005-07-20 2006-07-20 仿真滤波器的方法和装置 Pending CN1901377A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/185,953 US7307570B2 (en) 2005-07-20 2005-07-20 Method and apparatus to emulate a filter
US11/185,953 2005-07-20

Publications (1)

Publication Number Publication Date
CN1901377A true CN1901377A (zh) 2007-01-24

Family

ID=37114515

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101515049A Pending CN1901377A (zh) 2005-07-20 2006-07-20 仿真滤波器的方法和装置

Country Status (3)

Country Link
US (1) US7307570B2 (zh)
EP (1) EP1746730A1 (zh)
CN (1) CN1901377A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10295477B2 (en) * 2017-01-26 2019-05-21 Shin-Etsu Chemical Co., Ltd. Methods for defect inspection, sorting, and manufacturing photomask blank

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0681046B2 (ja) 1988-05-24 1994-10-12 亮一 森 デジタルアナログ変換器
SU1679478A1 (ru) 1989-05-24 1991-09-23 Харьковский Институт Радиоэлектроники Им.Акад.М.К.Янгеля Генератор функций
US5012245A (en) 1989-10-04 1991-04-30 At&T Bell Laboratories Integral switched capacitor FIR filter/digital-to-analog converter for sigma-delta encoded digital audio
US5369606A (en) 1992-09-14 1994-11-29 Harris Corporation Reduced state fir filter
FR2707127A1 (fr) 1993-06-29 1995-01-06 Philips Laboratoire Electroniq Système de transmission numérique à prédisposition.
US5379242A (en) 1993-09-01 1995-01-03 National Semiconductor Corporation ROM filter
IT1265271B1 (it) 1993-12-14 1996-10-31 Alcatel Italia Sistema di predistorsione in banda base per la linearizzazione adattativa di amplificatori di potenza
FR2746563B1 (fr) 1996-03-22 1998-06-05 Matra Communication Procede pour corriger des non-linearites d'un amplificateur, et emetteur radio mettant en oeuvre un tel procede
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
EP0895363B1 (en) * 1997-07-30 2005-03-02 Nec Corporation Control of spurious emissions during transient states
US6125266A (en) 1997-12-31 2000-09-26 Nokia Mobile Phones Limited Dual band architectures for mobile stations having transmitter linearization feedback
US5886573A (en) 1998-03-06 1999-03-23 Fujant, Inc. Amplification using amplitude reconstruction of amplitude and/or angle modulated carrier
US6043707A (en) 1999-01-07 2000-03-28 Motorola, Inc. Method and apparatus for operating a radio-frequency power amplifier as a variable-class linear amplifier
US6449465B1 (en) 1999-12-20 2002-09-10 Motorola, Inc. Method and apparatus for linear amplification of a radio frequency signal
AU2000238065A1 (en) 2000-02-24 2001-09-03 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. System for reducing adjacent-channel interference by pre-linearization and pre-distortion
WO2002023733A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Sigma-delta digital-to-analog converter
US6909884B2 (en) 2001-01-25 2005-06-21 Telefonaktiebolaget Lm Ericsson (Publ) Amplifier phase change compensation
US6515605B2 (en) 2001-04-30 2003-02-04 Texas Instruments Incorporated Base station having high speed, high resolution, digital-to-analog converter with off-line sigma delta conversion and storage
US6928122B2 (en) 2001-06-07 2005-08-09 Motorola, Inc. Amplifier predistortion system and method
US7068984B2 (en) 2001-06-15 2006-06-27 Telefonaktiebolaget Lm Ericsson (Publ) Systems and methods for amplification of a communication signal
US7058139B2 (en) 2001-11-16 2006-06-06 Koninklijke Philips Electronics N.V. Transmitter with transmitter chain phase adjustment on the basis of pre-stored phase information
US6646581B1 (en) * 2002-02-28 2003-11-11 Silicon Laboratories, Inc. Digital-to-analog converter circuit incorporating hybrid sigma-delta modulator circuit
US6834084B2 (en) 2002-05-06 2004-12-21 Rf Micro Devices Inc Direct digital polar modulator
US7991071B2 (en) 2002-05-16 2011-08-02 Rf Micro Devices, Inc. AM to PM correction system for polar modulator
US7801244B2 (en) 2002-05-16 2010-09-21 Rf Micro Devices, Inc. Am to AM correction system for polar modulator
JP2004032609A (ja) 2002-06-28 2004-01-29 Nec Corp 非線形歪み補償回路
US20040021517A1 (en) 2002-08-05 2004-02-05 Spectrian Corporation Power minimization, correlation-based closed loop for controlling predistorter and vector modulator feeding RF power amplifier
US7298854B2 (en) 2002-12-04 2007-11-20 M/A-Com, Inc. Apparatus, methods and articles of manufacture for noise reduction in electromagnetic signal processing
KR100480278B1 (ko) 2002-12-24 2005-04-07 삼성전자주식회사 광대역 전력 증폭기를 위한 디지털 전치보상기 및 그적응화 방법
US20040145507A1 (en) * 2003-01-29 2004-07-29 Geraghty Donal P. Integrated circuit signal generator and a method for generating an analog output signal representative of a waveform
US7259630B2 (en) 2003-07-23 2007-08-21 Andrew Corporation Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter
US7145385B2 (en) 2003-12-05 2006-12-05 Telefonaktiebolaget Lm Ericsson (Publ) Single chip power amplifier and envelope modulator

Also Published As

Publication number Publication date
EP1746730A1 (en) 2007-01-24
US7307570B2 (en) 2007-12-11
US20070018874A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
CN105432121A (zh) 随机接入方法、随机接入装置及用户设备
CN1115155A (zh) 便携式信息设备系统及其控制方法
CN101047927B (zh) 一种实现移动终端基带soc的系统及方法
CN110225466A (zh) 一种多播业务读取、发送方法及相关设备
CN1088952C (zh) 最大似然解码相干检测方法
CN1402564A (zh) Pn码产生方法及产生装置
CN1790968A (zh) 用于编码通信系统的二级缩放与量化的方法及装置
CN105391468A (zh) 一种载波聚合功能的控制方法及装置
CN1245608A (zh) 使用重叠gmsk的频谱有效调制
CN1901377A (zh) 仿真滤波器的方法和装置
CN1299217A (zh) 波形均衡器、移动台、基站、及移动通信系统
CN1070327C (zh) π/4移位差分编码四相移相键控调制器
CN1174571C (zh) 一种在网络上传输ip语音包的丢包恢复方法
WO2019127230A1 (zh) 一种网络节点的唤醒方法及设备
CN106027196B (zh) 一种数据传输方法及系统
CN1507693A (zh) 用于传输数字消息的方法和实现所述方法的系统
CN1945979A (zh) 使用数字元件仿真滤波器的方法和装置
CN1207879C (zh) 实现维特比平衡的度量增量预先计算法
CN114138053A (zh) 一种波特率生成器
Johansen et al. The correlation distribution of quaternary sequences of period $2 (2^ n-1) $
CN1557080A (zh) 信息转输方法
CN105490702A (zh) 一种载波聚合功能的控制方法及装置
CN1374815A (zh) 移动终端装置
CN1822580A (zh) 使用双端口存储器的高斯最小移动键控调制
CN1703833A (zh) 数字通信方法和数字通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication