CN1906626B - 具有逻辑门和部分整流级的电子电路 - Google Patents

具有逻辑门和部分整流级的电子电路 Download PDF

Info

Publication number
CN1906626B
CN1906626B CN200480040591XA CN200480040591A CN1906626B CN 1906626 B CN1906626 B CN 1906626B CN 200480040591X A CN200480040591X A CN 200480040591XA CN 200480040591 A CN200480040591 A CN 200480040591A CN 1906626 B CN1906626 B CN 1906626B
Authority
CN
China
Prior art keywords
power supply
circuit
partial rectification
logic gate
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480040591XA
Other languages
English (en)
Other versions
CN1906626A (zh
Inventor
保罗·F·博德
迈克尔·A·哈斯
史蒂文·D·泰斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN1906626A publication Critical patent/CN1906626A/zh
Application granted granted Critical
Publication of CN1906626B publication Critical patent/CN1906626B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0713—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a power charge pump
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Abstract

通过部分整流交流(ac)波形供电的逻辑电路。该波形被部分地整流，意味着它不提供完全的、主要是dc的电源信号。代替，可以用包括实质ac分量的波形供电该逻辑电路。该部分整流的ac波形可以被施加到引入薄膜晶体管的逻辑电路，该薄膜晶体管基于非晶或多晶有机半导体、无机半导体或两者的结合。

Description

具有逻辑门和部分整流级的电子电路 
技术领域
本发明涉及逻辑电路，更具体涉及用于与逻辑电路供电的技术。 
背景技术
在包括集成电路、平板显示器、智能卡和射频识别(RFID)标签的各种现代电子器件中广泛地使用包括晶体管、二极管等的薄膜电路器件来形成逻辑电路。薄膜电路器件是通过淀积、掩模和刻蚀各种导电、半导电和绝缘层以形成薄膜叠层来形成的。 
典型地，薄膜晶体管(TFT)基于无机半导体材料，如非晶硅或硒化镉。最近，重要的研究和发展朝着使用有机半导体材料形成薄膜晶体管电路的方向努力。 
有机半导体材料对于包括低处理温度的晶体管制造提供大量的制造优点。特别，有机半导体材料允许在柔性衬底如薄玻璃、聚合体或基于纸的衬底上制造有机薄膜晶体管(OTFT)。 
此外，有机半导体材料可以使用低成本制造技术如印刷、压印或遮掩模形成。尽管随着继续研究和发展提高了OTFT的性能特征，但是器件性能和稳定性还存在挑战。 
发明内容
总体而言，本发明涉及由部分地整流的交流(ac)波形供电的逻辑电路。该波形被部分地整流，意味着它不提供完全的、主要是dc电源的波形。而是，可以用包括实质是ac分量的波形为逻辑电路供电。实际上，dc分量将不足以由它自己为电路供电。本发明可以应用于引入薄膜 晶体管的逻辑电路，该薄膜晶体管基于非晶的或多晶有机半导体、无机半导体或两种的结合。 
增强的稳定性可以允许使用OTFT电路来形成各种基于薄膜晶体管的逻辑电路器件，包括反相器、振荡器、逻辑门、寄存器及其他基于晶体管的逻辑电路。在包括集成电路、平板显示器、智能卡和RFID标签的各种应用程序中可以发现这种逻辑电路器件是实用的。对于某些应用，用部分整流ac波形为逻辑电路供电可以消除全波ac-dc整流级的需要。 
部分整流级可以通过二极管、晶体管等来实现，而不需要过滤电容器。以此方式，本发明可以减小制造时间、费用、成本、复杂性以及装载被部分整流ac电源波形供电的逻辑电路的元件尺寸。利用部分整流，ac和dc分量都存在。ac部分可能是十分显著的和dc部分可以是小的。在此情况下，dc部分可能不足以独自为逻辑电路供电。典型地，逻辑电路需要超过组成逻辑电路的晶体管的阈值电压的电压。在dc供电的电路中，如果dc电压小于阈值电压，那么该电路将不工作。利用ac供电，可以使dc分量小于阈值电压，如果ac分量足够大，那么仍然为该电路供电。 
部分整流ac电源波形直接为逻辑门电路供电。具体，ac电源和部分整流级将部分整流ac电源波形施加到一个或多个单个的逻辑门，代替将dc电源施加到逻辑门。 
部分整流级可以包括半波或全波整流器，具有不足的电容过滤，以产生主要是dc电源信号作为部分整流ac电源波形。以此方式，可以消除在全波或半波整流级中通常设置的大过滤电容器或减小尺寸，以便可以减小电路的总体尺寸。 
由部分整流ac电源波形供电的逻辑电路可以用于各种电子器件。例如，这种逻辑电路在涉及射频(RFID)标签的应用中可能是特别有 用的，在该射频(RFID)标签中，通过近场电磁射频耦合感应ac波形。该ac波形可以被部分地整流，以为由RFID标签装载的某些或所有电子逻辑电路供电。 
在一个实施例中，本发明提供一种电子电路包括，被布置为形成逻辑门的第一晶体管和第二晶体管，产生ac电源波形的交流(ac)源，以及部分整流级，由该ac电源波形产生部分整流ac电源波形，以及直接用部分整流ac电源波形为逻辑门供电。该逻辑门可以以传播延迟为特征。该ac波形具有小于该传播延迟的周期，以及优选小于传播延迟的五分之一。 
在另一实施例中，本发明提供一种方法，包括直接用由交流(ac)电源产生的部分地整流的交流(ac)电源波形为逻辑门供电，该逻辑门由至少第一晶体管和第二晶体管形成。 
在附加的实施例中，本发明提供一种射频识别(RFID)标签包括，至少由第一晶体管和第二晶体管形成的逻辑门，提供ac电源波形的射频(RF)能量耦合装置，以及部分整流级，由该ac电源波形产生部分整流ac电源波形，以及用部分整流ac电源波形直接为逻辑门供电。 
在再一实施例中，本发明提供一种射频识别(RFID)系统，包括RFID标签，该RFID标签包括被布置来形成逻辑门的第一和第二晶体管，将RF能量转变为交流(ac)电源波形的射频(RF)转换器，部分整流级，由该ac电源波形产生部分整流ac电源波形，以及用部分整流ac电源波形直接为逻辑门供电，传递信息的调制器，以及通过RF转换器将RF能量传送到用于转换的RFID标签并读出由调制器传递的信息的RFID阅读器。 
本发明可以提供大量优点。例如，使用部分整流ac电源波形直接为逻辑电路供电可以消除全波整流器或半波分量中的过滤电容器的需 要，这在用于将dc电源传输到电路的许多应用中是共同需要的。由此部分整流ac电源的使用可以减小制造时间、费用、成本、复杂性以及装载薄膜晶体管电路的元件尺寸。 
对于RFID标签，作为特定的例子，ac供电的薄膜电路的使用，通过消除或减小典型地与ac-dc整流器级相关的许多元件的尺寸，包括二极管或晶体管桥接，和大的过滤电容器，可以基本上减小成本和标签的尺寸。在RHID标签的设计和制造中，通过减小整流器级的复杂性，由部分整流ac波形供电的薄膜逻辑电路可以产生显著的成本节省和尺寸减小。 
在附图和下面的描述中阐述了这些及其他实施例的附加细节。由该描述和附图以及由权利要求书将使其他特点、目的和优点变得明白。 
附图说明
图1是说明由部分整流ac波形供电的数字逻辑电路的电路图。 
图2是说明由基于半波二极管的部分整流级产生的部分整流的ac波形供电的反相电路的电路图。 
图3是说明由基于半波晶体管的部分整流级产生的部分整流ac波形供电的反相电路的电路图。 
图4A、4B以及4C是概念性地说明ac电源波形和示例性的部分整流ac电源波形的曲线。 
图5是说明由基于半波二极管的部分整流级产生的部分整流ac波形供电的NAND门电路的电路图。 
图6是说明由基于半波晶体管的部分整流级产生的部分整流ac波形供电的NAND门电路的电路图。 
图7是由部分整流ac波形供电的NOR门电路的电路图。 
图8是说明由基于半波晶体管的整流器级产生的部分整流ac波形供电的基于薄膜晶体管的环形振荡器电路的电路图，该基于半波晶体管的整流器级具有过滤电容器。 
图9是说明由基于半波晶体管的整流器级产生的部分整流ac波形供电的基于薄膜晶体管的环形振荡器电路的电路图，该半波晶体管的整流器级没有过滤电容器。 
图10是说明RFID标签/阅读器系统中的ac供电的薄膜晶体管电路的应用框图。 
图11是进一步说明图10的RFID标签/阅读器系统的电路图。 
图12是进一步说明与图10的RFID标签/阅读器系统相关的阅读器的电路图。 
图13是说明由部分整流ac波形供电以驱动液晶显示元件的反相电路的电路图。 
图14是说明由部分整流ac波形供电以驱动发光二极管(LED)的反相电路的电路图。 
具体实施方式
图1是说明由部分整流ac波形供电的电路10的电路图。如图1所示，ac电源12将ac电源波形传递到部分整流级14。部分整流级14部分地整流该ac电源波形，以供电数字逻辑电路16。信号源18用逻辑信号驱动数字逻辑电路16。数字逻辑电路16在输出端20处产生输出逻辑信号。在输出端20和地线之间可以耦合电容器22。 
由部分整流级14施加到数字逻辑电路16的波形被部分地整流，意味着它不提供完全的(clean)、主要是dc的电源信号，如将通常用于为数字逻辑电路供电。而是，根据本发明，可以用包括显著的ac分量的波形为数字逻辑电路16供电。 
部分地整流的波形可以被，例如，施加到引入薄膜晶体管的数字逻辑电路16，该薄膜晶体管基于非晶的或多晶有机半导体、无机半导体或两者的结合。为数字逻辑电路16供电的部分整流ac电源波形的使用对于各种应用可以支持满意的器件性能。例如，当由部分整流的ac电源波形为OTFT电路供电时，即使没有dc电源信号，OTFT电路也可以显示 出满意的性能特性。 
没有完全的dc电源信号的满意性能可以允许使用TFF电路，而不需要全波整流电路，来形成各种基于薄膜晶体管的逻辑电路器件，包括反相器、振荡器、逻辑门、寄存器或基于晶体管的任何其他逻辑电路。在包括集成电路、平板显示器、智能卡和RFID标签的各种应用程序中可以发现这种逻辑电路器件是实用的。 
图2是说明由基于半波二极管的部分整流级14A产生的部分整流ac波形供电的反相电路16A的电路图。如图2所示，二极管26用来仅仅通过由ac电源12产生的ac波形的负向半周期，以及由此用作部分整流级14A。在该例子中，反相电路16A包括负载晶体管28和驱动晶体管30。每个晶体管28，30可以是薄膜场效应晶体管(FET)以及可以基于非晶或多晶无机或有机半导体材料，或两者的结合。在输出端20和地线之间可以耦合电容器22。 
形成OTFT有用的有机半导体材料包括并苯和其取代的衍生物。并苯的特定例子包括蒽、萘、并四苯、并五苯、及取代的并五苯(优选并五苯或取代的并五苯，包括氟化的并五苯)。其他例子包括半导体聚合物、二萘嵌苯、富勒烯、酞菁、寡聚噻吩(oligothiophene)、聚噻吩、聚苯1，2-亚乙烯(polyphenylvinylenes)、聚乙炔、金属酞青和取代的衍生物。在2003年7月15日申请的共同待审的申请USSN10/620027中描述了有用的双(2-并苯基(acenyl))乙炔半导体材料。在共同待审的申请USSN10/641730中描述了有用的并苯噻吩半导体材料。形成薄膜晶体管有用的无机半导体材料包括非晶硅、多晶硅、碲、氧化锌、硒化锌、硫化锌、硫化镉以及硒化镉。 
作为选择性方案，数字逻辑电路16A可以由有机和无机半导体材料的组合物形成，例如，形成互补金属氧化物半导体(CMOS)反相电路。例如，在某些应用中，反相电路16A可以通过n-沟道金属氧化物半导体 (NMOS)无机场效应晶体管(FET)和p-沟道金属氧化物半导体(PMOS)有机场效应晶体管(FET)形成。当使用OTFT时，晶体管28，30可以特别适合于使用低成本制造技术制造，以及对于某些应用可以形成在柔性的衬底上。 
ac电源12直接将ac电源波形施加到二极管26，以一系列ac波形的交替半周期的形式将部分地整流的波形施加到反相电路16A。在某些实施例中，在二极管26的阴极和地线之间可以提供过滤电容器。但是，该过滤电容器可以具有不足的电容量，以产生完全整流，主要是dc的波形。相反，二极管26仅仅产生部分整流的ac波形，该部分整流的ac波形被直接施加到反相器16A。 
以此方式，反相器16A仅仅接收部分整流的ac电源波形，代替dc电源波形。换句话说，反相器16A响应于部分整流的电源波形工作。由此，在ac电源12、二极管26以及反相器16A之间可以存在插入电路，只要反相器仍然仅仅接收部分整流ac电源波形作为工作电源，而不是dc电源信号。在图1的例子中，跨越公共栅极和负载晶体管28的漏连接以及耦合到驱动晶体管30的源极的地连接施加部分整流ac电源波形。 
图3是说明由基于半波晶体管的部分整流级14B产生的部分整流ac波形供电的反相电路16A的电路图。如图3所示，部分整流级14B包括晶体管34。晶体管34的栅极和漏极被共同耦合到ac电源12的阳极端。晶体管34的源极被耦合，以产生用于部分整流级14B的输出节点。部分整流级14B的输出节点被耦合到反相电路16A的负载晶体管28的栅极和漏极。因此，图3的电路基本上对应于图2的电路，但是包括基于晶体管的部分整流级14B。晶体管34可以是薄膜场效应晶体管(FET)，以及可以是基于非晶或多晶无机或有机半导体材料，或两者的结合。 
此外，对基于功率薄膜晶体管的逻辑电路使用部分地整流的电源波形，如图2和3中的反相器16A，对于各种应用，可以支持满意的器件 性能，同时增强电路的长期稳定性。例如，当通过部分整流的ac波形供电反相器16A时，该反相器相对于dc-供电的反相器可以显示出满意的性能特性。此外，利用部分整流ac波形操作反相器16A消除ac-dc全波整流级的需要。 
如图3所示，负载晶体管28的栅极和漏极被耦合，以接收由部分整流级14B产生的部分整流ac波形。具体，负载晶体管28的栅极和漏极都耦合到晶体管34的源极。驱动晶体管30的漏极被耦合到负载晶体管28的源极，以及驱动晶体管的源极被耦合到地线。信号源18产生逻辑信号，以驱动该驱动晶体管30的栅极。 
作为响应，反相器16A产生反相的输出20，可以跨越负载电容器22输出。负载电容器22可以用来过滤掉存在于反相输出20的某些ac电压，以及提供更完全的输出逻辑信号。过滤量取决于负载电容器22的电容量和ac功率的频率。负载电容器22可以由在反相器16A中耦合到输出20的逻辑门内的栅极/源极重叠产生的输入电容形成，负载电容器22被耦合以驱动一个或多个附加的逻辑门。 
在后一的逻辑门中的驱动晶体管的制造过程中，可以控制栅极/源极重叠，以在负载电容器22中产生希望的电容量级别。另外，负载电容器22可以独立地形成，特别如果输出20不驱动别的逻辑门。 
在某些实施例中，负载晶体管28可以大于或等于驱动晶体管30的栅宽度与栅长度比。在此情况下，对于NMOS或PMOS设计，电路的直流(dc)供电可能导致逻辑门的劣操作，因为减小的增益。基于该设计的NMOS或PMOS环形振荡器例如将是不稳定的。负载晶体管28的栅宽度与栅长度比大于或相等驱动晶体管30的栅宽度与栅长度比的附加益处是总电路面积被减小。 
特别是，尽管反相输出20可以被负载电容器22过滤，但是施加到 反相器16A输入功率波形通常不被负载电容器22过滤。具体，由部分整流级14B产生的部分地整流ac波形不被过滤至足以产生对于反相器16A来说主要是dc信号的程度。相反，由部分整流级14B产生的部分地整流的波形包括主要是ac的分量。 
在某些实施例中，在晶体管34的源极和地线之间可以耦合相对小的过滤电容器，但是由于由ac电源12产生的ac电源波形的非整流部分，电容量通常不足以完全过滤掉部分整流波形中的变化。具体，与由ac电源12产生的非整流负半周期重合的部分整流波形的部分将仍然存在部分整流波形的显著变化。以此方式，可以消除在全波或半波整流级中通常提供的大过滤电容器或减小尺寸，以便可以减小电路或电子器件的总体尺寸。 
图4A、4B以及4C是概念地说明ac电源波形和示例性部分整流的ac电源波形的曲线。图4A描绘了由ac电源12产生的ac电源波形21。如图4A所示，ac电源波形基本上是正弦曲线和包括正的半周期23，25和负半周期27。根据本发明，部分整流级14部分地整流ac电源波形21，以产生部分整流的ac波形，例如，如图4B或4C所绘。 
在图4B的例子中，部分整流级14产生部分整流的ac电源波形29A，基本上通过半波整流，而没有产生主要是dc信号的足够电容过滤。代替，部分整流的ac电源波形29A包括正的半周期31和正的半周期33，但是消除任意负半周期并下降到基准电压电平。因此，根据图4B的例子，部分整流级14可以基本上不包括电容过滤。结果，在半周期31，33中部分地整流的波形29A基本上保持ac电源波形21的正半周期23，25的波形特征。线130表示平均dc电压，以及不足以为电路供电。 
在图4C的例子中，部分整流级14产生部分整流ac电源波形29B，具有正的半周期35，37。此外，部分整流级14可以包括有限量的电容过滤，每个半周期35，37之后产生指数减弱39，41。半周期35和37的峰 值表示足够的电压为电路供电。在某些实施例中，可以通过位于部分整流级14的输出和地线之间的电容器提供电容过滤。如图4C所示，该电容量不足以产生主要是dc的电源信号。相反，部分地整流的波形29B可以保持由电源12产生的初始ac电源波形21(图4A)的实质性ac分量。线131表示平均dc电压，以及不足以为该电路供电。 
对于某些应用，用部分整流的ac波形为逻辑电路16供电消除产生足以为该电路供电的dc分量需要的全波或半波ac-dc整流级。代替，电源可以包括相对简单的部分整流级14。如图2和3所示，部分整流级14可以通过二极管、晶体管等来实现，不需要大的过滤电容器。以此方式，本发明可以减小制造时间、费用、成本、复杂性以及装载由部分整流ac电源波形供电的逻辑电路的元件尺寸。 
由部分整流的ac电源波形供电的逻辑电路可以用于各种电子器件。作为一个例子，在涉及射频(RFID)标签的应用中这种逻辑电路可能是特别有用的，在该射频(RFID)标签中，通过射频耦合感应ac波形。该ac波形可以被部分地整流，以为由RFID标签装载的某些或所有电子逻辑电路供电。通过消除通常由全波或半波整流器需要的电路，包括常常使用有半波整流器的相当大的电容器，可以显著地减小RFID标签的尺寸。在其他类型的电子器件中可以实现类似的尺寸减小。 
图5是说明由部分整流级14A产生的部分整流ac波形供电的基于薄膜晶体管的NAND门电路38的电路图，该部分整流级14A基于半波二极管。如图5所示，NAND栅40包括负载晶体管28和驱动晶体管30A，30B。负载晶体管28的栅极和漏极被耦合到部分整流级14A的输出，包括二极管26。 
第一驱动晶体管30A的漏极被耦合到负载晶体管28的源极。第二驱动晶体管30B的漏极被耦合到第一驱动晶体管30A的源极。该第二驱动晶体管3013的源极被耦合到地线。第一和第二信号源18A，18B分别驱 动该驱动晶体管30A，30B的栅极。作为响应，晶体管28，30A，30B形成NAND门40，产生逻辑NAND输出20。 
图5的NAND电路40响应于由二极管26产生的部分整流的ac电源波形工作。具体，部分整流的ac电源波形被直接耦合到NAND门40。在某些实施例中，可以跨越输出20耦合负载电容器。负载电容器可以独立地形成或通过被NAND门40的输出20驱动的逻辑门的输入电容来实现。此外，过滤电容器可以位于二极管26的阴极和地线之间，只要所得的电容量不足以产生主要是dc的电源信号。 
图6是说明由基于半波晶体管的部分整流级14B产生的部分整流ac波形供电的NAND门42电路的电路图。NAND门电路42包括NAND门40，以及基本上对应于图5的NAND电路38，但是引入基于晶体管的部分整流级14B，该部分整流级14B具有晶体管34。 
基于晶体管的部分整流级14B可以与图3的部分整流级14B相同。如图5的例子，可以跨越图6的电路42中的输出20耦合负载电容器。此外，过滤电容器可以位于部分整流14B的输出和地线之间，只要所得的电容量不足以产生主要是dc的电源信号。 
图7是具有由部分整流ac波形供电的基于薄膜晶体管的NOR门电路44的电路图，具有NOR门46。图7表示由部分整流级14产生的部分整流ac波形工作的基于薄膜晶体管的逻辑电路的其它例子。如图7所示，晶体管28，50A和50B形成NOR门46。第一和第二驱动晶体管50A，50B的漏极被耦合到负载晶体管28的源极和输出20。 
第一和第二驱动晶体管50A，50B的源极被耦合到地线。第一和第二信号源18A，48B分别驱动该驱动晶体管50A，50B的栅极。作为响应，NOR门46产生逻辑NOR输出20。NOR电路46响应于由部分整流级14传递的部分整流的ac电源波形而工作。在某些实施例中，可以跨越逻辑 NOR输出20耦合负载电容器。此外，负载电容器可以独立地形成或通过被NOR电路44的输出20驱动的逻辑门的输入电容来实现。 
图8和9分别是说明基于ac-供电的薄膜晶体管的环形振荡器电路51，53的电路图。环形振荡器电路51和53是可以使用由部分整流的ac电源波形供电的逻辑门执行的其它电路的例子，例如，包括基于OTFT的倒相级，该OTFT可以形成在柔性衬底上。如图8和9所示，环形振荡器电路51和53包括奇数个串联布置的倒相级。在图8和9的例子中，环形振荡器电路51和53包括七个倒相级52A-52G，分别具有负载晶体管54A-54G和驱动晶体管56A-56G。 
环形振荡器电路51和53中的每个晶体管54和56是由部分整流ac波形供电的薄膜场效应晶体管。例如，ac电源12传递ac电源到部分整流级14B。在图8和9的例子中，部分整流级14B是基于晶体管的部分整流级，尽管可以使用基于二极管的部分整流级或其他结构。部分整流级14B中的晶体管34的源极被耦合来驱动第一倒相级52A中的负载晶体管的公共栅漏节点。在图8的例子中，在部分整流级14B的输出和地线之间的环形振荡器电路51A中可以选择性地提供过滤电容器55。在图9中，在环形振荡器电路5113中不提供过滤电容器55。 
在图8和9的例子中，每个倒相级52A-G具有跨越各个负载电容器58A-58G选择性地耦合的输出。例如，倒相级52A的输出可以跨越负载电容器58B而耦合，以及倒相级52G的输出可以负载电容器58A而耦合。在其他实施例中，负载电容器58可以被省略。每个电容器58可以由后一倒相级52的驱动晶体管56内的栅极/源极重叠产生的输入电容形成，后一倒相级52的驱动晶体管56被各个倒相级的输出驱动。 
在第一倒相级52A中最后的倒相级52G的输出60被耦合到驱动晶体管56A的栅极，以提供反馈。图8和9的环形振荡器电路51，53响应于由部分整流级1413传递的部分整流ac电源波形工作。在操作过程中，环 形振荡器电路51提供时钟信号。例如，环形振荡器电路51，53中的每个倒相级52的输出可以被抽头，以提供具有希望相位的时钟信号。 
通常，由环形振荡器电路51，53产生的输出波形将具有取决于倒相级52的数目和由各个倒相级产生的传播延迟的频率。传播延迟与施加到环形振荡器电路51，53的部分整流ac波形的电压和半导体材料的迁移率逆向地相关，以及与存在于倒相级52中的任意可用的寄生或外部电容成正比。 
薄膜晶体管电路的操作，如环形振荡器电路51，53可以具有高ac电源频率。基本上与电路51，53一致的环形振荡器电路可以用约为几百kHz至6MHz或以上的ac电源频率工作。利用增加的半导体迁移率，用大于10MHz的ac电源频率，由在此描述的部分整流ac电源波形供电的环形振荡器电路的预期使用是合理的。 
图10是说明在RFID标签/阅读器系统66中由部分整流的ac电源波形供电的基于薄膜晶体管的电路的应用框图。对于将要描述的大量原因，在RFID标签中基于ac-供电的薄膜晶体管的电路使用可能是特别合符需要的。如图10所示，RFID标签系统66可以包括阅读器单元68和RFID标签70。 
阅读器单元68可以包括射频(RF)源74和阅读器72。RF源74传送RF能量到RFID标签70，以提供电源。以此方式，RFID标签70不必装载独立电源，如电池。代替，跨越阅读器单元68和RFID标签之间的无线空气接口供电RFID标签70。为此，包括电感器76的阅读器单元68，实际上用作天线，以传送和接收RF能量。 
如图10进一步所示，RFID标签70可以包括ac电源73。如将说明，ac电源73可以用来将由阅读器单元68传输的RF能量转变为用于输送到由RFID标签70装载的薄膜晶体管电路的ac电源。RFID标签70可以通过 用作接收器的电感器78接收来自阅读器单元68的RF能量。 
电感器78用作射频(RF)能量耦合器件，以基于从由阅读器单元68传输的RF能量吸收的RF能量提供用于ac电源73的ac电源波形。电容器(未示出)也可以平行于电感器78设置，如果希望。 
部分整流级80接收来自电感器78的ac波形并产生部分整流ac波形，以为RFID标签70内的数字逻辑电路供电。RFID标签70还包括调制输出反相器82、输出缓冲器电路84、控制逻辑86、时钟电路88和数据电路90，这些电路一个或多个可以由薄膜晶体管电路的布置形成。 
时钟88驱动控制逻辑电路86，以从数据电路90输出数据，电路90可以包括载运识别代码的多个数据线。输出缓冲器84缓存来自控制逻辑86的输出。随后，调制反相器82通过电感器76，78由阅读器单元68调制用于译码的缓冲输出。例如，调制反相器82通过调制跨越电感器78施加的信号传递信息。 
图11是进一步说明图10的RFID标签/阅读器系统66的电路图。如图11所示，RF源74可以包括ac发生器92，通过电感器76传送ac输出信号。对于某些应用，ac发生器92可以采取正弦电流源的形式，在约125kHz的频率下，具有大约0至5安培的输出。 
电感器76和78形成用于RF源和RFID标签70之间的RF能量的电磁耦合的变压器。电阻器94被选择，以限制电流。在电源73内，电容器96可以平行于电感器78放置，以形成平行谐振回路，根据该公式给出电源的频率： 
f = 1 LC 2 π
其中L是电感器78的电感，C是电容器96的电容量。 
利用50μH的电感，32nF的电容量，电感器78和电容器96产生大约 125KHz的谐振频率。因此，在该例子中，ac电源73的输出是具有约125kHz频率的正弦波。由电感器78产生的这些波形被部分整流级80部分地整流，以产生部分整流的ac电源波形作为电源73的输出。然后该部分整流的ac电源波形被施加到时钟电路88、控制逻辑86、数据线90、输出缓冲器84以及调制反相器82，如由图11的端子电源和公共所示。 
图11描绘了载运n位识别代码的RFID标签70。为了便于说明，RFID标签70载运由数据线70表示的7位识别代码。在许多应用中，RFID标签70可以载运更大的识别代码，例如，31位，63位或127位代码。在某些实施例，选择的数据线90可以载运用于开始位识别、数据流同步和验错的信息。在图11的例子中，时钟电路88是由在反馈回路中布置的七个倒相级序列形成的环形振荡器。 
图11的环形振荡器可以类似于图8和9的环形振荡器51或53。两个连续的反相器的输出被施加到控制逻辑86中设置的各个NOR门。以此方式，七个NOR门用于在由环形振荡器产生的每个时钟周期内产生七个脉冲的序列。注意控制逻辑86中的NOR门的数目可能变化。此外，原则上，该布置可以被延伸到大量位，例如，n＝31，63或127。 
所示的与数据线90串联的开关在一端被连接到各个NOR门输出。如果开关被关闭，那么各个数据线将NOR门输出耦合到地线。如果开关被断开，那么NOR门输出被耦合，作为到控制逻辑86内的7输入OR门的一个输入。 
在图11的例子中，用于第二和第四数据线(从左至右)的开关被关闭。结果，数据线90存储7位识别代码“1010111”。该开关可以由从NOR门输出至地线延伸的金属线制成。在制造过程中可以故意地断开或连接至地线的电连接，实际上，产生断开开关，以及由此将唯一的识别代码编码到RFID标签70的数据线90中。该电连接可以通过各种 制造技术来断开，如激光刻蚀、机械划线、或电子熔化。 
控制逻辑86中的7输入OR门的输出被施加到输出缓冲器84中的缓冲放大器的级联，以帮助逻辑电路的输出阻抗匹配调制反相器82的输入阻抗。输出缓冲器84中的缓冲放大器的输出被施加到调制反相器76的输入。具体地，信号TAG OUTPUT被施加到与调制反相器82相关的驱动晶体管的栅极。然后调制反相器82调制由电感器78和电容器96形成的振荡回路的Q，以提供载波信号的振幅调制。以此方式，接收的缓冲器输出被传递到阅读器单元68，以便阅读器72可以读出识别代码。具体，阅读器72通过电感器76处理在L抽头(tap)处接收的信号。 
图12是进一步说明与图10的RFID标签/阅读器系统68相关的阅读器72的电路图。阅读器72通过L-tap接收包含载波信号的信号，例如，在125kllz下，由TAG OUTPUT信号调制，可以约为1kHz，取决于时钟电路88的频率。低结电容信号二极管102用于解调该信号。低通滤波器部分98除去载波频率以及可以包括电感器104、电容器106、电阻器108、电感器110、电容器112和电阻器114。放大级100包括非反相结构的放大器116，耦合到倒相输入的电阻器118和反馈电阻器120。 
图13是说明基于薄膜晶体管的反相电路122的电路图，该薄膜晶体管由部分整流的ac电源波形供电，以驱动液晶(LC)显示元件124。在图13的例子中，反相电路122基本上与图2和3的反相电路16A一致。但是，反相器16的输出驱动液晶显示元件124。具体，液晶显示元件124的一个电极被耦合到负载晶体管28的源极和驱动晶体管30的漏极。液晶显示元件124的其他电极被耦合到地线。如图13所示，反相电路16被部分整流级14供电，因此在负载晶体管28的公共栅极/漏连接处接收部分整流ac电源波形。为了驱动全部LCD，可以为LCD的每个元件提供类似于反相器16的反相器。 
图14是说明基于ac供电的薄膜晶体管的反相器电路126的电路图， 该反相电路126驱动发光二极管(LED)128。反相器电路16基本上与图2和3的反相器电路16A一致，但是驱动LED 128。LED 128的阴极被耦合到负载晶体管28的源极和驱动晶体管1308的漏极，以及LED的阳极被耦合到地线。 
本发明可以提供大量优点。例如，由部分整流的ac波形供电的薄膜晶体管电路16A相对于dc供电的薄膜晶体管电路可以显示出满意的性能，特别基于OTFT的逻辑电路。在环形振荡器的情况下，例如，由部分整流的ac波形供电的薄膜晶体管电路，相对于dc供电的薄膜晶体管电路，可以保持满意的振荡幅度。 
作为优点，部分整流ac电源波形直接为逻辑电路供电的使用可以消除在用于将dc电源传递到电路的许多应用中另外需要的具有过滤电容器的全波整流器元件或半波整流器元件中的需要。由此，通过消除常规整流器元件的需要，部分整流ac电源的使用可以减小制造时间、费用、成本、复杂性以及装载薄膜晶体管电路的元件尺寸。 
对于RFID标签，作为特定的例子，通过消除典型地与ac-dc整流器级相关的大量元件的尺寸，ac-供电的薄膜电路的使用可以基本上减小成本和标签尺寸，ac-dc整流器级包括二极管或晶体管桥接，和大的过滤电容器。在RHID标签的设计和制造中，通过减小整流器级的复杂性，由部分整流ac波形供电的薄膜逻辑电路可以导致显著的成本和尺寸节省。 
用于形成由部分整流ac波形供电的逻辑电路的薄膜晶体管，如在此描述，可以采取各种形式，以及可以使用各种制造工艺来制造。例如，薄膜晶体管可以包括有机半导体材料、无机半导体材料或两者的结合。对于某些应用，有机和无机半导电材料可用于形式CMOS薄膜晶体管电路。 
如在此描述的用于形成由部分整流ac波形供电的逻辑电路的薄膜晶体管可以包括，不限于，根据美国专利号6,433,359，6,768,132和6,616,609；2003年11月6日公开的美国专利公报号2003/0207505，2003年6月5日公开的2003/0102471 A1，以及2003年8月14日公开的2003/0151118 A1，2003/0150384 A1和2003/0152691 A1中描述的技术制造。 
在不脱离本发明的精神和范围的条件下可以进行各种改进。例如，尽管已经描述了部分整流级的特定例子，但是可以提供其他部分整流级，以实现类似的部分整流结果。而且，各种逻辑电路可以从部分地整流的波形的使用受益，以为逻辑电路供电。由此，在此描述的例子不应该被认为是限制本发明的范围。这些及其他实施例都在以下权利要求的范围内。 

Claims (10)

1.一种电子电路，包括：
被布置为形成逻辑门的第一晶体管和第二晶体管；
产生交流电源波形的交流源；以及
部分整流级，由该交流电源波形产生部分整流的交流电源波形，以及用该部分整流的交流电源波形直接为逻辑门供电，其中该部分整流的交流电源波形的半周期的峰值具有足够的电压以为逻辑门供电，其中该部分整流级产生不足以为逻辑门供电的平均直流电压，以及其中交流电源波形具有小于逻辑门的传播延迟的周期。
2.根据权利要求1的电路，其中该部分整流级包括半波整流器，具有不足的电容过滤，产生主要是直流的电源信号作为部分整流的交流电源波形。
3.根据权利要求1的电路，其中该电路包括倒相级序列，该倒相级被耦合形成环形振荡器的至少一部分，该电路还包括多个数据线，以及响应于由环形振荡器产生的时钟信号从数据线有选择地输出数据的多个逻辑门。
4.根据权利要求1的电路，其中至少一个晶体管是有机薄膜晶体管，以及其中逻辑门形成射频识别标签的一部分。
5.一种供电方法，包括直接用由交流电源和部分整流级产生的部分地整流的交流电源波形为由至少第一晶体管和第二晶体管形成的逻辑门供电，其中该部分整流的交流电源波形的半周期的峰值具有足够的电压以为逻辑门供电，其中该部分整流级产生不足以为逻辑门供电的平均直流电压，以及其中交流电源波形具有小于逻辑门的传播延迟的周期。
6.根据权利要求5的方法，其中该部分整流级包括半波整流器，具有不足的电容过滤，产生主要是直流电源信号作为部分整流的交流电源波形。
7.根据权利要求5的方法，其中至少一个晶体管是有机薄膜晶体管，以及其中逻辑门形成射频识别标签的一部分。
8.根据权利要求7的方法，其中在包括倒相级序列的电路中逻辑门形成倒相级的一部分，该倒相级被耦合形成环形振荡器的至少一部分，该电路还包括多个数据线和响应于由环形振荡器产生的时钟信号从数据线有选择地输出数据的多个逻辑门。
9.一种射频识别标签，包括：
被布置来形成逻辑门的第一和第二晶体管，将射频能量转变为交流电源波形的射频转换器，部分整流级，由该交流电源波形产生部分整流的交流电源波形并用部分整流的交流电源波形直接为逻辑门供电，其中该部分整流的交流电源波形的半周期的峰值具有足够的电压以为逻辑门供电，其中该部分整流级产生不足以为逻辑门供电的平均直流电压，以及其中交流电源波形具有小于逻辑门的传播延迟的周期，以及传递信息的调制器。
10.一种射频识别系统，包括：
权利要求9的射频识别标签，以及
射频识别阅读器，将射频能量传送到射频识别标签，用于通过射频变流器转变，以及读出由射频识别标签中的所述调制器传递的信息。
CN200480040591XA 2003-12-17 2004-11-01 具有逻辑门和部分整流级的电子电路 Expired - Fee Related CN1906626B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/738,082 2003-12-17
US10/738,082 US7078937B2 (en) 2003-12-17 2003-12-17 Logic circuitry powered by partially rectified ac waveform
PCT/US2004/036344 WO2005062241A1 (en) 2003-12-17 2004-11-01 Electric circuit having a logic gate and a partial rectification stage

Publications (2)

Publication Number Publication Date
CN1906626A CN1906626A (zh) 2007-01-31
CN1906626B true CN1906626B (zh) 2010-12-08

Family

ID=34677312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480040591XA Expired - Fee Related CN1906626B (zh) 2003-12-17 2004-11-01 具有逻辑门和部分整流级的电子电路

Country Status (6)

Country Link
US (2) US7078937B2 (zh)
EP (1) EP1733336A1 (zh)
JP (1) JP4690341B2 (zh)
KR (1) KR20070006693A (zh)
CN (1) CN1906626B (zh)
WO (1) WO2005062241A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10330825A1 (de) * 2003-07-08 2005-06-23 Infineon Technologies Ag Integrierter Schaltkreis
GB0400997D0 (en) * 2004-01-16 2004-02-18 Univ Cambridge Tech N-channel transistor
DE102004007106B4 (de) * 2004-02-13 2011-04-07 Atmel Automotive Gmbh Schaltungsanordnung, insbesondere zur Verwendung in RF-Transpondern oder Remote Sensoren
JP5244392B2 (ja) * 2004-10-15 2013-07-24 エヌエックスピー ビー ヴィ Ｒｆｉｄシステムを動作させる方法
DE102004063435A1 (de) * 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
DE102005009819A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
US7611066B2 (en) * 2005-06-01 2009-11-03 Intelleflex Corporation Differential input circuit with process variation and temperature compensation
US7550998B2 (en) * 2005-10-26 2009-06-23 Motorola, Inc. Inverter circuit having a feedback switch and methods corresponding thereto
US20070215709A1 (en) * 2006-03-15 2007-09-20 3M Innovative Properties Company Rfid sensor
US7941919B2 (en) * 2007-01-29 2011-05-17 Board Of Regents, The University Of Texas System Method of assembling an electronic textile
US7820497B2 (en) * 2007-01-29 2010-10-26 Board Of Regents, The University Of Texas System Electronic textiles with electronic devices on ribbons
US7750400B2 (en) * 2008-08-15 2010-07-06 Texas Instruments Incorporated Integrated circuit modeling, design, and fabrication based on degradation mechanisms
US7821323B2 (en) * 2008-11-06 2010-10-26 Osram Sylvania Inc. Bias circuit for a switching power supply
KR101668503B1 (ko) * 2008-11-26 2016-10-28 씬 필름 일렉트로닉스 에이에스에이 박막 트랜지스터에 기반한 회로에 대한 랜덤 지연 생성
EP2575072B1 (en) * 2011-09-27 2014-11-05 Oberthur Technologies Dual mode smart card with common antenna
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9362897B2 (en) * 2014-10-17 2016-06-07 Nuvoton Technology Corporation Method and apparatus for an integrated PN-junction oscillator
TWI623182B (zh) * 2017-06-03 2018-05-01 國立成功大學 自我補償互補式整流器
CN107634054A (zh) * 2017-09-18 2018-01-26 天津大学 柔性衬底上硅纳米膜转数字逻辑反相器及其制作方法
CN108988789B (zh) * 2018-07-10 2023-11-07 上海艾为电子技术股份有限公司 一种延迟单元参数选择方法、装置和振荡器电路
KR20220129703A (ko) * 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치와 그를 포함하는 타일형 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701093A (en) * 1995-03-15 1997-12-23 Kabushiki Kaisha Toshiba Adiabatic MOS logic and power supplying method and apparatus

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE7211234U (de) 1972-03-24 1972-06-29 Gebr Cramer Gasbeheiztes grillgeraet
JPS5621304B2 (zh) * 1973-10-05 1981-05-19
JPS549654U (zh) * 1977-06-22 1979-01-22
US4570085A (en) * 1983-01-17 1986-02-11 Commodore Business Machines Inc. Self booting logical AND circuit
JPS61149425U (zh) * 1985-03-06 1986-09-16
US5173849A (en) 1987-09-19 1992-12-22 Magellan Corporation (Australia) Pty. Ltd. Integratable synchronous rectifier
DE4230350C2 (de) * 1992-09-10 1996-01-18 Fraunhofer Ges Forschung Integrierte Gleichrichterschaltung
DE4230250A1 (de) 1992-09-10 1994-03-17 Gassmann Theiss Messtech Hydraulikzylinder für eine Kraftmeßmaschine
US5426376A (en) * 1993-04-23 1995-06-20 Vlsi Technology, Inc. Noise isolated I/O buffer that uses two separate power supplies
JPH1173481A (ja) * 1997-08-28 1999-03-16 Hitachi Ltd 非接触型ｉｃカード
JP2001510670A (ja) 1997-12-05 2001-07-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 識別トランスポンダ
FR2780222B1 (fr) * 1998-06-18 2000-08-11 Sgs Thomson Microelectronics Procede et systeme de detection par couplage inductif d'un signal de modulation de charge
FR2815490B1 (fr) * 2000-10-16 2006-07-07 Inside Technologies Lecteur de circuit integre sans contact
US6534224B2 (en) * 2001-01-30 2003-03-18 Advanced Micro Devices, Inc. Phase shift mask and system and method for making the same
US6433359B1 (en) 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
US6998068B2 (en) 2003-08-15 2006-02-14 3M Innovative Properties Company Acene-thiophene semiconductors
US6946676B2 (en) 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
US6616609B2 (en) 2001-11-08 2003-09-09 Reichert, Inc. Method for optimizing piston diameter in a non-contact tonometer, and non-contact tonometer having fluid pump designed by said method
US20030151118A1 (en) 2002-02-14 2003-08-14 3M Innovative Properties Company Aperture masks for circuit fabrication
US6821348B2 (en) 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
US6897164B2 (en) 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
US6768132B2 (en) 2002-03-07 2004-07-27 3M Innovative Properties Company Surface modified organic thin film transistors
US6667215B2 (en) 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
US7088145B2 (en) 2002-12-23 2006-08-08 3M Innovative Properties Company AC powered logic circuitry
JP2004320566A (ja) * 2003-04-17 2004-11-11 Tokyo Cathode Laboratory Co Ltd 擬似断熱的ダイナミック論理回路
US7109519B2 (en) 2003-07-15 2006-09-19 3M Innovative Properties Company Bis(2-acenyl)acetylene semiconductors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701093A (en) * 1995-03-15 1997-12-23 Kabushiki Kaisha Toshiba Adiabatic MOS logic and power supplying method and apparatus

Also Published As

Publication number Publication date
JP2007515135A (ja) 2007-06-07
EP1733336A1 (en) 2006-12-20
US7078937B2 (en) 2006-07-18
US7245151B2 (en) 2007-07-17
US20070070661A1 (en) 2007-03-29
US20050134318A1 (en) 2005-06-23
CN1906626A (zh) 2007-01-31
WO2005062241A1 (en) 2005-07-07
KR20070006693A (ko) 2007-01-11
JP4690341B2 (ja) 2011-06-01

Similar Documents

Publication Publication Date Title
CN1906626B (zh) 具有逻辑门和部分整流级的电子电路
CN1729624B (zh) Ac供电的逻辑电路
JP5866506B2 (ja) ゲート駆動回路
US8045947B2 (en) RF power extracting circuit and related techniques
CN101154894A (zh) 整流电路及使用此整流电路的无线通信装置
US9054548B2 (en) Contactless power feeding system
CN101075749A (zh) 零静态功耗感应方式控制的供电控制电路
CN1252941C (zh) 利用电感耦合传输/接收数据的电路
US6144565A (en) Variation on a single-ended primary inductor converter
US9077245B2 (en) AC powered logic circuits and systems including same
JP4555969B2 (ja) インダクティブリンク
CN101834535A (zh) 一种cmos整流器
WO2015063919A1 (ja) 共振型高周波電源装置及び共振型高周波電源装置用スイッチング回路
CN202748816U (zh) 一种有机射频识别标签及其有机射频识别系统
CN107124104A (zh) Dc/dc转换装置
CN1143425C (zh) 带有用于实现直流电压转换器的集成电路的半导体器件
JP5791833B1 (ja) 共振型高周波電源装置及び共振型高周波電源装置用スイッチング回路
CN101405932A (zh) 采用标准cmos晶体管实现高耐压的整流器
WO2005076862A2 (en) Mos charge pump
CN116760203A (zh) 一种磁谐电能传输与通信系统
CN105684292A (zh) 谐振型高频电源装置
CN1459986A (zh) 一种反馈调制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20111101