CN1909113B - 用于感测存储单元的状态的方法和装置 - Google Patents

Abstract

一种包括与第一电容器并联设置的存储单元的单元装置被充电到第一电压电势。第二电容器被充电到比第一电压电势高的第二电压电势。第二电容器连接到单元装置，同时包括第一电容器的单元装置上的电压保持恒定。所得到的从第二电容器经过存储单元的电流用于检测存储单元的状态。

Description

用于感测存储单元的状态的方法和装置

技术领域

本发明总体上涉及半导体存储器，具体地说，涉及用于感测各个非易失性存储单元的状态的感测装置。

背景技术

存储器的类型

存在不同类型的非易失性存储器。只读存储器(ROM)在制造时被编程。它们生产成本低，但是它们的单元内容是不能改变的。可编程ROM(PROM)的存储单元可以被编程一次，一般使用比工作电压高的电压，但不能被再次擦除。在可擦除PROM(EPROM)中，所有单元可以通过将存储单元暴露在相对强的UV辐射下而被一起擦除。电可擦除PROM(EEPROM)和快闪EEPROM的单元能够被电编程和擦除。在EEPROM中，每一个存储单元必须被单独擦除，而在快闪EEPROM中，所有的存储单元或大单元块可以被一起擦除(瞬间地)。

尽管与RAM和ROM相比它们的价格更高，但是EEPROM变得越来越受欢迎。它们允许替换存储在器件的存储模块中的代码而不需要将该存储模块从器件中去除。与RAM不同，它们还允许在缺少电源电压的情况下保持所存储的数据的能力。除此之外，它们还对机械应力和磁场不敏感。由于这些原因，基于EEPROM的存储卡在可移动应用中也已经成为受欢迎的存储介质。这些应用的实例是个人媒体播放器或移动电话。

浮栅存储单元

存在不同类型的EEPROM单元。多种类型是基于浮栅MOSFET(金属氧化物半导体场效应晶体管)的。在控制栅和源/漏沟道之间，导电层，浮栅夹在两层绝缘层之间。使用热电子注入或Fowler-Nordheim隧穿将电荷引入浮栅中。在其浮栅上包含相当大量电荷的存储单元被称为已被编程的，并代表逻辑“1”。由于所得到的电场，栅极下面的衬底是电荷载流子耗尽的，并且对于恒定的控制栅电压，沟道电阻增加。相反地，在浮栅上不包含或仅包含少量电荷的浮栅MOSFET被称为已被擦除的，并且具有较高的电导率，代表逻辑“0”。

浮栅存储单元存在变化，其中在浮栅中存储了不同数量的电荷。所得到的不同沟道电导率用于对两位或更多位信息进行编码。例如，提供四种不同电荷状态或沟道电导率的存储单元可以用来存储两位信息。

NROM存储单元

另一种类型的存储单元是基于氮化物ROM(NROM)的。NROM单元包括在衬底的源/漏沟道和控制栅之间的电介质，非导电层。一般，氮化物层夹在两层氧化层之间，并且所得到的存储器件被称为ONOEEPROM。

与导电浮栅的情况不同，NROM存储单元的介电层中俘获的电荷在该层中保持固定。因此，电荷可以存储在介电层的不同位置中，例如，靠近MOSFET的源极或漏极端子。

如同导电浮栅晶体管一样，对于NROM存储单元，俘获电荷的数量以及因此其下面的沟道的电导率可以分成多个水平，允许存储多位信息。

可替换地，电荷可以存储在氮化物层的不同区域中，并且每个区域用作不同的存储单元.根据美国专利No.6,011,725，其在此被引入作为参考，已知在NROM单元的第一端子例如源极附近存储第一位，以及在该单元的第二端子例如漏极附近存储第二位.正如本领域中已知的，第一位可以通过测量经过NROM单元的正向电流来读取，以及第二位可以通过测量经过NROM单元的反向电流来读取.

将两位信息存储在氮化物层的不同区域中具有的优点在于，与在多级存储单元中相比，可更容易地检测各个状态之间的差异。然而，当检测第一位的状态时，第二位的状态影响流过该单元的电流，反之亦然。这也被称为第二位效应。尽管与由将要读取的位的状态引起的效应相比，第二位效应很小，但随着存储单元的工作电压变得更低，它可能变得更加重要。

低电压电路和读出放大器

为了省电并允许更小的管芯结构用于半导体电路，存储模块的工作电压变得越来越低。先前使用5V和3.3V作为电源电压，而新器件使用例如1.6V的电压。

本领域中已知的感测装置通常感测阈值控制栅电压，在该栅电压下固定的参考电流流过将要感测的存储单元。在集成电路装置的各线路处出现的电压降降低了将要检测的信号强度。最重要的是，将存储单元与读出放大器和其他外围设备相连的电源线和位线具有关联电阻，通过其电压下降。因此，通过感测装置观察到的电压与存储单元的局部电压并不相等。流过该单元的电流越高，通过位线的电压降越高。

将存储单元与读出放大器相连的位线还具有关联电容。因此，在存储单元处并不立即发生读出放大器的信号改变到预先确定的电压电平，反之亦然。代替地，位线的电压类似于充电电容器的电压那样随时间而增加。这可能会损失用于在感测之前或期间对位线充电的高电压源的有价值的能量。为了能够实现存储器件的高工作速度，必须提供高电流对位线进行充电或放电。如果通过用于感测的存储单元对位线进行放电，那么流过存储单元的相对小的电流可能导致冗长的感测阶段，这限制了存储器件的整体性能。

位线的这些不利特性对差分读出放大器的影响甚至更大，所述差分读出放大器即将从要被感测的存储器单元得到的信号和从处于已知状态的参考单元得到的信号相比较的读出放大器。在这种装置中，第二位线必须设置在读出放大器和参考单元之间，其导致感测网络的进一步的电压降或电容。

发明内容

根据本发明的优选方面，包括存储单元和与它并联连接的、例如由位线电容提供的第一电容器的单元装置被充电到第一电压电势。该单元装置的预充电可以使用存储器件的电源电压快速且直接地执行。

第二电容器，其优选比第一电容器小得多，被充电到比第一电压电势高的第二电压电势。第二电压可以由例如电压泵浦来提供。

在实际的感测阶段期间，单元装置连接到第二电容器，而该单元装置的电压保持恒定。例如，采用源跟随器结构的晶体管可用于保持单元装置及由此第一电容器的电压恒定。

流过存储单元的电流，其取决于该单元的编程状态，必须由第二较小的电容器提供.因此，如果相当大的电流流过存储单元，即如果存储单元被擦除，则第二电容器的电压将相对快速地从第二电压电势降低，并接近第一电压电势.如果存储单元被编程，则对于相同的栅电压，小得多的电流流过该单元.例如，在5V的栅电压下，5μA的电流将流过被编程的单元，而使用相同的栅电压，20μA的电流将流过被擦除的单元.第二电容器的电压电平的降低与第一电容器(即位线电容器)无关，并且可用于快速检测存储单元的状态.

与先前所用的读出放大器相比，上述根据本发明的实施例的方法和电路装置具有多个优点。

第一，即使存储器件的电源电压相对低，存储单元及其相关联的位线电容仍可以直接使用电源电压来预充电。这有助于省电，因为在该阶段中不需要升压源。

第二，在预充电阶段中不需要源跟随器电路，这大大缩短了该阶段。用于将单元装置连接到电源电压的晶体管用作电子开关，使得第一电容器可以在很短的时间内被充电。除此之外，由于如同在常规读出放大器中那样电压降发生在源跟随器晶体管处，因此没有信号幅度损失。

第三，用于读出放大器的第二电容器可被设计成与位线电容相比非常小。因此，即使第二电容器使用电压泵浦或升压器来预充电，也仅需要很少的能量，而且预充电阶段可以保持很短。

第四，由于通过存储单元放电的第二电容器的小尺寸，实际的感测阶段很短。该过程和位线电容无关。如果代替地，相对大的位线电容将经由或通过存储单元放电，则感测阶段将长得多。

第五，根据本发明的优选实施例的感测方案是直接感测存储单元的状态，而不是类似许多其他读出放大器那样执行差分感测。对于参考单元，这防止了在位线驱动器处产生另外的电压降。除此之外，单个参考单元可以用于为存储器件的所有读出放大器而不是为每一读出放大器的一个参考单元提供触发点。

第六，用于读出放大器的电路装置比多种较早的设计简单。因此，它在集成电路上占用很少的空间，并允许使用多个相似的读出放大器进行高度并行感测。

附图说明

为了更全面地理解本发明及其优点，现在参考下面结合附图的描述，在附图中：

图1，包括图1A和1B，示出根据现有技术的非易失性存储单元的阵列，其中图1A示出NROM单元的阵列，以及图1B示出浮栅存储单元的阵列；

图2示出用于感测存储单元的状态的示意电路装置；

图3示出根据本发明的用于感测存储单元的状态的方法的流程图；以及

图4，包括图4A-4D，示出根据本发明出现在读出放大器和单元装置中的一些电流和电压的模拟。

具体实施方式

存储单元阵列

图1A示出NROM存储单元201的阵列100.所示出的阵列100包括三行存储单元201，每行包括三个存储单元201.实际上，阵列100可以包含更多的存储单元201，如图1A中的点所示.实际上，通常使用2的幂作为列和/或行的数目.例如，阵列100可以包括4096行和1024列.除此之外，多个阵列可以包含额外的行和/或列，为有缺陷的存储单元201提供额外的容量，或为管理数据例如纠错码提供额外的空间.

一行的所有存储单元201都利用输入连接器104连接到公共字线101。提供给输入连接器104的控制信号可以例如通过存储器件的行解码器(未示出)来产生。字线101连接到一行的所有存储单元201的所有控制栅203。另外，阵列100的一公共列的所有存储单元201的所有第二端子连接器207连接到公共位线102。位线102连接到输出连接器105，其例如连接到读出放大器(在图1A中未示出)。最后，所有存储单元201的所有第一端子连接器206连接到公共电压电势103，例如电接地。在图1A的实施例中，一个公共线106将每两行的存储单元201连接到电压电势103。然而，实际上，线106的长度将保持最小以便最小化线106的电压降和电容。

图1B示出和图1A相似的存储单元阵列。不同之处仅在于所使用的存储单元的类型。在图1B中，浮栅存储单元107用作存储单元。浮栅存储单元107包括在控制栅203和存储单元107的衬底(未示出)之间的另外的导电层108，浮栅。浮栅108用来存储代表存储单元的状态的电荷。

图1A和图1B中所示的结构被称为NOR阵列，其中通过使用相应的位线102来激活相应的字线101并感测存储单元201的状态，可以单独选择每一个存储单元201。实际上可以使用存储单元201的阵列100的其他结构。例如，通常串联连接一行中的一组存储单元201，也被称为NAND阵列。为了读取NAND阵列的各个存储单元201，通过字线101将足够高的电压提供给相关组的所有存储单元201的控制栅203，除了将要通过位线102感测的存储单元201之外。这些设置方面的变化是本领域的技术人员已知的，并且它们的细节与根据本发明的实施例的感测方法和装置无关。由于这些原因，在本发明的进一步描述中将不再讨论这些变化。

根据本发明的读出放大器

图2示出用于感测非易失性存储单元201的状态的示意电路装置。单元装置200包括存储单元201和第一电容器202。存储单元201的控制栅203连接到输入节点204。在控制栅203和存储单元201的衬底(未示出)之间存在介电层205，其中可以存储电荷。存储在介电层205中的电荷代表存储单元201的状态。在所描述的实施例中，介电层是氮化物层，夹在两层氧化层之间，也被称为ONO存储单元。

存储单元201进一步包括两个端子206和207。第一端子206连接到电势208，例如地电势。第二端子207连接到局部位线209(LBL)，其将单元装置201和第一选择装置210的输入相连。局部位线209通过第一电容器202耦接到地电势239。

在所示的实施例中，第一选择装置210借助诸如p型MOSFET的场效应晶体管(FET)240来实现。第一选择装置210借助从控制输入211接收的控制信号来启动。在实例中，控制输入211连接到MOSFET 240的控制栅，以接通第一选择装置210的输入和输出之间的连接，从而使局部位线209和全局位线212(GBL)相连。

第一选择装置210的输出通过全局位线212连接到第二选择装置213的输入。第二选择装置213通过控制输入214来控制并用于选择性地将读出放大器216的输入215连接到全局位线212。在示例性实施例中，第二选择装置213包括p型MOSFET 241，其控制栅连接到控制输入214。

第二选择装置213的输出连接到读出放大器216的感测输入215。读出放大器216的感测输入215可以借助电子开关218连接到第一电压电势217，例如电源电压V_cc。在图2所示的实施例中，使用p型MOSFET。电子开关218通过控制输入219利用相应的控制信号来控制，该相应的控制信号在下面的段落中将被称为控制信号B。

感测输入215进一步连接到另一n型MOSFET 220的漏极端子242，其源极端子243通过电子开关222连接到第二电压电势221。在图2的实施例中，电子开关222是另一p型MOSFET，其借助从控制输入223接收的控制信号C来控制。在所示的实施例中，第二电压电势221高于所述第一电压电势217。例如第二电压电势221可以连接到非易失性存储模块的泵浦或升压器装置(未示出)。例如3V的第二电压可以由1.6V的第一电源电压产生。

晶体管220的源极端子243进一步连接到第二电容器224和反相器装置225。通过闭合电子开关222，相对于另一电压电势227，例如电接地，第二电容器224可以被充电到电压电势221。换句话说，使用本领域中已知的升压器或泵浦装置，可以将第二电容器升压到电压电势227之上电压电势221的量。

源极端子243的电压和由此的电容器224的电压用作反相器装置225的输入信号。在所示实施例中，反相器装置225包括p型MOSFET228，其源极端子244连接到电压电势229，例如连接到与电势221相同的电压。它的漏极端子245连接到被称为OUT的输出节点230，其用来表示存储单元201的编程状态。漏极端子245通过电阻器226进一步连接到电压电势238。例如，电压电势238可以相同于电势227，即电接地。电阻器226用于将通过晶体管228的电流限制为固定的参考电流，并且与晶体管228相结合用作分压器。

n型MOSFET 220的控制栅连接到由偏压产生器231提供的偏置电压。在图2的实施例中，偏压产生器231包括n型MOSFET 232，其特性优选和n型MOSFET 220基本相同。偏压产生器231的输入连接到晶体管232的控制栅。晶体管232被装置成二极管结构，即，它的控制栅连接到它的端子之一。在电压电势233和电压电势234之间，晶体管232和电子开关235以及限流装置237串联连接，这里限流装置237是电阻器。电压电势233高于电压电势234。在一个实例中，电压电势233基本相同于第二电压电势221，例如泵浦或升压电压，并且电压电势234基本相同于第一电压电势217，例如存储器件的电源电压。电子开关235优选是另一p型MOSFET，其借助通过控制输入236提供的控制信号A来控制。

这里应当注意，对于本领域的技术人员来说显然，尽管在单元装置200中，第一电容器202被绘制成分立电容器，但是实际上第一电容器202是由局部和全局位线209和212、第一和第二选择装置210和213以及输入连接215的电容提供的。这意味着第一电容器202分布在读出放大器216和单元装置200之间的连接的整个长度上。因此，对于存储单元201的任何阵列100，第一电容器202是固有的，并且实际上不能被避免或者被容易地减小。同样地，第二电容器224是由读出放大器216的电容而不是由额外的、分立电容器提供的。与第一电容器202不同，第二电容器224可以按照电路装置的要求来设计。

除此之外，尽管图2的实施例示出了第一和第二选择装置210和213，但是可以使用任何数目的选择装置将读出放大器216连接到单元装置200.例如，如果存储单元201的阵列100的每一列提供一个读出放大器216，则不需要提供选择装置210或213.然而，为了使第一电容器202保持最小，各组存储单元201通常使用选择装置210连接到全局位线212.除此之外，一个读出放大器216一般可以使用另外的选择装置213连接到不同的全局位线212.

感测存储单元的状态的方法

参考图2所示的示例性电路装置和图3所示的流程图来描述根据本发明的实施例的用于感测存储单元201的状态的方法。

准备阶段

最初借助控制信号A、B、和C来控制的电子开关235、218和222打开，并且两个电容202和224被放电。

在图2的示例性实施例中，首先启动偏压产生器231以给晶体管220的控制栅提供偏置电压V_bia8。为此，将信号A提供给控制输入236，其使电子开关235闭合。例如，p型MOSFET的控制栅可以下拉到电接地电势。因此，预先确定的电流从电压电势233经过限流装置237、晶体管232和电子开关235流到电压电势234。

示例性实施例中使用的存储单元201是增强模式的n型MOSFET，即，第一和第二端子206和207之间的沟道是电荷载流子耗尽的，即使没有电荷在氮化物层205中被俘获以及没有电压施加到控制栅203。因此，在感测期间，在没有电荷载流子在氮化物层205中被俘获的情况下，即在存储单元201处于擦除状态的情况下，控制栅203被提供高得足以允许电流从第一端子206流到第二端子207的阈值电压V_th。例如，可以提供5V的阈值电压V_th。在如图1A所示的存储单元201的阵列100中，经由相应存储单元201的字线101提供阈值电压V_th。

第一预充电阶段

在步骤301(图3)中，第一电容器202被充电到第一电压电势217。存储单元201使用控制输入211和214的控制信号来选择，并使用第一和第二选择装置210和213连接到读出放大器216的输入连接215。除此之外，例如通过将控制输入223拉到电接地，使用合适的控制信号B来闭合电子开关218。与在根据现有技术的读出放大器中不同，晶体管218用作电子开关并且没有采用源跟随器结构，以允许相对高的电流经过全局和局部位线212和209流到单元装置200。

因而，存储单元201的输入连接215、全局位线212、局部位线209、电容器202和第二端子207被非常快速地充电到第一电压电势217的电平。

在该阶段期间，尽管读出放大器216的该路径的充电电流受到偏置电压V_bias的限制，但是第二电容器224也被充电到第一电压电势217。在示例性实施例中，第二电容224非常小。例如可以使用50～100fF的电容。因此，流过晶体管220的甚至非常小的电流将相对快速地对第二电容器224充电。在预先确定的预充电时间结束时，通过例如通过连接控制输入219提供具有3V电压的合适信号B来打开电子开关218。

第二预充电阶段

在步骤302(图3)中，第二电容器224将被充电到第二电压电势221。特别有利的是，第二电压电势221大大高于第一电压电势217。例如，如果第一电压电势217等于1.6V的电源电压V_cc，那么可以使用在3V和20V之间的范围内的第二电压221。

为了对第二电容器224预充电，将合适的控制信号C提供到控制输入223，这使得电子开关222闭合，并使第二电压电势221和第二电容器224相连。例如，控制输入223可以被拉到电接地。同时，受晶体管220的偏置电压V_bias限制的小电流从第二电压电势221流到输入连接215.

如果流过存储单元201的电流小于流过晶体管220的电流，那么该电流将缓慢地对第一电容器202充电。例如，如果存储单元201处于编程状态，并且电荷沉积在氮化物层205中，那么在氮化物层205和晶体管220的衬底之间产生的电场使从第一和第二端子206和207之间的沟道输送的电荷耗尽。然而，如果存储单元201处于导电状态，即如果存储单元201未被编程或者被擦除了，那么流过晶体管220的电流太小以致于不能补偿从第一电容器202经过存储单元201的电荷损失，并且因此第一电容器202的电压将缓慢地降低。

由于经过存储单元201的电流受到晶体管220的限制，其可以使用偏压产生器231的参考电流来调节，因此与第二电容器224的预充电速度相比，两种情况下第一电容器202的充电或者放电的速度都很小。相比之下，用于装载第二电容器224的电流不受电子开关222的限制。除此之外，第二电容器224比第一电容器202小得多，因此可以被更快地充电。例如，第一电容器202可以具有1.3～2.6pF的电容，而第二电容器224具有50～100fF的电容。因此，在第二预充电阶段，位线209和212、输入连接器215和第一电容器202的电压将主要保持在第一电压电势217的电平。

在第二预充电阶段结束时，通过例如通过连接控制输入223提供具有3V电势的合适控制信号C来打开电子开关222。

感测阶段

在感测阶段期间，第二电容器224通过存储单元201被放电。在步骤303中，第二电容器224经由晶体管220连接到单元装置200。在步骤304中，晶体管220被装置作为源跟随器，并且采用输入连接215的电压恒定保持在第一电压电势217的电平的方式通过V_bia8被偏置。更具体地说，提供到晶体管220的控制栅的偏置电压V_bias等于V_GS+V₁，并且V_GS是晶体管232的栅极和源极端子之间的电压电势，以及V₁是电压电势234的电压，例如1.6V的工作电压。因此，晶体管220工作在饱和模式下，并且从第二电容器224经由晶体管220和单元装置200的路径的电导率受到存储单元201的电导率的限制。经由存储单元201通过电流损失的任何电荷都是由第二电容224提供的，直到第二电容器被放电到第一电容器202的电压电势加上晶体管220的阈值电压V_th为止，所述阈值电压即低于其晶体管不再工作在其饱和区而是工作在其线性区的电压电平。

如上所述，与第一电容202和流过被擦除的存储单元201的电流相比，第二电容224很小。因此，在被擦除的存储单元201的电压从第二电压电势221降到第一电压电势217的情况下，第二电容器224将被非常快速地放电。

只要提供到晶体管228的控制栅的电压比第一电压电势217高得多，那么晶体管228的源/漏连接就将保持在截止区中，即电势229和238之间的大部分电压将下降在晶体管228处。因此，OUT节点230将保持在低电压电平。然而，一旦晶体管228的控制栅的电压下降到预先确定的阈值电压之下，它的源/漏连接就变成导电的，即它的电阻将比电阻器226的电阻低得多。因此，229和238之间的大部分电压电势将下降在电阻器226处，并且输出节点230将提供高电压信号OUT。

根据存储单元201的编程状态，输出节点230的这种翻转将在更早或更迟的时间发生。因此，节点230翻转时的时间点可用于确定存储单元201是被编程还是被擦除。这在步骤305中实现。存在不同的方法来确定测量节点230的OUT信号的时间。

一种替换是使用固定的时间段作为感测阶段。例如，可以计算需要流过被编程的或被擦除的存储单元201的电流将第二电容器224放电到触发晶体管228的电压电平的时间。然后，可以选择这两个值之间例如这两个时间中间的时间，以便例如使用嵌入在存储器件中的定时电路测量输出节点230的OUT信号。然而，很难考虑在存储器件的制造过程期间发生的变化。

可替换地，可以提供参考单元装置200′和参考读出放大器216′，这里未示出，但是设置和结构方面都与图2中所示的那些相似。参考单元201′可以被编程为编程状态和擦除状态之间的状态，即仅仅少量电荷被俘获在它的氮化物层205′中。这种存储单元201′将比被编程的存储单元201更快地对第二参考电容器224′放电，但是慢于被擦除的单元201。因此，可以使用参考感测装置216′的OUT节点230′的信号变化来确定何时读取读出放大器216的输出节点230的OUT信号的时间点。

有利的是，在相同过程中制造的阵列100的参考单元201′和所有存储单元210将经受相同的变化并受到其变化的同等影响。所述过程的另一优点是，单个参考单元201′可以用于给形成存储器件的集成电路的所有读出放大器216提供触发信号。实际上，为了改善存储器件的读取性能通常使用并联的多个读出放大器216。例如，可以每一位线102使用一个读出放大器216，或者每两个位线102使用一个读出放大器216。

在感测阶段结束时，从输出节点230读取输出信号OUT并把它传送到例如数据输出锁存器(未示出)。

图4示出根据本发明的优选实施例工作的读出放大器216的模拟结果。该图示出在两个不同存储单元201的感测期间观察到的多个电流和电压。从处于擦除状态即在其氮化物层205或浮栅108上不包含电荷的第一存储单元201得到的结果用后缀“ERS”标记。从处于编程状态即在其氮化物层205或浮栅108上包括预先确定的电荷的第二存储单元201得到的结果用后缀“PGM”标记。

图4A示出流过单元装置200的存储单元201的单元电流I(VCELL)。被擦除的存储单元的电流大大高于被编程的单元的电流。

图4B示出分别被提供作为输入节点219和223的控制信号B和C的电压。在第一预充电阶段期间，信号B被拉到电接地以便启动电子开关218。在第二预充电阶段期间，信号C被拉到电接地以便启动电子开关222。在所有其他时间，它们保持在高电压电势，并且开关218和222打开。本领域技术人员将认识到，如果开关218和222是不同类型的器件，那么可能需要不同的电压电平。例如，如果开关218或开关222是n型MOSFET，那么将需要高电压电平来接通相应的开关。

图4C和4D分别示出在被编程的和被擦除的存储单元201的感测期间观察到的电压。在第一预充电阶段期间，第一电容器202的电压V(DRAIN_CELL)被充电到第一电压电势217。第二电容器224的电压V(SENSE)跟随相同的曲线。在第二预充电阶段期间，第二电容器224被充电到第二电压电势221，而第一电容器202的电压大体上保持不变。

在图4C所示的被编程的单元的感测阶段期间，由于第二电容器224被充电到第二电压电势221，因此输出节点230的电压V(OUT_PGM)起始于低电压.由于经过被编程的单元的电流I(VCELL_PGM)很小，因此第二电容器224的电压仅非常缓慢地降低，采用这种方式，晶体管228在感测阶段结束之前并不翻转(即改变状态).因此输出节点230的电压V(OUT_PGM)在整个感测阶段保持在其低电势.

在图4D所示的被擦除的单元的感测阶段期间，由于最初第二电容器224被充电到第二电压电势221，因此输出节点230的电压V(OUT_ERS)也起始于低电压。由于经过被擦除的单元的电流I(VCELL_ERS)相当大，因此第二电容器224的电压下降比被编程的单元的电压快得多。在大约10ns之后它接近第一电压电势217，使得晶体管228在此时翻转。在感测阶段的该时期，输出节点230的电压V(OUT_ERS)切换到高电压电势。

虽然已经参考示例性NROM存储单元描述了上述方法，但是这些教导同样应用于其它存储单元，例如浮栅存储单元等。

尽管已经详细描述了本发明及其优点，但是应当理解，在不脱离由附属权利要求限定的本发明的精神和范围的情况下可以在其中进行各种改变、替代和变型。例如，可以考虑其他存储单元和单元装置。还可以考虑其他位线和选择方案。尽管已经详细描述了示例性读出放大器，但是可以预期其他读出放大器和等效电路也在本发明的范围内。

此外，本申请的范围并不旨在受限于该说明书中描述的过程、机器、制造、物质成分、装置、方法和步骤的具体实施例。正如本领域的普通技术人员将从本发明的公开中容易理解的，根据本发明可以利用目前存在的或者以后将要研制的过程、机器、制造、物质成分、装置、方法、或步骤，它们执行与这里描述的相应实施例基本相同的功能或者获得与其基本相同的结果。因此，附属权利要求旨在在它们的范围内包括这些过程、机器、制造、物质成分、装置、方法、或步骤。

Claims (20)

1.一种用于感测存储单元(201)的状态的方法，该存储单元(201)是单元装置(200)的一部分，其包括与第一电容器(202)并联设置的所述存储单元，该方法包括：

将所述第一电容器(202)充电到第一预先确定的电压电势(217)；

将第二电容器(224)充电到第二预先确定的电压电势(221)，所述第二电压电势(221)比所述第一电压电势(217)高；

将所述第二电容器(224)连接到所述单元装置(200)，同时通过控制从第二电容器(224)到单元装置(200)并经过存储单元(201)的电流来保持第一电容器(202)上的电压恒定；以及

使用所述电流作为指示器检测存储单元(201)的状态。

2.根据权利要求1的方法，其中从第二电容器(224)到单元装置(200)的电流引起第二电容器(224)两端的电压随时间而降低，并且其中电压降低的速率用于检测存储单元(201)的状态的步骤中。

3.根据权利要求1的方法，其中第一电容器(202)上的电压借助源跟随器而保持恒定，该源跟随器包括设置在所述第一电容器(202)和第二电容器(224)之间的负载晶体管。

4.根据权利要求2的方法，其中所述第二电容器(224)连接到电子开关(228)的控制输入，并且其中第二电容器(224)两端的所述电压降低触发所述电子开关(228)的输出线从第三电压电势(238)切换到第四电压电势(229)，使得所述电子开关(228)切换所述输出线所花费的时间取决于所述存储单元(201)的编程状态。

5.根据权利要求2的方法，其中将所述第二电容器(224)两端的所述电压降低和至少一个参考电压相比较。

6.根据权利要求5的方法，其中参考电压在参考电容器上被测量，该参考电容器被充电到第二预先确定的电压电势(221)，并且连接到已知状态和电容的参考单元。

7.根据权利要求6的方法，其中所述参考单元处于将要利用该方法来感测的两个状态之间的状态，所述两个状态即存储单元(201)的编程状态和擦除状态。

8.根据权利要求6的方法，其中对所述第一电容器(202)充电包括对位线(209，212)和耦接到存储单元(201)的选择开关(210，213)的固有电容充电。

9.一种用于感测存储单元(201)的状态的装置，包括：

用于第一电压(217)的连接器；

用于第二电压(221)的连接器；

存储单元(201)阵列，所述阵列的每一行连接到公共字线，并且所述阵列的每一列连接到公共位线，所述位线提供相关联的第一电容负载(202)；

多个读出放大器(216)，每个读出放大器(216)包括第二电容负载(224)；

所述相应位线中的每一个可连接到所述第一电压(217)，使得所述第一电容负载(202)可充电到所述第一电压(217)；

所述读出放大器(216)的所述相应第二电容负载(224)中的每一个可连接到所述第二电压(221)，使得每个所述第二电容负载(224)可充电到所述第二电压(221)；以及

所述读出放大器(216)中的每一个可连接到所述位线中的至少一个，使得所述第二电容负载(224)可以借助电流通过所述位线和连接到所述位线并被所述字线之一选择的所选存储单元(201)被放电，使得所述电流取决于所述所选单元(201)的电导率并用于确定所述所选单元(201)的状态.

10.根据权利要求9的装置，其中所述第一电容负载(202)比所述第二电容负载(224)大。

11.根据权利要求9的装置，其中所述第一电压电势(217)等于提供给所述装置的电源电压(Vcc)。

12.根据权利要求9的装置，进一步包括从所述第一电压(217)产生所述第二电压(221)的泵浦装置。

13.根据权利要求9的装置，其中所述存储单元(201)是电可擦除可编程只读存储器单元或快闪电可擦除可编程只读存储器单元。

14.根据权利要求13的装置，其中所述存储单元(201)是氮化物只读存储器单元。

15.根据权利要求14的装置，其中所述相应的氮化物只读存储器单元用于存储两位信息，通过测量经过所述氮化物只读存储器单元的正向电流来读取的第一位，和通过测量经过所述氮化物只读存储器单元的反向电流来读取的第二位。

16.根据权利要求12的装置，其中所述存储单元(201)包括浮栅晶体管。

17.一种用于感测存储单元(201)的状态的装置，包括：

存储单元(201)；

将存储单元(201)连接到读出放大器(216)的位线，该位线包括第一电容(202)；

包括第二电容(224)的读出放大器(216)；

将第一电容(202)连接到第一电压电势(217)的第一开关(218)；以及

将第二电容(224)连接到第二电压电势(221)的第二开关(222)，其中存储单元(201)的状态可以通过检测从第二电容(224)经过位线的第一电容(202)并且经过存储单元(201)的电流的放电速率来确定。

18.根据权利要求17的装置，其中位线包括局部位线(209)和全局位线(212)，并且进一步包括将局部位线(209)耦接到全局位线(212)的选择开关(210)。

19.根据权利要求17的装置，进一步包括将全局位线(212)和读出放大器(216)的输入(215)耦接的第二选择开关(213)。

20.根据权利要求17的装置，其中第一电容(202)进一步包括第一选择开关(210)和第二选择开关(213)的固有电容。

Images