CN1909239A - 相变材料、制造和操作其的方法和相变随机存取存储器 - Google Patents

相变材料、制造和操作其的方法和相变随机存取存储器 Download PDF

Info

Publication number
CN1909239A
CN1909239A CNA2006101212489A CN200610121248A CN1909239A CN 1909239 A CN1909239 A CN 1909239A CN A2006101212489 A CNA2006101212489 A CN A2006101212489A CN 200610121248 A CN200610121248 A CN 200610121248A CN 1909239 A CN1909239 A CN 1909239A
Authority
CN
China
Prior art keywords
phase change
bottom electrode
layer
electrode contact
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101212489A
Other languages
English (en)
Other versions
CN1909239B (zh
Inventor
卢振瑞
姜闰浩
李相睦
徐东硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1909239A publication Critical patent/CN1909239A/zh
Application granted granted Critical
Publication of CN1909239B publication Critical patent/CN1909239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Abstract

本发明公开了一种相变材料、包括该相变材料的PRAM以及制造和操作这种PRAM的方法。绝缘杂质均匀分布在相变材料的整个或部分区域上。该PRAM包括含有相变材料的相变层。相变材料的绝缘杂质含量可小于相变材料体积的10％。相变材料绝缘杂质的含量可以通过控制施加到包括绝缘杂质的靶的电能调节。

Description

相变材料、制造和操作其的方法和相变随机存取存储器
技术领域
本发明涉及一种半导体存储器件，更具体地，涉及一种相变材料、包含该相变材料的相变随机存取存储器(PRAM)以及制造和操作该存储器的方法。
背景技术
在PRAM中，根据温度存储数据的相变层变成晶体或非晶。当相变层是晶体的时候，PRAM具有低电阻。相反，当相变层是非晶的时候，PRAM具有高电阻。PRAM是一种非易失性存储器件，其利用根据相态的相变层的电阻不同在从相变层上写入位数据或从相变层读取位数据。
常规的PRAM问题在于，为了将相变层变成非晶需要高复位电流I复位。
由于半导体技术的发展，通过减小包含相变层的晶体管和存储节点的尺寸来增加PRAM的集成水平并不困难。
然而，当晶体管尺寸减小时，晶体管的最大允许电流也减小了。因此，在不减小复位电流的情况下增加PRAM的集成水平是困难的。
而且，由于常规的PRAM具有低的结晶温度，容易受周围环境影响。这降低了常规PRAM的可靠性和记忆特性。
发明内容
本发明提供一种具有低非晶(或熔化)温度Tm和高结晶温度Tx的相变材料。
本发明还提供一种包括上述相变材料的PRAM，由此该PRAM具有低的复位电流和提高的记忆特性。
本发明还提供一种操作上述PRAM的方法。
本发明还提供一种制造上述PRAM的方法。
根据本发明的一个方面，提供一种相变材料，其包括：结晶温度和非晶温度彼此不同的第一材料；和均匀分布在第一材料上的绝缘杂质。
绝缘杂质可均匀分布在第一材料整个区域的上，或仅在第一材料部分区域上。绝缘杂质可以是SiOx(x＝1～4)、SiN、Si3N4、TiOx(x＝1～4)、AlO和Al2O3的至少一种。绝缘杂质的含量可以小于第一材料体积的10％。绝缘杂质可位于第一材料中的空位或间隙位置。
根据本发明的另一个方面，提供一种PRAM(相变随机存取存储器)，其包括：开关器件；连接到开关器件的下电极；形成在下电极上的下电极接触层；形成在下电极接触层上的相变层，相变层下表面的部分区域接触下电极接触层的上表面；和形成在相变层上的上电极，其中相变层包括均匀分布的绝缘杂质。
绝缘杂质可均匀分布在相变层的整个区域上。
绝缘杂质可仅均匀分布在发生相变的相变层的部分区域上。
绝缘杂质是SiOx(x＝1～4)、SiN、Si3N4、TiOx(x＝1～4)、AlO和Al2O3的至少一种。
绝缘杂质的含量可少于相变层体积的10％。
下电极接触层可由TiN、TiAlN或具有比TiN或TiAlN大的绝对值的负塞贝克系数、比TiN或TiAlN低的热导率和与TiN或TiAlN相同水平的电阻的材料形成。
下电极接触层可以是选自掺杂的TiN层、TiAlN层、n型SiGe层、n型PbTe层、n型多晶硅层和钴硅层组成的一种。
可进一步在下电极接触层的周围设置间隔物。
下电极接触层填充接触孔的一部分中，相变层填充在接触孔的剩余部分中。
根据本发明的另一方面，提供一种PRAM(相变随机存取存储器)，其包括：开关器件；连接到开关器件的下电极；覆盖开关器件和下电极的层间绝缘层；形成在层间绝缘层内的第一接触孔，以暴露下电极；填充第一接触孔的第一下电极接触层；形成在层间绝缘层上的第二下电极接触层，以覆盖第一下电极接触层；形成在第二下电极接触层上的绝缘层，绝缘层包括形成在其中的第二接触孔，以暴露第二下电极接触层；形成在绝缘层上表面上的相变层，以填充第二接触孔；和形成在相变层上的上电极，其中相变层包括均匀分布的绝缘杂质。
绝缘杂质均匀分布在相变层的整个区域上。
根据本发明的另一方面，提供一种操作PRAM(相变随机存取存储器)的方法，该PRAM包括：开关器件，连接到开关器件的下电极，形成在下电极上的下电极接触层，形成在下电极接触层上的相变层，相变层下表面的部分区域接触下电极接触层的上表面，和形成在相变层上的上电极，相变层包括均匀分布的绝缘杂质，该方法包括：施加流过相变层和下电极接触层的复位电流，以将接触下电极接触层的相变层的一部分变成非晶态。
下电极接触层可填充接触孔的一部分，相变层填充接触孔的剩余部分。
在复位电流施加到PRAM上之后，可以用比复位电流的施加时间更长的时间施加流过相变层和下电极接触层的置位电流。
绝缘杂质可分布在相变层整个区域上。
相变层可以是T形的，下电极接触层可包括：连接到开关器件的第一下电极接触层；和连接T形的相变层和第一下电极接触层的第二下电极接触层。
下电极接触层的侧表面可用间隔物覆盖。
根据本发明的另一方面，提供一种制造PRAM(相变随机存取存储器)的方法，该PRAM包括：形成在衬底处的开关器件，连接到开关器件的下电极，形成在下电极上的下电极接触层，形成在下电极接触层上的相变层，相变层下表面的部分区域接触下电极接触层的上表面，和形成在相变层上的上电极，相变层包括均匀分布的绝缘杂质，该方法包括：通过在其中形成了下电极接触层所得到的结构的上表面上形成混合材料，来形成包括均匀分布的绝缘杂质的相变层，该混合材料通过均匀地混合除绝缘杂质之外的相变层的组成材料和绝缘杂质的材料而形成。
可通过同时溅射包括一部分的组成材料的靶和包括剩余部分的组成材料的另一个靶来形成除绝缘杂质以外的相变层的组成材料。
绝缘杂质的材料可通过溅射包括绝缘杂质的靶形成。
电能可施加到包括绝缘杂质的靶上，从而绝缘杂质含量小于相变层体积的10％，电能根据环境来变化。
施加到包括绝缘杂质的靶的电能可以是30-500W。
绝缘杂质可以是SiOx(x＝1～4)、SiN、Si3N4、TiOx(x＝1～4)、AlO和Al2O3的至少一种。
相变层可形成T形，且下电极接触层可以被形成以包括：连接到开关器件的第一下电极接触层；和连接T形相变层和第一下电极接触层的第二下电极接触层。
下电极接触层的侧表面可由间隔物覆盖。
下电极接触层可填充接触孔的一部分，相变层可填充接触孔的剩余部分。
根据本发明，由于均匀分布在相变层上的绝缘杂质，该PRAM的结晶温度Tm减小了而非晶温度Tx增加。从而，PRAM的复位电流减小了。因此，根据减小的复位电流可以减小晶体管的尺寸。而且，由于结晶温度的增加，能够提高PRAM的保持特性。
附图说明
通过参考附图详细描述本发明的示范性实施例，本发明的上述和其它特征以及优点将变得更加显而易见，其中：
图1是根据本发明一个实施例的PRAM的截面图；
图2是示出图1中下电极接触层的部分区域P1的放大截面图；
图3是示出接触孔的上部部分填充有延伸到图1中下电极接触层的上部部分的相变层的情况的截面图；
图4是根据本发明另一实施例的PRAM的截面图；
图5到12是示出进行测量根据本发明实施例的PRAM的物理特性的实验结果的曲线图；
图13是示出图1中PRAM的下电极接触层的改进的截面图；
图14和15是示出根据本发明实施例的PRAM的制造方法的截面图；和
图16是示出根据本发明实施例的PRAM的操作方法的截面图。
具体实施方式
现在将参考附图更充分地描述本发明，在附图中示出了该发明的示范性实施例。在各图中，为了清楚放大了层和区域的厚度。
图1是根据本发明一个实施例的PRAM的截面图。现在将该PRAM称为第一PRAM。相变材料与第一PRAM的相变层完全一致，由此它的描述将用下面关于相变层的描述所代替。
参考图1，第一PRAM包括衬底40。在衬底40上形成用预定的导电杂质(例如，n型杂质)掺杂的第一和第二杂质区域S1和D1，以预定的距离彼此隔离开。衬底40可以是p型硅衬底。第一和第二杂质区域S1和D1可以具有各种形状。第一和第二杂质区域S1和D1中的一个可以是源区，另一个可以是漏区。在第一和第二杂质区域S1和D1之间的衬底40上形成栅绝缘层42，在栅绝缘层42上形成栅44。衬底40、第一和第二杂质区域S1和D1以及栅44组成场效应晶体管。该场效应晶体管可以用PN结二极管代替。
其后，在衬底40上形成第一层间绝缘层46以覆盖该晶体管。在第一层间绝缘层46中形成接触孔48以暴露第一杂质区域S1。可选地，可形成接触孔48穿过第一层间绝缘层46，以暴露第二杂质区域D1而不是第一杂质区域S1。用导电插塞50填充接触孔48。在第一层间绝缘层46上形成下电极52，以覆盖导电插塞50的暴露的上表面。下电极52也用作衬垫层。第二层间绝缘层54形成在第一层间绝缘层46上，以覆盖下电极52，并形成穿过第二层间绝缘层54的接触孔56，以暴露下电极52的上表面。第二层间绝缘层54可用与第一层间绝缘层46相同的材料形成。用下电极接触层58填充接触孔56。下电极接触层58可由具有比TiN或TiAlN大的绝对值的负塞贝克系数、比TiN或TiAlN低的热导率和与TiN或TiAlN相同水平的电阻的材料形成。在第二层间绝缘层54上形成相变层60，以覆盖下电极接触层58的暴露的上表面。相变层60包括结晶或非晶(熔化)温度彼此不同的第一材料。第一材料包括空位和间隙位置。相变层60进一步包括绝缘杂质60p，以及第一材料。绝缘杂质60p可均匀分布在第一材料的整个或部分区域上。在这一点上，绝缘杂质60p可放置在空位或间隙位置。例如，相变层60的第一材料可以是GST(Ge2Sb2Te5)。绝缘杂质60p可以以粒子、分子或原子态存在。绝缘杂质60p可以是选自由氧化硅(SiOX；X＝1～4)、氮化硅(SiN，Si3N4)、氧化钛(TiOX，X＝1～4)和氧化铝(AlO，Al2O3)组成的组中的一种。氧化硅(SiOX)可以是SiO2或SiO4。氧化钛(TiOX)可以是TiO2。绝缘杂质60p的含量可小于相变层60的体积的10％，并且它们的最佳含量可根据它们的类型在上面的范围内变化。例如，当绝缘杂质60p是SiO2时，它们的含量大约可以是体积的6％。在相变层60上形成上电极62。上电极62可以是氮化钛(TiN)电极或氮化铝钛(TiAlN)电极。
图2是示出图1中下电极接触层58的部分区域P1的放大截面图。
如图2所示，在下电极接触层58和第二层间绝缘层54之间形成间隔物70。提供间隔物70以便减小接触孔56的尺寸。根据下电极接触层58的材料，间隔物70可由选自由SiN、SiO2、Al2O3和SiON组成的组的任意材料形成。
图3是示出接触孔56的上部填充有延伸到图1中下电极接触层58的上部的相变层60的情况的截面图。
即，如图3所示，接触孔56的大部分可用下电极接触层58填充，剩余部分可用相变层60填充。
图4是根据本发明另一实施例的PRAM的截面图。现在将该PRAM称为第二PRAM。第二PRAM的特征在于：绝缘杂质60p均匀地分布在相变层60的部分区域上。
参考图4，绝缘杂质60p没有分布在相变层60的整个区域上，而是仅均匀地分布在相变层60的部分区域A1上，其中部分区域A1接触下电极接触层58，相变实际上发生在部分区域A1中。
本发明人对第一和第二PRAM进行了测试，以便验证绝缘杂质60p是否均匀分布在相变层60中和相应的影响。
为了验证绝缘杂质60p是否存在于相变层60中，本发明人制造了具有不同含量绝缘杂质60p的第一到第三测试PRAM。在测试中，GST层用作相变层60，SiO2用作绝缘杂质60p。
第一测试PRAM的相变层是通过溅射沉积工艺形成，在该工艺中将60-W电能施加到从其中发射绝缘杂质60p的SiO2靶上。第二测试PRAM的相变层是通过向SiO2靶施加100-W电能形成的，第三测试PRAM的相变层是通过向SiO2靶施加120-W电能形成的。
图5到12是示出上面测试结果的曲线图。
图5到7分别示出了对于第一、第二和第三测试PRAM的相变层的X射线光电子光谱(XPS)测试结果。
在图5到7中，第一到第三虚线框B1、B2和B3指示SiO2的峰值。从框B1、B2和B3的比较可以看出，从第一测试PRAM的相变层到第三测试PRAM的相变层SiO2的峰值变得更清楚。
从该比较结果，可以看到SiO2作为绝缘杂质在第一到第三测试PRAM的相变层中存在，也可以看出SiO2在相变层中的含量随着施加到SiO2靶的电能增加而增加。
在相变层形成期间，相变层的SiO2含量和施加到SiO2靶的电能之间的关系可以从全部的相变层的椭圆光度法分析结果看出。
图8示出了第一到第三测试PRAM的相变层的椭圆光度法分析结果。
从图8可以看出，相变层的SiO2含量与施加到SiO2靶的电能成比例增加。
本发明人还测量了根据施加到SiO2靶的电能在第一到第三测试PRAM中相变层的薄层电阻的变化，并且图9示出了测量结果。对于上面的测量，为了保持第一到第三测试PRAM的整个相变层在结晶状态，在第一到第三测试PRAM的制造期间，相变层形成之后，立即在300℃对形成的相变层退火大约10分钟。因此，图9中的结果示出全部在结晶状态的相变层的薄层电阻的变化。
参考图9，考虑到常规的GST层具有200Ω/□的薄层电阻Rs，可以看到相变层的薄层电阻随着施加到SiO2靶的电能增加而增加。如从图9中的图表G1所看到的，薄层电阻随着施加的电能增加而指数增加。
如从图8可看到的，相变层的SiO2含量随着施加的电能增加而增加。由此，可以看到，相变层的薄层电阻随着相变层SiO2含量的增加而指数增加。
如上所述，根据本发明PRAM的相变层具有比常规PRAM的相变层更高的薄层电阻。因此，即使当给常规的相变层和本相变层提供相同的复位电流时，本相变层产生比常规的相变层更高的焦耳热。这意味着本相变层需要比常规相变层更低的复位电流来产生相同的焦耳热。
同时，随着相变层的SiO2含量或施加到SiO2靶的电能的增加，相变层的薄层电阻指数增加。因此，当SiO2含量过度增加时，薄层电阻也大大地增加。因此，优选相变层SiO2含量保持低于体积的10％。
本发明人还对第三测试PRAM的本相变层和不含绝缘杂质的常规相变层进行了X射线衍射分析。图10示出了分析结果。在图10中，第二曲线G2涉及常规PRAM的相变层，第三曲线G3涉及第三测试PRAM的相变层。
如从第二和第三曲线G2和G3可示出的，与常规的相变层类似，第三测试PRAM的相变层具有面心立方(FCC)的晶格结构。而且，在第三测试PRAM的相变层的情况下，可以看出，这些峰值在不同晶体方向具有大的半峰全宽、低振幅、稍稍大的宽度和噪声峰值。因此，可以看到第三测试PRAM的相变层与常规的PRAM相比具有小的晶粒和稍微变形的晶格。
为了观察本PRAM的相变层中绝缘杂质的分布，本发明人还通过将180-W电能施加到SiO2靶来制作相变层，然后通过使用Gatan图像滤波器(GIF)对于制作的相变层测量硅(Si)图。图11示出了该测量结果。在图11中，黑色部分和白色部分分别对应于GSP和Si。
如从图11可以看出的，硅均匀地分布在相变层60上，而在相变层60观察不到颗粒或团聚型的SiOX。
本发明人还根据相变层的绝缘杂质含量测量了本PRAM中相变层的相变温度(即，结晶温度和非晶温度)。测量的目标是在共溅射工艺期间分别通过将120-W电能、180-W电能和300-W电能施加到SiO2靶形成的第一、第二和第三相变层。
在图12中示出了该测量结果。在图12中，水平轴表示温度变化，垂直轴表示指示相变层相变的β值变化。在图12中，第一、第二和第三曲线GG1、GG2和GG3分别表示第一、第二和第三相变层的测量结果。
参考图12，第一到第三曲线GG1、GG2和GG3首先在第一区间AA1处发生扭曲，以此减小β值。在第一区间AA1处β值的减小意味着第一到第三相变层的相从晶态变成了非晶态。即，第一到第三相变层在第一区间AA1处结晶。第一到第三相变层的结晶温度在第一区间AA1是彼此不同的。
具体地，第一和第二相变层分别在大约150℃和180℃的温度结晶，第三相变层在比第二相变层更高的温度结晶。由结晶温度从第一相变层到第三相变层增加的事实，可以看出本PRAM中相变层的结晶温度Tx随着相变层的绝缘杂质含量的增加而增加。当常规PRAM中相变层的结晶温度大约是150℃时，第一到第三相变层的结晶温度大约是150-200℃。即，本相变层比常规相变层具有更高的结晶温度。
第一到第三曲线GG1、GG2和GG3从第一区间AA1继续增加，然后在第二区间AA2再次发生扭曲，这意味着β值大大减小。由于第一到第三相变层的相从晶态变成非晶态，所以β值减小。即，在第二区间AA2，第一到第三相变层熔化并变成非晶态。与结晶温度类似，第一到第三相变层的非晶温度根据相变层的绝缘杂质含量而变化。
具体地，在第二区间AA2中，第一、第二和第三相变层分别在大约630℃、640℃和600℃的温度下熔化并变成非晶态。这揭示了本相变层的非晶温度Tm随着相变层的绝缘杂质(例如，SiO2)含量增加而减小。当常规PRAM中相变层的非晶温度大约是630℃时，本PRAM中相变层的非晶温度比常规相变层具有更低的非晶温度。而且，图12的结果揭示了根据相变层绝缘杂质的含量，本相变层的非晶温度可减少到600℃以下。
如从上面测试结果可看到的，具有包含均匀分布绝缘杂质的相变层的第一和第二PRAM比常规PRAM具有更高的结晶温度和更低的非晶温度。因此，第一和第二PRAM比常规PRAM具有更低的复位电流。由于第一和第二PRAM比常规PRAM更高的结晶温度，在第一和第二PRAM中以复位电流写入的数据改变的可能性比在常规的PRAM中的低。即，第一和第二PRAM比常规的PRAM能更长地稳定保持写入的数据。这意味着第一和第二PRAM比常规的PRAM具有更好的保持特性。
同时，第一和第二PRAM的下电极接触层58可由与用作常规PRAM下电极接触层的材料的TiN或TiAlN相比具有相似电阻、更好的珀尔帖(Peltier)效应和低的多的热导率的材料制成。
当复位电流施加到第一和第二PRAM的相变层60时，在相变层60的部分区域产生了热量。由于该产生的热量，相变层60的部分区域的温度快速地增加到相变温度之上，由此部分区域的相由晶态变成非晶态。
通过施加的复位电流在部分区域产生的全部热量是焦耳热、热传导损失和由于珀尔帖效应产生的热量(下文中称为“珀尔帖热”)的总和。
由于珀尔帖热是由于珀尔帖效应产生的，所以置位电阻不能根据下电极接触层58尺寸的改变而改变。因此，当珀尔帖热增加时，在不考虑置位电阻增加的情况下，相变层60的部分区域产生的全部热量可以增加。这意味着复位电流可以减少到与由于珀尔帖热引起的全部热量的增加所对应的程度。
下电极接触层58比由TiN或TiAlN形成的常规下电极接触层产生大的多的珀尔帖热。因此，第一和第二PRAM的复位电流可以减少与珀尔帖热增量一样多。此时，由于下电极接触层58的尺寸没有改变，所以置位电阻没有增加。由于下电极接触层58和相变层60的优点，第一和第二PRAM的复位电流可以进一步减小。
第一和第二PRAM的下电极接触层58可改变形状。例如，下电极接触层58可以是宽的和平的，相变层60可以是下部被第二层间绝缘层(参考图13中的66)限制的T形。即，下电极接触层58和相变层60之间的接触表面可由层间绝缘层66限定。
图13是示出图1中PRAM的下电极接触层的改进的截面图。
参考图13，用第一下电极接触层59a填充在绝缘层54中形成的接触孔56。进一步在第一下电极接触层59a的周围提供间隔物。在绝缘层54上形成第二下电极接触层59b，以覆盖第一下电极接触层59a的暴露的上表面。第一和第二下电极接触层59a和59b优选可由相同材料形成，或由不同材料形成。第一和第二下电极接触层59a和59b的材料可与第一和第二PRAM的下电极接触层58的材料相同。第一和第二下电极接触层59a和59b可同时或顺序形成。
在第二下电极接触层59b上形成绝缘层66。在绝缘层66中形成接触孔68，以暴露第二下电极接触层59b的预定区域。在绝缘层66上形成相变层72以填充接触孔68。相变层72可与图1中第一PRAM的相变层60相同或不同。在相变层72上形成上电极74。
图1和4中第一和第二PRAM中的晶体管是开关器件的一个例子。该晶体管可用其它的开关器件例如二极管型开关器件代替。
图14和15是示出制造根据本发明实施例的PRAM的方法的截面图。
图1的层间绝缘层54和前面的元件是通过常规工艺制造的。在层间绝缘层54中形成接触孔56，然后用下电极接触层58将其填充。可在图2示出的结构中形成下电极接触层58。此时，下电极接触层58的材料特性与图2中的相同。而且，下电极接触层58可包括第一和第二下电极接触层59a和59b，如图13所示。
其后，如图14所示，将层间绝缘层54和下电极接触层58装载在溅射沉积设备的基座80上。
放置第一到第三靶T1、T2和T3与层间绝缘层54的上表面间隔分开一预定的距离。第一到第三电源P1、P2和P3分别连接至第一到第三靶T1、T2和T3。可以调节来自第一到第三电源P1、P2和P3的电能。第一靶T1可以是包括GST的一些元素，即，GeTe的靶。第二靶T2可由选自由SiOx(x＝1～4)、SiN、Si3N4、TiOx(x＝1～4)、AlO和Al2O3组成的组的绝缘材料，例如，SiO2或SiO4形成。第三靶T3可以是包括GST的其它元素，即，Sb2Te3的靶。
衬底40装载于基座80上。其后，施加到第一和第三靶T1和T3的电能保持不变，施加到第二靶T2的电能调节到700W以下，例如，根据第二靶T2的材料调节到30-500W的范围(优选60-300W)。
在这种状态下，溅射气体碰撞到第一到第三靶T1、T2和T3以产生等离子体。以这种方式，第一到第三靶T1、T2和T3的材料溅射到衬底40上。衬底40上的溅射材料是由第一到第三靶T1、T2和T3发射的材料的均匀混合物。如图15所示，该混合材料沉积在层间绝缘层54和下电极接触层58的上表面上。该沉积材料形成相变层60。因此，形成相变层60以包括均匀分布的绝缘杂质60p。通过在上述范围内调节施加到第二靶T2的电能，可以增加或减少相变层60中绝缘杂质60p的含量。为了该目的，可以进一步对于第二电源P2提供电能调节器。
在层间绝缘层54和下电极接触层58上形成相变层60之后，可通过常规工艺形成上电极。
同时，接触孔56的下部分可以用下电极接触层58填充，扩展的上部分可用相变层60填充。
在层间绝缘层54上形成掩模(未示出)，以暴露下电极接触层58的上表面和在下电极接触层58的上表面周围的层间绝缘层54的部分上表面。其后，利用溅射沉积设备，仅在由掩模暴露的区域上形成相变层60。此时，形成相变层60为小于相变层60的目标厚度的厚度。其后，移除掩模，在中断第二靶T2的电能之后进行溅射沉积工艺。结果，如图4所示，仅在相变层60的部分区域A1上均匀分布绝缘杂质60p。
图16是示出根据本发明实施例的PRAM的方法的操作截面图。下面的操作方法可以应用到第一和第二PRAM的任意一个。为了方便，将参考图16对第一PRAM进行下面描述。
在该操作中晶体管一直是导通的。因此，为了方便，在图16中没有示出开关器件和相变层中均匀分布的绝缘杂质。
写操作
如图16A所示，复位电流Irs持续预定的时间(例如，几纳秒)施加到全部结晶的相变层60。此时，由于本下电极接触层58比常规的下电极接触层产生更多的珀耳帖热，所以复位电流Irs比常规复位电流小。例如，在16MbPRAM的情况下，常规的PRAM需要1.6mA的复位电流，而本PRAM需要小于1.6mA的复位电流Irs。此外，在64Mb PRAM的情况下，常规的PRAM需要1.1mA的复位电流，而本PRAM需要小于1.1mA的复位电流Irs。
由于本PRAM具有由于相变层60和下电极接触层58引起的效果，所以本复位电流Irs可以比常规复位电流小。
图16中的参考数字h2表示复位电流Irs的高度(或强度)，其低于常规复位电流的高度h1。
当复位电流Irs施加到相变层60时，接触下电极接触层58的相变层60的部分区域的温度突然增加到相变温度之上的温度。结果，如图16中(b)所示，在相变层60中形成非晶区域90。当相变层的部分区域90变成非晶区域时，相变层60的电阻增大。在这种情况下，认为在图1的第一PRAM中写入了位数据“1”。
当相变层的部分区域90是结晶区域时，认为在第一PRAM中写入了位数据“0”。
如图16中(b)所示，在相变层60具有非晶区域90的情形下，比复位电流“Irs”小的置位电流“Is”施加到相变层60。置位电流“Is”施加比复位电流“Irs”更长的持续时间。
当施加该置位电流“Is”时，相变层60的非晶区域90变成结晶，相变层60变成全部结晶，如图16中(c)所示。在图16A和16C中相变层60的状态是相同的。因此，如图16中(b)所示的形变层60上置位电流“Is”的施加可以看作擦除在相变层60上写的位数据“1”，或在相变层60上写数据“0”。
读操作
在读操作中，当具有不能改变相变层60的相的强度的电流施加到相变层60上时，检查测量的电阻以确定写在相变层60上的位数据是“1”还是“0”。因此，在读操作期间，施加到相变层60上的电流可比复位电流“Irs”和置位电流“Is”低。
本领域的普通技术人员将理解，下电极接触层58可利用比上述的材料层具有更大珀耳帖效应的材料层形成。而且，相变层60可以是除GST层外的任何材料层。此外，可实行在反方向上施加复位电流和置位电流的操作方法。因此，本发明并不限于这里描述的实施例，而应通过在权利要求中叙述的技术构思来限定。
如上所述，本PRAM包括在相变层中均匀分布的绝缘杂质。由于均匀分布的绝缘杂质，非晶温度Tm减小了，结晶温度Tx增加了。从而，PRAM的复位电流减小了，由此对应减小的复位电流可以减小晶体管的尺寸。而且，由于结晶温度的增加，可以提高PRAM的保持特性。
此外，本PRAM用指定的材料层作为接触相变层60下表面的下电极接触层58。当与常规的TiAlN比较时，指定的材料层具有大绝对值的负塞贝克系数、低的热导率和类似的电阻。由于指定的材料层具有高的塞贝克系数，其可以比常规材料层产生更大的珀耳帖热。
因此，由于相变层60可以减小复位电流。此外，复位电流可以进一步减小与珀耳帖热的增加量一样多的量。这能够大大地减小晶体管最大允许电流。从而，与常规晶体管相比，晶体管可以减小尺寸，最终增加了PRAM的集成水平。
由于珀耳帖效应导致的复位电流的减小与下电极接触层58尺寸的减小不相关。从而，在不增加置位电阻的前提下，可以增加PRAM的集成水平。
虽然参考本发明的示范性实施例已具体示出和描述了本发明，但本领域的普通技术人员将理解，在不偏离如由权利要求所界定的本发明的精神和范围的前提下，可对形式和细节进行各种改变。

Claims (37)

1.一种相变随机存取存储器，包括：
开关器件；
连接到所述开关器件的下电极；
形成在所述下电极上的下电极接触层；
形成在所述下电极接触层上的相变层，所述相变层下表面的部分区域接触所述下电极接触层的上表面；和
形成在所述相变层上的上电极，
其中所述相变层包括均匀分布的绝缘杂质。
2.如权利要求1的相变随机存取存储器，其中所述绝缘杂质均匀分布在所述相变层的整个区域上。
3.如权利要求1的相变随机存取存储器，其中所述绝缘杂质仅均匀分布在发生相变的相变层的部分区域上。
4.如权利要求1的相变随机存取存储器，其中所述绝缘杂质是选自由SiOx(x＝1～4)、SiN、Si3N4、TiOx(x＝1～4)、AlO和Al2O3组成的组中的至少一种。
5.如权利要求1的相变随机存取存储器，其中所述绝缘杂质的含量小于所述相变层体积的10％。
6.如权利要求1的相变随机存取存储器，其中所述下电极接触层由TiN、TiAlN或具有比TiN或TiAlN大的绝对值的负塞贝克系数、比TiN或TiAlN低的热导率和与TiN或TiAlN相同水平的电阻的材料形成。
7.如权利要求1的相变随机存取存储器，其中所述下电极接触层填充接触孔的一部分，所述相变层填充所述接触孔的剩余部分。
8.一种相变随机存取存储器，包括：
开关器件；
连接到所述开关器件的下电极；
覆盖所述开关器件和所述下电极的层间绝缘层；
形成在所述层间绝缘层内的第一接触孔，以暴露所述下电极；
填充所述第一接触孔的第一下电极接触层；
形成在所述层间绝缘层上的第二下电极接触层，以覆盖所述第一下电极接触层；
形成在所述第二下电极接触层上的绝缘层，所述绝缘层包括形成在其中的第二接触孔，以暴露所述第二下电极接触层；
形成在所述绝缘层上表面上的相变层，以填充所述第二接触孔；和
形成在所述相变层上的上电极，
其中所述相变层包括均匀分布的绝缘杂质。
9.如权利要求8的相变随机存取存储器，其中所述绝缘杂质均匀分布在所述相变层整个区域上。
10.如权利要求8的相变随机存取存储器，其中所述绝缘杂质仅均匀分布在接触下电极接触层的相变层部分区域上。
11.如权利要求8的相变随机存取存储器，其中所述绝缘杂质是选自由SiOx(x＝1～4)、SiN、Si3N4、TiOx(x＝1～4)、AlO和Al2O3组成的组的至少一种。
12.如权利要求8的相变随机存取存储器，其中所述绝缘杂质的含量小于所述相变层体积的10％。
13.如权利要求8的相变随机存取存储器，其中所述第一和第二下电极接触层由TiN、TiAlN、或具有比TiN或TiAlN大的绝对值的负塞贝克系数、比TiN或TiAlN低的热导率和与TiN或TiAlN相同水平的电阻的材料形成。
14.一种相变随机存取存储器的操作方法，所述相变随机存取存储器包括：开关器件，连接到所述开关器件的下电极，形成在所述下电极上的下电极接触层，形成在所述下电极接触层上的相变层，所述相变层下表面的部分区域接触所述下电极接触层的上表面，和形成在所述相变层上的上电极，所述相变层包括均匀分布的绝缘杂质，所述方法包括：
施加流过所述相变层和所述下电极接触层的复位电流，以将接触所述下电极接触层的相变层的部分变成非晶态。
15.如权利要求14的方法，其中所述复位电流比当TiN或TiAlN层用作所述下电极接触层时施加的复位电流小。
16.如权利要求14的方法，其中所述下电极接触层填充接触孔的部分，所述相变层填充接触孔的所述剩余部分。
17.如权利要求14的方法，其中在所述复位电流施加到所述相变随机存取存储器之后，用比所述复位电流的施加时间更长的时间，施加流过所述相变层和所述下电极接触层的置位电流。
18.如权利要求14的方法，其中所述绝缘杂质均匀分布在所述相变层整个区域上。
19.如权利要求14的方法，其中所述绝缘杂质分布在接触所述下电极接触层的相变层部分区域上。
20.如权利要求14的方法，其中所述相变层是T形的，所述下电极接触层包括：
连接到所述开关器件的第一下电极接触层；和
连接所述T形相变层和所述第一下电极接触层的第二下电极接触层。
21.如权利要求14的方法，其中所述下电极接触层的侧表面用间隔物覆盖。
22.一种制造相变随机存取存储器的方法，所述相变随机存取存储器包括：形成在所述衬底上的开关器件，连接到所述开关器件的下电极，形成在所述下电极上的下电极接触层，形成在所述下电极接触层上的相变层，所述相变层下表面的部分区域接触所述下电极接触层的上表面，和形成在所述相变层上的上电极，所述相变层包括均匀分布的绝缘杂质，所述方法包括：
通过在形成了所述下电极接触层的所得到结构的上表面上形成混合材料，来形成包括均匀分布的绝缘杂质的相变层，所述混合材料通过均匀地混合除绝缘杂质之外的相变层的组成材料和所述绝缘杂质的材料而形成。
23.如权利要求22的方法，其中通过同时溅射包括一部分组成材料的靶和包括剩余部分组成材料的另一靶形成除所述绝缘杂质以外的相变层的组成材料。
24.如权利要求22的方法，其中所述绝缘杂质的材料是通过溅射包括所述绝缘杂质的靶形成的。
25.如权利要求24的方法，其中电能施加到包括所述绝缘杂质的靶上，从而所述绝缘杂质的含量低于所述相变层体积的10％，电能根据环境变化。
26.如权利要求25的方法，其中施加到包括所述绝缘杂质的靶的电能是30-500W。
27.如权利要求22的方法，其中所述绝缘杂质是选自由SiOx(x＝1～4)、SiN、Si3N4、TiOx(x＝1～4)、AlO和Al2O3组成的组的至少一种。
28.如权利要求22的方法，其中所述相变层形成T形，所述下电极接触层形成以包括：
连接到所述开关器件的第一下电极接触层；和
连接所述T形相变层和所述第一下电极接触层的第二下电极接触层。
29.如权利要求22的方法，其中所述下电极接触层的侧表面被间隔物覆盖。
30.如权利要求22的方法，其中所述下电极接触层由TiN、TiAlN或具有比TiN或TiAlN大的绝对值的负塞贝克系数、比TiN或TiAlN低的热导率和与TiN或TiAlN相同水平的电阻的材料形成。
31.如权利要求22的方法，其中所述下电极接触层填充接触孔的部分，所述相变层填充所述接触孔的剩余部分。
32.如权利要求23的方法，其中所述绝缘杂质的材料是通过溅射包括所述绝缘杂质的靶形成的。
33.一种相变材料，包括：
结晶温度和非晶温度彼此不同的第一材料；和
均匀分布在所述第一材料上的绝缘杂质。
34.如权利要求33的相变材料，其中所述绝缘杂质均匀分布在所述第一材料整个区域上，或仅在所述第一材料部分区域上。
35.如权利要求33的相变材料，其中所述绝缘杂质是选自由SiOx(x＝1～4)、SiN、Si3N4、TiOx(x＝1～4)、AlO和Al2O3组成的组的至少一种。
36.如权利要求33的相变材料，其中所述绝缘杂质的含量少于所述第一材料体积的10％。
37.如权利要求33的相变材料，其中所述绝缘杂质位于所述第一材料中空位或间隙位置。
CN2006101212489A 2005-08-04 2006-08-04 相变材料、制造和操作其的方法和相变随机存取存储器 Active CN1909239B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR71482/05 2005-08-04
KR1020050071482A KR100682969B1 (ko) 2005-08-04 2005-08-04 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법

Publications (2)

Publication Number Publication Date
CN1909239A true CN1909239A (zh) 2007-02-07
CN1909239B CN1909239B (zh) 2010-04-21

Family

ID=37700277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101212489A Active CN1909239B (zh) 2005-08-04 2006-08-04 相变材料、制造和操作其的方法和相变随机存取存储器

Country Status (4)

Country Link
US (1) US7956342B2 (zh)
JP (1) JP5101061B2 (zh)
KR (1) KR100682969B1 (zh)
CN (1) CN1909239B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937970A (zh) * 2009-06-25 2011-01-05 旺宏电子股份有限公司 具有一个或多个非定值掺杂浓度分布的相变化存储器
CN102013455A (zh) * 2009-09-03 2011-04-13 旺宏电子股份有限公司 用于相变存储器的具有复合掺杂的相变结构
CN105742490A (zh) * 2016-03-11 2016-07-06 中国科学院上海微系统与信息技术研究所 一种提高相变存储器数据保持力的相变材料层结构
CN104347800B (zh) * 2014-09-17 2018-03-30 曲阜师范大学 一种相变存储器选通管及其存储单元
WO2022151182A1 (en) * 2021-01-14 2022-07-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory cell and method for fabricating the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425735B2 (en) * 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
KR100919692B1 (ko) * 2006-04-27 2009-10-06 재단법인서울대학교산학협력재단 상변화 메모리 셀 및 그의 제조 방법
KR100814393B1 (ko) * 2007-03-21 2008-03-18 삼성전자주식회사 상변화 물질층 형성 방법 및 이를 이용한 상변화 메모리장치의 제조 방법
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR101469831B1 (ko) * 2007-04-30 2014-12-09 삼성전자주식회사 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법
KR100914267B1 (ko) 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
KR101010169B1 (ko) * 2007-11-21 2011-01-20 주식회사 하이닉스반도체 상변화 메모리 장치 및 그 형성 방법
JP5225372B2 (ja) 2008-04-01 2013-07-03 株式会社東芝 情報記録再生装置
US8324605B2 (en) * 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8283650B2 (en) 2009-08-28 2012-10-09 International Business Machines Corporation Flat lower bottom electrode for phase change memory cell
US8012790B2 (en) * 2009-08-28 2011-09-06 International Business Machines Corporation Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell
US8283202B2 (en) 2009-08-28 2012-10-09 International Business Machines Corporation Single mask adder phase change memory element
US8129268B2 (en) * 2009-11-16 2012-03-06 International Business Machines Corporation Self-aligned lower bottom electrode
US8233317B2 (en) * 2009-11-16 2012-07-31 International Business Machines Corporation Phase change memory device suitable for high temperature operation
US7943420B1 (en) * 2009-11-25 2011-05-17 International Business Machines Corporation Single mask adder phase change memory element
US8283198B2 (en) * 2010-05-10 2012-10-09 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
US9336879B2 (en) 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
KR102463036B1 (ko) * 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US10777269B2 (en) 2018-08-21 2020-09-15 Samsung Electronics Co., Ltd. Semiconductor memory device, semiconductor memory module, and method of accessing nonvolatile memory

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6856536B2 (en) * 2002-08-02 2005-02-15 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
KR100448893B1 (ko) * 2002-08-23 2004-09-16 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
KR100498493B1 (ko) * 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
DE10356285A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers
US7009694B2 (en) * 2004-05-28 2006-03-07 International Business Machines Corporation Indirect switching and sensing of phase change memory cells
DE102004037450B4 (de) * 2004-08-02 2009-04-16 Qimonda Ag Verfahren zum Betrieb eines Schalt-Bauelements
KR100568543B1 (ko) * 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
CN1326137C (zh) * 2004-11-10 2007-07-11 中国科学院上海微系统与信息技术研究所 可用于相变存储器多级存储的相变材料
US20070267620A1 (en) * 2006-05-18 2007-11-22 Thomas Happ Memory cell including doped phase change material
US7453081B2 (en) * 2006-07-20 2008-11-18 Qimonda North America Corp. Phase change memory cell including nanocomposite insulator

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937970A (zh) * 2009-06-25 2011-01-05 旺宏电子股份有限公司 具有一个或多个非定值掺杂浓度分布的相变化存储器
CN101937970B (zh) * 2009-06-25 2012-11-14 旺宏电子股份有限公司 具有一个或多个非定值掺杂浓度分布的相变化存储器
CN102013455A (zh) * 2009-09-03 2011-04-13 旺宏电子股份有限公司 用于相变存储器的具有复合掺杂的相变结构
CN104347800B (zh) * 2014-09-17 2018-03-30 曲阜师范大学 一种相变存储器选通管及其存储单元
CN105742490A (zh) * 2016-03-11 2016-07-06 中国科学院上海微系统与信息技术研究所 一种提高相变存储器数据保持力的相变材料层结构
CN105742490B (zh) * 2016-03-11 2018-09-07 中国科学院上海微系统与信息技术研究所 一种提高相变存储器数据保持力的相变材料层结构
WO2022151182A1 (en) * 2021-01-14 2022-07-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory cell and method for fabricating the same

Also Published As

Publication number Publication date
KR100682969B1 (ko) 2007-02-15
US7956342B2 (en) 2011-06-07
JP2007043176A (ja) 2007-02-15
KR20070016650A (ko) 2007-02-08
US20070029606A1 (en) 2007-02-08
CN1909239B (zh) 2010-04-21
JP5101061B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
CN1909239A (zh) 相变材料、制造和操作其的方法和相变随机存取存储器
CN1960020A (zh) 非易失存储元件及其制造方法
CN1873996A (zh) 相变随机存取存储器及其操作方法
CN1210819C (zh) 带有改进的接触点的电可编程存储器元件
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN101075632A (zh) 相变存储单元、相变存储器件、电子系统及其制造方法
CN101051646A (zh) 使用自对准处理制造的相变存储器
US7417245B2 (en) Phase change memory having multilayer thermal insulation
US8284596B2 (en) Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US7692272B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
CN1929161A (zh) 电可重写非易失存储元件及其制造方法
CN1956208A (zh) 相变存储器件及其操作和制造方法
CN1976083A (zh) 相变化存储单元及其制造方法
CN1197169C (zh) 薄膜晶体管及其制造方法
US20080017894A1 (en) Integrated circuit with memory having a step-like programming characteristic
CN101047230A (zh) 相变存储器单元结构、相变存储器单元及其形成方法
CN1967861A (zh) 电可重写非易失存储元件
CN1542848A (zh) 存储单元,存储器件及存储单元的制造方法
CN1763987A (zh) 锑前体、使用该锑前体的相变存储器件及其制造方法
CN1812118A (zh) 相变存储器及其制造方法
CN101068024A (zh) 相变存储单元的热隔绝
JP2007243170A (ja) 遮熱機構を有する相変化メモリセル
US20090196094A1 (en) Integrated circuit including electrode having recessed portion
EP1923928A2 (en) Phase change memory cell having a sidewall contact
US8759808B2 (en) Phase-change memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant