CN1913037A

CN1913037A - 数据记录装置

Info

Publication number: CN1913037A
Application number: CNA200610109186XA
Authority: CN
Inventors: 平井隆大; 内藤胜之; 久保光一; 元井雄一; 渡边浩志
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-08-08
Filing date: 2006-08-07
Publication date: 2007-02-14
Also published as: JP4537909B2; US7266034B2; US20070030747A1; JP2007048347A

Abstract

根据本发明的一个方面的一种数据记录装置，包括：存储芯片中的存储单元阵列；执行存储单元阵列的数据更新的更新电路；在短于数据保持时间的时间间隔，执行更新并管理数据保持时间的更新控制电路；以及在数据记录装置从外部装置中被移除的状态下，向更新电路和更新控制电路供给电源电势的内部电源。

Description

数据记录装置

相关申请的交叉引用

本申请基于并要求享有2005年8月8日提交的在先的日本专利申请2005-229740号的优先权权益，其全部内容通过引用结合在本文中。

技术领域

本发明涉及一种文件存储器所需的数据保持时间的管理技术，且尤其涉及一种应用于需要廉价、小型化内置电池的高记录密度的文件存储卡的管理技术。

背景技术

在如便携式手机或个人计算机的外部装置中使用的存储卡必须包含即使卡从外部装置处被移除且不在使用中，也能够保持数据的(可移动的)功能。

但是，对于集成在存储卡上的文件存储器，存储单元的小型化有利于实现低位成本和高记录密度。因此，产生了难以维持恒定的数据保持时间的问题。

例如，以用作文件存储器的NAND型闪速存储器为例，如果使沟道和浮动门电极之间的门绝缘膜、以及浮动电极和控制门电极之间的内聚绝缘膜减薄，那么在浮动门电极中的电荷有可能会泄漏。结果，缩短了数据保持时间(例如，可参考H.Wo et al.IEEE Trans.ED52，(5)955(2005))。

从增强存储单元的电容耦合且排除存储单元之间由于小型化而产生的干涉的观点出发，门绝缘膜和内聚绝缘膜的减薄是必不可少的。因此，这种数据保持时间被缩短的问题必须从其他观点来解决。

第一，从材料的观点出发，已知有一种使用由高绝缘材料制成的内聚绝缘膜的技术(可参考W.H.Lee et al.Tech.Dig.VLSI symp；117(97))。

但是，在当前阶段，还没有找到一种具有两种特性即优良的硅处理亲和性且很少发生泄漏的材料。

此外，数据保持时间被缩短的问题不能只通过改变材料而被充分地解决。这是因为隧道绝缘膜和内聚绝缘膜的减薄导致了存储器中更大的参差(dispersion)。在这种情况下，如果厚度偏薄的存储单元的绝缘膜不能满足数据保持时间的条件(例如，一年或更多)，那么就导致了生产产量的降低。

第二，从系统的观点出发，已知有一种通过使用电池来更新存储单元数据的技术(可参照日本专利申请公开第2004-280971号公报)

此外，结合电池的卡也已知(例如，可参考日本专利申请公开第2000-358090号公报以及美国专利第6,707,748号)。为了在这些卡中实际结合电池，则必须减少时钟脉冲振荡器或计时器操作及其类似物所需的电源，且必须减少电池容量。

第三，当非易失性存储器集成在存储卡中时，已知有一种将如铁磁性存储器(ferromagnetic memory)、MRAM(磁性随机存取存储器：magnetic random access memory)、OUM(交流控制的半导体元件统一存储器：ovonics unified memory)等的新颖存储器代替NAND型闪速存储器作为相变存储器使用的技术。

但是，铁磁性存储器和MRAM并不适合于文件存储器，因为每位的成本与闪速存储器的相比要高。此外，OUM在写入/擦除操作过程中的电力消耗高，且在不增加位成本的情况下降低非泄漏的技术仍然没有被解决。

此外，同样关于这些新颖存储器，产生了数据保持特性由于热扰动而被削弱的问题。

另一方面，已经报告有一种在其内集成有不需要电池的电子计时器的半导体集成电路，具体地，半导体集成电路由其输出随时间改变的时效装置构成(例如，可参考日本专利申请公开第2004-172404号公报)。

发明内容

根据本发明的实施例的一种数据记录装置包含：半导体存储器；执行半导体存储器的数据更新的更新电路；管理半导体存储器的数据保持时间，以在短于数据保持时间的时间间隔进行更新的更新控制电路；以及在数据记录装置从外部装置中被移除的状态下，提供执行更新的电力的内部电源。

根据本发明的实施例的一种数据记录装置包含：半导体存储器；执行半导体存储器的块或页面的数据更新的更新电路；管理半导体存储器的每个块或每个页面的数据保持时间，以在短于数据保持时间的时间间隔进行更新的的更新控制电路；存储每个块或每个页面的写入/擦除操作历史记录的指示存储器；以及在数据记录装置从外部装置中被移除的状态下，提供对应于历史记录执行更新的电力的内部电源。

附图说明

图1是显示根据本发明的实例的结构1的示意图；

图2是显示根据本发明的实例的结构2的示意图；

图3是显示根据第一实施例的存储卡的示意图；

图4是显示根据第二实施例的存储卡的示意图；

图5是显示根据第三实施例的存储卡的示意图；

图6是显示根据第三实施例的存储卡的示意图；

图7是显示根据第三实施例的部分存储卡的示意图；

图8是显示外部装置和存储卡之间关系的示意图；

图9是显示更新控制电路的第一实例的示意图；

图10是显示更新控制电路的第二实例的示意图；

图11显示第一和第二实例的电力消耗的对比；

图12是显示用作内部电源的电容器的实例的示意图；

图13是显示用作内部电源的电容器的实例的示意图；

图14是显示用作内部电源的锂离子二次电池的实例的示意图；

图15是显示闪速存储器的装置结构的实例的视图；

图16是显示MRAM的装置结构的实例的视图；

图17是显示PRAM的装置结构的实例的视图；

图18是显示FeRAM的装置结构的实例的视图；

图19是显示时效装置的实例的示意图；

图20是显示时效装置的原理的示意图；

图21是显示时效装置的原理的示意图；

图22是显示时效装置的具体实例1的示意图；

图23是显示时效装置的具体实例2的示意图；

图24是显示更新信号形成为脉冲波形的实例的视图；

图25是显示时效装置的具体实例3的示意图；

图26是显示时效装置的具体实例3的变化例的示意图；

图27是显示时效装置的具体实例3的变化例的示意图；

图28是显示时效装置的具体实例3的变化例的示意图；

图29是显示时效装置的具体实例3的变化例的示意图；

图30是显示时效装置的具体实例3的变化例的示意图；

图31是显示时效装置的具体实例3的变化例的示意图；

图32是显示时效装置的具体实例4的示意图；

图33是显示时效装置的具体实例4的变化例的示意图；

图34是显示时效装置的具体实例4的变化例的示意图；

图35是显示时效装置的具体实例4的变化例的示意图；以及

图36是显示具体实例3和具体实例4之间的组合的实例的示意图。

具体实施方式

下面参考附图具体说明本发明的一种数据记录装置的实施例。

1.概要

用作数据记录装置的存储卡需要可移动的特性。为了维持这种可移动的特性，在本发明的实例中，提出了一种用较低的电力消耗来更新文件存储器的技术。

更新必须在存储单元的数据因泄漏而被消除前执行。因此，在本发明的实例中，存储单元的数据保持时间由更新控制电路(定时模块)管理，且在短于数据保持时间的时间间隔下执行更新。

此外，内部电源被集成在存储卡中，因为更新需要电力消耗。内部电源包括电池或电容器。内部电源可以独立于芯片设置，或者可以集成在芯片中。

由于受其尺寸的限制，难以将具有大容量的内部电源集成在存储卡中。同样在这种情况下，为了维持存储卡的可移动特性，必须减少更新所需的电力消耗。

因此，例如，更新控制电路(定时模块)由时效装置(aging device)构成。

与晶体振荡型计时器不同，该时效装置不能管理精确的时间。但是，可以基于膜厚中的参差(dispersion)将时间设置为短于最短的数据保持时间。其电力消耗比利用具有晶体振荡器或CMOS电路的时钟的计时器的电力消耗足够低。

因此，根据本发明的实例，用微小的电力消耗管理文件存储器的数据保持时间，且近似周期性地执行文件存储器更新，从而使内部电池小型化，并可以维持存储卡的移动特性。

在本发明的说明书中，这里使用的存储卡涉及一种主要目的是记录文件数据的数据记录装置。

即，存储卡不包含主要目的是处理文件数据的如个人计算机的数据处理单元，且只要存储卡是主要目的为记录文件数据的数据记录装置，其形状不受限制。例如，存储卡的形状当然包含立体形状、球形以及其他复杂形状。

此外，数据保持时间表示从数据被写入存储单元的时间点开始，存储单元在没有数据损失的情况下可以连续保持数据的时间。

当本发明的实例被应用时，用作文件存储器的半导体存储器的类型不被具体限制。例如，如EPROM、闪速存储器、铁磁性存储器、MRAM和OUM的非易失性存储器可以被使用。

2.结构

图1显示了根据本发明的实例的存储卡的结构1。在结构1中，用于更新操作的内部电源、更新电路和更新控制电路被集成在存储卡中。

更新电路作为包含写入/读取/擦除电路、升压电路及其类似电路的外围电路被安装，并具有更新存储在存储单元阵列中的数据的功能。

当存储卡被插入到外部装置中时，来自外部装置的电源(外部电源)的电源电势被供给到每个更新控制电路和更新电路。例如，接收到来自外部装置的指示写入操作的状态信号“MODE”，更新电路执行数据写入到存储单元的操作并初始化更新控制电路。

另一方面，当存储卡从外部装置的内部中被移除并按照原状放置时，来自集成在存储卡中的内部电源的电力被供给到每个更新控制电路和更新电路。更新控制电路管理从数据写入操作结束的时间点开始存储单元所需的数据保持时间，并将指示在短于数据保持时间的时间间隔开始更新的更新信号Φrefresh输出到更新电路。

当更新结束后，或者当擦除和重写存储单元数据在更新进行前被执行后，更新控制电路被初始化。再次，该更新控制电路将从初始时间开始的时间流逝作为数据保持时间管理。

图2显示了根据本发明的实例的存储卡的结构2。

结构2包含结构1的特征。此外，在结构2中，加入指示存储器作为组成元件。

存储单元阵列由1到n的多个块构成，且每个块由多个页面构成。例如以页面单位写入或读取数据，以及例如以块单位擦除数据。

以块单位或以页面单位安装指示存储器。该存储器存储用于识别数据存储其中的使用中的块或页面、和未存储数据的未使用的块或页面的数据。

当存储卡被插入到外部装置中时，来自外部装置的电源(外部电源)的电源电势被供给到每个更新控制电路和更新电路。

接收到指示写入到来自外部装置的属于块1的页面的操作的状态信号MODE的更新电路，例如，执行将数据写入该页面的操作，以及执行在对应于块1指示存储器中写入指示块1是已存储数据的块的数据的操作。

同时，对应于更新控制电路的块1的部分被初始化。

另一方面，当存储卡从外部装置的内部中被移除并按照原状放置时，来自集成在存储卡中的内部电源的电力被供给到每个更新控制电路和更新电路。

更新控制电路的对应于块1的部分，管理从写入属于存储单元阵列的块1的页面的操作结束的时间点开始块1所需的时间保持时间，并在短于数据保持时间的时间间隔，基于对应于块1的指示存储器的记录，将指示作为更新的目标的页面的更新信号Φrefresh 1输出到更新电路。

当与块1相关的更新结束后，或者当关于块1的数据擦除和重写在进行与块1相关的更新前被执行后，更新控制电路的对应于块1的部分在指示存储器中记录执行内容，并再次从起始开始管理数据保持时间(初始化)。

3.实施例

现在将给出关于一些看来是最佳实施例的说明。

(1)第一实施例

第一实施例涉及结构1的实施例。

图3显示了根据本发明的第一实施例的存储卡。用作文件存储器的存储芯片12被集成在存储卡11中。存储芯片12包含存储单元阵列16、X解码器17、Y解码器18、更新电路19和更新控制电路(定时模块)20。

从更新控制电路20接收到更新信号Φrefresh的更新电路19更新包含在存储单元阵列16中的数据。

更新操作通过读出包含在存储单元阵列16中的数据并将该读出数据再次写入到存储单元阵列中来执行。例如，作为具体的更新操作，动态随机存取存储器的更新操作可以按照原状被应用。

更新控制电路20用作定时模块，管理存储单元阵列16所需的数据保持时间，并在短于该数据保持时间的时间间隔(更新定时)，输出用于启动存储单元阵列16的更新操作的更新信号Φrefresh。

更新控制电路20可以由计时器和时效装置构成。随后将给出说明。

在生产存储芯片12的时候，预先通过测试统计性地掌握存储单元阵列16所需的数据保持时间。在允许范围内的并且比具有最短数据保持时间的存储单元的寿命足够短的更新定时被确定。

电源端子14和15被设置在存储卡11中。当存储卡11被插入到外部设备中时，电源电势Vdd和Vss从电源端子14和15被供给到存储芯片12。

此外，内部电源13被集成在存储卡11中。在存储卡11从外部装置中被移除并按照原状放置的状态下，内部电源13被用作用于与存储单元阵列16相关的更新操作的电源。

内部电源13由如电池或电容器的电容元件构成。在内部电源13由电池构成且更新控制电路20由计时器构成的情况下，具有0.10Wh电子放电容量的锂离子二次电池被用作电池。

此外，在内部电源13由电池构成且更新控制电路20由时效装置构成的情况下，具有0.04Wh电子放电容量的锂离子二次电池被用作电池。

关于这种结构，集成在存储卡11中的存储芯片12具有更新功能，且用于更新操作的内部电源13被设置在存储卡11中。因此，即使存储芯片12所需的数据保持时间由于高集成度而减少，存储卡11的可移动特性也可以被维持。

(2)第二实施例

第二实施例涉及结构1的实施例。

图4显示了根据本发明的第二实施例的存储卡。

存储芯片12被集成在存储卡11中。存储芯片12包含存储单元阵列16、X解码器17、Y解码器18、更新电路19、更新控制电路(定时模块)20和内部电源21。

更新电路19输出包含用于更新存储单元阵列16中含有的数据的地址信号的控制信号。与第一实施例相同，更新操作通过读出包含在存储单元阵列16中的数据并将该读出数据再次写入到存储单元阵列16中来执行。

例如，与第一实施例相同，更新控制电路20可以由计时器、时效装置和类似装置构成。

与第一实施例相同，在生产存储芯片12的时候，也通过测试准确掌握存储单元阵列16所需的数据保持时间。

此外，存储芯片12集成内部电源21。在存储卡11从外部装置中被移除并不在使用中的状态下，内部电源21被用作用于与存储单元阵列16相关的更新操作的电源。

当内部电源21由如电容器的电容元件构成时，在其被形成在芯片上的条件下，该电源可以是电池。

具有这种结构，集成在存储卡11中的存储芯片12具有更新功能，并结合内部电源21用于更新操作。因此，即使存储芯片12所需的数据保持时间减少，存储卡11的可移动特性也可以被维持。

(3)第三实施例

第三实施例涉及结构2的实施例。

图5和图6分别显示了根据本发明的第三实施例的存储卡。

用作文件存储器的存储芯片12被集成在存储卡11中。存储芯片12包含存储单元阵列16、X解码器17、Y解码器18、更新电路19、更新控制电路20和指示存储器37。

存储单元阵列16由n(n为多个)个块BLOCK1到BLOCKn构成，且每个块由多个页面构成。页面是由多个连接到公用字线的存储单元组成的单位。例如，数据的写入/读取以页面单位被执行，且数据的擦除以块单元被执行。

例如，更新控制电路20由n个对应于n个块BLOCK1到BLOCKn的时效装置部分AGE1到AGEn构成。

在该实例中，当指示存储器37被分配作为外围电路的一部分时，该存储器可以是存储单元阵列16的一部分。指示存储器37由n个对应于存储单元阵列16的n个块BLOCK1到BLOCKn的指示单元部分PC1到PCn构成。

例如，每个指示单元部分PC1到PCn由一个或者更多与构成存储单元阵列16的那些具有相同结构的存储单元构成。

每个指示单元部分PC1到PCn存储写入/擦除历史记录，用于识别在对应单元阵列16中的块BLOCK1到BLOCKn之一是数据被存储的使用中的块，还是无数据存储的未使用块。

例如，如图7所示，在块BLOCK1和BLOCK2被使用的情况下，数据“1”被写入到指示单元部分PC1和PC2中，且在对应于非使用块BLOCK3到BLOCKn的指示单元部分PC3到PCn中的数据维持“0”。

这里，考虑到会产生错误位的事实，指示单元部分PC1到PCn由多个位构成，例如，由10个位构成，且基于该多个位的数据平均值来确定使用/未使用块。

例如，在这种情况下，即使指示单元部分PC1的10个位之一是错误的，确定所述平均值是大于还是小于“0”和“1”之间的中间值(这里是0.5)，从而可以准确地确定块BLOCK1是使用还是未使用。

这里，在闪速存储器芯片被用作存储芯片12的情况下，时效装置部分AGE1到AGEn以及指示单元部分PC1到PCn分别可以由与闪速存储器具有相同结构的存储单元构成。

在这种情况下，当存储单元阵列16的存储单元的隧道膜的厚度被设置为tox2，构成时效装置部分AGE1到AGEn的存储单元(时效装置)的隧道膜的厚度被设置为tox1(＜tox2)。

此外，构成指示单元部分PC1到PCn的存储单元的门绝缘膜的厚度被设置为tox3(＞tox2＞tox1)或tox3(＝tox2＞tox1)。

在tox3＞tox2＞tox1的情况下，构成指示单元部分PC1到PCn的存储单元的泄漏低于存储单元阵列16的存储单元的。

在这种情况下，无需执行关于指示单元部分PC1到PCn的更新。此外，当存储单元位于外围电路部分时，可以降低膜制造步骤的数量。

在tox3＝tox2＞tox1的情况下，指示存储器37的单元间隔被设置为大于存储单元阵列16的单元间隔，以便不由于在数据被包含在存储单元阵列16前的指示存储器37的数据损失而产生错误。随后，使构成指示单元部分PC1到PCn的存储单元的泄漏低于存储单元阵列16的存储单元的。

在这种情况下，指示单元部分PC1到PCn能形成为具有膜厚等于存储单元的膜厚。因此可以根据相同于存储单元阵列的制造步骤来制造这些单元部分。这种情况下，同样具有减少步骤数的优点。

基于来自更新控制电路20的Фrefresh 1到Φrefresh n以及存储在指示存储器37中的写入/擦除历史记录，更新电路19输出控制信号，该控制信号包括用于更新以块单位包含在存储单元阵列16中的数据的地址信号。

通过读出包含在所选择的作为更新目标的块BLOCKi(i＝1到n)中的数据来执行更新操作，且随后，将读出的数据再次写入到所选择的块BLOCKi中。

构成更新控制部分20的时效装置部分AGE1到AGEn各自以页面单位管理存储单元阵列16的块BLOCK1到BLOCKn所需的数据保持时间，并在短于该数据保持时间的时间间隔，输出用于启动与对应块BLOCKi(i＝1到n)相关的更新操作的更新信号Φrefresh i(i＝1到n)。

存储卡11的内部电源13和21各自由如电池或电容器的电容元件构成。在图5所示的实例中，内部电源13独立于存储芯片12设置。在图6所示的实例中，内部电源21被集成在存储芯片12中。

当存储卡11被插入到外部设备中时，来自外部装置的电源(外部电源)的电源电势Vdd和Vss被供给到存储芯片12。

例如，当外部装置指示写入到块BLOCK1和BLOCK2中的写入操作时，如图7所示，写入到存储单元阵列16的块BLOCK1和BLOCK2中的数据写入操作被执行，且“1”被写入到指示存储器37的指示单元部分PC1和PC2中。同时，时效装置部分AGE1和AGE2被初始化。

此外，当存储卡11从外部装置的内部中被移除且按照原状放置时，集成在存储卡11中的内部电源13或21被用作更新的电源。

从写入块BLOCK1和BLOCK2中的写入操作已经结束的时间点开始，时效装置部分AGE1和AGE2管理块BLOCK1和BLOCK2所需的数据保持时间，并在短于该数据保持时间的时间间隔，输出指示与块BLOCK1和BLOCK2相关的更新操作开始的更新信号Φrefresh 1和Φrefresh 2。

这里，关于无数据写入的块BLOCK3到BLOCKn，无需进行数据保持时间的管理和更新操作。因此，通过采用指示存储器37，可以有助于降低电力消耗。

当与块BLOCK1和BLOCK2相关的更新操作结束后，或者当关于块BLOCK1和BLOCK2的数据擦除和重写在进行与块BLOCK1和BLOCK2相关的更新前被执行后，与时效装置部分AGE1和AGE2相关的初始化也被执行。因此，时效装置部分AGE1和AGE2再次从起始(初始化)开始管理数据保持时间。

较佳的是依照与块BLOCK1和BLOCK2相关的更新操作，执行关于指示存储器37的指示单元部分PC1和PC2的更新操作。

在关于块BLOCK1和BLOCK2的数据擦除在进行与块BLOCK1和BLOCK2相关的更新前被执行的情况下，包含在指示单元部分PC1和PC2中的数据被重写入“0”。通过这么做，没有与块BLOCK1和BLOCK2相关的后续更新被执行，因此，数据保持时间的管理被基本取消。

采用这种结构，集成在存储卡11中的存储芯片12具有更新功能，且用于更新操作的内部电源13被设置在存储卡11中。

此外，数据保持时间管理以块单位被时效装置部分执行，且存储单元阵列16的更新操作以块单位被指示存储器37的指示单元部分执行。

因此，用作文件存储器的存储芯片12的更新可以用低电力消耗来进行，且即使存储芯片12所需的数据保持时间由于小型化而减少时，也可以维持存储卡11的可移动特性。

4.变化例

图8显示了根据本发明的实例的存储卡的变化例。

根据本发明的实例的存储卡的特征之一是内部电源被集成在存储卡11中。

这里，该电源不能具有大容量，因为存储卡11的尺寸受到限制。

因此，每次存储卡被插入到外部装置22，内部电源的充电通过使用外部装置22来进行。

以这种方式，存储卡11的可移动特性可以以半永久性的方式被维持。

外部装置22的类型不受限制，且例如，如个人计算机、数码相机或便携式电话的各种电子装置可以被使用。

5.更新控制电路的实例

图9显示了更新控制电路的第一实例。

在第一实例(CASE1)中，更新控制电路20由时钟脉冲发生器电路23和计时器24构成。

在这种情况下，虽然存储单元阵列所需的数据保持时间可以被计时器24准确地管理，但是在数据保持时间被管理时，时钟脉冲发生器23和计时器24总是必须被操作。因此，当更新在等待模式中时，大量电力被消耗。

因此，在采用第一实例的情况下，必须充分地增加内部电源13或21的容量。当石英振荡器被用作时钟脉冲发生器23时，该石英振荡器不能被安装在存储芯片上，从而造成了较高的成本。即，有另一种降低成本的发明需要。

图10显示了更新控制电路的第二实例。

在第二实例(CASE2)中，更新控制电路20由时效装置25构成。

尽管时效装置25关于时间的可控制能力并不准确，但是当在更新等待模式中时，时效装置25几乎不消耗电力。因此，存储卡的内部电源可以被小型化。

例如，时效装置25具有与闪速存储器的存储单元相同的结构。因此，有该装置可以被集成在存储芯片12中以及电池配置空间可以被充分提供的优点。

此外，电池容量与其体积成比例。因此，电池容量可以通过充分提供电池配置空间而被增加。在该方法中，可以获得上述两个优点，而且更新允许的数量可以在不充电的情况下被增加。

图11相比较地显示了CASE1和CASE2中显示的电力消耗。

即使，在第一实例(CASE1)中，存储卡从外部装置中被移除并按照原状放置，时钟脉冲发生器电路和计时器也必须被操作。因此，当在更新等待模式中时，消耗电力。

相反，在第二实例(CASE2)中，数据保持时间的管理通过时效装置被进行，因此，当在更新等待模式中时，不消耗电力。即，在第二实例中，仅在更新的时间消耗电力，因此可以有助于内部电源的小型化。

6.内部电源的实例

首先，将给出关于内部电源由层压电容器构成的情况下的实例的说明。在内部电源由层压电容器构成的情况下，更新控制电路较好是由具有低电力消耗的时效装置来构成。

图12和13各自显示了用作内部电源的电容器的实例。

时效装置，存储单元阵列和外围电路被形成在硅衬底(Si-sub)的一个表面上。接着，由绝缘层(氧化物或绝缘体)-浮动电极(金属或硅聚合物)-绝缘层(氧化物或绝缘体)结构组成的层压电容器被形成在硅衬底的另一个表面上。

为了尽可能地配置大容量，层压电容器28通过利用硅衬底的另一个表面的全部而被形成。

在存储单元阵列和外围电路中，当存储卡被插入到外部装置时，电源电势Vdd和Vss从外部装置供给。

此外，当存储卡从外部装置中被移除时，层压电容器28用作内部电源。

这里，在图12所示的实例中，层压电容器28的电极由以对向的极板形状形成的三个导电层(一个硅衬底和两个导体层(金属或硅聚合物))构成。在图13所示的实例中，层压电容器28的浮动电极具有波纹管结构，以便配置大容量。

图14显示了用作内部电源的锂离子二次电池的实例。

现在，将给出关于内部电源由锂离子二次电池构成的情况下的实例的说明。

这里，正极集电器A由例如Al构成，且正电极混合物B由例如正极活性物质、粘合剂和电导体的混合物构成。正电极物质由如LiCoO2的氧化物构成，粘合剂由pVDF构成，以及电导体由乙炔黑构成。

此外，负电极电力集电器D由例如Cu构成，且负电极混合物E由例如负电极物质和粘合剂的混合物构成。负电极活性物质由碳构成，且粘合剂由丁苯橡胶(SBR)和羧甲基纤维素(CMC)的混合物构成。

分离器C被用作通过将电解液浸入PE的多孔物体中获得的物体。电解液通过将1mol/l-LiPF6混合入EC/DEC来获得。pVDF可以被用作负电极侧的粘合剂。

假设本实例中的存储卡被形成为卡状(片状)，那么较佳的是，锂离子二次电池被形成为平行平板状。这是因为卷形(圆柱状)电池虽然具有高的产率，但是太厚，因此难以放置在卡中，且不能分配充分的容量。

但是，这种电池形状取决于存储卡的形状，因此依据存储卡的形状，可以使用如除了形成为平行平板状的电池以外的卷形电池的锂离子二次电池。

在该实例中，注意力集中对电源结构作出了说明。因此，在这里省略了如升压电路的其他元件。

7.文件存储器的实例

如前所述，当应用本发明的实例时，并不具体限制用作文件存储器的半导体存储器的类型。

例如，可以使用如EPROM、闪速存储器、铁磁性存储器、MRAM和OUM的非易失性存储器。

图15显示了闪速存储器的存储单元MC的结构实例。此外，图16和18各自分别显示了MRAM(磁性RAM)、PRAM(相变RAM)以及FeRAM(铁磁性RAM)的结构实例。

PRAM指OUM(交流控制的半导体元件统一存储器：ovonics unified memory)。

具体地，在MRAM和PRAM中，用作存储元件的永磁式隧道结(magneto tunnel junctionMTJ)元件和相变(PC)元件的热扰动由于小型化而成为问题。由于该热扰动，适合于用作存储元件的存储单元的寿命可能被缩短。

应用根据本发明的实例的更新，由此可以维持在其内集成有这些半导体存储器的存储卡的可移动特性，并实现归因于电池小型化的存储卡的整平和尺寸减少。

8.时效装置的实例

将给出关于适用于根据本发明的实例的存储卡的时效装置的说明。作为集成在存储卡中的存储芯片，假设使用闪速存储芯片。

(1)基本结构

例如，图19中所示的时效装置，除了设有比闪速存储器的存储单元的门绝缘膜(具有tox2厚度)薄的门绝缘膜(具有tox1厚度)以外，具有与闪速存储器的存储单元完全相同的结构。

因此，时效装置的寿命短于存储单元所需的数据保持时间。

在该方法中，时效装置的寿命通过门绝缘膜的厚度tox1来调节，由此可以在短于存储单元所需的数据保持时间的时间间隔进行更新。

时效装置的原理将在这里简要地说明。

有两种类型的时效装置，也就是，当电荷没有被注入浮动门电极FG时建立关闭状态的“常闭类型”和当电荷没有被注入浮动门电极FG时建立打开状态的“常开类型”。

在电荷被注入到浮动门电极FG中之后，使用时效装置的时间计数立即开始。

例如，与NAND型闪速存储器的情况相同，图20所示的电荷注入通过将源极/漏极和衬底设置到Vss(0V)、将控制门CG设置到写电势Vpp、以及将电荷通过FN隧道移动到浮动门FG来实现。

此外，可以利用使用热电子的电荷注入来替代上述电荷注入。

如图21所示，在常开型时效装置的情况下，当电荷被注入到浮动门电极FG时，建立关闭状态。接着，浮动门电极FG中的电荷随着时间的流逝而泄漏，并逐渐减少。当预定时间过去后，常开型时效装置被建立在打开状态。

在该电荷注入后被建立用于打开状态的时间为时效装置的寿命。该时间被设置为短于存储单元所需的数据保持时间的值。

当电荷被注入到如图20所示的浮动门电极FG时，使用时效装置的时间计数重新开始。

(2)具体实例1

图22显示了根据本发明的实例的适用于存储卡的时效装置的具体实例。

在具体实例1中，使用了串行连接的N个(N：两个或更多)常开型时效装置和并行连接的M个(M：两个或更多)常闭型时效装置。

在准备数据保持时间的设计目标值为τ1的N个常开型时效装置时，分别获得如τ1-1，τ1-2，...τ1-N的考虑到制造参差的数据保持时间。

在准备数据保持时间的设计目标值为τ2的M个常闭型时效装置时，分别获得如τ2-1，τ2-2，...τ2-N的包含制造参差的数据保持时间。

此外，设计目标值τ1比设计目标值τ2短。

首先，用于所有N个常开型时效装置和M个常闭型时效装置的写操作被执行，且电荷被注入到这些时效装置的浮动门电极FG中。结果，N个常开型时效装置被设置到关闭状态，且M个常闭型时效装置被设置到打开状态。

其次，如图24所示的时间t1(τ1-1，τ1-2，...τ1-N＜t1＜τ2-1，τ2-2，...τ2-N)过去后，所有的常开型装置被设置到打开状态，且更新信号Φrefresh的电平上升。

此外，当时间t2(τ1-1，τ1-2，...τ1-N＜τ2-1，τ2-2，...τ2-N＜t2过去后，所有的M个常闭型时效装置被设置到关闭状态，且更新信号Φrefresh的电平下降。

时间t1和t2均比存储单元所需的数据保持时间短。

常开型时效装置由此被串行连接以消除在数据保持时间中极短的错误位的影响。例如，即使一个单元在短于设计允许范围的时间间隔内被打开，其他单元在关闭状态中，这样，该关闭状态整体保持不变。

常闭型时效装置由于相同的理由而被并行连接。例如，即使一个单元在短于设计允许范围的时间间隔内被关闭，其他单元在打开状态中，这样，该打开状态整体保持不变。

因此，即使产生错误位，由于常开型时效装置被串行连接且常闭型时效装置被并行连接，从而可以防止在极短的时间间隔内进行更新的错误。

此外，在本实例中，常开型时效装置和常闭型时效装置被进一步串行连接，以便只在时间t1和时间t2之间整体建立打开状态。

如此，更新信号Φrefresh表示如图24中所示的脉冲波形。因此，只要在时间t1和时间t2之间进行更新，就无需在其他时间段接受来自电池的电源，从而可以有助于降低电力消耗。

(3)具体实例2

图23显示了根据本发明的实例的适用于存储卡的时效装置的具体实例2。

例如，与具体实例1相比，具体实例2的特征在于串行连接的N个(N：两个或更多)常开型时效装置被定义为一个单元，且进一步地，几个单元例如M个单元被并行连接。

N个串行连接的常开型时效装置(串链)被进一步并行连接的原因如下所述。

首先，在串链1到M中，构成其各自串链的单元所需的最长数据保持时间决定了各自串链中的数据保持时间，这样，这些串链各自被分别定义为τmax1，τmax2，...τmaxM。

这些串链被进一步并行连接，从而使N×M个常开型时效装置所需的整个数据保持时间由τmax1，τmax2，…τmaxM中具有最短值的任何一个所确定。

因此，在由错误位导致的影响已经被串行连接的N个常开型时效装置所消除后，使时效装置中的参差分布通过并行连接的M个单元而回到到短寿命侧，并可以使由形状分散而导致的数据保持时间中的分散降低到最低。

其他构成元件与具体实例1中的相同。

(4)具体实例3

图25显示了根据本发明的实例的适用于存储卡的时效装置的具体实例3。

在具体实例3中，串行连接的N个常开型时效装置(串链)被定义为一个单元，且进一步地，M个单元被并行连接，并通过更新信号Φrefresh的电平上升指示更新的开始或结束。

M个单元各自被称为时效装置单元32。

M个时效装置单元32被相互并行连接，且M个时效装置单元32中的每一个、计算电路34和断路器(breaker)35被相互串行连接。M个计算电路34和M个断路器35总的被称为修整单元(trimming unit)33。

如具体实例1和2所述，N×M个常开型时效装置被设置用于消除由数据保持时间的参差所导致的影响，数据保持时间的分散由时效装置的形状参差导致。但是，修整单元33被进一步设置用于具有高精度的参差控制。

当电荷已经被注入到时效装置的浮动门电极FG中的写状态被建立时，计算电路34检测流经各计算电路34的电流，并在这些电流值不在预定范围内的情况下，通过断路器35关闭电流路径。

如此，不在所希望的精度范围内的时效装置单元32不用于更新信号Φrefresh的检测。

关于断路器35，可以使用任何元件，只要其具有能够根据来自计算电路34的信号关闭电流路径的功能。

例如，断路器35可以由如图26所示的MOS晶体管构成，也可以由图27所示的闪速存储器的存储单元构成。

此外，断路器35可以由具有如E(电)熔丝的依靠电子迁移的断路电线功能的元件构成。

关于修整单元33，如图28所示，计算电路34的位置和断路器35的位置可以相互对换。

此外，修整单元33可以如图29所示的被分配在N×M个常开型时效装置的前级部分，或者可以如图30所示的分配在N×M个常开型时效装置的中间部分。

进一步地，如图31所示，计算电路34或断路器35和时效装置之间的位置关系可以随机设置。

采用这种结构，错误位被消除，且通过修整单元可以显著地改进数据保持时间的可控制能力。例如，在该单元被用作存储卡中的半导体存储器的更新控制电路的情况下，存储单元所需的数据保持时间被精确管理。

(5)具体实例4

图32显示了根据本发明的实例的适用于存储卡的时效装置的具体实例4。

在具体实例4中，更新控制电路由并行连接的M个(M：两个或更多)常闭型时效装置构成，并通过更新信号Φrefresh的电平下降指示更新的开始或结束。

M个时效装置被相互并行连接，且M个时效装置中的每个、计算电路34和断路器35被相互串行连接。M个计算电路34和M个断路器35总的被称为修整单元33。

如具体实例1和2所述，M个常闭型时效装置被设置用于消除由数据保持时间的分散所导致的影响，数据保持时间的参差起因于时效装置的形状参差。

修整单元33进一步改进其参差的可控制能力。

如此，不在所希望的精度范围内的时效装置单元不用于更新信号Φrefresh的检测。

关于断路器35，如具体实例3所述，可以使用如MOS晶体管、闪速存储器的存储单元或E熔丝的任何元件，只要其具有能够根据来自计算电路34的信号关闭电流路径的功能。

关于修整单元33，如图33所示，计算电路34的位置和断路器35的位置可以相互改变。

此外，修整单元33可以如图34所示的被分配在M个常闭型时效装置的前级部分。

进一步地，如图35所示，计算电路34、断路器34和时效装置可以以随机的方式被放置。

采用这种结构，数据保持时间中的参差可以被消除，且错误位可以同时被消除。例如，在该电路被用作存储卡中的半导体存储器的更新控制电路的情况下，存储单元所需的数据保持时间被精确管理。

(6)其他

在具体实例3中，通过更新信号Φrefresh的电平上升指示更新的开始或结束。在具体实例4中，通过更新信号Φrefresh的电平下降指示更新的开始或结束。

这里，可以通过使用具体实例3和具体实例4的组合来产生更新控制电路。例如，如图36所示，可以通过使用图25和34的组合来产生如图24所示的脉冲波形。

在这种情况下，通过更新信号Φrefresh的上升使更新开始，且通过更新信号Φrefresh的下降使更新结束。关于时效装置，也可以接受除具体实例1到4中的装置外的装置，例如，美国专利号为6,707,748中所示的装置。但是，较佳的是做一些改变，以适应存储卡中的半导体存储器所需的数据保持时间的管理。

在时效装置由浮动门的存储单元构成的情况下，既可使用P沟道型也可使用N沟道型。而且，注入到浮动门电极FG的电荷可以是电子或正极孔。

是使用常开型或是使用常闭型时效装置取决于注入这些导电型和浮动门电极FG中的电荷类型。

9.应用实例

当前，商业上有各种类型的存储卡。随着存储卡中存储芯片的较高容量的发展，将来，半导体存储卡所需的数据保持时间的减少预期将成为待解决的大问题。本发明的实例是解决该问题的非常有效的方法。

例如，存储卡的尺寸为大约2.2cm(长度)×大约2.2cm(宽度)×2mm(厚度)，因此，作为内部电池，最大大约2cm(长度)×大约2cm(宽度)×大约0.4mm(厚度)的锂离子二次电池可以被集成在存储卡中。在这种情况下，当以一星期为单位执行更新时，即使没有进行充电，也可以以半永久的方式存储数据。

较佳是配置电池或电容器作为电源，以便在1C放电过程中，平均放电电压被设置到20V或更多。这里使用的1C涉及放电电流，以便在完全充电状态后的一个小时内完成放电。

此外，存储芯片的尺寸与大约5mm×大约5mm一样小。在电池被用作电源的情况下，较佳是缩小其尺寸以基本与存储芯片相等。

本发明的实例适用于具有数据保持时间在1秒到六个月(1.5×107秒)的范围内的半导体存储器的存储卡。

10.其他

如上所述，根据本发明的实例，用微小的电力消耗管理集成在存储卡中的文件存储器所需的数据保持时间，并进行更新，从而可以基本上延长数据保持时间和使电池小型化，并维持存储卡的可移动特性。

其他的优点和修改对于本领域的熟练技术人员来说是很容易实现的。因此，本发明在其广阔的各个方面并不限于本文显示和描述的具体细节和代表性实施例。所以，可以进行各种各样的修改和变化而不背离由附后的权利要求及其等同内容定义的本发明的精神和范围。

Claims

1.一种数据记录装置，其特征在于，包括：

半导体存储器；

执行所述半导体存储器的数据更新的更新电路；

管理所述半导体存储器的数据保持时间，以在短于所述数据保持时间的时间间隔进行所述更新的更新控制电路；以及

在所述数据记录装置从外部装置中被移除的状态下，提供用于执行所述更新的电力的内部电源。

2.如权利要求1所述的数据记录装置，其特征在于，所述更新电路、所述更新控制电路和所述半导体存储器均被集成在芯片上，且所述内部电源与所述芯片一起被包含在所述数据记录装置中。

3.如权利要求1所述的数据记录装置，其特征在于，所述更新电路、所述更新控制电路、所述内部电源和所述半导体存储器均被集成在芯片上。

4.如权利要求1所述的数据记录装置，其特征在于，进一步包括充电电路，当所述数据记录装置被插入所述外部装置时，对所述内部电源充电。

5.如权利要求1所述的数据记录装置，其特征在于，所述内部电源为电池或电容器。

6.如权利要求1所述的数据记录装置，其特征在于，所述数据保持时间的管理通过计时器来实现。

7.如权利要求1所述的数据记录装置，其特征在于，所述数据保持时间的管理通过时效装置来实现，所述时效装置除了门绝缘膜的厚度以外，与所述半导体存储器具有相同的结构。

8.如权利要求1所述的数据记录装置，其特征在于，所述数据保持时间为大于等于1秒并小于等于6个月。

9.如权利要求1所述的数据记录装置，其特征在于，所述半导体存储器是EPROM、闪速存储器、铁磁性存储器、MRAM和相变RAM中的一个。

10.如权利要求5所述的数据记录装置，其特征在于，所述电容器被配置在其上集成有所述更新电路、所述更新控制电路和所述半导体存储器的所述芯片的背面上。

11.一种数据记录装置，其特征在于，包括：

半导体存储器；

执行所述半导体存储器的块或页面的数据更新的更新电路；

管理所述半导体存储器的每个所述块或每个所述页面的数据保持时间，以在短于所述数据保持时间的时间间隔进行所述更新的更新控制电路；

存储每个所述块或每个所述页面的写入/擦除操作历史记录的指示存储器；以及

在所述数据记录装置从外部装置中被移除的状态下，提供用于响应所述历史记录执行所述更新的电力的内部电源。

12.如权利要求11所述的数据记录装置，其特征在于，所述指示存储器包括存储单元，每个所述存储单元具有与所述半导体存储器的存储单元相同的结构。

13.如权利要求11所述的数据记录装置，其特征在于，对所述指示存储器也执行所述更新。

14.如权利要求11所述的数据记录装置，其特征在于，所述更新电路、所述更新控制电路和所述半导体存储器均被集成在芯片上，且所述内部电源与所述芯片一起被包括在所述数据记录装置中。

15.如权利要求11所述的数据记录装置，其特征在于，所述更新电路、所述更新控制电路、所述内部电源和所述半导体存储器均被集成在芯片上。

16.如权利要求11所述的数据记录装置，其特征在于，进一步包括当所述数据记录装置被插入所述外部装置时，对所述内部电源充电的充电电路。

17.如权利要求11所述的数据记录装置，其特征在于，所述内部电源为电池或电容器。

18.如权利要求11所述的数据记录装置，其特征在于，所述数据保持时间的管理通过计时器实现。

19.如权利要求11所述的数据记录装置，其特征在于，所述数据保持时间的管理通过时效装置实现，所述时效装置除了门绝缘膜的厚度以外，与所述半导体存储器具有相同的结构。

20.如权利要求11所述的数据记录装置，其特征在于，所述数据保持时间为大于等于1秒并小于等于6个月。

21.如权利要求11所述的数据记录装置，其特征在于，所述半导体存储器是EPROM、闪速存储器、铁磁性存储器、MRAM和相变RAM中的一个。

22.如权利要求17所述的数据记录装置，其特征在于，所述电容器被配置在其上集成有所述更新电路、所述更新控制电路和所述半导体存储器的所述芯片的背面上。