CN1917220A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1917220A
CN1917220A CNA2006101398562A CN200610139856A CN1917220A CN 1917220 A CN1917220 A CN 1917220A CN A2006101398562 A CNA2006101398562 A CN A2006101398562A CN 200610139856 A CN200610139856 A CN 200610139856A CN 1917220 A CN1917220 A CN 1917220A
Authority
CN
China
Prior art keywords
film
conducting film
conduction type
display unit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101398562A
Other languages
English (en)
Other versions
CN1917220B (zh
Inventor
浜田崇
荒井康行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1917220A publication Critical patent/CN1917220A/zh
Application granted granted Critical
Publication of CN1917220B publication Critical patent/CN1917220B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

通过使用很少数目的光掩膜，得到对于象素部分的驱动条件和驱动电路最佳的TFT(薄膜晶体管)结构。在第一绝缘薄膜上形成第一到第三半导体薄膜。在第一到第三半导体薄膜上形成第一形状的第一、第二、第三电极。在第一掺杂处理中，使用第一形状的第一、第二、第三电极作为掩膜，在第一到第三半导体薄膜中形成一种导电类型的第一浓度杂质区域。从第一形状的第一、第二、第三电极形成第二形状的第一、第二、和第三电极。在第二掺杂处理中，在第二半导体薄膜中形成与第二形状的第二电极相重叠的、一种导电类型的第二浓度杂质区域。在第二掺杂处理中，还在第一和第二半导体薄膜中形成一种导电类型的第三浓度杂质区域。在第三掺杂处理中，在第三半导体薄膜中形成具有与一种导电类型相反的另一种导电类型的、第四和第五浓度杂质区域。

Description

制造半导体器件的方法
技术领域
本发明涉及用半导体薄膜制成的薄膜晶体管(以后称为TFT)的半导体器件以及制造该半导体器件的方法，这些半导体薄膜具有晶体结构，并且被形成在基片上。
发明背景
用于显示文本和图象的显示器是人们通过具有半导体元件的各种半导体器件来摘取信息的不可缺少的装置，诸如电视机，个人计算机，和蜂窝电话。CRT(阴极射线管)一直在市场上取得了显示器的代表的地位。另一方面，由于希望电子设备减小重量和体积，液晶显示器和其它平面显示器(平板显示器)最近正指数地提高它们在市场上的份额。
平板显示器的一种模式是有源矩阵驱动，其中TFT(薄膜晶体管)被提供在每个象素或点中，然后数据信号被写入，以便显示一个图象。TFT是在有源矩阵驱动中不可缺少的单元。
大多数TFT由非结晶的硅制成。这些TFT不能工作在高的速度下，所以它们只被用作为在各个点中所提供的开关元件。由于TFT不能做成除开关元件以外的其它元件，所以通过TAB(元件带自动焊接)或COG(在玻璃上的芯片)技术所安装的外部的IC(驱动器IC)被使用于数据线侧驱动电路，用来把视频信号输出到数据线，以及被使用于扫描线侧驱动电路，用来把扫描信号输出到扫描线。
然而，安装驱动器IC被看作为一种限制的方法，因为象素贴片随着象素密度增加而减小。例如，在RGB彩色方法中UXGA级别的象素密度(1200×1600象素)下，即使粗略估计，至少必须有6000个连接端。连接端数目的增加导致发生增加的接触故障。它也导致在象素部分(被称为图象帧区域)周围的焊盘面积的增加，这妨碍采用这种显示方式的半导体器件的体积的减小，并且破坏半导体器件的外部设计。对于这种背景，显然，需要一种把驱动电路与象素部分集成在一起的显示器件。通过把象素部分与扫描线侧和数据线侧驱动电路集成地构成在同一个基片，连接端的数目和图象帧的区域的面积可显著地减小。
对于集成的驱动电路，要求具有高的驱动性能(接通电流：Ion)，以及通过防止由于热载流子效应造成的恶化而改进它们的可靠度，而同时对于象素部分要求低的关断电流(Ioff)。已经获知，轻微掺杂的漏极(LDD)结构是一种能够减小关断电流值的TFT结构。在LDD结构中，把轻微掺杂有杂质元素的LDD区域放置在沟道形成区域与严重掺杂有杂质元素的源极区域或漏极区域之间。在防止由于热载流子造成接通电流值的恶化方面被认为有效的结构是LDD结构，其中LDD区域部分地覆盖栅极电极(栅极-漏极重叠的LDD；此后缩写为GOLD)。
TFT是通过把半导体薄膜与绝缘薄膜或导电薄膜分层而同时使用光掩膜把薄膜蚀刻成为给定的形状，而被制做的。如果仅仅通过简单地增加光掩膜的数目来进行TFT结构的最佳化，以便满足对于象素部分和驱动电路所要求的部分，则制造过程变得复杂化，以及步骤数目不可避免地增加。
发明概述
本发明是用来解决这些问题的，所以，本发明的目的是提供一种技术，通过使用很少数目的光掩膜得到对于象素部分的驱动条件和驱动电路最佳的TFT结构。
为了达到本发明的以上的目的，本发明采用两层结构的栅极电极，其中与栅极绝缘薄膜接触的第一层在沟道长度方向比起第二层更长。两层结构栅极电极被使用来以自对准方式形成在驱动电路部分的n沟道TFT中的源极和漏极区域以及LDD区域。象素部分中n沟道TFT的源极和漏极区域以及LDD区域不是以自对准方式形成的，而是通过使用光掩膜形成的。驱动电路部分中n沟道TFT的LDD区域被放置成与栅极电极重叠，而象素部分中n沟道TFT的LDD区域被放置在栅极电极的外面(以免与栅极电极重叠)。源极和漏极区域以及两种类型的LDD区域(相对于栅极电极具有不同的位置关系)是通过两个掺杂处理步骤被形成的。
如上所述，按照本发明的制造半导体器件的方法的特征在于包括以下步骤：
在第一绝缘薄膜上形成第一到第三半导体薄膜，这些半导体薄膜是互相分隔开的；
分别在第一半导体薄膜，第二半导体薄膜，和第三半导体薄膜上形成第一电极，第二电极，和第三电极，在电极与薄膜之间放置有第二绝缘薄膜，这些电极具有第一形状；
在第一掺杂处理中使用第一形状的第一到第三电极作为掩膜，在第一到第三半导体薄膜中形成一种导电类型的第一浓度杂质区域；
从第一形状的第一到第三电极形成第二形状的第一到第三电极；
通过第二掺杂处理，在第二半导体薄膜中形成一种导电类型的第二浓度杂质区域，以及在第一半导体薄膜和第二半导体薄膜中形成一种导电类型的第三浓度杂质区域，第二浓度杂质区域与第二形状的第二电极相重叠；以及
通过第三掺杂处理，在第三半导体薄膜中形成第四浓度杂质区域和第五浓度杂质区域，这些区域具有与该一种导电类型相反的另一种导电类型。换句话说，本发明的半导体器件制造方法的特征在于，用于形成TFT的栅极电极的蚀刻处理与掺杂处理相组合，以自对准方式形成LDD区域和源极或漏极区域。
而且，按照本发明的另一个结构，方法的特征在于包括以下步骤：在第一绝缘薄膜上形成第一半导体薄膜，第二半导体薄膜，和第三半导体薄膜，这些半导体薄膜是互相分隔开的；在第一半导体薄膜的上面形成第一形状的第一电极，在二者之间放置有第二绝缘薄膜；使用第一形状的第一电极作为掩膜，在第一半导体薄膜中形成一种导电类型的第一浓度杂质区域；在第二半导体薄膜和第三半导体薄膜的上面形成第一形状的第二电极和第三电极，在半导体薄膜与电极之间放置有第二绝缘薄膜；蚀刻第一形状的第二电极和第三电极，形成第二形状的第二电极和第三电极；通过第二掺杂处理，在第二半导体薄膜中形成该一种导电类型的第二浓度杂质区域，以及在第一半导体薄膜和第二半导体薄膜中形成该一种导电类型的第三浓度杂质区域，第二浓度杂质区域与第二形状的第二电极相重叠；以及通过第三掺杂处理，在第三半导体薄膜中形成第四浓度杂质区域和第五浓度杂质区域，这些区域具有与该一种导电类型相反的另一种导电类型。
通过这样的制造方法，以自对准的方式在驱动电路的n沟道TFT中形成与栅极电极重叠的LDD。这种LDD是通过利用栅极电极的薄膜厚度差(级别差)通过同一个掺杂步骤在形成源极与漏极区域的同时而得到的。另一方面，掩膜被使用来形成那些LDD，它们是与象素部分的n沟道TFT中栅极电极不重叠的。
本发明中的术语半导体器件总的是指利用半导体特性来工作的器件，因此，显示器件(典型地具有TFT的液晶显示器件)和半导体集成电路(微处理器，信号处理电路，高频电路等等)都被包括在其中。
附图简述
在附图中：
图1A和1B是显示按照本发明的、制造TFT的过程的截面图；
图2A和2B是显示按照本发明的、制造TFT的过程的截面图；
图3A和3B是显示按照本发明的、制造TFT的过程的截面图；
图4是显示按照本发明的、制造TFT的过程的截面图；
图5是显示反射式显示器件的有源矩阵基片的象素部分的结构的顶视图；
图6是显示有源矩阵基片的电路结构的图；
图7A和7B是显示按照本发明的、制造TFT的过程的截面图；
图8A和8B是显示按照本发明的、制造TFT的过程的截面图；
图9A和9B是显示按照本发明的、制造TFT的过程的截面图；
图10是显示按照本发明的、制造TFT的过程的截面图；
图11A和11B是显示制造传输式显示器件的方法的截面图；
图12是显示传输式液晶显示器件的结构的截面图；
图13是显示发光器件中象素部分的结构的截面图；
图14是显示发光器件的结构的截面图；
图15是显示有源矩阵基片的结构的透视图；
图16A到16E是显示制造具有晶体结构的半导体薄膜的过程的图；
图17A到17C是显示制造具有晶体结构的半导体薄膜的过程的图；
图18是显示本发明的有源矩阵基片的结构的截面图；
图19A和19B是显示NMOS电路的结构的图；
图20A和20B是显示移位寄存器的结构的图；
图21是显示由n沟道TFT组成的栅极线驱动电路的结构的图；
图22是译码器输入信号的时序图；
图23是显示由n沟道TFT组成的数据线驱动电路的结构的图；
图24是显示由p沟道TFT组成的栅极线驱动电路的结构的图；
图25是译码器输入信号的时序图；
图26是显示由p沟道TFT组成的数据线驱动电路的结构的图；
图27A到27F是显示半导体器件的例子的图；
图28A到28C是显示半导体器件的例子的图；
图29是显示制造具有晶体结构的半导体薄膜的过程的图；
图30是显示磷掺杂到栅极绝缘薄膜和氮化钽薄膜的浓度分布图；以及
图31是通过氮化钽薄膜厚度变换而适配到栅极绝缘薄膜厚度(其中前者乘以一个常数)所给出的图。
优选实施例详细描述
实施例模式1
现在参照图1A到6描述本发明的实施例模式。这里，对于在同一个基片上同时形成用于象素部分的TFT和被放置在象素部分附近的、用于驱动电路的TFT(n沟道TFT和p沟道TFT)的方法给出详细的说明。
在图1A上，基片101是玻璃基片、石英基片、或陶瓷基片。也可以使用其表面上形成绝缘薄膜的硅基片、金属基片或不锈钢基片来代替。如果具有能够承受本实施例模式的处理温度的耐热性的话，也可以使用塑料基片。
在基片101上形成第一绝缘薄膜102和103。这里显示的第一绝缘薄膜具有二层结构，但它们当然也可以具有单层结构。半导体薄膜104到107是具有晶体结构的半导体。半导体薄膜是通过把被形成在第一绝缘薄膜上的非结晶半导体薄膜进行晶体化而得到的。在沉积后，非结晶半导体薄膜通过热处理或激光照射而被晶体化。非结晶半导体薄膜的材料没有限制，但最好使用硅或硅锗合金(SixGe1-x；0＜x＜1，典型地，x＝0.001到0.05)。
当非结晶半导体薄膜通过激光照射被晶体化时，采用脉冲振荡型或连续波气体激光或固体激光。所使用的气体激光的例子包括KrF激态复合物激光器、ArF激态复合物激光器、和XeCl激态复合物激光器。在所采用的激光发射器中，YAG，YVO4，YLF，YAlO3等的晶体被掺杂以Cr，Nd，Er，Ho，Ce，Co，Ti，或Tm。虽然在被使用于掺杂的材料之间变化，但从激光发射器发射的激光的基波具有1μm到2μm的波长。为了使得非结晶的半导体薄膜晶体化，激光必须被选择为能被半导体薄膜吸收的。所以，最好选择具有在可见光线与紫外线之间的波长的激光以及使用基波的二次谐波到四次谐波。典型地，非结晶的半导体薄膜通过使用由Nd:YVO4激光发射器(基波：1064nm)发出的二次谐波(532nm)而被晶体化。除此以外，可以使用诸如氩激光发射器和氪激光发射器那样的气体激光发射器。
在晶体化之前，非结晶的半导体薄膜可以掺杂以镍或其它的、对于半导体的晶体化具有催化作用的金属元素。例如，包含镍的溶液被放置在非结晶的硅薄膜上，以及该薄膜被脱水(在500℃下一小时)，随后进行热晶体化(在550℃下四小时)。然后，用从YAG激光器、YVO4激光器、和YLF激光器中选择的连续波激光的二次谐波照射该薄膜，以便改进结晶特性。
接着，形成第二绝缘薄膜108，覆盖半导体薄膜104到107。第二半导体薄膜108是包含硅的绝缘薄膜以及通过等离子体CVD(化学汽相沉积)或溅射来形成。它的厚度被设置为40到150nm。被形成来覆盖半导体薄膜104到107的第二绝缘薄膜被用作为在本实施例模式中所制造的TFT的栅极绝缘薄膜。
在第二绝缘薄膜108上形成用于形成栅极电极和连接线的导电薄膜。本发明中的栅极电极是从两层或多层导电薄膜的叠层形成的。第一导电薄膜109用高熔点的金属(诸如钼或钨)的氮化物被制成在第二绝缘薄膜108上。第二导电薄膜110用高熔点的金属或用低电阻金属(诸如铝和铜)或用多晶硅被制成在第一导电薄膜109上。具体地，从包含W，Mo，Ta，和Ti的组中选择的一种或多种元素的氮化物被使用于第一导电薄膜，而第二导电薄膜使用从包含W，Mo，Ta，Ti，Al和Cu的组中选择的一种或多种元素的合金或n型多晶硅。
如图1B所示，接着形成抗蚀刻掩膜111到114，然后在第一导电薄膜和第二导电薄膜上进行第一蚀刻处理。通过这个蚀刻处理，形成了在边缘端变尖的第一形状的电极116到118和第一形状连接线114和115。电极以45°到75°的角度变尖。没有被第一形状的电极116到118和第一形状连接线114和115覆盖的第二绝缘薄膜的区域122被蚀刻，以及被变薄20到50nm。
第一掺杂处理利用离子植入，或离子掺杂，其中离子是不用物质分离地被注入的。在掺杂时，第一形状电极116到118被用作为掩膜，在半导体薄膜104到107上形成一种导电类型的第一浓度杂质区域123到126。第一浓度等于1×1017到1×1019原子/cm3。
不用去除保护掩膜111到114，就进行第二蚀刻处理，如图2A所示。在这个蚀刻处理中，第二导电薄膜受到非各向同性蚀刻，以形成第二形状的电极127到129和第二形状连接线130和131。没有被第二形状的电极127到129和第二形状连接线130和131覆盖的第二绝缘薄膜的区域被蚀刻，以及被变薄20到50nm。
此后，形成用于覆盖整个半导体薄膜104的掩膜、用于覆盖被放置在半导体薄膜106上的第二形状电极129的掩膜134、以及用于覆盖半导体薄膜107的掩膜134，以便进行第二掺杂处理。通过第二掺杂处理，在半导体薄膜105上形成一种导电类型的第二浓度杂质区域，以及在半导体薄膜105和106上形成一种导电类型的第三浓度杂质区域。
一种导电类型的第二浓度杂质区域135是以自对准的方式形成在与构成第二形状的电极128的第一导电薄膜128a重叠的位置的。在半导体薄膜被掺杂以前，通过离子掺杂给出的杂质发送到第一导电层128a。所以，达到半导体薄膜的离子的数目被减小，使得在区域135中的浓度低于在n型杂质区域中的第三浓度。在区域135中的杂质浓度是1×1016到1×1017原子/cm3。第三浓度杂质区域136和137被具有1×1020到1×1021原子/cm3浓度的n型杂质掺杂。
接着，如图3A所示，形成保护掩膜138以进行第三掺杂处理。通过在半导体薄膜104上的第三掺杂处理，形成另一种导电类型(与一种导电类型相反的导电类型)的第四浓度杂质区域139和另一种导电类型的第五浓度杂质区域140。另一种导电类型的第四浓度杂质区域形成在与第二形状的电极127重叠的区域，以及被具有1×1018到1×1019原子/cm3浓度的杂质元素掺杂。这个杂质浓度允许该区域起到LDD的作用。第五浓度杂质区域被具有2×1020到3×1021原子/cm3浓度的杂质元素掺杂。
通过以上步骤，为了控制化合价电子，用杂质掺杂的区域被形成在各个半导体薄膜上。第二形状电极127到129用作为栅极电极。第二形状连线130用作为构成象素部分中的贮存电容的一个电极。第二形状连线131在象素部分中形成数据线。
第三绝缘薄膜143接着通过等离子体CVD或溅射来形成。第三绝缘薄膜143是氮氧化硅薄膜、氧化硅薄膜等等。
此后，被掺杂到半导体薄膜中的杂质元素被激活，如图3B所示。这个激活步骤是通过使用炉内退火或快速热退火(RTA)来实现的。热处理在氮气氛中在400到700℃的温度下，典型地，在450到500℃下进行。另外，可以采用使用YAG激光器的二次谐波(532nm)的激光退火。半导体薄膜被YAG激光器的二次谐波(532nm)照射，以便激活杂质元素。激活方法并不限于激光照射，以及可以采用使用灯光源的RTA，通过让基片的一侧或两侧受到灯光源辐射，来加热半导体薄膜。
如图4所示，由氮化硅制成的第四绝缘薄膜144然后通过等离子体CVD被形成为具有50到100nm的厚度。在410℃下的热处理是在干净的加热炉中进行的，用从氮化硅薄膜中释放的氢来氢化半导体薄膜。
由有机绝缘材料制成的第五绝缘薄膜145接着被形成在第四绝缘薄膜144上。为了弄平第五绝缘薄膜的最外表面，使用有机绝缘材料。然后，通过蚀刻处理形成穿过第三到第五绝缘薄膜的接触孔。在这个蚀刻处理中，被放置在外部输入端部分的、第三到第五绝缘薄膜的区域被去除。钛薄膜和铝薄膜被分层，形成连接线146到149，象素电极151，扫描线152，连接电极150，和被连接到外部输入端的连接线153。
如果一种导电类型是n型以及另一种导电类型(与该一种导电类型相反)是p型，则具有p沟道TFT 200和第一n沟道TFT 201的驱动电路205与具有第二n沟道TFT 203和电容部分204的象素部分206通过以上步骤被形成在同一个基片上。电容部分204由半导体薄膜107、第二绝缘薄膜122的一部分、和第一形状电容连接线130组成。
驱动电路205的p沟道TFT 200具有沟道形成区域154、被放置在用作为栅极电极的第二电极127外面的第五浓度p型杂质区域140、以及与第二电极127重叠的第四浓度p型杂质区域(LDD)。
第一n沟道TFT 201具有沟道形成区域155、与用作为栅极电极的第二形状电极128重叠的第二浓度n型杂质区域124(LDD)、以及用作为源极区域或漏极区域的第三浓度n型杂质区域135。LDD在沟道长度方向上的长度是0.5到2.5μm，优选地1.5μm。这种LDD结构是用于防止主要由热载流子效应造成的TFT恶化。n沟道TFT和p沟道TFT可被使用来形成移位寄存器电路、缓冲器电路、电平移位器电路、锁存电路等等。第一n沟道TFT 201的结构特别适合于适合于在驱动电压时是高的缓冲器电路，因为结构可防止由热载流子效应造成的恶化。
象素部分206的第二n沟道TFT 203具有沟道形成区域156、与被形成在用作为栅极电极的第二形状电极129外面的第一浓度n型杂质区域125、以及用作为源极区域或漏极区域的第三浓度n型杂质区域136。p型杂质区域141和142被形成在用作为电容部分204的一个电极的半导体薄膜107上。
象素部分206具有象素电极151和连接电极150，它把数据线131连接到半导体薄膜106的第三浓度n型杂质区域136。象素部分也具有栅极连接线152，虽然图上未示出，它被连接到用作为栅极电极的第二形状电极129。
如上所述，本发明使得有可能在同一个基片上形成具有一种导电类型的杂质区域的第一n沟道TFT，它具有与栅极电极相重叠的LDD，以及第二n沟道TFT，它的LDD与栅极电极不重叠。两种类型的TFT被分开地安排在不同的运行条件的电路中，例如，一个TFT安排在驱动电路部分，另一个TFT安排在象素部分。在p沟道TFT中，LDD与栅极电极相重叠。
在本实施例模式中形成的、具有驱动电路部分205和象素部分206的基片，为了方便起见，被称为有源矩阵基片。有源矩阵基片可被使用来制造有源矩阵驱动的显示器件。在本实施例模式中的有源矩阵基片具有从光反射材料形成的它的象素电极，所以可以制成反射式液晶显示器件。液晶显示器件以及其中有机光发射器件被使用于象素部分的光发射器件可以从有源矩阵基片被制造。
实施例模式2
现在参照图7A到10描述本发明的另一个实施例模式。这里，对于在同一个基片上同时形成用于象素部分的TFT和被放置在象素部分附近的、用于驱动电路的TFT(n沟道TFT和p沟道TFT)的方法给出详细的说明。
对于实施例模式1上的基片、绝缘薄膜、半导体薄膜、和导电薄膜的描述被应用到图7A上的基片301、第一绝缘薄膜302和303、半导体薄膜304到307、第二绝缘薄膜308、第一导电薄膜309和第二导电薄膜310。
在图7B上，形成掩膜311和312。掩膜311覆盖驱动电路部分，而掩膜312覆盖象素部分。通过覆盖象素和驱动部分的掩膜，第一导电薄膜和第二导电薄膜在第一蚀刻处理中被蚀刻，形成第一形状电极313和第一形状连接线314和315(电极由第一导电薄膜313a和第二导电薄膜313b、第一导电薄膜314a和第二导电薄膜314b的连接线314、以及第一导电薄膜315a和第二导电薄膜315b的连接线315组成)。接着，在第一掺杂处理中，半导体薄膜306和307被掺杂以一种导电类型的杂质元素，形成一种导电类型的第一浓度杂质区域316和360。
掩膜311和312被去除，然后形成覆盖第一形状电极313以及第一形状连接线314和315的掩膜317，如图8A所示。而且，掩膜318到320被形成在驱动电路部分，以便通过第二蚀刻处理形成在驱动电路部分中的第一形状电极321到323。
第一蚀刻处理和第二蚀刻处理都是用于蚀刻第一导电薄膜和第二导电薄膜，以便形成在边缘部分以45到75°的变尖的部分。
第二蚀刻处理后面跟随第三蚀刻处理，如图8B所示。第三蚀刻处理是用来选择地蚀刻第二导电薄膜，以形成第二形状电极324到326。第二形状电极具有第一导电薄膜324a到326a的投影。
第二形状电极324和325在第二掺杂处理中被用作为掩膜，利用在第一导电薄膜324a和325a与第二导电薄膜324b和325b之间的薄膜厚度差值。结果，一种导电类型的杂质区域被形成在半导体薄膜304和305。该一种导电类型的第二浓度杂质区域330和331被放置成与第二形状电极相重叠，而该一种导电类型的第三浓度杂质区域327和328被形成在第二形状电极的外面的区域中。该一种导电类型的第三浓度杂质区域329被形成在半导体薄膜306中。
此后，如图9A所示地形成掩膜332和333，它被用来通过第三掺杂处理用另一种导电类型的杂质掺杂半导体薄膜304。最终形成的杂质区域是另一种导电类型的第四浓度杂质区域335和另一种导电类型的第五浓度杂质区域334。另一种导电类型的第五浓度杂质区域336是被形成在半导体薄膜307中。
随后，第三绝缘薄膜337被形成，以及被使用来掺杂半导体薄膜的杂质类似于实施例模式1那样地被激活。
然后如图10所示地形成第四绝缘薄膜338，并在410℃下进行热处理，以便氢化半导体薄膜。第五绝缘薄膜339接着从有机绝缘材料被形成在第四绝缘薄膜338上。为了弄平第五绝缘薄膜的最外表面，使用有机绝缘材料。然后，通过蚀刻处理形成穿过第三到第五绝缘薄膜的接触孔。连接线340到343、象素电极345、栅极线346、和连接线344和347被形成。
如果一种导电类型是n型和另一种导电类型(与一种导电类型相反)是p型，则具有p沟道TFT 400和第一n沟道TFT 401的驱动电路405以及具有第二n沟道TFT 403和电容部分404的象素部分406通过以上步骤被形成在同一个基片上。电容部分404由半导体薄膜307、第二绝缘薄膜361的一部分、和第一形状电容连接线314组成。
驱动电路405的p沟道TFT 400具有沟道形成区域348、被放置在与用作为栅极电极的第二电极324相重叠的、另一种导电类型的第四浓度杂质区域332、以及被放置在第二电极324的外面的、另一种导电类型的第五浓度杂质区域333。
第一n沟道TFT 401具有沟道形成区域349、与用作为栅极电极的第二形状电极325重叠的、一种导电类型的第二浓度杂质区域(LDD区域)331、以及用作为源极区域或漏极区域的、一种导电类型的第三浓度杂质区域328。LDD在沟道长度方向上的长度是0.5到2.5μm，优选地1.5μm。这种LDD结构是用于防止主要由热载流子效应造成的TFT恶化。N沟道TFT和p沟道TFT可被使用来形成移位寄存器电路、缓冲器电路、电平移位器电路、锁存电路等等。第一n沟道TFT401的结构特别适合于在驱动电压时是高的缓冲器电路，因为结构可防止由热载流子效应造成的恶化。
象素部分406的第二n沟道TFT 403具有沟道形成区域350、被形成在用作为栅极电极的第一形状电极313外面的、一种导电类型的第一浓度杂质区域316、以及用作为源极区域或漏极区域的、一种导电类型的第三浓度杂质区域329。另一种导电类型的第五浓度杂质区域336被形成在用作为电容部分404的一个电极的半导体薄膜307上。
如上所述，在本实施例模式中，驱动电路部分的栅极电极和象素部分的栅极电极互相不同地被构建，得到具有不同的LDD结构的TFT。与栅极电极相重叠的LDD可以以自对准方式高精确度地被形成，而不用使用光掩膜。
实施例1
下面将参照图1A到图6描述本发明的实施例。这里，对于在同一个基片上同时形成用于象素部分的TFT和用于被放置在象素部分附近的驱动电路的TFT(n沟道TFT和p沟道TFT)的方法给出详细的说明。
在图1A上，硼硅酸铝玻璃被使用作基片101。在基片101上形成第一绝缘膜。在本实施例中，第一绝缘薄膜是具有50nm厚度的第一氮氧化硅薄膜102和具有100nm厚度的第二氮氧化硅薄膜103的叠层。薄膜102是通过使用SiH4，NH3，和N2O作为反应气体被形成的。薄膜103是通过使用SiH4和N2O作为反应气体形成的。
半导体薄膜104到107是具有晶体结构的半导体。半导体薄膜是通过在第一绝缘薄膜上形成非结晶的半导体薄膜和通过已知的晶体化方法使得薄膜晶体化而得到的。在本实施例中，非结晶硅薄膜是通过沉积到具有50nm的厚度和通过被光学系统聚集为线性光束的激态复合物激光器的光的照射达到晶体化，而被形成的。激光器的光被设置为具有300mJ/cm2的功率密度，以及被成形为500μm线性光束，以90到98％的重叠比照射非结晶硅薄膜的整个表面。
替换地，可以使用连续波YVO4激光器。激光被波长变换元件变换成二次谐波，10W的能量波束以1到100cm/sec的速率扫过薄膜，使得非结晶的薄膜晶体化。
在晶体化后，为了控制TFT的门限电压，半导体薄膜通过离子掺杂而被掺杂以作为受主型杂质的硼。杂质的掺杂浓度可由操作者适当地设置。
这样得到的多晶硅薄膜通过蚀刻处理被划分成小岛，形成半导体薄膜104到107。由等离子体CVD使用SiH4和N2O形成为具有110nm厚度的氮氧化硅薄膜被形成在半导体薄膜上作为第二绝缘薄膜108。
氮化钽薄膜是通过溅射被形成为在第二绝缘薄膜108上具有30nm厚度的第一导电薄膜109。然后，形成具有300nm厚度的钨薄膜作为第二导电薄膜110。
氮化钽薄膜的厚度是通过考虑到在离子掺杂时被用作为n型杂质的磷的掺杂效率(或氮化钽薄膜阻塞磷的能力)而被确定的。图30显示当栅极绝缘薄膜厚度是恒定的以及氮化钽薄膜厚度从15nm改变到45nm时磷浓度的分布。掺杂时的加速电压被设置为90keV。被注入到半导体薄膜的磷的浓度取决于覆盖半导体薄膜的薄膜(栅极绝缘薄膜和氮化钽薄膜)的厚度和材料而变化。图31显示当氮化钽薄膜的厚度被变换成栅极绝缘薄膜的厚度时的磷浓度分布图。按照图31，一个厚2.4到2.66倍的栅极绝缘薄膜在磷阻挡能力上等于一个氮化钽薄膜。换句话说，即使氮化钽具有较小的薄膜厚度，氮化钽仍将呈现较高的磷阻挡能力。
氮化钽薄膜的厚度是通过考虑防护和掺杂阻塞能力而被确定的。从图30和31可以得出结论，对于氮化钽薄膜的最佳厚度范围是在15nm到300nm之间。
接着，掩膜111到114是用光敏保护材料制成的，如图1B所示。然后，在第一导电薄膜109和第二导电薄膜110上执行第一蚀刻处理。蚀刻处理采用ICP(感性耦合的等离子体)蚀刻。对于蚀刻气体的选择没有加以限制，但CF4，Cl2，和O2被使用来蚀刻W(钨)薄膜和氮化钽薄膜。它们的气体流量比值被设置为25∶25∶10，以及把500W的RF(13.56MHz)功率在1Pa的压力下加到线圈电极，用于蚀刻。在这种情形下，基片侧(采样阶段)也接收150W的RF(13.56MHz)功率，基本上施加负的自偏压。在这些第一蚀刻条件下，主要把钨薄膜蚀刻成给定的形状。
此后，蚀刻气体被改变为CF4和Cl2。它们的气体流量比值被设置为30∶30，以及把500W的RF(13.56MHz)功率在1Pa的压力下加到线圈电极，以便产生等离子体，进行30秒的蚀刻。基片侧(采样阶段)也接收20W的RF(13.56MHz)功率，基本上施加负的自偏压。CF4和Cl2的混合气体以大约相同的速率蚀刻氮化钽薄膜和钨薄膜。这样形成了在末端附近变尖的第一形状电极116到118以及第一形状连接线114和115。电极以45到75°的角度变尖。为了蚀刻薄膜而不在第二绝缘薄膜上留下任何残余，最好蚀刻时间加长10到20％。没有被第一形状电极116到118以及第一形状连接线114和115覆盖的第二绝缘薄膜122的区域被蚀刻和变薄20到50nm。
第一掺杂处理采用离子掺杂，其中离子不用物质分离地被注入。在掺杂时，第一形状电极116到118被用作为掩膜，以及搀入氢的磷酸(PH3)气体或搀入惰性气体的磷酸气体被采用来在半导体薄膜104到107上形成第一浓度n型杂质区域123到126。在这种掺杂时形成的第一浓度n型杂质区域，每个区域具有1×1017到1×1019原子/cm3的磷浓度。
不用去除掩膜111到114，就接着进行第二蚀刻处理，如图2A所示。CF4，Cl2，和O2被用作为蚀刻气体，它们的气体流量比值被设置为20∶20∶20，以及把500W的RF(13.56MHz)功率在1Pa的压力下加到线圈电极，以便产生等离子体用于蚀刻。基片侧(采样阶段)也接收20W的RF(13.56MHz)功率，加上比起第一蚀刻处理时更低的自偏压。在这些蚀刻条件下，蚀刻被用作为第二导电薄膜的钨薄膜。钨薄膜因此受到各向异性蚀刻，形成第二形状电极127到129以及第二形状连接线130和131。没有被第二形状电极127到129以及第二形状连接线130和131覆盖的第二绝缘薄膜122的区域被蚀刻和变薄20到50nm。
然后形成用于覆盖整个半导体薄膜104的掩膜133、用于覆盖被放置在半导体薄膜106上的第二形状电极129的掩膜、和用于覆盖半导体薄膜107的掩膜134，用于第二掺杂处理。通过第二掺杂处理，第二浓度n型杂质区域被形成在半导体薄膜105中，而第三浓度n型杂质区域被形成在半导体薄膜105和106中。在这种离子掺杂时使用磷，以及掺杂剂量被设置为1.5×1014原子/cm3，加速电压被设置为100keV。
第二浓度n型杂质区域135以自对准方式被形成在覆盖构成第二形状电极128的第一导电薄膜128a的位置上。通过离子掺杂给出的杂质在半导体薄膜被掺杂之前发送到第一导电薄膜128a。所以，第二浓度比起在第三浓度n型杂质区域中的杂质浓度低得多。在区域135中的杂质浓度是1×1016到1×1017原子/cm3。第三浓度杂质区域136和137用磷被掺杂，以便达到1×1020到1×1021原子/cm3的浓度。
接着，如图3A所示地形成掩膜138，来进行第三掺杂处理。在掺杂时，搀入氢的乙硼烷(B2H6)气体或搀入惰性气体的乙硼烷被使用来在半导体薄膜104中形成第四浓度p型杂质区域139和第五浓度p型杂质区域140。第四浓度p型杂质区域被放置成覆盖第二形状电极127，以及用硼以1×1018到1×1020原子/cm3的浓度被掺杂。第五浓度p型杂质区域用硼以2×1020到3×1021原子/cm3的浓度被掺杂。在半导体薄膜107的、被使用来形成象素部分中的贮存电容器的一部分上形成第五浓度p型杂质区域142和第四浓度p型杂质区域141。
通过以上步骤，或者被掺杂以磷的区域或者被掺杂以硼的区域被给予每个半导体薄膜。第二形状电极127到129用作为栅极电极。第二形状连接线130形成组成象素部分中的贮存电容器的电极之一。第二形状连接线131用作为象素部分中的数据线。
接着，通过等离子体CVD形成50nm厚度的氮氧化硅薄膜作为第三绝缘薄膜143。然后，被使用来掺杂半导体薄膜的杂质元素是通过用YAG激光器的二次谐波(532nm)的激光照射半导体薄膜而被激活的，如图3B所示。
如图4所示，通过等离子体CVD从氮化硅形成50nm厚度的第四绝缘薄膜144。在干净的炉子中进行410℃的热处理，用从氮化硅薄膜中释放的氢来氢化半导体薄膜。
接着，在第四绝缘薄膜144上用丙烯酸类衍生物制成第五绝缘薄膜145。然后，形成接触孔。在这个蚀刻处理中，被放置在外部输入端部分的第三到第五绝缘薄膜的区域被去除。钽薄膜和铝薄膜被分层，而形成连接线146到149、象素电极151、扫描线152、连接电极150、和被连接到外部输入端的连接线153。
这样地形成在同一个基片上的是，具有p沟道TFT 200和第一n沟道TFT 201的驱动电路205以及具有第二n沟道TFT 203和电容部分204的象素部分206。电容部分204由半导体薄膜107、第二绝缘薄膜122的一部分、和第一形状电容连接线130组成。
驱动电路205的p沟道TFT 200具有沟道形成区域154、被放置在用作为栅极电极的第二电极127外面的第五浓度p型杂质区域140(区域140用作为源极区域或漏极区域)、以及与第二电极127重叠的第四浓度p型杂质区域。
第一n沟道TFT 201具有沟道形成区域155、与用作为栅极电极的第二形状电极128重叠的第二浓度n型杂质区域124(LDD)、以及用作为源极区域或漏极区域的第三浓度n型杂质区域135。LDD在沟道长度方向上的长度是0.5到2.5μm，优选地1.5μm。这种LDD结构是用于防止主要由热载流子效应造成的TFT恶化。n沟道TFT和p沟道TFT可被使用来形成移位寄存器电路、缓冲器电路、电平移位器电路、锁存电路等等。第一n沟道TFT 201的结构特别适合于适合于在驱动电压时是高的缓冲器电路，因为结构可防止由热载流子效应造成的恶化。
象素部分206的第二n沟道TFT 203具有沟道形成区域156、与被形成在用作为栅极电极的第二形状电极129外面的第一浓度n型杂质区域125、以及用作为源极区域或漏极区域的第三浓度n型杂质区域136。p型杂质区域141和142被形成在用作为电容部分204的一个电极的半导体薄膜107上。
象素部分206具有象素电极151和连接电极150，它把数据线131连接到半导体薄膜106的第三浓度n型杂质区域136。象素部分也具有栅极连接线152，虽然图上未示出，它被连接到用作为栅极电极的第二形状电极129。
象素部分206的顶视图被显示于图5。图5是顶视图基本上显示一个点，以及使用与图4上共同的符号。在图5上沿A-A′线截取的截面结构相应于图4。在图5的象素结构中，栅极连接线和栅极电极被形成在不同的层上，这样，栅极连接线覆盖半导体薄膜，以及达到作为光遮蔽薄膜的附加功能。象素电极的边缘被放置成与源极连接线重叠，以便遮蔽象素电极之间的缝隙，不照射到光。这个结构消除对于形成光遮蔽薄膜(黑色矩阵)的需要。结果，比起现有技术来说，孔径比被改进。
如上所述，本发明使得有可能在同一个基片上形成具有与栅极电极相重叠的LDD的n沟道TFT，和具有不与栅极电极重叠的LDD的n沟道TFT。两种类型的TFT被分开地安排，相应于不同的运行条件的电路，例如，一个TFT安排在驱动电路部分，另一个TFT安排在象素部分。这是对于具有单个漏极结构的p沟道TFT的前提。
图6是显示有源矩阵基片的电路结构的例子的电路方框图。图6所示的基片具有由TFT组成的、象素部分601，数据信号线驱动电路602，和扫描信号线驱动电路606。
数据信号线驱动电路602由移位寄存器603、锁存器604和605、缓冲器电路、以及其它电路组成。时钟信号和启动信号被输入到移位寄存器603。数字数据信号和锁存信号被输入到锁存器。扫描信号线驱动电路606也由移位寄存器、缓冲器电路、以及其它电路组成。象素部分601具有任意数目的象素。如果显示器件是针对XGA级别的，则象素部分必须具有1024×768象素。
有源矩阵基片可被使用来制造有源矩阵驱动的显示器件。在本实施例中的有源矩阵基片具有从光反射材料形成的它的象素电极，所以可以制成反射式液晶显示器件。液晶显示器件以及其中有机光发射器件被使用于象素部分的光发射器件可以从有源矩阵基片被制造。这样，得到了用于反射式显示器件的有源矩阵基片。
实施例2
现在参照图7A到10描述本发明的另一个实施例。这个实施例也给出对于在同一个基片上同时形成用于象素部分的TFT和被放置在象素部分附近的、用于驱动电路的TFT(n沟道TFT和p沟道TFT)的方法的说明。对于实施例1的基片、绝缘薄膜、半导体薄膜、和导电薄膜的描述被应用到图7A上的基片301、第一绝缘薄膜302和303、半导体薄膜304到307、第二绝缘薄膜308、第一导电薄膜309和第二导电薄膜310。
在图7B上，形成掩膜311和312。掩膜311覆盖驱动电路部分，而掩膜312覆盖象素部分。用覆盖象素部分和驱动电路部分的掩膜，进行第一蚀刻处理，形成第一形状电极313和第一形状连接线314和315(电极由第一导电薄膜313a和第二导电薄膜313b、第一导电薄膜314a和第二导电薄膜314b的连接线314、以及第一导电薄膜315a和第二导电薄膜315b的连接线315组成)。蚀刻条件是与实施例1中的第一蚀刻处理的蚀刻条件相同的。接着，半导体薄膜306和307在第一掺杂处理中通过离子掺杂被掺杂以作为杂质的磷，形成第一浓度n型杂质区域316和360。第一浓度n型杂质区域每个具有1×1017到1×1019原子/cm3的磷浓度。
掩膜311和312被去除，然后形成覆盖第一形状电极313以及第一形状连接线314和315的掩膜317，如图8A所示。而且，掩膜318到320被形成在驱动电路部分，以便通过第二蚀刻处理形成在驱动电路部分中的第一形状电极321到323。第二蚀刻处理被设置为与这个实施例的第一蚀刻处理条件相同的条件。
第二蚀刻处理后面跟随第三蚀刻处理，如图8B所示。第三蚀刻处理是用于选择地蚀刻被形状为第二导电薄膜的钨薄膜。结果，形成具有第一导电薄膜324a到326a的投影的第二形状电极324到326。在第三蚀刻处理中的蚀刻条件是与实施例1的第二蚀刻处理中的蚀刻条件相同的。
第二形状电极324和325在第二掺杂处理中被用作为掩膜，利用在第一导电薄膜324a和325a与第二导电薄膜324a和325a之间的薄膜厚度差值。结果，半导体薄膜304和305被掺杂以磷，形成n型区域。第二掺杂处理使用搀入氢的5％的PH3，以及把掺杂剂量设置为1.6×1014原子/cm3，把加速电压设置为100keV。这使得有可能在一次掺杂中形成第二浓度n型杂质区域330和331以及第三浓度n型杂质区域327和328。第二浓度n型杂质区域330和331被放置成与第二形状电极相重叠，以及由于第一导电薄膜的存在，具有1×1016到1×1017原子/cm3的磷浓度。第三浓度n型杂质区域327和328被形成在第二形状电极的外面的区域中，它具有1×1020到1×1021原子/cm3的磷浓度。第三浓度n型杂质区域329被形成在半导体薄膜306中。
此后，掩膜332和333如图9A所示地被形成来通过第三掺杂处理用硼掺杂半导体薄膜304。最终形成的杂质区域是第四浓度p型杂质区域335和第五浓度p型杂质区域334。第五浓度p型杂质区域336被形成在半导体薄膜307中。
随后的步骤与实施例1中的步骤相同。形成第三绝缘薄膜337，并且激活用来掺杂半导体薄膜的杂质。然后如图10所示地形成第四绝缘薄膜338，并在410℃下进行热处理，以便氢化半导体薄膜。接着，在第四绝缘薄膜338上用有机绝缘材料制成第五绝缘薄膜339。然后，通过蚀刻处理，形成接触孔。形成连接线340到343、象素电极345、栅极线346、以及连接线344和347。
这样被形成在同一个基片上的是，具有p沟道TFT 400和第一n沟道TFT 401的驱动电路405以及具有第二n沟道TFT 403和电容部分404的象素部分406。电容部分404由半导体薄膜307、第二绝缘薄膜361的一部分、和第一形状电容连接线314组成。
驱动电路405的p沟道TFT 400具有沟道形成区域348、被放置在与用作为栅极电极的第二电极324相重叠的、另一种导电类型的第四浓度杂质区域332、以及被放置在第二电极324的外面的、另一种导电类型的第五浓度杂质区域333。
第一n沟道TFT 401具有沟道形成区域349、与用作为栅极电极的第二形状电极325重叠的、一种导电类型的第二浓度杂质区域(LDD区域)331、以及用作为源极区域或漏极区域的、一种导电类型的第三浓度杂质区域328。LDD在沟道长度方向上的长度是0.5到2.5μm，优选地1.5μm。这种LDD结构是用于防止主要由热载流子效应造成的TFT恶化。N沟道TFT和p沟道TFT可被使用来形成移位寄存器电路、缓冲器电路、电平移位器电路、锁存电路等等。第一n沟道TFT401的结构特别适合于在驱动电压时是高的缓冲器电路，因为结构可防止由热载流子效应造成的恶化。
象素部分406的第二n沟道TFT 403具有沟道形成区域350、被形成在用作为栅极电极的第一形状电极313外面的、一种导电类型的第一浓度杂质区域316、以及用作为源极区域或漏极区域的、一种导电类型的第三浓度杂质区域329。另一种导电类型的第五浓度杂质区域336被形成在用作为电容部分404的一个电极的半导体薄膜307上。
如上所述，在本实施例中，驱动电路部分的栅极电极和象素部分的栅极电极互相不同地被构建，得到具有不同的LDD结构的TFT。与栅极电极相重叠的LDD可以以自对准方式高精确度地被形成，而不用使用光掩膜。这样得到了用于反射式显示器件的有源矩阵基片。
实施例3
本实施例参照图11A和11B描述用于传输式显示器件的有源矩阵基片的结构。图11A和11B显示在实施例2中形成的有源矩阵基片中象素部分406的结构。第二n沟道TFT 403和电容部分404按照实施例2得出。
图11A显示在第三绝缘薄膜338和第五绝缘薄膜339被形成后形成的接触孔，以及在第五绝缘薄膜339上被做成给定的形状的图案的透明的电极370。透明的导电薄膜370厚度为100nm。氧化铟，氧化锡，或氧化锌，或这些氧化物的混合物可被使用来形成透明导电薄膜。透明导电薄膜371被形成在末端部分。
接着，如图11B所示地形成被连接到透明电极370的电极373和374，以及栅极线375和连接电极372。电极373，374，和372，以及线375从包含具有100nm厚度的钛薄膜和具有300nm厚度的铝薄膜的分层结构中形成。有源矩阵基片如上面那样构建，做成传输式显示器件。本实施例的结构可被应用于实施例1的有源矩阵基片。
实施例4
本实施例描述从实施例3中得出的有源矩阵基片制造有源矩阵驱动的液晶显示器件的过程。说明是参照图12给出的。
在得到图11B的情形下的有源矩阵基片后，在有源矩阵基片上形成定向薄膜383，并把它进行研磨处理。虽然图上未示出，但在定向薄膜383之前，通过把有机树脂薄膜(诸如丙烯酸树脂薄膜)做成图案，可以把柱形衬垫形成在想要的位置。衬垫是用来保持在基片之间的距离。代替柱形衬垫，可以把球形衬垫喷洒在基片的整个表面。
接着，相反的电极381被形成在相反的基片380上，以及把定向薄膜382形成在电极上，并进行研磨处理。相反的电极381由ITO形成。然后，相反的基片通过使用粘接剂(未示出)被粘接在其上形成象素部分和驱动电路的有源矩阵基片。粘接剂具有被混合在其中的填充物，当两个基片被粘接时，该填充物连同衬垫一起，保持两个基片之间的距离。然后液晶材料385被注入到基片之间，末端密封剂被使用来完美地密封基片。已知的液晶材料可被使用作为材料385。
这样完成的是图12所示的有源矩阵驱动液晶显示器件。在实施例3中制造的传输式有源矩阵基片被使用于这里所示的例子，但在实施例1或2中制造的反射式有源矩阵基片也可制做液晶显示器件。
实施例5
图13显示在本发明被应用到的有源矩阵驱动方法的光发射器件中象素部分的结构的例子。象素部分450的n沟道TFT 203和p沟道TFT 200按照实施例1的处理过程被制造。第五绝缘薄膜501的表面通过使用氮或惰性气体的等离子体处理而被做成致密的。典型地，采用氩等离子体处理，以及通过在表面上形成非常薄的、主要包含碳的薄膜而达到致密化。然后，形成接触孔，以便形成连接线。钛、铝等可被使用于连接线。
在象素部分450，数据线502被连接到n沟道TFT 203，以及在漏极一侧的连接线503被连接到n沟道TFT 203的栅极电极。P沟道TFT 200的源极一侧被连接到电源连接线505，而在漏极一侧的电极504被连接到光发射单元451的阳极。
本实施例中的光发射器件具有有机光发射器件，被安排成形成矩阵。有机光发射器件451由阳极、阴极、和被形成在阳极与阴极之间的有机混合物层组成，阳极506在连接线被形成后从ITO上形成。有机混合物层包含较高的空穴迁移率的空穴输送材料、较高的电子迁移率的电子输送材料、光发射材料等等的组合。这些材料可被形成为层或可被混合成一体。
有机化合物材料一起做成约100nm的薄膜。因此，用于形成阳极的ITO薄膜的表面必须被很好地整平。如果表面整平得很差，则最坏，它会造成与被形成在有机混合物层上的阴极短路。通过另一个措施，即，通过形成1到5nm厚度的绝缘薄膜508，可以避免短路。绝缘层508是从聚酰亚胺，Polyimideamide，聚酰胺，丙烯酸类衍生物等等被制成的。
阴极510从碱性金属，诸如MgAg或LiF，或从碱土金属被形成。有关有机化合物层509的结构的细节可被自由地设置。
有机混合物层509和阴极510不能经受湿处理(用化学蚀刻，水清洗，或像其它处理)。所以，间壁层507用光敏树脂材料被制成在阳极506周围的有机绝缘薄膜501上。阳极506的边缘用间壁层507覆盖。具体地，涂复上底片保护胶，并进行烘烤，做出1到2μm的厚度的间壁层507。替换地，间壁层可以用光敏丙烯酸类衍生物或光敏聚酰亚胺被制成。
包含起小的作用的镁(Mg)、锂(Li)、或钙(Ca)的材料被用作阴极510。优选地，电极从MgAg(通过以Mg∶Ag＝10∶1的比值混合Mg和Ag得到的材料)被形成。可被用作为阴极510的其它电极的例子包括MgAgAl电极，LiAl电极，和LiFAl电极。在阴极上，形成绝缘薄膜511，它是氮化硅薄膜或DLC薄膜，具有2到30nm的厚度，优选地5到10nm。DLC薄膜可以通过等离子体CVD而形成，以及可很好地覆盖间壁层507的边缘，即使当它在100℃或更低温度下被形成时。DLC薄膜的内应力可以通过在其中混合一点点氩而被释放，允许薄膜被用作为保护薄膜。DLC薄膜是对于氧以及CO、CO2和H2O的优越的气体阻挡层，所以，适合于被用作为阻挡薄膜的绝缘薄膜511。
在图13上，被使用于开关的n沟道TFT 203具有多栅极结构，而被使用于电流控制的p沟道TFT 200具有与栅极电极重叠的LDD。本发明能够通过同一个处理过程形成不同的LDD结构的TFT。图13所示的例子是本发明对于光发射器件的优选的应用项，而具有不同的LDD结构的TFT被形成在象素部分中，适用于它们不同的功能(n沟道TFT 203，其用于开关的关断电流被降低，以及p沟道TFT 200强烈对抗用于电流控制的热载流子注入)。结果，可以得到能够进行优越的图象显示的高度可靠的光发射器件(换句话说，高性能光发射器件)。
图14是显示具有上述的象素部分450和驱动电路部分460的光发射器件的结构的图。在被形成在象素部分450中的绝缘薄膜511上，有机树脂511被放置成填充绝缘薄膜与基片512之间的空间。器件被这样密封。通过在边缘周围提供密封元件，气密性可被进一步增强。柔性的印刷电路(FPC)被附着在末端部分453。
现在，图15的透视图被使用来描述本实施例的有源矩阵自发光器件。本实施例的有源矩阵驱动光发射器件在玻璃基片601上具有象素部分602，信号线驱动电路603，和数据线驱动电路604。在象素部分中的开关TFT605是n沟道TFT，以及被放置在栅极连接线606与源极连接线607的交叉点处。栅极连接线被连接到栅极侧驱动电路603，以及源极连接线被连接到源极侧驱动电路604。开关TFT 605的漏极区域被连接到电流控制TFT 608的栅极。
电流控制TFT 608的数据线侧被连接到电源线609。在本实施例的结构中，地电位(大地电位)被加在电源线609。电流控制TFT 608的漏极区域被连接到有机光发射器件610。已知的电压(在本实施例中，10到12伏)被加到有机光发射器件610的阴极。
用作为外部输入/输出端的FPC 611配备有输入/输出连线(连接线)612和613，用于发送信号到驱动电路，以及输入/输出连线614被连接到电源线609。如上所述，TFT和有机光发射器件被组合来构成光发射器件的象素部分。
实施例6
现在参照图16A到16E描述形成实施例1或2中使用的半导体薄膜的例子。图16A到16E显示的方法涉及吸气，这是在把具有非结晶结构的半导体薄膜整个表面掺杂具有结晶功能的金属元素以晶体化以后进行的。
在图16A上，不是限制而是优选地，以硼硅酸钡玻璃、硼硅酸铝玻璃、或石英制成基片701。第一绝缘薄膜被形成在基片701的表面上。第一绝缘薄膜包含从SiH4，NH3，和N2O通过等离子体CVD形成的具有50nm厚度的第一氮氧化硅薄膜702，以及从SiH4，和N2O通过等离子体CVD形成的具有100nm厚度的第二氮氧化硅薄膜703。第一绝缘薄膜被提供来防止被包含在玻璃基片中的碱金属扩散到在基片上形成的半导体薄膜中。如果使用石英来制成基片，则第一绝缘薄膜可以省略。
主要包含硅的半导体材料被使用来做成具有非结晶结构的半导体薄膜704，它被形成在第一绝缘薄膜上。典型地，半导体薄膜704是通过等离子体CVD，减小压力的CVD，或通过溅射形成的、具有10到100nm厚度的非结晶硅薄膜或非结晶硅锗薄膜。为了得到满意质量的晶体，在具有非结晶结构的半导体薄膜704中包含的杂质(诸如氧和氮)的浓度应当减小到5×1018原子/cm3或更低。这些杂质妨碍非结晶半导体的晶体化，以及在结晶后，增加俘获中心和复合中心的密度。所以，希望使用配备有镜面抛光(局部抛光处理)反应室和无油真空耗尽系统的超真空CVD设备，以及使用高纯度的金属气体。
此后，具有非结晶结构的半导体薄膜704的表面被掺杂以具有加速晶体化的催化作用的金属元素。具有加速晶体化半导体薄膜的催化作用的金属元素的例子包括铁(Fe)、镍(Ni)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)、硪(Os)、铱(Ir)、铂(Pt)、铜(Cu)、和金(Au)。可以使用从以上选择的一种或多种金属元素。典型地，选择镍，以及包含重量上1到100ppm的镍的乙酸镍溶液通过旋转器被敷涂，以便形成包含催化剂的层705。为了确保溶液很好地敷涂，在具有非结晶结构的半导体薄膜704上进行表面处理。表面处理包括从包含臭氧的水溶液制成非常薄的氧化物薄膜，用氟酸与过氧化氢水溶液的混合物蚀刻氧化物薄膜，形成干净的表面，以及再次从包含臭氧的溶液制成非常薄的氧化物薄膜。由于半导体薄膜(诸如硅薄膜)的表面是固有地憎水的，通过这样地形成氧化物薄膜可以均匀地敷涂乙酸镍溶液。
形成包含催化剂的层705的方法当然并不限于此，以及可以使用溅射、蒸发、等离子体处理等等。包含催化剂的层705可以在具有非结晶结构的半导体薄膜704之前被形成，换句话说，可被形成在第一绝缘薄膜上。
在保持具有非结晶结构的半导体薄膜704与包含催化剂的层705接触的同时，实行用于晶体化的热处理。使用电炉的炉内退火，或使用卤素灯、金属卤化灯、氙弧灯、碳弧灯、高压钠灯、高压水银灯等等的快速退火处理(此后称为RTA)被采用来用于热处理。考虑生产率，最好采用RTA。
如果选择RTA，则由用于加热的灯光源进行照射1到60秒，优选地30到60秒，重复进行1到10次，优选地2到6次。从灯光源发射的光的强度可被任意地设置，只要半导体薄膜被立刻加热达到600到1000℃，优选地650到750℃。当半导体薄膜的温度达到这样高时，半导体薄膜单独地被瞬时加热，以及基片700不变形。具有非结晶结构的半导体薄膜这样地被晶体化，得到图16B所显示的、具有晶体结构的半导体薄膜706。通过这样的处理的晶体化只在提供包含催化剂层时才达到。
如果选择炉内退火，则在进行晶体化的热处理之前，在500℃下进行热处理一小时，释放被包含在具有非结晶结构的半导体薄膜704中的氢。然后，基片在电炉中在氮气氛下在550到600℃，优选地在580℃下接受四小时的热处理，以便将半导体薄膜晶体化。具有晶体结构和如图16B所示的半导体薄膜706因此被形成。
为了提高晶体化比值(薄膜的结晶部分与总的体积的比值)，用激光器的光照射具有晶体结构的半导体薄膜706以及修补在晶体晶粒中剩余的缺陷是有效的。可使用的激光器的光的例子包括具有400nm或更小的波长的激态复合物激光器的光和YAG激光器的二次或三次谐波。无论如何，使用了具有10到1000Hz的重复频率的脉冲激光器的光，以及由光学系统把它聚合成100到400mJ/cm2的光束，以90到95％的重叠比照射具有晶体结构的半导体薄膜706。
这样得到的、具有晶体结构的半导体薄膜706具有剩余的催化元素(这里是镍)。虽然催化元素不均匀地分布在薄膜中，但它们的浓度平均地高于1×1019原子/cm3。其中具有剩余的催化元素的半导体薄膜可以形成TFT和其它半导体元件，但最好通过按照以下的方法的吸气来去除剩余的催化元素。
首先，薄的阻挡层707被形成在具有晶体结构的半导体薄膜706的表面上，如图16C所示。阻挡层的厚度没有特别的限制。得到阻挡层的简单的方法是，通过以臭氧水处理表面来形成化学氧化物。化学氧化物也可以在把过氧化氢水与硫酸、盐酸、或硝酸相混合的水溶液中处理时被形成。其它有用的方法包括在氧化的气氛下等离子体处理以及由在包含氧的气氛中通过UV(紫外线)照射产生的臭氧进行的氧化处理。替换地，通过在干净的加热炉中加热直到它达到200到350℃而形成的薄的氧化物薄膜可被用作为阻挡层。通过等离子体CVD、溅射、或蒸发形成具有1到5nm厚度的氧化物薄膜也可被用作为阻挡层。
在阻挡层上，半导体薄膜708被形成为具有25到250nm的厚度。半导体薄膜708典型地是包含0.01到20原子％的氩的非结晶硅薄膜，它是通过使用氩的溅射而被形成的。半导体薄膜708，以后是要被去除的，优选地是低密度的薄膜，以便在蚀刻时增加对于具有晶体结构的半导体薄膜706的选择性比值。当非结晶硅薄膜被掺杂以惰性气体元素以便加入惰性气体元素时，可以达到吸气。
从包含氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、和氙(Xe)的组中选择的一种或多种元素可以作为惰性气体元素被使用。本发明的特征在于，惰性气体元素作为离子源被使用来形成吸气，以及通过离子掺杂或离子植入，惰性气体元素被注入到半导体薄膜。注入惰性气体元素的离子，具有两个理由。一个是通过注入而形成悬挂链，这样，半导体薄膜被变形。另一个理由是通过把离子注入到晶格单元中而造成失真。这两个目的都可以通过注入惰性气体的离子而达到。特别是，当使用原子直径比硅大的元素，诸如氩(Ar)、氪(Kr)、或氙(Xe)时，后一个目的完成得特别好。
为了确保吸气进行得透彻，在这时需要热处理。热处理是通过炉内退火或RTA完成的。如果选择炉内退火，则热处理是在氮气氛下在450到600℃下进行0.5到12小时。如果选择RTA，则由用于加热的灯光源进行照射1到60秒，优选地30到60秒，重复进行1到10次，优选地2到6次。从灯光源发射的光的强度可被任意地设置，只要半导体薄膜被立刻加热达到600到1000℃，优选地700到750℃。
在吸气期间，在要被吸气的区域(俘获地点)中的催化元素通过热能被释放，以及通过扩散移动到吸气地点。因此，吸气是依赖于过程温度，以及在更短的时间间隔内在更高的温度下进行吸气。在图16E上，在吸气期间催化元素移动的距离大约等于半导体薄膜的厚度，所以，在本发明中，吸气是在相当短的时间间隔内完成的。
这种热处理并不使得包含惰性气体元素(浓度为1×1020原子/cm3)的半导体薄膜708晶体化。这大概是因为在以上的处理过程温度范围中惰性气体元素没有重新释放，以及其余的元素妨碍半导体薄膜的晶体化。
在吸气步骤结束后，通过选择性蚀刻，去除非结晶半导体薄膜708。所采用的蚀刻方法可以是通过ClF3的干法蚀刻(而不用使用等离子体)，或可以是通过氢化或碱性溶液的湿法蚀刻，诸如包含四乙基氢氧化铵(化学分子式：(CH3)4NOH)的水溶液。在这时，阻挡层707用作为蚀刻抑制体。此后，通过使用氟酸去除阻挡层707。
这样，如图16E所示，得到了其中催化元素的浓度被减小到1×1017原子/cm3或更低的、具有晶体结构的半导体薄膜710。这样形成的、具有晶体结构的半导体薄膜710是大量薄的像棒状的晶体，或由于催化元素的作用造成的、薄的压扁的像棒状的晶体。宏观地，每个晶体以特定的取向生长。按照本实施例形成的、具有晶体结构的半导体薄膜710可被应用于实施例1或2的半导体薄膜。
实施例7
现在将参照图17A到17C描述对于在具有晶体结构的、实施例8的半导体薄膜706中剩余的催化元素进行吸气消除的另一种方法。在具有晶体结构的半导体薄膜706上，形成具有150nm厚度的氧化硅薄膜作为掩膜。在形成保护掩膜712后，蚀刻氧化硅薄膜，得到掩膜绝缘薄膜711。然后，通过离子注入，把单独的惰性气体元素、惰性气体元素加上磷、或单独的磷注入到具有晶体结构的半导体薄膜706中，以形成吸气地点713。
此后，如图17B所示，通过炉内退火，在氮气氛中在450到600℃下进行热处理0.5到12小时。通过这种热处理，在具有晶体结构的半导体薄膜706中剩余的催化元素被移动到吸气地点713，以及被聚集在该吸气地点。
掩膜绝缘薄膜711和吸气地点然后通过蚀刻而被去除，得到具有晶体结构的半导体薄膜710。具有晶体结构的、按照本实施例形成的半导体薄膜710可被应用于实施例1或2的半导体薄膜。
实施例8
具有1到10nm厚度的氮化硅薄膜可以被用作为实施例6中被形成在基片701上的第一绝缘薄膜。该薄膜被称为第一绝缘薄膜720。在图29上，使用了第一绝缘薄膜720，以及把具有晶体结构的半导体薄膜706、阻挡层707、半导体薄膜708、和掺杂以惰性气体元素的半导体薄膜709(按照实施例6形成的)被分层，接受用于吸气的热处理。诸如镍的催化元素自然地被氧俘获或在氧的邻近区域中被俘获。因此，使用氮化硅薄膜用于第一绝缘薄膜，可以容易地把催化元素从具有晶体结构的半导体薄膜706移到半导体薄膜706，或移到被掺杂以惰性气体元素的半导体薄膜709。
实施例9
随着液晶电视机越来越流行和电视机的屏幕尺寸变得越来越大，在数据线和栅极线中连线延时的问题不再能被忽略。例如，实施例1中所示的象素结构，一方面能够提供更高的口径比，但另一方面，由于使用同一种材料来形成数据线和栅极电极，当屏幕尺寸增加时，需要对付连线延时的问题。
当显示器件具有VGA级别的象素密度时，将有480条栅极连线和640条源极连线，以及在XGA级别的情形下，将有768条栅极连线和1024条源极连线。至于显示区域的屏幕尺寸，13英寸显示器在对角线长度上测量为340mm，而对于18英寸显示器，对角线长度为460mm。本实施例给出一种解决延时问题和在这样的显示器件中把连线所需要的面积减小到最小的方法。
本实施例中的TFT的栅极电极是从至少两种类型的导电薄膜的分层结构形成的，正如实施例模式1或实施例1中那样。最好采用Al和Cu作为低电阻材料，也具有高的导电率。然而，Al和Cu不耐热和不耐腐蚀，这些是或多或少必须克服的。
具体地，对抗措施包括使用金属镍材料(诸如氮化钽和氮化钛)或高熔点的材料(诸如钼(MO)和钨(W))，用于与栅极绝缘薄膜接触的第一导电薄膜，以及采用可以用作为用于阻挡Al和Cu扩散的势垒的材料。第二导电薄膜由Al或Cu制成，以及第三导电薄膜是使用Ti或W而被形成在其上。这是为了降低与导电薄膜上所形成的连线的接触电阻，以及为了保护Al或Cu，因为它们相对较容易被氧化。
图18显示一个例子，其中使用W薄膜作为第一导电薄膜，使用Al薄膜用于第二导电薄膜，以及使用Ti薄膜用于第三导电薄膜，形成栅极电极、数据线、和电容线。驱动电路部分205和象素部分206按照实施例1进行构建。
在第一蚀刻处理时，如果采用ICP蚀刻设备，则BCl3，Cl2和O2被用作为蚀刻气体，它们的流量比值被设置为65∶10∶5，以及压力被设置为1.2Pa(帕)。高频功率被加到基片端，以使得它基本上加上负的偏压。在这些条件下，Al薄膜被蚀刻，然后把蚀刻气体改变为CF4，Cl2和O2(流量比值被设置为25∶25∶10)，以便蚀刻W薄膜。
在第二蚀刻处理时，BCl3和Cl2被用作为蚀刻气体，它们的流量比值被设置为20∶60，以及把高频功率加到基片端，以使得它基本上加上负的偏压。结果，Al薄膜和Ti薄膜被选择地蚀刻，以便形成第二形状电极127到129以及第二形状连接线130到132(这些电极和连接线由第一导电薄膜127e到132e，第二导电薄膜127f到132f，和第三导电薄膜127g到132g的组合制成)。
在图18上，通过从Al形成数据线131和数据线，连线电阻被降低的足够低。因此，基片可被应用于具有4英寸或更大的象素部分(屏幕尺寸)的显示器件。另一方面，如果希望提高连线(诸如实施例5中所示的光发射器件的电源线)的电流密度，则Cu适用于制做连线。Cu连线的特征在于，它比起Al连线具有更高的、对抗电徙动的阻力。
实施例10
实施例1或2中所示的第一n沟道TFT可以是增强型的TFT或抑制型的TFT，它们是通过在用作为沟道形成区域的半导体薄膜中掺杂以属于周期表的第15组中的元素(优选地是磷)或掺杂以第13组元素(优选地是硼)而形成的。当n沟道TFT被组合来构成NMOS电路时，两个增强型的TFT的组合构成EEMOS电路，而增强型的TFT和抑制型的TFT的组合构成EDMOS电路。
EEMOS电路的例子显示于图19A，以及EDMOS电路的例子显示于图19B。在图19A上，31和32都表示增强型n沟道TFT(此后称为ENTFT)。在图19B上，33表示E NTFT，以及34表示抑制型n沟道TFT(此后称为D NTFT)。在图19A和19B上，VDH代表其上加上正电压的电源线(正的电源线)以及VDL代表其上加上负电压的电源线(负的电源线)。负电源线可以是地电位的电源线(接地电源线)。
图20A和20B显示由图19A所示的EEMOS电路和图19B所示的EDMOS电路制成的示例的移位寄存器。在图20A和20B上，40和41表示触发器电路。42和43表示E NTFT。E NTFT 42的栅极接收时钟信号(CL)，而E NTFT 43的栅极接收具有相反的极性的时钟信号(CL)。44表示倒相器电路，如图20B所示，它使用图19A所示的EEMOS电路，或图19B所示的EDMOS电路。因此，有可能把n沟道TFT使用于液晶显示器件的驱动电路的每个TFT。
实施例11
本实施例给出用于有源矩阵驱动的显示器件的电路结构的例子。在本实施例中，具体地描述了其中源极侧驱动电路和栅极侧驱动电路都由实施例10的E型NTFT组成的情形。以下的说明是参照图21到23给出的。本实施例使用译码器，而不是使用移位寄存器，该译码器只包括n沟道TFT。
图24显示栅极侧驱动电路的例子。在图25上，标号1000表示栅极侧驱动电路的译码器，1001表示栅极侧驱动电路的缓冲器单元。缓冲器单元是指其中有多个缓冲器在一起的一个部分。缓冲器是一个进行驱动、而又不把下游的影响传送到上游的电路。
首先，将描述栅极侧译码器1000。1002表示译码器1000的输入信号线(此后，称为选择线)。在这些线1002中，这里显示了A1，(通过倒相A1的极性而得到的信号)，A2，(通过倒相A2的极性而得到的信号)，...，An，(通过倒相An的极性而得到的信号)。简言之，安排了2n条选择线。选择线的数目由栅极侧驱动电路输出的栅极连线的行的数目来确定。例如，如果显示器件具有能够进行VGA级别显示的象素部分，则栅极连线的数目是480，所以需要相应于9比特(n＝9)的选择线，即总共18条选择线。选择线1002发送在图22的时序图上所显示的信号。如图22所示，当给定A1的频率为1时，A2的频率是它的2-1倍，A3的频率是它的2-2倍，以及An的频率是它的2-(n- 1)倍。
参考符号1003a表示第一级与非门(NAND)电路(也被称为与非门单元)，1003b表示第二级与非门电路，以及1003c表示第n级与非门电路。所需要的与非门电路的数目相应于栅极连线的数目，这里需要n个与非门电路。简言之，本发明的译码器1000由多个与非门电路组成。
每个与非门电路1003a到1003c具有n沟道TFT 1004到1009的组合。实际上，在每个与非门电路1003中使用2n个TFT。n沟道TFT1004到1009，每个具有一个栅极，它被连接到选择线1002(A1，，A2，，...，An，)中的一条选择线。
在与非门电路1003a中，n沟道TFT 1004到1006(每个TFT把栅极连接到线A1，A2，...，An(这些线将被称为正的选择线)中的一条线)互相并联连接，并以公共的源极被连接到负的电源线(VDL)1010和以公共的漏极被连接到输出线1011。n沟道TFT 1007到1009(每个TFT把栅极连接到线，，...，(这些线将被称为负的选择线)中的一条线)互相串联连接，位于电路的一个末端的n沟道TFT1009把它的源极连接到正的电源线(VDH)1012，而位于电路的另一个末端的n沟道TFT 1007把它的漏极连接到输出线1011。
如上所述，本发明的每个与非门电路包括被串联连接的n个n沟道TFT和被并联连接的n个n沟道TFT。然而，在n个与非门电路1003a到1003c中，n沟道TFT和选择线的组合是随不同的电路而不同的。换句话说，一次只有一个输出线1011被选择，以及选择线1002接收信号，这些信号从开始到结尾逐个地选择输出线。
缓冲器单元1001包括分别按照与非门电路1003a到1003c的多个缓冲器1013a到1013c。缓冲器1013a到1013c都可以以同一种方式被构建。
每个缓冲器1013a到1013c包括n沟道TFT 1014到1016。译码器的输出线1011作为n沟道TFT 1014(第一n沟道TFT)的栅极被输入。n沟道TFT 1014使用正的电源线(VDH)1017作为它的源极，以及使用栅极连线1018作为它的漏极，该连线引导到象素部分。n沟道TFT 1015(第二n沟道TFT)使用正的电源线(VDH)1017作为它的栅极，使用负的电源线(VDL)1019作为它的源极，以及使用总是保持接通状态的栅极连线1018作为它的漏极。
换句话说，本发明的每个缓冲器1013a到1013c具有第一n沟道TFT(n沟道TFT 1014)和第二n沟道TFT(n沟道TFT 1015)，它与第一n沟道TFT串联连接，并且使用第一n沟道TFT的漏极作为它的栅极。
n沟道TFT 1016(第三n沟道TFT)使用复位信号线(Reset)作为它的栅极，使用负的电源线(VDL)1019作为它的源极，以及使用栅极连线1018作为它的漏极。负的电源线(VDL)1019可以是接地电源线(GND)。
n沟道TFT 1015的沟道宽度(W1)和n沟道TFT 1014的沟道宽度(W2)满足关系式W1＜W2。沟道宽度是指在垂直于沟道长度的方向上，沟道形成区域的长度。
缓冲器1013a如下地运行。首先，在负的电压加到输出线1011期间，n沟道TFT 1014处在关断状态(沟道未被建立的状态)。另一方面，n沟道TFT 1015总是处在接通状态(沟道被建立的状态)，所以负的电源线1019的电压被加到栅极连线1018。
当输出线1011加上正的电压时，n沟道TFT 1014转到接通状态。这时，栅极连线1018的电位受到n沟道TFT 1014上输出的影响，因为n沟道TFT 1014的沟道宽度大于n沟道TFT 1015的沟道宽度。结果，正的电源线1017的电压被加到栅极线1018。当正电压加到输出线1011时，栅极线1018因此输出正的电压(把用作为象素开关元件的n沟道TFT转到接通的电压)。另一方面，当负电压加到输出线1011时，栅极线1018总是输出负的电压(把用作为象素开关元件的n沟道TFT关断的电压)。
n沟道TFT 1016被用作为复位开关，用于把加到栅极线1018的正电压强制地降低到负的电压。具体地，n沟道TFT 1016在用于栅极线1018的选择时间间隔结束时输入复位信号，以使得负的电压加到栅极线1018。然而，n沟道TFT 1016可以被省略。
如上运行的栅极侧驱动电路逐个地选择栅极线。接着，在图23上显示源极侧驱动电路的结构。如图23所示的源极侧驱动电路包括译码器1021、锁存器1022和缓冲器单元1023。译码器1021和缓冲器单元1023是与栅极侧驱动电路的译码器和缓冲器单元相同的，所以，这里省略对它们的说明。
在图23的源极侧驱动电路的情形下，锁存器1022包括第一级锁存器1024和第二级锁存器1025。第一级锁存器1024和第二级锁存器1025每个具有多个基本单元1027，每个基本单元由m个n沟道TFT1026a到1026c组成。译码器1021的输出线1028被输入到构成每个基本单元1027的m个n沟道TFT 1026a到1026c的栅极。符号m代表任意整数。
如果显示器件能够进行VGA级别的显示，则有640条源极连线。当m＝1时，所需要的与非门电路的数目也是640，并且需要20条选择线(相应于10比特)。当m＝8时，所需要的与非门电路的数目是80，并且需要14条选择线(相应于7比特)。简言之，在给定源极连线的数目是M后，所需要的与非门电路的数目是M/m。
n沟道TFT 1026a到1026c的源极分别被连接到视频信号线(V1，V2，...，Vk)1029。所以，当正的电压加到输出线1028时，n沟道TFT 1026a到1026c立即转到接通状态，与各个TFT有关的视频信号被输入。这样输入的视频信号被保持在电容1030a到1030c上，这些电容分别被连接到n沟道TFT 1026a到1026c。
第二级锁存器1025具有多个基本单元1027b。每个基本单元1027b由n沟道TFT 1031a到1031c组成。n沟道TFT 1031a到1031c的栅极都被连接到锁存信号线1032，以使得当负的电压加到锁存信号线1032时n沟道TFT 1031a到1031c立即转到接通状态。
结果，被保持在电容1030a到1030c上的电压现在由分别被连接到n沟道TFT 1031a到1031c的电容1033a到1033c保持。同时，被保持在电容1030a到1030c上的电压被输出到缓冲器单元1023。然后，信号通过缓冲器输出到源极连线1034，如图21所示。如上运行的源极侧驱动电路逐个地选择源极连线。
如上所述，通过仅仅从n沟道TFT制做栅极侧驱动电路和源极侧驱动电路，象素部分和驱动电路都可以由n沟道TFT组成。本实施例的结构可被应用到实施例1或2中有源矩阵基片的驱动电路。
实施例12
在本实施例中，给出有源矩阵驱动的显示器件的电路结构的具体例子。具体地，本实施例是这样的情形：在实施例1或2中描述的p沟道TFT被使用于源极侧驱动电路和栅极侧驱动电路。译码器采用p沟道TFT，代替通常的移位电阻。图24显示栅极侧驱动电路。
在图24上，标号1200表示在栅极侧驱动电路中的译码器，以及1021表示栅极侧驱动电路的缓冲器部分。这里缓冲器部分是指其中有多个缓冲器(缓冲放大器)被集成在一起的一个部分。而且，缓冲器是指一个能够呈现驱动能力、而又不提供后级对前级的任何有害的影响的电路。
现在将描述栅极侧译码器1200。标号1202表示译码器1200的输入信号线(此后，称为选择线)，更具体地，表示为A1，A-1(具有与A1相反的极性的信号)，A2，A-2(具有与A2相反极性的信号)，...，An，A-n(具有与An相反的极性的信号)。换句话说，可以认为，安排了2n条选择线。
选择线的数目根据由栅极侧驱动电路输出的栅极连线的数目来确定。例如，在提供用于VGA显示的象素部分的情形下，需要480条栅极连线，这对于9比特(相应于n＝9的情形)总共需要提供18条选择线。选择线1202发送在图25的时序图上所显示的信号。如图25所示，假设A1的频率被归一化为1，A2的频率可被表示为2-1，A3的频率可被表示为2-2，以及An的频率可被表示为2-(n-1)。
参考数字1203a表示第一级与非门(NAND)电路(也被称为与非门单元)，1023b和1203c分别表示第二级和第n级与非门电路。所需要的与非门电路的数目等于栅极连线的数目，具体地，这里需要n个与非门电路。换句话说，按照本发明的译码器1200由多个与非门电路组成。
在每个与非门电路1203a到1203c中，p沟道TFT 1204到1209被组合而形成与非门电路。实际上，在每个与非门电路1203中利用2n个TFT。而且，每个p沟道TFT 1004到1009的栅极被连接到选择线1202(A1，A-1，A2，A-2，...，An，A-n)中的任一条选择线。
在这种情形下，在与非门电路1203a中，p沟道TFT 1204到1206(分别把栅极连接到线A1，A2，...，An(这些线将被称为正的选择线)中的任一条线)互相并联连接，并且以公共的源极被连接到负的电源线(VDL)1210和以公共的漏极被连接到输出线1211。另一方面，其余的p沟道TFT 1207到1209(分别把栅极连接到线A-1，A-2，...，A-n(这些线将被称为负的选择线)中的任一条线)互相串联连接，位于电路的一个末端的p沟道TFT 1209把它的源极连接到正的电源线(VDH)1212，而位于电路的另一个末端的p沟道TFT 1207把它的漏极连接到输出线1211。
如上所述，按照本发明的与非门电路包括被串联连接的n个一种导电类型的TFT(在本例中是p沟道TFT)和被并联连接的另外n个一种导电类型的TFT(在本例中是p沟道TFT)。应当指出，在n个与非门电路1203a到1203c中，p沟道TFT和选择线之间的所有的组合是互相不同的。换句话说，输出线1211被配置成使得只有一个输出线1211被选择，以及信号被输入到选择线1202，以使得从输出线一侧顺序地选择输出线1211。
然后，缓冲器单元1201包括多个缓冲器1213a到1213c，以便分别相应于与非门电路1203a到1203c。应当指出，缓冲器1213a到1213c可以具有相同的结构。
而且，缓冲器1213a到1213c用p沟道TFT 1214到1216作为一种导电类型的TFT而被制成。译码器的输出线1211作为相应的p沟道TFT 1214(第一个一种导电类型的TFT)的栅极被输入。p沟道TFT1214利用接地电源线(GND)1217作为它的源极，以及利用栅极连线1218作为它的漏极。而且，p沟道TFT 1215(第二个一种导电类型的TFT)利用接地电源线1217作为它的栅极，利用正的电源线(VDH)1219作为它的源极，以及利用总是保持接通状态的栅极连线1218作为它的漏极。
换句话说，按照本发明的每个缓冲器1213a到1213c包括第一个一种导电类型的TFT(p沟道TFT 1214)，以及还包括第二个一种导电类型的TFT(p沟道TFT 1215)，它与第一个一种导电类型的TFT串联连接，并且利用第一个一种导电类型的TFT的栅极作为它的漏极。
而且，p沟道TFT 1216(第三个一种导电类型的TFT)利用复位信号线(Reset)作为它的栅极，利用正的电源线1219作为它的源极，以及利用栅极连线1218作为它的漏极。应当指出，接地电源线1217可以用负的电源线(它是用于提供使得p沟道TFT(要被用作为象素的开关单元)处在接通状态的电压的电源线)来代替。
在本例中，p沟道TFT 1215的沟道宽度(表示为W1)和p沟道TFT 1214的沟道宽度(表示为W2)满足关系式W1＜W2。沟道宽度是指在垂直于沟道长度的方向上测量的、沟道形成区域的长度。
缓冲器1213a如下地运行。在正的电压加到输出线1211的时间间隔期间，p沟道TFT 1214处在关断状态(即，它的沟道未形成)。另一方面，因为p沟道TFT 1215总是处在接通状态(即，它的沟道被形成)，所以正的电源线1219的电压被加到栅极连线1218。
另一方面，在输出线1211加上负的电压的情形下，p沟道TFT1214转到接通状态。在本例中，因为p沟道TFT 1214的沟道宽度大于p沟道TFT 1215的沟道宽度，栅极连线1218的电位被p沟道TFT1214侧的输出提拉，由此，导致接地电源线1217的电位被加到栅极连线1218。
因此，当负的电压加到输出线1211时，栅极连线1218输出负的电压(这导致要被用作为象素开关元件的p沟道TFT转到接通状态)，而当正的电压加到输出线1211时，栅极连线1218总是输出正的电压(这导致要被用作为象素开关元件的p沟道TFT转到关断状态)。
p沟道TFT 1216被用作为复位开关，用于迫使加上负电压的栅极连线1218被提拉到正的电压。即，在栅极连线1218的选择时间间隔完成后，复位信号被输入，以使得正的电压加到栅极连线1218。应当指出，p道TFT 1216可以被省略。
对于如上运行的栅极侧驱动电路，栅极连线被顺序地选择。然后，在图26上显示源极侧驱动电路的结构。如图26所示的源极侧驱动电路包括译码器1301、锁存器1302和缓冲器单元1303。因为译码器1301和缓冲器单元1303分别具有与栅极侧驱动电路的译码器和缓冲器单元相同的结构，所以，这里省略对它们的说明。
在图26的源极侧驱动电路的情形下，锁存器1302包括第一级锁存器1304和第二级锁存器1305。第一级锁存器1304和第二级锁存器1305每个包括多个基本单元1307，每个基本单元由m个p沟道TFT1306a到1306c组成。译码器1301的输出线1308被输入到构成基本单元1307的各自的m个p沟道TFT 1306a到1306c的栅极。应当指出，数目m是任意整数。
例如，在VGA显示的情形下，源极连线的数目是640。在m＝1的情形下，所需要提供的与非门电路的数目也是640，并且需要提供20条选择线(相应于10比特)。然而，另一方面，当m＝8时，所需要的与非门电路的数目是80，以及需要的选择线的数目是14(相应于7比特)。即，假设源极连线的数目是M，需要的与非门电路的数目可表示为M/m。
p沟道TFT 1306a到1306c的源极分别被连接到视频信号线(V1，V2，...，Vk)1309。即，当负的电压加到输出线1308时，p沟道TFT1306a到1306c立即转到接通状态，这样，视频信号分别被加到相应的p沟道TFT 1306a到1306c。视频信号因此被分别保持在被连接到的电容1310a到1310c上。
而且，第二级锁存器1305也包括多个基本单元1307b，每个基本单元由m个p沟道TFT 1311a到1311c组成。p沟道TFT 1031a到1031c的所有的栅极都被连接到锁存信号线1312，以使得当负的电压加到锁存信号线1312时p沟道TFT 1311a到1311c同时被接通。
结果，被保持在电容1030a到1030c上的电压然后被分别保持在被连接到p沟道TFT 1311a到1311c的电容1313a到1313c上，并且同时被输出到缓冲器1303。然后，正如参照图24描述的，这些信号通过缓冲器被输出到源极连线1314。对于如上运行的源极侧驱动电路，源极连线被顺序地选择。
如上所述，通过仅仅用p沟道TFT组成栅极侧驱动电路和源极侧驱动电路，象素部分和驱动电路都可以由p沟道TFT组成。因此，在制做有源矩阵型显示器件时，TFT步骤的制造产量和通过量可以大大地改进，由此，导致减小的制造成本。本实施例的结构可被应用到实施例1或2中有源矩阵基片的驱动电路。
实施例13
通过使用本发明，可以制做各种半导体器件。作为这样的电子设备的例子可以包括以下的产品：摄像机；数字照相机；防护镜型显示器(头戴式显示器)；汽车导航系统；音频重放装置(诸如汽车音频系统，音频组合系统)；笔记本电脑；游戏机设备；便携式信息终端(诸如移动计算机，移动电话，移动游戏设备或电子记事本)；以及配备有记录媒体的图象重放设备。这些半导体设备的例子显示于图27和28。
图27A显示台式个人计算机等的监视器，它包括外框半导体薄膜，支撑盘3302，显示部分3303等等。显示部分3303可以应用如图8所示的有源矩阵驱动的液晶显示器件，或如图9所示的光发射器件。其它的集成电路可以通过应用本发明的TFT而被制成。通过使用本发明，可以完成台式个人计算机的监视器。
图27B显示摄像机，它包括机身3311，显示部分3312，音频输入部分3313，操作开关3314，电池3315，图象接收部分3316等等。显示部分3312可以应用如图8所示的有源矩阵驱动的液晶显示器件，或如图9所示的光发射器件。其它的集成电路可以通过应用本发明的TFT而被制成。通过使用本发明，可以完成摄像机。
图27C显示头戴式显示器的一部分，它包括机身3321，信号电缆3322，头戴皮带3323，屏幕部分3324，光学部分3325，显示器3326等等。显示部分3326可以应用如图8所示的有源矩阵驱动的液晶显示器件，或如图9所示的光发射器件。其它的集成电路可以通过应用本发明的TFT而被制成。通过使用本发明，可以完成头戴式显示器。
图27D显示包括有记录媒体的图象重放设备(更具体地，DVD重放设备)，它包括机身3331，记录媒体(DVD等)3332，操作开关3333，一个显示部分(a)3334，另一个显示部分(b)3335，等等。显示部分(a)3334主要被使用来显示图象信息，而显示部分(b)3335主要被使用来显示字符信息。显示部分3334和3335可以应用如图8所示的有源矩阵驱动的液晶显示器件，或如图9所示的光发射器件。其它的集成电路可以通过应用本发明的TFT而被制成。通过使用本发明，可以完成图象重放设备。
图27E显示防护镜型显示器(头戴式显示器)，它包括机身3341，显示器3342，镜架部分3343。显示部分3342可以应用如图8所示的有源矩阵驱动的液晶显示器件，或如图9所示的光发射器件。其它的集成电路可以通过应用本发明的TFT而被制成。通过使用本发明，可以完成防护镜型显示器。
图27F显示笔记本电脑，它包括机身3351，外框3352，显示器3353，键盘3354等等。显示部分3353可以应用如图8所示的有源矩阵驱动的液晶显示器件，或如图9所示的光发射器件。其它的集成电路可以通过应用本发明的TFT而被制成。通过使用本发明，可以完成笔记本电脑。
图28A显示便携式电话，它包括显示板2701，操作板2701，连接部分2703。显示板2701由液晶显示器件，一种典型为EL显示器件的显示器件2704，声音输出部分2705和天线2709组成。操作板2702由操作键2706，电源开关2702，和声音输入部分2708组成。显示部分2704可以应用如图8所示的有源矩阵驱动的液晶显示器件，或如图9所示的光发射器件。其它的集成电路可以通过应用本发明的TFT而被制成。通过使用本发明，可以完成便携式电话。
图28B显示声音重放装置，具体地，汽车声音设备，它包括机身3411，显示部分3412，和操作开关3413与3414。显示部分3412可以应用如图8所示的有源矩阵驱动的液晶显示器件，或如图9所示的光发射器件。其它的集成电路可以通过应用本发明的TFT而被制成。通过使用本发明，可以完成声音重放装置。
图28C显示数字照相机，它包括机身3501，显示部分(A)3502，取景部分3503，操作开关3504，显示部分(B)3595，和电池3506。显示部分3502和3505可以应用如图8所示的有源矩阵驱动的液晶显示器件，或如图9所示的光发射器件。其它的集成电路可以通过应用本发明的TFT而被制成。通过使用本发明，可以完成数字照相机。
如上所述，本发明可以各个不同地应用于所有的领域中各种各样的电子设备。本实施例中的电子设备可以使用实施例1到12中所示的、任一种结构。如上所述，本发明能够通过同一个处理过程在同一个基片上制成具有不同的LDD结构的n沟道TFT和p沟道TFT。所得出的有源矩阵基片可被使用来制造液晶显示器件或在同一个基片上的具有光发射层的显示器件。
减少光掩膜的数目，可改进生产率。另外，如上所述，本发明通过使n沟道TFT的LDD结构最佳化，可同时改进有源矩阵基片的可靠性和工作性能。

Claims (22)

1.一种显示装置，包括：
形成在绝缘表面上的像素部分和栅极驱动电路，
其中所述像素部分包括一种导电类型的第一薄膜晶体管，
其中所述栅极驱动电路包括含多个NAND电路的译码器，该多个NAND电路每个包括所述一种导电类型的多个第二薄膜晶体管，并且
其中所述一种导电类型的所述多个第二薄膜晶体管串联连接，并且
其中所述多个第二薄膜晶体管彼此并联连接，
其中所述第一薄膜晶体管和所述多个第二薄膜晶体管的每一个包括：
在所述衬底上的半导体岛，所述半导体岛包括源区、漏区、和位于所述源区和所述漏区之间的沟道区；
在所述半导体岛上的绝缘膜；
设置在所述绝缘膜上的第一导电膜；以及
在所述第一导电膜上的第二导电膜，
其中所述第一导电膜的边缘延伸超过所述第二导电膜的边缘，以及
其中所述绝缘膜具有覆盖以所述第一导电膜的第一部分和未覆盖以所述第一导电膜的第二部分，
其中所述第二部分的厚度比所述第一部分的厚度更薄。
2.一种显示装置，包括：
形成在绝缘表面上的像素部分和栅极驱动电路，
其中所述像素部分包括一种导电类型的第一薄膜晶体管，
其中所述栅极驱动电路包括含多个NAND电路的译码器，该多个NAND电路每个包括所述一种导电类型的多个第二薄膜晶体管，并且
其中所述一种导电类型的所述多个第二薄膜晶体管串联连接，并且
其中所述多个第二薄膜晶体管彼此并联连接，
其中所述第一薄膜晶体管和所述多个第二薄膜晶体管的每一个包括：
在所述衬底上的半导体岛，所述半导体岛包括源区、漏区、和位于所述源区和所述漏区之间的沟道区；
在所述半导体岛上的绝缘膜；
设置在所述绝缘膜上的氮化膜；以及
在所述氮化膜上的导电膜，
其中所述第一导电膜的边缘延伸超过所述第二导电膜的边缘，以及
其中所述绝缘膜具有覆盖以所述第一导电膜的第一部分和未覆盖以所述第一导电膜的第二部分，
其中所述第二部分的厚度比所述第一部分的厚度更薄。
3.一种显示装置，包括：
形成在绝缘表面上的像素部分和栅极驱动电路，
其中所述像素部分包括一种导电类型的第一薄膜晶体管，
其中所述栅极驱动电路包括含多个NAND电路的译码器，该多个NAND电路每个包括所述一种导电类型的多个第二薄膜晶体管，并且
其中所述一种导电类型的所述多个第二薄膜晶体管串联连接，并且
其中所述多个第二薄膜晶体管彼此并联连接，
其中所述第一薄膜晶体管和所述多个第二薄膜晶体管的每一个包括：
在所述衬底上的半导体岛，所述半导体岛包括源区、漏区、和位于所述源区和所述漏区之间的沟道区；
在所述半导体岛上的绝缘膜；
设置在所述绝缘膜上的第一导电膜；以及
在所述第一导电膜上的第二导电膜，
其中所述第一导电膜的边缘延伸超过所述第二导电膜的边缘，以及
其中所述绝缘膜具有覆盖以所述第一导电膜的第一部分和未覆盖以所述第一导电膜的第二部分，
其中所述第二部分的厚度比所述第一部分的厚度更薄，
其中所述第二部分的厚度比所述半导体层的厚度更厚，并且
其中所述半导体层的厚度比所述第一导电膜更厚。
4.一种显示装置，包括：
形成在绝缘表面上的像素部分和栅极驱动电路，
其中所述像素部分包括一种导电类型的第一薄膜晶体管，
其中所述栅极驱动电路包括含多个NAND电路的译码器，该多个NAND电路每个包括所述一种导电类型的多个第二薄膜晶体管，并且
其中所述一种导电类型的所述多个第二薄膜晶体管串联连接，并且
其中所述多个第二薄膜晶体管彼此并联连接，
其中所述第一薄膜晶体管和所述多个第二薄膜晶体管的每一个包括：
在所述衬底上的半导体岛，所述半导体岛包括源区、漏区、和位于所述源区和所述漏区之间的沟道区；
在所述半导体岛上的绝缘膜；
设置在所述绝缘膜上的第一导电膜；
在所述第一导电膜上的第二导电膜；以及
电连接到所述源区和所述漏区其中之一的像素电极，
其中所述第一导电膜的边缘延伸超过所述第二导电膜的边缘，以及
其中所述绝缘膜具有覆盖以所述第一导电膜的第一部分和未覆盖以所述第一导电膜的第二部分，
其中所述第二部分的厚度比所述第一部分的厚度更薄。
5.根据权利要求1的显示装置，其中所述一种导电类型是p型。
6.根据权利要求2的显示装置，其中所述一种导电类型是p型。
7.根据权利要求3的显示装置，其中所述一种导电类型是p型。
8.根据权利要求4的显示装置，其中所述一种导电类型是p型。
9.根据权利要求1的显示装置，其中所述一种导电类型是n型。
10.根据权利要求2的显示装置，其中所述一种导电类型是n型。
11.根据权利要求3的显示装置，其中所述一种导电类型是n型。
12.根据权利要求4的显示装置，其中所述一种导电类型是n型。
13.根据权利要求1的显示装置，其中所述第一导电层包括TaN。
14.根据权利要求2的显示装置，其中包括氮的所述层包含TaN。
15.根据权利要求3的显示装置，其中所述第一导电层包括TaN。
16.根据权利要求4的显示装置，其中所述第一导电层包括TaN。
17.根据权利要求1的显示装置，其中所述第一导电层的厚度是15nm至300nm。
18.根据权利要求2的显示装置，其中包含氮的所述层的厚度是15nm至300nm。
19.根据权利要求3的显示装置，其中所述第一导电层的厚度是15nm至300nm。
20.根据权利要求4的显示装置，其中所述第一导电层的厚度是15nm至300nm。
21.根据权利要求4的显示装置，其中所述像素电极包括选自氧化铟、氧化锡和氧化锌中至少一种材料。
22.一种制造半导体器件的方法，包括下列步骤：
在衬底上形成半导体膜；
在半导体膜上形成栅极绝缘膜；
在栅极绝缘膜上形成第一导电膜；
在第一导电膜上形成第二导电膜；
通过蚀刻第一导电膜和第二导电膜形成第一形状的栅电极；
通过使用第一形状的栅电极作为掩模将第一杂质元素引入到半导体膜中；
通过蚀刻第一导电膜和第二导电膜形成第二形状的栅电极，以便第一导电膜和第二导电膜的每个边缘具有锥形形状；以及
通过使用第二形状的栅电极作为掩模将第二杂质元素引入到半导体膜中。
CN2006101398562A 2001-02-28 2002-02-28 制造半导体器件的方法 Expired - Fee Related CN1917220B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001056049 2001-02-28
JP56049/01 2001-02-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB021065519A Division CN1286156C (zh) 2001-02-28 2002-02-28 制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN1917220A true CN1917220A (zh) 2007-02-21
CN1917220B CN1917220B (zh) 2012-08-15

Family

ID=18916133

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006101398562A Expired - Fee Related CN1917220B (zh) 2001-02-28 2002-02-28 制造半导体器件的方法
CNB021065519A Expired - Fee Related CN1286156C (zh) 2001-02-28 2002-02-28 制造半导体器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB021065519A Expired - Fee Related CN1286156C (zh) 2001-02-28 2002-02-28 制造半导体器件的方法

Country Status (6)

Country Link
US (5) US6599785B2 (zh)
KR (3) KR100959030B1 (zh)
CN (2) CN1917220B (zh)
MY (1) MY127548A (zh)
SG (2) SG103846A1 (zh)
TW (1) TW533461B (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4939690B2 (ja) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG103846A1 (en) 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
US7112844B2 (en) 2001-04-19 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3719189B2 (ja) * 2001-10-18 2005-11-24 セイコーエプソン株式会社 半導体装置の製造方法
US7786496B2 (en) 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004152929A (ja) * 2002-10-30 2004-05-27 Nec Electronics Corp 半導体装置及びその製造方法
JP2004165241A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4175877B2 (ja) * 2002-11-29 2008-11-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2004281631A (ja) * 2003-03-14 2004-10-07 Renesas Technology Corp 半導体装置の設計方法
TWI231996B (en) * 2003-03-28 2005-05-01 Au Optronics Corp Dual gate layout for thin film transistor
TWI300605B (en) * 2003-04-04 2008-09-01 Au Optronics Corp Method of reducing surface leakages of a thin film transistor substrate
US7238963B2 (en) * 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
JP2004342833A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、集積回路及び電子機器。
US7145209B2 (en) * 2003-05-20 2006-12-05 Tpo Displays Corp. Thin film transistor and fabrication method thereof
TW595004B (en) * 2003-05-28 2004-06-21 Au Optronics Corp Manufacturing method of CMOS TFT device
JP4046029B2 (ja) * 2003-07-09 2008-02-13 セイコーエプソン株式会社 トランジスタの製造方法
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
KR100560470B1 (ko) * 2003-11-24 2006-03-13 삼성에스디아이 주식회사 다이오드 접속된 트랜지스터의 제조 방법 및 이를 이용한화상 표시 장치
WO2005081303A1 (en) 2004-02-25 2005-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20050258488A1 (en) * 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
TWI242886B (en) * 2004-07-05 2005-11-01 Au Optronics Corp Display pixel and method of fabricating the same
JP3948472B2 (ja) 2004-11-09 2007-07-25 セイコーエプソン株式会社 半導体装置の製造方法
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US8026531B2 (en) 2005-03-22 2011-09-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TWI257521B (en) * 2005-05-13 2006-07-01 Au Optronics Corp Active matrix substrate and method for fabricating the same
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100731750B1 (ko) * 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
US7446026B2 (en) * 2006-02-08 2008-11-04 Freescale Semiconductor, Inc. Method of forming a CMOS device with stressor source/drain regions
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101427608B (zh) * 2006-06-09 2013-03-27 株式会社半导体能源研究所 半导体器件的制造方法
TW200802858A (en) * 2006-06-26 2008-01-01 Tatung Co Ltd Structure of semiconductor with low heat carrier effect
TW200805866A (en) * 2006-07-04 2008-01-16 Powertech Ind Ltd Charger for current socket and power transmission method
KR20080074565A (ko) * 2007-02-09 2008-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
TWI331401B (en) * 2007-04-12 2010-10-01 Au Optronics Corp Method for fabricating a pixel structure and the pixel structure
CN101577102B (zh) * 2008-05-08 2011-09-28 联咏科技股份有限公司 扫描驱动器
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
CN101752514B (zh) * 2008-12-17 2015-11-25 株式会社半导体能源研究所 发光元件、照明装置、发光装置以及电子设备
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101132605B1 (ko) * 2009-03-13 2012-04-06 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 트랩 장치, 기판 처리 장치의 제어 방법 및 트랩 장치의 제어 방법
US8784181B2 (en) 2009-08-14 2014-07-22 Igt Gaming system and method for providing a casual wagering game
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170085148A (ko) 2009-10-09 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9418510B2 (en) 2009-11-12 2016-08-16 Igt Gaming system, gaming device and method for providing a game having a dynamic award scheme
KR102007134B1 (ko) 2009-11-27 2019-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
US9214067B2 (en) 2012-09-06 2015-12-15 Igt Gaming system and method for providing a streaming symbols game
US8992301B2 (en) 2012-09-27 2015-03-31 Igt Gaming system and method for providing a game which populates symbols along a path
US9039512B2 (en) 2012-09-27 2015-05-26 Igt Gaming system and method for providing a game which populates symbols along a path
US9028318B2 (en) 2012-09-27 2015-05-12 Igt Gaming system and method for providing a game which populates symbols along a path
US8784191B1 (en) 2013-03-07 2014-07-22 Igt Gaming system and method for providing a symbol elimination game
US8851979B2 (en) 2013-03-07 2014-10-07 Igt Gaming system and method for providing a symbol elimination game
CN103178006B (zh) * 2013-03-29 2015-09-23 上海和辉光电有限公司 调整低温多晶硅晶体管阀值电压的方法
KR20160084567A (ko) * 2015-01-05 2016-07-14 삼성디스플레이 주식회사 표시장치
US10186106B2 (en) 2016-09-21 2019-01-22 Igt Gaming system and method for determining awards based on interacting symbols

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111258A (en) 1980-01-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device
US4394182A (en) 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
JPS60127761A (ja) 1983-12-15 1985-07-08 Matsushita Electric Ind Co Ltd Ｍｏｓトランジスタの製造方法
US5170244A (en) * 1986-03-06 1992-12-08 Kabushiki Kaisha Toshiba Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device
US4851363A (en) 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JP2553704B2 (ja) 1989-06-16 1996-11-13 松下電子工業株式会社 半導体装置の製造方法
JPH0395939A (ja) 1989-09-07 1991-04-22 Canon Inc 半導体装置の製造方法
JPH0395938A (ja) 1989-09-07 1991-04-22 Canon Inc 半導体装置の製造方法
DE69127395T2 (de) * 1990-05-11 1998-01-02 Asahi Glass Co Ltd Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
KR940004446B1 (ko) 1990-11-05 1994-05-25 미쓰비시뎅끼 가부시끼가이샤 반도체장치의 제조방법
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
JPH04258160A (ja) 1991-02-13 1992-09-14 Nec Corp 半導体装置
JPH04369271A (ja) 1991-06-17 1992-12-22 Casio Comput Co Ltd 薄膜トランジスタ
JP2731056B2 (ja) 1991-10-09 1998-03-25 シャープ株式会社 薄膜トランジスタの製造方法
US6759680B1 (en) * 1991-10-16 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Display device having thin film transistors
JP2650543B2 (ja) 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
US5532176A (en) 1992-04-17 1996-07-02 Nippondenso Co., Ltd. Process for fabricating a complementary MIS transistor
CN1052568C (zh) 1992-07-06 2000-05-17 株式会社半导体能源研究所 形成半导体器件的方法
US5705424A (en) 1992-09-11 1998-01-06 Kopin Corporation Process of fabricating active matrix pixel electrodes
EP0588370A3 (en) 1992-09-18 1994-06-08 Matsushita Electric Ind Co Ltd Manufacturing method of thin film transistor and semiconductor device utilized for liquid crystal display
EP0589478B1 (en) 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
JPH06148685A (ja) 1992-11-13 1994-05-27 Toshiba Corp 液晶表示装置
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
TW403972B (en) 1993-01-18 2000-09-01 Semiconductor Energy Lab Method of fabricating mis semiconductor device
US5953582A (en) * 1993-02-10 1999-09-14 Seiko Epson Corporation Active matrix panel manufacturing method including TFTS having variable impurity concentration levels
JP3941120B2 (ja) * 1993-02-10 2007-07-04 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、薄膜トランジスタの製造方法及び薄膜トランジスタ
CN1098818A (zh) * 1993-03-05 1995-02-15 株式会社半导体能源研究所 半导体集成电路、半导体器件、晶体管及其制造方法
US5830787A (en) 1993-03-18 1998-11-03 Lg Semicon Co., Ltd. Method for fabricating a thin film transistor
JPH06291314A (ja) 1993-04-06 1994-10-18 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP2789293B2 (ja) 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
US5594569A (en) 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3325992B2 (ja) * 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
US5401982A (en) 1994-03-03 1995-03-28 Xerox Corporation Reducing leakage current in a thin-film transistor with charge carrier densities that vary in two dimensions
JPH07294961A (ja) 1994-04-22 1995-11-10 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の駆動回路および設計方法
US5786247A (en) 1994-05-06 1998-07-28 Vlsi Technology, Inc. Low voltage CMOS process with individually adjustable LDD spacers
US6906383B1 (en) 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US6773971B1 (en) 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
US5413945A (en) 1994-08-12 1995-05-09 United Micro Electronics Corporation Blanket N-LDD implantation for sub-micron MOS device manufacturing
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08116065A (ja) * 1994-10-12 1996-05-07 Sony Corp 薄膜半導体装置
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
JPH08264784A (ja) 1995-03-28 1996-10-11 Sony Corp 電界効果型半導体装置の製造方法
JPH08274336A (ja) 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
JP3292657B2 (ja) 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3208079B2 (ja) 1996-02-27 2001-09-10 松下電器産業株式会社 高周波電力印加装置及びプラズマ処理装置
KR970064327A (ko) 1996-02-27 1997-09-12 모리시다 요이치 고주파 전력 인가장치, 플라즈마 발생장치, 플라즈마 처리장치, 고주파 전력 인가방법, 플라즈마 발생방법 및 플라즈마 처리방법
TW334581B (en) * 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
JP3305961B2 (ja) 1996-09-26 2002-07-24 株式会社東芝 多結晶シリコン薄膜トランジスタの製造方法
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100500033B1 (ko) 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US6337520B1 (en) * 1997-02-26 2002-01-08 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
JP3762002B2 (ja) * 1996-11-29 2006-03-29 株式会社東芝 薄膜トランジスタ、及び液晶表示装置
JP3392672B2 (ja) 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
JPH10229197A (ja) 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
JPH10233511A (ja) 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1065181A (ja) 1997-04-04 1998-03-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4566294B2 (ja) 1997-06-06 2010-10-20 株式会社半導体エネルギー研究所 連続粒界結晶シリコン膜、半導体装置
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4068219B2 (ja) 1997-10-21 2008-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100274893B1 (ko) 1998-08-12 2000-12-15 김순택 박막트랜지스터 및 그 제조방법
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP4536187B2 (ja) * 1998-11-17 2010-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE69942442D1 (de) * 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
JP4549475B2 (ja) * 1999-02-12 2010-09-22 株式会社半導体エネルギー研究所 半導体装置、電子機器、および半導体装置の作製方法
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6281552B1 (en) 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
KR100959030B1 (ko) 2010-05-20
TW533461B (en) 2003-05-21
US8017951B2 (en) 2011-09-13
KR100928163B1 (ko) 2009-11-25
SG103846A1 (en) 2004-05-26
US8242508B2 (en) 2012-08-14
KR20070043732A (ko) 2007-04-25
US20090203175A1 (en) 2009-08-13
US20120007094A1 (en) 2012-01-12
KR20020070878A (ko) 2002-09-11
KR100972308B1 (ko) 2010-07-26
SG138468A1 (en) 2008-01-28
US6979603B2 (en) 2005-12-27
US20030203545A1 (en) 2003-10-30
KR20090096585A (ko) 2009-09-11
US6599785B2 (en) 2003-07-29
CN1373504A (zh) 2002-10-09
CN1286156C (zh) 2006-11-22
US20060289865A1 (en) 2006-12-28
US7531839B2 (en) 2009-05-12
US20020119606A1 (en) 2002-08-29
CN1917220B (zh) 2012-08-15
MY127548A (en) 2006-12-29

Similar Documents

Publication Publication Date Title
CN1286156C (zh) 制造半导体器件的方法
CN1311558C (zh) 半导体器件
CN1129955C (zh) 半导体器件的制造方法
CN1242489C (zh) 半导体器件及其制造方法
CN1264199C (zh) 半导体器件的制造方法
CN1227739C (zh) 电致发光显示装置和具有电致发光显示装置的电子装置
CN1311562C (zh) 发光器件
CN100352022C (zh) 半导体器件及其制造方法
CN1146056C (zh) 有源矩阵显示器
CN1293647C (zh) 半导体器件及其制造方法
CN1407796A (zh) 显示装置
CN1577775A (zh) 制造半导体器件的方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1286493A (zh) 半导体器件及其制造方法
CN1941299A (zh) 半导体器件及其制造方法
CN1366341A (zh) 半导体器件及其制造方法
CN1372325A (zh) 发光器件及其制造方法
CN1360350A (zh) 发光设备及其制造方法
CN1912739A (zh) 曝光掩模以及使用其的半导体器件的制造方法
CN1417859A (zh) 半导体器件
CN1893117A (zh) 半导体器件以及其制造方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1925112A (zh) 半导体器件的制造方法
CN1421907A (zh) 薄膜晶体管的制造方法
CN1529350A (zh) 薄膜场效应晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120815

Termination date: 20190228