CN1920766A - 经由开关连接盘适配器和盘阵列的盘装置 - Google Patents

经由开关连接盘适配器和盘阵列的盘装置 Download PDF

Info

Publication number
CN1920766A
CN1920766A CNA2006101389972A CN200610138997A CN1920766A CN 1920766 A CN1920766 A CN 1920766A CN A2006101389972 A CNA2006101389972 A CN A2006101389972A CN 200610138997 A CN200610138997 A CN 200610138997A CN 1920766 A CN1920766 A CN 1920766A
Authority
CN
China
Prior art keywords
aforementioned
switch
port
disk
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101389972A
Other languages
English (en)
Other versions
CN1920766B (zh
Inventor
田中勝也
藤本和久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1920766A publication Critical patent/CN1920766A/zh
Application granted granted Critical
Publication of CN1920766B publication Critical patent/CN1920766B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media

Abstract

本发明提供经由开关连接盘适配器和盘阵列的盘装置，以提供一种盘控制器的盘适配器与盘阵列间的吞吐量高的盘装置。经由开关(SW1、SW2、SW3、SW4)连接盘控制器(DKC)的盘适配器(DKA)与盘阵列(DA)。在开关(SW1)中对开关(SW1)与RAID组(R1)间的通道(D11、D12、D13、D14)上的数据进行多路化并传送到开关(SW1)与盘适配器(DKA)间的通道(D01)，在开关(SW1)中对开关(SW1)与盘适配器(DKA)间的通道(D01)上的数据进行去多路化并传送到开关(SW1)与RAID组(R1)间的通道(D11、D12、D13、D14)。把盘适配器(DKA)与开关(SW1)间的通道(D01)上的数据传送速度取为高于通道(D11、D12、D13、D14)的数据传送速度。

Description

经由开关连接盘适配器和盘阵列的盘装置
本申请是申请号为02141918.3，申请日为2002年8月27日，发明名称为“经由开关连接盘适配器和盘阵列的盘装置”的分案申请。
技术领域
本发明涉及计算机系统中的二次存储装置，特别是涉及输入输出数据传送性能高的盘装置。
背景技术
在现在的计算机系统中，CPU(中央处理装置)所需要的数据保存在二次存储装置中，根据CPU等需要时对二次存储装置进行数据的写入和读出。
作为此一二次存储装置，一般使用非易失存储媒体，作为典型者有磁盘、光盘等盘装置。
近年来随着高度信息化，在计算机系统中，要求这种二次存储装置的高性能化。
图9中示出现有技术的盘装置的方框图。
在图9中，盘装置由盘控制器DKC和盘阵列DA来构成。
盘控制器DKC由连接上位侧CPU(未画出)和盘装置的通道适配器CHA，暂时保存对盘阵列DA进行读写的数据的高速缓冲存储器CM，以及连接盘控制器DKC和盘阵列DA的盘适配器DKA组成。
通道适配器CHA和高速缓冲存储器CM和盘适配器DKA靠总线或开关相互连接。
通道适配器CHA靠C1、C2、C3、C4等4条通道与CPU连接。
盘适配器DKA靠D1、D2、D3、D4等4条通道与盘阵列连接。
这里盘阵列DA由盘组R1、R2、R3、R4组成。
在盘阵列DA中构筑RAID系统的场合，R1、R2、R3、R4分别构成RAID组。
从通道C1、C2、C3、C4所输入的写入数据在把该数据写入高速缓冲存储器CM的同时，把该数据以块为单位进行分割，把分割成块单位的数据通过通道D1、D2、D3、D4之内的3个通道，把根据前述分割数据计算的奇偶位通过其余1个通道，从盘适配器DKA向盘阵列DA发送。
在读出数据时，首先调查高速缓冲存储器CM内有没有合适的数据。
在有的场合，从高速缓冲存储器CM经由通道适配器CHA从高速缓冲存储器内读出数据向CPU发送。
在高速缓冲存储器CM内没有的场合，盘适配器DKA经由D1、D2、D3、D4从盘阵列DA读出分割成块单位的数据，经由通道适配器CHA把读出数据向CPU发送。把这种现有技术称为第1现有技术。
作为第1现有技术相关的盘装置，有例如日经BP公司刊物《日经计算机别册主机’98》(1998年)第144页至153页中所述的盘装置。
把盘适配器和盘阵列经由开关连接的盘装置，在特开平5-173722号的“多通道数据和奇偶位的交换装置”中公开了。
以下把该公报中所述的现有技术称为第2现有技术。
如果用第2现有技术，则与盘阵列相关的总线条数和与盘适配器相关的总线条数可以独立地设定。
把盘适配器和盘阵列经由缓冲控制块连接的盘装置，在特开平6-19627号的“旋转型存储装置”中公开了。
以下把该公报中所述的现有技术称为第3现有技术。
如果用第3现有技术，则可以任意设定盘适配器与盘阵列间的数据传送速度，可以降低盘的旋转等待的影响。
发明内容
随着网络技术的进步，每1通道的数据传送速度年年增加。
例如盘装置中所使用的光纤通道中，虽然当前每个通道的数据传送速度为1Gbps到2Gbps，但是可以预计不远的将来向4Gbps到10Gbps高速化。
CPU与通道适配器间(以下称为前端)的吞吐量估计会跟上此一高速化。
可是，盘适配器与盘阵列间(以下称为后端)的吞吐量出于以下理由估计不会像前端那么高速化。
第1个理由是，由于盘驱动器包括机械零件，所以与仅电子元件、光元件容易进行高速化的前端相比高速化是困难的。
第2个理由是，例如即使盘驱动器高速化了，所有的盘驱动器每个都搭载高速接口，也招致有多个盘驱动器的盘装置的高成本化。
在第1现有技术中，存在着即使提高通道适配器的每个通道的数据传送速度，也因前端与后端的吞吐量背离，不能提高盘装置的性能这样的问题。
此外，虽然为了提高后端的吞吐量也可以考虑在盘适配器中设置多个低速端口，但是盘适配器的端口数增加使控制复杂。
在第2现有技术中，虽然通过在盘适配器与盘阵列之间运用开关可以增加盘增设端口数，但是由于每个通道的数据传送速度限制于盘阵列的数据传送速度，所以存在着盘适配器与盘阵列间的吞吐量成为性能瓶颈这样的问题。
第3现有技术是能够降低盘的旋转等待时间的影响的技术，存在着不能降低前端与后端的吞吐量背离这样的问题。
本发明的目的在于提供一种盘适配器与盘阵列间的吞吐量高的盘装置。
本发明的另一个目的在于提供一种盘适配器与盘阵列间的吞吐量高，且盘驱动器连接台数多的盘装置。
本发明的又一个目的在于提供一种有可靠性高的盘阵列的盘装置。
本发明的又一个目的在于提供一种有可靠性高的盘适配器与盘阵列间网络的盘装置。
本发明的又一个目的在于提供一种有可靠性和吞吐量高的盘适配器与盘阵列间网络的盘装置。
本发明的又一个目的在于提供一种能够使从盘的读出和向盘的写入高吞吐量化的盘装置。
本发明的又一个目的在于提供一种能够维持高吞吐量的盘装置。
本发明的又一个目的在于提供一种高吞吐量且低成本的盘装置。
为了实现上述目的，本发明提供一种盘装置，包括盘控制器和存储从该盘控制器传送的帧中包含的数据的盘阵列，其特征在于：前述盘控制器包括盘适配器，前述盘装置包括开关，前述开关包括：与前述盘适配器连接的第1端口；与前述盘阵列连接的多个第2端口；存储从前述第1端口或者前述多个第2端口的某一方输入的帧的缓冲存储器；与前述第1端口和前述多个第2端口连接的纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述纵横开关的开关控制器，设定前述缓冲存储器，使前述盘适配器和前述开关之间的每个通道数据传送速度大于前述开关和前述盘阵列之间的每个通道数据传送速度，前述开关控制器通过针对所输入的每一帧切换纵横开关，以切换前述第1端口和前述多个第2端口的某一方的连接。
本发明提供一种盘装置，包括盘控制器和存储从该盘控制器传送的帧中包含的数据的多个盘阵列，其特征在于：前述盘阵列包括环状连接的多个盘驱动器，前述盘控制器包括盘适配器，前述盘装置包括开关，前述开关包括：与前述盘适配器连接的第1端口；与前述多个盘阵列连接的多个第2端口；存储从前述第1端口或者前述多个第2端口的某一方输入的帧的缓冲存储器；与前述第1端口和前述多个第2端口连接的纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述纵横开关的开关控制器，设定前述缓冲存储器，使前述盘适配器和前述开关之间的每个通道数据传送速度大于前述开关和前述多个盘阵列之间的每个通道数据传送速度，前述开关控制器通过针对所输入的每一帧切换纵横开关，以切换前述第1端口和前述多个第2端口的某一方的连接。
本发明提供一种盘装置，包括盘控制器和存储从该盘控制器传送的帧中包含的数据的盘阵列，其特征在于：由连接于同一开关的盘驱动器的组合来构成RAID组，前述盘控制器包括盘适配器，前述盘装置包括开关，前述开关包括：与前述盘适配器连接的第1端口；与前述构成RAID组的盘驱动器连接的多个第2端口；存储从前述第1端口或者前述多个第2端口的某一方输入的帧的缓冲存储器；与前述第1端口和前述多个第2端口连接的纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述纵横开关的开关控制器，设定前述缓冲存储器，使前述盘适配器和前述开关之间的每个通道数据传送速度大于前述开关和前述盘阵列之间的每个通道数据传送速度，前述开关控制器通过针对所输入的每一帧切换纵横开关，以切换前述第1端口和前述多个第2端口的某一方的连接。
本发明提供一种盘装置，包括第1盘控制器、第2盘控制器、存储从该第1盘控制器和该第2盘控制器传送的帧中包含的数据的多个盘阵列，其特征在于：前述第1盘控制器包括第1盘适配器，前述第2盘控制器包括第2盘适配器，前述盘装置包括第1开关和第2开关，前述第1开关包括：与前述第1盘适配器连接的第1端口；与前述多个盘阵列连接的多个第2端口；与第2盘控制器连接的第5端口；存储从前述第1端口或者前述多个第2端口的某一方输入的帧的第1缓冲存储器；与前述第1端口和前述多个第2端口连接的第1纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述第1纵横开关的第1开关控制器，前述第2开关包括：与前述第2盘适配器连接的第3端口；与前述多个盘阵列连接的多个第4端口；与第1盘控制器连接的第6端口，存储从前述第3端口或者前述多个第4端口的某一方输入的帧的第2缓冲存储器；与前述第3端口和前述多个第4端口连接的第2纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述第2纵横开关的第2开关控制器，进而前述第1开关和前述第2盘适配器连接，前述第2开关和前述第1盘适配器连接，设定前述第1缓冲存储器，使前述第1盘适配器和前述第1开关之间以及前述第2盘适配器和前述第1开关之间的每个通道数据传送速度大于前述第1开关和前述多个盘阵列之间的每个通道数据传送速度，设定前述第2缓冲存储器，使前述第2盘适配器和前述第2开关之间以及前述第1盘适配器和前述第2开关之间的每个通道数据传送速度大于前述第2开关和前述多个盘阵列之间的每个通道数据传送速度，前述第1开关控制器通过针对所输入的每一帧切换上述第1纵横开关，以切换前述第1端口以及上述第5端口和前述多个第2端口的某一方的连接，前述第2开关控制器通过针对所输入的每一帧切换第2纵横开关，以切换前述第3端口以及上述第6端口和前述多个第4端口的某一方的连接。
本发明提供一种盘装置，包括第1盘控制器、第2盘控制器、存储从该第1盘控制器和该第2盘控制器传送的帧中包含的数据的多个盘阵列，其特征在于：所述第1盘控制器包括第1盘适配器，所述第2盘控制器包括第2盘适配器，前述盘装置包括第1开关和第2开关，前述第1开关包括：与前述第1盘适配器连接的第1端口；与前述多个盘阵列连接的多个第2端口；与前述第2盘控制器连接的第5端口；与前述第2开关连接的第7端口；存储从前述第1端口或者前述多个第2端口的某一方输入的帧的第1缓冲存储器；与前述第1端口和前述多个第2端口连接的第1纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述第1纵横开关的第1开关控制器，前述第2开关包括：与前述第2盘适配器连接的第3端口；与前述多个盘阵列连接的多个第4端口；与前述第1盘控制器连接的第6端口；与前述第1开关连接的第8端口；存储从前述第3端口或者前述多个第4端口的某一方输入的帧的第2缓冲存储器；与前述第3端口和前述多个第4端口连接的第2纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述第2纵横开关的第2开关控制器，进而前述第1开关和前述第2盘适配器连接，前述第2开关和前述第1盘适配器连接，设定前述第1缓冲存储器，使前述第1盘适配器和前述第1开关之间以及前述第2盘适配器和前述第1开关之间的每个通道数据传送速度大于前述第1开关和前述多个盘阵列之间的每个通道数据传送速度，设定前述第2缓冲存储器，使前述第2盘适配器和前述第2开关之间以及前述第1盘适配器和前述第2开关之间的每个通道数据传送速度大于前述第2开关和前述多个盘阵列之间的每个通道数据传送速度，经由具有与将前述第1盘适配器和前述第2开关之间连接起来的通道同等的数据传送速度的通道、以及具有与将前述第2盘适配器和前述第1开关之间连接起来的通道同等的数据传送速度的通道将第1开关和第2开关连接，前述第1开关控制器通过针对所输入的每一帧切换第1纵横开关，以切换前述第1端口以及上述第5端口和前述多个第2端口的某一方的连接，前述第2开关控制器通过针对所输入的每一帧切换第2纵横开关，以切换前述第3端口以及上述第6端口和前述第4端口的某一方的连接。
此外，在从前述盘阵列读出数据时，前述开关将从前述盘阵列经由前述多个第2端口输入的数据由前述第1端口输出，传送给前述盘适配器，在向前述盘阵列写入数据时，前述开关将从前述盘适配器经由前述第1端口输入的数据分配输出给前述多个第2端口，传送给前述盘阵列。此外，在从前述盘适配器向前述盘阵列的数据写入时，前述盘适配器在送出的帧中设定发送目的地信息，以便周期地进行前述端口间的连接切换，在从前述盘阵列向前述盘适配器的数据读出时，前述开关通过轮转方式来切换前述端口间的连接。
此外，把周期地切换的端口数与位于盘适配器和开关之间的数据传送速度之积、与位于开关和盘阵列之间的端口数与数据传送速度之积设定为同一程度。
此外，靠光纤缆来连接前述盘适配器与前述开关间，靠金属缆来连接前述开关与前述盘阵列间。
附图说明
图1是表示本发明的第1实施例的盘装置的图。
图2是表示本发明中用的开关的构成的图。
图3是表示本发明中用的开关的构成的图。
图4是表示本发明中用的开关的动作的图。
图5是表示本发明中用的开关的动作的图。
图6是表示对本发明的第1实施例增设盘驱动器的方法的图。
图7是表示本发明的第2实施例的盘装置的图。
图8是表示本发明的第3实施例的盘装置的图。
图9是表示现有技术的盘装置的图。
图10是说明根据FC-AL的连接形态的图。
图11是说明根据FC-AL的连接形态的图。
图12是表示本发明的第4实施例的盘装置的图。
具体实施方式
下面，参照附图详细说明本发明的实施例。
图1示出作为本发明的第1实施例的盘装置的构成。
本实施例的盘装置由盘控制器DKC和盘阵列DA组成。
盘控制器DKC由通道适配器CHA、高速缓冲存储器CM、和盘适配器DKA组成。
通道适配器CHA进行在上位CPU(未画出)和盘控制器DKC发送接收数据之际的控制。
C1、C2、C3和C4是通道适配器CHA与CPU通信的通道。
高速缓冲存储器CM是暂时保存本实施例的盘装置输入输出数据的存储器。
盘适配器DKA进行在盘控制器DKC和盘阵列DA发送接收数据之际的控制。
盘适配器DKA经由通道D01、D02、D03、D04与盘阵列DA连接。
盘适配器DKA和盘阵列DA能够在通道D01、D02、D03、D04上全二路复用通信。
这里，本实施例的盘装置，其特征在于，经由开关SW1、SW2、SW3、SW4来连接盘适配器DKA和盘阵列DA这一点。
盘阵列DA由盘组R1、R2、R3、R4组成。
盘组R1经由开关SW1与盘适配器DKA连接。
同样，盘组R2经由开关SW2，盘组R3经由开关SW3，盘组R4经由开关SW4分别与盘适配器DKA连接。
在本实施例的盘装置中，在构筑RAID系统的场合，分别把盘组R1、R2、R3、R4作为RAID组。
虽然在本实施例中，由4个盘驱动器来构成RAID组，但是构成RAID组的驱动器数不限于4个。
以盘组R1为例来描述向各盘组的数据读出或数据写入时的数据的流动。这里R1是RAID等级5的RAID组。
为了从通道C1、C2、C3、C4向盘组R1写入，从CPU所发送的数据在盘适配器DKA中分割成块单位，同时根据该分割成块单位的数据生成奇偶位。
该分割成块单位的数据和所生成的奇偶位通过通道D01输入到开关SW1。
开关SW1随着RAID控制而选择路径，把该分割成块单位的数据和所生成的奇偶位向通道D11、D12、D13、D14分配。
读出数据时，盘适配器DKA经由D11、D12、D13、D14从盘组R1读出分割成块单位的数据，靠开关SW1进行串行化，经由通道D01接收读出数据。
在图9中所示的现有技术的盘装置中，在连接于盘适配器DKA的通道D1、D2、D3、D4上，已经向盘阵列写入数据和奇偶位向各个通道分配。
与此相反，在本实施例的盘装置中，在通过开关SW1后向各个通道分配这一点上与现有技术不同。
接下来，以开关SW1为例来说明作为本实施例的盘装置的特征的开关的动作。SW2～SW4的动作也与SW1的动作相同。
如图1中所示，开关SW1有输入输出端口P1、P2、P3、P4、P5。
端口P1、P2、P3、P4、P5是能够全二路复用通信的输入输出端口，每个端口有缓冲存储器。
开关SW1的内部构成示于图2和图3。
为了简单，按数据的进行方向分别说明开关动作。
此外，通道D11、D12、D13、D14上流过的数据按帧单位发送接收，且数据按8B10B变换来编码。
图2示出从端口P1输入块内的帧，从端口P2、P3、P4、P5输出的场合。
这相当于向盘阵列写入时的开关动作。
开关SW1如图2中所示，由纵横开关XSW和开关控制器CTL组成。
纵横开关XSW是5×5的纵横开关，有输入端口in1、in2、in3、in4、in5，和输出端口out1、out2、out3、out4、out5。
从端口P1输入的帧经由串行并行变换装置SP1、缓冲存储器BM1、8B10B变换解码器DEC1，向开关控制器CTL和输入端口in1输入。
在开关控制器CTL中，解读写在输入帧的标题部分的发送目的地地址，切换纵横开关XSW。
例如，在端口P2选为输出目的地的场合，输入的帧经由输出端口out2、8B10B变换编码器ENC2、缓冲存储器BM2、并行串行变换装置PS2，从端口P2输出。
这里，缓冲存储器BM1、BM2是FIFO(先入先出)存储器。
串行并行变换装置SP1把8B10B编码的串行数据变换成10bit宽的并行数据，同步于端口P1中的数据传送速度的1/10的速度写入缓冲存储器BM1。
8B10B解码器DEC1同步于纵横开关XSW的动作速度从缓冲存储器BM1读出10bit并行数据，进行8B10B解码，变换成8bit并行数据。
8B10B编码器ENC2把由纵横开关XSW所切换的8bit并行数据再次进行8B10B编码，变换成10bit并行数据后，同步于纵横开关XSW的动作速度地写入缓冲存储器BM2。
并行串行变换装置PS2同步于端口P2中的数据传送速度的1/10的速度地从缓冲存储器BM2读出10bit并行数据，进行串行化，从端口P2输出。
通过以上，开关SW1从端口P1中的数据传送速度向端口P2中的数据传送速度进行速度变换。
图4是表示输入到端口P1的帧，和从端口P2、P3、P4、P5所输出的帧的图。
波形的凸表示帧存在的时间，凹表示帧不存在的时间。
虽然帧随着传送的数据容量其帧长变化，但是这里进行对盘阵列的顺序访问，帧长是恒定的。
在图4中，输入端口P1处的数据传送速度为输出端口P2、P3、P4、P5中的数据传送速度的m倍。
因而，端口P1中的帧Fb2的时间T1在从端口P2输出时延长为T3。
这里，T3＝m×T1。
在输入的数据传送速度快，而且输出的数据传送速度慢的场合，如果不周期地切换开关，则输出端口的缓冲存储器溢出，吞吐量降低。
为要帧没有吞吐量降低地通过开关，有必要像图4那样周期地切换输出端口。
如令开关切换端口数为n，则开关切换周期为T2≈n×T1(没有帧的时间忽略不计)。
如果T2≥T3，则没有帧的冲突，不引起吞吐量的降低。
T2≥T3等同于n；≥m。
也就是说，向盘阵列写入数据时，在开关中不引起吞吐量降低用的条件是把周期地切换的开关端口数n设定成超过盘适配器与开关间的每个通道数据传送速度对开关与盘阵列间的每个通道数据传送速度之比m。
如果保持此一条件，则开关SW1在缓冲存储器中对从端口P1输入的数据进行速度变换，通过按帧单位周期地切换来进行去多路化，向端口P2、P3、P4、P5分配而输出。
周期地切换开关的方法之一是把连接于开关的盘组取为RAID组。
根据RAID的条状控制，则开关周期地切换。
图3示出从端口P2、P3、P4、P5输入帧，从端口P1输出的场合。
这相当于从盘阵列读出时的开关动作。
例如，从端口P2输入的帧经由串行并行变换装置SP2、缓冲存储器BM2、8B10B变换解码器DEC2，向开关控制器CTL和输入端口in2输入。
在开关控制器CTL中解读写在输入帧的标题部分的发送目的地地址，切换纵横开关XSW。
在图3的场合，按轮转方式切换纵横开关XSW，依次从端口P2、P3、P4、P5所输入的数据全都向端口P1输出。也就是说，在读出时，帧同时到达多个输入端口(P2、P3、P4、P5)。这些多个输入帧没有必要同步到达输入端口。开关通过循环地切换输入输出端口间连接逐帧地向输出端口(P1)传送这些多个输入帧。把像这样循环地切换开关的方式称为轮转(Round Robin)方式。按轮转方式，最终成为周期地切换开关。再者，在读出时开关一定按帧内发送目的地信息来切换。
帧经由输出端口out1、8B10B变换编码器ENC1、缓冲存储器BM1、并行串行变换装置PS1，从端口P1输出。
串行并行变换装置SP2把8B10B编码了的串行数据变换成10bit宽的并行数据，同步于端口P2中的数据传送速度的1/10的速度地写入缓冲存储器BM2。
8B10B解码器DEC2同步于纵横开关XSW的动作速度地，从缓冲存储器BM2读出10bit并行数据，进行8B10B解码，变换成8bit并行数据。
8B10B编码器ENC1对靠纵横开关XSW切换的8bit并行数据再次进行8B10B编码，变换成10bit并行数据后，同步于纵横开关XSW的动作速度地写入缓冲存储器BM1。
并行串行变换装置PS1同步于端口P1中的数据传送速度的1/10的速度地，从缓冲存储器BM1读出10bit并行数据，进行串行化，从端口P1输出。
通过以上，开关SW1从端口P2中的数据传送速度向端口P1中的数据传送速度进行速度变换。
图5是表示向端口P2、P3、P4、P5输入的帧，和从端口P1输出的帧的图。
波形的凸表示帧存在的时间，凹表示帧不存在的时间。
虽然帧随着传送的数据容量其帧长变化，但是这里进行对盘阵列的顺序访问，帧长是恒定的。
在图5中，输入端口P1处的数据传送速度为输出端口P2、P3、P4、P5中的数据传送速度的m倍。
因而，端口P5中的帧Fe5的时间T4在从端口P1输出时缩短为T5。
这里，T4＝m×T5。
令从端口P1输出帧Fe2、Fe3、Fe4、Fe5所需的时间为T6。
如令开关切换端口数为n，则T6≈n×T5(没有帧的时间忽略不计)。
在开关中为了防止凑在一起引起的吞吐量降低，有必要使T6≤T4。T6≤T4等同于n≤m。
也就是说，在从盘阵列读出数据时，在开关中不引起吞吐量降低的条件是把周期地切换的开关端口数n设定成不大于于盘适配器与开关间的每个通道数据传送速度对开关与盘阵列间的每个通道数据传送速度之比m。
如果保持此一条件，则开关SW1在缓冲存储器中对从端口P2、P3、P4、P5输入的数据进行速度变换，通过按帧单位周期地切换来进行多路化，向端口P1输出。
由此说明了为了把向盘阵列的写入和从盘阵列的读出高吞吐量化，使n≈m，也就是，把周期地切换的端口数设定成盘适配器与开关间的每个通道数据传送速度对开关与盘阵列间的每个通道数据传送速度之比同一程度就可以了。
例如，盘适配器与开关间用4Gbps的1条通道连接，开关与盘阵列间用1Gbps的4条通道连接。
此外，盘适配器与开关间用10Gbps的1条通道连接，开关与盘阵列间用2Gbps的4条通道连接。
在此一场合，由于在开关输入输出端口间没有取吞吐量的平衡，所以实际吞吐量为2Gbps×4＝8Gbps。
根据以上，由于在开关SW1中进行速度变换和多路化、去多路化，所以即使通道D11、D12、D13、D14上的数据传送速度为低速，通道D01、D02、D03、D04上的数据传送速度也可以高速。
也就是说，盘适配器DKA与盘阵列DA间的吞吐量可以提高。
作为本实施例的盘装置中的数据传送方式，可以使用光纤通道或无限带宽(InfiniBand)。
图6是表示在第1实施例的盘装置中，盘驱动器的增设方法的图。
在图6中相对于图1增设了盘驱动器R5和R6。
为了增设盘驱动器，作为开关SW1和SW2使用端口数多的开关。
如果增设盘驱动器，则由于开关的盘阵列一侧的吞吐量增加，与盘适配器一侧的吞吐量平衡被打破，所以存在着不能有效地发挥开关的速度变换功能的可能性。
因此在开关SW1中，在与盘适配器DKA之间，增设新的通道D05。
此外，在开关SW2的场合不增设新的通道，而是增加通道D02的信号传送速度，借此取盘适配器一侧与盘阵列一侧的吞吐量平衡。
例如在开关SW1中，开关与盘阵列间用1Gbps的8条通道连接，盘适配器与开关间用4Gbps的2条通道连接。
在开关SW2中，开关与盘适配器间用1Gbps的8条通道连接，盘适配器与开关间用10Gbps的1条通道连接。
这样一来，本实施例的盘装置根据开关的端口数来增设盘驱动器是可能的。
此一盘驱动器增设方法可以运用于增设能够连接于每个端口的驱动器数少的ATA(AT连接)方式盘驱动器。
图7中示出作为本发明的第2实施例的盘装置的构成。
本实施例的盘装置相对于第1实施例的盘装置，盘阵列部分的构成方法不同。
本实施例的盘装置由盘控制器DKC和4个盘阵列DA1、DA2、DA3、DA4组成。
盘控制器DKC由通道适配器CHA、高速缓冲存储器CM、盘适配器DKA组成。
盘阵列DA1与盘适配器DKA经由通道D01和开关SW1连接。
同样，盘阵列DA2经由通道D02和开关SW2，盘阵列DA3经由通道D03和开关SW3，盘阵列DA4经由通道D04和开关SW4，分别与盘适配器DKA连接。
开关SW1、SW2、SW3、SW4与第1实施例同样作为进行速度变换和多路化、去多路化的开关发挥功能。
本实施例中的盘适配器DKA，开关SW1、SW2、SW3、SW4，和盘阵列DA1、DA2、DA3、DA4之间的数据传送方式使用光纤通道。
开关SW1、SW2、SW3、SW4是光纤通道开关。
以盘阵列DA1为例来描述本实施例中的盘阵列的构成。
盘阵列DA1、DA2、DA3、DA4是同样的驱动器构成。
盘阵列DA1由连接于通道D11上的4个盘组成的盘阵列，连接于通道D12上的4个盘组成的盘阵列，连接于通道D13上的4个盘组成的盘阵列，以及连接于通道D14上的4个盘组成的盘阵列，组成。
以通道D11为例，盘驱动器DK1、DK2、DK3、DK4连接于通道D11上。
作为像这样把多个驱动器连接于一个通道上而访问盘驱动器的方法有光纤通道仲裁环(以下称为FC-AL)。
图10中以盘驱动器DK1、DK2、DK3、DK4的连接形态为例示出FC-AL的连接形态。
各盘驱动器的输入输出端口和开关SW1的输入输出端口有发送机Tx和接收机Rx。
FC-AL的连接形态例如如图10中所示，是把各驱动器的输入输出端口和开关的输入输出端口环状连接的结构。
各驱动器的输入输出端口作为光纤通道的NL(节点环)端口发挥功能。
所谓NL端口是进行环动作的装置(这里是盘驱动器)的端口。
开关SW1的盘阵列DA1连接侧输入输出端口作为光纤通道的FL(结构环)端口发挥功能。
所谓FL端口是能够连接FC-AL的开关的端口。
由于有FL端口的环作为光纤通道的混合环发挥功能，所以通道D11形成的FC-AL成为混合环。
所谓混合环是环上的盘驱动器能够经由开关与环外的端口通信的环。
由此，盘驱动器DK1、DK2、DK3、DK4能够经由开关SW1和通道D01与盘适配器DKA通信。
虽然以上以通道D11的连接形态为例进行了说明，但是通道D12、D13、D14也是同样的。
在本实施例的盘装置中在构筑RAID系统的场合，分别以盘组R1、R2、R3、R4作为RAID组。虽然在本实施例中，由4个盘驱动器构成RAID组，但是构成RAID组的驱动器数不限于4个。
在本实施例中，在通道D11、D12、D13、D14中分别用FC-AL来连接盘驱动器。
根据FC-AL的规格，在通道D11、D12、D13、D14上可以分别连接最多到126台盘驱动器。
此外，作为通道D01、D02、D03、D04的媒体用光纤缆，作为通道D11、D12、D13、D14的媒体用金属缆。
像以上说明的这样，在本实施例的盘装置中，由于用FC-AL来连接盘驱动器，所以能够连接于开关的每个端口的驱动器台数可以增加。
也就是说，具有使每个盘装置的存储容量增加的效果。
此外，由于通过用金属缆来连接盘驱动器，没有必要在每个盘驱动器上装备高价的光纤接口，所以具有降低盘驱动器成本的效果。
图8中示出作为本发明的第3实施例的盘装置的构成。
本实施例的盘装置，其特征在于对盘控制器和开关进行二路复用这一点。
在本实施例中，盘适配器DKA1、DKA2，开关SW1、SW2，与盘阵列DA1之间的数据传送方式使用光纤通道。
本实施例的盘装置由盘控制器DKC1、DKC2，开关SW1、SW2，以及盘阵列DA1组成。
开关SW1和SW2与第1实施例同样作为进行速度变换和多路化、去多路化的开关发挥功能。
盘控制器DKC1由通道适配器CHA1、高速缓冲存储器CM1、和盘适配器DKA1组成。
盘控制器DKC2由通道适配器CHA2、高速缓冲存储器CM2、和盘适配器DKA2组成。
盘适配器DKA1和开关SW1靠通道D1a来连接，盘适配器DKA2和开关SW2靠通道D2a来连接，盘适配器DKA1和开关SW2靠通道D1b来连接，盘适配器DKA2和开关SW1靠通道D2b来连接。
构成盘阵列DA1的盘驱动器有2个输入输出端口。
例如，盘驱动器DK1、DK2、DK3、DK4与通道D11和D21两个通道连接。
盘阵列DA1由连接于通道D11和D21的4个盘组成的盘阵列，连接于通道D12和D22的4个盘组成的盘阵列，连接于通道D13和D23的4个盘组成的盘阵列，以及连接于通道D14和D24的4个盘组成的盘阵列，组成。
通道D11、D12、D13、D14、D21、D22、D23、D24靠FC-AL来连接盘驱动器。
图11中以盘驱动器DK1、DK2、DK3、DK4的连接形态为例示出本实施例中的FC-AL的连接形态。
各盘驱动器分别有2个NL端口。
各盘驱动器的输入输出端口和开关SW1、SW2的输入输出端口有发送机Tx和接收机Rx。
开关SW1、SW2的盘阵列DA1连接侧输入输出端口是FL端口。
靠通道D11把开关SW1，盘驱动器DK1、DK2、DK3、DK4环状连接。
同样，靠通道D21把开关SW2，盘驱动器DK1、DK2、DK3、DK4环状连接。
这两个环是光纤通道的混合环，盘驱动器DK1、DK2、DK3、DK4可以经由开关SW1或SW2与盘适配器DKA1或DKA2通信。
虽然以上以通道D11、D21的连接形态为例进行了说明，但是通道D12、D13、D14、D22、D23、D24也是同样的。
在本实施例的盘装置中在构筑RAID系统的场合，分别以盘组R1、R2、R3、R4作为RAID组。虽然在本实施例中，由4个盘驱动器来构成RAID组，但是构成RAID组的驱动器数不限于4个。
盘阵列DA1内的所有盘驱动器都可以从盘适配器DKA1和DKA2的某一个来访问。
本实施例的盘装置把通道D1b、D2b作为开关SW1、SW2出故障时的迂回路径来使用。
例如即使在开关SW1出故障的场合，盘适配器DK1也可以经由通道D1b和开关SW2来访问盘阵列DA1。
相反，由于在开关SW2出故障的场合，盘适配器DKA2可以经由通道D2b和开关SW1来访问盘阵列DA1，所以可以实现可靠性高的盘装置。
图12中示出作为本发明的第4实施例的盘装置的构成。
在本实施例的盘装置中，相对于第3实施例的盘装置，其特征在于设置连接开关SW1、SW2的通道D3a、D3b这一点。
在本实施例中，盘适配器DKA1、DKA2，开关SW1、SW2，和盘阵列DA1之间的数据传送方式使用光纤通道。
本实施例的盘装置由盘控制器DKC1、DKC2，开关SW1、SW2，以及盘阵列DA1组成。
开关SW1和SW2与第1实施例同样作为进行速度变换和多路化、去多路化的开关发挥功能。
盘控制器DKC1由通道适配器CHA1、高速缓冲存储器CM1、和盘适配器DKA1组成。
盘控制器DKC2由通道适配器CHA2、高速缓冲存储器CM2、和盘适配器DKA2组成。
盘适配器DKA1和开关SW1靠通道D1a来连接，盘适配器DKA2和开关SW2靠通道D2a来连接，盘适配器DKA1和开关SW2靠通道D1b来连接，盘适配器DKA2和开关SW1靠D2b来连接。
进而，开关SW1和SW2靠通道D3a、D3b来连接。
构成盘阵列DA1的盘驱动器有2个输入输出端口。
例如，盘驱动器DK1、DK2、DK3、DK4与通道D11和D21两个通道连接。
盘阵列DA1由连接于通道D11和D21的4个盘组成的盘阵列，连接于通道D12和D22的4个盘组成的盘阵列，连接于通道D13和D23的4个盘组成的盘阵列，以及连接于通道D14和D24的4个盘组成的盘阵列，组成。
通道D11、D12、D13、D14、D21、D22、D23、D24如图11中所示靠FC-AL来连接盘驱动器。
盘阵列DA1内的所有盘驱动器都可以从盘适配器DKA1和DKA2的某一个来访问。
在本实施例的盘装置中在构筑RAID系统的场合，分别以盘组R1、R2、R3、R4作为RAID组。虽然在本实施例中，由4个盘驱动器来构成RAID组，但是构成RAID组的驱动器数不限于4个。
关于盘适配器DKA1、DKA2与盘阵列DA1的访问路径，首先就定常时(开关未出故障的场合)进行说明。
盘适配器DKA1有经由通道D1a和开关SW1访问盘阵列DA1的路径(路径1)，和经由通道D1b和开关SW2和通道D3a和开关SW1访问盘阵列DA1的路径(路径2)。
同样，盘适配器DKA2有经由通道D2a和开关SW2访问盘阵列DA1的路径(路径3)，和经由通道D2b和开关SW1和通道D3b和开关SW2访问盘阵列DA1的路径(路径4)。
另一方面，在开关出故障时，把通道D1b、D2b作为迂回路径来使用。
例如即使在开关SW1出故障的场合，盘适配器DKA1也可以经由通道D1b和开关SW2来访问盘阵列DA1。
相反，在开关SW2出故障的场合，盘适配器DKA2可以经由通道D2b和开关SW1来访问盘阵列DA1。
接下来，就本实施例中的盘适配器-盘阵列间的吞吐量进行说明。
例如，令通道D1a、D1b、D2a、D2b、D3a、D3b上的数据传送速度为每个通道2Gbps，令通道D11、D12、D13、D14、D21、D22、D23、D24上的数据传送速度为每个通道1Gbps。
此时，开关SW1与盘阵列DA1间的总吞吐量为4Gbps。
盘适配器DKA1与开关SW1间，通过靠上述路径1和路径2来访问，总吞吐量成为4Gbps。
由于开关SW1的盘适配器DKA1一侧，和盘阵列DA1一侧的吞吐量共计为4Gbps，所以盘适配器DKA1与盘阵列DA1间的吞吐量成为4Gbps。
同样，开关SW2与盘阵列DA1间的总吞吐量为4Gbps。
盘适配器DKA2与开关SW2间，通过靠上述路径3和路径4来访问，总吞吐量成为4Gbps。
由于开关SW2的盘适配器DKA2一侧，和盘阵列DA1一侧的吞吐量共计为4Gbps，所以盘适配器DKA2与盘阵列DA1间的吞吐量成为4Gbps。
在第3实施例(图8)中，如果运用上述每个通道吞吐量值，则由于把通道D1a、D1b仅作为出故障时的迂回路径使用，所以盘适配器DKA1与盘阵列DA1间的吞吐量限制于通道D1a上的吞吐量，成为2Gbps。
同样，盘适配器DKA2与盘阵列DA1间的吞吐量限制于通道D2a上的吞吐量，成为2Gbps。
在第3实施例中，为了把盘适配器-盘阵列间吞吐量弄成4Gbps，有必要分别把通道D1a和D2a的数据传送速度提高到4Gbps。
根据以上，如果用本实施例，则即使盘适配器-开关间的每个通道数据传送速度低，也可以实现盘适配器-盘阵列间的总吞吐量高的盘装置。
像以上说明的这样，如果用本发明则有以下效果。
可以提供一种盘适配器与盘阵列间的吞吐量高的盘装置。
此外，可以提供一种盘适配器与盘阵列间的吞吐量高，且盘驱动器连接台数多的盘装置。
此外，可以提供一种有可靠性高的盘阵列的盘装置。
此外，可以提供一种有可靠性高的盘适配器与盘阵列间网络的盘装置。
此外，可以提供一种有可靠性和吞吐量高的盘适配器与盘阵列间网络的盘装置。
此外，可以提供一种能够使从盘的读出和向盘的写入高吞吐量化的盘装置。
此外，可以提供一种能够维持高吞吐量的盘装置。
此外，可以提供一种盘适配器与盘阵列间的吞吐量高而成本低的盘装置。

Claims (9)

1.一种盘装置，包括盘控制器和存储从该盘控制器传送的帧中包含的数据的盘阵列，其特征在于：
前述盘控制器包括盘适配器，
前述盘装置包括开关，
前述开关包括：与前述盘适配器连接的第1端口；与前述盘阵列连接的多个第2端口；存储从前述第1端口或者前述多个第2端口的某一方输入的帧的缓冲存储器；与前述第1端口和前述多个第2端口连接的纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述纵横开关的开关控制器，
设定前述缓冲存储器，使前述盘适配器和前述开关之间的每个通道数据传送速度大于前述开关和前述盘阵列之间的每个通道数据传送速度，
前述开关控制器通过针对所输入的每一帧切换纵横开关，以切换前述第1端口和前述多个第2端口的某一方的连接。
2.一种盘装置，包括盘控制器和存储从该盘控制器传送的帧中包含的数据的多个盘阵列，其特征在于：
前述盘阵列包括环状连接的多个盘驱动器，
前述盘控制器包括盘适配器，
前述盘装置包括开关，
前述开关包括：与前述盘适配器连接的第1端口；与前述多个盘阵列连接的多个第2端口；存储从前述第1端口或者前述多个第2端口的某一方输入的帧的缓冲存储器；与前述第1端口和前述多个第2端口连接的纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述纵横开关的开关控制器，
设定前述缓冲存储器，使前述盘适配器和前述开关之间的每个通道数据传送速度大于前述开关和前述多个盘阵列之间的每个通道数据传送速度，
前述开关控制器通过针对所输入的每一帧切换纵横开关，以切换前述第1端口和前述多个第2端口的某一方的连接。
3.一种盘装置，包括盘控制器和存储从该盘控制器传送的帧中包含的数据的盘阵列，其特征在于：
由连接于同一开关的盘驱动器的组合来构成RAID组，
前述盘控制器包括盘适配器，
前述盘装置包括开关，
前述开关包括：与前述盘适配器连接的第1端口；与前述构成RAID组的盘驱动器连接的多个第2端口；存储从前述第1端口或者前述多个第2端口的某一方输入的帧的缓冲存储器；与前述第1端口和前述多个第2端口连接的纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述纵横开关的开关控制器，
设定前述缓冲存储器，使前述盘适配器和前述开关之间的每个通道数据传送速度大于前述开关和前述盘阵列之间的每个通道数据传送速度，
前述开关控制器通过针对所输入的每一帧切换纵横开关，以切换前述第1端口和前述多个第2端口的某一方的连接。
4.一种盘装置，包括第1盘控制器、第2盘控制器、存储从该第1盘控制器和该第2盘控制器传送的帧中包含的数据的多个盘阵列，其特征在于：
前述第1盘控制器包括第1盘适配器，
前述第2盘控制器包括第2盘适配器，
前述盘装置包括第1开关和第2开关，
前述第1开关包括：与前述第1盘适配器连接的第1端口；与前述多个盘阵列连接的多个第2端口；与第2盘控制器连接的第5端口；存储从前述第1端口或者前述多个第2端口的某一方输入的帧的第1缓冲存储器；与前述第1端口和前述多个第2端口连接的第1纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述第1纵横开关的第1开关控制器，
前述第2开关包括：与前述第2盘适配器连接的第3端口；与前述多个盘阵列连接的多个第4端口；与第1盘控制器连接的第6端口，存储从前述第3端口或者前述多个第4端口的某一方输入的帧的第2缓冲存储器；与前述第3端口和前述多个第4端口连接的第2纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述第2纵横开关的第2开关控制器，
进而前述第1开关和前述第2盘适配器连接，前述第2开关和前述第1盘适配器连接，
设定前述第1缓冲存储器，使前述第1盘适配器和前述第1开关之间以及前述第2盘适配器和前述第1开关之间的每个通道数据传送速度大于前述第1开关和前述多个盘阵列之间的每个通道数据传送速度，
设定前述第2缓冲存储器，使前述第2盘适配器和前述第2开关之间以及前述第1盘适配器和前述第2开关之间的每个通道数据传送速度大于前述第2开关和前述多个盘阵列之间的每个通道数据传送速度，
前述第1开关控制器通过针对所输入的每一帧切换上述第1纵横开关，以切换前述第1端口以及上述第5端口和前述多个第2端口的某一方的连接，
前述第2开关控制器通过针对所输入的每一帧切换上述第2纵横开关，以切换前述第3端口以及上述第6端口和前述第4端口的某一方的连接。
5.一种盘装置，包括第1盘控制器、第2盘控制器、存储从该第1盘控制器和该第2盘控制器传送的帧中包含的数据的多个盘阵列，其特征在于：
所述第1盘控制器包括第1盘适配器，
所述第2盘控制器包括第2盘适配器，
前述盘装置包括第1开关和第2开关，
前述第1开关包括：与前述第1盘适配器连接的第1端口；与前述多个盘阵列连接的多个第2端口；与前述第2盘控制器连接的第5端口；与前述第2开关连接的第7端口；存储从前述第1端口或者前述多个第2端口的某一方输入的帧的第1缓冲存储器；与前述第1端口和前述多个第2端口连接的第1纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述第1纵横开关的第1开关控制器，
前述第2开关包括：与前述第2盘适配器连接的第3端口；与前述多个盘阵列连接的多个第4端口；与前述第1盘控制器连接的第6端口；与前述第1开关连接的第8端口；存储从前述第3端口或者前述多个第4端口的某一方输入的帧的第2缓冲存储器；与前述第3端口和前述多个第4端口连接的第2纵横开关；基于前述所输入的帧内的发送目的地信息，切换前述第2纵横开关的第2开关控制器，
进而前述第1开关和前述第2盘适配器连接，前述第2开关和前述第1盘适配器连接，
设定前述第1缓冲存储器，使前述第1盘适配器和前述第1开关之间以及前述第2盘适配器和前述第1开关之间的每个通道数据传送速度大于前述第1开关和前述多个盘阵列之间的每个通道数据传送速度，
设定前述第2缓冲存储器，使前述第2盘适配器和前述第2开关之间以及前述第1盘适配器和前述第2开关之间的每个通道数据传送速度大于前述第2开关和前述多个盘阵列之间的每个通道数据传送速度，
经由具有与将前述第1盘适配器和前述第2开关之间连接起来的通道同等的数据传送速度的通道、以及具有与将前述第2盘适配器和前述第1开关之间连接起来的通道同等的数据传送速度的通道将第1开关和第2开关连接，
前述第1开关控制器通过针对所输入的每一帧切换第1纵横开关，以切换前述第1端口以及上述第5端口和前述多个第2端口的某一方的连接，
前述第2开关控制器通过针对所输入的每一帧切换第2纵横开关，以切换前述前述第3端口以及上述第6端口和前述第4端口的某一方的连接。
6.权利要求1至权利要求5中的任何一项所述的盘装置，其特征在于：在从前述盘阵列读出数据时，前述开关将从前述盘阵列经由前述多个第2端口输入的数据由前述第1端口输出，传送给前述盘适配器，
在向前述盘阵列写入数据时，前述开关将从前述盘适配器经由前述第1端口输入的数据分配输出给前述多个第2端口，传送给前述盘阵列。
7.权利要求1至权利要求5中的任何一项所述的盘装置，其特征在于：
在从盘适配器向盘阵列写入数据时，前述盘适配器在送出的帧中设定发送目的地信息，以便周期地进行前述端口间的连接的切换，
在从盘阵列向盘适配器读出数据时，前述开关通过轮转方式来切换前述端口间的连接。
8.权利要求7所述的盘装置，其特征在于：
把周期地切换的端口数与位于盘适配器和开关之间的数据传送速度之积、与位于开关和盘阵列之间的端口数与数据传送速度之积设定为同一程度。
9.权利要求1至权利要求5中的任何一项所述的盘装置，其特征在于：
用光纤缆将前述盘适配器与前述开关之间连接，用金属缆将前述开关与前述盘阵列之间连接。
CN2006101389972A 2002-04-09 2002-08-27 经由开关连接盘适配器和盘阵列的盘装置 Expired - Fee Related CN1920766B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP106262/2002 2002-04-09
JP2002106262A JP2003303055A (ja) 2002-04-09 2002-04-09 ディスクアダプタとディスクアレイをスイッチを介して接続したディスク装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN02141918.3A Division CN1280701C (zh) 2002-04-09 2002-08-27 经由开关连接盘适配器和盘阵列的盘装置

Publications (2)

Publication Number Publication Date
CN1920766A true CN1920766A (zh) 2007-02-28
CN1920766B CN1920766B (zh) 2011-09-28

Family

ID=28449919

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006101389972A Expired - Fee Related CN1920766B (zh) 2002-04-09 2002-08-27 经由开关连接盘适配器和盘阵列的盘装置
CN02141918.3A Expired - Fee Related CN1280701C (zh) 2002-04-09 2002-08-27 经由开关连接盘适配器和盘阵列的盘装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN02141918.3A Expired - Fee Related CN1280701C (zh) 2002-04-09 2002-08-27 经由开关连接盘适配器和盘阵列的盘装置

Country Status (4)

Country Link
US (1) US6915380B2 (zh)
EP (1) EP1353264A3 (zh)
JP (1) JP2003303055A (zh)
CN (2) CN1920766B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7346135B1 (en) 2002-02-13 2008-03-18 Marvell International, Ltd. Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks
US7263153B2 (en) 2002-10-09 2007-08-28 Marvell International, Ltd. Clock offset compensator
US7319705B1 (en) 2002-10-22 2008-01-15 Marvell International Ltd. Programmable pre-emphasis circuit for serial ATA
JP4483168B2 (ja) * 2002-10-23 2010-06-16 株式会社日立製作所 ディスクアレイ制御装置
US7752294B2 (en) * 2002-10-28 2010-07-06 Netapp, Inc. Method and system for dynamic expansion and contraction of nodes in a storage area network
US7246192B1 (en) 2003-01-10 2007-07-17 Marvell International Ltd. Serial/parallel ATA controller and converter
JP2004348464A (ja) * 2003-05-22 2004-12-09 Hitachi Ltd ストレージ装置、及び通信信号の整形回路
US8930583B1 (en) 2003-09-18 2015-01-06 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for controlling data transfer in a serial-ATA system
JP4220887B2 (ja) * 2003-11-17 2009-02-04 株式会社日立製作所 ディスク装置及びその制御方法
JP4156499B2 (ja) * 2003-11-28 2008-09-24 株式会社日立製作所 ディスクアレイ装置
JP4454299B2 (ja) 2003-12-15 2010-04-21 株式会社日立製作所 ディスクアレイ装置及びディスクアレイ装置の保守方法
JP4405277B2 (ja) * 2004-02-16 2010-01-27 株式会社日立製作所 ディスク制御装置
US7467238B2 (en) 2004-02-10 2008-12-16 Hitachi, Ltd. Disk controller and storage system
JP2005267502A (ja) * 2004-03-22 2005-09-29 Hitachi Ltd データ転送用スイッチ
US20050228943A1 (en) * 2004-04-02 2005-10-13 Decenzo David P Multipath redundant storage system architecture and method
US20050235080A1 (en) * 2004-04-16 2005-10-20 Mohamad El-Batal Speed matching data storage system
US7958292B2 (en) 2004-06-23 2011-06-07 Marvell World Trade Ltd. Disk drive system on chip with integrated buffer memory and support for host memory access
JP4555029B2 (ja) 2004-09-01 2010-09-29 株式会社日立製作所 ディスクアレイ装置
JP4491330B2 (ja) * 2004-11-08 2010-06-30 富士通株式会社 ディスクアレイ装置とそのデータのリカバリ方法およびデータリカバリプログラム
EP2296085B1 (en) * 2004-11-30 2013-05-15 Fujitsu Limited Data storage system and capacity changing method
JP2006244123A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd データストレージシステム及びデータストレージ制御装置
JP2006252328A (ja) * 2005-03-11 2006-09-21 Toshiba Corp ディスクアレイ制御装置、ストレージシステム、およびディスクアレイ制御方法
JP4649271B2 (ja) * 2005-06-08 2011-03-09 キヤノン株式会社 制御装置
JP4345979B2 (ja) * 2005-06-30 2009-10-14 富士通株式会社 Ｒａｉｄ装置、通信接続監視方法及びプログラム
JP4786312B2 (ja) 2005-11-22 2011-10-05 株式会社日立製作所 記憶制御装置及び記憶制御装置のエラー情報管理方法
JP4413184B2 (ja) 2005-11-28 2010-02-10 富士通株式会社 データストレージシステム及びデータストレージ制御装置
US7752387B2 (en) * 2006-03-21 2010-07-06 International Business Machines Corporation Offloading firmware update tasks from RAID adapter to distributed service processors in switched drive connection network enclosure
JP4897387B2 (ja) * 2006-08-10 2012-03-14 株式会社日立製作所 ストレージ装置およびこれを用いたデータの管理方法
JP5179031B2 (ja) * 2006-09-13 2013-04-10 株式会社日立製作所 空きポートを有効に活用したストレージシステム
JP4486633B2 (ja) * 2006-11-16 2010-06-23 株式会社日立製作所 ディスクアレイ装置
US7567471B2 (en) * 2006-12-21 2009-07-28 Intel Corporation High speed fanned out system architecture and input/output circuits for non-volatile memory
JP2008176526A (ja) 2007-01-18 2008-07-31 Hitachi Ltd 記憶制御装置及び記憶制御装置の制御方法
WO2009070355A2 (en) * 2007-08-17 2009-06-04 Live Cargo, Inc. Systems and methods for providing redundant data storage
US20090216942A1 (en) * 2008-02-23 2009-08-27 Broadcom Corporation Efficient memory management for hard disk drive (hdd) read channel
US8006021B1 (en) * 2008-03-27 2011-08-23 Xilinx, Inc. Processor local bus bridge for an embedded processor block core in an integrated circuit
WO2012095892A1 (en) * 2011-01-14 2012-07-19 Hitachi, Ltd. Storage apparatus and response time control method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187525B2 (ja) 1991-05-17 2001-07-11 ヒュンダイ エレクトロニクス アメリカ バス接続装置
JPH0619627A (ja) 1992-06-30 1994-01-28 Hitachi Ltd 回転形記憶装置
US5909594A (en) * 1997-02-24 1999-06-01 Silicon Graphics, Inc. System for communications where first priority data transfer is not disturbed by second priority data transfer and where allocated bandwidth is removed when process terminates abnormally
US6112276A (en) * 1997-10-10 2000-08-29 Signatec, Inc. Modular disk memory apparatus with high transfer rate
JP3279248B2 (ja) * 1998-02-27 2002-04-30 日本電気株式会社 スイッチ機構およびこれを有するディスクアレイ装置およびコンピュータシステム
JP3726484B2 (ja) 1998-04-10 2005-12-14 株式会社日立製作所 記憶サブシステム
JP3196726B2 (ja) * 1998-06-10 2001-08-06 日本電気株式会社 ディスクアレイ接続システム及びその障害発生装置検出方法並びにその制御プログラムを記録した記録媒体
JP4294142B2 (ja) * 1999-02-02 2009-07-08 株式会社日立製作所 ディスクサブシステム
US6633946B1 (en) * 1999-09-28 2003-10-14 Sun Microsystems, Inc. Flexible switch-based I/O system interconnect
JP2003084919A (ja) * 2001-09-06 2003-03-20 Hitachi Ltd ディスクアレイ装置の制御方法およびディスクアレイ装置

Also Published As

Publication number Publication date
US6915380B2 (en) 2005-07-05
CN1450443A (zh) 2003-10-22
US20030191891A1 (en) 2003-10-09
CN1280701C (zh) 2006-10-18
JP2003303055A (ja) 2003-10-24
CN1920766B (zh) 2011-09-28
EP1353264A2 (en) 2003-10-15
EP1353264A3 (en) 2005-12-07

Similar Documents

Publication Publication Date Title
CN1280701C (zh) 经由开关连接盘适配器和盘阵列的盘装置
CN1165906C (zh) 纠错装置
CN1118984C (zh) 高速分组传输网络的可编程线路适配器和数据分组缓存方法
CN1633131A (zh) 一种iSCSI存储系统的实现方法
CN1266700C (zh) 硬盘装置
CN1204503C (zh) 用于通信网络的装置、系统及其操作方法
CN1239984C (zh) Vlsi网络处理器和方法
CN1387125A (zh) 存储器系统
CN1959618A (zh) 存储系统
CN1188939A (zh) 高速傅里叶变换装置、高速傅里叶反变换装置及方法
CN1118992C (zh) 数据通信设备和方法
CN1174471A (zh) 打印机系统及其动作控制方法
CN1680930A (zh) 减少总线使用时间的系统和控制器
CN1684029A (zh) 存储系统
CN1213372C (zh) 数据传送控制装置、电子机器及数据传送控制方法
CN1203395A (zh) 文件管理装置和方法及记录文件管理程序的记录媒体
CN1503259A (zh) 纠错、纠错编码、数据再现、及数据记录的方法及其电路
CN1319209A (zh) 数字通信处理器
CN1607513A (zh) 数据传输控制装置、电子设备以及数据传输控制方法
CN101065725A (zh) 命令供给装置
CN1132395C (zh) 数据通信系统和数据通信方法
CN100342355C (zh) 一种基于串行接口的数据传输方法及装置
CN1821946A (zh) 一种存储系统以及存储数据的方法和读取数据的方法
CN1228190A (zh) 编辑系统及编辑方法
CN1156159C (zh) 数据传输装置及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

Termination date: 20130827