CN1925166A - 纳米弹性存储装置及其制造方法 - Google Patents

纳米弹性存储装置及其制造方法 Download PDF

Info

Publication number
CN1925166A
CN1925166A CNA2006100924005A CN200610092400A CN1925166A CN 1925166 A CN1925166 A CN 1925166A CN A2006100924005 A CNA2006100924005 A CN A2006100924005A CN 200610092400 A CN200610092400 A CN 200610092400A CN 1925166 A CN1925166 A CN 1925166A
Authority
CN
China
Prior art keywords
nano
elastic body
elastic
bottom electrode
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100924005A
Other languages
English (en)
Other versions
CN100573897C (zh
Inventor
张柱韩
姜东勋
车映官
朴玩濬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1925166A publication Critical patent/CN1925166A/zh
Application granted granted Critical
Publication of CN100573897C publication Critical patent/CN100573897C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/16—Memory cell being a nanotube, e.g. suspended nanotube
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y10S977/743—Carbon nanotubes, CNTs having specified tube end structure, e.g. close-ended shell or open-ended tube
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes

Abstract

本发明公开了一种纳米弹性存储装置及其制造方法。所述纳米弹性存储装置包括：基底；布置在所述基底上的多个下电极；支承单元，在具有暴露所述下电极的空腔的基底上以预定厚度由绝缘材料形成；纳米弹性体，在所述空腔中从所述下电极的表面竖直延伸；和多个上电极，形成于所述支承单元上，并且在所述纳米弹性体上面与所述下电极垂直交叉。使用纳米弹性存储装置可以在比使用多个带型纳米管的传统存储装置低的驱动电压下运行，存储单元不相互影响，可靠性更高，集成度更高。

Description

纳米弹性存储装置及其制造方法
技术领域
本发明涉及一种纳米弹性存储装置及其制造方法，更具体地，涉及一种在两个电极之间具有弹性体的纳米弹性存储装置及其制造方法，其中弹性体的长度随在两个电极之间的静电力而变化，以电连接和断开两个电极。
背景技术
电子产品的发展和日益普及促进了用于信息存储的存储装置的研发。需要这些存储装置是非易失性的，既便关掉电源也能够保持信息。此外，为了有竞争力，所述存储装置要求低制造成本、高集成度、低功耗、和高运行速度。闪存是非易失性存储装置的实例，但是有运行速度低的缺点。因此，已经研发了许多具有比闪存大得多的容量并且有能力以高速运行的非易失性存储装置。
这些装置的实例是使用磁旋方向的磁阻随机存取存储装置(MRAM)、使用铁电材料极化的铁电随机存取存储装置(FRAM)、和使用可以通过施加能量改变其相的薄膜相变材料的相变随机存取存储装置(PRAM)。然而，由于各自具有优点和缺点，没有一种可以最终取代闪存。
自从碳纳米管在1991年被发现后，已在许多领域证明了其多功能性。已经研发了使用碳纳米管(碳纳米管)的存储装置作为可以与MRAM、FRAM和PRAM相提并论的非易失性存储装置的实例。由Nantero公司制造的碳纳米管存储装置(美国专利第6574130号)利用了取决于静电力的碳纳米管的弯曲特性。碳纳米管存储装置由碳纳米管带和形成十字架形状阵列的电极迹线形成，并且碳纳米管带通过位于电极迹线之间的支承单元形成为桥形状。
碳纳米管存储装置的操作原理是，当通过驱动晶体管将电压施加到碳纳米管带上并且另一相反极性的电压施加到电极迹线上时，由于静电力碳纳米管带向下弯曲并且接触形成于支承单元之间的电极迹线，并且存储装置处于“开”状态。当相同极性的电压施加到碳纳米管带和电极迹线时，碳纳米管带回复到初始位置，并且存储装置处于“关”状态。当碳纳米管带接触电极管时，存储装置可以存储数据“1”，而当碳纳米管带不与电极迹线接触时存储数据“0”。
碳纳米管带的弯曲由范德华(Van der Waals)力保持。通过测量在电流施加到电极管之后将电极迹线连接到碳纳米管带的电极的电阻而读出“开”状态或“关”状态。即，通过测量电极是否连接和是否允许电流流动从而读出信息。一旦碳纳米管带弯曲，既便电源被关闭，状态也被保持，因而使得这种装置成为非易失性存储装置。。
但是，在碳纳米管存储装置运行时，由于相邻存储单元之间的相互作用，存储单元可以受相邻存储单元的影响，因为所有存储单元由单个碳纳米管连接。此外，因为碳纳米管具有带或网形，驱动电压可以很大。
发明内容
本发明提供了一种可以弹性地改变纳米管的长度的纳米弹性存储装置，以及一种所述纳米弹性存储装置的制造方法。
根据本发明的一个方面，提供了一种纳米弹性存储装置，包括：相互竖直分开和垂直交叉的下电极和上电极，和在上电极或下电极上向对端的下或上电极生长的纳米弹性体。
纳米弹性体可以形成为线圈形状。
纳米弹性体可以是导电纳米管，优选碳纳米管。
纳米弹性存储装置还可以包括在纳米弹性体的下部上的催化剂金属层。
电极由催化剂金属层形成，纳米弹性体位于其上。
上电极或下电极可以具有层叠结构，其中按顺序形成第一导电膜、绝缘层、和第二导电膜。
纳米弹性存储装置还可以包括连接到上电极和下电极的开关装置，以选择性地改变纳米弹性体的长度。
开关装置可以是晶体管或二极管。
根据本发明的另一方面，提供了一种纳米弹性存储装置，包括：基底；平行布置在基底上的多个下电极；支承单元，由绝缘材料以预定厚度形成于所述基底上，所述支承单元具有暴露所述下电极的空腔；纳米弹性体，在所述空腔内从所述下电极的表面垂直延伸；和多个上电极，形成于所述支承单元上并且在所述纳米弹性体上方与下电极垂直交叉。
基底可以是绝缘体上硅基底或硅基底。
纳米弹性存储装置还可以包括在基底和下电极之间的绝缘层。
空腔可以沿下电极延长。
空腔可以具有接触孔形状或多边形形状。
纳米弹性体可以具有1nm至1μm的直径。
多个纳米弹性体可以被提供在下电极和上电极相互交叉的区内。。
上电极可以具有层叠配置，其中按顺序形成第一导电膜、绝缘膜、和第二导电膜。
在纳米弹性体和上电极之间的间隙可以是1至200nm。
根据本发明的另一方面，提供了一种纳米弹性存储装置的制造方法，包括：在基底上平行形成多个条形下电极；形成具有空腔的支承单元以暴露下电极；形成多个纳米弹性体，纳米弹性体在所述空腔内从所述下电极的表面垂直延伸；并且以预定间隔形成多个条形上电极于所述支承单元上，所述上电极在所述纳米弹性体上方与所述下电极垂直交叉。
所述方法还包括在基底和下电极之间形成绝缘层。
支承单元的形成可以包括在所述下电极的长度方向形成空腔。
纳米弹性体的形成可以包括：在被暴露的下电极的表面上，以预定间距形成催化剂金属材料，用于生长所述纳米弹性体；和在催化剂材料上形成纳米弹性体。
支承单元的形成可以包括以接触孔形状形成空腔。
上电极的形成可以包括：用牺牲层填充空腔；在支承单元和牺牲层上形成第一导电膜；通过进行构图工艺，形成与所述电极交叉的第一导电膜图案；去除牺牲层；在第一导电膜图案和支承单元上形成绝缘层；并且在绝缘层上形成第二导电膜。
上电极的形成可以包括：用牺牲层填充空腔；在支承单元和牺牲层上按顺序形成第一导电膜、绝缘层、和第二导电膜；通过构图第一导电膜、绝缘层、第二导电膜，从而形成上电极；并且去除牺牲材料。
根据本发明的另一个方面，提供了一种纳米弹性存储装置的制造方法，包括：在第一基底上形成包括条形下电极、支承单元和纳米弹性体的下结构；在第二基底上形成包括条形上电极的上结构；结合第一基底和第二基底，从而下电极与在纳米弹性体上方的上电极垂直交叉。
下结构的形成可以包括：通过在第一基底上形成导电薄膜并且构图该导电薄膜而形成平行布置的下电极；在下电极上形成绝缘层；形成在绝缘层内具有暴露下电极的空腔的支承结构；并且形成在空腔内从下电极的表面垂直延伸的纳米弹性体。
上结构的形成可以包括：按顺序形成第一导电膜、绝缘层、和第二导电膜；通过构图第一导电膜、绝缘层、和第二导电膜而形成上电极。
附图说明
通过参照附图详细描述本发明的典型实施例，本发明的以上和其它特征和优点将变得更加明显，在附图中：
图1是根据本发明的实施例的纳米弹性体存储装置阵列的透视图；
图2是沿图1的II-II线所取的截面图；
图3和4是用于解释根据本发明的实施例的纳米弹性存储装置写入和擦除信息的方法的概念图；
图5至7是显示根据本发明的纳米线圈的势能的模拟结果的曲线图；
图8A至图10是图示根据本发明的实施例的纳米弹性存储装置的制造方法的截面图；以及
图11A至图11F是图示根据本发明另一实施例的纳米弹性存储装置的制造方法的截面图。
具体实施方式
现将参照附图更详细地描述本发明，在附图中显示了本发明的典型实施例。在图中，为清楚起见，夸大了层和区的厚度。
现将描述根据本发明的使用纳米线圈的纳米弹性存储装置。
图1是根据本发明的实施例的使用纳米线圈的纳米弹性存储装置阵列的透视图，且图2是沿图1的II-II线所取的截面图。在图2中显示了包括空腔的支承单元，而在图1中未显示。
参照图1和2，在基底100上形成由例如氧化硅SiO2的材料形成的绝缘层110。在绝缘层110上以预定间距形成多个平行条形下电极120。在绝缘层110上形成支承单元130。在支承单元130内形成暴露下电极的空腔132。支承单元130保持下电极120和下面将要描述的上电极150之间的距离。支承单元130可以由例如氮化硅Si3N4的材料形成，具有与绝缘层110的蚀刻选择性。基底100可以是硅基底或SOI基底。
纳米线圈140在空腔132内从下电极120上的催化剂金属134上基本垂直地生长而形成。催化剂金属134可以是至少包括镍Ni、铁Fe和钴Co之一的金属。当下电极由催化剂金属134形成时，可以省略催化剂金属134。
纳米线圈140由导电材料形成，并且可以被称为纳米弹簧。纳米线圈140可以由碳纳米管(CNT)或其它导电材料制成，其长度可以通过静电力而变化。在空腔132内可以形成一或多个纳米线圈。根据其生长条件，纳米线圈140可以具有1nm至1μm的直径。
面对纳米线圈的上电极150形成于支承单元130上。上电极150在空腔132上与下电极120交叉。开关装置(未图示)，例如晶体管或二极管，可以连接到上电极150和下电极120，并且可以使用开关装置来选择存储装置的一个单元。
根据本发明的一个方面，在初始状态下纳米线圈140的上端和上电极150之间的间隙G在1和200nm之间。间隙G可以根据各种因素而变化，例如纳米线圈140的弹簧常数。此外，驱动纳米线圈140的阈值电压随间隙G和纳米线圈140的弹性力而变化。
上电极150包括面对纳米线圈140的下金属层151、在下金属层151上的绝缘层152、和在绝缘层152上的上金属层153。因此，下电极120和下金属层151形成一阵列，该阵列具有至少与空腔132的宽度相同的预定宽度。
下金属层151可以具有与下电极120相同的条形，并且绝缘层152和上金属层153可以具有平板形状。即绝缘层152和上金属层153可以不被蚀刻为与下金属层151相同的形状。
当电压被施加到下金属层151时，上金属层153引起与下金属层151相反极性的电荷，并且帮助下金属层151收集更多的电荷。
更具体地，在擦除操作期间，上金属层153帮助纳米线圈140和下金属层151收集更多的电荷，并且在写入操作期间，帮助下金属层151收集更多的电荷。当更多的电荷被收集到纳米线圈140和下金属层151时，静电力，即库仑(Coulomb)力更强。因此，在低电压下可以开关。
虽然上述描述涉及使用纳米线圈的非易失性存储装置，但是使用纳米线圈的相同结构也可以应用于开关装置。
现将描述纳米弹性存储装置的操作。
图3和4是用于解释根据本发明的实施例的纳米弹性存储装置的写入和擦除方法的概念图，图5至7是显示根据本发明的纳米线圈的势能的模拟结果的曲线图。
参照图3，为了进行写入操作，下电极120连接到正(+)性电源并且上电极150的下金属层151连接到负(-)性电源，以对下电极120和上电极150的下金属层151提供相反极性的电压。然后，纳米线圈140具有通过下电极120的正极性引起的正极性，并且纳米线圈140和下金属层151由于其间的静电吸引力而电连接。即单元处于“开”状态(‘1’)。此时，上金属层153具有正极性。既便电源被关闭，线圈140和下金属层151之间的连接也被范德华Van der Waals力保持。
参照图4，为了进行擦除操作，下电极120和上电极150的下金属层151都连接正性电源，以对下电极120和下金属层151提供相同极性的电压。然后，纳米线圈140和下金属层151通过其间的静电排斥力和纳米线圈140的弹性恢复力而分开，并且单元处于‘关’状态(‘0’)。此时，如上所述，上金属层153具有负极性，与下金属层151相反，并且帮助下金属层151收集更多的正电荷，由此帮助纳米线圈140与下金属层151分开。
根据上面解释的本发明的一个方面，纳米线圈140和上电极150之间的静电力，以及纳米线圈140的弹性力是重要的因素。因此，必须根据例如存储器尺寸、操作电压等规格而优化纳米线圈140和上电极之间的间隙、纳米线圈140的直径和长度、以及其它影响静电力的特性。
为了读出“1”或“0”，测量下电极120和上电极150的下金属层151之间的电阻。因此，由于两个电极120和150相互交叉，所以可以随机存取，由此可以成为非易失性存储器。
现将使用模拟数据描述纳米弹性存储装置的操作。为了模拟，使用了具有直径5nm、长度12nm、弹性系数0.12N/m的纳米线圈140，并且纳米线圈140和下金属层151之间的间隙是2nm。
参照图5，在初始‘关’状态，纳米线圈140在初始2nm的间隙具有稳定的势能。参照图6，当相反极性的电压，例如1.1V，分别被施加到下电极120和上电极150的下金属层151时，纳米线圈140从2nm的间隙运动到0.3纳米的间隙，具有比2nm的间隙低的势能。接着，当从上电极150和下电极120去除电压时，纳米线圈140稳定在0.3nm的间隙。如果该状态被设置为“开”状态，纳米线圈140通过范德华Van der Waals’力保持与上电极150电连接。
接着，当具有相同极性，例如1.5V的电压分别被施加到上电极150的下金属层151和下电极120时，在下金属层151和纳米线圈140之间产生排斥力。此时，如在图7中所示，间隙越大，纳米线圈140的势能越低。因此，纳米线圈140向增加间隙的位置运动，稳定在大约2nm的间隙(关状态)。
现将描述一种纳米弹性非易失性存储装置的制造方法。
实施例1
图8A至10是图示根据本发明的实施例的纳米弹性存储装置的制造方法的截面图。
纳米弹性存储装置的制造方法包括：在下电极上形成用于制造纳米线圈的下结构；形成用于制造上电极的上结构；并且结合下结构和上结构。
下结构的制造
参照图8A，例如氧化硅层210的绝缘层形成于例如硅基底的第一基底200上。氧化层210可以形成为几个纳米至几个微米的厚度。金属层使用CVD或溅射形成于氧化层210上，并且通过构图所述金属层形成平行的条形下电极220。下电极220可以由镍Ni、铁Fe或钴Co形成。下电极220可以被用作用于生长纳米线圈240的催化剂金属层。此外，催化剂金属层(未图示)还可以形成于下电极220上。用于形成下电极220的材料可以是通常用于形成存储装置电极的材料，没有具体的限制。
参照图8B，在氧化层210上形成覆盖下电极220的绝缘层230。绝缘层230可以由Si3N4形成。
参照图8C，具有暴露下电极220的空腔232的支承单元233通过构图绝缘层230而形成。此后，在空腔232内纳米线圈240在下电极220的表面上竖直形成。空腔232可以是接触孔形状或多边形，并且纳米线圈240可以具有1nm至1μm的直径。纳米线圈240的上端和具有层230的上表面之间的间隙G可以是1至200nm。为此，绝缘层230的高度可以通过化学机械抛光(CMP)控制。纳米线圈240可以使用热化学气相沉积(热CVD)方法或等离子体增强化学气相沉积(PECVD)生长。所得的产品放置在反应器内，并且由碳纳米管形成的纳米线圈240在反应器内通过注入含碳气体而生长，而且反应器保持在500至900℃的温度。含碳气体可以是甲烷CH4、乙炔C2H2、乙烯C2H4、乙烷C2H6、或一氧化碳CO。纳米线圈240可以通过传统技术形成。详情参照美国专利第No.6,558,645号。
上结构的制造
参照图9A，在例如硅基底的第二基底270上形成例如氧化硅层280的绝缘层。氧化物层280可以形成为几纳米至几微米的厚度。通过CVD和溅射在氧化物层280上形成由导电材料构成的平的第一金属层253。接着，按顺序在第一金属层253上形成绝缘层252和第二金属层251。
参照图9B，通过构图第二金属层251形成具有平行条形状的第二金属层图案251’。第二金属层图案251’的宽度可以与空腔232的直径相同。用于形成第一和第二金属层251和253的材料可以是通常用于形成存储装置电极的材料，并且没有具体限制。
结合上结构和下结构
参照图10，第二金属层图案251’被排列得面对第一基底200，并且第二基底270通过阳极结合与第一基底200结合。此时，第一电极200和第二基底270结合，以便第二金属层图案251’在纳米线圈240上方与下电极220垂直交叉，即第二金属层图案251’可以跨过空腔232。
图11A至11F是图示根据本发明另一实施例的纳米弹性存储装置的制造方法的截面图。
第二实施例
参照图11A，在硅基底300上形成绝缘层，例如氧化硅层310。可以形成氧化物层310，以具有几纳米至几微米的厚度。
在使用CVD或溅射在氧化物层310上形成金属层之后，通过构图金属层形成平行的条形下电极320。下电极320可以由镍Ni、铁Fe或钴Co形成。下电极320可以被用作用于生长纳米线圈的催化剂金属。此外催化剂金属层(未图示)还可以形成在下电极320上。用于形成下电极320的材料可以是通常用于形成存储装置电极的材料，并且没有具体限制。
参照图11B，覆盖下电极320的绝缘层330形成于氧化物层310上。绝缘层330可以由Si3N4形成。
参照图11C，具有暴露下电极320的空腔332的支承单元333通过构图绝缘层330而形成。此后，纳米线圈340在空腔332内在下电极320的表面上竖直地生长。空腔332可以沿下电极320加长。纳米线圈340可以具有1nm至1μm的直径。此时，纳米线圈340的上端和支承单元333的上表面之间的间隙可以是1至200nm。纳米线圈340可以使用参照图8C描述的方法制造。
参照图11D，牺牲层336在空腔332之内形成。牺牲层336可以是光刻胶。
参照图11E，当第一金属层351沉积在支承单元333和牺牲层336上之后，通过构图第一金属层351形成第一金属图案351’，从而第一金属图案351’可以横跨纳米线圈340以及下电极320和空腔332。第一金属图案351’可以具有与下电极320相同的宽度。接着，去除牺牲层336。因此，第一金属图案351’可以具有横跨纳米线圈340的桥形。
参照图11F，上电极350通过在支承单元333上顺序形成覆盖第一金属图案351’的绝缘层352和第二金属层353而形成。此时，绝缘层352可以通过在基底300上形成绝缘层并且平面化该绝缘层而形成。此后，上电极350通过在绝缘层352上形成第二金属层353而完成。此时，绝缘层352可以填充空腔332未被第一金属图案351’覆盖的部分，并且与纳米线圈340相互分开。
根据本发明的纳米弹性存储装置使用两个电极之间的纳米弹性体(CNT线圈)存储信息，并且使用静电力和碳纳米管线圈的弹性力来改变弹性体的长度，以电连接或断开两个电极。
根据本发明的纳米弹性存储装置和纳米存储装置的制造方法，非易失性存储装置可以使用线圈型纳米管制造。
此外，因为纳米弹性存储装置使用较少的线圈型纳米管，所以使用纳米弹性存储装置可以在比使用多个带型纳米管的传统存储装置低的驱动电压下运行，并且因为在各个单元中碳纳米管线圈的形成是独立的，所以所有存储单元不相互影响。
此外，因为纳米弹性存储装置利用了碳纳米管线圈的机械特性(竖直长度变化)，所以纳米弹性存储装置比传统带型装置更可靠。此外，因为可以形成具有几十纳米直径的空腔中的碳纳米管线圈，所以碳纳米管线圈的集成度可以比传统技术中高。
虽然参照典型实施例具体显示和描述了本发明，但是本领域的普通技术人员应当理解在不偏离由权力要求所界定的精神和范围的情况下，可以以各种不同的形式和细节的变化实施。

Claims (48)

1.一种纳米弹性存储装置，包括：
上电极和下电极，竖直地分开并且相互垂直交叉；和
纳米弹性体，在所述上电极或下电极上向对面的所述下或上电极生长。
2.根据权力要求1的纳米弹性存储装置，其中所述纳米弹性体以线圈形状形成。
3.根据权力要求1的纳米弹性存储装置，其中所述纳米弹性体是导电纳米管。
4.根据权力要求3的纳米弹性存储装置，其中所述纳米弹性体是碳纳米管。
5.根据权力要求1的纳米弹性存储装置，还包括在所述纳米弹性体下部上的催化剂金属层。
6.根据权力要求1的纳米弹性存储装置，其中所述电极由催化剂金属形成，所述纳米弹性体位于其上。
7.根据权力要求1的纳米弹性体，其中所述上电极或下电极具有层叠结构，其中按顺序形成第一导电膜、绝缘膜、和第二导电膜。
8.根据权力要求1的纳米存储装置，还包括连接到所述上电极和下电极的开关装置，以选择性地改变所述纳米弹性体的长度。
9.根据权力要求8的纳米弹性存储装置，其中所述开关装置是晶体管或二极管。
10.一种纳米弹性存储装置，包括：
基底；
多个下电极，平行布置在所述基底上；
支承单元，由绝缘材料以预定厚度形成于所述基底上，所述支承单元具有暴露所述下电极的空腔；
纳米弹性体，在所述空腔内从所述下电极的表面垂直延伸；和
多个上电极，形成于所述支承单元上，并且在所述纳米弹性体上方与下电极垂直交叉。
11.根据权力要求10的纳米弹性存储装置，其中所述基底是绝缘体上硅基底或硅基底。
12.根据权力要求11的纳米弹性存储装置，还包括在所述基底和下电极之间的绝缘层。
13.根据权力要求10的纳米存储装置，其中所述空腔沿所述下电极延长。
14.根据权力要求10的纳米弹性装置，其中所述空腔具有接触孔形状或多边形形状。
15.根据权力要求10的纳米弹性存储装置，其中所述纳米弹性体以线圈形状形成。
16.根据权力要求15的纳米弹性存储装置，其中所述纳米弹性体具有1nm至1μm的直径。
17.根据权力要求10的纳米弹性存储装置，其中所述纳米弹性体是导电纳米管。
18.根据权力要求17的纳米弹性存储装置，其中所述纳米弹性体是碳纳米管。
19.根据权力要求10的纳米弹性存储装置，其中所述纳米弹性体在所述下电极和上电极相互交叉的区内为多个纳米弹性体。
20.根据权力要求10的纳米弹性存储装置，其中所述上电极具有层叠结构，其中按顺序形成第一导电膜、绝缘膜、和第二导电膜。
21.根据权力要求10的纳米弹性存储装置，其中在所述纳米弹性体和上电极之间的间隙为1至200nm。
22.根据权力要求10的纳米弹性存储装置，还包括连接到所述下电极和上电极的开关装置，以便选择性地改变所述纳米弹性体长度。
23.根据权力要求22的纳米弹性存储装置，其中所述开关装置是晶体管或二极管。
24.一种纳米弹性存储装置的制造方法，所述方法包括：
平行形成多个条形下电极于基底上；
形成具有空穴的支承单元以暴露所述下电极；
形成多个纳米弹性体，所述纳米弹性体在所述空腔内从所述下电极的表面垂直延伸；并且
以预定间隔形成多个条形上电极于所述支承单元上，在所述纳米弹性体上方与所述下电极垂直交叉。
25.根据权力要求24的方法，其中所述基底是绝缘体上硅基底或硅基底。
26.根据权力要求25的方法，还包括在所述基底和下电极之间形成绝缘层。
27.根据权力要求24的方法，其中所述支承单元的形成包括在所述下电极的长度方向形成空腔。
28.根据权力要求27的方法，其中所述纳米弹性体的形成包括：
在被暴露的下电极的表面，以预定间距形成催化剂金属材料，用于生长所述纳米弹性体；和
形成所述纳米弹性体于所述催化剂材料上。
29.根据权力要求28的方法，其中所述纳米弹性体在所述下电极和上电极交叉的区内为多个纳米弹性体。
30.根据权力要求24的方法，其中所述支承单元的形成包括以接触孔形状形成所述空腔。
31.根据权力要求30的方法，其中所述下电极的形成包括形成催化剂材料层于所述下电极上，
所述支承单元的形成包括形成所述接触孔以暴露所述催化剂材料层，和
所述纳米弹性体的形成包括形成纳米弹性体于所述催化剂材料层上。
32.根据权力要求31的方法，其中所述纳米弹性体在所述下电极和上电极交叉的区内为多个纳米弹性体。
33.根据权力要求24的方法，其中所述纳米弹性体以线圈形状形成。
34.根据权力要求24的方法，其中所述纳米弹性体是导电纳米管。
35.根据权力要求34的方法，其中所述纳米弹性体是碳纳米管。
36.根据权力要求24的方法，其中所述上电极的形成包括：
用牺牲层填充空腔；
形成第一导电膜于所述支承单元和牺牲层上；
通过进行构图工艺，形成与所述下电极交叉的第一导电膜图案；
去除所述牺牲层；
形成绝缘膜于所述第一导电膜图案和支承单元上；并且
形成第二导电膜于所述绝缘层上。
37.根据权力要求36的方法，其中所述牺牲材料层是光刻胶。
38.根据权力要求24的方法，其中所述上电极的形成包括：
用牺牲层填充空腔；
按顺序形成第一导电膜、绝缘层、和第二导电膜于所述支承单元和牺牲层上；
通过构图所述第一导电膜、绝缘层、第二导电膜，形成所述上电极；并且
去除所述牺牲层。
39.根据权力要求38的方法，其中所述牺牲层是光刻胶。
40.一种纳米弹性存储装置的制造方法，所述方法包括：
形成下结构，所述下结构包括在第一基底上的条形下电极、支承单元、和纳米弹性体；
形成上结构，所述上结构包括在第二基底上的条形上电极；并且
结合所述第一基底和第二基底，以便所述下电极在所述纳米弹性体上方与所述上电极垂直交叉。
41.根据权力要求39的方法，其中所述下结构的形成包括：
通过在所述第一基底上形成导电薄膜并且构图所述导电薄膜而形成平行布置的所述下电极；
形成绝缘层于所述下电极上；
形成支承单元，所述支承单元具有在所述绝缘层内暴露下电极的空腔；和
形成纳米弹性体，所述纳米弹性体在所述空腔内从所述下电极表面垂直延伸。
42.根据权力要求41的方法，其中所述支承单元的形成包括在所述绝缘层内形成相互以预定间距分开的接触孔。
43.根据权力要求40的方法，其中所述纳米弹性体以线圈形状形成。
44.根据权力要求40的方法，其中所述纳米弹性体在所述下电极和上电极交叉的区域内为多个纳米弹性体。
45.根据权力要求40的方法，其中所述纳米弹性体是导电纳米管。
46.根据权力要求45的方法，其中所述纳米弹性体是碳纳米管。
47.根据权力要求40的方法，其中所述上结构的形成包括：
按顺序形成第一导电膜、绝缘层、和第二导电膜；和
通过构图所述第一导电膜、绝缘层和第二导电膜而形成所述上电极。
48.根据权力要求47的方法，其中所述上电极的形成包括仅构图所述第一导电膜、绝缘层、和第二导电膜中的所述第二导电膜，以具有与所述下电极相同的宽度。
CNB2006100924005A 2005-08-31 2006-06-02 纳米弹性存储装置及其制造方法 Expired - Fee Related CN100573897C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR80620/05 2005-08-31
KR1020050080620A KR100682952B1 (ko) 2005-08-31 2005-08-31 나노탄성 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1925166A true CN1925166A (zh) 2007-03-07
CN100573897C CN100573897C (zh) 2009-12-23

Family

ID=37802842

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100924005A Expired - Fee Related CN100573897C (zh) 2005-08-31 2006-06-02 纳米弹性存储装置及其制造方法

Country Status (4)

Country Link
US (2) US7453085B2 (zh)
JP (1) JP2007067374A (zh)
KR (1) KR100682952B1 (zh)
CN (1) CN100573897C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103459313A (zh) * 2010-12-14 2013-12-18 钢筋分子设计有限责任公司 改进的弹性体配方
CN104779345A (zh) * 2014-01-15 2015-07-15 清华大学 相变存储器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9034666B2 (en) 2003-12-29 2015-05-19 Vladimir Vaganov Method of testing of MEMS devices on a wafer level
US8350345B2 (en) * 2003-12-29 2013-01-08 Vladimir Vaganov Three-dimensional input control device
KR100655078B1 (ko) * 2005-09-16 2006-12-08 삼성전자주식회사 비트 레지스터링 레이어를 갖는 반도체 메모리 장치 및그의 구동 방법
JP4919146B2 (ja) * 2005-09-27 2012-04-18 独立行政法人産業技術総合研究所 スイッチング素子
US8236623B2 (en) * 2007-12-31 2012-08-07 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same
US8878235B2 (en) 2007-12-31 2014-11-04 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same
US7977667B2 (en) * 2008-04-11 2011-07-12 Sandisk 3D Llc Memory cell that includes a carbon nano-tube reversible resistance-switching element and methods of forming the same
WO2009126846A1 (en) * 2008-04-11 2009-10-15 Sandisk 3D, Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
US7858506B2 (en) 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
WO2010009364A1 (en) * 2008-07-18 2010-01-21 Sandisk 3D, Llc Carbon-based resistivity-switching materials and methods of forming the same
FR2935538B1 (fr) * 2008-09-01 2010-12-24 Commissariat Energie Atomique Substrat pour composant electronique ou electromecanique et nanoelements.
US8022547B2 (en) 2008-11-18 2011-09-20 Seagate Technology Llc Non-volatile memory cells including small volume electrical contact regions
EP2270813B1 (en) * 2009-06-29 2016-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Non-volatile memory
JP5525946B2 (ja) 2010-07-14 2014-06-18 株式会社東芝 不揮発性記憶装置の製造方法
US9534972B2 (en) 2012-02-16 2017-01-03 7-Sigma Inc. Pressure sensor with a deformable electrically resistive membrane
US8746075B2 (en) 2012-02-16 2014-06-10 7-Sigma, Inc. Flexible electrically conductive nanotube sensor for elastomeric devices
US8850897B2 (en) * 2012-02-16 2014-10-07 7-Sigma Incorporated Electrically conductive nanotube composite sensor for medical application

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6129901A (en) * 1997-11-18 2000-10-10 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
KR100314094B1 (ko) * 1999-08-12 2001-11-15 김순택 전기 영동법을 이용한 카본나노튜브 필드 에미터의 제조 방법
JP3491747B2 (ja) * 1999-12-31 2004-01-26 喜萬 中山 カーボンナノコイルの製造方法及び触媒
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
US6574130B2 (en) * 2001-07-25 2003-06-03 Nantero, Inc. Hybrid circuit having nanotube electromechanical memory
US6835591B2 (en) * 2001-07-25 2004-12-28 Nantero, Inc. Methods of nanotube films and articles
KR100450825B1 (ko) * 2002-02-09 2004-10-01 삼성전자주식회사 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
US6856002B2 (en) * 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
JP3625467B2 (ja) * 2002-09-26 2005-03-02 キヤノン株式会社 カーボンファイバーを用いた電子放出素子、電子源および画像形成装置の製造方法
US7274035B2 (en) * 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
US7374793B2 (en) * 2003-12-11 2008-05-20 International Business Machines Corporation Methods and structures for promoting stable synthesis of carbon nanotubes
US7268077B2 (en) * 2005-12-02 2007-09-11 Intel Corporation Carbon nanotube reinforced metallic layer
US7687981B2 (en) * 2006-05-05 2010-03-30 Brother International Corporation Method for controlled density growth of carbon nanotubes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103459313A (zh) * 2010-12-14 2013-12-18 钢筋分子设计有限责任公司 改进的弹性体配方
CN104779345A (zh) * 2014-01-15 2015-07-15 清华大学 相变存储器
CN104779345B (zh) * 2014-01-15 2017-05-31 清华大学 相变存储器

Also Published As

Publication number Publication date
CN100573897C (zh) 2009-12-23
JP2007067374A (ja) 2007-03-15
US20090068782A1 (en) 2009-03-12
US7816175B2 (en) 2010-10-19
US20070045691A1 (en) 2007-03-01
US7453085B2 (en) 2008-11-18
KR100682952B1 (ko) 2007-02-15

Similar Documents

Publication Publication Date Title
CN1925166A (zh) 纳米弹性存储装置及其制造方法
US7668004B2 (en) Non-volatile switching and memory devices using vertical nanotubes
US7049625B2 (en) Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell
US6587408B1 (en) High-density mechanical memory and turing machine
US8178907B2 (en) Nanoscopic wire-based electrical crossbar memory-devices and arrays
TWI240270B (en) Hybrid circuit having nanotube electromechanical memory
JP5356066B2 (ja) スイッチング素子及び不揮発性記憶装置
US20050059210A1 (en) Process for making bit selectable devices having elements made with nanotubes
CN1604212A (zh) 使用探针技术将数据写入存储装置的方法
JP4364180B2 (ja) 集積回路装置の製造方法
Yamada et al. Hierarchical three-dimensional layer-by-layer assembly of carbon nanotube wafers for integrated nanoelectronic devices
Wang et al. The next generation mass storage devices–Physical principles and current status
KR100657973B1 (ko) 기계적 메모리 소자 및 그 제조방법
JP2008021685A (ja) 分子素子
CN101714576A (zh) 半导体装置及其制造方法和操作方法
US20220306476A1 (en) 2d amorphous carbon film assembled from graphene quantum dots
AU2006202493B2 (en) Nanoscopic wire-based devices, arrays, and methods of their manufacture
Yao Resistive Switching in SiOx-Based Systems
Cui Conducting atomic force microscopy study of molecular conductivity
JP2013197381A (ja) 半導体記憶装置、半導体記憶装置の製造方法、及びプローブ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20140602