CN1930632B - 用于非易失性存储器的粗略/精细编程的有效验证 - Google Patents

用于非易失性存储器的粗略/精细编程的有效验证 Download PDF

Info

Publication number
CN1930632B
CN1930632B CN2005800073707A CN200580007370A CN1930632B CN 1930632 B CN1930632 B CN 1930632B CN 2005800073707 A CN2005800073707 A CN 2005800073707A CN 200580007370 A CN200580007370 A CN 200580007370A CN 1930632 B CN1930632 B CN 1930632B
Authority
CN
China
Prior art keywords
volatile memory
memory device
rough
programming
checking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800073707A
Other languages
English (en)
Other versions
CN1930632A (zh
Inventor
丹尼尔·C·古特曼
尼玛·穆赫莱斯
方玉品
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1930632A publication Critical patent/CN1930632A/zh
Application granted granted Critical
Publication of CN1930632B publication Critical patent/CN1930632B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5624—Concurrent multilevel programming and programming verification

Abstract

通过首先实施一粗略编程过程且随后实施一精细编程过程来对一非易失性存储器装置进行编程。通过使用一有效验证方案增强所述粗略/精细编程方法，所述有效验证方案容许对某些非易失性存储单元实施粗略编程过程验证，而对其他非易失性存储单元实施精细编程过程验证。可使用电流吸收、电荷包计量或其它合适方法来完成精细编程过程。

Description

用于非易失性存储器的粗略/精细编程的有效验证
【相关申请案交叉参照】
本申请案与如下两个美国专利申请案相关：“Charge Packet Metering ForCoarse/Fine Programming Of Non-Volatile Memory”，Daniel C.Guterman、Nima Mokhlesi及Yupin Fong，其与本申请案在同一天提出申请；及“Variable Current Sinking ForCoarse/Fine Programming Of Non-Volatile Memory”，Daniel C.Guterman、Nima Mokhlesi及Yupin Fong，其与本申请案在同一天提出申请。上述两个相关申请案的全文均以引用方式并入本文中。
技术领域
本发明涉及用于非易失性存储器的技术。
背景技术
半导体存储器装置愈来愈普遍地用于各种电子装置中。举例而言，非易失性半导体存储器可用于蜂窝式电话、数码相机、个人数字助理、移动计算装置、非移动计算装置或其它装置中。电可擦除可编程只读存储器(EEPROM)及快闪存储器即是最受欢迎的非易失性半导体存储器。
EEPROM及快闪存储器两者均使用一浮动栅极，所述浮动栅极位于一半导体衬底中的通道区上方并与所述通道区绝缘。所述浮动栅极位于源极区与漏极区之间。一控制栅极设置于所述浮动栅极上方，并与所述浮动栅极绝缘。晶体管的阈电压受浮动栅极上所保持的电荷量控制。换句话说，在接通晶体管以容许其源极与漏极之间导通之前必须施加至控制栅极的最小电压值是由浮动栅极上的电荷电平控制的。
某些EEPROM及快闪存储器装置具有一用于存储两个电荷范围的浮动栅极，因此可于两种状态之间编程/擦除所述存储单元。当对一EEPROM或快闪存储器装置进行编程时，通常施加一编程电压至所述控制栅极且将位线接地。来自通道的电子被注入浮动栅极。当电子积聚于浮动栅极中时，浮动栅极会变成带负电荷，且所述存储单元的阈电压升高。
通常，编程电压是作为一系列脉冲施加至控制栅极的。所述脉冲的幅值随每一连续脉冲增大一预定步长(例如0.2伏特)。在所述脉冲之间的周期内，实施验证操作。换句话说，在连续编程脉冲之间读取一组正被并行编程的单元中每一单元的编程电平，以确定其是否等于或大于其正编程至的验证电平。一种验证所述编程的方法是在一特定比较点处测试导通。举例而言，于NAND单元中，通过将位线电压自0升高至Vdd(例如2.5伏特)来锁闭那些经验证已充分编程的单元以停止这些单元的编程过程。在某些情况下，将限制脉冲的数量(例如20个脉冲)，且如果最后脉冲未完全编程一既定存储单元，则认为出现错误。于某些实施方案中，于编程之前擦除存储单元(以区块或其它单位)。关于编程的更详细信息可见于：2003年3月5日申请且名称为“SelfBoosting Technique”的美国专利申请案第10/379,608号；及2003年7月29日申请且名称为“Detecting Over Programmed Memory”的美国专利申请案第10/629,068号，所述两个申请案的全文均以引用方式并入本文中。
图1显示一施加至快闪存储单元的控制栅极(或于某些情况下为导引栅极)的编程电压信号Vpgm。编程电压信号Vpgm包括一系列其幅值随时间增大的脉冲。在所述编程脉冲开始时，所有拟编程的单元的位线(例如连接至漏极)均接地，由此形成一从栅极至通道的Vpgm-0伏特的电压差。一旦一单元达到目标电压(通过编程验证)，相应的位线电压即会升至Vdd，以使存储单元处于编程禁止模式(例如停止对所述单元的编程)。
多状态快闪存储单元是通过识别由各禁止电压范围隔离开的多个不同容许电压范围来构建。举例而言，图2显示对应于三个数据位的八个阈值范围(0，1，2，3，4，5，6，7)。其它存储单元可使用多于八个或少于八个的阈值范围。每一不同阈电压范围均对应于所述一组数据位的预定值。在某些实施方案中，使用一格雷码指配方案将所述数据值(例如逻辑状态)指配给所述阈值范围，以便如果一浮动栅极的阈电压错误地偏移至其相邻物理状态，则将仅影响一个位。编程至存储单元内的数据与所述单元的阈电压范围的具体关系取决于所述单元所采用的数据编码方案。举例而言，美国专利第6,222,762号及于2003年6月13日申请且名称为“Tracking Cells For A MemorySystem”的美国专利申请案第10/461,244号即阐述用于多状态快闪存储单元的不同数据编码方案，二者的全文均以引用方式并入本文中。
如上文所述，当对快闪存储单元进行编程时，在两个编程脉冲之间验证存储单元，以确定其是否达到目标阈值。一种用于验证的方法是在字线处施加一等于目标阈值的脉冲并确定所述存储单元是否接通。如果是，则所述存储单元已达到其目标阈电压值。对于快闪存储单元阵列，并行验证许多单元。对于多状态快闪存储单元阵列，存储单元将对每一状态实施一验证步骤，以确定存储单元处于哪一状态。举例而言，一能够以八种状态存储数据的多状态存储单元可能需要对七个比较点实施验证操作。图3显示三个编程脉冲10a、10b及10c(每一脉冲也绘示于图1中)。为实施七次验证操作，所述编程脉冲之间有七个验证脉冲。根据所述七次验证操作，所述系统可确定存储单元的状态。
在每一编程脉冲之后均实施七次验证操作会减慢编程过程。一种用于减小验证操作的时间负担的方法是使用一更有效的验证过程。举例而言，于2002年12月5日申请且名称为“Smart Verify for Multi-State”的美国专利申请案第10/314,055号揭示一种智能验证过程，所述申请案的全文以引用方式并入本文中。在一使用所述智能验证过程的编程/验证序列期间，在用于多状态存储器的写入序列的一例示性实施例中，于所述过程开始时，在验证阶段期间仅检查所选存储单元正被编程至的多状态范围中的最低状态(例如图2中的状态1)。一旦一个或多个存储单元达到第一存储状态(例如图2中的状态1)，即会将所述多状态序列中的下一状态(例如图2中的状态2)添加至验证过程中。所述下一状态可在最快单元达到所述序列中所述前一状态后立即添加，或者，由于存储器通常设计为经过数个编程步骤从一状态移至另一状态，因而可在延迟数个循环后添加。延迟量既可固定也可使用一基于参数的实施方案，基于参数的实施方案容许根据装置特性来设定延迟量。如上所述继续在验证阶段中将状态添加至正受到检查的组，直至已添加最高状态。同样地，当所有正升至这些电平的存储单元均成功地验证符合所述目标值并被锁闭以不再进一步编程时，可从所述验证组中移除较低的状态。
除以合理的速度进行编程外，为实现多状态单元的正确数据存储，多状态存储单元的多个阈电压电平范围应彼此相隔充分的裕量，以便可以清晰的方式来编程及读取存储单元的电平。此外，建议使用一紧密的阈电压分布。为实现一紧密的阈电压分布，通常是使用小的编程步长，从而更缓慢地编程所述单元的阈电压。所期望的阈值分配愈紧密，所述步长即愈小且编程过程即愈缓慢。
一种用于实现紧密的阈值分布而不会过度减慢编程过程的解决方案是使用一两阶段编程方法。第一阶段是粗略编程阶段，其包括努力以一较快方式升高阈电压，而相对较不关心紧密阈值分布的实现。第二阶段是精细编程阶段，其努力以一较慢方式升高阈电压，藉以达到目标阈电压且同时也获得一更紧密的阈值分布。可在如下专利文件中找到粗略/精细编程方法的实例，所述专利文件的全文以引用方式并入本文中：于2002年1月22日申请且名称为“Non-Volatile Semiconductor Memory Device Adaptedto Store A Multi-Valued Data in a Single Memory Cell”的美国专利申请案第10/051,372号；美国专利第6,301,161号；美国专利第5,712,815号；美国专利第5,220,531号；及美国专利第5,761,222号。当于编程期间验证一存储单元时，某些先前的解决方案将首先实施粗略模式的验证过程，然后实施精细模式的验证过程。此种验证过程会增加验证所需的时间。所述粗略/精细编程方法可结合上述智能验证过程使用。
随着存储器装置变得愈来愈小且愈来愈密集，对更紧密阈值分布及合理编程时间的需求日益增长。虽然粗略/精细编程方法会为某些现有问题提供解决方案，但仍进一步需要改良粗略/精细编程方法，以提供所期望的更紧密的阈值分布及合理的编程时间。
发明内容
本发明概略来说涉及用于非易失性存储器的技术。更具体来说，本文所述技术可用于提供一种经改良的粗略/精细编程方法。
本发明的一实施例包括一种用于对非易失性存储元件进行编程的设备。所述设备包括若干与一个编程电路及一个或多个验证选择电路通信的非易失性存储元件。所述验证选择电路使所述非易失性存储元件的一第一子集历经粗略验证，同时使所述非易失性存储元件的一第二子集历经精细验证。
本发明的某些实施例包括：一与一非易失性存储元件通信的读出电路；一编程模式指示电路，其根据所述读出电路来提供一指示所述非易失性存储元件是处于粗略编程模式还是处于精细编程模式的输出；及一与所述编程模式指示电路通信的第一选择电路。所述第一选择电路在所述非易失性存储元件处于粗略编程模式时会施加一粗略验证信号至所述非易失性存储元件，而在所述非易失性存储元件处于精细编程模式时会施加一精细验证信号至所述非易失性存储元件。
在一实施方案的实例中，所述设备执行一种包括用于确定所述非易失性存储元件是处于粗略编程模式还是处于精细编程模式的多个步骤的方法。如果确定所述非易失性存储元件处于粗略编程模式，那么对所述非易失性存储元件实施粗略验证，而不对所述非易失性存储元件实施精细验证。如果确定非易失性存储元件处于精细编程模式，那么对所述非易失性存储元件实施精细验证，而不对所述非易失性存储元件实施粗略验证。
本发明的另一实施例包括一具有一栅极及一组控制端子的非易失性存储元件。所述设备还包括一与所述控制端子至少之一通信的可切换式电流吸收装置。所述可切换式电流吸收装置在所述非易失性存储元件处于粗略编程模式时提供一粗略电流吸收至所述控制端子，而在所述非易失性存储元件处于精细编程模式时提供一精细电流吸收至所述控制端子。在某些实施例中，于精细编程模式期间提供电流吸收，而于粗略编程模式期间不提供电流吸收。    
本发明的另一实施例包括：一与所述非易失性存储元件通信的读出电路；一编程模式指示电路，其根据所述读出电路来提供指示所述非易失性存储元件是处于粗略编程模式还是处于精细编程模式的输出；及一可切换式电流吸收装置，其与所述编程模式指示电路及所述非易失性存储元件通信。所述可切换式电流吸收装置在所述非易失性存储元件处于粗略编程模式时提供一粗略电流吸收器至所述非易失性存储元件，而在所述非易失性存储元件处于精细编程模式时提供一精细电流吸收器至所述非易失性存储元件。在一实施例中，一设备将施加一共用编程信号至一非易失性存储元件的栅极，于粗略编程期间从所述非易失性存储元件中吸收一第一电流，确定所述非易失性存储元件的一阈电压已达到一第一验证电平，及响应对所述非易失性存储元件的阈电压是否已达到所述第一验证电平的确定来切换所述吸收以寻求一第二电流。
本发明的另一实施例包括：一与一非易失性存储元件通信的读出电路；一编程模式指示电路，其根据所述读出电路来提供一指示所述非易失性存储元件是处于粗略编程模式还是处于精细编程模式的输出；及一可切换式电荷包计量电路，其与所述编程模式指示电路及所述非易失性存储元件通信。所述可切换式电荷包计量电路响应所述编程模式指示电路指示所述非易失性存储元件处于精细编程模式而提供一计量电荷至所述非易失性存储元件。
本发明的再一实施例包括一组非易失性存储元件及一与所述非易失性存储元件通信的单独可切换式电荷包计量系统。所述单独可切换式电荷包计量系统经单独切换以提供一特定的计量电荷来编程处于精细编程模式的非易失性存储元件，而不提供所述特定计量电荷来编程处于一粗略编程模式的非易失性存储元件。一实施例包括：对非易失性存储元件执行粗略编程过程，确定非易失性存储元件应切换至一精细编程过程，并响应于此而执行精细编程过程。所述精细编程过程的一实施方案包括：对一非易失性存储元件的控制线进行预充电，及经由所述非易失性存储元件对所述控制线放电，藉以编程所述非易失性存储元件。
从下文结合图式阐述本发明较佳实施例的说明中，将更清晰地获知本发明的所述及其它目的及优点。
附图说明
图1绘示一用于对非易失性存储单元进行编程的编程电压的实例。
图2绘示一用于非易失性存储器装置的状态空间的实例。
图3绘示用于对快闪存储单元进行编程的编程电压脉冲及所述编程脉冲之间的验证脉冲的一实例。
图4是一可实施本发明的快闪存储器系统的一实施例的方块图。
图5是图4所示系统中存储单元阵列的一部分的一实施例的平面图。
图6是一在剖面A-A处截取的图5所示存储单元阵列的局部剖面图。
图7是图3所示结构的等效电路。
图8是一表格，其提供一种用于操作存储单元的方式的例示性电压。
图9A包含用于粗略/精细编程的阈电压及位线电压与时间的关系曲线图。
图9B包含用于粗略/精细编程的阈电压及位线电压与时间的替代关系曲线图。
图10是一流程图，其说明一种用于对非易失性存储进行编程的方法的一实施例。
图11是一流程图，其说明一种用于实施粗略/精细验证的方法的一实施例。
图12是用于验证非易失性存储单元的组件的一方块图。
图13是一位线电压与感测时间的关系曲线图。
图14是用于验证一非易失性存储单元的组件的一替代方块图。
图15是用于验证一非易失性存储单元的组件的一替代方块图。
图16是一阈电压与编程脉冲的关系曲线图。
图17是一使用电流吸收的第一实施例的非易失性存储器的示意图。
图18是一使用电流吸收的第二实施例的非易失性存储器的示意图。
图19是一流程图，其说明一使用电流吸收的粗略/精细编程方法的一实施例。
图20是一使用电荷包计量的第一实施例的非易失性存储器的示意图。
图21绘示电压与时间的关系曲线图。
图22是一流程图，其说明一使用电荷包计量的粗略/精细编程方法的一实施例。
图23是一使用电荷包计量的第二实施例的非易失性存储器的示意图。
图24是一使用电荷包计量的第三实施例的非易失性存储器的示意图。
图25是一使用电荷包计量的第四实施例的非易失性存储器的示意图。
具体实施方式
I.存储器系统
图4的方块图中概括地显示一包含本发明各个方面的例示性存储器系统。除图4所示架构以外的其他架构也可与本发明一同使用。大量可单独寻址的存储单元11布置成一行和列阵列。沿阵列11的列延伸的位线经由线15与位线译码器、驱动器及读出放大器电路13电连接。沿阵列11的行延伸的字线经由线17电连接至字线译码器及驱动器电路19。沿阵列11中存储单元的列延伸的导引栅极经由线23电连接至导引栅极译码器及驱动器电路21。电路13、19、21中每一电路均经由总线25从控制器27接收地址。译码器及驱动电路13、19、21也分别通过相应控制及状态信号线29、31及33连接至控制器27。施加至所述导引栅极及位线的电压是通过互连控制器与驱动器电路13及21的总线22来协调的。于某些实施例中，控制器27包括一状态机以协调本文所述功能的性能。于其它实施例中，所述状态机独立于控制器操作。
控制器27可经由线35连接至一主机装置(未显示)。主机可为个人计算机、笔记本计算机、手持式装置、数码相机、音频播放器、蜂窝式电话或各种其它装置。图4的存储器系统可根据若干现有物理及电子标准(例如pCMCIA、CompactFlashTM协会、MMCTM协会、智能媒体、安全数字TM、存储棒及其它标准)中的一个构建于一卡中。当呈一卡形式时，线35端接于所述卡上的一连接器中，所述连接器通过接口与主机装置中的互补连接器连接。另一选择是，图4所示存储器系统可嵌入主机装置中。于又一替代实施例中，控制器27可嵌入主机装置中，而存储器系统的其它组件则位于一可拆卸式卡上。于其它实施例中，存储器系统可位于除卡以外的封装中。举例而言，存储器系统可位于一个或多个集成电路、一个或多个电路板或其它封装中。
译码器及驱动器电路13、19、21根据各自的控制线及状态线29、31及33内的控制信号，在通过总线25寻址的其阵列11的各自线中产生适当电压，以执行编程、读取及擦除功能。包括电压电平及其它阵列参数在内的状态信号由阵列11通过相同控制线及状态线29、31及33提供至控制器27。电路13内的复数个读出放大器接收指示阵列11内所寻址存储单元的状态的电流或电压电平。于读取操作期间，读出放大器通过线41为控制器27提供关于存储单元的状态的信息。为能够并行读取大量存储器单元的状态，通常使用大量读出放大器。
II.存储单元
图5是存储器阵列11的一部分的一第一实施例的平面图。图6是在剖面A-A处截取的存储器阵列的局部剖面图。为简化附图，所示衬底及导电元件中几乎未详示存在于其中间的介电层。然而，应了解，于各导电层自身之间及在导电层与衬底之间均将包括适当的氧化物层。
一硅衬底45包括一平整顶表面47。通过一初始离子植入及随后的扩散经由表面47在衬底45内形成细长的扩散区49、51及53。细长的扩散区49、51及53用作存储单元的源极及漏极。为给本说明提供一约定，图中显示各扩散区在一第一“x”方向上间隔开、其长度则延伸于一第二“y”方向上。所述“x”及“y”方向基本彼此正交。于整个衬底表面47上包含呈一行和列阵列的大量浮动栅极，所述浮动栅极之间具有合适的栅极电介质。一行浮动栅极55、56、57、58、59、60毗邻并平行于另一行浮动栅极62、63、64、65、66、67。一列浮动栅极69、55、62、71及71毗邻并平行于一列浮动栅极75、56、63、77及79。所述浮动栅极是由一第一层经导电掺杂的多晶硅形成，所述多晶硅被沉积于所述表面上并随后通过使用一个或多个遮掩步骤蚀刻来分离成单独的浮动栅极。
位线译码器及驱动器电路13(参见图4)经由线15与所述阵列的所有位线源极/漏极扩散区(包括图5所示扩散区49、51及53)连接。多列单独存储单元的源极及漏极连接至适当的操作电压，以便响应通过总线25提供的地址及通过线29提供的控制信号来执行读取或编程。
图5及图6所示的结构每两列浮动栅极使用一个导引栅极。导引栅极81、83及85于“y”方向上伸长并在“x”方向上具有一宽度，所述宽度跨越两行相邻的浮动栅极及一位于其中间的源极/漏极扩散区。任何两个导引栅极之间的间距均至少与由所述两个导引栅极所覆盖的相邻浮动栅极列于「x」方向上的间距一样大，以容许后来在衬底上在所述间距中形成一栅极。所述导引栅极是通过蚀刻沉积在第一多晶硅层的整个表面上的一第二层经导电掺杂多晶硅及一合适的多晶硅层间电介质而形成的。导引栅极译码器及驱动器电路21(参见图4)经由线23连接至所有导引栅极，并能够响应总线25上提供的地址、线33上的控制信号及来自驱动器及读出放大器13的数据来单独地控制其电压。
字线91、92、93、94、95于“x”方向上伸长并延伸于导引栅极上，所述字线之间于“y”方向上存在间距，使得每一字线均对准一行浮动栅极布置。所述字线是通过蚀刻沉积于一电介质顶部上整个表面上的一第三层经导电掺杂多晶硅而形成，其中所述电介质首先形成于第二多晶硅层及各导引栅极之间暴露的区域上。所述字线容许选择其行中所有的存储单元以进行读取或写入。选择栅极译码器及驱动器电路19(参见图4)与每一字线相连接，以单独地选择存储器阵列的一个行。然后，由位线及导引栅极译码器及驱动器电路13及21(参见图4)启动一所选定行中的单独单元进行读取或写入。
虽然上述结构中的栅极最好由经掺杂的多晶硅材料制成，但也可使用其它合适的导电材料替代所述三个多晶硅层中的一个或多个。举例而言，形成所述字线及选择栅极的第三层可为多晶金属硅化物(polycide)材料，多晶金属硅化物材料是一种其顶部带有一导电性耐热金属硅化物(例如钨)以增强其导电性的多晶硅。通常不使用多晶金属硅化物替代第一或第二多晶硅层，因为由多晶金属硅化物形成的多晶硅间氧化物的质量通常不令人满意。
图5及图6中未显示金属导体层。由于扩散区及多晶硅元件通常具有明显小于金属的导电率，因此各单独层中包含有金属导体，其中沿所述多晶硅元件及扩散区的长度以周期性间隔经由任何中间层制作有与各自金属线的连接。由于图5-6所示实施例中所有扩散区及多晶硅元件均需要单独地驱动，因而这些金属线的数量与扩散区及多晶硅元件的数量之间通常存在一对一的对应关系。
图7绘示图6所示结构的等效电路图，其中同等元件由与图5及图6中相同的参考编号标识，但附加有一撇号(′)。所说明的结构与一相邻结构共享源极及漏极扩散区。经由相邻扩散区49与51之间衬底内通道的导通是由三个不同区内的不同栅极元件控制。一位于左侧的第一区(T1-左)具有位于其正上方的浮动栅极56及以电容方式与其耦合的导引栅极81。一位于右侧的第二区(T1-右)以类似的方式由浮动栅极57及导引栅极83控制。一第三区域T2位于T1-左与T1-右之间，其由作为字线92的一部分的选择栅极99控制。
因而，电子经由扩散区49与51之间通道的导通电平会受到所述不同栅极组件经由设置于所述栅极上的电压而赋予其各自通道区的电场的影响。浮动栅极上的电压取决于其所携带的净电荷加上所有以电容方式耦合自其它栅极及节点的置换电荷的电平。允许经由一浮动栅极下的通道部分的导通电平是由所述浮动栅极上的电压控制。选择栅极99上的电压仅将通道关断并转至一目标导通电平，以选择单独的单元来连接其源极/漏极区。于一实施例中，单个存储单元可被视为一由三个晶体管形成的串联连接，其中通道的三个不同区(T1-左、T2、T1-右)中每一区均对应于一个晶体管。于其它实施例中，每一浮动栅极均可被视为一存储单元。
通过如下方式选择一单个存储单元中两个浮动栅极之一来进行编程或读取：将一电压置于所述单元的另一浮动栅极(未选)上方的导引栅极上，其中无论所述另一浮动栅极携带什么电荷(此与其状态有关)，所述电压均足以使所述另一浮动栅极下方的通道区充分导通。当所述单元的选择晶体管被一施加至其字线的足够高电压导通时，仅所选浮动栅极响应针对所述单元的读取或编程操作。于读取所述一个浮动栅极的状态期间，在所述单元的源极与漏极之间流经所述单元的电流依赖于所选浮动栅极所携带的电荷，而与另一浮动栅极上的电荷无关。虽然置于未选定浮动栅极上方的导引栅极上以使所述未选定浮动栅极下方的通道部分导通的电压也经由相同导引栅极耦合至一毗邻单元的毗邻浮动栅极，但可通过在所述毗邻单元的其它元件上设置适当的电压条件来避免对所述毗邻单元的影响。
图5-7所示实施例的浮动栅极最好通过如下方式来编程：于其位线(源极及漏极扩散区)及其两个浮动栅极上设置电压，所述电压须使电子在衬底通道区中获得足够的能量，以穿过栅极电介质被注入所选浮动栅极中。一种用于此的优选技术是于美国专利第5,313,421及5,712,180号中所述的“source side injection”，所述两个专利的全文均以引用方式并入本文中。
为擦除图5-7所示实施例的存储单元，设计及操作所述存储单元的方式可使电子从所选浮动栅极移动至通道或所述字线的选择栅极。如果擦除至选择栅极，则浮动栅极边缘103与选择栅极99之间的电介质最好是一已生长于所述浮动栅极边缘上的薄氧化物层，且当将适当的电压设置于所述单元的各组件上时，电子即隧穿所述薄氧化物层。浮动栅极边缘105与选择栅极99之间也设置同样的薄氧化物层。当设计成擦除至选择栅极99时，应小心确保选择栅极与衬底表面47之间的栅极电介质两端所产生的电压梯度仍保持充分低于所述电介质的击穿电平。此种担心是因为在擦除期间，字线通常升高至一超过10伏特且有时20伏特或更高的电平，而施加至所述单元的其它电压通常是5伏特或更小。可通过将选择栅极电介质制作得更厚来减小其两端的电压梯度，或者可选择所述选择栅极电介质使其具有一高于通常所使用的介电常数。后者可能会不利地影响选择晶体管的操作。
如果拟将各单元擦除至通道，则对图5-7的实施例稍加修改。首先，将选择栅极99与毗邻浮动栅极边缘103及105之间的电介质制作得较厚，以防止将浮动栅极擦除至选择栅极。第二，将浮动栅极的底面与衬底表面47之间的栅极电介质的厚度制作得较薄(例如约100埃)，以利于电子穿隧穿过所述电介质。第三，将拟以区块形式同时擦除的单元沿各列组合在一起或组合在区块内。于一实施例中，一区块在衬底上与其它区块隔离。此通常是通过一三重阱方法来实现，其中一n-阱形成于一p-衬底中，一携载单元区块的p-阱位于用于将所述区块与其它区块隔离的n-阱内。然后，将一适当擦除电压施加至拟擦除区块的p-阱内，而不会影响其它区块。
关于图4-7所示结构的更多细节，可见于美国专利第6,151,248号中，所述专利的全文以引用方式并入本文中。    
图4-7的存储器结构是一合适存储单元的实例。也可使用其它结构来实施本发明。举例而言，一实施例可使用一包括一电荷存储电介质的多层式电介质。本发明的其它实施例可使用NAND型快闪存储单元或NOR型快闪存储单元。NAND型快闪存储器及其操作的相关实例提供于如下美国专利/专利申请案中：美国专利第5,570,315号；美国专利第5,774,397号；美国专利第6,046,935号；美国专利第5,386,422号；美国专利第6,456,528号及美国专利申请案第09/893,277号(公开号US2003/0002348)，所有所述专利的全文均以引用方式并入本文中。如下专利是说明NOR型快闪存储器，其全文以引用方式并入本文中：美国专利第5,095,344号；第5,172,338号；第5,890,192号；第6,151,248号。也可使用其它类型的快闪存储单元及其它类型的非易失性存储元件。
III.存储器阵列操作
图8的表格提供用于编程、读取及擦除阵列11的存储单元的操作电压实例。行(2)是关于擦除至选择栅极(字线)的单元类型的操作，而行(8)显示一用于操作擦除至衬底的单元类型的修改。于所述实例中，其中形成有所述单元的衬底部分包含p-型掺杂区且位线扩散区是n-型。在整个所述操作期间，衬底保持处于地电位。
于图8的表格的行(1)中，给出一未选定行的电压条件。一未选定行的字线由驱动电路19(图4)置于地电位。对应于沿一未选定行的各单元的位线(扩散区)及导引栅极的行中的「X」表示所述元件上的电压无关紧要—一「不在乎」的情形。由于电路13、19、21的任何一个均不会为所述阵列的元件产生负电压，因而在此实例中，一行的选择栅极上的零电压会确保沿所述行的单元均不被启动。无电流可流经其通道。因而，可编程或读取一不同行的相同列中的其它单元，而不会影响其字线上具有零电压的行。
所述表格的第(2)行提供一组例示性电压，其用于擦除设计成被擦除至字线的选择栅极的单元类型。驱动电路19将一范围为10-25伏特(例如20伏特)的高擦除电压VE施加至所有其浮动栅极拟被擦除的字线。此通常至少是一个经定义的单元区块，其包括大量毗邻行中的所有单元。然而，于应用中可根据偏好同时擦除更少或更多的单元。另一选择是，甚至可将擦除区块限定为一单行单元。为通过导引栅极与浮动栅极之间的高度电容耦合使浮动栅极的电压保持处于一低电平，由驱动电路21将沿所述一个或多个所选定行的单元的导引栅极设定为一低电压(例如零伏特)。浮动栅极与其各自选择栅极(字线)之间所产生的电位差会使电子隧穿中间电介质。关于擦除的更多信息，参见美国专利第5,270,979号，所述专利以引用方式并入本文中。
图5所示表格的行(3)及(4)中提供用于读取一存储单元的两个浮动栅极的状态的例示性电压：行(3)是关于左侧浮动栅极，行(4)是关于右侧浮动栅极。于任何情况下，均是通过如下方式来启动所述单元：将选择栅极升至一足以导通所述单元的选择晶体管的电压VSR，以使电流能够流经通道。所述电压通常比选择晶体管的阈值高1伏特。
当读取一个浮动栅极的电压状态时，正被读取的浮动栅极上方的导引栅极上施加有一电压VM，且另一浮动栅极上方的导引栅极升至VBR，如图8所示表格中行(3)与(4)所示。使电压VBR足够高(例如8伏特)，以使无论未选定浮动栅极的已编程状态如何，均可使位于未选定浮动栅极下方的所述单元通道部分充分导通。为读取所选浮动栅极的状态，于读取步骤期间，使电压VM逐步经历多个电压(于下文中说明)，且当单元电流经过一所定义阈值时，由电路13内的读出放大器检测其值。
图8所示表格的行(5)及(6)中给出用于编程一双浮动栅极单元的一浮动栅极的例示性电压。为选择单元进行操作，应将选择栅极升高至足以导通所述单元的选择晶体管。为优化源极侧注入编程速度，电压VSP可不同于读取期间所用的电压VSR。一实例是当选择晶体管的阈值为1伏特时VSP＝2.2伏特。于编程操作期间，将所述单元中与选择进行编程的浮动栅极处于相同侧的位线扩散区升至一最大位线电压(例如5伏特)。使所述电压足够高，以便能够在浮动栅极通道与选择栅极通道之间的间隙两端建立一充足的场，从而获得源极侧热电子编程。于编程期间，将所述单元中与未选定浮动栅极位于相同侧的位线扩散区偏置于零伏特或接近零伏特。
将处于未选定浮动栅极上方的导引栅极升至一足以使未选定浮动栅极下方的通道区导通的电压VBP(例如VBP＝8伏特)，以使得无论未选定浮动栅极上所存在的浮动栅极电压是多少(处于浮动栅极电压的编程窗口范围内)，均不会干扰目标浮动栅极的编程。将一电压VP施加至所选定浮动栅极上方的导引栅极，所述电压VP的电平会将所选定浮动栅极驱动至一有助于在其下方的通道中形成所期望电场条件的电压，以供实施热电子编程。举例而言，电压VP可界于5-12伏特的范围内。所述电压可于编程操作期间变化。通常，首先将一组适当的编程电压施加至一已擦除单元，然后施加一组适当的读取电压，且如果所述读取步骤未表明所选定浮动栅极已编程至所期望的电压状态(对于二进制存储而言，其可为编程状态，对于多电平存储而言，其可为可变存储状态其中之一)，那么再次施加编程电压，所述编程电压可部分地不同于先前的一组电压。
图8所示表中的行(7)显示施加至彼等处于一选定进行编程但其自身将不进行编程的那些行中的单元的电压。举例而言，一阵列的一分段部分中一个行内同时进行编程的单元数量沿所述行与其中间不进行编程的其它单元交替间隔开。正是这些不进行编程的其它单元接收图8所示表中行(7)的电压。为防止任何电流在通道中流动，使对置位线扩散区保持为相同电压(例如二者均处于零伏特或均处于5伏特)。与行(1)中所用记法相同，“x”表示所述单元的导引栅极上的电压无关紧要。
在存储器阵列被设计成擦除至衬底的情况下，施加行(8)的擦除电压条件来代替行(2)的擦除电压条件。将包含一拟擦除单元区块的p-阱与其周围的n-阱均升高至处于10-25伏特的例示性范围内(例如，优选为20伏特)的擦除电压VE。于读取及编程所述单元期间，其阱保持处于地电位。由于衬底与选择栅极之间的电压差过大会损坏介电材料或会使其厚于所述单元操作所需的厚度，因而在擦除期间最好施加一正电压VSE至选择栅极以减小在选择栅极电介质两端施加的电压。由于此一电压会部分地从所述选择栅极耦合至寻求擦除的邻接浮动栅极，因而其不能过高，否则，浮动栅极与衬底通道之间的电压差(为实施擦除，要使所述电压差变高)会过度减小。VSE的例示性范围是3-12伏特，其依赖于VE的电平。当VE＝20伏特时，优选VSE＝10伏特。
图8中提供的数值是一组实例。所述领域的技术人员将能够使用其它合适的数值及方法来操作所述存储器系统。
IV.粗略/精细编程
图9A提供阈电压(VTH)与时间的关系曲线图及位线电压(VBL)与时间的关系曲线图，以指示如何实施一粗略/精细编程过程的实例。也可使用所述粗略/精细编程方法的不同替代形式及实施例。在图9A所示方法中，所述编程过程开始于实施所述编程过程的粗略阶段。当存储单元的阈电压达到电压VLA时，通过升高所述单元的位线电压至VI值以减慢编程而使所述存储单元进入精细编程阶段。于精细编程阶段期间，与粗略编程阶段相比，编程变慢。因此于精细编程阶段期间，每一编程步骤中阈电压的改变量可能变小。存储单元将保持处于精细编程阶段，直至存储单元的阈电压已达到目标阈电压电平VV。当存储单元的阈电压达到VV时，所述存储单元的位线电压升至Vdd，以禁止进一步编程所述单元。于一实施例中，VLA比VV低一个Vpgm步长。于其它实施例中，VLA与VV的差更大。
图9A所示过程假定一个粗略编程模式及一个精细编程模式。于其它实施例中，可采用多个粗略模式及/或多个精细模式。举例而言，图9B显示三个模式。于其它实施例中，可采用多于三个模式。图9B的实施例显示执行一第一模式(最粗略模式)，直至存储单元的阈电压达到VLA2。于此时，存储单元变换至中间编程模式(比最粗略模式精细但比最精细模式粗略)，此时位线升至VII。所述存储单元将保持在中间模式中，直至存储单元的阈电压达到VLA1，此时，存储单元将进入最精细编程模式且位线将升至Vi2。存储单元将保持在最精细编程模式中，直至存储单元的阈电压达到VV。当存储单元的阈电压达到VV时，位线将升至Vdd，藉以禁止进一步编程所述存储单元。于其它实施例中，如上所述，可采用多于三个模式(例如4个模式、5个模式等等)。
图10是一阐述粗略/精细编程过程的一实施例的流程图。于步骤202中，选择拟编程的存储部分。于一实施方案中，此可为一个或多个适合于存储器结构的写入单位。写入单位的一实例称作页面。于其它实施例中，也可使用其它单位及/或结构。于步骤204中，有时使用一预编程过程，其中给予已寻址存储单元非数据相关编程，以使存储元件磨损平均化并为随后的擦除提供一更均匀的起始点。于步骤206中，实施一适合正使用类型的存储元件的擦除过程。一合适的智能擦除过程的实例阐述于美国专利第5,095,344号中，所述专利的全文以引用方式并入本文中。步骤208包括一软编程过程，其设计用于在实际写入阶段中将所擦除存储单元的阈电压置入一更均匀的起始范围内。于一实施例中，如果任何存储单元于擦除过程中(或于软编程过程中)验证失败，那么可将其映像出逻辑地址空间外。此时，存储单元即准备进行数据条件编程阶段。
于步骤210中，将编程电压(Vpgm)设定至一初始值。举例而言，于某些实施例中，使用图1的阶梯形波形，且步骤210包括设定初始脉冲。此外，于步骤210中也可将编程计数器(PC)初始化为零。于步骤220中，施加一编程脉冲。举例而言，步骤220的一重复可包括施加图3的编程脉冲10A。于步骤222中，实施一并行粗略及精细验证过程。以在时间上与对一个或多个存储单元实施精细编程验证相重叠的方式对一个或多个存储单元实施粗略编程验证。举例而言，就二进制存储单元(例如两个状态)而言，当正对某些存储单元实施粗略编程验证时，也正对其他存储单元实施精细编程验证。就多状态存储单元而言，当正针对某一特定状态对某些存储单元实施粗略编程验证时，也正针对同一特定状态对其他存储单元实施精细编程验证。在关于多状态存储单元的其它实施例中，可针对不同状态来同时编程/验证不同存储单元，其中在正对某些存储单元实施粗略编程验证的同时，也正对其他存储单元实施精细编程验证。下文将阐述步骤222的更多细节。    
于步骤224中，确定是否所有存储单元经验证其阈电压均处于所述存储单元的最终目标电压。如果是，那么于步骤226中，所述编程过程即成功完成(状态＝通过)。如果并非所有存储单元均得到验证，那么确定编程计数器(PC)是否小于20。如果编程计数器(PC)不小于20(步骤228)，那么所述编程过程已失败(步骤230)。如果所述编程计数器(PC)小于20，那么于步骤230中，使编程计数器(PC)递增1且使编程电压步进至下一脉冲。在步骤230之后，所述过程循环回步骤220，将下一编程脉冲施加至存储单元。
V.验证
图11提供一流程图，其阐述一种将粗略验证与精细验证同时实施的方法的一实施例(参见图10的步骤222)。于图11的步骤302中，系统将检查一寄存器(或其它存储装置)，以确定特定快闪存储单元是处于粗略编程模式还是精细编程模式。如果存储单元处于粗略编程阶段(步骤304)，那么于步骤306中实施一粗略验证。举例而言，参见图9A，可将所述存储单元的阈电压与电压VLA相比较。如果存储单元的阈电压高于VLA(步骤308)，那么存储单元已通过所述粗略验证测试。如果存储单元的阈电压小于VLA，那么存储单元未通过验证测试。如果存储单元未通过粗略验证测试，那么存储单元将保持处于粗略编程模式(步骤310)。如果所述存储单元通过粗略验证测试，那么所述存储单元将编程模式变为精细编程模式(步骤312)。
如果于步骤304中确定存储单元处于精细编程模式，那么于步骤320中实施一精细验证过程。举例而言，参见图9A，可将所述存储单元的阈电压与最终目标阈电压VV相比较。如果存储单元的阈电压高于目标电压VV(步骤322)，那么已通过精细验证测试，且将在步骤324中禁止编程所述存储单元。禁止进一步编程存储单元的一实施例是将位线升至Vdd。也可使用其它用于锁闭存储单元的方法。如果于步骤322中，确定未通过验证测试(例如由于存储单元的阈电压小于目标电压VV)，那么将禁止进一步编程所述存储单元(步骤326)。
图11的方法是对单个单元实施。于众多实施例中，将同时编程多个单元。因而，图11的方法将可同时对多个单元实施。于此种编程期间，某些单元将处于粗略编程过程，而其它单元处于精细编程过程。因此，某些单元将实施粗略验证步骤306，同时其它单元将实施精细验证步骤320。举例而言，一组正编程至状态2的单元(参见图2)中可能有某些单元的编程快于其它单元。较迅速的编程单元可较早地进入精细阶段。处于精细阶段的所述单元将使其阈电压与状态2的验证点VV比较，同时处于粗略阶段的存储单元可使其阈电压与状态2的VLA比较。由于在每一验证步骤中将仅对任一既定单元实施粗略验证或实施精细验证而非同时实施两者，因而图11的方法颇具效率。另一方面，先前的系统是依序进行粗略验证及精细验证。对于本发明的一实施例，如果存储单元是一多状态单元且则须对多种状态实施验证测试，那么将存在针对所述多种状态的粗略验证或将存在针对所述多种状态的精细验证。然而，对于一特定存储单元，将不会同时存在对于多种状态的粗略验证与精细验证。举例而言，返回参见图3，其绘示了七个验证脉冲。于一八状态存储单元中，所述七个验证脉冲将用于粗略验证过程，或所述七个验证脉冲将用于精细验证过程。于某些先前技术装置中，如果存在八种状态，则将需要十四个验证脉冲，其中七个脉冲用于粗略阶段，七个脉冲用于精细阶段。因此，图11的方法可减少所需验证脉冲的数量。
图12是一方块图，其绘示用于实施图11的方法的一实施例的组件。图12显示一用于一个位线的电路。于一实施例中，每一位线均将具有一此类电路。而于另一实施例中，一对位线将具有一此类电路。图12显示一连接至开关400与电容器402的位线。所述电容器还接地。开关400从多路复用器404接收信号。从多路复用器404接收的信号用于编程。多路复用器404接收两个信号Vpc及Vpf，并依据一来自C/F寄存器420的指示在所述两个信号之间进行选择。开关400还连接至读出放大电路410的一输入。信号Vref也连接至读出放大电路410的一输入。读出放大电路410的输出提供数据至C/F寄存器420。C/F寄存器420的输出提供数据至多路复用器404、锁闭寄存器422及多路复用器430。多路复用器430接收信号Tc及Tf，并依据来自C/F寄存器420的数据在所述两个信号之间进行选择。多路复用器430的输出还连接至读出放大电路410的另一输入。
图12中各组件的操作是基于一位线放电验证过程。首先，将一位线充电。然后，将一验证脉冲提供至连接至所述位线的存储单元的控制栅极(或导引栅极)。然后，容许所述位线放电。依据放电速率，可确定存储单元是高于还是低于一特定阈电压电平。
图13显示位线电压(Vb1)与时间的关系曲线图。于一实施方案中，容许位线于一时间周期T内放电。于时间T，将位线电压与参考电压Vref相比较。如果位线电压高于Vref，那么所述存储单元具有一较低驱动能力且被编程的程度大于目标阈电压。如果于时间T处位线电压小于Vref，那么存储单元的阈电压小于目标阈值。于另一实施例中，并非于一固定时间T之后测量位线上的电压，而是可容许位线放电至其达到Vref。然后，将所述放电时间与一组预定时间相比较来确定阈电压是高于还是低于目标阈值。于一使用粗略/精细方法来编程的单元中，于一实施例中，通过具有一用于粗略编程的Vref及另一用于精细编程的Vref，可在粗略编程与精细编程之间改变比较点。于一替代实施例中，时间量T可改变，以使得存在一个与粗略编程相关联的放电时间T1及另一个与精细编程期间的放电相关联的时间T2。于另一实施例中，位线的预放电可改变，以使得存在一个用于粗略编程的预放电值及另一个用于精细编程的预放电值。另一选择是，可使用上述的组合。
于另一实施例中，可利用一使用电流比较器的静态感测方法。于所述实施例中，是以一组粗略/精细编程特有的参考电流来取代固定参考Vref。对于一既定存储单元，当参考电流超过存储单元电流时，相关联读出放大器将指示单元阈电压的编程程度大于目标电压。更多信息可见于美国专利第6,222,762号中，所述专利的全文以引用方式并入本文中。
于图12中所绘示设备的一实施例中，C/F寄存器420是一1位寄存器，其指示特定存储单元是处于粗略编程模式还是处于精细编程模式。于编程期间，如果存储单元处于粗略编程模式，那么多路复用器404将经由开关400发送粗略模式编程电压(Vpc)至位线。如果存储单元处于精细编程模式，那么多路复用器404将经由开关400发送精细模式编程电压(Vpf)至位线。于验证期间，读出放大器410将包括一用于将位线电压与参考电压Vref相比较的电路。于验证期间，如果存储单元处于粗略模式中，那么多路复用器430将依据C/F寄存器420选择粗略时间选通脉冲Tc。读出放大器410将确定位线是否在Tc所指示的时间内放电至固定参考值Vref。如果所述读出放大器确定存储单元因位线在Tc所指示的时间内放电至固定参考值Vref而通过粗略验证，那么发送一信号至C/F寄存器420来改变所述寄存器，以指示存储单元现处于精细编程模式。此时，多路复用器404及430将改变其选择，以使得多路复用器404将于下次编程所述单元时发送电压Vpf至位线，且多路复用器430将于下次存在一用于验证操作的比较时发送时间选通脉冲Tf至读出放大器410。如果于精细模式期间读出放大电路410确定因位线在Tf所指示时间内放电至固定参考值Vref而成功通过精细验证过程，那么读出放大器410将指示给C/F寄存器420此信息，由此将致使锁闭寄存器422指示应锁闭所述单元不再进一步编程。
图14是一用于实施验证的第二实施例。所述实施例并非使用一对感测时间及一固定参考电压来比较位线电压，而是使用一对参考电流源。对于一既定存储单元，当参考电流超过其单元电流时，相关联读出放大器将指示此一状态，从而表明对所述存储单元进行编程以满足所述目标阈值条件。因此，多路复用器430将依据C/F寄存器420的输出来选择是提供用于粗略阶段的电流源(Ic)还是用于精细阶段的电流源(If)。
图15绘示另一替代实施例。于图15中，多路复用器448将选择一用于粗略编程阶段(Vrc)的参考电压或一用于精细编程阶段(Vrf)的参考电压提供至读出放大器410。于所述实施例中，读出放大器410将又依据C/F寄存器420，将一固定时间周期(T)之后的放电位线上的电压与从多路复用器448接收的参考电压相比较。
VI.电流吸收
如上所述，一种用于将一存储单元从粗略编程模式变换至精细编程模式的方法是升高位线上的电压。升高位线上的电压往往会减慢编程。因此，将以较小的增量升高处于精细编程模式的存储单元的阈电压，且可实现一更紧密的阈电压分布。另一种用于将存储单元从粗略编程阶段变换至精细编程阶段的方法是改变流经存储单元的通道的电流量。于编程期间，存储单元的源极将升至高于地电位，此受选择栅极的导通特性控制。可将一电流吸收器连接至源极来控制将流经所述通道的电流量。吸收电流愈大，流经所述通道的电流即愈大且存储单元的编程愈快。当电流吸收降低(吸收更小的电流)时，所述通道中的电流将下降且存储单元将更缓慢地编程。举例而言，如果所述电流吸收器于粗略阶段期间吸收1000毫微安且然后于精细阶段期间吸收100毫微安，那么通道电流将降至其原始值的1/10，且存储单元的编程将慢约十倍。
图16是相对阈电压升高量(Vt)与阶梯形控制栅极编程脉冲的关系曲线图，所述阶梯形控制栅极编程脉冲跟随在一系列电流吸收为1000毫微安的250毫伏特的阶梯形控制栅极编程脉冲后，藉以建立一稳态编程条件。图16显示一对于使用不同电流吸收进行编程的存储单元的五条编程曲线500、502、504、506及508。与曲线500相关联的存储单元具有1,000nA的电流吸收，从而继续稳态编程操作。与曲线502相关联的存储单元具有一降至562毫微安的电流吸收。与曲线504相关联的存储单元具有一降至316毫微安的电流吸收。与曲线506相关联的存储单元具有一降至178毫微安的电流吸收。与曲线508相关联的存储单元具有一降至100毫微安的电流吸收。自图16的曲线图中可见，电流吸收愈大，存储单元的编程将愈快。举例而言，在一第一编程脉冲之后，与曲线508相关联的存储单元的阈电压升高20毫伏特，与曲线506相关联的存储单元的阈电压升高33毫伏特，与曲线504相关联的存储单元的阈电压升高68毫伏特，与曲线502相关联的存储单元的阈电压升高112毫伏特，且与曲线500相关联的存储单元的阈电压升高234毫伏特，从而反映出对250毫伏特/步骤控制栅极编程阶梯的稳态响应。在第二编程脉冲之后，与曲线508相关联的存储单元具有一47毫伏特的阈电压，与曲线506相关联的存储单元具有一90毫伏特的阈电压，与曲线504相关联的存储单元具有一159毫伏特的阈电压，且与曲线502相关联的存储单元具有-270毫伏特的阈电压。在第三编程脉冲之后，与曲线508相关联的存储单元的阈电压是87毫伏特，与曲线506相关联的存储单元的阈电压是159毫伏特且与曲线504相关联的存储单元的阈电压是271毫伏特。在第四编程步骤之后，与步骤508相关联的存储单元具有144毫伏特的阈电压，且与曲线506相关联的存储单元具有249毫伏特的阈电压。于第五编程步骤之后，与曲线508相关联的存储单元的阈电压是221毫伏特。
因此，如图16所示，通过降低电流吸收量，可减慢编程速率。因此，于一实施例中，可使用两个电流吸收之间的改变以在粗略模式与精细模式之间进行改变。举例而言，一粗略模式可具有一大电流吸收(例如1000毫微安)，而一精细模式可具有一较小的电流吸收(例如100毫微安)。另一选择是，粗略模式可没有电流吸收，而精细模式则具有一电流吸收来减小编程速度。也可使用其它配置。
图17绘示一依据图7示意图的存储元件，其增加了连接至右位线或控制线(BL右，端子51’)的电流吸收器600。于图17的实施方案中，正在编程浮动栅极56’。于某些实施例中，51’及49’处的控制线均被视为位线。于其它实施例中，可将端子51’处的控制线视为一源极线或一不同控制线。电流吸收器600连接至C/F寄存器420(如上文所述)。于一实施例中，电流吸收器600是一可变电流吸收器。换句话说，电流吸收器600可吸收不同的电流电平。举例而言，电流吸收器可吸收两个不同的电流电平，其中一个电平用于精细模式，另一个电平用于粗略模式。将依据来自C/F寄存器420的指示选择合适的电流吸收值。举例而言，如果C/F寄存器420指示浮动栅极56’处于粗略模式，那么电流吸收器600将选择适用于粗略模式的电流吸收值。如果C/F寄存器420指示浮动栅极56’处于精细模式，那么电流吸收器600将选择适用于精细模式的吸收值。于另一实施例中，电流吸收器600将仅用于吸收精细模式的电流，且在端子51’与地电源之间将存在一开关，以在粗略模式期间绕过电流吸收器600。所述开关将依据C/F寄存器420内所存储的值而受到控制。于图17的实施例中，将编程电压(例如上述阶梯形控制栅极编程电压)施加至左导引栅极81’。
于另一实施例中，图17的电流吸收器600是一可变电流吸收器，其可针对一多状态存储单元的每一状态吸收不同粗略值及精细值集合。举例而言，如果存在七个编程状态，那么电流吸收器600将能够吸收十四个(如果存在重叠，则会减少)不同的电流电平。另一选择是，可存在十四个(如果存在重叠，则会减少)不同的电流吸收器。对不同状态使用不同电流吸收值集合会使编程过程更有效，从而需要更少的编程脉冲(例如200毫伏特步长)，且被更高程度编程的存储单元(例如编程至状态7)将更快地编程，而不会导致拟编程至较低状态(例如编程至状态1)的单元过度编程。上述方案的一实施方案可于每一编程脉冲之后对照所有状态实施验证，而不使用上述智能验证方案。
下表提供一例示性电流吸收值集合。应注意，其中为精细模式提供两个选项。设计精细模式的电路设计人员可依据其希望在精细模式中减慢编程的程度来选择两个选项之一，其中选项2对应于当从粗略模式变换至精细模式时编程的更强减慢。
可将状态至状态之间隔减少至与编程分布所能收紧的相同程度，从而使所比较的任何两种方案的状态间裕量保持相同。为此，下表绘示以400毫伏特的状态至状态之间隔来编程七种状态所需的恒定电流吸收值的范围。
Figure S05807370720060912D000181
注意，上述电流吸收值集合是用于举例说明目的，且也可视具体实施方案而使用许多其它不同的值。另外应注意，许多在精细模式中使用的电流吸收值与在粗略模式中用于不同状态的电流吸收值相同。举例而言，精细模式中状态5的电流吸收值(选项1)与粗略模式中状态4的电流吸收值均为117.40毫微安。此种重叠可减小实施所述特征所需的逻辑，于某些情况下也可减少电流吸收器的数量或降低电流吸收器的复杂度。
图18以图形形式绘示一其中使用C/F寄存器420来控制开关620的替代实施例。开关620在两个电流吸收器622与624之间进行选择。电流吸收器622在粗略模式中吸收电流而电流吸收器624在精细模式中吸收电流。如果C/F寄存器420指示正以精细模式对浮动栅极56’进行编程，那么其将向开关628发送一选择电流吸收器622的信号。如果正以精细模式对浮动栅极56’进行编程，那么C/F寄存器420将指示开关620选择电流吸收器624。因此，从粗略编程模式切换至精细编程模式是通过切换电流吸收器来实施。本发明涵盖：用于精细模式的电流吸收器624将吸收比用于粗略模式的电流吸收器622少的电流。
图19是一流程图，其阐述一种使用本文所述电流吸收技术的过程。于步骤650中，存储单元将于粗略编程模式中开始编程。粗略编程模式将继续至达到第一阈电压验证电平为止。为实施粗略编程模式，将于步骤652中将电流吸收机构设定为粗略模式电流吸收设定值。于某些实施例中，在粗略模式中将不使用电流吸收。步骤652可包括适当控制图17中的电流吸收器600或选择图18中的电流吸收器622。步骤650及步骤652将继续至粗略模式完成为止(此即是步骤652下的箭头为点划线的原因)。当粗略模式因已达到粗略验证电平而结束时，将于步骤654中开始精细编程模式。作为精细编程模式的一部分，将于步骤656中将电流吸收器设定为精细模式电流吸收设定值。于一实施例中，步骤656包括适当设定图17中的电流吸收器600。于另一实施例中，步骤656包括选择图18中的电流吸收器624。图19的过程是针对一个存储单元。本发明涵盖多个存储单元将同时实施图19的过程，其中某些存储单元处于粗略编程模式而其它则处于精细编程模式。
除图17及18所绘示的所述存储单元外，也可在其它类型的存储单元中同时使用图19的过程与本文所述的电流吸收技术。举例而言，图17及18中每一存储单元包括双浮动栅极。本文所述电流吸收技术可用于仅具有一个浮动栅极的存储单元中，于此情况下，电流吸收器较佳地连接至所述一个浮动栅极的源极侧。所述电流吸收技术也可用于具有多于两个浮动栅极的存储单元中。通常，将电流吸收器相对于正被编程的浮动栅极施加至源极侧。然而，于其它实施例中，其也可连接至其它控制线，由所述其它控制线藉此控制编程速度。举例而言，于某些结构中源极与漏极的指定可任意，因而本发明并不限于“源极”侧。
应注意，可将上述使用电流吸收器实施粗略/精细编程与前述的并行粗略/精细验证过程相结合。于其它模式中，可在无前述并行粗略/精细验证过程的情况下使用用于进入粗略模式与精细模式的电流吸收过程。另外，本文所述电流吸收技术(结合并行粗略/精细验证或无并行粗略/精细验证)既可与也可不与前述智能验证过程一起使用。另外，智能验证过程也可与并行粗略/精细验证过程一起使用，而不使用电流吸收在粗略/精细模式之间进行改变。
VII.电荷包计量
下文将参照图20-25阐述另一组使存储单元进入一精细编程模式的实施例。所述实施例通过限制可用于编程一存储单元的电荷来实现精细编程模式。举例而言，图20显示图7的存储单元处于一其中正对浮动栅极56’进行编程的配置。附装至位线右端子51’者是一开关700，所述开关700由C/F寄存器420控制。开关700具有两个输入。第一个输入以参考编号702标示。当C/F寄存器420指示浮动栅极56’处于粗略模式时，开关700将选择输入702，所述输入702将是在粗略编程模式期间连接至位线的正常组件。换句话说，在粗略编程模式期间，于一实施例中，无电荷包计量。如果C/F寄存器420指示浮动栅极56’处于精细编程模式，那么开关700将端子51’连接至开关708及电容器710。电容器710的对置侧连接至参考电位(例如接地)。开关708连接至一预充电电源(例如电源电压)712。组件708、710及712用于作为一两步骤式方法中一部分的精细编程模式。于第一步骤中，电容器710经由开关708连接至电源712并充电至一预充电电压，即编程源极偏压。于第二步骤中，将电容器710自电源电压712断开，随后将一控制栅极编程电压脉冲施加至左导引栅极81’。存储于电容器710中的预充电电压通过流经存储单元的电流而放电，从而将电子注入浮动栅极56’。当电容器充分放电时，热电子注入停止，且编程停止。因此，存储于电容器710上的相对电荷量会限制编程进行的程度。电容器上的相对电荷愈少，意味着阈电压的移动量将愈小。举例而言，一预充电至相同电压值的两倍大(例如2C)的电容器可存储两倍的相对电荷且其编程量为具有一预充电至相同电压值的电容为C的电容器的两倍。图20显示用于一个位线的组件420及700-712。于一实施例中，每一位线均有一组相同的组件。
图21提供两个曲线图。上面的曲线图显示端子51’处电压与时间的关系。下面的曲线图显示选择栅极处电压与时间的关系。于时间t0，电容器710预充电，由此预充电端子51’处的控制线。当选择栅极于时间t1导通时，图20的电容器710将开始吸收电流，因而其电压将升高，从而使电流减小。最终，当电容器充分放电时，通道中的电流将停止流动。
图22是一流程图，其阐述一用于实施上述电荷计量的方法的一实施例。于步骤740中，选择适当的预充电电路。于一实施例中，仅有一用于精细模式的预充电电路，而无用于粗略模式的电路。其它实施例可使用一用于粗略模式的第一预充电电路，并使用一用于精细模式的第二预充电电路。于步骤742中，闭合允许预充电的开关(例如开关708)以开始预充电。于步骤744中，断开开关，从而结束预充电。于步骤746中，施加提供至导引栅极的脉冲并接通选择栅极，以使电流流经通道，并将电子注入浮动栅极直至电容器充分放电。
图23提供一替代实施例的方块图，所述替代实施例将一预充电电路用于粗略编程模式而将另一预充电电路用于精细编程模式。开关780连接至端子51’并由C/F寄存器420控制。如果C/F寄存器420指示浮动栅极56’处于粗略编程模式，那么开关780将选择组件782、784及786。如果C/F寄存器420指示浮动栅极56’处于精细编程模式，那么开关780将选择组件790、792及794。
预充电电源786连接至开关782，开关782连接至电容器784。当开关782闭合时，预充电电源786给用于粗略编程模式的电容器784充电。在将电容器784充电后，断开开关782，允许电容器784(通过开关780)经存储单元放电，以编程浮动栅极56’。
预充电电源794用于在开关790闭合时对电容器792进行预充电。在对电容器792进行预充电之后，断开开关790，藉此允许电容器792于精细编程模式期间经由存储单元放电，以编程浮动栅极56’。于一实施例中，预充电电源786将处于一低于预充电电源794的电压，以使电容器784充电到的用于粗略编程模式的值相对大于电容器792充电到的用于精细编程模式的值。电容器上的电荷值愈大，编程将进行得愈多。因此，对于粗略模式可容许更多的编程，而对于精细模式可容许更少的编程。电源(电压或其它类型的电源)与电容器的精确值是依据特定要求及装置优化、仿真及/或装置特征化、以及区别粗略编程与精细编程的目标来确定的。
图24提供一用于计量存储单元内的电荷的替代实施例。图24显示连接至一可变预充电电源800的C/F寄存器420。预充电电源800可提供至少两个不同电源电平，其中一个电平用于粗略编程模式，另一电平用于精细编程模式。依据C/F寄存器420中的值，向开关802提供适当的电平。开关802也连接至电容器804及端子51’。因此，于粗略编程阶段期间，预充电电源800将用于发送一粗略充电电平至电容器来编程浮动栅极56’。于精细编程模式期间，预充电电源800将提供一精细电荷量(其相对幅值小于粗略电荷量)来编程浮动栅极56’。
图25提供上述电荷计量的又一替代实施例。图25的实施例包括将一共用预充电电源848用于粗略模式及精细模式两者。然而，使用开关840在两个不同电容器之间进行选择。电容器842用于粗略模式期间的编程，而较电容器842具有一更小电容的电容器844用于精细模式期间的编程。开关840依据存储于C/F寄存器420中的值在电容器842与电容器844之间进行选择。
应注意，于某些实施例中，使用电容器来预充电控制线(例如51’)会使控制线接地。当将脉冲提供至导引栅极时，预充电会导致将电流吸收至电容器，因而电压将升高直至所述装置最终自我切断。当电流流入电容器时，端子51’处的电压将升高直至其达到一足以有效地停止编程的够高值。于编程期间，对每一脉冲均实施所述电荷限制操作。
于施加每一脉冲之后，均验证存储单元。可视需要将上述电荷包计量技术与上文所述智慧验证方法及/或并行粗略/精细验证方法结合使用。
应注意，于某些实施例中，并行粗略/精细验证、编程期间的电流吸收及编程期间的电荷计量均涵盖将一共用信号(例如Vpgm阶梯形信号)提供至字线或多个存储单元的导引栅极(视存储单元结构而定)。
出于举例说明及阐述的目的，上文已对本发明进行了详细说明。其并非意欲作为穷尽性说明或将本发明限定为所揭示的确切形式。根据上文的教示也可做出许多种修改及改变。所述实施例的选择旨在最佳地解释本发明的原理及其实际应用，藉以使其它所述领域的技术人员能够以各种实施例及适合于所设想的特定用途的各种修改来最佳地利用本发明。本发明的范围意欲由随附权利要求书来界定。

Claims (38)

1.一种用于对非易失性存储元件进行编程的设备，其包括：
一与所述非易失性存储元件通信的编程电路；
一共用控制线，其连接至所述非易失性存储元件且与所述编程电路通信；及
一个或多个与所述非易失性存储元件通信的验证选择电路，所述一个或多个验证选择电路在连接至所述共用控制线的所述非易失性存储元件的一第二子集历经精细验证的同时，致使连接至所述共用控制线的所述非易失性存储元件的一第一子集历经粗略验证。
2.根据权利要求1所述的设备，其进一步包括：
一组位线，所述非易失性存储元件中每一非易失性存储元件均与所述位线中至少一者相关联，所述一个或多个验证选择电路包括对于所述位线中每一位线均有一验证选择电路。
3.根据权利要求1所述的设备，其中：
所述一个或多个验证选择电路包括对于连接至所述共用控制线的一非易失性存储元件子集中每一非易失性存储元件均有一验证选择电路。
4.根据权利要求1所述的设备，其中所述一个或多个验证选择电路中的至少一者包括：
一与一第一非易失性存储元件通信的读出电路；
一与所述读出电路通信的编程模式指示电路，其依据所述读出电路来提供一指示所述第一非易失性存储元件是处于一粗略编程模式还是处于一精细编程模式的输出；及
一与所述编程模式指示电路通信的选择电路，如果所述第一非易失性存储元件处于所述粗略编程模式，那么所述选择电路施加一粗略验证信号至所述第一非易失性存储元件，且如果所述第一非易失性存储元件处于所述精细编程模式，那么所述选择电路施加一精细验证信号至所述第一非易失性存储元件。
5.根据权利要求1所述的设备，其中所述一个或多个验证选择电路中的至少一者包括：
一存储单位，所述存储单位存储指示一第一非易失性存储元件是处于一粗略编程模式还是处于一精细编程模式的数据；
一与所述第一非易失性存储元件通信的第一开关；
读出电路，其连接至所述第一开关并提供一输出至所述存储单位，所述存储单位使用来自所述读出电路的所述输出来指示所述第一非易失性存储元件是处于所述粗略编程模式还是处于所述精细编程模式；及
一第二开关，其与所述存储单位通信并具有一连接至所述读出电路的输出，所述第二开关接收一粗略参考信号及一精细参考信号，并响应所述存储单位而在所述第二开关的所述输出处提供所述粗略参考信号或所述精细参考信号。
6.根据权利要求5所述的设备，其中：
所述非易失性存储元件是快闪存储器装置。
7.根据权利要求5所述的设备，其中：
所述粗略参考信号及所述精细参考信号分别提供粗略及精细参考电流。
8.根据权利要求5所述的设备，其中：
所述粗略参考信号及所述精细参考信号分别提供粗略及精细参考电压。
9.根据权利要求5所述的设备，其中：
所述粗略参考信号及所述精细参考信号分别提供一粗略及精细放电时间的指示。
10.根据权利要求1所述的设备，其中：
所述粗略验证及所述精细验证是使用一放电方法来实施的。
11.根据权利要求1所述的设备，其中：
所述编程电路包括一控制器及一状态机；及
所述编程电路与所述一个或多个验证选择电路分离。
12.根据权利要求1所述的设备，其中：
所述非易失性存储元件是多状态快闪存储器装置。
13.根据权利要求1所述的设备，其中：
所述共用控制线是一字线。
14.一种在一非易失性存储元件的编程期间使用的设备，其包括：
一与所述非易失性存储元件通信的读出电路；及
一编程模式指示电路，其依据所述读出电路来提供一指示所述非易失性存储元件是处于一粗略编程模式还是处于一精细编程模式的输出；
一与所述编程模式指示电路通信的第一选择电路，如果所述非易失性存储元件处于所述粗略编程模式，那么所述第一选择电路施加一粗略参考信号至所述读出电路，且如果所述非易失性存储元件处于所述精细编程模式，那么所述第一选择电路施加一精细参考信号至所述读出电路；
一与所述非易失性存储元件通信的第二选择电路，如果来自所述编程模式指示电路的输出指示所述非易失性存储元件处于所述粗略编程模式，那么所述第二选择电路施加一粗略模式编程信号至所述非易失性存储元件，且如果来自所述编程模式指示电路的输出指示所述非易失性存储元件处于所述精细编程模式，那么所述第二选择电路施加一精细模式编程信号至所述非易失性存储元件；及
一容许在所述非易失性存储元件与所述第二选择电路或所述读出电路之间通信的开关，所述开关容许从所述第二选择电路到所述非易失性存储元件的通信以用于所述非易失性存储元件的编程，且在验证所述非易失性存储元件期间容许从所述非易失性存储元件到所述读出电路的通信，
其中所述读出电路包括电子电路以实施一位线放电分析来确定所述非易失性存储元件是否被验证，且所述粗略参考信号及所述精细参考信号分别指示粗略及精细放电时间。
15.根据权利要求12所述的设备，其中：
所述粗略参考信号及所述精细参考信号指示定时信息。
16.根据权利要求12所述的设备，其中：
所述非易失性存储元件是一多状态快闪存储器装置。
17.根据权利要求12所述的设备，其中：
所述非易失性存储元件是一快闪存储器装置。
18.一种用于对非易失性存储元件进行编程的设备，其包括：
提供构件，其用于作为一编程过程的一部分将一共用编程信号提供至所述非易失性存储元件，所述编程过程包括一粗略编程阶段及一精细编程阶段，以使所述非易失性存储元件中的一个或多个处于所述粗略编程阶段，同时所述非易失性存储元件中的一个或多个处于所述精细编程阶段，所述非易失性存储元件是同一存储器阵列的一部分；
粗略验证实施构件，其用于对所述一个或多个处于所述粗略编程阶段的非易失性存储元件实施粗略验证，而不对所述一个或多个处于所述粗略编程阶段的非易失性存储元件实施精细验证；及
精细验证实施构件，其用于对所述一个或多个处于所述精细编程阶段的非易失性存储元件实施精细验证，而不对所述一个或多个处于所述精细编程阶段的非易失性存储元件实施粗略验证。
19.根据权利要求18所述的设备，其中：
所述用于实施粗略验证的构件对所述一个或多个处于所述粗略编程阶段的非易失性存储元件实施所述粗略验证，与此同时，所述用于实施精细验证的构件对所述一个或多个处于所述精细编程阶段的非易失性存储元件实施所述精细验证。
20.根据权利要求18所述的设备，其中：
所述用于实施粗略验证的构件及所述用于实施精细验证的构件分别利用一使用粗略及精细放电时间的位线放电验证过程。
21.根据权利要求18所述的设备，其中：
所述非易失性存储元件是多状态快闪存储器装置。
22.一种用于对非易失性存储元件进行编程的方法，其包括：
提供一共用编程信号至所述非易失性存储元件，所述提供步骤是一编程过程的一部分，所述编程过程包括一粗略编程阶段及一精细编程阶段，以使所述非易失性存储元件中的一个或多个处于所述粗略编程阶段，同时所述非易失性存储元件中的一个或多个处于所述精细编程阶段；及
对所述非易失性存储元件中所述一个或多个处于所述粗略编程阶段的非易失性存储元件实施粗略验证，同时以同时施作方式对所述非易失性存储元件中所述一个或多个处于所述精细编程阶段的非易失性存储元件实施精细验证。
23.根据权利要求22所述的方法，其中：
所述提供步骤包括提供所述共用编程信号至一字线，所述字线为所述非易失性存储元件中所述一个或多个处于所述粗略编程阶段的非易失性存储元件及所述非易失性存储元件中所述一个或多个处于所述精细编程阶段的非易失性存储元件的至少一子集所共用。
24.根据权利要求22所述的方法，其中：
所述非易失性存储元件是快闪存储器装置。
25.根据权利要求22所述的方法，其中：
所述非易失性存储元件是多状态快闪存储器装置。
26.根据权利要求22所述的方法，其进一步包括：
使用所述粗略验证来确定一特定非易失性存储元件何时完成所述粗略编程阶段，并使所述特定非易失性存储元件开始所述精细编程阶段。
27.根据权利要求26所述的方法，其中：
在所述非易失性存储元件开始所述精细编程阶段后，所述非易失性存储元件开始所述精细验证。
28.根据权利要求26所述的方法，其中：
使所述特定非易失性存储元件开始所述精细编程阶段包括升高一位线电压。
29.根据权利要求26所述的方法，其中所述实施步骤包括：
如果确定所述特定非易失性存储元件处于所述粗略编程阶段，那么对所述特定非易失性存储元件实施粗略验证，而不对所述特定非易失性存储元件实施精细验证；及
如果确定所述特定非易失性存储元件处于所述精细编程阶段，那么对所述特定非易失性存储元件实施精细验证，而不对所述特定非易失性存储元件实施粗略验证。
30.根据权利要求22所述的方法，其中：
所述粗略验证及所述精细验证是基于一位线放电过程。
31.根据权利要求22所述的方法，其中所述实施步骤包括：
如果一第一非易失性存储元件是处于所述粗略编程阶段，那么依据一粗略预充电信号来预充电一第一位线；
如果所述第一非易失性存储元件是处于所述精细编程阶段，那么依据一精细预充电信号来预充电所述第一位线；
施加一验证信号至所述第一非易失性存储元件的一控制栅极；及
容许所述位线放电一固定时间周期。
32.根据权利要求22所述的方法，其中所述实施步骤包括：
预充电一第一非易失性存储元件的一第一位线；
施加一验证信号至所述第一非易失性存储元件的一控制栅极；
确定所述位线放电直至所述位线的一电压或一电流达到一预定值的一时间；
如果所述第一非易失性存储元件处于所述粗略编程阶段，那么将一粗略比较值与所述时间进行比较；及
如果所述第一非易失性存储元件处于所述精细编程阶段，那么将一精细比较值与所述时间进行比较。
33.根据权利要求32所述的方法，其中：
如果所述第一非易失性存储元件处于所述粗略编程阶段，那么所述预定值是一第一值；及
如果所述第一非易失性存储元件处于所述精细编程阶段，那么所述预定值是一第二值。
34.一种在对非易失性存储元件进行编程时实施的方法，其包括：
确定所述非易失性存储元件是处于一粗略编程模式还是处于一精细编程模式，其包括确定当所述非易失性存储元件中的一个或多个处于所述精细编程模式时，所述非易失性存储元件中的一个或多个是否处于所述粗略编程模式，且确定当所述非易失性存储元件中的一个或多个处于所述粗略编程模式时，所述非易失性存储元件中的一个或多个是否处于所述精细编程模式，所述非易失性存储元件具有一共用编程信号且是同一存储器阵列的一部分；
在一共用控制线上提供所述共用编程信号，所述共用控制线与所述非易失性存储元件通信；
如果确定所述非易失性存储元件处于所述粗略编程模式，那么对所述非易失性存储元件实施粗略验证，而不对所述非易失性存储元件实施精细验证；及
如果确定所述非易失性存储元件处于所述精细编程模式，那么对所述非易失性存储元件实施精细验证，而不对所述非易失性存储元件实施粗略验证。
35.根据权利要求34所述的方法，其中：
所述粗略验证及所述精细验证是分别基于一使用粗略及精细放电时间的位线放电过程。
36.根据权利要求34所述的方法，其中：
所述非易失性存储元件是一快闪存储器装置。
37.根据权利要求34所述的方法，其中：
所述非易失性存储元件是一多状态快闪存储器装置。
38.一种在一非易失性存储元件的编程期间使用的设备，其包括：
一与所述非易失性存储元件通信的读出电路；及
一编程模式指示电路，其依据所述读出电路来提供一指示所述非易失性存储元件是处于一粗略编程模式还是处于一精细编程模式的输出；
一与所述编程模式指示电路通信的第一选择电路，如果所述非易失性存储元件处于所述粗略编程模式，那么所述第一选择电路施加一粗略参考信号至所述读出电路，且如果所述非易失性存储元件处于所述精细编程模式，那么所述第一选择电路施加一精细参考信号至所述读出电路；
一与所述非易失性存储元件通信的第二选择电路，如果来自所述编程模式指示电路的输出指示所述非易失性存储元件处于所述粗略编程模式，那么所述第二选择电路施加一粗略模式编程信号至所述非易失性存储元件，且如果来自所述编程模式指示电路的输出指示所述非易失性存储元件处于所述精细编程模式，那么所述第二选择电路施加一精细模式编程信号至所述非易失性存储元件；及
一容许在所述非易失性存储元件与所述第二选择电路或所述读出电路之间通信的开关，所述开关容许从所述第二选择电路到所述非易失性存储元件的通信以用于所述非易失性存储元件的编程，且在验证所述非易失性存储元件期间容许从所述非易失性存储元件到所述读出电路的通信，
其中所述读出电路包括电子电路以实施一位线放电分析来确定所述非易失性存储元件是否被验证，且所述粗略参考信号及所述精细参考信号分别来自(a)粗略及精细电压源，或者分别来自(b)粗略及精细电流源。
CN2005800073707A 2004-01-27 2005-01-14 用于非易失性存储器的粗略/精细编程的有效验证 Expired - Fee Related CN1930632B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/766,217 US7139198B2 (en) 2004-01-27 2004-01-27 Efficient verification for coarse/fine programming of non-volatile memory
US10/766,217 2004-01-27
PCT/US2005/001232 WO2005073975A2 (en) 2004-01-27 2005-01-14 Efficient verification for coarse/fine programming of non-volatile memory

Publications (2)

Publication Number Publication Date
CN1930632A CN1930632A (zh) 2007-03-14
CN1930632B true CN1930632B (zh) 2010-12-08

Family

ID=34795618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800073707A Expired - Fee Related CN1930632B (zh) 2004-01-27 2005-01-14 用于非易失性存储器的粗略/精细编程的有效验证

Country Status (9)

Country Link
US (3) US7139198B2 (zh)
EP (1) EP1714290B1 (zh)
JP (1) JP4510031B2 (zh)
KR (1) KR100858745B1 (zh)
CN (1) CN1930632B (zh)
AT (1) ATE403933T1 (zh)
DE (1) DE602005008713D1 (zh)
TW (1) TWI322432B (zh)
WO (1) WO2005073975A2 (zh)

Families Citing this family (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139198B2 (en) * 2004-01-27 2006-11-21 Sandisk Corporation Efficient verification for coarse/fine programming of non-volatile memory
US7068539B2 (en) * 2004-01-27 2006-06-27 Sandisk Corporation Charge packet metering for coarse/fine programming of non-volatile memory
US7023733B2 (en) * 2004-05-05 2006-04-04 Sandisk Corporation Boosting to control programming of non-volatile memory
US7339834B2 (en) 2005-06-03 2008-03-04 Sandisk Corporation Starting program voltage shift with cycling of non-volatile memory
EP1891644B1 (en) * 2005-06-15 2009-02-11 Micron Technology, Inc. Selective slow programming convergence in a flash memory device
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
US7366013B2 (en) 2005-12-09 2008-04-29 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device
US7310255B2 (en) * 2005-12-29 2007-12-18 Sandisk Corporation Non-volatile memory with improved program-verify operations
US7352629B2 (en) * 2005-12-29 2008-04-01 Sandisk Corporation Systems for continued verification in non-volatile memory write operations
US7307887B2 (en) * 2005-12-29 2007-12-11 Sandisk Corporation Continued verification in non-volatile memory write operations
US7224614B1 (en) 2005-12-29 2007-05-29 Sandisk Corporation Methods for improved program-verify operations in non-volatile memories
JP4638544B2 (ja) 2005-12-29 2011-02-23 サンディスク コーポレイション 不揮発性メモリにおける改善されたプログラムベリファイ操作のための方法および装置
WO2007126665A1 (en) 2006-04-12 2007-11-08 Sandisk Corporation Reducing the impact of program disturb during read
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
US8156403B2 (en) 2006-05-12 2012-04-10 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US7403438B2 (en) * 2006-07-12 2008-07-22 Infineon Technologies Flash Gmbh & Co. Kg Memory array architecture and method for high-speed distribution measurements
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
CN101601094B (zh) 2006-10-30 2013-03-27 苹果公司 使用多个门限读取存储单元的方法
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7570520B2 (en) 2006-12-27 2009-08-04 Sandisk Corporation Non-volatile storage system with initial programming voltage based on trial
US7551482B2 (en) 2006-12-27 2009-06-23 Sandisk Corporation Method for programming with initial programming voltage based on trial
US7590007B2 (en) * 2007-01-11 2009-09-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US7616500B2 (en) * 2007-02-20 2009-11-10 Sandisk Corporation Non-volatile storage apparatus with multiple pass write sequence
CN102005244B (zh) * 2007-02-20 2015-10-21 桑迪士克科技公司 非易失性存储的可变编程
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
ITRM20070167A1 (it) * 2007-03-27 2008-09-29 Micron Technology Inc Non-volatile multilevel memory cell programming
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
KR100927119B1 (ko) * 2007-05-10 2009-11-18 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7936599B2 (en) * 2007-06-15 2011-05-03 Micron Technology, Inc. Coarse and fine programming in a solid state memory
KR100888847B1 (ko) * 2007-06-28 2009-03-17 삼성전자주식회사 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US7548462B2 (en) * 2007-06-29 2009-06-16 Macronix International Co., Ltd. Double programming methods of a multi-level-cell nonvolatile memory
CN101796591B (zh) 2007-07-03 2013-04-24 桑迪士克科技股份有限公司 使用针对改进感测的不同参考电平的非易失性存储器中的粗略/精细编程验证
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US7489543B1 (en) * 2007-07-25 2009-02-10 Micron Technology, Inc. Programming multilevel cell memory arrays
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7619933B2 (en) * 2007-10-05 2009-11-17 Micron Technology, Inc. Reducing effects of program disturb in a memory device
US8355278B2 (en) 2007-10-05 2013-01-15 Micron Technology, Inc. Reducing effects of program disturb in a memory device
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US7916544B2 (en) 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US7719888B2 (en) * 2008-06-18 2010-05-18 Micron Technology, Inc. Memory device having a negatively ramping dynamic pass voltage for reducing read-disturb effect
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
CN102129886B (zh) * 2010-01-12 2013-07-17 中芯国际集成电路制造(上海)有限公司 电阻随机存储器的初始化以及设置、复位方法
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
CN103081093B (zh) 2010-06-11 2015-06-03 科洛斯巴股份有限公司 存储器件的柱结构以及方法
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
KR20120030281A (ko) 2010-09-20 2012-03-28 삼성전자주식회사 플래시 메모리 장치, 및 그의 프로그램 검증 방법
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
KR20130072668A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) * 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
JP6421169B2 (ja) * 2013-03-14 2018-11-07 サウジ・ベーシック・インダストリーズ・コーポレーション 疲労特性および破壊特性が改善された強誘電体キャパシタ
KR20150091684A (ko) * 2014-02-03 2015-08-12 에스케이하이닉스 주식회사 반도체 장치
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
JP2015204126A (ja) * 2014-04-16 2015-11-16 株式会社東芝 半導体記憶装置
US9922718B2 (en) * 2014-05-22 2018-03-20 Seagate Technology Llc Flash command that reports a count of cell program failures
US9696918B2 (en) * 2014-07-13 2017-07-04 Apple Inc. Protection and recovery from sudden power failure in non-volatile memory devices
SG11201701901UA (en) 2014-09-12 2017-04-27 Toshiba Kk Non-volatile semiconductor storage device
US9443606B2 (en) 2014-10-28 2016-09-13 Sandisk Technologies Llc Word line dependent two strobe sensing mode for nonvolatile storage elements
US9947682B2 (en) 2014-11-18 2018-04-17 Sandisk Technologies Llc Three dimensional non-volatile memory with separate source lines
US9875805B2 (en) 2015-01-23 2018-01-23 Sandisk Technologies Llc Double lockout in non-volatile memory
US9548130B2 (en) 2015-04-08 2017-01-17 Sandisk Technologies Llc Non-volatile memory with prior state sensing
US9570179B2 (en) 2015-04-22 2017-02-14 Sandisk Technologies Llc Non-volatile memory with two phased programming
US9922719B2 (en) * 2015-06-07 2018-03-20 Sandisk Technologies Llc Multi-VT sensing method by varying bit line voltage
US9633744B2 (en) * 2015-09-18 2017-04-25 Intel Corporation On demand knockout of coarse sensing based on dynamic source bounce detection
US9715924B2 (en) 2015-10-22 2017-07-25 Sandisk Technologies Llc Three dimensional non-volatile memory with current sensing programming status
US9911488B2 (en) 2015-10-22 2018-03-06 Sandisk Technologies Llc Three dimensional non-volatile memory with shorting source line/bit line pairs
US9711211B2 (en) 2015-10-29 2017-07-18 Sandisk Technologies Llc Dynamic threshold voltage compaction for non-volatile memory
US10248499B2 (en) 2016-06-24 2019-04-02 Sandisk Technologies Llc Non-volatile storage system using two pass programming with bit error control
JP6808479B2 (ja) * 2016-12-27 2021-01-06 ラピスセミコンダクタ株式会社 半導体メモリ
TWI663600B (zh) * 2017-09-08 2019-06-21 旺宏電子股份有限公司 編程非揮發性記憶體的方法及記憶體系統
US10748630B2 (en) * 2017-11-29 2020-08-18 Silicon Storage Technology, Inc. High precision and highly efficient tuning mechanisms and algorithms for analog neuromorphic memory in artificial neural networks
US10741568B2 (en) 2018-10-16 2020-08-11 Silicon Storage Technology, Inc. Precision tuning for the programming of analog neural memory in a deep learning artificial neural network
US10748622B2 (en) 2019-01-21 2020-08-18 Sandisk Technologies Llc State adaptive predictive programming
CN109979515B (zh) * 2019-03-25 2021-08-31 长江存储科技有限责任公司 一种存储器编程方法及相关装置
US11507816B2 (en) * 2019-09-19 2022-11-22 Silicon Storage Technology, Inc. Precision tuning for the programming of analog neural memory in a deep learning artificial neural network
EP3948868A4 (en) 2019-10-18 2022-06-29 Yangtze Memory Technologies Co., Ltd. Method of programming and verifying memory device and related memory device
US11049578B1 (en) 2020-02-19 2021-06-29 Sandisk Technologies Llc Non-volatile memory with program verify skip
CN114400041A (zh) * 2021-03-15 2022-04-26 长江存储科技有限责任公司 半导体存储器的验证错误位量化电路和方法
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11532370B1 (en) 2021-05-25 2022-12-20 Sandisk Technologies Llc Non-volatile memory with fast multi-level program verify
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1075572A (zh) * 1992-02-21 1993-08-25 三星电子株式会社 非易失性半导体存储器件及其所用的优化编程方法
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US6301161B1 (en) * 2000-04-25 2001-10-09 Winbond Electronics Corporation Programming flash memory analog storage using coarse-and-fine sequence
EP1249842A1 (en) * 2001-04-10 2002-10-16 STMicroelectronics S.r.l. Method for programming nonvolatile memory cells with program and verify algorithm using a staircase voltage with varying step amplitude

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US57598A (en) * 1866-08-28 Improvement in ladies fans
US5220531A (en) 1991-01-02 1993-06-15 Information Storage Devices, Inc. Source follower storage cell and improved method and apparatus for iterative write for integrated circuit analog signal recording and playback
US5313421A (en) 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US5712180A (en) 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US5412601A (en) 1992-08-31 1995-05-02 Nippon Steel Corporation Non-volatile semiconductor memory device capable of storing multi-value data in each memory cell
KR0169267B1 (ko) 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
JP3476952B2 (ja) 1994-03-15 2003-12-10 株式会社東芝 不揮発性半導体記憶装置
JP3730272B2 (ja) 1994-09-17 2005-12-21 株式会社東芝 不揮発性半導体記憶装置
DE69421925T2 (de) 1994-09-30 2000-03-16 St Microelectronics Srl Speichergerät mit Fehlerdetektion und -korrektur und Verfahren zum Schreiben und Löschen des Speichergeräts
JPH09251782A (ja) 1996-03-14 1997-09-22 Fujitsu Ltd 半導体記憶装置
US5712815A (en) 1996-04-22 1998-01-27 Advanced Micro Devices, Inc. Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells
EP0833348B1 (en) 1996-09-30 2003-07-09 STMicroelectronics S.r.l. Method and circuit for checking multilevel programming of floating-gate nonvolatile memory cells, particlarly flash cells
US6134148A (en) 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
JP3679544B2 (ja) * 1997-03-28 2005-08-03 三洋電機株式会社 不揮発性半導体メモリ装置
JP3481817B2 (ja) 1997-04-07 2003-12-22 株式会社東芝 半導体記憶装置
US5926409A (en) 1997-09-05 1999-07-20 Information Storage Devices, Inc. Method and apparatus for an adaptive ramp amplitude controller in nonvolatile memory application
JP3906545B2 (ja) * 1998-02-03 2007-04-18 ソニー株式会社 不揮発性半導体記憶装置
US5969986A (en) * 1998-06-23 1999-10-19 Invox Technology High-bandwidth read and write architectures for non-volatile memories
JP2000040382A (ja) 1998-07-23 2000-02-08 Sony Corp 不揮発性半導体記憶装置およびそのデータ書き込み方法
IT1303204B1 (it) * 1998-11-27 2000-10-30 St Microelectronics Srl Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata.
KR100301817B1 (ko) * 1999-06-29 2001-11-01 김영환 레퍼런스 메모리셀의 초기화 회로 및 그를 이용한 초기화 방법
US6151248A (en) 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
JP2001067884A (ja) 1999-08-31 2001-03-16 Hitachi Ltd 不揮発性半導体記憶装置
JP3922516B2 (ja) 2000-09-28 2007-05-30 株式会社ルネサステクノロジ 不揮発性メモリと不揮発性メモリの書き込み方法
JP3631463B2 (ja) * 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6424566B1 (en) 2001-02-08 2002-07-23 Advanced Micro Devices, Inc. Program reconnaissance to eliminate variations in vt distributions of multi-level cell flash memory designs
US6738289B2 (en) 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
US6532172B2 (en) 2001-05-31 2003-03-11 Sandisk Corporation Steering gate and bit line segmentation in non-volatile memories
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6597603B2 (en) 2001-11-06 2003-07-22 Atmel Corporation Dual mode high voltage power supply for providing increased speed in programming during testing of low voltage non-volatile memories
US6529412B1 (en) 2002-01-16 2003-03-04 Advanced Micro Devices, Inc. Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge
US6977959B2 (en) 2003-01-17 2005-12-20 Xilinx, Inc. Clock and data recovery phase-locked loop
US7068539B2 (en) 2004-01-27 2006-06-27 Sandisk Corporation Charge packet metering for coarse/fine programming of non-volatile memory
US7139198B2 (en) 2004-01-27 2006-11-21 Sandisk Corporation Efficient verification for coarse/fine programming of non-volatile memory
US7002843B2 (en) * 2004-01-27 2006-02-21 Sandisk Corporation Variable current sinking for coarse/fine programming of non-volatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
CN1075572A (zh) * 1992-02-21 1993-08-25 三星电子株式会社 非易失性半导体存储器件及其所用的优化编程方法
US6301161B1 (en) * 2000-04-25 2001-10-09 Winbond Electronics Corporation Programming flash memory analog storage using coarse-and-fine sequence
EP1249842A1 (en) * 2001-04-10 2002-10-16 STMicroelectronics S.r.l. Method for programming nonvolatile memory cells with program and verify algorithm using a staircase voltage with varying step amplitude

Also Published As

Publication number Publication date
ATE403933T1 (de) 2008-08-15
US7139198B2 (en) 2006-11-21
TWI322432B (en) 2010-03-21
US20070091685A1 (en) 2007-04-26
CN1930632A (zh) 2007-03-14
DE602005008713D1 (de) 2008-09-18
TW200608408A (en) 2006-03-01
JP4510031B2 (ja) 2010-07-21
US20070058436A1 (en) 2007-03-15
JP2007520845A (ja) 2007-07-26
KR100858745B1 (ko) 2008-09-17
US7317638B2 (en) 2008-01-08
EP1714290A2 (en) 2006-10-25
WO2005073975A3 (en) 2005-10-06
KR20060133589A (ko) 2006-12-26
US7518928B2 (en) 2009-04-14
US20050162916A1 (en) 2005-07-28
EP1714290B1 (en) 2008-08-06
WO2005073975A2 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
CN1930632B (zh) 用于非易失性存储器的粗略/精细编程的有效验证
CN1930633B (zh) 用于编程非易失性存储器的设备和方法
CN1930631B (zh) 用于非易失性存储器的粗略/精细编程的可变电流吸收
CN102549673B (zh) 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN101584006B (zh) 非易失性存储器中的经分割的软编程
CN101584005B (zh) 非易失性存储器中的经分割擦除及擦除验证
CN102576567B (zh) 用于非易失性存储器中的增强沟道升压的减小的编程脉宽
CN106229008A (zh) 通过改变位线电压的多vt 感测方法
CN102005244A (zh) 非易失性存储的可变编程
CN104160449A (zh) 在nand快闪存储器的写入操作期间通过均衡和调整源极、阱和位线的电荷循环
CN107204340A (zh) Cp阱偏置方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20120322

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120322

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: SANDISK TECHNOLOGIES, INC.

CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American Texas

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20190114

CF01 Termination of patent right due to non-payment of annual fee