CN1941370A

CN1941370A - 静电防护系统

Info

Publication number: CN1941370A
Application number: CNA2005101357110A
Authority: CN
Inventors: 林敬伟; 常鼎国
Original assignee: Toppoly Optoelectronics Corp
Current assignee: TPO Displays Corp
Priority date: 2005-09-29
Filing date: 2005-12-28
Publication date: 2007-04-04
Also published as: TW200712710A; US20070069237A1

Abstract

本发明提供一种静电(electrostatic discharge；ESD)防护系统。静电防护系统可包含有多个以串接方式相互耦合的第一薄膜二极管组件(first－type thin film diode elements)以及多个以串接方式相互耦合的第二薄膜二极管组件(second－type thin film diode elements)。串接的第一薄膜二极管组件与串接的第二薄膜二极管组件分别电连接至信号在线介于输入端与主要电路之间的位置。

Description

静电防护系统

技术领域

本发明涉及一种静电防护系统，特别涉及一种可防止静电造成电子装置损伤的静电防护系统。

背景技术

对于各式各样电子产品的集成电路来说，静电损伤装置是一个棘手的问题。以一液晶显示面板为例，液晶显示面板通常包含有二非导体材质的玻璃基板。由于突发的静电不能藉由非导体材质的玻璃基板传导至外界，所以此时静电所挟带的能量就会导致玻璃基板上的装置遭受损伤。因此，为了防止静电造成装置损伤，通常在液晶显示面板中会设置有一静电防护系统。

请参考图1，图1为现有显示面板的静电防护电路10的示意图。如图1所示，现有静电防护电路10包含有一p型薄膜晶体管12以及一n型薄膜晶体管14。p型薄膜晶体管12以及n型薄膜晶体管14电连接至信号线16上介于输入端18与显示面板的主要电路20之间的位置，其中，信号线16可以是一扫描线(scan line)或是一数据线(data line)。p型薄膜晶体管12包含有一栅极121、一漏极122与一源极123，其中栅极121与源极123彼此电性短路相接(short-circuited)。而n型薄膜晶体管14包含有一栅极141、一源极142与一漏极143，其中栅极141与漏极143彼此电性短路相接。除此之外，p型薄膜晶体管12的源极123与n型薄膜晶体管14的漏极143分别电连接至一相对最高电压22与一相对最低电压24。

请一并参考图2，图2为图1所示的静电防护电路10的等效电路图。如图2所示，藉由图中所示的连接方式，当静电脉冲电流(ESD pulse)传入时，p型薄膜晶体管12以及n型薄膜晶体管14就会产生如同二p-n接面二极管组件(p-n junction diode elements)的功效。因此，静电防护电路10便可防止静电损伤显示面板的主要电路20。特别注意的是，不论输入端18电连接一正电压或是一负电压，p型薄膜晶体管12以及n型薄膜晶体管14都会是正向偏置(forward biased)的状态。换句话说，当静电脉冲电流传入信号线16时，p型薄膜晶体管12或者是n型薄膜晶体管14会呈现正向偏置，以引导出静电脉冲电流不至于损伤显示面板的主要电路20。

然而，现有静电防护电路10存在着一些限制。请一并参考图3，图3为现有静电防护电路10的导通电流(turn-on current；I_on)以及漏极和源极二者电压差(V_ds)的关系示意图。如先前所述，由于栅极121与源极123彼此电性短路相接，所以p型薄膜晶体管12可以操作在导通饱和区(saturationregion)下。同样地，由于栅极141与漏极143彼此电性短路相接，所以n型薄膜晶体管14可以操作在导通饱和区下。由此可知，如图3所示，p型薄膜晶体管12的导通电流(I_on)会与漏极122和源极123二者电压差(V_ds)的平方成正比，而n型薄膜晶体管14的导通电流(I_on)会与漏极143和源极142二者电压差(V_ds)的平方成正比。

为了防止静电造成装置损伤，当漏极122、143和源极123、142二者电压差增加时，静电防护电路10的导通电流较佳是可以随之而大幅增加。由上述可知，现有静电防护电路10有其极限，因其导通电流与漏极和源极二者电压差的平方成正比已无法满足现今对静电防护电路10的需求，而犹待进一步的改善。

发明内容

据此，本发明的主要目的在于提供一种静电防护系统，以解决现有技术无法克服的难题。

根据本发明的一实施例，本发明提供一种防止一主要电路遭受静电破坏的静电防护系统。主要电路包含有至少一信号线，信号线另包含有一输入端。静电防护系统包含有多个以串接方式相互耦合的第一薄膜二极管组件，串接的第一薄膜二极管组件的一端电连接至输入端与主要电路之间的信号线。

根据本发明的另一实施例，本发明的静电防护系统包含有多个第一薄膜二极管组件，且静电防护系统具有以下特征：第一薄膜二极管组件是藉由薄膜技术(thin film technique)与注入技术(implantation technique)形成于显示面板的基板上。因此，上述薄膜二极管组件并非是薄膜晶体管。

为了使贵审查委员能更近一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制者。

附图说明

图1为现有显示面板的静电防护电路的示意图。

图2为图1所示的静电防护电路的等效电路图。

图3为现有静电防护电路的导通电流以及漏极和源极二者电压差的关系示意图。

图4为本发明的一较佳实施例用以保护主要电路的静电防护电路的示意图。

图5a为一p⁺-i-n⁺二极管组件的上视示意图。

图5b为另一p⁺-i-n⁺二极管组件的上视示意图。

图6为静电防护电路的p⁺-i-n⁺二极管组件的导通电流以及跨压的关系示意图。

图7为本发明的另一较佳实施例p⁺-i-n⁺二极管组件的剖面示意图。

图8至图13是为各种不同薄膜二极管组件的示意图。

图14为一电子装置的示意图。

附图符号说明

10 静电防护电路 12 p型薄膜晶体管

14 n型薄膜晶体管 16 信号线

18 输入端 20 主要电路

121 栅极 122 漏极

123 源极 141 栅极

142 源极 143 漏极

22 相对最高电压 24 相对最低电压

50 静电防护电路 52 第一薄膜二极管组件

54 第二薄膜二极管组件 56 信号线

58 输入端 60 主要电路

62 相对高电压 64 相对低电压

70 p⁺-i-n⁺二极管组件 80 p⁺-i-n⁺二极管组件

81 通道 82 通道

90 p⁺-i-n⁺二极管组件 92 保护层

94 光反射层 100 p⁺-p^--n⁺二极管组件

110 p⁺-n^--n⁺二极管组件 120 p⁺-p^--i-n⁺二极管组件

130 p⁺-i-n^--n⁺二极管组件 140 p⁺-p^--n^--n⁺二极管组件

150 p⁺-p^--i-n^--n⁺二极管组件 200 电子装置

210 显示面板 220 垂直驱动电路

230 水平驱动电路

具体实施方式

请参考图4，图4为本发明的一较佳实施例用以保护主要电路60的静电防护电路50的示意图。如图4所示，静电防护电路50包含有多个以串接方式相互耦合的第一薄膜二极管组件52以及多个以串接方式相互耦合的第二薄膜二极管组件54。在本实施例中，主要电路60可以为一液晶显示器面板的显示电路或为一有机发光二极管面板的显示电路。此外，第一薄膜二极管组件52以及第二薄膜二极管组件54是藉由薄膜技术与注入技术形成于显示面板的基板上。

第一薄膜二极管组件52相互耦合串接，且第一薄膜二极管组件52的一端电连接至信号线56上介于输入端58与显示面板的主要电路60之间的位置，其中信号线56可以是一扫描线、一数据线或是一驱动集成电路(integrated driver)的信号控制线。同理，第二薄膜二极管组件54相互耦合串接，且第二薄膜二极管组件54的一端电连接至信号线56上介于输入端58与显示面板的主要电路60之间的位置。除此之外，串接的第一薄膜二极管组件52的另一端电连接至一相对高电压62，且串接的第二薄膜二极管组件54的另一端则电连接至一相对低电压64。

当信号线56的输入端58电连接至一正电压时，第一薄膜二极管组件52是呈正向偏置，而当信号线56的输入端58电连接一负电压时，则是第二薄膜二极管组件54呈正向偏置。因此，当一脉冲电流传入信号线56的输入端58时，脉冲电流(例如一静电脉冲电流)可藉由第一薄膜二极管组件52或是第二薄膜二极管组件54引导出而不至于损伤显示面板的主要电路60。借着上述静电防护电路50的运作，主要电路60便可免于被脉冲电流所挟带的能量所损伤。

本发明的静电防护电路50具有以下特征：首先，第一薄膜二极管组件52与第二薄膜二极管组件54是为薄膜二极管组件而不是薄膜晶体管。第一薄膜二极管组件52与第二薄膜二极管组件54是选自于由p-i-n二极管组件、p⁺-i-n⁺二极管组件、p⁺-p^--n⁺二极管组件、p⁺-n^--n⁺二极管组件、p⁺-p^--i-n⁺二极管组件、p⁺-i-n^--n⁺二极管组件、p⁺-p^--n^--n⁺二极管组件与p⁺-p^--i-n^--n⁺二极管组件等组件所组成的群组。其次，静电防护电路50包含有二个以上的第一薄膜二极管组件52与二个以上的第二薄膜二极管组件54连接至单一信号线56，由于本发明串接二个以上的薄膜二极管组件52、54来调整静电防护电路50的导通电压(cut-in voltage)，所以可有效避免静电防护电路50造成面板的阵列导通测试(array open/short test)的测试结果错误。

在以下的实施例中，以一p⁺-i-n⁺二极管组件为例来说明静电防护电路50的薄膜二极管组件，然而本发明的应用并不局限于此，静电防护电路50亦可包含有其它种类的二极管组件。

请参考图5a与图5b，图5a为一p⁺-i-n⁺二极管组件70的上视示意图，而图5b为另一p⁺-i-n⁺二极管组件80的上视示意图。如图5a所示，在本实施例中p⁺-i-n⁺二极管组件70的材质为多晶硅，且i区域的长度(L_i)约介于1至10微米。当p⁺-i-n⁺二极管组件70为正向偏置时，电洞会从p⁺-i接口注入，而电子会从i-n⁺接口注入。由于注入的载子(injected carriers)浓度远高于i区域的参杂浓度，因此p⁺-i-n⁺二极管组件70可操作在高载子注入(high-injection)的状态下。此时，p⁺-i-n⁺二极管组件70的电流密度可表示如下：

J＝qμ_nn′E+qμ_pp′E＝q(μ_n+μ_p)n′E

其中，

J：电流密度；

n’p’：注入i区域的平均载子密度；

E：i区域的平均电场；

μ_n：电子移动率；

μ_p：电洞移动率；

q：单位电子的电量。

由于注入i区域的平均载子密度随着p⁺i-n⁺二极管组件70的跨压(crossvoltage)而呈指数成长(exponential growth)，因此由上式中可知，p⁺-i-n⁺二极管组件70的电流密度也随着p⁺-i-n⁺二极管组件70的跨压呈指数成长。再者，由于导通电流是正比于p⁺-i-n⁺二极管组件70的电流密度，所以导通电流亦会随着p⁺-i-n⁺二极管组件70的跨压呈指数成长。换句话说，p⁺-i-n⁺二极管组件70具有低导通电阻(turn-on resistance；R_on)的特征。由此可知，装设上述p⁺-i-n⁺二极管组件70于静电防护电路50中，可以提升静电防护系统的静电防护能力。

在图5a中，以具有一单一信道结构(single channel structure)的p⁺-i-n⁺二极管组件70为实施例，然而本发明并不局限于此，薄膜二极管组件亦可包含有一多重信道结构(multiple channel structure)。如图5b所示，p⁺-i-n⁺二极管组件80即包含有一多重信道结构，其中多重信道结构包含有信道81、82。由于多重信道结构有利于提升散热效果，因此多重信道结构可以降低p⁺-i-n⁺二极管组件80的温度，进而增进p⁺-i-n⁺二极管组件80在静电防护上的效能与可靠度。除此之外，多重信道结构所包含的信道数量以及个别信道宽度(W_i)均可依照设计需求而调整，不受图5b所限制。

请参考图6，并一并参考图3至图5，图6为静电防护电路50的p⁺-i-n⁺二极管组件70的导通电流以及跨压的关系示意图。特别注意的是，图6左边的曲线是为单一p⁺-i-n⁺二极管组件70(N＝1)的导通电流以及跨压的关系曲线，而右边的曲线是为串接二个以上p⁺-i-n⁺二极管组件70(N＞1)的导通电流以及跨压的关系曲线。如图6所示，相较于图3所示的关系曲线，图6左边曲线的斜率明显地更为陡峭。这意味着，当跨压增加时，p⁺-i-n⁺二极管组件70的导通电流比现有薄膜晶体管的导通电流增加的速度更快。有鉴于此，本发明的静电防护电路50的静电防护效果可以比现有静电防护电路10的静电防护效果更高。

另一个令人关注的问题在于静电防护电路50的导通电压。当我们使用p⁺-i-n⁺二极管组件70来进行静电防护时，可能会因静电防护电路50的导通电压过低而导致显示面板在进行面板的阵列导通测试时产生错误。有鉴于此，本发明的静电防护电路50包含有二个以上串接的第一薄膜二极管组件52与二个以上串接的第二薄膜二极管组件54连接至单一信号线56。串接的第一薄膜二极管组件54的整体导通电压即为串接的各个第一薄膜二极管组件54的导通电压总和，且串接的第二薄膜二极管组件54的整体导通电压即为串接的各个第二薄膜二极管组件54的导通电压总和。由于本发明串接二个以上的薄膜二极管组件52、54来增加静电防护电路50的整体导通电压，所以可有效避免静电防护电路50造成面板的阵列导通测试的测试错误。如图6右边的曲线所示，串接二个以上p⁺-i-n⁺二极管组件70不但可使整体导通电压增加，亦可有效地提高静电防护电路50的崩溃电压(breakdown voltage)以及降低静电防护电路50的漏电流(leakage current)现象。

请参考图7，图7为本发明的另一较佳实施例p⁺-i-n⁺二极管组件90的剖面示意图。如图7所示，p⁺-i-n⁺二极管组件90另包含有一保护层(insulatinglayer)92以及一光反射层(light-shielding layer)94，其中保护层92可以是一氧化硅层，而光反射层94可以是一金属层且设置在保护层92之上。光反射层94可阻绝外界的光源以防止p⁺-i-n⁺二极管组件90的i区域因光照而产生额外的光电流(light-induced current)。此外，保护层92与光反射层94亦可设置于p⁺-i-n⁺二极管组件90下方，以阻绝背光源的照射。

在前述的实施例中，皆以一p⁺-i-n⁺二极管组件为例来说明静电防护电路50的薄膜二极管组件，然而本发明亦可采用其它种类的薄膜二极管组件作为实施例。举例来说，图8至图13即为各种不同薄膜二极管组件的示意图。图8所示是为一p⁺-p^--n⁺二极管组件100；图9所示是为一p⁺-n^--n⁺二极管组件110；图10所示是为一p⁺-p^--i-n⁺二极管组件120；图11所示是为一p⁺-i-n^--n⁺二极管组件130；图12所示是为一p⁺-p^--n^--n⁺二极管组件140；图13所示是为一p⁺-p^--i-n^--n⁺二极管组件150。

请参考图14，图14为一电子装置200的示意图，其中电子装置200包含有本发明的静电防护电路，例如是图4所示的静电防护电路50。如图14所示，电子装置200另包含有一显示面板210，其中显示面板210包含有一主要电路60、一信号线56与一静电防护电路50，且信号线56包含有一输入端58。静电防护电路50电连接至信号线56上，介于输入端58与一垂直驱动电路(V-driver)220之间的位置，或是介于输入端58与一水平驱动电路(H-driver)230之间的位置。电子装置200可以是一液晶显示器、一有机发光二极管显示器或是其它可能的显示器装置。本发明的静电防护电路包含有多个薄膜二极管组件，且薄膜二极管组件乃是藉由薄膜技术与注入技术所形成。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种防止一主要电路遭受静电破坏的静电防护系统，该主要电路包含有一信号线，该信号线另包含有一输入端，该静电防护系统包含有：

多个以串接方式相互耦合的第一薄膜二极管组件，串接的这些第一薄膜二极管组件的一端电连接至该输入端与该主要电路之间的该信号在线。

2.如权利要求1所述的静电防护系统，其中，这些第一薄膜二极管组件是为正向偏置，且该信号线的该输入端电连接一正电压。

3.如权利要求1所述的静电防护系统，其中，该静电防护系统另包含有多个以串接方式相互耦合的第二薄膜二极管组件，串接的这些第二薄膜二极管组件的一端电连接至该输入端与该主要电路之间的该信号在线。

4.如权利要求3所述的静电防护系统，其中，这些第二薄膜二极管组件是为正向偏置，且该信号线的该输入端电连接一负电压。

5.如权利要求3所述的静电防护系统，其中，这些第一薄膜二极管组件与这些第二薄膜二极管组件是选自于由p-i-n二极管组件、p⁺-i-n⁺二极管组件、p⁺-p^--n⁺二极管组件、p⁺-n^--n⁺二极管组件、p⁺-p^--i-n⁺二极管组件、p⁺-i-n^--n⁺二极管组件、p⁺-p^--n^--n⁺二极管组件与p⁺-p^--i-n^--n⁺二极管组件所组成的群组。

6.如权利要求3所述的静电防护系统，其中，各该第一薄膜二极管组件与各该第二薄膜二极管组件各包含有一单一信道结构。

7.如权利要求3所述的静电防护系统，其中，至少一该第一薄膜二极管组件与至少一该第二薄膜二极管组件各包含有一多重信道结构。

8.如权利要求3所述的静电防护系统，其中，串接的这些第一薄膜二极管组件的另一端电连接至一相对高电压，且串接的这些第二薄膜二极管组件的另一端电连接至一相对低电压。

9.如权利要求1所述的静电防护系统，其中，该静电防护系统另包含有一光反射层，用以防止光线照射这些第一薄膜二极管组件。

10.如权利要求1所述的静电防护系统，其中，该静电防护系统另包含有一防止光线照射这些第一薄膜二极管组件的装置。

11.一种静电防护系统，其中，该静电防护系统包含有：

一基板；

一主要电路设置在该基板之上；

一信号线，其中，该信号线包含有一输入端；以及

一静电防护电路，该静电防护电路电连接至该输入端与该主要电路，其中，该主要电路包含有多个以串接方式相互耦合的第一薄膜二极管组件，串接的这些第一薄膜二极管组件的一端电连接至该输入端与该主要电路之间的该信号在线。

12.如权利要求11所述的静电防护系统，其中，该信号线包含有一扫描线。

13.如权利要求11所述的静电防护系统，其中，该信号线包含有一数据线。

14.如权利要求11所述的静电防护系统，其中，该信号线包含有一驱动集成电路的信号控制线。

15.如权利要求11所述的静电防护系统，其中，该静电防护系统另包含有：

一显示面板；以及

一驱动集成电路耦合至该显示面板，其中，该信号线是该显示面板的一信号线。

16.如权利要求15所述的静电防护系统，其中，该静电防护系统另包含有一驱动集成电路耦合至该显示面板。

17.如权利要求16所述的静电防护系统，其中，该驱动集成电路包含有一垂直驱动电路与一水平驱动电路。

18.一种静电防护系统，其中，该防护系统包含有：

一串接的薄膜二极管组件组，该串接的薄膜二极管组件组包含有：

多个薄膜二极管组件，其中，这些薄膜二极管组件包含有p-i-n二极管组件、p⁺-i-n⁺二极管组件、p⁺-p^--n⁺二极管组件、p⁺-n^--n⁺二极管组件、p⁺-p^--i-n⁺二极管组件、p⁺-i-n^--n⁺二极管组件、p⁺-p^--n^--n⁺二极管组件与p⁺-p^--i-n^--n⁺二极管组件中的任二类型。

19.如权利要求18所述的静电防护系统，其中，该静电防护系统另包含有一信号线电性内连接至该串接的薄膜二极管组件组上的一位置，该位置位于这些薄膜二极管组件的任二者之间。

20.如权利要求19所述的静电防护系统，其中，仅部分这些薄膜二极管组件是为正向偏置，且该信号线电连接一正电压。