CN1941407A - 氮化闪速存储器形成底氧化层的方法 - Google Patents
氮化闪速存储器形成底氧化层的方法 Download PDFInfo
- Publication number
- CN1941407A CN1941407A CNA2006101290613A CN200610129061A CN1941407A CN 1941407 A CN1941407 A CN 1941407A CN A2006101290613 A CNA2006101290613 A CN A2006101290613A CN 200610129061 A CN200610129061 A CN 200610129061A CN 1941407 A CN1941407 A CN 1941407A
- Authority
- CN
- China
- Prior art keywords
- bottom oxide
- semiconductor substrate
- oxide
- layer
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 36
- 150000004767 nitrides Chemical class 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 230000005527 interface trap Effects 0.000 claims abstract description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000001257 hydrogen Substances 0.000 claims abstract description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 125000004429 atom Chemical group 0.000 claims 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 3
- 238000003949 trap density measurement Methods 0.000 abstract description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 8
- 238000006396 nitration reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001351 cycling effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000004087 circulation Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- WSLDOOZREJYCGB-UHFFFAOYSA-N 1,2-Dichloroethane Chemical group ClCCCl WSLDOOZREJYCGB-UHFFFAOYSA-N 0.000 description 1
- KFUSEUYYWQURPO-UHFFFAOYSA-N 1,2-dichloroethene Chemical compound ClC=CCl KFUSEUYYWQURPO-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 241000219000 Populus Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Abstract
一种位于半导体衬底上的非易失性存储器设备，包括位于衬底上的底氧化层，位于底氧化层上的氮化硅中间层，及位于中间层上的顶氧化层。底氧化层的氢浓度最高达5E19cm－3及界面陷阱密度最高达5E11cm－2eV－1。三层结构可以是存储器元件的电荷陷获结构，且存储器元件还包括在该结构上形成栅极，及在衬底内形成源极及漏极区。
Description
技术领域
本发明涉及一种非易失性存储器设备。具体而言，涉及一种氮化闪速存储器设备及其制造方法。
背景技术
非易失性存储器元件可以具有各种结构设计。图1示出一种实施于衬底内及衬底上的非易失性存储器单元实施例。存储器单元可以包括源极及漏极区10，以及位于源极汲漏区域之间的沟道20。沟道上为一种陷获电荷的ONO结构25，其可包括位于二个氧化层40(例如氧化层)之间的陷获电荷氮化层30(例如氮化硅)。每个存储器单元可以还包括与陷获电荷结构25重迭的栅极电极50。陷获电荷结构25及栅极电极50可以利用图1所示的间隙壁60与衬底上其他结构，例如源极及漏极接触窗隔开。通过在源极区、漏极区及栅极之间适当地操作相对电压，可以擦除、储存(或编程)及读取每个存储器单元里数据的二个独立位。
已有许多非易失性存储器设备形成氧化层及氮化层的方法。例如，杨等人的美国专利第6,362,051号，发明名称为“Method of FormingONO Flash Memory Devices using Low Energy Nitrogen Implantation”(″利用低能量氮植入形成ONO闪速存储器元件的方法″)，其揭露一种制造具有二层氧化硅之间夹有氮化硅层的非易失性存储器设备的方法。
在另一实例里，Powell的美国专利第6,620,742号，发明名称为“In-Situ Use of dichloroethene and NH3 in an H2O Steam BasedOxidation System to Prevent a Source of Chlorine”(″以H2O蒸汽为主的氧化系统中就地利用二氯乙烯及NH3以避免氯气来源″)，其揭露一种在除氯剂的存在下形成强化半导体介质层的方法。该方法包括在半导体介质层上同时利用湿氧强化及使用除氯剂，例如在以H2O蒸汽为主的氧化系统利用NH3。
在另一实例里，Rotondaro的美国专利第6,638,877号，发明名称为“Ultra-Thin SiO2 using N2O as the Oxidant”(″利用N2O作为氧化剂之超薄SiO2″)，其揭露一种形成超薄氧化层结构及其形成方法。尤其，利用N2O及通过添加氢气的方式在衬底上生长氧化层。
然而，关于公知非易失性存储器设备及制造方法仍有许多问题。例如，存储器元件里界面陷阱密度的增加可能使元件功效严重变差且不利于使用寿命。界面陷阱密度可能随着元件循环操作(连续编程及擦除)而增加并产生界面陷获电荷(Qit)，造成电流-电压摆动(swing)变差及门限电压(Vt)偏移。图2示出写入/擦除循环对I-V转换(Sw)，界面陷获电荷(Qit)，及Vt损失的影响。
在一个实施例里，由于氧化层/硅界面处有界面陷阱密度，写入陷阱电荷结构25内的电荷实际数量可能因为Qit增加而减少。因此，只有((PV-EC)*Cono)-Qit电荷量写入ONO结构，其中PV表示编程电压，EV表示擦除验证电压，而Cono表示ONO结构的电容量。在一些情况里，高温烘烤可能使陷阱界面陷获电荷Qit退火，造成等值的Vt损失，该损失可能处于Qit/Cono量级。举例而言，因Qit造成的ONO电荷损失的百分比为(Qit/(Cono*(PV-EV)))*100。
界面陷获电荷可能出现在新的元件内。界面陷获电荷的数量可造成电荷传送测量时的重新结合电流，同时此重新结合电流的大小与陷阱密度数量成正比。图3示出电荷传送电流(Icp)随非易失性存储器元件写入/擦除循环次数的变化，其中电荷传送电流为来自陷阱密度所造成的重新结合电流。由图3所示的实验数据可知，初始Icp值大的即表示Icp随着非易失性存储器设备循环操作增加幅度小。
高温烘烤可使界面陷阱电荷减少，界面陷获电荷的减少也对于Vt损失有所贡献，因而造成高温环境下数据保留的问题。图4示出新设备与操作100,000次循环的设备在250℃温度下Vt与时间的关系。
因此，具高Dit的新非易失性存储器设备相对于具低Dit的新元件而言循环期间Dit新增速率较慢。同样地，具低品质底氧化层(BOX)的新元件因为漏电无法在高温环境中适当地保留数据。因此，需要一种具高Dit的非易失性存储器元件，亦即低品质界面但高品质BOX的非易失性存储器元件。
发明内容
根据本发明的一方面，公开了一种在半导体衬底上具底氧化层，氮化硅中间层及顶氧化层的非易失性存储器设备，其中底氧化层的特征在于氢浓度最高达5E19cm-3及界面陷获电荷密度最高达5E11cm-2eV-1。
根据本发明的另一方面，公开一种制造在半导体衬底上具底氧化层，氮化硅中间层及顶氧化层的非易失性存储器元件的方法。本发明的方法包括下列步骤：在半导体衬底上形成底氧化层；经由底氧化层将原子植入部分衬底，其中原子例如选自N，O，Ar，B，As，P，In，F及Sb等中的至少一种；在超过700℃的温度下加热半导体衬底；在底氧化层上形成氮化硅中间层；及在中间层上形成顶氧化层。
根据本发明的又一方面，公开一种闪速存储器设备里在半导体衬底上形成氧化硅底层的方法。该方法包括下列步骤：在含氧环境中加热半导体衬底以在半导体衬底上形成氧化硅层；以不超过500keV的能量将至少一种选自N，O，Ar，B，As，P，In，F及Sb的原子植入底氧化层；及在超过700℃的温度下加热半导体衬底。
附图说明
图1示出非易失性存储器设备结构的一个实例的示意图；
图2示出非易失性存储器元件读/写操作对Sw，Qit及Vt的影响；
图3示出非易失性存储器元件的Icp与编程/擦除循环的变化；
图4示出新元件与经过100,000次循环操作的元件在250℃温度下Vt对时间的关系；
图5示出形成于衬底上的底氧化层实施例的结构示意图；
图6示出以特定能量将离子经底氧化层植入部分衬底的示意图；
图7示出形成在底氧化层上的中间氮化层实施例的示意图；
图8示出形成在中间氮化层上的顶氧化层实施例的示意图；
图9-11说明根据本发明的一个具体实施例的形成底氧化层的方法；及
图12示出根据本发明的具体实施例的存储器设备的示意图。
主要元件符号说明
源极及漏极区10
沟道20
陷获电荷或ONO结构25
氮化层30
氧化层40
栅极电极50
间隙壁60
衬底100
底氧化层200
氮化硅中间层300
顶氧化层400
界面陷获电荷500
具体实施方式
附图用来详细说明本发明的具体实例参考，为简明起见，其中所有图式中相同的元件编号则表示相同的元件。
下列方法及设备克服公知元件及形成存储器元件的一个或一个以上的缺点。根据一个具体实施例，非易失性存储器设备包括半导体衬底上的底氧化层，氮化硅中间层及顶氧化层。底氧化层可以具有最高达5E19cm-3的氢浓度及最高达5E11cm-2eV-1的界面陷获电荷密度。在特别实施例里，氢浓度可以是大约1E17cm-3到大约5E19cm-3。在另一具体实施例里，界面陷获电荷密度可以是大约1E10cm-2eV-1到大约5E11cm-2eV-1。图12示出在衬底100上具顶氧化层400，氮化硅中间层300及底氧化层200的存储器元件实施例的示意图。界面陷获电荷500介于底氧化层200及衬底100之间。
根据另一具体实施例，在半导体衬底上形成底氧化层。然后将一些原子或离子植入。例如，利用不大于500KeV的能量，可以将至少一种选自N(氮)，O(氧)，Ar(氩)，B(硼)，As(砷)，P(磷)，In(铟)，F(氟)及Sb(锑)的原子或离子或其组合植入底氧化层。在另一具体实施例里，以介于10eV到500KeV的能量进行植入。然后将衬底及底氧化层退火。例如，衬底可以通过加热过程在700℃或超过700℃的温度下进行退火。在另一具体实施例里，以700-1100℃的温度加热衬底及底氧化层。在又一具体实施例里，所得的底氧化层可以具有最高达5E19cm-3的氢浓度及高达5E11cm-2eV-1的界面陷获电荷密度。加热后，在底氧化层上形成氮化硅中间层。然后在中间层上形成顶氧化层。此外，也可以在形成顶氧化层后形成一个或多个栅极区。此外，在形成栅极区后可以形成一个或多个隔离区。图9-11示出根据本发明的具体实施例的在衬底上形成底氧化层的方法的剖面示意图。请参考图9，底氧化层200可以利用上述实施例所述的植入及退火技术形成于衬底100上。例如，请参考图10，以低能量，例如不超过500KeV能量，将原子或离子植入底氧化层200。所植入的原子或离子可以包括一种或多种选自N(氮)，O(氧)，Ar(氩)，B(硼)，As(砷)，P(磷)，In(铟)，F(氟)及Sb(锑)的原子或离子或其组合。由于植入的缘故，界面陷获电荷500可以形成，但也会造成对底氧化层的破坏600。底氧化层200，衬底100或二者接着利用例如加热过程退火。
在一个具体实施例里，可以在包括选自氮，氦或氩等一种或多种气体的环境中进行加热。图11示出包括高品质底氧化层200及大量界面陷获电荷500的所得结构的剖面示意图。
根据本发明的另一具体实施例，在半导体衬底100形成底氧化层200。以低能量，例如不超过500KeV，将至少一种选自N，O，Ar，B，As，P，In，F及Sb的原子或离子植入底氧化层。然后利用例如900℃或900℃以上的高温加热衬底及底氧化层的方式，使衬底及底氧化层退火。接着在底氧化层上形成氮化硅中间层。再于中间层上形成顶氧化层。
6-8示出根据本发明的一个具体实施例的形成中间氮化层及顶氧化层的方法的剖面示意图。图6示出已形成于衬底100上的底氧化层200进行植入的示意图。在离子植入后，高温加热底氧化层及衬底以使底氧化层退火。加热后，在底氧化层200上形成中间氮化层300，如图7所示。在中间氮化层300上形成顶氧化层400，图8所示。
虽然本发明已参照优选实施例加以描述，应该理解的是，本发明创作并不受限于其详细描述内容。替换方式及修改方式已在先前描述中建议，并且其他替换方式及修改方式将为本领域的技术人员容易想到的。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果的都不脱离本发明的精神范畴。因此，所有这些替换方式及修改方式旨在落入本发明在所附的权利要求及其等价物所界定的范畴中。
Claims (17)
1、一种非易失性存储器元件，包括：
半导体衬底上的氧化硅底氧化层，该底氧化层具有最高达5E19cm-3的氢浓度及最高达5E11cm-2eV-1的界面陷获电荷密度；
氮化硅中间层，位于该底氧化层上；及
顶氧化层。
2、如权利要求1所述的元件，其中该氢浓度介于1E17cm-3到5E19cm-3。
3、如权利要求1所述的元件，其中该界面陷获电荷密度介于1E10cm-2eV-1到5E11cm-2eV-1。
4、一种在半导体衬底上形成非易失性存储器元件的方法，该方法包括：
在该半导体衬底上形成底氧化层；
利用不大于500KeV的能量将至少一种选自N，O，Ar，B，As，P，In，F及Sb的原子植入底氧化层；
以不低于700℃的温度使该半导体衬底退火；
在该底氧化层上形成氮化硅中间层；
在该中间层上形成顶氧化层；
其中该底氧化层具有最高达5E19cm-3的氢浓度及最高达5E11cm-2eV-1的界面陷获电荷密度。
5、如权利要求4所述的方法，还包括在形成该顶氧化层后形成一个或多个栅极区。
6、如权利要求5所述的方法，还包括在形成该栅极区后可以形成一个或多个隔离区。
7、如权利要求4所述的方法，其中至少一种所选的原子为As。
8、如权利要求4所述的方法，其中该能量介于10ev及500KeV之间。
9、权利要求4所述的方法，其中加热该其上具有底氧化层的半导体衬底的步骤在温度范围700℃至1100℃下进行。
10、如权利要求4所述的方法，其中该氢浓度介于1E17及5E19cm-3之间。
11、如权利要求4所述的方法，其中该界面陷获电荷密度介于1E10及5E11cm-2eV-1之间。
12、一种在闪速存储器元件里的半导体衬底上形成氧化硅底层的方法，该方法包括：
在含氧环境中加热该半导体衬底，以在该半导体衬底上形成氧化硅层，该氧化硅层具有最高达5E19cm-3的氢浓度及最高达5E11cm-2eV-1的界面陷获电荷密度；
利用不大于500KeV的能量将至少一种选自N，O，Ar，B，As，P，In，F及Sb的原子植入；及
以超过700℃的温度使该半导体衬底退火。
13、如权利要求12所述的方法，其中该氢浓度介于1E17及5E19cm-3之间。
14、如权利要求12所述的方法，其中该界面陷获电荷密度介于1E10及5E11cm-2eV-1之间。
15、如权利要求12所述的方法，其中至少一种所选的原子为As。
16、如权利要求12所述的方法，其中该能量介于10ev及500KeV之间。
17.如权利要求12所述的方法，其中加热该其上具有底氧化层的半导体衬底的步骤在温度范围700℃至1100℃下进行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/235,786 US8846549B2 (en) | 2005-09-27 | 2005-09-27 | Method of forming bottom oxide for nitride flash memory |
| US11/235,786 | 2005-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1941407A true CN1941407A (zh) | 2007-04-04 |
| CN100563025C CN100563025C (zh) | 2009-11-25 |
Family
ID=37892805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101290613A Active CN100563025C (zh) | 2005-09-27 | 2006-09-06 | 氮化闪速存储器形成底氧化层的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8846549B2 (zh) |
| CN (1) | CN100563025C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113169055A (zh) * | 2018-12-05 | 2021-07-23 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7473589B2 (en) * | 2005-12-09 | 2009-01-06 | Macronix International Co., Ltd. | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same |
| US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
| US7642585B2 (en) * | 2005-01-03 | 2010-01-05 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US20060198189A1 (en) * | 2005-01-03 | 2006-09-07 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7315474B2 (en) | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7709334B2 (en) * | 2005-12-09 | 2010-05-04 | Macronix International Co., Ltd. | Stacked non-volatile memory device and methods for fabricating the same |
| US8264028B2 (en) * | 2005-01-03 | 2012-09-11 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7636257B2 (en) * | 2005-06-10 | 2009-12-22 | Macronix International Co., Ltd. | Methods of operating p-channel non-volatile memory devices |
| US7763927B2 (en) | 2005-12-15 | 2010-07-27 | Macronix International Co., Ltd. | Non-volatile memory device having a nitride-oxide dielectric layer |
| US7391652B2 (en) * | 2006-05-05 | 2008-06-24 | Macronix International Co., Ltd. | Method of programming and erasing a p-channel BE-SONOS NAND flash memory |
| US7414889B2 (en) * | 2006-05-23 | 2008-08-19 | Macronix International Co., Ltd. | Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices |
| US7948799B2 (en) * | 2006-05-23 | 2011-05-24 | Macronix International Co., Ltd. | Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices |
| TWI300931B (en) * | 2006-06-20 | 2008-09-11 | Macronix Int Co Ltd | Method of operating non-volatile memory device |
| US7746694B2 (en) * | 2006-07-10 | 2010-06-29 | Macronix International Co., Ltd. | Nonvolatile memory array having modified channel region interface |
| US7772068B2 (en) | 2006-08-30 | 2010-08-10 | Macronix International Co., Ltd. | Method of manufacturing non-volatile memory |
| US7811890B2 (en) | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
| US8772858B2 (en) * | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
| US7851848B2 (en) | 2006-11-01 | 2010-12-14 | Macronix International Co., Ltd. | Cylindrical channel charge trapping devices with effectively high coupling ratios |
| US8101989B2 (en) | 2006-11-20 | 2012-01-24 | Macronix International Co., Ltd. | Charge trapping devices with field distribution layer over tunneling barrier |
| US20090039414A1 (en) * | 2007-08-09 | 2009-02-12 | Macronix International Co., Ltd. | Charge trapping memory cell with high speed erase |
| US7838923B2 (en) | 2007-08-09 | 2010-11-23 | Macronix International Co., Ltd. | Lateral pocket implant charge trapping devices |
| US7816727B2 (en) | 2007-08-27 | 2010-10-19 | Macronix International Co., Ltd. | High-κ capped blocking dielectric bandgap engineered SONOS and MONOS |
| US7643349B2 (en) * | 2007-10-18 | 2010-01-05 | Macronix International Co., Ltd. | Efficient erase algorithm for SONOS-type NAND flash |
| US7848148B2 (en) * | 2007-10-18 | 2010-12-07 | Macronix International Co., Ltd. | One-transistor cell semiconductor on insulator random access memory |
| DE112008003726B4 (de) * | 2008-02-20 | 2023-09-21 | Soitec | Oxidation nach Oxidauflösung |
| US8068370B2 (en) * | 2008-04-18 | 2011-11-29 | Macronix International Co., Ltd. | Floating gate memory device with interpoly charge trapping structure |
| US8081516B2 (en) * | 2009-01-02 | 2011-12-20 | Macronix International Co., Ltd. | Method and apparatus to suppress fringing field interference of charge trapping NAND memory |
| US8861273B2 (en) * | 2009-04-21 | 2014-10-14 | Macronix International Co., Ltd. | Bandgap engineered charge trapping memory in two-transistor nor architecture |
| US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
| US8987098B2 (en) | 2012-06-19 | 2015-03-24 | Macronix International Co., Ltd. | Damascene word line |
| US9379126B2 (en) | 2013-03-14 | 2016-06-28 | Macronix International Co., Ltd. | Damascene conductor for a 3D device |
| CN103165433B (zh) * | 2013-04-01 | 2015-10-28 | 清华大学 | 一种半导体栅结构及其形成方法 |
| US9099538B2 (en) | 2013-09-17 | 2015-08-04 | Macronix International Co., Ltd. | Conductor with a plurality of vertical extensions for a 3D device |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190973B1 (en) * | 1998-12-18 | 2001-02-20 | Zilog Inc. | Method of fabricating a high quality thin oxide |
| US6423617B1 (en) | 2000-07-20 | 2002-07-23 | Micron Technology, Inc. | In-situ use of dichloroethene and NH3 in an H2O steam based oxidation system to provide a source of chlorine |
| US6362051B1 (en) | 2000-08-25 | 2002-03-26 | Advanced Micro Devices, Inc. | Method of forming ONO flash memory devices using low energy nitrogen implantation |
| US6638877B2 (en) | 2000-11-03 | 2003-10-28 | Texas Instruments Incorporated | Ultra-thin SiO2using N2O as the oxidant |
| TW478062B (en) * | 2000-12-05 | 2002-03-01 | Nat Science Council | A method of surface treatment on the improvement of electrical properties for doped SiO2 films |
-
2005
- 2005-09-27 US US11/235,786 patent/US8846549B2/en active Active
-
2006
- 2006-09-06 CN CNB2006101290613A patent/CN100563025C/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113169055A (zh) * | 2018-12-05 | 2021-07-23 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN113169055B (zh) * | 2018-12-05 | 2023-08-08 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8846549B2 (en) | 2014-09-30 |
| CN100563025C (zh) | 2009-11-25 |
| US20070069283A1 (en) | 2007-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1941407A (zh) | 氮化闪速存储器形成底氧化层的方法 | |
| CN101202250A (zh) | 半导体存储器及其形成方法 | |
| CN1841683A (zh) | 制造存储器件的方法 | |
| TWI376773B (en) | Method for manufacturing non-volatile memory and structure threrof | |
| CN1808718A (zh) | 存储单元以及电荷陷入层存储单元的阵列的操作方法 | |
| JP2002184873A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN1650431A (zh) | 非易失性存储器及其制造方法 | |
| JPWO2007064048A1 (ja) | 半導体記憶装置、その駆動方法およびその製造方法 | |
| TW200537505A (en) | Method for operating an electrical writable and erasable memory cell and a memory device for electrical memories | |
| US7394127B2 (en) | Non-volatile memory device having a charge storage oxide layer and operation thereof | |
| US20070087503A1 (en) | Improving NROM device characteristics using adjusted gate work function | |
| CN101494172B (zh) | 半导体装置及其制造方法 | |
| KR100806788B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| JPWO2006095890A1 (ja) | 半導体装置およびその製造方法 | |
| CN1719595A (zh) | 制造双层多晶硅可改写非挥发性存储器的方法 | |
| JP2007142450A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20080059060A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| Lee et al. | Investigation on the effect of tunnel oxide nitridation to threshold voltage instability mechanisms of nanoscale CT NVM | |
| JP3924433B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| CN1263148C (zh) | 氮化硅只读存储器及其制造方法 | |
| Lai et al. | Novel self-aligned nitride one time programming with 2-bit/cell based on pure 90-nm complementary metal–oxide–semiconductor logic technology | |
| CN109427797B (zh) | 半导体结构及其形成方法 | |
| CN101452890B (zh) | 半导体装置及其制造方法 | |
| US20150115349A1 (en) | Methods of fabricating memory devices having charged species and methods of adjusting flatband voltage in such memory devices | |
| CN100386883C (zh) | 非易失性存储单元及其操作方法与非易失性内存 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |