CN1941419A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1941419A
CN1941419A CNA2006101373902A CN200610137390A CN1941419A CN 1941419 A CN1941419 A CN 1941419A CN A2006101373902 A CNA2006101373902 A CN A2006101373902A CN 200610137390 A CN200610137390 A CN 200610137390A CN 1941419 A CN1941419 A CN 1941419A
Authority
CN
China
Prior art keywords
film
layer
semiconductor layer
semiconductor device
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101373902A
Other languages
English (en)
Inventor
仲泽美佐子
一条充弘
浜谷敏次
大沼英人
牧田直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1941419A publication Critical patent/CN1941419A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

形成了满足以下三个要求，“很好地抵挡刻蚀并能够阻止刻蚀来保护半导体薄膜被刻蚀剂刻蚀掉”，“在为吸收进行的热处理中允许杂质元素自由移动”，及“具有优秀的可重复性”的阻挡层，阻挡层用于吸收半导体薄膜中的杂质。阻挡层为氧化硅薄膜，阻挡层中所含的低氧化物比率为18％或更高。

Description

半导体器件及其制造方法
本申请是申请日为2003年4月11日、申请号为03110587.4、发明名称为“半导体器件及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及吸收半导体薄膜内所含的杂质元素的方法。本发明还涉及通过根据本发明所形成的结晶半导体薄膜，制造具有优秀特性的高可靠性半导体器件技术。
背景技术
为了提高利用半导体特性，如薄膜晶体管(TFTs)等器件所制造的元件产量，从而使器件更加微小精密，开发一种吸收技术来降低半导体薄膜内重金属杂质元素的浓度是很重要的(一种通过热处理引导的扩散，能够将半导体薄膜中的杂质元素转移至吸收区域的技术)。人们一直在研究使器件更小、性能更高的方法，随着尺寸和重量的减小，重金属杂质元素的影响反而变得更大。结果，即使在器件中存在少量的重金属杂质元素，也会导致诸如缺陷和漏电流之类的问题，从而降低器件的特性，缩短器件的寿命。
因此，为了提高产量并获得高性能的器件，涉及用来降低半导体中杂质元素浓度的吸收技术的技术性开发正在积极进展着。
本发明的申请人已经在JP 07-161634 A和其他已发表的论文中公开了获得高质量结晶半导体薄膜的方法。在这一方法中，在无定形半导体薄膜(典型的为无定形硅薄膜)中掺杂一种金属元素，如Ni，Cu或Pd，再对薄膜进行热处理，形成晶粒尺寸很大的高质量结晶硅薄膜。用于掺杂到无定形硅薄膜中的金属元素称为加速结晶元素或催化元素，其作用是加速结晶。这里用Ni来作为催化元素(加速结晶元素)的例子，它同时也是一种上述提到的导致半导体特性降低的重金属杂质元素。
因此，在结晶步骤后，需要迅速将催化元素从结晶半导体薄膜(结晶硅薄膜)中去除(或者降低结晶硅薄膜中催化元素(加速结晶元素)的浓度)。已经有很多种吸收技术用于去除或降低催化元素。
用于吸收杂质元素(加速结晶元素)的技术可以根据其吸收机制分为三种类型。类型1为通过加热的方法，将之后将作为沟道形成区域内的杂质元素扩散至源区或漏区，这些区域中含有高浓度具有吸收作用的元素(例如，在元素周期表中位于第5主族的元素)。类型2为通过加热的方法，将有源层区域(特别是之后将成为沟道形成区的区域)内的杂质元素扩散至位于有源层区域外的吸收区域，该区域内含有高浓度具有吸收作用的元素(例如，在元素周期表中位于第5主族的元素)。类型3为通过热处理的方法，将第一层半导体薄膜(形成有源层的半导体薄膜)内的杂质元素扩散至第二层半导体薄膜(例如，硅薄膜)内，这一层形成于第一层半导体薄膜之上作为一层吸收区域。
特别指出是的，类型3将杂质元素沿基本上垂直于衬底的方向移动来吸收(在下文中指垂直吸收)，这一类型被认为是一种能获得具有低杂质元素浓度的高质量半导体薄膜的很有前途的方法，因为杂质元素移动的距离很短，这有利于在降低在半导体薄膜中杂质元素的浓度方面取得令人满意的效果。
JP 10-022289 A中公开了一种用来吸收半导体薄膜中所含的杂质元素的方法，该方法在半导体薄膜上形成一层厚度为1～5纳米的氧化膜，再在氧化膜上形成一层含硅的薄膜并将其进行热处理。
当吸收区域在为吸收进行的热处理后被刻蚀掉时，半导体薄膜上的这层氧化膜起到了阻止刻蚀(阻碍刻蚀)的作用。基于这一原因，要求氧化膜能够“很好地抵挡刻蚀并能够阻止刻蚀来保护半导体薄膜被刻蚀剂刻蚀掉”，“在为吸收进行的热处理中允许杂质元素自由移动”，并“具有优秀的可重复性”。
然而，尽管JP 10-022289 A中指出了能够进行有效吸收的氧化膜厚度为1～5纳米，但并没有提到如何才能获得满足以上要求的氧化膜。
发明内容
本发明的一个目的是提供一种形成阻挡层的方法来满足这些要求：“很好地抵挡刻蚀并能够阻止刻蚀来保护半导体薄膜被刻蚀剂刻蚀掉”，“在为吸收进行的热处理中允许杂质元素自由移动”，并“具有优秀的可再生性”，并提供一种通过利用阻挡层来吸收半导体薄膜中的杂质元素，从而形成只含有少量杂质元素的高质量半导体薄膜的方法。
为了实现上述目标，本发明涉及了一种制造半导体器件的方法，其特征在于包括：在绝缘体上形成第一层无定形半导体薄膜；在第一层无定形半导体薄膜中掺杂一种加速结晶的元素，将这层薄膜进行第一次热处理以形成一层结晶半导体薄膜；在这层结晶半导体薄膜上形成一层阻挡层；在阻挡层上形成第二层无定形半导体薄膜；通过第二次热处理吸收结晶半导体薄膜中加速结晶的元素，这里阻挡层为一层含有低氧化物的薄膜。
本发明的另一方面涉及一种制造半导体器件的方法，其特征在于包括：在绝缘体上形成第一层无定形半导体薄膜；在第一层无定形半导体薄膜上形成一层掩膜绝缘薄膜，在第一层无定形半导体薄膜中有选择地掺杂一种加速结晶的元素，将这层薄膜进行第一次热处理以形成一层结晶半导体薄膜；在这层结晶半导体薄膜上形成一层阻挡层；在阻挡层上形成第二层无定形半导体薄膜；通过第二次热处理吸收结晶半导体薄膜中加速结晶的元素，这里阻挡层为一层含有低氧化物的薄膜。
本发明的另一方面还涉及一种制造半导体器件的方法，其特征在于包括：在绝缘体上形成第一层无定形半导体薄膜；在第一层无定形半导体薄膜中掺杂一种加速结晶的元素，将这层薄膜进行第一次热处理以形成一层结晶半导体薄膜；在这层结晶半导体薄膜上形成一层阻挡层；在阻挡层上形成第二层无定形半导体薄膜；通过第二次热处理吸收结晶半导体薄膜中加速结晶的元素，这里阻挡层为一层含有低氧化物的氧化薄膜，第二层无定形半导体薄膜中含有一种具有吸收作用的元素。
本发明的另一方面还涉及一种制造半导体器件的方法，其特征在于包括：在绝缘体上形成第一层无定形半导体薄膜；在第一层无定形半导体薄膜上形成一层掩膜绝缘薄膜，在第一层无定形半导体薄膜中有选择地掺杂一种加速结晶的元素，将这层薄膜进行第一次热处理以形成一层结晶半导体薄膜；在这层结晶半导体薄膜上形成一层阻挡层；在阻挡层上形成第二层无定形半导体薄膜；通过第二次热处理吸收结晶半导体薄膜中加速结晶的元素，这里阻挡层为一层含有低氧化物的薄膜，第二层无定形半导体薄膜中含有一种具有吸收作用的元素。
此外，在上述提到的本发明的各个方面中，该方法的特征在于阻挡层为一层氧化硅薄膜，阻挡层中所含的低氧化物比率为18％或更高。
此外，在上述提到的本发明的各个方面中，该方法的特征在于阻挡层中所含的低氧化物比率是由ESCA(电子能谱化学分析仪)测量的。
此外，在上述提到的本发明的各个方面中，该方法的特征在于阻挡层的形成是通过将结晶半导体薄膜的表面用含臭氧的水溶液进行处理而氧化得到的。
此外，在上述提到的本发明的各个方面中，该方法的特征在于阻挡层的形成是通过采用SiH4气和N2O气作为原料气体的等离子体化学汽相沉积得到的。
此外，在上述提到的本发明的各个方面中，该方法的特征在于具有吸收作用的元素为惰性气体元素，选自氩气，氙气，氪气和氖气。
此外，在上述提到的本发明的各个方面中，该方法的特征在于具有吸收作用的元素为位于元素周期表中第5主族的元素。
此外，在上述提到的本发明的各个方面中，该方法的特征在于具有吸收作用的元素为位于元素周期表中第5主族和第3主族的元素。
此外，在上述提到的本发明的各个方面中，该方法的特征在于在第一次热处理之后，用激光照射结晶半导体薄膜。
此外，在上述提到的本发明的各个方面中，该方法的特征在于在第二次热处理之后，用刻蚀的方法去除第二层半导体薄膜，之后去除阻挡层。
此外，在上述提到的本发明的各个方面中，该方法的特征在于用于加速结晶的元素为选自Ni，Fe，Co，Sn，Pb，Ru，Rh，Pd，Os，Ir，Pt，Cu和Au的一种或多种元素。
此外，本发明涉及一种半导体器件，其特征在于包含了一层半导体层，一层栅绝缘薄膜，以及在绝缘表面上形成的一个栅电极，其中半导体层中含有加速结晶的元素，元素浓度沿半导体层的厚度方向分级。
此外，本发明涉及一种半导体器件，其特征在于包含了一层半导体层，一层栅绝缘薄膜，以及在绝缘表面上形成的一个栅电极，其中半导体层中含有加速结晶的元素，元素浓度沿半导体层的厚度方向分级，半导体层表面一侧的加速结晶元素浓度高于半导体层衬底一侧的浓度。
此外，在上述提到的本发明的各个方面中，该方法的特征在于用于加速结晶的元素为选自Ni，Fe，Co，Sn，Pb，Ru，Rh，Pd，Os，Ir，Pt，Cu和Au的一种或多种元素。
此外，在上述提到的本发明的各个方面中，该方法的特征在于半导体层表面的平均表面粗糙度Ra为4.7～8.3纳米。
通过上述提到的含有18％或更高低氧化物的氧化薄膜，可以得到满足“很好地抵挡刻蚀并能够阻止刻蚀来保护半导体薄膜被刻蚀剂刻蚀掉”和“在为吸收进行的热处理中允许杂质元素自由移动”的阻挡层。上述提到的含有18％或更高低氧化物的氧化薄膜可以通过如下方法轻易实现：在无定形半导体薄膜中掺杂加速结晶元素，将这层薄膜进行热处理，得到的结晶半导体薄膜(典型的为结晶硅薄膜)表面形成了一层自然氧化薄膜，去除这层自然氧化膜后，再用含臭氧的水或TEOS-CVD(四氢化萘-化学汽相沉积)进行处理即可。因此，在制造半导体器件的工艺中，这层氧化膜具有了优秀的可重复性。
附图说明
在附图中：
图1所示为六种不同的阻挡层吸收程度的比较结果；
图2A至2F所示为用ESCA测量阻挡层的结果；
图3所示为阻挡层中所含的低氧化物比率；
图4A至4D所示为本发明的一种实施方案的工艺流程(第一部分)；
图5A至5C所示为本发明的一种实施方案的工艺流程(第二部分)；
图6A至6C所示为本发明的一种实施方案的工艺流程(第三部分)；
图7A和7B所示为本发明的一种实施方案的工艺流程(第四部分)；
图8所示为本发明的一种实施方案的工艺流程(第五部分)；
图9所示为根据本发明制造的显示设备中象素部分的顶部视图；
图10A至10E所示为本发明的一种实施方案示意图(第一部分)；
图11A至11C所示为本发明的一种实施方案示意图(第二部分)；
图12A至12F所示为应用本发明制造的显示设备作为显示单元的电气设备实例示意图；
图13A至13D所示为应用本发明制造的显示设备作为显示单元的电气设备实例示意图；
图14A至14C所示为应用本发明制造的显示设备作为显示单元的电气设备实例示意图；
图15所示为应用本发明制造的半导体器件中半导体层的二次离子质谱测定法(SIMS)测量结果。
具体实施方式
实施方案1
本节将会介绍根据本发明去除半导体薄膜中用于结晶的金属元素(催化元素或加速结晶的元素)的方法。该介绍参照图4A至4D。
在玻璃衬底10上形成一层厚度为100纳米的氮化硅薄膜作为衬底绝缘薄膜11。在其上继续形成一层厚度为20～100纳米的无定形硅薄膜12。衬底绝缘薄膜11可以为叠层结构。
在不定形硅薄膜12中掺杂加速结晶的元素(催化元素)，形成一层含催化元素的层13用来进行热处理。这里，含催化元素的层13是采用旋转涂布工艺在不定形硅薄膜12上涂敷质量浓度为10ppm的结晶加速元素水溶液(在本实施方案中为镍)(乙酸镍水溶液)而形成的。可以用作加速结晶的元素选自包含铁(Fe)、镍(Ni)、钴(Co)、锡(Sn)、铅(Pb)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)和金(Au)的组(图4A)。除了采用旋转涂布工艺在不定形硅薄膜12中掺杂镍，还可以通过蒸发或溅射在不定形硅薄膜12上形成加速结晶元素薄膜(这里为镍薄膜)。
在结晶步骤之前，将衬底在400～500℃下进行约一小时的热处理以使薄膜脱氢，再在500～650℃下(优选值为550～570℃)进行4～12小时(优选值为4～6小时)的第一次热处理。在本实施方案中，热处理控制在550℃下进行4小时。结果形成了一层结晶半导体薄膜(在本实施方案中为结晶硅薄膜)14。尽管这里薄膜的结晶是通过炉内热处理来进行的，还可以利用灯或类似光源的快速热退火(RTA)设备来进行结晶。在热处理后，可以通过激光照射结晶硅薄膜14来提高其结晶程度。激光照射可以显著提高结晶硅薄膜的结晶程度。可以采用脉冲振荡型KrF准分子激光器(波长：248纳米)作为激光照射源。
随后在结晶硅薄膜14上形成了一层阻挡层15。在本实施方案中制备了六种不同的阻挡层作为阻挡层15。这六种阻挡层是如何形成的如表1所示。
表1
阻挡层形成条件
  类型   (1)氢氧化薄膜 (2)SiOx   (3)TEOS(a)   (4)TEOS(b)   (5)氧气等离子体薄膜(a)   (6)氧气等离子体薄膜(b)
  形成条件   处理时间60秒 沉积时间20秒 沉积时间15秒 沉积时间2秒 沉积时间60秒 沉积时间60秒
(1)中所示的氢氧化薄膜特指一种形成于结晶硅薄膜14(第一层半导体薄膜)表面上的氧化硅薄膜，它是通过去除结晶硅薄膜表面形成的一层自然氧化薄膜后，将其表面用含氢氧基(氢氧基浓度：14毫克/升)的臭氧水处理60秒得到的。即使使用了相同的原料气体，不同的薄膜形成条件(特别是流速率比和薄膜形成速率)使得这些薄膜也会具有不同的特性(例如，薄膜密度和组分比率)。由此制备了(3)TEOS(a)，(4)TEOS(b)，(5)氧气等离子体薄膜(a)和(6)氧气等离子体薄膜(b)。
在阻挡层15上，形成了第二层半导体薄膜16作为吸收区域。第二层半导体薄膜16是通过溅射形成的一层无定形硅薄膜，它含有浓度为1×1019～1×1022/cm3惰性气体元素氩。
对衬底进行第二次热处理，将第一层半导体薄膜14中的结晶加速元素扩散至第二层半导体薄膜16中以便吸收。热处理控制在550℃下在炉内进行4小时。如果采用光源(用红外线作为光源)的辐射热作为热源来进行瞬时热处理的方法，或是采用加热的惰性气体(氮气或类似的惰性气体)作为热源来进行瞬时热处理的方法，可以缩短吸收所进行的热处理所需的时间。
现在，在吸收条件下对作为阻挡层15的6种薄膜进行评估。通过测量在吸收步骤后结晶加速元素在结晶硅薄膜(第一层半导体薄膜)14中所剩的浓度，可以评价吸收的效果，即结晶硅薄膜(第一层半导体薄膜)14中的杂质元素(加速结晶的元素)已经有多少转移至第二层半导体薄膜16中。特别指出的是，在经过热处理扩散之后，结晶加速元素在结晶硅薄膜(第一层半导体薄膜)14中所剩的浓度是通过X射线全反射荧光谱所测量得出的，平均值是通过测量同一平面内六个点得出的。用X射线全反射荧光谱所能检测的Ni的最低浓度为2.0×109/cm2。TXRF(X射线全反射荧光谱)的测量结果如图1所示。
图1给出了阻挡层(1)和阻挡层(2)能够有效地将结晶加速元素的浓度降低至1×1010原子/cm2或更低。已经证明阻挡层(1)和阻挡层(2)都可以“在为吸收进行的热处理中允许杂质元素自由移动”。
本发明分别对这六种阻挡层(含硅的绝缘薄膜)进行了电子能谱化学分析(ESCA)来检测它们之间的差异。ESCA是一种利用软X射线激发的光电子能谱。在ESCA中，通过测量样品受到软X射线照射时所释放出的光电子的动能，来测定该原子特有的结合能，并通过结合能中的细微变化读出电子的能态。
图2和图3给出了用ESCA分析这六种阻挡层的结果。表2中给出了图2和图3中的数值结果。
表2
从结果中看出，本发明人发现，在吸收效果评价高的薄膜中(已经成功降低了残留在第一层结晶半导体薄膜中的催化元素浓度的薄膜)低氧化物的比率高于吸收效果评价低的薄膜(未成功降低残留在第一层结晶半导体薄膜中的催化元素浓度的薄膜)。四个氧原子与一个硅原子结合所得到的氧化硅用Si4+表示，通常这是最合理的结合方式。硅的四个键中有一个与氧结合的氧化硅用Si1+表示。硅的四个键中有两个与氧键合的氧化硅用Si2+表示。硅的四个键中有三个与氧结合的氧化硅用Si3+表示。非Si4+的Sin+称为低氧化物。在本发明中，通过ESCA测量的位于阻挡层中的非Si4+的Sin+被特指为低氧化物。
上述结果证明，由具有高低氧化物比率的氧化膜所形成的阻挡层(例如，上述提到的氢氧化膜(1)和氧化硅膜(2))能够“在为吸收进行的热处理中允许杂质元素自由移动”。
对于吸收，在结晶半导体薄膜上形成一层作为阻挡层的具有高低氧化物比率的氧化膜，再在其上形成第二层半导体薄膜作为吸收区域。这种方法可以获得令人满意的吸收效果，在吸收步骤之后，阻挡层还可以在去除吸收区域时起到阻止刻蚀的作用。
在采用了本发明中的具有高低氧化物比率的阻挡层进行吸收之后，利用SIMS来测量硅薄膜中的结晶加速元素(这里为镍)分布。测量结果如图15所示。在图的左边，纵坐标表示镍的浓度。横坐标表示样品的测量深度。由无定形硅形成的吸收区域深度大约为从样品上表面起0～140纳米。阻挡层约140～150纳米深。结晶半导体薄膜约150～190纳米深。衬底绝缘薄膜约190纳米深及更深。
图15中，用作结晶加速元素的镍浓度在硅薄膜的表面一侧更高(这里指的是和衬底相对的一面，即形成栅绝缘薄膜的一面)。已经证明，通过吸收过程，将平均分布于整个硅薄膜上的结晶加速元素转移至形成于硅薄膜上的吸收区域内，会使得镍的浓度在硅薄膜表面一侧更高。
如上所述，利用本发明中的阻挡层进行吸收处理，可以转移半导体(硅)薄膜中的结晶加速元素，并获得结晶加速元素浓度降低了的高质量结晶硅薄膜。
实施方案2
参考图4A至7B描述一种根据本发明制造半导体器件的方法。
衬底10可以选用低碱性玻璃衬底或石英衬底。本实施方案采用了低碱性玻璃衬底。本方案中，将衬底预先在低于玻璃形变温度的10～20℃下进行热处理。在衬底10的表面上，即形成TFT的区域，形成一层氧化硅薄膜，氮化硅薄膜，氮氧化硅薄膜或类似薄膜作为衬底绝缘薄膜11，以防止衬底10中的杂质扩散出来。例如，衬底绝缘薄膜11为衬底绝缘薄膜11a和衬底绝缘薄膜11b所组成的叠层，其中衬底绝缘薄膜11a是通过等离子体CVD由SiH4，NH3和N2O所形成的一层100纳米厚的氮氧化硅薄膜，衬底绝缘薄膜11b是通过等离子体CVD由SiH4和N2O所形成的一层200纳米厚的氮氧化硅薄膜。
接着，通过等离子体CVD，溅射，或其他已知的方法形成一层具有无定形结构(无定形半导体薄膜，典型的为无定形硅薄膜)的半导体薄膜12，其厚度为20～150纳米(优选值为30～80纳米)。本实施方案中的无定形半导体薄膜12为通过等离子体CVD形成的一层厚度为55纳米的无定形硅薄膜。具有无定形结构的半导体薄膜包括无定形半导体薄膜和微晶半导体薄膜。衬底绝缘薄膜11和衬底绝缘薄膜12可以用相同的薄膜形成方法获得，因此它们可以连续形成。在衬底绝缘薄膜11形成后，如果可以避免将其暴露在空气中，则可以防止衬底绝缘薄膜11的表面污染，还可以降低待测的TFTs间的特性波动以及阈值电压的变化(图4A)。
接着形成了一层具有晶体结构(在本实施方案中为结晶硅薄膜)的半导体薄膜。在无定形硅薄膜12的结晶化过程中，使用了加速结晶元素(催化元素)(选自Ni，Co，Sn，Pb，Pd，Fe，和Cu中的一种或多种元素，典型的为Ni)，通过热处理形成一层结晶硅薄膜14。
特别是，含有催化元素的层13形成于无定形硅薄膜12的表面，对这种状态下的衬底进行热处理，从而将无定形硅薄膜12转化为结晶硅薄膜14。结晶硅薄膜14可以为单晶硅薄膜或多晶硅薄膜。本实施方案中形成的结晶硅薄膜14为具有晶界的硅薄膜。
等离子体掺杂，或是如蒸发或溅射的汽化方法，或是使用含有结晶加速元素的溶液都可以用来在无定形硅薄膜中掺杂结晶加速元素。采用溶液的方法更容易控制掺杂的结晶加速元素量，适用于少量的掺杂。
当上述的结晶方法结合了激光结晶法后，可以提高结晶半导体薄膜的结晶程度。应用于激光结晶中的激光可以采用脉冲振荡型或连续波型KrF准分子激光器，XeCl准分子激光器，YAG激光器或YVO4激光器。当采用了其中一种激光器时，从这些激光振荡器中发射的激光在照射到半导体薄膜前，被光学系统收集成为线型光。可以根据不同的情况选择合适的结晶条件。
受到激光照射的半导体薄膜表面呈不规则状。通过扫描面积设定为50微米×50微米的原子力显微镜(AFM)可以观察到这些不平整态。观察结果显示薄膜的表面粗糙度Ra为4.7～8.3纳米。
当无定形硅薄膜12结晶后，原子将重新排列，薄膜变得致密。结果，得到的结晶硅薄膜14的厚度减少了无定形硅薄膜初始厚度(在本实施方案中为55纳米)的1～15％。
在结晶硅薄膜14上形成一层阻挡层15。在本实施方案中，阻挡层为一层氧化硅薄膜，其形成条件为：设定薄膜形成温度为400℃，气体流速率比SiH4∶N2O为4/800(sccm)，压强为0.399×102帕，射频功率密度为10/600W/cm2。
在阻挡层15上形成了第二层半导体薄膜16，以作为吸收区域。第二层半导体薄膜16可采用硅薄膜。在第二层半导体薄膜16中掺杂惰性气体元素以保证充分吸收。在含有一种惰性气体元素的气氛中采用硅靶来形成一层无定形硅薄膜，这可以作为例子说明如何形成一层含有惰性气体元素的半导体薄膜以作为吸收区域16。选用的惰性气体元素选自氦气(He)、氖气(Ne)、氩气(Ar)、氪气(kr)和氙气(Xe)中的一种或几种。优选的为氩气(Ar)，因为其价格便宜。
此外，可以采用含有位于元素周期表中第5主族的元素(典型的为磷或砷)或第3主族的元素(典型的为硼)的靶来形成吸收区域，这些元素都具有吸收作用。吸收区域中可以包含一种位于元素周期表中第5主族的元素(典型的为磷或砷)和一种位于第3主族的元素(典型的为硼)。
在吸收步骤之后，通过刻蚀去除第二层半导体薄膜(吸收区域)16。这样，薄膜16必须能够轻易去除，考虑到第一层半导体薄膜(结晶硅薄膜14)也会受到刻蚀，则具有很大选择比的无定形半导体薄膜适合作为薄膜16。
对于吸收，残留在结晶硅薄膜14中的结晶加速元素(镍)通过热处理转移至吸收区域16中，从而去除了镍或降低了镍的浓度。吸收所进行的热处理是用强光进行照射或在炉内加热。镍被彻底吸收直到结晶硅薄膜14中几乎没有剩余的镍，即，直到薄膜中镍的浓度降低至1×1018/cm3或更低，优选值为1×1017/cm3或更低。
接着，阻挡层15作为刻蚀阻挡物来有选择地单独去除吸收区域16。阻挡层15用氟化酸或类似物去除。
随着上述结晶硅薄膜中催化元素浓度的降低，薄膜被分割成所需的图形，形成了半导体层102至105。
为了形成n型沟道TFT，在半导体层102至105的整个表面掺杂硼(B)，硼是一种能提供p型导电型的杂质元素，为了控制阈值电压，硼的浓度为1×1016～5×1017/cm3。可采用离子掺杂的方法掺杂硼(B)。此外，在无定形硅薄膜形成时，可以同时进行硼掺杂。尽管掺杂硼不总是必须的，但它是优选的做法，因为如果在半导体层102至105中掺杂硼(B)，所形成的n-沟道TFT的阈值电压就可以控制在指定范围内。
接着，通过等离子体CVD或溅射的方法，形成了厚度为10～150纳米的含硅的隔离薄膜，用作栅绝缘薄膜106。例如，形成一层厚度为120纳米的氮氧化硅薄膜。栅绝缘薄膜106可以为单独的一层或是其他含硅的绝缘薄膜的叠层。
接着形成导电薄膜(A)107和导电薄膜(B)108，以用来形成栅电极。在本实施方案中，作为导电层(B)108的金属薄膜位于作为导电层(A)107的金属氮化物薄膜之上。导电层(B)108是由选自包含钽(Ta)、钛(Ti)、钼(Mo)和钨(W)的组中的一个元素，或主要包含上述元素之一的合金，或含有上述元素组合的合金薄膜(典型的为Mo-W合金薄膜或Mo-Ta合金薄膜)所形成的。导电层(A)107是由氮化钽(TaN)、氮化钨(WN)、氮化钛(TiN)或氮化钼(MoN)所形成的。或者，导电层(A)107可以由硅化钨、硅化钛或硅化钼形成。优选降低导电层(B)内的杂质浓度以降低电阻。特别是优选降低其氧浓度至30ppm或更低。例如，当导电层(B)为钨(W)薄膜时，通过降低层中的氧浓度至30ppm或更低，可以获得20μΩcm或更低的电阻率。
导电层(A)107的厚度为10～50纳米(优选值为20～30纳米)。导电层(B)108的厚度为200～400纳米(优选值为250～350纳米)。在本实施方案中，采用了厚度为30纳米的氮化钽薄膜作为导电层(A)107，采用了厚度为350纳米的钨薄膜作为导电层(B)108。这两个导电层都是通过溅射形成的。当通过溅射形成薄膜时，在溅射气体Ar气中加入适量的Xe气或Kr气可以释放出薄膜形成所需的内部压力，以防止薄膜剥离(图5A)。
接下来形成了抗蚀剂掩膜109～113，抗蚀剂掩膜用于第一次刻蚀处理以形成每个TFT的栅电极及电容线。在本实施方案中，第一次刻蚀条件包括采用ICP(电感耦合等离子体)刻蚀，使用CF4、Cl2和O2作为刻蚀气体，设置气体流速率比为25∶25∶10(sccm)，在1Pa的压强下，对环绕电极施加500瓦的射频(13.56MHz)功率来产生等离子体。衬底一侧(样品台)也接收到150W的射频(13.56MHz)功率，施加相当于负的自偏置电压。在第一次刻蚀条件下，钨薄膜被刻蚀掉，第一层导电层沿边缘呈圆台形。
无需去除抗蚀剂掩膜109～113，可以将第一次刻蚀条件转变为第二次刻蚀条件。第二次刻蚀条件包括采用刻蚀气体CF4和Cl2，设置气体流速率比为30∶30(sccm)，在1Pa的压强下，对环绕电极施加500瓦的射频(13.56MHz)功率来产生用于30秒刻蚀的等离子体。衬底一侧(样品台)也接收到20W的射频(13.56MHz)功率，施加相当于负的自偏置电压。在包括使用了CF4和Cl2的混合气体的第二次刻蚀条件下，钨薄膜和氮化钽薄膜的刻蚀程度是相同的。通过上述步骤，在沿边缘呈圆台形的导电薄膜(A)和导电薄膜(B)上形成了第一次栅电极图形114～116，电容线117和源极引线118。
无需去除抗蚀剂掩膜109～113，可以实施第二次刻蚀处理。在第二次刻蚀处理中，用CF4、Cl2和O2作为刻蚀气体，气体流速率比设置为20∶20∶20(sccm)，在1Pa的压强下，对环绕电极施加500瓦的射频(13.56MHz)功率来施加相当于负的自偏置电压。在第二次刻蚀处理中，钨薄膜被有选择地刻蚀掉。
通过第二次刻蚀处理，导电薄膜(A)114a～118a以及导电薄膜(B)114a～118a被刻蚀形成了第二次栅电极图形119～121，电容线122和源极引线123。
接着，去除抗蚀剂掩膜109～113，在半导体层中掺杂n型杂质元素。将第二次刻蚀处理时形成的栅电极119～122作为掩膜层，形成了n型杂质区域124～127。在杂质区域124～127内杂质元素(磷)的浓度设定为1×1016～1×1017/cm3。(图6A)
接下来，为了进行第二次掺杂处理，形成了第一块掩膜层128和130，它们覆盖了整个半导体层103和105，并形成了第二块掩膜层129，它覆盖了半导体层104上的第二次导电层图形121以及半导体层104的一部分。在半导体层102内，通过半导体层102上的第二次导电层图形119a，第二次掺杂处理得到了含有第二种浓度的n型杂质元素的n型杂质区域132，以及含有第三种浓度的n型杂质元素的n型杂质区域131。第二次掺杂处理还在半导体层104内得到了含有第三种浓度的n型杂质元素的n型杂质区域133。含有第二种浓度的n型杂质元素的n型杂质区域132中，磷浓度设定为1×1017～1×1019/cm3。含有第三种浓度的n型杂质元素的n型杂质区域131和133中，磷浓度设定为1×1020～1×1021/cm3(图6B)。
尽管如上所述，在本实施方案中，含有第二种浓度的n型杂质元素的n型杂质区域，以及含有第三种浓度的n型杂质元素的n型杂质区域都在一个掺杂步骤中形成，这一掺杂步骤也可以分为两个步骤。
接着形成了掩膜层134和135以覆盖整个半导体层102和104，从而为第三次掺杂处理作准备。第三次掺杂处理采用了以氢气稀释的乙硼烷(B2H6)气体或是以惰性气体稀释的乙硼烷(B2H6)气体，在半导体层103和105内形成了含有第一种浓度的p型杂质元素的p型杂质区域136和138，以及含有第二种浓度的p型杂质元素的p型杂质区域137和139。含有第一种浓度的p型杂质元素的p型杂质区域136和138中，所含硼的浓度为2×1020～3×1021/cm3。含有第二种浓度的p型杂质元素的p型杂质区域137和139形成于和第二次圆台型导电层图形120a和122a交叠的区域内，其中所含硼的浓度为1×1018～1×1020/cm3。
通过以上步骤，n型杂质区域和p型杂质区域分布在各自的半导体层内形成(图4D)。
去除掩膜层134和135以形成一层无机隔层绝缘薄膜140。无机隔层绝缘薄膜140为一层厚度为50～500纳米(典型值为100～300纳米)的氮化硅薄膜，氧化硅薄膜或氮氧化硅薄膜。在本实施方案中，用等离子体CVD形成了一层厚度为150纳米的氮氧化硅薄膜。无机隔层绝缘薄膜不限于氮氧化硅薄膜，它可以为单独的一层或是其他含硅的绝缘薄膜的叠层。
下一个步骤是激活用于掺杂到半导体层内的杂质元素。激活步骤采用炉内退火。热退火温度控制在400～700℃，典型值为500～550℃。在本实施方案中，在550℃下进行四小时的热处理来实现激活。除了热退火，还可以采用激光退火或快速热退火(RTA)。
激活处理可以在无机隔层绝缘薄膜140的形成之前进行。但是，当栅电极的材料抗热性差时，通常将激活步骤放在无机隔层绝缘薄膜(一层主要含硅的绝缘薄膜，例如氮化硅薄膜)的形成之后，如同在本实施方案中一样，以用来保护连线或其他。
另一种热处理控制在温度为300～550℃，在含3～100％氢气的气氛中进行1～12小时，使半导体层氢化。本实施方案中，在410℃下，衬底在含有大约3％氢气的氮气气氛中进行了1小时的热处理。这一步骤是利用隔层绝缘薄膜中所含的氢气来去除半导体层中的悬挂键。其他氢化方法的例子有等离子体氢化(采用等离子体激发的氢气)。
如果采用激光退火来进行激活处理，在上述提到的脱氢步骤后，通常用准分子激光器、YAG激光器或类似激光器发射的激光来照射半导体层。
接着，在无机隔层绝缘薄膜140上，由有机绝缘材料形成了一层有机隔层绝缘薄膜141。在本实施方案中，形成了一层厚度为1.6微米的丙烯酸树脂薄膜。然后通过图案制作形成到达杂质区域的接触孔。
之后，形成了一层厚度为80～120纳米的透明导电薄膜，通过图案制作形成了象素电极142。透明导电薄膜可以用氧化铟和氧化锌的合金(In2O3-ZnO)或氧化锌(ZnO)形成。为了提高可见光的透射率和导电性，氧化锌(ZnO:Ga)中还可以掺杂镓(Ga)或其他类似元素。
和杂质区域电学相连的引线143～146在驱动电路部分205内形成。这些电极是通过制作一层50纳米厚的Ti薄膜和一层500纳米厚的合金薄膜(Al-Ti合金薄膜)的叠层图案来形成的。
引线147～150在象素部分206内形成，与杂质区域相互接触。
象素电极142通过引线149电学连接至半导体层105(图7B)。
本实施方案中的实例中，象素电极142由一层透明导电薄膜形成。如果象素电极是由反射导电薄膜所形成的，就可以制造出反射显示设备。在这里，象素电极可以在电极形成的同时形成。象素电极的材料通常具有高反射率，如主要含Al或Ag的薄膜或主要含Al的薄膜和主要含Ag的薄膜叠层。
这样，用于驱动电路的TFTs和用于象素部分的象素TFT可以在同一块衬底上形成。驱动电路包括一个n型沟道TFT 201和一个p型沟道TFT202。象素部分包括一个象素TFT 203和电容存储单元204。在本说明中为了方便起见，这样的衬底称为有源矩阵衬底。
图9所示为通过上述步骤制造的有源矩阵衬底的顶部视图。图9中的线A-A’对应于图7B中的线A-A’，图中还给出了半导体层104，栅电极121，连线147，栅引线149以及源区引线123的位置。图9中的线B-B’对应于图7B中的线B-B’，图中还给出了半导体层105，象素电极142和连线150的位置。
用于驱动电路的n-型沟道TFT 201包括位于岛状半导体层102内的沟道形成区域，源极和漏极区域131(一个作为源极区域，另一个作为漏极区域)，以及低浓度杂质区域132。低浓度杂质区域132与第二次栅电极图形119相互重叠，这一杂质区域称为Lov。Lov区域尺寸沿沟道长度方向为0.5～3.0微米，优选值为1.0～1.5微米。TFT还包括栅电极119，栅电极119是由导电层(A)119a和导电层(B)119b组成的叠层。
用于驱动电路的p-型沟道TFT 202包括位于岛状半导体层103内的沟道形成区域，源极和漏极区域136(一个作为源极区域，另一个作为漏极区域)，以及杂质区域137。TFT还包括栅电极120，栅电极120是由导电层(A)120a和导电层(B)120b组成的叠层。
象素部分的象素TFT 203包括位于岛状半导体层104内的沟道形成区域，源极和漏极区域133(一个作为源极区域，另一个作为漏极区域)，以及杂质区域126。TFT还包括栅电极121，栅电极121是由导电层(A)121a和导电层(B)121b组成的叠层。
电容存储单元204包括电容线122，由和栅绝缘薄膜相同的材料所形成的绝缘薄膜，以及掺杂了p型杂质元素的半导体层105。图7A和图7B中的象素TFT 203具有双栅结构，但是也可以采用单栅结构或是具有多于两个栅电极的多栅结构。
如上所述，本发明根据不同电路的特定要求，优化了构成象素部分和驱动电路的TFTs的结构。本发明使提高半导体器件的操作性能和可靠性成为可能。
实施方案3
本实施方案介绍了利用实施方案2中制造的有源矩阵衬底，制造有源矩阵液晶显示设备(也称为液晶显示面板)的工艺流程。该介绍参照图8。
根据实施方案2得到了如图7B中所示的有源矩阵衬底后，在图7B中的有源矩阵衬底上形成一层定向薄膜180，再将薄膜180进行打磨处理。本实施方案中，在定向薄膜180形成之前，通过图案制作一层丙烯酸树脂薄膜或其他有机树脂薄膜形成一个柱状隔离块181来保持衬底间的间距。若不采用柱状隔离块，可采用在衬底的整个表面喷射球状隔离块的方法。
接下来制备对面衬底182。颜色层183，184和平面化薄膜185在对面衬底上形成。红色层183和蓝色层184中的一部分相互重叠形成了第二个遮光部分。尽管在图8中未标出，红色层和绿色层中的一部分相互重叠形成了第一个遮光部分。
随后，在象素部分上形成一个反向电极186。对面衬底的整个表面上形成一层定向薄膜187，并对薄膜187进行打磨处理。
形成象素部分和驱动电路的有源矩阵衬底通过密封部分188与对面衬底相结合。密封部分188内为混合填充物，当衬底结合时，填充物和柱状隔离块共同保持两个衬底之间的距离一致。之后，将液晶显示材料189注入到衬底之间的空隙中，并用封端材料(图中未标出)完全密封。液晶材料189是一种已知的液晶材料。图8所示的有源矩阵液晶显示设备制备完毕。必要的话，有源矩阵衬底和对面衬底可以分割成所需的形状。通过已知技术将偏振板或类似附加到显示设备上。再用已知技术将软性电路(FPC)附加到显示设备上。
按上述方法制造的液晶显示面板可以用作多种电气设备的显示单元。
实施方案4
本实施方案中，将本发明应用于底部栅型TFT的制造工艺流程。参考图10A～11C给出底部栅型TFT的制造流程简述。
在衬底50上形成一层氧化硅薄膜，氮化硅薄膜，氮氧化硅薄膜或其他绝缘薄膜(图中未给出)。形成一层用于栅电极的导电薄膜，并将其通过图案制作获得栅电极51。导电薄膜的形成是由选自Ta、Ti、W、Mo、Cr和Al中的一种元素，或主要含有上述一种元素的薄膜(图10A)。
接着形成栅绝缘薄膜52。栅绝缘薄膜为单独的一层氧化硅薄膜，氮化硅薄膜或氮氧化硅薄膜，或是上述三种薄膜之一的叠层(图10B)。
接着通过热CVD，等离子体CVD，减压CVD，蒸发或溅射，形成一层厚度为10～150纳米的无定形硅薄膜53，该薄膜将作为无定形半导体薄膜。栅绝缘薄膜52和无定形硅薄膜53可以通过相同的薄膜形成方法来得到，因此可以连续形成。通过连续形成薄膜52和53，可以避免其暴露在空气中，防止表面污染，并降低待测的TFTs间的特性波动以及阈值电压的变化(图10C)。
在无定形硅薄膜53中加入一种加速结晶的元素，形成含催化元素的层54。再将薄膜进行热处理以形成结晶硅薄膜55。
在结晶步骤后，结晶硅薄膜55上形成了阻挡层56。通过去除结晶硅薄膜55表面自然形成的自然氧化薄膜，再将薄膜用含氢氧根离子的臭氧水处理，可以得到阻挡层56。这里，在室温下用含氢氧根浓度为14mg/l的臭氧水将薄膜处理60秒。得到的阻挡层56为含18％或更高低氧化物的氧化硅薄膜。
接着，形成含有惰性气体元素的第二层半导体薄膜57作为吸收区域。在本实施方案中，通过设定Ar的流速率为50sccm，薄膜形成压强为0.2帕，功率为3kw，衬底温度为150℃来形成半导体薄膜57，薄膜57中惰性气体元素的浓度为1×1019～1×1022/cm3，优选值为1×1020～1×1021/cm3，更优选值为5×1020/cm3。
通过热处理，结晶加速元素从结晶半导体薄膜55中转移(吸收)至吸收区域57。热处理可以采用RTA或炉内退火。通过热处理，结晶半导体薄膜55中的催化元素浓度可以降低至1×1017/cm3或者更低(图10D)。在吸收步骤后，通过刻蚀去除吸收区域(第二层半导体薄膜)57，再用氟化酸或类似物质去除阻挡层56。
接着，形成一层绝缘薄膜作为掩膜层59，用于避免在后续的杂质掺杂步骤中，在之后将作为沟道形成区域的部分掺杂进杂质元素。这层绝缘薄膜由氧化硅形成。形成的绝缘薄膜58的厚度为100～400纳米，用来保护结晶硅薄膜，并控制用于掺杂的杂质浓度。当在结晶硅薄膜中掺杂杂质元素时，绝缘薄膜可以防止结晶硅薄膜直接暴露于等离子体中，并可以实现微量浓度的控制。
利用抗蚀剂掩膜，在之后将作为n-沟道TFT有源区的结晶硅薄膜中的一部分中掺杂提供n型导电型的杂质元素，在之后将作为p-沟道TFT有源区的结晶硅薄膜中的一部分中掺杂提供p型导电型的杂质元素。结果形成了源区、漏区和LDD区(图10E)。
下一个步骤为激发掺杂到结晶硅薄膜中的杂质元素(图11A)。随后，去除结晶硅薄膜上的掩膜层59和绝缘薄膜58，通过图案制作将结晶硅薄膜制成所需的图形，例如，如图9所示的的半导体层104的图形。接着形成一层隔层绝缘薄膜60。隔层绝缘薄膜为一层厚度为500～1500纳米的氧化硅薄膜，氮化硅薄膜，氮氧化硅薄膜或其他绝缘薄膜(图11B)。
形成到达TFTs源区或漏区的接触孔，用来形成引线61～66来将TFTs相互电学连接(图11C)。
通过如上所述应用本发明，在同一块衬底上形成了一个n-型沟道TFT80(包括栅51，栅绝缘薄膜52，沟道形成区域69，LDD区域68，源区和漏区67(一个作为源区，另一个作为漏区)，以及引线61～63)，和一个p-型沟道TFT 81(包括栅51，栅绝缘薄膜71，沟道形成区域71，源区和漏区70(一个作为源区，另一个作为漏区)，以及引线64～66)。本发明适用于任何形式的TFT。
实施方案5
通过应用本发明形成的CMOS电路和象素部分可以用于有源矩阵型液晶显示(液晶显示设备)。因此，本发明可以满足所有需要安装液晶显示设备的电气设备的需要。
这些电气设备包括摄像机、数码照相机、投影机(背投影机或正投影机)、头戴型显示器(目镜型显示器)，个人电脑、便携信息终端(手提电脑、移动电话、电子记事薄等)等。图12A～14C给出了这些例子。
图12A所示的为个人电脑，包括主体2001、图像输入部分2002，显示部分2003，键盘2004等。
图12B所示的为摄像机，包括主体2101、显示部分2102、语音输入部分2103，操作开关2104，电池2105，图像接收部分2106等。
图12C所示的为移动电脑，包括主体2201、照相部分2202，图片接收部分2203，操作开关2204，显示部分2205等。
图12D所示的为目镜型显示器，包括主体2301，显示部分2302，臂部分2303等。
图12E所示的为采用已录制节目的录音媒质(下文中指录音媒质)的播放机，它包括主体2401，显示部分2402，扬声器2403，录音媒质2404，操作开关2405等。播放机采用DVD(数字化视频光盘)，CD或其他作为录音媒质，可以用来听音乐，看电影，玩游戏或上网。
图12F所示的为数码照相机，包括主体2501，显示部分2502，取景部分2503，操作开关2504，图像接收部分(未标出)等。
图13A所示的为正投影机，包括投影设备2601，屏幕2602等。
图13B所示的为背投影机，包括主体2701，投影设备2702，镜面2703，屏幕2704等。
图13C所示的为图13A和图13B中的投影设备2601和2702的结构示例。投影设备2601或2702包括光源光学系统2801，镜面2802，2804至2806，分光镜2803，棱镜2807，液晶显示器2808，相差板2809和投影光学系统2810。投影光学系统2810由包括一个投影透镜的光学系统组成。尽管示例中给出了三平板型的例子，本示例并不只限于此，例如可以为单一平板型。此外，这一示例的操作者可以适当提供光学系统，如光学透镜，具有偏振作用的胶片，用来调整相差的胶片，或者沿图13C中箭头所指示的光路径的红外(IR)胶片。
图13D所示的为图13C中光源光学系统2801的结构示例图。根据这一示例，光源光学系统2801包括反射器2811、光源2812、透镜阵列2813和2814、偏振变换单元2815和聚焦透镜2816。此外，图13D中所示的光源光学系统只是一个示例，这一示例并不仅限于此。例如，这一示例的操作者可以适当提供光学系统，如光学透镜，具有偏振作用的胶片，用来调整相差的胶片，或者在光源光学系统中的的IR胶片等。
但是，根据图13所示的投影机，只给出了采用发射型电光学设备的例子，而没有给出采用反射型电光学设备的例子。
图14A所示的为移动电话，包括显示面板3001，操作面板3002。显示面板3001和操作面板3002通过连接部分3003相互连接。在连接部分3003中，由显示面板3001的显示部分3004和操作面板3002的操作键3006构成的θ角角度可以任意改变。此外，还包括语音输出部分3005，操作键3006，电源开关3007和声音输入部分3008。
图14B所示的为便携图书(电子记事薄)，包括主体3101，显示部分3102、3103，录音媒质3104，操作开关3105，天线3106等。
图14C所示的为电视机，包括主体3201，支撑底座3202，显示部分3203等。
如上所述，本发明的应用范围十分广泛，适用于所有领域的电气设备。
应用本发明使得形成满足“很好地抵挡刻蚀并能够阻止刻蚀来保护半导体薄膜被刻蚀剂刻蚀掉”，“在为吸收进行的热处理中允许杂质元素自由移动”，并“具有优秀的可重复性”的阻挡层成为可能。当阻挡层用于吸收半导体薄膜中的杂质时，可以获得只含有少量杂质元素的高质量半导体薄膜。当高质量半导体薄膜用于制造半导体器件时，制造出的半导体器件具有高可靠性和优秀的特性。

Claims (8)

1.半导体器件，包括半导体层、栅绝缘薄膜和形成于绝缘表面的栅电极，
其中半导体层含有加速结晶的元素，元素浓度沿半导体层的厚度方向分级。
2.半导体器件，包括半导体层、栅绝缘薄膜和形成于绝缘表面的栅电极，
其中半导体层含有加速结晶的元素，元素浓度沿半导体层的厚度方向分级，且
其中半导体层表面一侧的加速结晶元素的浓度高于半导体层衬底一侧的浓度。
3.制造根据权利要求1的半导体器件的方法，其中加速结晶的元素选自包含镍、铁、钴、锡、铅、钌、铑、钯、锇、铱、铂、铜和金的组中的或多种。
4.制造根据权利要求2的半导体器件的方法，其中加速结晶的元素选自包含镍、铁、钴、锡、铅、钌、铑、钯、锇、铱、铂、铜和金的组中的或多种。
5.根据权利要求1的半导体器件，其中半导体层表面的平均表面粗糙度Ra为4.7～8.3纳米。
6.根据权利要求2的制造半导体器件，其中半导体层表面的平均表面粗糙度Ra为4.7～8.3纳米。
7.根据权利要求1的制造半导体器件，其中半导体器件应用于选自个人电脑、摄像机、移动电脑、目镜型显示器、DVD播放机、、CD播放机、数码照相机、正投影机、背投影机、便携电话、便携图书和电视机中的电气设备。
8.根据权利要求2的制造半导体器件，其中半导体器件应用于选自个人电脑、摄像机、移动电脑、目镜型显示器、DVD播放机、CD播放机、数码照相机、正投影机、背投影机、便携电话、便携图书和电视机中的电气设备。
CNA2006101373902A 2002-04-11 2003-04-11 半导体器件及其制造方法 Pending CN1941419A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP109305/2002 2002-04-11
JP2002109305A JP2003303770A (ja) 2002-04-11 2002-04-11 半導体装置およびその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB031105874A Division CN100342484C (zh) 2002-04-11 2003-04-11 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN1941419A true CN1941419A (zh) 2007-04-04

Family

ID=28786570

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006101373902A Pending CN1941419A (zh) 2002-04-11 2003-04-11 半导体器件及其制造方法
CNB031105874A Expired - Fee Related CN100342484C (zh) 2002-04-11 2003-04-11 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB031105874A Expired - Fee Related CN100342484C (zh) 2002-04-11 2003-04-11 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US6867077B2 (zh)
JP (1) JP2003303770A (zh)
KR (1) KR100998159B1 (zh)
CN (2) CN1941419A (zh)
TW (1) TWI270943B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100640213B1 (ko) * 2003-12-29 2006-10-31 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 제조방법
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
US7527976B2 (en) * 2005-02-18 2009-05-05 Freescale Semiconductor, Inc. Processes for testing a region for an analyte and a process for forming an electronic device
CN102443769B (zh) * 2010-10-11 2013-11-27 北大方正集团有限公司 Pvd假片的回收方法
US11935964B2 (en) 2018-10-12 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7341052B2 (ja) 2019-12-26 2023-09-08 東京エレクトロン株式会社 膜形成方法及び膜形成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
TW279275B (zh) * 1993-12-27 1996-06-21 Sharp Kk
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JPH08139021A (ja) * 1994-09-15 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100440083B1 (ko) * 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
JPH1022289A (ja) 1996-07-08 1998-01-23 Toshiba Corp 半導体装置およびその製造方法
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production

Also Published As

Publication number Publication date
KR100998159B1 (ko) 2010-12-06
US20050151132A1 (en) 2005-07-14
KR20030081174A (ko) 2003-10-17
CN1450594A (zh) 2003-10-22
CN100342484C (zh) 2007-10-10
TW200308024A (en) 2003-12-16
JP2003303770A (ja) 2003-10-24
US20030193052A1 (en) 2003-10-16
US6867077B2 (en) 2005-03-15
TWI270943B (en) 2007-01-11

Similar Documents

Publication Publication Date Title
CN1293607C (zh) 半导体膜、半导体器件和它们的生产方法
CN1293647C (zh) 半导体器件及其制造方法
CN1320599C (zh) 制造半导体器件的方法
JP5072157B2 (ja) 半導体装置の作製方法
CN1264199C (zh) 半导体器件的制造方法
CN1041872C (zh) 半导体器件及其制造方法
CN1346152A (zh) 薄膜晶体管及半导体器件
CN1135608C (zh) 半导体器件的制造方法
CN1458694A (zh) 氮化硅膜、半导体装置及其制造方法
CN1458665A (zh) 转移叠层的方法以及制造半导体器件的方法
CN1516288A (zh) 半导体器件及其制造方法、层离方法、以及转移方法
CN1472772A (zh) 剥离方法
CN1163490A (zh) 半导体装置及其制造方法
CN1581440A (zh) 半导体器件制造方法以及激光辐照设备
CN1620208A (zh) 显示器件
CN1873933A (zh) 半导体器件及其制造方法
CN1275300C (zh) 激光辐照方法和激光辐照装置以及制造半导体器件的方法
CN1855397A (zh) 薄膜晶体管及其制造方法
CN1412859A (zh) 半导体膜,半导体器件,和制造方法
CN1700414A (zh) 半导体装置和电子装置
CN100342484C (zh) 半导体器件及其制造方法
CN1282989C (zh) 半导体设备和其制造方法
CN1581439A (zh) 半导体器件以及用于制造半导体器件的方法
CN1591778A (zh) 制造半导体器件的方法
CN1445853A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication