CN1943286B - 用于印刷电路板的优选非对称通孔定位 - Google Patents

用于印刷电路板的优选非对称通孔定位 Download PDF

Info

Publication number
CN1943286B
CN1943286B CN2005800111592A CN200580011159A CN1943286B CN 1943286 B CN1943286 B CN 1943286B CN 2005800111592 A CN2005800111592 A CN 2005800111592A CN 200580011159 A CN200580011159 A CN 200580011159A CN 1943286 B CN1943286 B CN 1943286B
Authority
CN
China
Prior art keywords
hole
differential signal
circuit board
tlv triple
signal via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800111592A
Other languages
English (en)
Other versions
CN1943286A (zh
Inventor
肯特·E·雷尼尔
大卫·L·布伦克尔
马丁·U·奥布齐里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Molex LLC
Original Assignee
Molex LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Molex LLC filed Critical Molex LLC
Publication of CN1943286A publication Critical patent/CN1943286A/zh
Application granted granted Critical
Publication of CN1943286B publication Critical patent/CN1943286B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6627Waveguides, e.g. microstrip line, strip line, coplanar line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1903Structure including wave guides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/044Details of backplane or midplane for mounting orthogonal PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09636Details of adjacent, not connected vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

公开了在使用通孔设置或电路迹线引出结构的高速差分信号应用中有用的电路板(200,300,400)设计。在通孔设置中,差分信号对通孔的集合(301,303,401,403)和相关的接地(302)在重复图案中设置得相互邻近。每对的差分信号通孔(301,303,591)与它们的相关接地通孔(302a,593a)的间隔比在邻近的差分信号对相关的接地(302b,593b)之间的间距更近,以使差分信号通孔展现出优选电耦合到它们的相关接地通孔。电路迹线引出结构包括差分信号通孔(401,402,591)的电路迹线(420,550)的引出部分,以跟随迹线接着接合并且连接至导电迹线的传输线部分(552)的路径。

Description

用于印刷电路板的优选非对称通孔定位
技术领域
本发明一般地涉及电路板布局,并更具体地涉及用于高速电子传输应用的印刷电路板上的通孔布局。
背景技术
在数据通信领域中,数据传输的速度经年稳定地增长。速度的增长要求用于在电信领域中使用的高速电子部件的发展,例如互联网的使用和数据传输及存储应用中的使用。为了获得传输电子信号速度的增长,使用差分信号是公知的。
双绞线导线通常用于传输差分信号并在电缆中是最常用的。这些信号电缆具有一个或多个的沿电缆长度方向绞在一起的导线的双绞线,每个这种双绞线由相关的接地屏蔽包围着。这些双绞线一般接收互补信号电压,即,双绞线的一根线将承载1.0伏特的信号,而该双绞线的另一根线则将承载-1.0伏特的信号。该导线对沿电缆的轴绞在一起以使每根导线沿电缆以螺旋状的路径延伸并且这两根导线沿电缆长度方向的螺旋状路径互相隔开相同的距离。
当信号电缆选定路径到电子器件,它们可经过或邻近发射自身电场的其它电子器件。这些器件可能在由信号电缆形成的传输线中产生电磁干扰。然而,通过在需要的方向保持两根导线以使它们电容性地互相耦合并耦合至相关的接地屏蔽或加蔽线,电缆的双绞线结构最小化或消除任何的感应电场,并且这种结构因此在基本上防止了在电缆中电磁干扰的发生和影响通过电缆的数据信号的传输。
为了从这种传输线到相关的电子器件的电路保持电性能完整性,最好在全部传输线中获得基本上恒定的阻抗,从电路到电路并且避免在传输线的阻抗中大的不连续。在传输线的阻抗中的大的不连续可导致在传输线的信号路径之间的不良串扰或电“噪声”的产生。这种类型的噪声和串扰都会负面地影响在高频(或数据传输速度)电传输的信号的完整性。在电子器件之间的“传输线”不仅包括电缆和使两个器件相互连接在一起的连接器,还包括器件的印刷电路板。
可控制双绞线传输电缆的阻抗,因为保持信号导体和接地屏蔽的特殊的几何或物理排列是容易的,阻抗变化通常遭遇在电缆匹配连接器的区域,在此区域中连接器安装到印刷电路板并且连接器安装到电路板。这个最后的区域在本技术领域中称作“发射”区域,其中信号从电路板上(或中)的传输线发射进入其上安装的连接器。同样地,可将信号从连接器发射进入电路板并且该区域通常也称作“引出”区域。这些区域是相同的但依赖于信号路径的方位和方向具有不同的术语,或者从电路板到连接器或者从连接器到电路板。本发明针对在这些电路板发射或引出区域中使用的改进结构。
电路板由多层导电的和非导电材料组成。每层可认作定义了电路板的多个平面中的一个。非导电层可用作电路板的基底,并且其表面(多个)可涂覆导电材料,例如铜箔或镀层。去除其部分来在板的表面上形成导电区域,该区域在本技术领域中一般称作“迹线”。这些迹线定义了在板基底层上的电路路径。然后施加后继的非导电层到基底的表面并且施加另一导电层到那层并且蚀刻成图案。施加第三导电层到第二导电层上并且重复该过程直到形成多层电路板。不同的导电层通常由在本技术领域中公知的“通孔”连接在一起。通孔是钻通电路板的孔并且其内表面受电镀。该镀层使各个导电层相互连接。当需要连接迹线到其它迹线时,电路板上的迹线可通向通孔位置。同样地,也可将通孔用于接收通过孔安装的引脚或连接器的其它安装引脚。
可在电路板层中形成迹线对以承载差分信号对并且每对都限定一个电路板的差分信号传输线。每个电路板层或平面可支撑一个或更多的这种差分信号传输线。控制这些传输线的阻抗很重要,其可在器件运作期间最小化串扰和电干扰,而不过度地复杂化电路板的设计和电路板上电路的布局。
因此本发明针对电路板设计,利用共同限定信号传输线的电路板通孔和从通孔引出的导电迹线来提供高水平的操作性能并且其保持需要的电特性,例如电路板信号传输线的阻抗。
发明内容
因此,本发明的一般目的是提供在高速信号传输中使用的电路板结构,其中为在电路板上的差分信号传输线提供接地平面并且在相对于差分信号迹线连接至电路板上通孔的优选位置定位接地平面以使每个差分信号迹线和它相应的通孔对和地进行电耦合而不是和由导电迹线和通孔对组成的邻近的差分信号传输线进行耦合。
本发明的另一个一般目的是提供改进的电路板结构,在该结构中专门配置通向或离开通孔的导电差分信号迹线对以控制构成电路板上差分信号传输线的导电迹线的阻抗。
本发明的另一个一般目的是提供可用作用于匹配电子部件例如电连接器的“发射”或“引出”区域的印刷电路板结构,其中这些结构包括通过孔匹配到电路板中的通孔的差分信号迹线对,并且其中在迹线从通孔引出的区域中,迹线具有特殊的结构以使影响差分信号系统的阻抗。
本发明的进一步目的是提供改进的电路板构造,其中紧邻相关的接地通孔定位差分信号通孔对,该电路板具有形成于其中的至少一个接地平面层,并且该接地平面具有形成于其中的反焊盘(anti-pad),该反焊盘包围两个差分信号通孔并且连接到相关接地通孔和与另一对差分信号通孔相关的另一接地通孔,该接地平面还具有另一反焊盘,该另一反焊盘邻近那一个反焊盘定位并且包围第二邻近的差分信号通孔对,但接触与该邻近的差分信号通孔对相关的第二接地通孔。
本发明的进一步目的是提供带有新的用于导电迹线从差分信号通孔对导出的引出图案的电路板,该引出图案在迹线的每个引出部分中包括弯曲部,迹线引出部分之一的一个弯曲部位于另一个外部迹线引出部分的弯曲部半径的内部,因此一般地从它们限定的传输线的主体到迹线之一从相关通孔引出的位置将迹线引出部分之一彼此隔开相似的和一致的距离。
本发明的另一目的是提供用于导电电路板迹线对引出各自的差分信号通孔对并且通向电路板上差分信号传输线的图案,每个迹线包括包围并接触相应通孔的导电套圈部分,引出部分从套圈部分引出并且在信号传输部分中止,引出部分包括增加宽度的部分,信号传输部分沿和差分信号通孔对隔开并且不和通孔交错的电路板的范围纵向延伸,引出部分包括至少一个方向的改变以接合信号传输线。
本发明的进一步目的是提供具有如上所述的差分信号通孔迹线引出图案的电路板,并且该电路板包括多个接地平面层,每个接地平面层具有反焊盘,该反焊盘的周界包围差分信号迹线对的套圈和引出部分。
本发明经由它的结构提供这些目的、优点和好处。在本发明的一基本方面,在电路板上提供四个通孔。指定其中两个通孔作为差分信号通孔并且同样地,它们包括在电路板的层内或上从差分信号通孔导出的导电迹线并且这些迹线限定电路板层的差分信号传输线。指定剩余的两个通孔作为接地通孔并且同样地,优先地是在电路板的平面或层中而不是在差分信号传输线延伸的平面或层中,它们连接到接地基准面。以这样的方式形成接地基准面使得它具有在其中形成的包围两个差分信号通孔的对的开口。接地基准面和两个接地通孔都连接。在假想的四边图形例如正方形、矩形、菱形等的角上设置四个通孔,并且接地基准面可以是实心和平面的,或者它可以是网格或网络形的结构。
在本发明的另一基本方面中,提供用于迹线从差分信号通孔对导出的新的发射或引出的图案。引出图案包括在电路板层或平面中从相关的通孔对,优选为差分信号通孔对延伸的迹线对,并且每个迹线在该迹线的发射或引出部分内包括弯曲部。迹线引出部分之一的一个弯曲部设置在另一(并且外部的)迹线引出部分的弯曲部半径内,因而通常从相关通孔到传输线的主体将迹线引出部分对相互间隔相同并一致的距离。
在本发明的另一基本方面中,提供用于导电电路板迹线对引出(或进入)各自的差分信号通孔对并且通向电路板上差分信号传输线的图案。每个迹线包括包围并接触相应通孔的导电套圈部分并且它进一步包括从套圈部分延伸并连接到或终止在信号传输线的引出部分。引出部分包括增加宽度的部分,并且在一实施例中,该增加的宽度部分可在从一差分信号通孔的中心延伸到另一差分信号通孔的中心线附近开始。该增加宽度的部分延伸并且可经历它的路径中的至少一个弯曲部到信号传输线,其中它通过将宽度降低至它连接的信号传输线的宽度来终止。在另一实施例中,当从上面或从与导电迹线平面正交的方向看时,增加宽度的部分具有“旗形”的配置。增加宽度的部分出于耦合的目的以密集的间隔互相接近。增加宽度的部分通常沿它们的路径从它们的通孔到信号传输线,经历至少一个弯曲部或进行方向上的变化。
根据本发明的一个方面,涉及一种具有受控阻抗通孔布局的电路板,通孔贯穿该电路板并且在其内部电镀,以匹配安装在所述电路板的连接器的端子,包括:
导电通孔的重复图案,该图案包括导电通孔的至少第一通孔三元组和第二通孔三元组,每个通孔三元组包括形成在电路板上的差分信号导电通孔对和单个接地通孔,所述通孔三元组的每个配置为使得所述差分信号导电通孔在第一方向相互隔开,并且所述通孔三元组的所述单个接地导电通孔在不同于所述第一方向的第二方向中和所述差分信号导电通孔对隔开,第一通孔三元组与第二通孔三元组相邻近得布置在所述电路板中,使得所述第一通孔三元组相关的接地通孔位于第一通孔三元组的第一差分信号通孔对和第二通孔三元组的第二差分信号通孔对之间,所述第二通孔三元组相关的接地通孔不位于所述第一和第二差分信号通孔对之间,并且所述第二通孔三元组相关的接地通孔位于离第二通孔三元组的第二差分信号通孔对比离第一通孔三元组的第一差分信号通孔对近的一侧,所述第一通孔三元组接地通孔与所述第一差分信号通孔对的间隔比与所述第二差分信号通孔对更近。
通过考虑下面的详细描述,将清晰地理解本发明的这些和其他目的、特征和优点。
附图说明
在该详细描述期间,经常参照附图,其中:
图1是使用本发明的环境的示意图,即用于高速信号和数据传输应用的背板环境。
图2是带有两个通孔形成于其中的公知的电路板结构的平面图;
图3是在电路板表面上的通孔开口的透视图;
图3A是带有形成于电路板主体的适合位置并且延伸完全地通过电路板的通孔的公知印刷电路板的详细示意图,电路板在该电路板的主体内或其它层之间具有作为各层排列的多个接地平面;
图4是用于差分信号应用的另一公知电路板设置的平面图,并且说明电路板的两个差分信号通孔由非导电区域包围,该非导电区域在包围通孔对的导电接地平面中形成;
图5也是带有两个通孔形成于其中的另一公知电路板设置的平面图,和图4中所显示的相类似,并且其中对于非导电区域的剩余部分来扩张包围通孔的非导电区域的端以给出开口区域“狗骨”或“哑铃”形状;
图6是表示可用于差分信号应用的5-管芯通孔图案的电路板的透视图;
图7是根据本发明的原理构造的电路板通孔设置的平面图,说明优选的接地设置;
图8是和图7相同的视图,但为了清晰的目的在电路板的顶部适合的位置带有宽的接地平面层并且连接到两个接地通孔并且说明包围差分信号通孔对的开口区域的空间设置;
图9是类似于图8的通孔设置的透视图,显示了在电路板截面的顶表面上说明的接地平面和两个接地通孔之间的互连点,接地平面具有网格或网状配置并且具有带有包围差分信号通孔对的周界的开口区域;
图10是图9中通孔的设置的透视图,但说明了额外的接地平面层作为全部电路板构造的一部分,开口区域通过电路板的高度或深度包围差分信号对,接地平面选择性地连接到该设置的接地通孔;
图10A是图10的接地平面和通孔设置的顶平面图,进一步说明了差分信号传输线迹线对从相关的差分信号通孔引出;
图11是稍带角度的顶平面图,说明差分信号通孔对和导电迹线对引出,或“发射”或从通孔“分离”并接触差分信号传输线;
图11A是相似于图11所示的结构的顶平面图,但其中引出部分具有旗形配置并没有增宽部分;
图12是和图11相似的视图,但定位90度并且进行稍多角度的透视,并且说明通孔的深度和连接到信号通孔的信号迹线分接;
图13是图11的设置的透视图,其得自不同角度的一端,并且说明电路迹线是如何从它们的两个相关的通孔引出的并且说明导电迹线的增宽部分;
图13A是根据本发明原理构造的另一导电迹线引出图案的顶平面图;
图14是公知差分信号通孔设置和从此引出的电路迹线对的平面图;
图15是另一公知差分信号通孔设置的平面图,迹线对从此引出并且形成电路板的信号传输线;
图16是差分信号迹线引出图案的另一实施例的透视图;和
图16A是带有接地参考平面重叠在迹线图案上的图16的差分信号迹线引出图案的顶平面图。
具体实施方式
图1是背板组件100的透视图,其中印刷电路板,这里称作“母板”101,经由一个或更多连接器103连接至第二电路板102。作为本技术领域所公知的,连接器103使利用设置在母板101表面的导电迹线105的导电电路104连接到设置在第二电路板102上的相似电路106。这些电路104、106一般引入安装在电路板上的电子部件110。
可使用电缆连接图1的组件100到另一电子组件并且这些电缆仅仅是电子信号传输线的一种形式。这种传输线的其它形式可并入组件的电路板104、106中,并且一种这类形式可采取设置在电路板的平面或层上或内的多个导电迹线的形式。这种传输线的一个实例在图2中显示并且其是用于现代电子工业的电路板结构的代表。
在图2中,显示电路板120具有多个以某种图案排列的通孔121,用于接收安装在电路板120上并且未显示的电子部件的相应导电末端。通孔121一般包括延伸通过电路板120的整个厚度的孔122。沿它们的内表面128电镀通孔121,并且通孔121一般包括可在孔和电路板120表面的交叉处聚集的电镀材料的小环形圈123。显示导电迹线对124、125从通孔121延伸开,并且在差分信号应用中,两条迹线124、125将共同地限定引入连接器、电子部件或类似物的差分信号传输线“ST”。
不但使用通孔121来安装连接器和部件到电路板120,而且用它来将板上的各种电路互连在一起。如上所述,电路板一般由一系列的玻璃纤维树脂或类似化合物层构成。将电镀层施加这些层中的一层,并且在该层表面上蚀刻形成迹线。另一玻璃纤维或树脂层施加至第一层,形成电路迹线等直到形成具有多个电路延伸通过其不同层上的板的多层电路板。通过在电路板上钻孔并暴露导电层来形成通孔,接着电镀通孔的内表面,从而将接触孔边缘的所有层连在一起。
图3放大详细地显示了包含通孔121的电路板120的层。电镀该通孔并且该通孔包括包围孔122的电镀材料的内部镀层128。可在板层上形成间隙G,并且该间隙在通孔镀层128和包围通孔121的接地基准面导电层129之间提供间隔。提供间隙G以提供保护防止短路,并且已发现接地平面层可决定性地影响来自差分信号通孔对的差分信号的传输。然而,用这种结构,在通孔和基准面的边缘之间生成的间隙G引起通孔作为朝向基准面的电容。这种影响在带有包围单个通孔的间隙或开口的多个接地平面的结构中尤为显著,它会引起信号反射。这种反射从整个传输线系统带走能量。
图3A以示意图的方式说明电路板129的不同层129a、129b和129c,并且说明通孔孔122是如何延伸通过所有层129a-c以与表面迹线124a和内层迹线124b和124c匹配。
改进电路板上差分信号通孔性能的一种方法在图4中说明,并且在2003年8月19日公开并授权给Teradyne,Inc.的美国专利No.6,607,402中描述。在该专利中,显示电路板120具有多个通孔121形成于其中。成对设置通孔121用于差分信号传输,并且电路板120包含接地基准面129。去除包围差分信号通孔对的下面的接地平面区域的部分130以形成开口。该被去除的区域或开130通常在本技术领域称作“反焊盘”。‘402专利说明反焊盘130应包围两个通孔121。该结构具有某些相关的缺点。例如,通孔121在通孔121和接地平面开口边缘之间间隙上的多个位置都起电容的作用。该电容的影响可从连接至通孔121的任何信号传输线带走能量。这种小尺寸通孔反焊盘的使用是尝试松散地将两个信号通孔121电耦合在一起,但接近周围的接地焊盘或平面抑制了在两个差分信号通孔121之间的真正的强差分耦合。
图5说明对电路板通孔的另一个公知改进,其中反焊盘131在两个通孔121之间的它的中心部分133变窄以采用大体上“狗骨”或“哑铃”的外观。用该外观,反焊盘131在包围通孔对121的区域135中是大的,但在两个通孔之间的区域136之间它接着变窄一点。该变窄导致重新获得一些在操作中通常会失去的系统能量,但接地平面反焊盘的小区域抑制了这种特有的性能。这种结构代表尝试平衡系统的电容并且将两个信号通孔松散地耦合在一起,同时仍保持用于它们周围接地平面的两个信号通孔的密切关系。
非对称的优选通孔定位
图6说明另一电路板200具有形成于其中的此处所称的“5-管芯”通孔图案。该图案包括定位在单个居间接地通孔205的对侧上的两对差分信号通孔202、204。每对这种差分信号通孔包括两个不同的通孔202a、202b和204a、204b。每个这种差分对的两个通孔一般沿第一轴L1(在图7中显示为从左下方延伸到右上方)排列在一起。该图案沿着第一轴L1的方向横向重复。差分信号通孔202a-b、204a-b一般具有从它们引入电路板202上的另一个目标的迹线,然而接地通孔205一般连接到定位在其内表面上电路板205内并且未在图6中显示的接地平面层。
在这种类型的通孔图案中,两对差分信号通孔每个都在图案的中心共享单个接地通孔。我们已发现这种5-管芯图案产生串扰并且难以很好地控制这种系统的阻抗。差分通孔对202、204之一和中心接地通孔的组在配置中优选地是呈三角形的,三个通孔定位在由图6中粗线T表示的虚三角形顶点。
图7是带有根据本发明的原理构造的通孔布局的电路板300的顶平面图,其中通孔的间距错列以使一对差分信号通孔“AA”比第二对差分信号通孔“BB”更近地位于它们的相关接地通孔302(近似地显示在图案的中心)。在电路板300上形成多个通孔301并且提供相关的接地通孔302和差分信号通孔对303相关联并排在一起。两个差分信号通孔303优选地沿第一轴L1排列以形成差分信号通孔对,并且将相关的接地通孔302从第一轴隔开,但当以第一轴L1的横向方向观察时将其定位在两个信号通孔之间。
我们将这种结构称作“优先接地”通孔布局,因为在一差分信号通孔对AA和它的相关接地通孔302之间的间距W1小于在一差分信号通孔对AA和另一相邻差分信号通孔对306BB之间的间距W2。这样,一对差分信号通孔AA在它的耦合中偏向它的相关接地302,而不是偏向另一相邻的差分信号通孔对BB也不偏向和差分信号通孔对BB相关联的接地通孔302b。
图8-10说明了本发明的另一实施例,其中给电路板的一个或更多的接地基准面提供包围构成差分信号通孔对的两个差分信号通孔的专门配置的反焊盘。在图8中首先显示这些设置的尺寸关系,其中参考数字400指电路板,该电路板包括多个信号通孔401,两个这样的通孔组合形成差分信号通孔对402。大的接地平面405要么出现在电路板的表面上要么出现在其内层。接地平面405具有大的反焊盘410形成于其中,并且可在图8中看出,反焊盘410一般是矩形,具有如所示的尺寸B和H。由等式:AR=H/B可得,优选开口具有从大约1.2到1.5的高宽比AR。
如所说明,包围差分信号通孔401的对402的接地平面405可以是大的接地平面。这样,降低了差分信号对分成多个单端信号的可能性。可以看出差分信号通孔401穿过电路板400的顶部金属接地平面层405,并且具有小于开口即反焊盘410的外部尺寸B或H的隔开间距(中心到中心)。这样,反焊盘410有效地从差分信号对去耦并且最小化共模耦合,同时增加在两个差分信号通孔之间的差模耦合。
如所说明,包围差分信号通孔401的对402的接地平面405可以是大的接地平面。这样,降低了差分信号对分成多个单端信号的可能性。可以看出差分信号通孔401穿过电路板400的顶部金属接地平面层405,并且具有小于开口即反焊盘410的外部尺寸B或H的隔开间距(中心到中心)。这样,反焊盘410有效地从差分信号对去耦并且最小化共模耦合,同时增加在两个差分信号通孔之间的差模耦合。
另外,两个接地通孔403、404中的一个通孔404限定为优选接地,意味着将它放置得比另一个更接近差分对402,并且因此指定成主接地基准。以这种非对称关系,最小化差分信号通孔对的共模耦合,并且限定其用于随后的系统阻抗调整,即沿它通过电路板的范围(extent)。如图9中所说明,接地平面405和电路板的顶表面和底表面上的接地通孔都连接,如果以那种方式使用接地平面并且如图10中所说明,优选内接地平面层选择性地连接到接地通孔。在图9中,应注意接地平面405采用更多的网格或网络形结构的形式,而不是大的实心接地平面层。示出这种网格或网络,以用于具有高密度差分信号通孔对的电路板的区域。
在图10中显示了多层或平面的电路板,为了清晰去除了树脂或其它绝缘材料。接地平面405a、405b放置在电路板的相对的顶和底表面上,并且它们都与接地通孔403和404连接。在内接地基准面层405c和405d中,在接地平面与两个通孔403、404中的任一个之间都没有连接。显示信号迹线对420从在接地平面层405e和405f之间的差分信号通孔对420引出。为了优化通过电路板400和它的层的堆叠的通孔的性能,位于信号迹线420两边的两个接地平面连接到接地通孔403、404。
在图10A中最好地显示了导电信号迹线420在三个通孔401-403之间采用的引出路径。图10A是图10的通孔和接地平面结构的顶平面图,说明了电路板的顶表面上的接地平面(为了清晰去除板结构)并且说明了两个内信号迹线到差分信号通孔对的连接。这也说明了信号迹线420在它们从差分信号通孔的出路或引出中采用的路径。
信号迹线从通孔脱离
还希望在迹线从通孔引出并且在电路板上继续它们的传输路径的区域中控制传输线的阻抗。问题出现在这些引出区域。以前试图在环绕在差分信号通孔对之间延续的中心线的对称设置中保持迹线对的间距是公知的。在图14中显示了差分信号通孔对的两个通孔501、502以距离D相互隔开。导电迹线对503连接到通孔501、502并且从此引出。它们的引出路径最初以一角度沿迹线的引出部分504朝向隔开两个通孔501的中心线C延伸出去直到迹线以均匀的间距DD隔开。这些引出部分503具有短的长度并且在它们的范围内不互相交叉,但它们连接在中心线C的相对两边互相平行延伸的相应延长部分505。两个通孔501、502和它们相关迹线503限定支撑它们的电路板500的信号传输线。以单个差分信号通孔对,可保持两个迹线所需的间隔、几何形状和长度对称以使在引出中的任意变化保持绝对最小值。通过保持电路迹线的几何形状和对称,可在该区域中控制阻抗。然而,不是总能以对称图案从通孔导出迹线,特别是在高密度或紧密间隔的差分信号通孔对的电路板区域中。
当从差分信号通孔对引出的迹线交错使得这些迹线不等长或它们的图案作为对不对称时,问题会出现。在图15中说明了这种问题设置,其中说明电路板500具有在两条线上成对排列的通孔阵列501、502。两个通孔501、502形成差分信号对并且显示了两个导电迹线505、506从通孔引出到信号传输线507。一迹线506具有短的引出部分510,然而另一迹线505具有较长的引出部分511以考虑在两个通孔501、502之间的间距。迹线的信号传输线507部分在两排通孔之间延伸。为了确保信号传输线的阻抗保持在需要的值,必须使传输线部分507的长度相等以考虑到在迹线的两个引出部分510、511的长度和角度差异。通过插入补偿部分512来进行,示出为部分环路,该部分增加迹线506的整体长度而不过度地增加横向长度。然而,这种补偿部分512的使用占据了电路板上原本可用于其它电路的有用空间,因此控制电路板信号传输线的这种解决方法是不合乎要求的。
图11-13和11A说明了具有电路迹线图案601的电路板600的一实施例,其提供了从差分信号通孔608a、608b的对609引出的信号传输线610的需要的阻抗特性。以这种设置,我们发现可能“调整”传输系统的性能,从通孔608a、608b直到所有与它们相关的如所示的由两个导电迹线613a、613b形成的信号传输线612。在这些图中显示的电路迹线图案是一般建立在电路板600的内层之上的,并且两个迹线613a、613b沿它们的电镀主体部分604与差分信号通孔608a、608b匹配(图12)。在本发明使用的图案中,我们发现当迹线从差分信号通孔离开或“出去”时可能会发射系统的能量。这些结构用于向系统返回能量。这样,本发明可从通孔对之间的普通的点提供连续耦合的差分信号迹线对。
如上所述,能量的大量集中出现在通孔对609,并且为了重新获得该能量,通孔引出部分620具有扩大宽度的部分或区域621,其经由环形套圈部分622连接到通孔。扩大宽度的部分620以我们描述为“旗形(flag)”部分623进一步连接到通孔镀层622。这些旗形部分623以及扩张宽度的部分621部分地呈现更多的金属镀层区域以增加在电能量集中的通孔之间的区域中的电容。旗形部分623给出正好90度的中心线引出到引出部分的开始处。
正如图11中所示,放置在电路板600中的两对通孔沿第一轴L1设置。在图中的更低的通孔对是差分信号通孔对,并且导电迹线引出部分620具有扩大的宽度并且首先沿第一轴相互朝向延伸,接着以一角度从第一轴向外沿第二轴延伸,该第二轴是在图11中指定的AX2,如说明地优先地对于第一轴L1横向延伸。它们接着沿具有半径的弯曲部(bend)对680、681转向以使一迹线613a适合另一迹线613b的内部,并且沿通常平行于轴L1并且通常横向于轴AX2的第三轴AX3继续。这样,在从旗形部分623相互朝着引出的区域XX到引出部分连接信号传输区域ST的区域的两个迹线之间获得恒定的间距EE。这提供了差分信号迹线的连续耦合。
图11A是迹线对的引出部分的顶平面图。在该实施例中,两个差分信号通孔由类似于图5中所示的狗骨形的开口690包围。如上所述,如在该实施例中所说明的,迹线的引出部分723采用旗形结构的形式,该结构是代替离开通孔的窄迹线的电镀形区域。这些电镀区域增加在通孔区域的迹线之间的电容耦合并且也降低感应系数。旗形部分也相互接近(沿第一轴延伸)来在它们从通孔引出时保持迹线之间的所需间距,并且随后,引出部分从旗形部分沿着与第一轴相交的第二轴引出。可以发现迹线跟随三个不同的路径,首先沿轴L1,然后接着沿轴AX2并且接着最后沿轴AX3。轴L1与AX2相交,AX2与AX3也是如此。
图13A是本发明的另一实施例的顶平面图,其显示了导电迹线对550从通孔对551引出直到它们连接信号传输线552的引出路径。迹线550包括旗形部分555作为它们引出部分的一部分,带有从通孔沿轴L1相互朝向引出的扩大电镀区域。当迹线之一550a向后弯曲其自身至通常对于轴L1横向延伸的信号传输线部分552时,迹线之一550a位于另一迹线550b的内部。引出部分进一步经过其中具有约五个弯曲部的路径,图13A的结构的每个弯曲部由线B-B标识并且每个弯曲部代表迹线引出部分出现改变方向。
显示接地基准面590位于迹线引出图案之上。在电路板的该层中,可找到基准面590和环形套圈部分591。显示它们定位在迹线引出图案上面的层中,但它们也可定位在迹线引出图案下面的层中。有两个接地通孔593互连到接地平面590并且它们定位在接地平面中形成的包围两个差分信号通孔551的开口594的边缘。接地通孔之一593a是和差分信号通孔对551相关的主接地通孔,并且另一接地通孔593b是和在左边的并且未在图13A中显示的差分信号通孔对相关的通孔。定位差分信号通孔对551更接近它们的相关接地通孔593a,间隔距离W1,该距离比该对与接地通孔593b间隔的距离W2短。如图13A中的接地通孔的右半部分所示,已去除这些接地通孔的环形套圈部分595以使它们并未沿360度的环形路径延伸。相反地,优选这些类型的环形套圈部分具有大约150到200度的弯曲范围,最好大约180度。这样做减少了在信号迹线引出部分和非相关的接地通孔593b之间的电容耦合。
图16说明了根据本发明的原理构造的另一类型的电路迹线引出或分离图案。在该设置中,两个导电迹线450a、450b从相关的通孔对401、402引出。这些迹线450a、450b的引出部分包括一带有紧弯曲半径的嵌套在另一迹线弯曲部分470中的迹线部分471。该内迹线471可看作为向其自身反向弯曲,因为它一开始从通孔401朝向它的另一配对通孔402延伸,而接着向其自身弯曲。该结构的重要部分可见于从通孔401延伸出到另一配对通孔402的初始部分中。该迹线接着继续至接近外部通孔的引出部分471隔开的弯曲部分。这样,不但保持两个迹线的接近而且保持相同的路径长度。
图16A是图16的顶平面图,并且以类似于图13A的方式说明位于迹线引出图案之上或之下的接地基准面。在该接地基准面中,相关的接地通孔比非相关的接地通孔与差分信号通孔对隔开得更近。该图最好地显示了引出部分473如何首先从它的通孔401朝向通孔对的另一通孔402延伸出去以使建立间隔距离。它接着在474在它可跟随外部通孔的内部的点上以需要的间隔距离向其自身回绕。

Claims (10)

1.一种具有受控阻抗通孔布局的电路板,通孔贯穿该电路板并且在其内部电镀,以匹配安装在所述电路板的连接器的端子,包括:
导电通孔的重复图案,该图案包括导电通孔的至少第一通孔三元组和第二通孔三元组,每个通孔三元组包括形成在电路板上的差分信号导电通孔对和单个接地通孔,所述通孔三元组的每个配置为使得所述差分信号导电通孔在第一方向相互隔开,并且所述通孔三元组的所述单个接地导电通孔在不同于所述第一方向的第二方向中和所述差分信号导电通孔对隔开,第一通孔三元组与第二通孔三元组相邻近得布置在所述电路板中,使得所述第一通孔三元组相关的接地通孔位于第一通孔三元组的第一差分信号通孔对和第二通孔三元组的第二差分信号通孔对之间,所述第二通孔三元组相关的接地通孔不位于所述第一和第二差分信号通孔对之间,并且所述第二通孔三元组相关的接地通孔位于离第二通孔三元组的第二差分信号通孔对比离第一通孔三元组的第一差分信号通孔对近的一侧,所述第一通孔三元组接地通孔与所述第一差分信号通孔对的间隔比与所述第二差分信号通孔对更近。
2.如权利要求1的所述电路板,进一步包括与所述电路板表面间隔开的第一导电基准面,所述第一导电基准面包括形成于其中的至少一个非导电开口,所述第一导电基准面的至少一个非导电开口和所述第一通孔三元组的第一差分信号通孔对排在一起,使得在所述至少一个非导电开口的周界内包围所述第一通孔三元组的所述第一差分信号通孔对,并且所述第一导电基准面进一步接触第一通孔三元组相关的接地通孔和第二通孔三元组相关的接地通孔。
3.如权利要求2的所述电路板,其中所述非导电开口是第一非导电开口,并且进一步包括和所述第二差分信号通孔对排在一起的第二非导电开口,使得在所述第二非导电开口的周界内包围所述第二通孔三元组的所述第二差分信号通孔对。
4.如权利要求2的所述电路板,其中所述非导电开口具有非环形配置。
5.如权利要求2的所述电路板,其中所述非导电开口具有矩形配置。
6.如权利要求2的所述电路板,进一步包括与所述第一导电基准面间隔开的第二导电基准面,该第二导电基准面还包括至少一个形成于其中的非导电开口,所述第二导电基准面的至少一个非导电开口和所述第一通孔三元组的所述第一差分信号通孔对排在一起,使得在所述第二导电基准面的至少一个非导电开口的周界内也包围所述第一通孔三元组的所述第一差分信号通孔对,并且所述第二导电基准面进一步接触第一和第二通孔三元组的相关接地通孔。
7.如权利要求2的所述电路板,其中由环形套圈部分包围所述第一和第二通孔三元组的每个接地通孔,该环形套圈部分连接到所述第一导电基准面。
8.如权利要求7的所述电路板,其中所述环形套圈部分在360度的范围延伸。
9.如权利要求7的所述电路板,其中所述环形套圈部分是部分的环形并且在不到360度的范围延伸。
10.如权利要求9的所述电路板,其中所述环形套圈部分延伸不超过180度。
CN2005800111592A 2004-02-13 2005-02-14 用于印刷电路板的优选非对称通孔定位 Expired - Fee Related CN1943286B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US54452204P 2004-02-13 2004-02-13
US60/544,522 2004-02-13
PCT/US2005/004468 WO2005081595A2 (en) 2004-02-13 2005-02-14 Preferential assymmetrical via positioning for printed circuit boards

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009101342857A Division CN101553085B (zh) 2004-02-13 2005-02-14 用于印刷电路板的优选非对称通孔定位

Publications (2)

Publication Number Publication Date
CN1943286A CN1943286A (zh) 2007-04-04
CN1943286B true CN1943286B (zh) 2012-01-04

Family

ID=34886044

Family Applications (4)

Application Number Title Priority Date Filing Date
CN2009101605015A Expired - Fee Related CN101626659B (zh) 2004-02-13 2005-02-14 用于电路板的差分信号电路的高速导孔系统
CN2005800111592A Expired - Fee Related CN1943286B (zh) 2004-02-13 2005-02-14 用于印刷电路板的优选非对称通孔定位
CN2009101342857A Expired - Fee Related CN101553085B (zh) 2004-02-13 2005-02-14 用于印刷电路板的优选非对称通孔定位
CNB2005800048175A Expired - Fee Related CN100512594C (zh) 2004-02-13 2005-02-14 用于印刷电路板的优选接地和导孔出口结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009101605015A Expired - Fee Related CN101626659B (zh) 2004-02-13 2005-02-14 用于电路板的差分信号电路的高速导孔系统

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN2009101342857A Expired - Fee Related CN101553085B (zh) 2004-02-13 2005-02-14 用于印刷电路板的优选非对称通孔定位
CNB2005800048175A Expired - Fee Related CN100512594C (zh) 2004-02-13 2005-02-14 用于印刷电路板的优选接地和导孔出口结构

Country Status (7)

Country Link
US (1) US20050201065A1 (zh)
EP (1) EP1714531A2 (zh)
JP (3) JP4350132B2 (zh)
KR (1) KR100839307B1 (zh)
CN (4) CN101626659B (zh)
SG (1) SG135185A1 (zh)
WO (1) WO2005081595A2 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116190B2 (en) * 2003-12-24 2006-10-03 Molex Incorporated Slot transmission line patch connector
JP2007518311A (ja) * 2003-12-24 2007-07-05 モレックス インコーポレーテッド 三角整合伝送構造
JP4231526B2 (ja) * 2003-12-24 2009-03-04 モレックス インコーポレーテッド 伝送ライン
US20070188261A1 (en) * 2003-12-24 2007-08-16 Brunker David L Transmission line with a transforming impedance and solder lands
WO2005065000A1 (en) * 2003-12-24 2005-07-14 Molex Incorporated Electromagnetically shielded slot transmission line
KR100751600B1 (ko) 2003-12-24 2007-08-22 몰렉스 인코포레이티드 변형 임피던스를 구비한 전송 라인
WO2005081596A2 (en) 2004-02-13 2005-09-01 Molex Incorporated Preferential ground and via exit structures for printed circuit boards
EP1808010A2 (en) * 2004-10-25 2007-07-18 Intrado, Inc. System and method for unilateral verification of caller location information
EP1810552A1 (en) * 2004-10-29 2007-07-25 Molex Incorporated Printed circuit board for high-speed electrical connectors
US7284221B2 (en) 2004-11-29 2007-10-16 Fci Americas Technology, Inc. High-frequency, high-signal-density, surface-mount technology footprint definitions
US7709747B2 (en) 2004-11-29 2010-05-04 Fci Matched-impedance surface-mount technology footprints
WO2006091595A1 (en) * 2005-02-22 2006-08-31 Molex Incorporated Differential signal connector with wafer-style construction
JP2007180292A (ja) 2005-12-28 2007-07-12 Fujitsu Ltd 回路基板
US8044305B2 (en) * 2006-05-31 2011-10-25 Intel Corporation Circuit board including hybrid via structures
US7450396B2 (en) * 2006-09-28 2008-11-11 Intel Corporation Skew compensation by changing ground parasitic for traces
CN100454669C (zh) * 2007-07-26 2009-01-21 友达光电股份有限公司 电性连接装置、包含该电性连接装置的电子装置及电子产品
CN101384129B (zh) * 2007-09-06 2010-06-09 鸿富锦精密工业(深圳)有限公司 印刷电路板
CN101389184B (zh) * 2007-09-10 2010-08-25 英业达股份有限公司 印刷电路板的组合式贯孔结构
KR20100037387A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 메모리 모듈 및 회로 기판의 토폴로지
CN103428990B (zh) * 2009-03-25 2016-06-01 莫列斯公司 高数据率连接器系统
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
TW201127232A (en) * 2009-11-18 2011-08-01 Molex Inc Circuit board with air hole
JP5311669B2 (ja) * 2009-12-27 2013-10-09 京セラSlcテクノロジー株式会社 配線基板
JP2012142226A (ja) * 2011-01-05 2012-07-26 Fujitsu Component Ltd 伝送コネクタ用の中継基板
CN103828496B (zh) * 2011-09-07 2017-04-26 申泰公司 用于传输差分信号的通孔结构
GB2503407B (en) * 2011-10-10 2015-12-09 Control Tech Ltd Barrier device
TWI449475B (zh) 2012-01-09 2014-08-11 Novatek Microelectronics Corp 電路板
CN103209539B (zh) * 2012-01-13 2016-01-13 联咏科技股份有限公司 电路板
US8748753B2 (en) * 2012-03-02 2014-06-10 Sae Magnetics (H.K.) Ltd. Printed circuit board
US8715006B2 (en) * 2012-06-11 2014-05-06 Tyco Electronics Corporation Circuit board having plated thru-holes and ground columns
JP5955124B2 (ja) * 2012-06-22 2016-07-20 京セラ株式会社 配線基板
CN103857179A (zh) * 2012-12-03 2014-06-11 泰科电子日本合同会社 Pwb占用区、具有pwb占用区的pwb、pwb与板对板连接器组件
US9544992B2 (en) * 2013-01-29 2017-01-10 Fci Americas Technology Llc PCB having offset differential signal routing
JP6098285B2 (ja) 2013-03-28 2017-03-22 富士通株式会社 配線基板及び電子装置
CN104167618B (zh) * 2013-05-16 2017-07-25 美国惠智科技(香港)有限公司 差分布线结构
JP2015099890A (ja) * 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ
CN107535044B (zh) 2014-11-21 2019-12-10 安费诺公司 用于高速、高密度电连接器的配套背板
CN105764232A (zh) * 2014-12-17 2016-07-13 鸿富锦精密工业(武汉)有限公司 印刷电路板及应用该印刷电路板的电子装置
CN105188266A (zh) * 2015-08-27 2015-12-23 浪潮电子信息产业股份有限公司 一种dual模式高速信号线立体布线的方法
US10187972B2 (en) 2016-03-08 2019-01-22 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10201074B2 (en) * 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
JP2017212411A (ja) * 2016-05-27 2017-11-30 京セラ株式会社 印刷配線板
US10154581B2 (en) 2017-02-09 2018-12-11 Cray Inc. Method for impedance compensation in printed circuit boards
CN108575044B (zh) * 2017-03-13 2023-01-24 富士康(昆山)电脑接插件有限公司 印刷电路板及其组件
CN108631094B (zh) * 2017-03-16 2020-02-04 莫列斯有限公司 电连接器及电连接器组合
JP2018160492A (ja) * 2017-03-22 2018-10-11 日立金属株式会社 多層配線基板及び差動伝送モジュール
TWI640230B (zh) * 2017-05-16 2018-11-01 中華精測科技股份有限公司 高速傳輸結構的負載板
CN107204325B (zh) * 2017-05-25 2023-06-02 成都线易科技有限责任公司 电容器阵列及制造方法
US11229115B2 (en) 2017-12-13 2022-01-18 Hitachi, Ltd. Wiring board and electronic device
US10342131B1 (en) 2018-04-05 2019-07-02 Lg Electronics Inc. PCB laminated structure and mobile terminal having the same
CN111955059B (zh) * 2018-04-05 2023-06-06 Lg电子株式会社 Pcb层压结构和具有该pcb层压结构的移动终端
CN108565256B (zh) * 2018-04-11 2019-10-18 杭州电子科技大学 差分硅通孔阵列中的噪声抑制方法及其差分信号传输结构
WO2019241107A1 (en) 2018-06-11 2019-12-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
JP7134803B2 (ja) * 2018-09-19 2022-09-12 株式会社東芝 プリント基板
KR102549519B1 (ko) * 2018-09-25 2023-06-29 몰렉스 엘엘씨 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드
CN109451651A (zh) * 2018-10-23 2019-03-08 惠科股份有限公司 一种电路板的差分走线及电路板
FR3090264B1 (fr) * 2018-12-13 2022-01-07 St Microelectronics Grenoble 2 Procédé de montage de composant
TW202109986A (zh) 2019-05-20 2021-03-01 美商安芬諾股份有限公司 高密度高速電連接器
JP7276455B2 (ja) * 2019-07-05 2023-05-18 株式会社村田製作所 伝送線路、および電子機器
US10912199B1 (en) * 2019-10-03 2021-02-02 Kioxia Corporation Resistive PCB traces for improved stability
EP4097800A4 (en) 2020-01-27 2024-02-14 Amphenol Corp ELECTRICAL CONNECTOR WITH QUICK MOUNTING INTERFACE
CN115298912A (zh) 2020-01-27 2022-11-04 安费诺有限公司 具有高速安装接口的电连接器
JP7066772B2 (ja) * 2020-03-26 2022-05-13 株式会社日立製作所 信号伝送回路およびプリント基板
CN113573472B (zh) * 2021-09-23 2022-02-01 中兴通讯股份有限公司 印制电路板及信号传输系统
JP7473258B1 (ja) 2023-03-17 2024-04-23 Necプラットフォームズ株式会社 配線基板切り替え装置および切り替え方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350134B1 (en) * 2000-07-25 2002-02-26 Tyco Electronics Corporation Electrical connector having triad contact groups arranged in an alternating inverted sequence
EP1239552B1 (en) * 2001-03-05 2004-06-02 Japan Aviation Electronics Industry, Limited Connector having signal contacts and ground contacts in a specific arrangement

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3499215A (en) * 1964-09-03 1970-03-10 Gen Electric Capacitive fixed memory system
US3871728A (en) * 1973-11-30 1975-03-18 Itt Matched impedance printed circuit board connector
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
US5757252A (en) * 1995-08-31 1998-05-26 Itt Industries, Inc. Wide frequency band transition between via RF transmission lines and planar transmission lines
US5993259A (en) * 1997-02-07 1999-11-30 Teradyne, Inc. High speed, high density electrical connector
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
US6181219B1 (en) * 1998-12-02 2001-01-30 Teradyne, Inc. Printed circuit board and method for fabricating such board
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
JP3420126B2 (ja) 1999-08-09 2003-06-23 株式会社エヌイーシー情報システムズ 両面プリント配線板
JP2001203300A (ja) * 2000-01-18 2001-07-27 Matsushita Electric Ind Co Ltd 配線用基板と半導体装置および配線用基板の製造方法
JP2001313504A (ja) * 2000-04-14 2001-11-09 Internatl Business Mach Corp <Ibm> 信号伝送線路接続用コネクタ、信号伝送線路、及び基板
US6528737B1 (en) * 2000-08-16 2003-03-04 Nortel Networks Limited Midplane configuration featuring surface contact connectors
US6384341B1 (en) 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
AU2002365917A1 (en) * 2001-10-10 2003-09-02 Molex Incorporated High speed differential signal edge card connector circuit board layouts
US6534854B1 (en) * 2001-11-08 2003-03-18 Conexant Systems, Inc. Pin grid array package with controlled impedance pins
JP4197234B2 (ja) * 2001-12-28 2008-12-17 三菱電機株式会社 光通信器
US20040039859A1 (en) * 2002-08-21 2004-02-26 Intel Corporation Via configuration for differential signaling through power or ground planes
US7047628B2 (en) * 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US7141742B2 (en) * 2003-07-17 2006-11-28 Hewlett-Packard Development Company, L.P. Alternating voided areas of anti-pads
JP2007518311A (ja) * 2003-12-24 2007-07-05 モレックス インコーポレーテッド 三角整合伝送構造
KR100751600B1 (ko) * 2003-12-24 2007-08-22 몰렉스 인코포레이티드 변형 임피던스를 구비한 전송 라인
US7116190B2 (en) * 2003-12-24 2006-10-03 Molex Incorporated Slot transmission line patch connector
WO2005065000A1 (en) * 2003-12-24 2005-07-14 Molex Incorporated Electromagnetically shielded slot transmission line
JP4231526B2 (ja) * 2003-12-24 2009-03-04 モレックス インコーポレーテッド 伝送ライン
WO2005081596A2 (en) * 2004-02-13 2005-09-01 Molex Incorporated Preferential ground and via exit structures for printed circuit boards
EP1810552A1 (en) * 2004-10-29 2007-07-25 Molex Incorporated Printed circuit board for high-speed electrical connectors
US20060139117A1 (en) * 2004-12-23 2006-06-29 Brunker David L Multi-channel waveguide structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350134B1 (en) * 2000-07-25 2002-02-26 Tyco Electronics Corporation Electrical connector having triad contact groups arranged in an alternating inverted sequence
EP1239552B1 (en) * 2001-03-05 2004-06-02 Japan Aviation Electronics Industry, Limited Connector having signal contacts and ground contacts in a specific arrangement

Also Published As

Publication number Publication date
CN101626659B (zh) 2011-04-20
JP2009147349A (ja) 2009-07-02
CN101553085A (zh) 2009-10-07
JP4350132B2 (ja) 2009-10-21
US20050201065A1 (en) 2005-09-15
JP4880666B2 (ja) 2012-02-22
JP2009100003A (ja) 2009-05-07
CN100512594C (zh) 2009-07-08
WO2005081595A3 (en) 2005-12-15
JP2007522678A (ja) 2007-08-09
JP4772856B2 (ja) 2011-09-14
KR100839307B1 (ko) 2008-06-17
SG135185A1 (en) 2007-09-28
KR20060118605A (ko) 2006-11-23
CN101626659A (zh) 2010-01-13
CN1943286A (zh) 2007-04-04
CN1918952A (zh) 2007-02-21
CN101553085B (zh) 2011-04-20
EP1714531A2 (en) 2006-10-25
WO2005081595A2 (en) 2005-09-01

Similar Documents

Publication Publication Date Title
CN1943286B (zh) 用于印刷电路板的优选非对称通孔定位
US7709747B2 (en) Matched-impedance surface-mount technology footprints
JP4354489B2 (ja) 回路基板及び高速ビアシステム
US20080173476A1 (en) Embedded waveguide and embedded electromagnetic shielding
US7897880B1 (en) Inductance-tuned circuit board via crosstalk structures
CN107408786A (zh) 用于高速、高密度电连接器的配套背板
JP4021853B2 (ja) 高速差動信号エッジカードコネクタの回路基板レイアウト
CN101673887B (zh) 改进的匹配阻抗表面贴装技术基底面
US6486408B1 (en) Flexible circuit using discrete wiring
EP1841298A2 (en) Plated vias exit structure for printed circuit board
CN203707481U (zh) 高速板对板电子连接器及多层电路板组件
CN116113148A (zh) 一种电路板的制造方法、电路板和通信设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120104

Termination date: 20130214