CN1947042A - 热预算解决方案 - Google Patents

热预算解决方案 Download PDF

Info

Publication number
CN1947042A
CN1947042A CNA2004800274256A CN200480027425A CN1947042A CN 1947042 A CN1947042 A CN 1947042A CN A2004800274256 A CNA2004800274256 A CN A2004800274256A CN 200480027425 A CN200480027425 A CN 200480027425A CN 1947042 A CN1947042 A CN 1947042A
Authority
CN
China
Prior art keywords
operation stage
photodetector
succession
substrate
microelectronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800274256A
Other languages
English (en)
Other versions
CN100468102C (zh
Inventor
和田由一
弗朗西斯科·A·利昂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1947042A publication Critical patent/CN1947042A/zh
Application granted granted Critical
Publication of CN100468102C publication Critical patent/CN100468102C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/12—Halides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H01L31/035254—Superlattices; Multiple quantum well structures including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System, e.g. Si-SiGe superlattices

Abstract

一种制造光检测器的方法，所述方法包括：提供衬底，所述衬底包括形成在其中的光波导并具有用于在其上制造微电子电路的表面，所述制造步骤涉及多个相继的工艺阶段；在多个相继的工艺阶段中选定的一个已经发生之后，并在多个工艺阶段中选定的一个之后的下一个工艺阶段开始之前，在光波导内制造光检测器；以及在波导中制造光检测器之后，完成用于制造微电子电路的多个相继的工艺阶段。

Description

热预算解决方案
技术领域
本发明涉及用于半导体衬底内的埋入式光波导中的光学检测器的制造，在所述衬底上使用传统半导体制造技术制造了微电子器件。
背景技术
随着微电子电路上的特征变得更小并随着器件速度的提高，我们已经迅速接近信号的电子通信中的固有极限。微电子电路中沿着电连接的电容引起不能忽视的延迟。已经需要越来越多的复杂技术来回避或抑制这些限制。其中人们已经进行努力的一个方向是使用光子代替电子来进行信息通信。光信号不受电路元件中存在的电容、电感和欧姆电阻的影响，且光子传播远快于电子。因此，近年来在光通信和信号处理领域以及能够进行光通信和处理的光学介质和器件上已经有了许多进展。
随着更多的人们研究将光电元件与已经在IC芯片上制造的微电子器件结合或集成的方法，这些努力也已经对集成电路制造工业发生了影响。在硅衬底上光波导结构的制造、将光转换为可以被传统微电子电路使用的电信号的光电检测器的制造、以及用于将电信号转换为光信号的发光器或激光器元件的制造方面，已经有了许多最新的进展。
发明内容
通常，在一个方面，本发明特征是一种制造光检测器的方法。所述方法包括：提供衬底，所述衬底包括形成在其中的光波导并具有用于在其上制造微电子电路的表面；通过使用多个相继的工艺阶段在所述衬底的所述表面上制造所述微电子电路；在所述多个相继的工艺阶段中选定的一个已经发生之后，并在所述多个工艺阶段中所述选定的一个之后的下一个工艺阶段开始之前，在所述光波导内制造光检测器；以及在所述波导中制造所述光检测器之后，完成用于制造所述微电子电路的所述多个相继的工艺阶段。
实施例包括以下方面中的一个或多个。所述光检测器具有与其相关的热预算(thermal budget)，且选择所述选定的工艺阶段以使得在制造所述光检测器之后完成所述多个相继的工艺阶段时不超过所述光检测器的所述热预算。正被制造的所述微电子电路也具有与其相关的热预算，且选择所述选定的工艺阶段以使得制造所述光检测器时不超过用于正被制造的所述微电子电路的所述热预算。可选地，选择所述选定的工艺阶段以使得在制造所述光检测器之后完成所述多个相继的工艺阶段时不损坏所述光检测器，和/或选择其以使得制造所述光检测器时不损坏正被制造的所述微电子电路。制造所述光检测器的步骤涉及采用最高的工艺温度T(1)max，且其中所述选定的工艺阶段被选择为所述多个工艺阶段中的一个，在所述选定的工艺阶段期间将所述衬底暴露于所述工艺温度T(1)max将不会损坏在所述衬底上正被制造的所述微电子电路，并且在所述选定的工艺阶段后将所述衬底暴露于工艺温度T(1)max将损坏在所述衬底上正被制造的所述微电子电路。高于T(1)max的工艺温度将损坏所述光检测器，所以所述选定的工艺阶段被选择为所述多个工艺阶段中的一个，在所述选定的工艺阶段后所述衬底将暴露于不高于T(1)max的工艺温度。制造所述微电子电路的步骤与CMOS制造技术一致。所述多个相继的工艺阶段包括硅化阶段，且所述工艺阶段中所述选定的一个发生在所述硅化阶段之前。所述多个相继的工艺阶段包括热处理以使掺杂剂在互补金属氧化物半导体器件的漏极和源极中扩散，且所述工艺阶段中所述选定的一个是所述热处理阶段。
通常，在另一个方面，本发明特征是一种制造光检测器的方法，其包括：提供衬底，所述衬底包括形成在其中的光波导并具有用于在其上制造微电子电路的表面；根据包括多个相继的工艺阶段的CMOS制造工艺，在所述衬底上制造所述微电子电路；在所述多个相继的工艺阶段中选定的一个已经发生之后，并在所述多个工艺阶段中所述选定的一个之后的下一个工艺阶段开始之前，在所述光波导内制造光检测器；以及在所述波导中制造所述光检测器之后，完成用于制造所述微电子电路的所述多个相继的工艺阶段。
实施例包括以下方面中的一个或多个。所述多个相继的工艺阶段包括硅化阶段，且所述工艺阶段中所述选定的一个发生在所述硅化阶段之前。所述多个相继的工艺阶段包括热处理以使掺杂剂在互补金属氧化物半导体器件的漏极和源极中扩散，且所述工艺阶段中所述选定的一个是所述热处理阶段。
从以下详细说明并从权利要求，本发明的其他特征和优点将变得清楚。
附图说明
图1是光学就绪衬底的示意性表示图。
图2是示出何时进行光检测器制造的制造工艺的流程图。
图3是示出典型CMOS LSI制造工艺的生产线前端(FEOL)部分的工艺阶段，其已经被修改为恰在硅化阶段之前包括检测器制造。
图4A-I表示器件隔离阶段的主要步骤的流程图。
图5A-F表示晶体管阱阶段的主要步骤的流程图。
图6A-H表示栅极和源极/漏极扩展阶段的主要步骤的流程图。
图7A-E表示侧壁和源极/漏极阶段的主要步骤的流程图。
图8A-I表示检测器制造工艺的主要步骤的流程图。
图9表示硅化阶段。
图10A-G表示钨塞制造阶段的流程图。
具体实施方式
因为CMOS(互补金属氧化物半导体)LSI(大规模集成)制造模式已根深蒂固，所以将光网络集成到CMOS LSI制造工艺中要求细致的插入技术以避免不得不重组CMOS晶片工艺。正在探索的一种方案涉及光学就绪衬底，之后再将CMOS电路制造到其中。在2002年10月25日递交的题为“Optical Ready Substrates”的美国专利申请序列号No.10/280,505和2002年10月25日递交的题为“Optical Ready Wafers”的美国专利申请序列号No.10/280,492中描述了此方案的示例，这两者都通过引用被结合于此。
本质上，光学就绪衬底的基本原理是以这样的方式提供光信号分配网络，即完全或在很大程度上互相独立地完成光信号分配网络的制造和微电子电路的制造。
光学就绪衬底提供了可以随后在其上使用传统半导体制造技术来制造电子电路的平台。通过以这种方式将光信号分配电路的制造与微电子电路的制造分离，半导体微电子制造者可以避免不得不开发在半导体晶片上制造光部件的新技术或诀窍。半导体微电子制造者还避免了不得不为了也容许制造光部件而优化其用于制造半导体电子器件的工艺。因此，例如已经为实现极高精度和非常高产量而优化其制造工艺的制造CMOS电路的公司，不需要担心必须修改其工艺以及可能在其极高精度和高产量上让步来与电部件一起生产光元件。简而言之，半导体微电子制造者可以简单地依靠光制造公司的专业技术来提供光元件并优化这些工艺，并且除了定位作为基础的光信号分配网络和连接到其之外，可以就像未成品的半导体晶片一样处理该晶片。当然，这只是理想状况。实际上，这两种技术之间的分离并不如此清晰。
图1图示了光学就绪衬底10的一个示例。其包含半导体集成光信号分配网络20，以用于将光时钟信号分配到将于随后在光电路之上制造在衬底上的半导体集成微电子电路40。在此描述的实施例中，光学就绪衬底10是包括晶体硅的基体衬底12、SiO2的绝缘层14以及薄的晶体硅上层16的SOI(绝缘体上硅)结构。(也可以使用不同于SOI结构的结构。例如，该结构可以是通过层转移工艺(layer transfer process)生长或制造的光学就绪epi衬底。)光信号分配网络20制造在正位于绝缘层14之下的衬底12中。网络20包括两个基本的构件块，即用于在芯片上不同位置之间分配光信号的分配光波导30和用于将光信号转换为将被微电子电路的对应部件使用的电信号33的光电检测器32。
在图1所示的实施例中，使用边缘耦合方法引入光信号。透镜布置36将来自外部光纤38的光聚焦到光波导30中。注意在此实施例中，全部所需的光电路元件都位于光信号分配网络20内，且由光网络提供到微电子电路的仅有信号是由埋入式光网络内的光电检测器32产生的电信号。
用于图1所示的光波导的具体材料是SiGe。这种材料组合由于其产生低缺陷晶体表面的能力而特别良好，其相对于以下描述的一些其他实施例将变得明显。少量的Ge可以在生长期间添加到晶体层以产生更高系数的波导管芯，同时最小化应力和缺陷。此层可以被图案化，且可以通过其他技术使硅在此波导的顶部上再次生长。用于在硅衬底中制造波导的各种技术在本领域中是公知的。对于此技术的一般讨论参见2000年夏季版的TheElectrochemical Society Interface中L.C.Kimerling的“Photons to the Rescue：Microelectronics Becomes Microphotonics”(第28-31页)。对于一些技术的更具体讨论参见转让给应用材料公司的以下四个美国专利申请：(1)2001年12月14日递交的题为“Method Of Manufacturing An OpticalCore”的U.S.S.N.10/020,461；(2)2001年12月14日递交的题为“HDP-CVD Film For Uppercladding Applications In Optical Waveguides”的U.S.S.N.10/017,033；(3)2001年5月24日递交的题为“Method ForFabricating Waveguides”的U.S.S.N.09/866,172；和(4)2001年12月11日递交的题为“Waveguides Such As SiGeC Waveguides And Method OfFabricating The Same”的U.S.S.N.10/014,466。这四个美国专利申请全部都通过引用被结合于此。
以此模型，当CMOS LSI工艺用于在光学就绪衬底的顶部上制造微电子电路时，问题产生了。在传统的CMOS LSI制造期间，晶片将经历高温退火(例如，1050℃)。光学就绪衬底中的光电检测器32必须能够耐受这些高工艺温度。但是，正常情况下可以看作是候选用于光学就绪衬底中的某些检测器中将不能经受这么高的温度。因此最初的考虑就可能使其失去作为用于光学就绪衬底中的波导的候选资格。但是，我们已经认识到在CMOS LSI工艺本身内存在很小的机会窗口来制造这些检测器。其发生在紧接着高温退火之后并在可能会由于制造光检测器所需的工艺条件(例如，高至约650℃的工艺温度)而遭到损坏的任何其他结构被制造之前。无可否认地，将检测器的制造移动到CMOS LSI工艺阶段中损失了光学就绪衬底与能够将这两个制造阶段完全分离相关的一些优点。但是，应该相信这些损失并不大到足以抵消将光网络结合到传统CMOS制造工艺中的益处。
图2表示其后跟着CMOS制造工艺的光学就绪衬底制造工艺的高级流程图，其被修改为包括检测器的制造(见框470)。该工艺由框410、420和430表示的第一部分是与制造光学就绪衬底相关的外延结合晶片工艺405，后面将使用CMOS LSI工艺在光学就绪衬底上制造微电子电路。
存在不依赖SOI晶片的可选工艺。例如，一种这样的工艺可能简单地使用操纵晶片(handle wafer)作为其中制造波导的硅衬底，而无需由框420和430表示的其中SOI层在器件层上生成并接合到操纵晶片的工艺。如果此硅衬底由于波导图案化而具有过多的缺陷，则这些缺陷将需要通过高温退火或其他工艺控制来去除。如果在直接(direct)硅衬底上所期望的缺陷水平是不可实现的，但硅衬底(非SOI)仍然是所期望的，则可以通过与步骤420和430中相同的工艺来制造低缺陷硅层，而在接合之前不添加SOI层的氧化物绝缘体。
由框450、460、475、480、485和490表示的该工艺的第二部分与总体CMOS LSI工艺内的生产线前端(FEOL)工艺440相关。
在该工艺的第一部分(即SOI晶片工艺405)中，框410涉及生产在其中制造了光波导和其他光部件的操纵晶片。框420涉及生产器件晶片，该器件晶片将附装到操纵晶片并从而提供其后可以将微电子电路制造到其中的表面。而框430表示将器件晶片接合到操纵晶片并为随后CMOS制造电子电路准备半导体表面。以上一般地描述了此工艺的各个阶段。在此SOI晶片工艺440期间使用诸如上述技术将SiGe光波导制造到操纵晶片中。
在该工艺的第二部分(即，FEOL工艺440)中，我们已经将公知的CMOS制造工艺分为在其期间执行特定类型制造的不同的一般制造阶段。在CMOS制造工艺的每个阶段期间执行的一般功能如下。框450涉及在衬底中为不同器件隔离出区域。框460涉及制造晶体管阱。框475涉及制造栅极以及源极和漏极扩展区。框480涉及制造晶体管的侧壁以及源极和漏极。紧接着框480之后的框470涉及将光检测器(例如，SiGe超晶格检测器)向下制造在光学就绪衬底中的波导中，该光学就绪衬底在CMOS器件中制造到其中的半导体下方。框485涉及硅化工艺以产生到栅极、源极和漏极的欧姆接触。且框490涉及在向下延伸到欧姆接触区域的过孔中制造钨塞(即W塞)。
在FEOL工艺完成之后，生产线后端(BEOL)阶段开始，其中多个金属化的层形成在器件顶部，以将其互连并提供到器件的信号和功率导电路径。
存在与图2所示这些不同的方式来将CMOS制造步骤分组为各个制造阶段。已经选择的制造阶段之间的具体分组和界线划分仅仅是一个示例。其用于合适地解释如何修改CMOS LSI工艺以容许制造光检测器。如何将这些步骤分组或者在哪里划定这些阶段之间的界线并不是重点，最重要的是用于制造光检测器的步骤在哪里插入到整个CMOS制造工艺中。
现在将更详细描述图2和3所示每个制造阶段中进行的主要步骤，这从器件隔离阶段(框450)开始。
参考图4A-I，在器件隔离阶段(框450)的开始，在硅600的晶片表面上形成二氧化硅层610(见图4A)。注意硅衬底600对应于图1所示晶体硅的上层16。就是说，硅衬底600位于其中已经制造了光网络且其中已经定位了波导的衬底的顶部上。
在硅上形成二氧化硅层之后，将氮化硅620的薄膜沉积到二氧化硅610上(见图4B)。这通常通过使用化学汽相沉积(CVD)反应器来实现，该反应器中硅烷或二氯硅烷与氨在低气压下进行反应。接着用一层光刻胶630覆盖所产生的氮化硅620，该层光刻胶630使用传统的光刻技术图案化以产生具有开口的掩模(见图4C)，在所述开口中将形成隔离沟槽。接着使用干法刻蚀以在掩模的开口窗中形成浅隔离沟槽635(见图4D)。通常，干法刻蚀工艺涉及使用两种不同的气体混合物。例如，第一气体混合物可以是用于形成通过氮化硅层的开口的CF4/CHF3/O2；而第二气体混合物可以是用于在硅中刻蚀沟槽的HBr/Cl2/O2。(当然，如本领域的普通技术人员所公知的，其他气体混合物也是可以的。)在形成沟槽之后，去除光刻胶630(见图4E)并通过氧化晶片中暴露的硅而形成氧化膜层660(见图4E)。
在氧化了暴露的硅以形成薄氧化膜660之后，使用CVD工艺在晶片填充隔离沟槽635上沉积更厚的氧化层665(见图4F)。然后，使用化学机械抛光(CMP)去除所沉积的氧化层665和氮化硅层620的上部(见图4G)。接着，使用湿法刻蚀(例如磷酸)去除剩余的氮化硅层620和下而的氧化硅膜610(见图4H)。最后，在暴露的硅上生长牺牲二氧化硅690的保护层以防止在后继的植入阶段对该表面的金属污染和/或损伤(见图4I)。
现在将参考图5A-F描述晶体管阱制造工艺。在这一系列工艺步骤期间，制造N型掺杂阱区510和P型掺杂阱区520。N型阱区用于pMOS场效应晶体管而P型阱区用于制造nMOS场效应晶体管。为形成N型阱区510，在晶片上形成光刻胶层502；其被图案化以暴露其中将形成N型阱区的区域；并接着将n型掺杂剂504(例如砷或磷)植入到暴露区域中(见图5A)。在植入完成之后，通过使用腐蚀(asher)和湿法工艺去除光刻胶502。重复类似的一系列步骤以形成P型阱区520。更具体地，在晶片上形成另一光刻胶层506，其被图案化以暴露其中将形成P型阱区的区域，并接着将p型掺杂剂508(例如硼)植入到暴露区域中(见图5B)。
图5C中示出了完成的晶体管N型阱510和P型阱520。
在去除了光刻胶之后，还去除在器件隔离阶段内沉积的牺牲氧化层690(见图5D)，并在所暴露的表面上形成较厚的第一栅极氧化层540(见图5E)。这是为了产生清洁表面以用于将很快形成的真正栅极氧化物。通过使用湿法刻蚀工艺立即去除较厚的氧化层540以暴露阱区的表面来形成最终的栅极氧化层(见图5F)。
现在晶片准备好用于形成最终的栅极氧化物以及源极和漏极扩展区。图6A-6F中示出了用于制造这些元件的工艺的细节。首先，在N型阱区510和P型阱区520之上的暴露区域上形成薄膜栅极氧化物700(见图6A)。使用氧化炉或快速热处理(RTP)系统来形成此高质量的氧化层。
在形成了栅极氧化物之后，使用CVD反应器在氧化物膜的顶部上沉积一层多晶硅708(见图6B)。然后，在栅极将被定位处之上的多晶硅顶部上图案化光刻胶710(见图6C)。使用多晶硅刻蚀工艺技术去除多晶硅708中不被光刻胶710保护的部分(见图6D)。然后去除剩余的光刻胶710(见图6E)，并将新的一层光刻胶730形成在晶片上并图案化以暴露其中待形成源极和漏极扩展区的区域。为形成用于P型阱区的源极和漏极扩展区733，在由光刻胶730保护N型阱区的同时植入n型掺杂物(见图6F和6G)。类似地，为形成用于N型阱区的源极和漏极扩展区743，在由另一光刻胶740保护N型阱区的同时植入p型掺杂物(见图6G和图6H)。
接着是侧壁以及源极和漏极制造阶段480(见图2)。图7A-E中示出了此阶段的工艺步骤。首先，通常通过使用CVD工艺沉积氧化物膜或氮化物膜800(见图7A)。然后使用覆盖刻蚀(blanket etch)去除氧化物或氮化物膜800的大部分，在栅极结构上留下后侧壁802(见图7B)。接着，用一层光刻胶806覆盖晶片；该光刻胶被图案化以暴露P型阱区520并保护N型阱区510；并将n型掺杂剂(例如砷、磷或锑)植入到P型阱区520之上的栅极多晶硅中并植入到P型阱区的源极和漏极区域中(见图7C)，以形成用于P型阱区的源极810和漏极812(见图7D)。去除光刻胶806，并使用类似的一系列步骤形成N型阱区的源极831和漏极833(见图7E)。更具体而言，再次用一层光刻胶820覆盖晶片；该光刻胶被图案化以暴露N型阱区510并保护P型阱区520；并将p型掺杂剂(例如硼)植入到N型阱区之上的栅极多晶硅区域710中并植入到N型阱区的源极和漏极区域中(见图7D)。这形成了用于N型阱区的源极831和漏极833(见图7E)。并接着去除第二光刻胶820，使得可以进行退火以将掺杂剂驱入最近植入的源极和漏极区域中(见图7E)。对于退火工艺，通常使用炉或RTP系统。这是晶片暴露于约1050℃的温度的时间点。在CMOS制造工艺的该点之后，工艺温度通常将不超过650℃。
如先前指出的，因为在此退火之后工艺温度将不超过650℃，所以这是制造可能由于暴露到较高退火温度而被毁坏的光检测器的合适时间点。
再参考图1，在CMOS LSI工艺中的此点，光检测器的制造需要将沟槽向下形成到硅衬底12中位于氧化层14之下的光波导30的区域。注意，附图扭曲了电器件和光器件的相对尺寸。通常，其中制造有CMOS器件的上硅层的厚度在10纳米量级。将上硅与包含光电路的下硅隔开的硅层的厚度在数个纳米量级。且下硅衬底中的波导的厚度在1至2微米的量级。换言之，光部件相对于其总体尺寸而言非常靠近表面，且其在竖直尺寸上比上覆的CMOS器件大几个量级。
还应注意，如上所述，存在不同的可用衬底，且合适的晶体管和阱构造取决于使用了哪种衬底。例如，完全耗尽型SOI在绝缘层的顶部上具有仅15nm的硅，就是说，即使其可以实用，阱的构造也非常浅。然后，存在通过层转移或通过epi层生长而产生的部分耗尽型SOI、epi衬底、光学就绪epi晶片。此外，例如使用不同的栅极长度和/或栅极氧化物厚度，可以在一个管芯或衬底上制造数种类型的晶体管。
图8A-I图示了用于将一种类型的光检测器向下制造在下硅中的SiGe波导1000的水平处的步骤。这些图示出了在与纸面垂直方向上延伸的光波导的端视图。在此情况下，正被制造的光检测器是SiGe超晶格光检测器，其被稍后暴露于低至850℃的温度时特别容易受损。
在准备制造这些检测器时为了保护在此点之前已经制造的CMOS器件，首先在晶片表面上沉积牺牲氧化物或氮化物层或其他材料叠层1010(见图8A)。接着，将一层光刻胶1020沉积在晶片表面1010上并图案化，以在将制造光检测器处的位置之上界定开口(见图8B)。然后，通过刻蚀除去所暴露的氧化层和下硅来形成沟槽1030(见图8C)。该刻蚀被定时以挖掘出沟槽1030，其深度至少延伸到光波导1000的底部1035(见图8B)。在制造了沟槽1030之后，光刻胶层1020被剥离，且晶片准备好在沟槽中制造光检测器(见图8D)。
SiGe超晶格检测器由硅和SiGe的交替薄层构成。超晶格的基本结构块是在硅层的顶部上生长的SiGe层。因为这两种材料具有稍稍不同的晶格常数，所以在SiGe层中将存在改变其带结构的引入应力使其吸收1200-1300nm的光。SiGe层在Ge比例至少约为60％的情况下保持足够薄(例如约6nm)，以维持该应力而不松弛。硅层约29nm厚。此基本两层结构块重复约20次以产生约1微米高的叠层。在所述实施例中，使用外延工艺来生长这些层，在整个工艺中改变所供给气体的成分以沉积各个层(见图8E)。
硅和SiGe的多层1040沉积在晶片的整个表面之上并向下延伸到已经形成的沟槽中。多层1040的第一层1041是将在成品器件中充当对检测器结构的背接触(back contact)的p型层。接着形成在初始p型层上的层的顺序是硅和SiGe的交替层以形成超晶格结构。在已经沉积了足够多层硅和SiGe之后，沉积最终的n型层1042以填充沟槽的剩余部分。然后，使用CMP去除所沉积的氧化硅以及位于先前形成在晶片表面上的伪氧化层之上的硅和SiGe的层。当达到伪氧化层时，产生平面化表面的CMP被中止(见图8F)。(可选地，SiGe可以选择性地沉积在沟槽的区域中而极少或不沉积在牺牲层上。)这留下了在两个区域1050a(检测器每侧有一个)中暴露的p型层1041。在这些暴露区域1050a处将接着形成对检测器背侧的接触。
为形成对区域1050a的p型接触，光刻胶1060的图案化层形成在晶片表面之上，并在区域1050a处界定开口。然后，将p型掺杂剂(例如硼)植入到区域1050a中(见图8G)。在此第一植入之后，去除光刻胶层1060，并涂覆第二层光刻胶以准备在沟槽中心的n型区域内形成n型接触1050b。为形成n型接触区域1050b，光刻胶层1066被图案化以在区域1050b处界定开口。然后，将n型掺杂剂(例如砷)植入到区域1050b中(见图8H)。最后，去除此第二层光刻胶1066。为将植入的掺杂剂更深地驱入到对应的接触区域中，在约650℃的温度下进行退火。
注意，此相同的工艺或类似的工艺可以用于制造利用较窄带隙的其他类型检测器，诸如SiGe合金或杂质吸收检测器，这在2004年5月28日递交的题为“Impurity-Based Waveguide Detector System”的U.S.S.N.10/856,127中描述，其整个内容通过引用被结合于此。此外在此时，其他设计的检测器也可以集成到衬底中，包括例如肖特基检测器、纯Ge检测器和基于杂质的检测器。
在作为硅化阶段的下一个阶段之前，从晶片表面去除伪氧化物，从而暴露出先前制造的CMOS结构。
参考图9，硅化阶段使用公知工艺用于制造对栅极、漏极和源极的欧姆接触。通过在CMOS器件的栅极柱以及源极和漏极的顶部上沉积钛、钴、铂或镍来形成硅化物(见图9的区域960和962)。在硅化钴工艺中，通过等离子体汽相沉积(例如溅射)将钴沉积到晶片的表面上。然后，在RTP系统内将晶片在形成气体的气氛中迅速地加热到约450℃；湿法刻蚀晶片以去除别处不需要的膜；并最后，在800℃下将晶片暴露于第二RTP。这就在接触区域中产生了CoSi2。
FEOL工艺的最终阶段(即W塞阶段)涉及形成钨塞，所述钨塞将在CMOS器件与稍后将在生产线后端(BEOL)阶段形成在这些器件之上的金属化部分之间提供电连接。
参考图10A-G，在W塞阶段的开始，将薄的刻蚀阻挡层1210沉积到晶片表面上(见图10A)。接着，将较厚的一层掺杂氧化硅1220沉积在刻蚀阻挡层1210的顶部上(见图10B)。使用CVD反应器沉积掺杂氧化硅1220，且所沉积的材料通常是BSG或BPSG。接着使用CMP将晶片平面化(见图10C)，并将图案化的光刻胶层形成在平面化的表面上。光刻胶层中的开口界定了用于下至CMOS器件中硅化物接触区域的接触孔的期望位置，且钨塞将稍后形成在其中。接触孔接着被刻蚀通过氧化硅并向下到刻蚀阻挡层1210(见图10D)。然后，使用不同的刻蚀，形成通过刻蚀阻挡层到硅化区域的开口(见图10E)。现在接触孔完全形成了，将一薄层诸如钛或氮化钛1260之类的隔离金属1260沉积到晶片表面上并沉积到接触孔中。然后，使用CVD反应器，用钨填充孔(见图10F)。最后，使用CMP将晶片顶部上的钨和隔离层材料去除，只留下接触孔中的钨塞(见图10G)。
下一个阶段是生产线后端阶段，在此期间在衬底的顶部上形成金属化部分(通常为多层金属化部分)，并将器件互连。
用于确定检测器制造工艺在用于集成电路的总体制造工艺中的合适布置的更一般的标准称作“热预算(thermal budget)”。工艺步骤的热预算是在不损坏所制造结构的情况下，对给定的工艺步骤可施加的温度对时间的允许累积序列。每个相继的工艺步骤将需要在一定时间内施加一定温度，并影响先前工艺的热预算。在提供合适序列中和用于确定序列顺序的方法中的问题与工艺的热预算相关。一般通过对每个相继的步骤首先处理具有最高热预算(最高的温度对时间的容许量)的步骤，然后处理具有较低热预算的步骤，来确定工艺顺序。这样，可以在没有一个工艺会损坏先前制造的结构的情况下实现整个工艺序列。
在任何给定的工艺阶段期间消耗的热预算部分由在给定温度下处理晶片的具体时间量来确定(不一定是温度和时间的乘积)。例如，掺杂扩散工艺将允许掺杂物扩散这样的距离，该距离随温度增加而成指数增长，但仅随时间的平方根增长。温度和该温度下的时间两者都影响该工艺，且两者都必须考虑其效果。一般而言，温度是主要的效果，但对于某些工艺，足够长时间的低温处理可能比短时间的高温处理具有更大的效果。不过，类似于材料在给定应力下的相态改变(融化或凝固)的一些工艺几乎完全由温度决定，并且一旦达到温度熔化将发生得非常快。
对于半导体制造工艺，通常存在约束可使用的工艺温度和时间的相关热预算。各个器件也具有若要实现所期望的器件性能就不能超出的相关热预算。上述的光检测器的制造被安排在整个电路制造工艺内，使得对光检测器的热预算不被将用于完成集成电路制造的接下来的工艺所超出。
其他实施例在所附权利要求的范围内。

Claims (15)

1.一种制造光检测器的方法，所述方法包括：
提供衬底，所述衬底包括形成在其中的光波导并具有用于在其上制造微电子电路的表面；
在所述衬底的所述表面上制造所述微电子电路，所述制造步骤涉及多个相继的工艺阶段；
在所述多个相继的工艺阶段中选定的一个已经发生之后，并在所述多个工艺阶段中所述选定的一个之后的下一个工艺阶段开始之前，在所述光波导内制造光检测器；以及
在所述波导中制造所述光检测器之后，完成用于制造所述微电子电路的所述多个相继的工艺阶段。
2.如权利要求1所述的方法，其中所述光检测器具有与其相关的热预算，且其中选择所述选定的工艺阶段以使得在制造所述光检测器之后完成所述多个相继的工艺阶段时不超过所述光检测器的所述热预算。
3.如权利要求1所述的方法，其中正被制造的所述微电子电路具有与其相关的热预算，且其中选择所述选定的工艺阶段以使得制造所述光检测器时不超过用于正被制造的所述微电子电路的所述热预算。
4.如权利要求1所述的方法，其中选择所述选定的工艺阶段以使得在制造所述光检测器之后完成所述多个相继的工艺阶段时不损坏所述光检测器。
5.如权利要求1所述的方法，其中选择所述选定的工艺阶段以使得制造所述光检测器时不损坏正被制造的所述微电子电路。
6.如权利要求1所述的方法，其中制造所述光检测器的步骤涉及采用最高的工艺温度T(1)max，且其中所述选定的工艺阶段被选择为所述多个工艺阶段中的一个，在所述选定的工艺阶段期间将所述衬底暴露于所述工艺温度T(1)max将不会损坏在所述衬底上正被制造的所述微电子电路，并且在所述选定的工艺阶段后将所述衬底暴露于工艺温度T(1)max将损坏在所述衬底上正被制造的所述微电子电路。
7.如权利要求1所述的方法，其中高于T(1)max的工艺温度将损坏所述光检测器，且其中所述选定的工艺阶段被选择为所述多个工艺阶段中的一个，在所述选定的工艺阶段后所述衬底将暴露于不高于T(1)max的工艺温度。
8.如权利要求1所述的方法，其中制造所述微电子电路的步骤与互补金属氧化物半导体制造技术一致。
9.如权利要求8所述的方法，其中所述多个相继的工艺阶段包括硅化阶段，且其中所述工艺阶段中所述选定的一个发生在所述硅化阶段之前。
10.如权利要求8所述的方法，其中所述多个相继的工艺阶段包括热处理以使掺杂剂在互补金属氧化物半导体器件的漏极和源极中扩散，且其中所述工艺阶段中所述选定的一个是所述热处理阶段。
11.如权利要求10所述的方法，其中所述多个相继的工艺阶段包括硅化阶段，且其中所述工艺阶段中所述选定的一个发生在所述硅化阶段之前。
12.一种制造光检测器的方法，所述方法包括：
提供衬底，所述衬底包括形成在其中的光波导并具有用于在其上制造微电子电路的表面；
根据互补金属氧化物半导体制造工艺，在所述衬底上制造所述微电子电路，所述互补金属氧化物半导体制造工艺包括多个相继的工艺阶段；
在所述多个相继的工艺阶段中选定的一个已经发生之后，并在所述多个工艺阶段中所述选定的一个之后的下一个工艺阶段开始之前，在所述光波导内制造光检测器；以及
在所述波导中制造所述光检测器之后，完成用于制造所述微电子电路的所述多个相继的工艺阶段。
13.如权利要求12所述的方法，其中所述多个相继的工艺阶段包括硅化阶段，且其中所述工艺阶段中所述选定的一个发生在所述硅化阶段之前。
14.如权利要求12所述的方法，其中所述多个相继的工艺阶段包括热处理以使掺杂剂在互补金属氧化物半导体器件的漏极和源极中扩散，且其中所述工艺阶段中所述选定的一个是所述热处理阶段。
15.如权利要求14所述的方法，其中所述多个相继的工艺阶段包括硅化阶段，且其中所述工艺阶段中所述选定的一个发生在所述硅化阶段之前。
CNB2004800274256A 2003-07-23 2004-07-22 热预算解决方案 Expired - Fee Related CN100468102C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US48932103P 2003-07-23 2003-07-23
US60/489,321 2003-07-23

Publications (2)

Publication Number Publication Date
CN1947042A true CN1947042A (zh) 2007-04-11
CN100468102C CN100468102C (zh) 2009-03-11

Family

ID=34102851

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800274256A Expired - Fee Related CN100468102C (zh) 2003-07-23 2004-07-22 热预算解决方案

Country Status (7)

Country Link
US (2) US20050016446A1 (zh)
EP (1) EP1658519A4 (zh)
JP (1) JP2006529055A (zh)
KR (1) KR20060040711A (zh)
CN (1) CN100468102C (zh)
TW (1) TW200511591A (zh)
WO (1) WO2005010949A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105589131A (zh) * 2016-01-19 2016-05-18 中国电子科技集团公司第二十三研究所 一种用于光波导的硅片沟槽刻蚀方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109051B2 (en) * 2004-11-15 2006-09-19 Freescale Semiconductor, Inc. Method of integrating optical devices and electronic devices on an integrated circuit
KR100641470B1 (ko) * 2004-12-29 2006-11-01 동부일렉트로닉스 주식회사 저전압 씨모오스 소자 제조방법
JP4543956B2 (ja) * 2005-02-18 2010-09-15 ソニー株式会社 半導体装置およびそれを用いた電子機器
JP2007214538A (ja) * 2006-01-11 2007-08-23 Renesas Technology Corp 半導体装置およびその製造方法
US7611914B1 (en) * 2006-06-16 2009-11-03 The United States Of America As Represented By The Director, National Security Agency Method of fabricating turning mirror using sacrificial spacer layer and device made therefrom
DE102006031995B4 (de) * 2006-07-11 2013-02-28 Carl Zeiss Smt Gmbh Linsenrohlinge und Linsenelemente sowie Verfahren zu deren Herstellung
US7738753B2 (en) * 2008-06-30 2010-06-15 International Business Machines Corporation CMOS compatible integrated dielectric optical waveguide coupler and fabrication
DE102009047873B4 (de) * 2009-09-30 2018-02-01 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Optischer Signalaustausch in einem Halbleiterbauelement unter Anwendung monolithischer optoelektronischer Komponenten
CN102315266B (zh) * 2010-06-30 2013-08-28 中国科学院微电子研究所 半导体结构及其制造方法
US8513037B2 (en) * 2010-12-03 2013-08-20 Bae Systems Information And Electronic Systems Integration Inc. Method of integrating slotted waveguide into CMOS process
CN103137467A (zh) * 2011-11-24 2013-06-05 联华电子股份有限公司 移除氧化层的半导体制作工艺
US8960999B1 (en) 2014-03-28 2015-02-24 Gudpod Holdings, Llc System for mixing beverages and method of doing the same
EP3490000B1 (en) * 2017-11-24 2023-01-04 ams AG Near-infrared photodetector semiconductor device
US11428646B2 (en) * 2020-08-28 2022-08-30 Openlight Photonics, Inc. Loss monitoring in photonic circuit fabrication

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217856A (en) 1963-03-28 1965-11-16 Ibm Paper feeding mechanisms for typewriters
US4006432A (en) 1974-10-15 1977-02-01 Xerox Corporation Integrated grating output coupler in diode lasers
JPS51128280A (en) 1975-04-30 1976-11-09 Hitachi Ltd Optical bonding semiconojctor device and its mandfactoring metho
US4368481A (en) 1979-06-19 1983-01-11 Tokyo Shibaura Denki Kabushiki Kaisha Light-driven semiconductor device
US5298787A (en) 1979-08-10 1994-03-29 Massachusetts Institute Of Technology Semiconductor embedded layer technology including permeable base transistor
US4438447A (en) 1982-01-18 1984-03-20 Bell Telephone Laboratories, Incorporated Multilayered optical integrated circuit
FR2562328B1 (fr) 1984-03-30 1987-11-27 Menigaux Louis Procede de fabrication d'un dispositif optique integre monolithique comprenant un laser a semi-conducteur et dispositif obtenu par ce procede
JPS61160987A (ja) 1985-01-09 1986-07-21 Nec Corp 集積型半導体光素子とその製造方法
US4734910A (en) 1987-03-25 1988-03-29 Bell Communications Research, Inc. Self mode locked semiconductor laser diode
EP0335104A3 (de) 1988-03-31 1991-11-06 Siemens Aktiengesellschaft Vorrichtung zum optischen Verbinden eines oder mehrerer optischer Sender mit einem oder mehreren optischen Detektoren eines oder mehrerer integrierter Schaltkreise
DE3834335A1 (de) 1988-10-08 1990-04-12 Telefunken Systemtechnik Halbleiterschaltung
DE3835601A1 (de) 1988-10-19 1990-05-03 Messerschmitt Boelkow Blohm Digitalrechner mit einer multiprozessor-anordnung
US4959540A (en) 1989-05-15 1990-09-25 International Business Machines Corporation Optical clock system with optical time delay means
US4980568A (en) 1989-05-22 1990-12-25 Hewlett-Packard Company Optical isolator having high voltage isolation and high light flux light guide
US4969712A (en) 1989-06-22 1990-11-13 Northern Telecom Limited Optoelectronic apparatus and method for its fabrication
FR2662304B1 (fr) 1990-05-21 1992-07-24 France Telecom Procede de fabrication d'une structure integree guide-detecteur de lumiere en materiau semi-conducteur.
JP3003944B2 (ja) 1990-10-04 2000-01-31 オリンパス光学工業株式会社 固体撮像素子
JPH04163967A (ja) 1990-10-27 1992-06-09 Canon Inc 光デバイス
US5098861A (en) 1991-01-08 1992-03-24 Unitrode Corporation Method of processing a semiconductor substrate including silicide bonding
SE468027B (sv) 1991-02-27 1992-10-19 Asea Brown Boveri Optoelektronisk komponent med halvledarelement innefattade i sluten kapsel, vilken kapsel bestaar av en kaapa som centreras och laases relativt en sockel medelst ett byggelement
FR2676126B1 (fr) 1991-04-30 1993-07-23 France Telecom Dispositif optoelectronique a guide optique et photodetecteur integres.
US5357122A (en) 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
US5195161A (en) 1991-12-11 1993-03-16 At&T Bell Laboratories Optical waveguide comprising Bragg grating coupling means
EP0567693A1 (en) 1992-04-27 1993-11-03 BRITISH TELECOMMUNICATIONS public limited company Optical clock recovery
CA2096551A1 (en) 1992-05-22 1993-11-23 Masanori Nishiguchi Semiconductor device
EP0582986B1 (en) 1992-08-10 1999-01-20 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US5673140A (en) 1992-09-08 1997-09-30 British Telecommunications Public Limited Company Non-linear semiconductor optical device
EP0619608B1 (en) 1993-04-07 1999-11-03 Mitsui Chemicals, Inc. Circuit board for optical devices
JP3244205B2 (ja) 1993-06-17 2002-01-07 信越半導体株式会社 半導体装置
JP3345143B2 (ja) 1993-12-27 2002-11-18 株式会社日立製作所 光導波路の製造方法
JP3234086B2 (ja) 1994-01-18 2001-12-04 キヤノン株式会社 光半導体デバイス及びその製造方法
US5418360A (en) 1994-01-21 1995-05-23 Ecole Polytechnique Serial optical signal distribution system and method, and optical/electrical converter for implementation thereof
FR2719159B1 (fr) 1994-04-26 1996-06-14 Adrien Bruno Dispositif optoélectronique intégrant un photodétecteur à deux diodes.
JP2701754B2 (ja) * 1994-10-03 1998-01-21 日本電気株式会社 シリコン受光素子の製造方法
SE503416C2 (sv) 1994-10-25 1996-06-10 Asea Brown Boveri Optoelektrisk komponent samt förfarande för montering av en sådan
EP0723302B1 (en) 1995-01-23 2001-08-22 AGENCY OF INDUSTRIAL SCIENCE & TECHNOLOGY MINISTRY OF INTERNATIONAL TRADE & INDUSTRY Photo-receiving device
DE19503641A1 (de) * 1995-02-06 1996-08-08 Forschungszentrum Juelich Gmbh Schichtstruktur mit einer Silicid-Schicht, sowie Verfahren zur Herstellung einer solchen Schichtstruktur
US5633527A (en) 1995-02-06 1997-05-27 Sandia Corporation Unitary lens semiconductor device
JP2809124B2 (ja) 1995-02-09 1998-10-08 日本電気株式会社 光半導体集積素子およびその製造方法
JPH08330608A (ja) 1995-05-29 1996-12-13 Oki Electric Ind Co Ltd 受光センサおよび受発光センサ
GB9517927D0 (en) 1995-09-01 1995-11-01 Imperial College Optoelectrically gated microstructure
US5652811A (en) 1996-03-06 1997-07-29 The United States Of America As Represented By The Secretary Of The Air Force Semiconductor on fiber optic substrate (SOFOS)
US6043515A (en) 1996-09-17 2000-03-28 Kabushiki Kaisha Toshiba Optical semiconductor device
US5970081A (en) 1996-09-17 1999-10-19 Kabushiki Kaisha Toshiba Grating coupled surface emitting device
JPH118442A (ja) 1996-10-07 1999-01-12 Canon Inc 光半導体デバイス、それを用いた光通信システム及び方法
DE19642168A1 (de) 1996-10-12 1998-04-16 Preh Elektro Feinmechanik Optoelektronisches Bauelement
US6031243A (en) 1996-10-16 2000-02-29 Geoff W. Taylor Grating coupled vertical cavity optoelectronic devices
FR2756384B1 (fr) 1996-11-28 1999-02-12 Minot Christophe Dispositif bidirectionnel de transposition entre des signaux optiques et des signaux electriques, pour systeme de communication
US5854804A (en) 1996-12-13 1998-12-29 Intel Corporation Method and apparatus for synchronizing a mode locked laser with a device under test
US5812708A (en) 1996-12-31 1998-09-22 Intel Corporation Method and apparatus for distributing an optical clock in an integrated circuit
FR2760101B1 (fr) 1997-02-24 1999-04-16 Alsthom Cge Alcatel Procede d'assemblage d'un dispositif opto-hybride
US6238479B1 (en) * 1997-10-24 2001-05-29 Canon Kabushiki Kaisha Raw material for manufacturing fluoride crystal, refining method of the same, fluoride crystal, manufacturing method of the same, and optical part
US5987196A (en) 1997-11-06 1999-11-16 Micron Technology, Inc. Semiconductor structure having an optical signal path in a substrate and method for forming the same
JP4553991B2 (ja) 1997-12-09 2010-09-29 セイコーエプソン株式会社 電気光学装置の製造方法
US6320204B1 (en) 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
US6066860A (en) 1997-12-25 2000-05-23 Seiko Epson Corporation Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
TW486581B (en) 1998-01-06 2002-05-11 Seiko Epson Corp Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus
GB2334141A (en) 1998-01-30 1999-08-11 Northern Telecom Ltd Semiconductor device packaging
DE69910863T2 (de) * 1998-02-26 2004-07-15 Nikon Corp. Verfahren zur Herstellung von Calciumfluorid und Calciumfluorid für Fotolithographie
DE29805392U1 (de) 1998-03-25 1999-08-05 Heidenhain Gmbh Dr Johannes Optoelektronische Baugruppe
US6125217A (en) 1998-06-26 2000-09-26 Intel Corporation Clock distribution network
US6202165B1 (en) 1998-07-23 2001-03-13 Conexant Systems, Inc. Photonic clock distribution method and apparatus for electronic systems
EP0977063A1 (en) 1998-07-28 2000-02-02 Interuniversitair Micro-Elektronica Centrum Vzw A socket and a system for optoelectronic interconnection and a method of fabricating such socket and system
US6393183B1 (en) 1998-08-13 2002-05-21 Eugene Robert Worley Opto-coupler device for packaging optically coupled integrated circuits
US6343171B1 (en) 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
FI105588B (fi) 1998-12-10 2000-09-15 Nokia Mobile Phones Ltd Parannettu valolähdejärjestely tasomaisiin sovelluksiin
US6309461B1 (en) * 1999-06-07 2001-10-30 Sandia Corporation Crystal growth and annealing method and apparatus
JP2001024270A (ja) 1999-07-06 2001-01-26 Kyocera Corp バーンイン用基板及びそれを用いたバーンイン方法
JP2001066560A (ja) 1999-08-26 2001-03-16 Nec Corp 光波長可変フィルタ
US6620347B1 (en) * 1999-10-06 2003-09-16 Coherent, Inc. Crystalline filters for ultraviolet light sensors
EP1154046B1 (en) * 2000-05-09 2011-12-28 Hellma Materials GmbH & Co. KG Fluoride crystalline optical lithography lens element blank
US6647350B1 (en) * 2000-06-02 2003-11-11 Exactus, Inc. Radiometric temperature measurement system
AU2001278105A1 (en) 2000-08-04 2002-02-18 Amberwave Systems Corporation Silicon wafer with embedded optoelectronic material for monolithic oeic
JP2004511409A (ja) * 2000-10-13 2004-04-15 コーニング　インコーポレイテッド 光学フッ化物結晶を生産する方法及び装置
US20020146865A1 (en) 2001-04-04 2002-10-10 Hoel Jeffrey H. Method for selecting from standardized set of integrated circuit mask features
US6658173B2 (en) 2001-05-17 2003-12-02 Optronx, Inc. Interferometer and method of making same
US6770134B2 (en) 2001-05-24 2004-08-03 Applied Materials, Inc. Method for fabricating waveguides
US6905542B2 (en) 2001-05-24 2005-06-14 Arkadii V. Samoilov Waveguides such as SiGeC waveguides and method of fabricating the same
US20020181825A1 (en) * 2001-06-01 2002-12-05 Motorola, Inc. Optical clock signal distribution
US6954561B1 (en) 2001-07-16 2005-10-11 Applied Materials Inc Methods for forming thermo-optic switches, routers and attenuators
US20030015720A1 (en) * 2001-07-18 2003-01-23 Motorola, Inc. Structure and method for fabricating a printed circuit board utilizing a semiconductor structure and an embedded waveguide
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
US20030052082A1 (en) 2001-09-19 2003-03-20 Anisul Khan Method of forming optical waveguides in a semiconductor substrate
US20030052088A1 (en) 2001-09-19 2003-03-20 Anisul Khan Method for increasing capacitance in stacked and trench capacitors
US6947653B2 (en) 2001-10-12 2005-09-20 Jds Uniphase Corporation Waveguide stress engineering and compatible passivation in planar lightwave circuits
US20030110808A1 (en) 2001-12-14 2003-06-19 Applied Materials Inc., A Delaware Corporation Method of manufacturing an optical core
US20030113085A1 (en) 2001-12-14 2003-06-19 Applied Materials, Inc., A Delaware Corporation HDP-CVD film for uppercladding application in optical waveguides
US6624077B2 (en) 2001-12-17 2003-09-23 Applied Materials, Inc. Integrated circuit waveguide
US6767751B2 (en) * 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US7120847B2 (en) * 2002-06-26 2006-10-10 Intellon Corporation Powerline network flood control restriction
US7072534B2 (en) 2002-07-22 2006-07-04 Applied Materials, Inc. Optical ready substrates
US7043106B2 (en) 2002-07-22 2006-05-09 Applied Materials, Inc. Optical ready wafers
US7110629B2 (en) * 2002-07-22 2006-09-19 Applied Materials, Inc. Optical ready substrates
EP1776610A2 (en) * 2002-07-22 2007-04-25 Applied Materials, Inc. Optical-ready substrates with optical waveguide circuits and microelectronic circuits
US20050072979A1 (en) 2002-07-22 2005-04-07 Applied Materials, Inc. Optical-ready wafers
WO2004015764A2 (en) * 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105589131A (zh) * 2016-01-19 2016-05-18 中国电子科技集团公司第二十三研究所 一种用于光波导的硅片沟槽刻蚀方法
CN105589131B (zh) * 2016-01-19 2018-09-28 中国电子科技集团公司第二十三研究所 一种用于光波导的硅片沟槽刻蚀方法

Also Published As

Publication number Publication date
US7101725B2 (en) 2006-09-05
TW200511591A (en) 2005-03-16
US20050016446A1 (en) 2005-01-27
KR20060040711A (ko) 2006-05-10
US20050054131A1 (en) 2005-03-10
JP2006529055A (ja) 2006-12-28
WO2005010949A3 (en) 2006-02-16
CN100468102C (zh) 2009-03-11
EP1658519A4 (en) 2007-07-18
EP1658519A2 (en) 2006-05-24
WO2005010949A2 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
US9954121B2 (en) Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
US9514976B2 (en) Trench isolation implantation
CN100468102C (zh) 热预算解决方案
JP4939222B2 (ja) 半導体ウエハ及びこれを形成する方法
KR100863375B1 (ko) 반도체장치 및 그 제조방법과 설계방법
US11869761B2 (en) Back-side deep trench isolation structure for image sensor
CN103782387A (zh) 单片集成有源缓冲器
CN109638026B (zh) Cmos影像感测器的深沟槽隔离结构及其制造方法
US7202123B1 (en) Mesa isolation technology for extremely thin silicon-on-insulator semiconductor devices
US20220384496A1 (en) Back-side deep trench isolation structure for image sensor
KR102370299B1 (ko) 더미 핀들 및 그의 형성 방법들
CN112447600A (zh) 半导体装置的形成方法
US20230387170A1 (en) Back-side deep trench isolation structure for image sensor
US20220367454A1 (en) Backside Interconnect Structures for Semiconductor Devices and Methods of Forming the Same
US20030230779A1 (en) Semiconductor device and method for manufacturing the same
US7001823B1 (en) Method of manufacturing a shallow trench isolation structure with low trench parasitic capacitance
US20050217566A1 (en) Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers
JP4517144B2 (ja) Ｍｏｓ電界効果トランジスタ型量子ドット発光素子の製造方法
CN110504218B (zh) 半导体器件的制造方法和形成cmos器件的方法
EP1225628B1 (en) CMOS capacitor fabrication
CN116487320B (zh) 深沟槽隔离结构的制备方法
US20020072239A1 (en) Method for manufacturing solid-state imaging device
CN114709229A (zh) 集成芯片及其形成方法
CN112750824A (zh) 半导体装置
CN116895697A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20110722