CN1954425A - 对半导体管芯进行编程以获得引脚映射兼容性 - Google Patents

对半导体管芯进行编程以获得引脚映射兼容性 Download PDF

Info

Publication number
CN1954425A
CN1954425A CNA2005800156273A CN200580015627A CN1954425A CN 1954425 A CN1954425 A CN 1954425A CN A2005800156273 A CNA2005800156273 A CN A2005800156273A CN 200580015627 A CN200580015627 A CN 200580015627A CN 1954425 A CN1954425 A CN 1954425A
Authority
CN
China
Prior art keywords
signal
multiplexer
coupled
tube core
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800156273A
Other languages
English (en)
Other versions
CN1954425B (zh
Inventor
韦卡·库尔兹
亚历克斯·魏茨曼
马塞罗·尤菲
齐夫·施缪利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1954425A publication Critical patent/CN1954425A/zh
Application granted granted Critical
Publication of CN1954425B publication Critical patent/CN1954425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

方法和系统提供与各种工业标准插座兼容的半导体管芯，其中每种类型的插座由不同的引脚映射进行标识。在一个实施方案中，管芯具有多条信号线、一个或更多个表面接触体和耦合到所述信号线和所述表面接触体的一个或更多个信号选择器。每个信号选择器基于编程信号，将所述信号线中的一条电连接到所述表面接触体中的一个。在特定实施方案中，每个信号选择器包括复用器和熔丝元件，其中所述复用器基于所述熔丝元件的编程值，将它的输入端口中的一个路由到它的输出端口。编程值可以由编程信号设置。

Description

对半导体管芯进行编程以获得引脚映射兼容性
背景
技术领域
本发明的一个或更多个实施方案一般地涉及半导体设计。具体来说，某些实施方案涉及半导体管芯(die)的编程。
讨论
现代计算机系统包括具有插座的各种电路板，所述插座被设计以容纳诸如处理器集成电路(IC)芯片、存储器芯片等的计算部件。典型地，每种电路板/插座与引脚映射相关联，所述引脚映射定义要在引脚上发送的期望的信号，所述引脚把正在讨论的芯片连接到所述电路板。例如，常规引脚映射可能将信号A指派给引脚#1，将信号B指派给引脚#2等。芯片通常包括具有传送特定信号的信号线的半导体管芯，其中每条信号线在管芯内被路由到诸如电传导凸起的表面接触体，并且所述凸起被接合到接口(或“封装”)。所述封装根据工业标准插座限定的顺序将信号路由到各个引脚。
当给定计算机系统结构的产品生命周期到达尽头或者向不同市场阶段过渡时，它可能被包括具有一个或更多个不同的插座和/或引脚映射的电路板的计算机系统代替。但是，要被插入到修改的插座中的半导体管芯(和凸起结构)可能是相同的。因此，每个封装典型地被重设计以提供凸起和引脚之间必需的路由，并且因此专用于特定的引脚映射。
这样的途径的实施例在图1中示出。在图示的实施例中，半导体管芯10具有电连接到对应的多个电传导凸起14(14a-14b)的多条信号线12(12a-12b)，所述电传导凸起14是管芯10不可缺少的部分。半导体封装16被用来将信号路由到引脚18(18a-18b)，其中引脚18通过插座22连接到主板20。可以看到，封装16内的路由可能潜在地相当复杂，取决于与插座22和/或主板20相关联的引脚映射。结果，对于诸如封装16的半导体封装来说，具有多层路由结构不是少见的，所述多层路由结构增加总体封装16的成本。并且，将信号路由相对长的距离可能引起阻抗不匹配，并且因此对信号完整性有不利影响。确实，已经确定，对于某些高速信号来说，信号完整性的退化导致不能使用多层路由。一直以来，常规方案经常限制管芯的最大核心频率，以使传统封装技术的影响最小化。结果可能是性能的显著下降。
附图简要说明
通过阅读下面的说明书和所附的权利要求书，以及通过参照下面的附图，本领域的技术人员将清楚本发明的实施方案的各种优势，在附图中：
图1是常规计算机系统的实施例的侧视图；
图2是根据本发明的一个实施方案的计算机系统的实施例的侧视图；
图3是根据本发明的一个实施方案的信号选择器的实施例的图；
图4是根据本发明的一个实施方案，对半导体管芯进行编程的方法的实施例的流程图；以及
图5是根据本发明的一个实施方案的信号选择表的实施例的图。
详细描述
图2示出计算机系统24，所述计算机系统24包括半导体管芯26、半导体封装38和具有插座44的电路板46。在一个实施方案中，电路板46是主板，其中计算机系统24是桌上型个人计算机(PC)、笔记本式PC、服务器或可以从在此描述的原理受益的任何其他类型的系统的部分。例如，计算机系统24的降低的形状因子(form factor)使它对诸如笔记本式PC的移动应用具体来说有用。半导体管芯26可以包括具有处理器(未示出)和多条信号线28(28a-28b)的集成电路(IC)。图示的管芯还具有一个或更多个表面接触体30、32和一个或更多个信号选择器34、36，所述表面接触体30、32对于管芯26是不可缺少的。每个信号选择器34、36将信号线28中的一条电连接到表面接触体30、32中的一个。
在图示的实施例中，信号选择器34将信号线28a或信号线28b电连接到表面接触体30。类似地，信号选择器36将信号线28a或信号线28b电连接到表面接触体32。半导体封装38在表面接触体30和引脚40之间路由信号，并且在表面接触体32和引脚42之间路由信号。引脚40、42与插座44配合(mate)，所述插座44连接到电路板46。可替换地，引脚40、42可以直接插入到电路板46中，其中不使用插座44。
通过使用信号选择器34、36建立期望的信号线-表面接触体的配对，管芯26提供相对常规途径的多种优势。例如，封装38可以被简化，以获得更多的直接单层路由和较低的相关联成本。简化的封装还降低制造难度、产品开发成本和进入市场的时间。并且，较短的路由距离提供较好的阻抗匹配和较好的信号完整性。简单地说，信号线-表面接触体的配对发生在半导体管芯26内，而常规途径规定半导体封装内的表面接触体-引脚的配对，并且需要相对复杂的接合和路由结构。
还应该注意到，图示的途径可以消除对用于每种类型的引脚映射的专用封装的需求。具体来说，封装38可以用于各种插座和/或电路板结构。例如，图示的实施方案的插座44可以要求与信号线28a相关联的信号被路由到引脚40或者从引脚40被路由，而另一插座(未示出)可以要求与信号线28a相关联的信号被路由到引脚42或者从引脚42被路由。半导体管芯26可以轻易地适应任意情形。结果是具有普遍兼容性的“多变(chameleon)”类型的半导体管芯26。甚至在其中封装38可能不适应特定插座(例如，由于平台要求)的情况下，可以从与多种封装兼容的管芯26获得实质优势。
虽然为了使讨论简单，示出两个表面接触体30、32，但是描述的概念可以被轻易地扩展为规定用于给定管芯上所有表面接触体的信号选择。因此，典型的实现可以包括多得多的信号选择器、表面接触体、引脚等。在这点上，仅实际为引脚映射所必需的信号线需要被路由到表面接触体30、32/从表面接触体30、32被路由。结果，封装38相对常规途径被进一步简化，所述常规途径在选择必需的信号之前将所有的信号路由到管芯外。还应该注意到，所描述的技术还可以用于其他类型的接合结构，所述其他类型的接合结构包括，但不仅限于，“倒装芯片”或“线接合”结构，在所述结构中表面接触体30、32被安置在半导体管芯26的顶部表面上。
图3更详细地示出信号选择器48的一种途径。因此，信号选择器48可以轻易地取代以上讨论的信号选择器34、36(图2)中的每一个。具体来说，信号选择器48包括具有耦合到焊盘逻辑(pad logic)51的输出端口52的复用器50，其中所述焊盘逻辑51通过输入/输出(I/O)缓冲器53被耦合到诸如电传导凸起54的表面接触体。焊盘逻辑51和I/O缓冲器53给片外负载提供高功率驱动，并且保护内部电路不受外部静电放电的危害。复用器50还具有耦合到多条信号线58(58a-58b)的多个输入端口56(56a-56b)。使用在这里，术语“耦合”表示使通信能够跨过正在讨论的接口进行的任何类型(直接或间接)的连接。因此，耦合可以包括中间部件。耦合还可以提供电子、电磁、光和其他形式的通信。
信号选择器48还具有耦合到复用器50的熔丝(fuse)或任意其他类型的编程元件60，其中复用器50基于熔丝元件60的编程值，将输入端口56中的一个路由到输出端口52。如已经注意到的，熔丝元件60可以是能够被编程的任意类型的开关。例如，在两个输入端口的情况下，熔丝元件60可以具有高或低的二进制值，其中所述值由编程信号61设置。编程信号61通常在半导体管芯制造阶段中的一个期间被施加到熔丝元件60。另外，复用器50在半导体管芯到达具体的操作状态(例如全操作状态)之前完成路由，以确保管芯上的IC的正确操作。
为了讨论的目的，图示的实施例已经被简化，并且复用器50可以在更多数量的信号线之间选择，而不会偏离在此描述的实施方案的性质和精神。在这样的情况下，熔丝元件60可以被设计为具有更多数量的值。可替换地，熔丝元件60可以包括一组熔丝。在复用器50被设计为在多于两个信号之间选择时，这样的途径可以尤其有用。半导体熔断(fusing)已经被用来在运输之前选择性地禁用IC芯片上的各个特征，并且在本领域中该工艺是公知的。
还应该注意到，在一种途径中，熔丝元件60一般具有默认值，一旦接收到编程信号61时所述默认值被改变。因此，如果没有接收到编程信号61，则熔丝元件60仍然具有可以被复用器50检测或读取的编程值。并且，信号选择器48可以以双向的方式操作。因此，虽然术语“输入”和“输出”已经被用来表示复用器50的端口，但是复用器50可以轻易地被用来在端口52接收外部信号，并且将它路由到耦合到端口56的多条信号线58中的一条。
现在转向图4，示出对半导体管芯进行编程的方法62。方法62的部分可以被实现为储存在机器可读介质中的一组指令，所述机器可读介质诸如只读存储器(ROM)、随机访问存储器(RAM)、闪存存储器等。方法62的部分还可以使用公知的硬件技术在半导体管芯中被实现为专用集成电路(ASIC)。具体来说，图示的方法62在过程框64处规定确定用于给定插座和/或电路板结构的引脚映射要求。在66处基于引脚映射要求产生编程信号。框68规定基于所述编程信号，设置一个或更多个熔丝元件的编程值，并且框70规定基于所述编程值，将多条信号线中的一条电连接到半导体管芯的每个表面接触体。
图5示出信号选择表72的一个实施例，其中管芯凸起被链接到多种插座结构。具体来说，表72为四种不同的插座结构标识合适的信号线-凸起的配对。根据图示的实施例，可以确定，依赖于结构，与凸起#7相关联的信号选择器可以在两个不同信号“S1”和“S6”之间选择。另一方面，与凸起#8相关联的信号选择器在三个不同信号“S2”、“S7”和“S11”之间选择。
在这点上，应该注意到，耦合到给定信号选择器的信号线通常传送与固定I/O缓冲器类型相关联的信号和公共数据选通信号。虽然可变I/O缓冲器类型是可能的，但是已经确定固定缓冲器类型可以提供较好的交流(AC)时序和总体芯片I/O性能。将可选择的信号限制到同一类型的缓冲器进一步改进设计。例如，用于凸起#7的信号可以都与互补金属氧化物半导体(CMOS)类型的缓冲器相关联，而用于凸起#333的信号可以全部与援助发射晶体管逻辑(AGTL+)类型的缓冲器相关联。这样的途径消除对可变缓冲器类型的需求。
因此，表72中的数据可以被用来构造编程信号的阵列，所述编程信号被施加到合适的熔丝元件，以设置必要的编程值。依赖于环境，每个编程信号可以是单独的脉冲、一系列脉冲或线性信号。结果是可以被快速编程以与各种电路板和/或插座结构兼容的半导体管芯。并且，成本和进入市场的时间可以被显著地降低而不会牺牲信号完整性。确实，信号完整性可以通过在此描述的技术被增强，以实现关于半导体管芯的高得多的性能。例如，关于管芯的最高处理速度可以被提高而不会有与常规途径相关联的封装相关阻抗不匹配的顾虑。较高的处理速度可以被直接解释为提高的性能。
本领域技术人员可以从上面的描述认识到，本发明的实施方案的主要技术可以以各种形式被实现。因此，尽管本发明的实施方案已经连同它们的特定实施例被描述，但是本发明的实施方案的真实范围不应该被这样地限制，因为通过研究附图、说明书和所附的权利要求书，技术人员将清楚其他修改。

Claims (29)

1.一种半导体管芯，包括：
多条信号线；
表面接触体；以及
耦合到所述信号线和所述表面接触体的信号选择器，所述信号选择器基于编程信号将所述信号线中的一条电连接到所述表面接触体。
2.如权利要求1所述的管芯，其中所述信号选择器包括：
复用器，所述复用器包括耦合到所述表面接触体的输出端口和耦合到所述多条信号线的多个输入端口；以及
耦合到所述复用器的熔丝元件，所述复用器基于所述熔丝元件的编程值，将所述多个输入端口中的一个路由到所述输出端口。
3.如权利要求2所述的管芯，其中所述信号选择器基于所述编程信号设置所述编程值。
4.如权利要求3所述的管芯，其中所述复用器在所述管芯到达操作状态之前路由所述多个输入端口中的一个。
5.如权利要求2所述的管芯，还包括设置在所述复用器和所述表面接触体之间的焊盘逻辑和输入/输出(I/O)缓冲器，所述I/O缓冲器具有固定的缓冲器类型。
6.如权利要求5所述的管芯，其中所述固定的缓冲器类型是互补金属氧化物半导体(CMOS)缓冲器类型。
7.如权利要求5所述的管芯，其中所述固定的缓冲器类型是援助发射晶体管逻辑(AGTL+)缓冲器类型。
8.如权利要求2所述的管芯，其中所述信号线传送与公共数据选通信号相关联的信号。
9.如权利要求2所述的管芯，还包括多个表面接触体，所述信号选择器包括对应于所述多个表面接触体的多个复用器，每个复用器基于熔丝元件的编程值将多条信号线中的一条路由到对应的表面接触体。
10.如权利要求1所述的管芯，其中所述表面接触体是电传导凸起。
11.如权利要求1所述的管芯，还包括处理器，所述处理器被耦合到所述信号线。
12.一种系统，包括：
主板；
半导体管芯；以及
半导体封装，所述半导体封装包括具有耦合到所述主板的第一端的引脚，所述管芯包括多条信号线，耦合到所述引脚的第二端的表面接触体，以及耦合到所述信号线和所述表面接触体的信号选择器，所述信号选择器基于编程信号，将所述信号线中的一条电连接到所述表面接触体。
13.如权利要求12所述的系统，其中所述信号选择器包括：
复用器，所述复用器包括耦合到所述表面接触体的输出端口和耦合到所述多条信号线的多个输入端口；以及
耦合到所述复用器的熔丝元件，所述复用器基于所述熔丝元件的编程值，将所述多个输入端口中的一个路由到所述输出端口。
14.如权利要求13所述的系统，其中所述信号选择器基于编程信号，设置所述编程值。
15.如权利要求14所述的系统，其中所述复用器在所述管芯到达操作状态之前路由所述多个输入端口中的一个。
16.如权利要求13所述的系统，其中所述管芯还包括设置在所述复用器和所述表面接触体之间的焊盘逻辑和输入/输出(I/O)缓冲器，所述I/O缓冲器具有固定的缓冲器类型。
17.如权利要求16所述的系统，其中所述固定的缓冲器类型是互补金属氧化物半导体(CMOS)缓冲器类型。
18.如权利要求16所述的系统，其中所述固定的缓冲器类型是援助发射晶体管逻辑(AGTL+)缓冲器类型。
19.如权利要求13所述的系统，其中所述信号线传送与公共数据选通信号相关联的信号。
20.如权利要求13所述的系统，其中所述管芯还包括多个表面接触体，并且所述信号选择器包括对应于所述多个表面接触体的多个复用器，每个复用器基于熔丝元件的编程值，将多条信号线中的一条路由到对应的表面接触体。
21.如权利要求12所述的系统，其中所述表面接触体是电传导凸起。
22.如权利要求12所述的系统，其中所述管芯还包括处理器，所述处理器被耦合到所述信号线。
23.一种方法，包括：
基于编程信号，设置熔丝元件的编程值；以及
基于所述编程值，将多条信号线中的一条电连接到半导体管芯的表面接触体。
24.如权利要求23所述的方法，其中所述连接操作包括基于所述编程值，将多个复用器输入端口中的一个路由到复用器输出端口，所述复用器输出端口被耦合到所述表面接触体，并且所述多个复用器输入端口被耦合到所述多条信号线。
25.如权利要求23所述的方法，其中所述路由操作是在所述管芯到达操作状态之前进行的。
26.如权利要求23所述的方法，还包括基于与电路板相关联的引脚映射，产生所述编程信号。
27.一种半导体管芯，包括：
处理器，所述处理器包括传送与公共数据选通信号相关联的信号的多条信号线；
电传导凸起；
耦合到所述电传导凸起的输入/输出(I/O)缓冲器，所述I/O缓冲器具有固定的缓冲器类型；
耦合到所述I/O缓冲器的焊盘逻辑；
以及
耦合到所述信号线和所述焊盘逻辑的信号选择器，所述信号选择器将所述信号线中的一条电连接到所述凸起，所述信号选择器包括复用器和耦合到所述复用器的熔丝元件，所述复用器包括耦合到所述焊盘逻辑的输出端口和耦合到所述多条信号线的多个输入端口，所述复用器在所述管芯到达操作状态之前基于所述熔丝元件的编程值，将所述多个输入端口中的一个路由到所述输出端口，所述编程值基于编程信号。
28.如权利要求27所述的管芯，其中所述固定的缓冲器类型是互补金属氧化物半导体(CMOS)缓冲器类型。
29.如权利要求27所述的管芯，其中所述固定的缓冲器类型是援助发射晶体管逻辑(AGTL+)缓冲器类型。
CN200580015627.3A 2004-05-18 2005-04-29 对半导体管芯进行编程以获得引脚映射兼容性 Active CN1954425B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/848,395 2004-05-18
US10/848,395 US7230450B2 (en) 2004-05-18 2004-05-18 Programming semiconductor dies for pin map compatibility
PCT/US2005/014882 WO2005117114A2 (en) 2004-05-18 2005-04-29 Programming semiconductor dies for pin map compatibility

Publications (2)

Publication Number Publication Date
CN1954425A true CN1954425A (zh) 2007-04-25
CN1954425B CN1954425B (zh) 2016-03-30

Family

ID=34970836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580015627.3A Active CN1954425B (zh) 2004-05-18 2005-04-29 对半导体管芯进行编程以获得引脚映射兼容性

Country Status (7)

Country Link
US (2) US7230450B2 (zh)
EP (1) EP1747583A2 (zh)
JP (1) JP2007535826A (zh)
KR (2) KR101044181B1 (zh)
CN (1) CN1954425B (zh)
TW (1) TWI300582B (zh)
WO (1) WO2005117114A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112445163A (zh) * 2019-09-05 2021-03-05 上海海拉电子有限公司 一种标准化接插件系统
CN117391035A (zh) * 2023-12-11 2024-01-12 成都电科星拓科技有限公司 一种具有自定义引脚功能的芯片及实现方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759967B2 (en) * 2004-01-09 2010-07-20 Conexant Systems, Inc. General purpose pin mapping for a general purpose application specific integrated circuit (ASIC)
US7230450B2 (en) * 2004-05-18 2007-06-12 Intel Corporation Programming semiconductor dies for pin map compatibility
US7352602B2 (en) * 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
US8037444B1 (en) * 2006-07-20 2011-10-11 Altera Corporation Programmable control of mask-programmable integrated circuit devices
US9219155B2 (en) 2013-12-16 2015-12-22 Intel Corporation Multi-threshold voltage devices and associated techniques and configurations
US9564903B2 (en) 2013-12-20 2017-02-07 Qualcomm Technologies International, Ltd. Port spreading

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60252979A (ja) * 1984-05-30 1985-12-13 Oki Electric Ind Co Ltd Ｃｍｏｓ入出力回路
JPH0291895A (ja) * 1988-09-27 1990-03-30 Nec Corp 書込み消去可能な不揮発性半導体記憶装置
JP2790734B2 (ja) * 1991-05-16 1998-08-27 三菱電機株式会社 半導体装置
US6020760A (en) * 1997-07-16 2000-02-01 Altera Corporation I/O buffer circuit with pin multiplexing
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
US6417695B1 (en) * 2001-03-15 2002-07-09 Micron Technology, Inc. Antifuse reroute of dies
US6496058B1 (en) * 2001-07-24 2002-12-17 Virtual Ip Group Method for designing an integrated circuit containing multiple integrated circuit designs and an integrated circuit so designed
JP2003152014A (ja) 2001-11-09 2003-05-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
KR100454123B1 (ko) * 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
US6747475B2 (en) * 2001-12-17 2004-06-08 Intel Corporation Method and apparatus for driving a signal using switchable on-die termination
US6844218B2 (en) * 2001-12-27 2005-01-18 Texas Instruments Incorporated Semiconductor wafer with grouped integrated circuit die having inter-die connections for group testing
US7230450B2 (en) * 2004-05-18 2007-06-12 Intel Corporation Programming semiconductor dies for pin map compatibility

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112445163A (zh) * 2019-09-05 2021-03-05 上海海拉电子有限公司 一种标准化接插件系统
CN117391035A (zh) * 2023-12-11 2024-01-12 成都电科星拓科技有限公司 一种具有自定义引脚功能的芯片及实现方法

Also Published As

Publication number Publication date
US7504856B2 (en) 2009-03-17
TW200603243A (en) 2006-01-16
US7230450B2 (en) 2007-06-12
TWI300582B (en) 2008-09-01
KR20070012836A (ko) 2007-01-29
KR100922642B1 (ko) 2009-10-19
WO2005117114A2 (en) 2005-12-08
JP2007535826A (ja) 2007-12-06
EP1747583A2 (en) 2007-01-31
CN1954425B (zh) 2016-03-30
WO2005117114A3 (en) 2005-12-29
KR101044181B1 (ko) 2011-06-28
KR20080091304A (ko) 2008-10-09
US20070285123A1 (en) 2007-12-13
US20050258861A1 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
CN1954425B (zh) 对半导体管芯进行编程以获得引脚映射兼容性
US6806730B2 (en) Method and system for use of an embedded field programmable gate array interconnect for flexible I/O connectivity
US8890607B2 (en) Stacked chip system
US20170220519A1 (en) Universal spi (serial peripheral interface)
TWI628745B (zh) 半導體堆疊封裝
EP1548607B1 (en) Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N
CN104598405A (zh) 扩展芯片及可扩展的芯片系统及控制方法
US6770493B2 (en) Integrated circuit package capable of operating in multiple orientations
US6356095B1 (en) Semiconductor integrated circuit
US7940588B2 (en) Chip testing circuit
US7509594B2 (en) Method of selling integrated circuit dies for multi-chip packages
US7071719B2 (en) Semiconductor device
TWI821943B (zh) 輸入/輸出電路及其製造方法以及積體電路封裝方法
US20240128220A1 (en) Semiconductor device
US8549257B2 (en) Area efficient arrangement of interface devices within an integrated circuit
US6894538B2 (en) Expanding module for serial transmission
JPH1140739A (ja) 電子回路装置
CN101459161B (zh) 集成电路
KR20050004480A (ko) 멀티칩을 내장한 반도체패키지
JP2006324359A (ja) 半導体チップ及び半導体装置
JPH05175334A (ja) 半導体集積回路及びそのレイアウト方法
JP2004013943A (ja) 半導体装置におけるインタフェース回路
KR200443273Y1 (ko) 멀티 칩 시스템의 기능 유닛 인터페이스 회로
CN113129988A (zh) 包括熔丝锁存器的半导体器件
JPH03148166A (ja) 集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant