CN1956225B - 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板 - Google Patents

薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板 Download PDF

Info

Publication number
CN1956225B
CN1956225B CN200610152496XA CN200610152496A CN1956225B CN 1956225 B CN1956225 B CN 1956225B CN 200610152496X A CN200610152496X A CN 200610152496XA CN 200610152496 A CN200610152496 A CN 200610152496A CN 1956225 B CN1956225 B CN 1956225B
Authority
CN
China
Prior art keywords
active layer
articulamentum
resilient coating
switch
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610152496XA
Other languages
English (en)
Other versions
CN1956225A (zh
Inventor
金秉浚
梁成勋
吴旼锡
崔在镐
崔龙模
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1956225A publication Critical patent/CN1956225A/zh
Application granted granted Critical
Publication of CN1956225B publication Critical patent/CN1956225B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

TFT包括栅极、活性层、源极、漏极、和缓冲层。栅极形成在基板上，活性层形成在栅极上。形成在活性层上的源极和漏极分离预定距离。缓冲层形成在活性层与源极及漏极之间。缓冲层具有对应于缓冲层厚度的基本连续变化的含量比。缓冲层被形成以抑制活性层的氧化，并降低接触电阻。

Description

薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板
技术领域
本发明涉及薄膜晶体管、制造薄膜晶体管的方法、具有薄膜晶体管的液晶显示面板、和具有薄膜晶体管的电发光显示面板。特别地，本发明涉及具有改良的电学特性的TFT、制造该薄膜晶体管的方法、具有该薄膜晶体管的液晶显示面板、和具有该薄膜晶体管的电发光显示面板。
背景技术
通常，平板显示装置可以是液晶显示装置、等离子显示面板装置、场致发射显示装置、电发光显示装置等等。典型地，液晶显示装置和电发光显示装置采用通过在透明基板上形成薄膜而产生的多个薄膜晶体管。每个薄膜晶体管TFT包括：栅极、源极、漏极、半导体层和杂质层。栅极形成在透明基板上。源极和漏极形成在栅极之上，且彼此分离。半导体层在栅极和源极之间以及在栅极和漏极之间形成。杂质层分别在部分半导体层和源极之间以及在部分半导体层和漏极之间形成。半导体层可包括非晶硅，杂质层可包括参杂有大量离子的非晶硅。
制造TFT的方法简要说明如下。栅极形成在透明基板上。半导体层和杂质层形成在栅极上。接下来，源极和漏极形成在杂质层上，并相互分离。这里，在杂质层的形成与源极和漏极的形成之间通常存在少量空白时间(真空段)。
在制造中，硅自然氧化可能发生在源极和漏极的结构与杂质层的结构之间的杂质层的上表面。在杂质层上形成的自然氧化硅层增加了杂质层和源极之间以及杂质层和漏极之间的接触电阻。接触电阻的增加是不被人们所希望的，因为它降低了薄膜晶体管的电学性质。
发明内容
本发明的典型实施例提供一种TFT，其通过抑制自然氧化增强电学性质。
本发明的典型实施例提供了一种制造上面提到的薄膜晶体管的方法。
本发明的典型实施例提供了一种具有上面提到的薄膜晶体管的液晶显示面板。
本发明的典型实施例提供了一种具有上面提到的薄膜晶体管的电发光显示面板。
根据本发明的一个方面，提供了一种TFT。TFT可以包括底部基板、栅极、活性层、源极、漏极、和缓冲层。栅极形成在底部基板上。活性层形成在栅极上，覆盖栅极。源极和漏极形成在活性层上，并间隔开来。缓冲层形成在活性层和源极之间以及活性层和漏极之间。缓冲层抑制活性层的氧化。
在本发明的典型实施例中，缓冲层可以具有很多层，它可以包括被结合进来与活性层中的第一材料形成化合物的第二材料。第二材料可以具有层含量比，其对应缓冲层的厚度进行大量地连续地改变。
根据本发明的另一个方面，提供了一种制造薄膜晶体管的方法。在制造薄膜晶体管的方法中，栅极形成在底部基板上。栅极绝缘层形成在基板上，覆盖栅极。活性层形成在栅极绝缘层上，覆盖栅极。缓冲层形成在活性层上，抑制活性层的氧化。缓冲层的第一预定部和活性层被部分地初步蚀刻。源极和漏极形成在被初步蚀刻的活性层上，并彼此相互分离一预定距离。缓冲层的第二预定部和活性层通过使用源极和漏极作为蚀刻掩膜，其次地被部分地蚀刻。
根据本发明的另一个方面，提供了一种液晶显示面板。液晶显示面板可以包括第一基板、第二基板、和液晶层。TFT形成在第一基板上。第二基板面对第一基板设置。液晶层被放入到第一基板和第二基板之间。
TFT包括栅极、活性层、源极、漏极、和缓冲层。栅极形成在第一基板上。活性层形成在栅极上，覆盖栅极。源极和漏极形成在活性层上，并以预定距离相分开。缓冲层形成在活性层和源极之间以及在活性层和漏极之间，抑制活性层的氧化。
还是根据本发明的另一个实施例，提供了一种电发光显示面板。电发光显示面板包括底部基板、开关薄膜晶体管、驱动TFT、和电发光器件(ELD)。开关TFT形成在底部基板上。驱动TFT形成在底部基板上，并电连接到开关薄膜晶体管上。电发光器件(ELD)被连接到驱动薄膜晶体管上，并发光。
驱动TFT包括驱动栅极、驱动活性层、驱动源极、驱动漏极、和驱动缓冲层。驱动栅极形成在底部基板上。驱动活性层形成在驱动栅极之上，覆盖驱动栅极。驱动源极和驱动漏极形成在驱动活性层上，并以预定距离相分离。驱动活性层形成在驱动活性层和驱动源极之间以及在驱动活性层和驱动漏极之间。驱动缓冲层被形成，以抑制驱动活性层的氧化。
在本发明的典型实施例中，开关TFT可以包括开关栅极、开关活性层、开关源极、和开关漏极。开关栅极形成在底部基板上。开关活性层形成在开关栅极上，覆盖开关栅极。开关源极和开关漏极形成在开关活性层上，并彼此相互分离一预定距离。驱动缓冲层形成在开关活性层和开关源极之间，抑制开关活性层的氧化。缓冲层形成在活性层和源极之间以及在活性层和漏极之间，抑制活性层的氧化。从而，由氧化引起的源极和漏极之间的接触电阻的增加受到了抑制，因此薄膜晶体管可以具有改进的电学特性。
附图说明
参照附图，通过详细地描述其典型实施例，本发明上面的和其它的特性和优点会变得更加明显。
图1是示出了根据本发明典型实施例的液晶显示面板的透视图；
图2是概念性地示出了图1中的第一基板的单元像素的平面图；
图3是沿图2的线I-I′截取的截面图；
图4是示出了图3中对应于缓冲层厚度增加的缓冲层的层含量比的曲线图；
图5是概念性地示出了制造根据本发明的典型实施例的液晶显示面板的设备的截面图；
图6A到6L是示出了利用图5中的设备制造液晶显示面板的方法的截面图；
图7是示出了根据本发明的典型实施例的电发光显示面板的一部分的平面图；以及
图8是沿图7中的线II-II′截取的横截面图。
具体实施方式
参照附图，本发明被描述的更加透彻，其附图中示出了本发明的典型实施例。本发明可以多种不同的方式来实现而不局限于在此描述的典型实施例。相反地，提供这些实施例是为了公开得更透彻和更完全，并且可以完整地将本发明的范围传递给本领域技术人员。在附图中，层和区域的大小和相对大小可以被扩大，以利于清楚地表示。
可以理解，当指出一个元件在另一元件“上”时，它可以直接在另一元件上，或者可以在其间存在插入元件。相反，当指出一个元件“直接”在另一元件上时，就不存在插入元件。如这里所使用的，术语“和/或”包括一个或多个相关所列条目中的任一个以及所有组合。
可以理解，尽管这里可以使用术语第一、第二、第三、等等来描述各种元件、部件、区域、层和/或部分，这些元件、部件、区域、层和/或部分不应该限于这些术语。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开来。因此，在不背离本发明宗旨的前提下，下面所讨论的第一元件、部件、区域、层或部分也可以称作第二元件、部件、区域、层或部分。
为了便于说明，空间关系术语，例如“上面”、“上”、和类似用语，可以在这里使用，以描述如图中所示的一个元件或机构与另一元件或机构的关系。可以理解的是，除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。
这里所使用的术语仅用于描述特定实施例的目的，而并不用于限制本发明。如这里所使用的，如果上下文没有清楚地指明，单数形式“a”“an”和“the”也可以包括复数形式。还可以理解，当术语“含有(comprises和/或comprising)”或者“包括(include和/或including)”用于本说明书中时，表明存在所述的特征、区域、整体、步骤、操作、元件、和/或部件，但并不排除存在或附加有一个或多个其它特征、区域、整体、步骤、操作、元件、部件、和/或其构成的组。
这里，参照横截面图对本发明的典型实施例进行描述，这些横截面图是本发明的理想化实施例(和中间结构)的示意图。同样地，可以预期由于例如制造技术和/或制造公差所导致的图中形状的改变。从而，本发明的典型实施例不应该被理解为被限制成这里所示出的区域的特定形状，而是应该可以包括，例如，由于制造产生的形状上的偏差。
除非特别指明，这里所使用的所有术语(包括技术和科技术语)具有与本发明所属领域技术人员的通常理解相同的含义。还可以理解，术语，例如常用词典定义的那些术语，应该解释为具有与它们在相关技术和本公开的上下文中的含义一致的含义，而不应该解释为理想化的或过于正式的含义，除非这里特别地加以定义。
液晶显示(LCD)面板的典型实施例
图1是示出了根据本发明典型实施例的液晶显示(LCD)面板的透视图。
参照图1，LCD面板400包括第一基板100、第二基板200、和液晶层300。液晶显示面板400利用光显示图像。第一基板100包括多个像素电极，其与薄膜晶体管的矩阵相连。薄膜晶体管向每个像素电极施加驱动电压，同时，信号线操控每个薄膜晶体管。
第二基板200面向第一基板100设置。第二基板200包括：透明导电公共电极，设置在第一基板100的正面；滤色器，设置在面向像素电极的区域上。
通常，白光施加在滤色器上，滤色器选择性地传输各个滤色器颜色对应的光。例如，红色滤色器选择性地传输红光，绿色滤色器选择性地传输绿光，蓝色滤色器选择性地传输蓝光。
液晶层300被置于第一基板100和第二基板200之间。液晶层300中的液晶像素电极和公共电极之间所形成的电场重新排列。被重新排列的液晶层300控制光的透射比，这个光可以是由外部光源提供的。此后，被控制的光穿过滤色器，显示图像。
图2是概念性地示出了图1中的显示面板中的第一基板的单元像素的平面图。图3是沿图2中的线I-I′截取的横截面图。
参照图2和图3，第一基板100包括数据线DL、栅极线GL、像素电极140、TFT、和存储线SL。数据线DL形成为，沿第一方向延伸，多条数据线DL基本平行于第二方向形成。数据线DL电连接到TFT，以向TFT供应数据信号。栅极线GL在第二方向延伸，与数据线交叉。多个栅极线基本平行于第一方向形成。例如，第一方向基本垂直于第二方向。当数据线DL和栅极线GL相互交叉形成时，即设定了多个单元像素。每个单元像素中形成有像素电极140和TFT。
像素电极140形成在单元像素中。像素电极包括透明导电材料。像素电极140通过接触孔132被电连接到TFT。薄膜晶体管施加的驱动电压对于像素电极充电。通过图案化透明导电材料，如ITO、IZO、a-ITO等等，可以形成像素电极140，该图案化过程是通过光学处理及蚀刻处理进行的。
TFT包括栅极GE、源极SE、漏极DE、活性层AT、和缓冲层CT。栅极GE形成为从栅极线GL沿着第一方向延伸。源极SE形成为从数据线沿着第二方向延伸，以与栅极GE部分地重合。漏极DE面向源极SE形成，且与源极SE隔开一预定距离，与栅极GE的一部分重合。例如，漏极DE形成为沿着第一方向和第二方向延伸。这里，漏极DE通过接触孔132被电连接到像素电极140。
活性层AT形成在源极SE和漏极DE之间，以覆盖栅极GE。缓冲层形成在部分活性层AT和源极SE之间，以及部分活性层AT和漏极DE之间。缓冲层抑制活性层AT和源极SE之间以及活性层AT和漏极DE之间的接触电阻的增加。存储线SL形成在像素电极140下面并与栅极线GL平行。存储线SL包括存储电极STE，存储电极形成在单元像素中。存储线SL向存储电极STE施加接地电压，该接地电压是由外部提供的。通过将存储电极STE与像素电极分隔一预定距离，像素电极形成存储电容器。存储电容器将在像素电极140中保持被充电的驱动电压。
再次参照图2和图3，根据典型实施例的第一基板100包括透明基板110、栅极线GL、存储线SL、栅极绝缘层120、数据线DL、TFT、钝化层130、和像素电极140。TFT包括栅极GE、源极SE、漏极DE、活性层AT和缓冲层CT。
透明基板110为板形并包括透明材料。适于用作透明基板110的典型透明材料包括但不限于玻璃、石英、和蓝宝石、以及透明合成树脂，例如，聚酯、聚丙烯酸酯、聚碳酸酯、和聚醚酮(polyetherketone)。
栅极线GL沿第二方向形成在透明基板110上。存储线SL沿第二方向形成在透明基板110上。栅极GE形成为从栅极线GL沿第一方向延伸。栅极绝缘层120形成在透明基板110上，覆盖栅极线GL、栅极GE、和存储线SL。适于用作栅极绝缘层120的典型透明绝缘材料可以包括但不限于氧化硅或氮化硅。
数据线DL形成在栅极绝缘层120上，并沿第一方向延伸。源极SE形成为沿第二方向从数据线DL延伸。活性层AT形成在栅极绝缘层120上，与栅电极GE交叉。活性层AT包括半导体层AT1和杂质层AT2。
半导体层AT1形成在栅极绝缘层120上，与栅电极GE交叉。例如，半导体层AT1包括非晶硅。杂质层AT2形成在半导体层AT1上。例如，杂质层AT2包括掺杂大量离子的非晶硅。这里，杂质层AT2在栅电极GE上的部分被部分地去除，将杂质层AT2分割成两个部分。
缓冲层CT分别形成在杂质层AT2的每个部分上。缓冲层CT包括第一连接层CT1、第二连接层CT2、和第三连接层CT3。第一连接层CT1形成在杂质层AT2的每个部分上。适于用作第一连接层CT1的示例材料包括但不限于硅化钛、硅化钼、和硅化镍。第一连接层的厚度在大约至大约之间，理想的是大约
第二连接层CT2形成在第一连接层CT1的每个部分上。适于用作第二连接层CT2的典型材料包括但不限于钛、钼、和镍。第二连接层的厚度在大约
Figure DEST_PATH_G200610152496X01D00024
至大约
Figure DEST_PATH_G200610152496X01D00025
范围内，理想的是大约
Figure DEST_PATH_G200610152496X01D00026
第三连接层CT3形成在第二连接层CT2的每个部分上。适于用作第三连接层CT3的典型材料包括但不限于氮化钛、氮化钼、和氮化镍。第三连接层的厚度在大约
Figure DEST_PATH_G200610152496X01D00031
至大约范围之间，希望的是大约
Figure DEST_PATH_G200610152496X01D00033
从数据线DL延伸的源极SE形成在第三连接层CT3的一个部分上。漏极DE与源极SE分开一预定距离，并形成在第三连接层CT3的另一个部分上。沿第一方向和第二方向延伸的漏极DE形成在栅极绝缘层120上。适于用作源极SE和漏极DE的典型材料包括但不限于钼、铜、银、铝、铬、钽、和钛等金属。源极SE和漏极DE可以包括具有铝层和钼层的双层。
钝化层130形成在栅极绝缘层120上，覆盖薄膜晶体管TFT。钝化层130保护TFT不受外部热和水分的影响。钝化层130包括穿过漏极DE形成的接触孔132。透明氧化硅是钝化层130的适宜材料中的代表材料。
像素电极140形成在钝化层130上。像素电极140通过钝化层130的接触孔132被电连接到漏极DE上。
图4是示出了图3中的缓冲层CT的组分中的含量比的变化的曲线图，其对应于缓冲层CT厚度的增加。参照图4，当厚度从第一连接层CT1到第三连接层CT3逐渐变化时，缓冲层CT中的层含量比基本上连续地变化。例如，第一连接层CT1包括硅化钛，第二连接层CT2包括钛，第三连接层CT3包括氮化钛。
尤其是，当第一连接层CT1的厚度增加时，钛含量也基本上连续增加，而硅含量则相应地逐渐减少。在缓冲层CT1中的硅含量减少到几乎完全被去除以后，形成第二连接层CT2。这里，虽然图4中示出的杂质层AT2中的硅含量一直到大约100％，由V族中的元素形成的杂质可以包含在杂质层AT2中，这些元素可以包括但不限于磷、砷、或锑。
第二连接层CT2具有预定厚度，并可以包括钛。当第二连接层CT2的厚度增加时，缓冲层CT中产生了氮，从而形成了第三连接层CT3。第三连接层CT3中的氮的含量对应于第三连接层CT3厚度的增加而基本连续地增加，并且相应的，钛的含量逐渐地且基本连续地减少。期望地，钛含量减少到与氮含量基本相同，还期望，钛含量保持在与氮含量基本上相同的水平上。因此，氮含量可对应于第三连接层CT3厚度的增加而基本连续地增加，而相应地，钛含量基本上连续地减少。可替换的是，在第三连接层CT3中，钛相对氮的层含量比可保持在与通常为大约1∶1的层含量比所不同的比率上。
在典型实施例中，第一连接层CT1包括硅化钛，第二连接层CT2包括钛，第三连接层CT3包括氮化钛。通常，当缓冲层CT厚度增加时，层含量比相应地且基本连续地变化。可替换的是，第一连接层CT1可以包括硅化钼，第二连接层CT2可以包括钼、第三连接层CT3可以包括氮化钼。另外，第一连接层CT1可以包括硅化镍，第二连接层CT2可以包括镍，第三连接层CT3可以包括氮化镍。如上所述，层含量比可以对应于缓冲层CT厚度的增加而基本连续地改变。
根据典型实施例，当形成包括氮化钛的第三连接层CT3时，缓冲层CT的表面氧化被抑制。而且，源极SE和活性层AT之间的以及漏极DE和活性层AT之间的接触电阻的增加也被抑制了。当缓冲层CT厚度增加时，硅、钛、和氮的对应的层含量比减少，或基本连续地增加。因此，由缓冲层CT中的含量比的突然改变造成的应力可以被降低。另外，当第二连接层CT2形成为具有预定厚度时，缓冲层CT中产生的应力可以进一步降低。
在本发明的典型实施例中，虽然缓冲层CT包括第一连接层CT1、第二连接层CT2、和第三连接层CT3，第二连接层CT2可以具有最小的厚度。可替换的是，第二连接层CT2可以不包括在内。
制造LCD面板的方法的典型实施例
图5是示出了制造根据本发明的典型实施例的液晶显示(LCD)面板的设备的横截面图。图6A到6L是示出了使用图5所示设备制造LCD面板的方法的横截面图。
下面简要地描述制造LCD面板的设备以及制造LCD面板的方法。参照图5，根据典型实施例，用于制造LCD面板的设备50包括箱体10和工作台20。
箱体10包括用于形成真空状态的内部空间。工作台20被设置成将第一基板100支撑在该内部空间中。通过箱体10的壁形成开口，为箱体10提供气体进口和气体出口。可以使用被选择的反应气体制造箱体10中的LCD面板。反应气体通过气体进口被引入到箱体10中，并和第一基板100起反应，进而从箱体10的气体出口被射出。典型的反应气体包括但不限于氢气(H2)、硅烷气(SiH4)、磷化氢气(PH3)、氨气(NH3)、氯化钛气(TiCl4)、含氯气体、或含氟气体。
以下将说明制造根据本发明典型实施例的LCD面板的方法。参照6A和图2，栅极GE形成在透明基板110上。栅极绝缘层120形成在栅极GE上，覆盖栅极GE。通过利用溅喷工艺或化学汽相沉淀工艺(CVD)沉积金属，栅极GE形成在透明基板100上。期望地，栅极通过喷溅工艺形成。适于用作栅极GE的金属包括但不限于例如钼、铜、银、铝、铬、钽、或钛。栅极线GL、存储线SL和存储电极SE可以大体与栅极GE同时形成在透明基板110上。
参照图6B和2，利用等离子增强化学汽相沉积工艺(PECVD)，通过连续地将氢气(H2)和硅烷气(SiH4)引入到箱体10中，包括非晶硅的半导体层AT1可以形成在栅极绝缘层120上。
参照图6C和图2，杂质层AT2，利用等离子增强化学汽相沉积工艺(PECVD)，顺次地形成在半导体层AT1上，其具有的典型杂质包括掺杂大量离子的非晶硅。特别地，在半导体层AT1形成之后，磷化氢气(PH3)、氢气(H2)、和硅烷气(SiH4)被逐次地引入箱体10，其中利用等离子增强化学汽相沉积工艺(PECVD)形成杂质层AT2。可以用砷化三氢气(AsH3)或氢化锑气(SbH3)替代磷化氢气(PH3)。
参照图6D和图2，通过逐次地将氢气(H2)、硅烷气(SiH4)和氯化钛气(TiCl4)引入箱体10，第一连接层CT1顺序地形成在杂质层AT2上。通过等离子增强化学汽相沉积工艺(PECVD)，第一连接层CT1可以形成为
Figure DEST_PATH_G200610152496X01D00041
的厚度。用于第一连接层CT1的适宜的典型材料包括硅化钛。
在典型实施例中所期望的是，在PECVD工艺的进行过程中，逐渐地增加氯化钛气(TiCl4)的流量，因而当第一连接层CT1的对应的厚度增加时，减小了硅含量而增加了钛含量。
参照图6E和图2，第二连接层CT2顺序地形成在第一连接层CT1上。例如，第二连接层CT2包括钛。通过顺次地将氢气(H2)和氯化钛气(TiCl4)引入箱体10但通常不包括硅烷气(SiH4)，利用等离子增强化学汽相沉积工艺(PECVD)，第二连接层CT1可以形成为
Figure DEST_PATH_G200610152496X01D00042
的厚度。可替换的是，在形成缓冲层CT时可以不包括第二连接层CT2。
参照6F和图2，通过连续地将氨气(NH3)、氢气(H2)和氯化钛气(TiCl4)引入箱体10，第三连接层CT3顺序地形成在第二连接层CT2上。例如，利用氮化钛，通过等离子增强化学汽相沉积工艺(PECVD)，第三连接层CT3可以形成大于约的厚度。
在本发明的典型实施例中所期望的是，在PECVD工艺的进行过程中，逐渐地降低氯化钛气(TiCl4)的流量并逐渐地增加氨气的流量。因此，当第一连接层CT3的对应的厚度增加时，钛含量逐渐降低而氮含量增加。
参照图6G和图2，在第三连接层CT3形成之后，缓冲层CT的预先设定的部分首先被蚀刻，例如，通过顺序地蚀刻第三连接层CT3、第二连接层CT2、和第一连接层CT1的部分。可以利用含氯的气体，例如氯气(Cl2)来进行第三连接层CT3、第二连接层CT2和第一连接层CT1的蚀刻过程。另外，在固化的光刻胶形成在第三连接层CT3的该部分上之后，顺序地蚀刻第三连接层CT3、第二连接层CT2和第一连接层CT1是有利的。
参照图6H和图2，在缓冲区层CT的预定部分首先被蚀刻以后，包括杂质层AT2和半导体层AT1的活性层AT被初步蚀刻。可以利用含氟的气体进行杂质层AT2和半导体层AT1的蚀刻工艺，这些含氟气体包括但不限于六氟化硫(SF6)和四氟化碳(CF4)。
通常，相对于杂质层AT2和半导体层AT1来说，氮化钛利用含氟气体进行蚀刻的易感性是比较差的。因此，包括第三连接层CT3的缓冲层CT可以用作杂质层AT2和半导体层AT1的蚀刻掩膜。可替换的是，杂质层AT2和半导体层AT1可以在附加的光刻胶(未示出)施加完之后再进行蚀刻。
参照图61和图2，活性层AT的预定部分被初步蚀刻之后，源极SE和漏极DE形成在栅极绝缘层120上。源极SE和漏极DE形成在栅极绝缘层120上，以与被蚀刻的第三连接层CT3的预定部分相重叠。源极SE和漏极DE相互面对形成，并分隔一预定距离。一方面，源极SE和漏极DE包括具有铝层和钼层的双层。通过等离子沉积工艺在绝缘层120上形成铝层之后，钼层接着形成在铝层上。通过利用附加的光刻胶，部分地蚀刻铝层和钼层，源极SE和漏极DE形成为分隔一预定距离。
参照图6J和图2，源极SE和漏极DE形成之后，缓冲层CT的预定部分通过利用源极SE和漏极DE作为蚀刻掩膜其次被蚀刻，蚀刻是利用含氯的气体，例如，氯气(Cl2)进行的。缓冲层部分可以包括第三连接层CT3、第二连接层CT2、和第一连接层CT1。
参照图6K和图2，在缓冲层CT的部分被蚀刻之后，杂质层AT2的一部分利用源极SE和漏极DE作为蚀刻掩膜进行其次的蚀刻，蚀刻工艺利用含氟气体进行，这些含氟气体包括但不限于六氟化硫(SF6)和四氟化碳(CF4)。
参照图6L和图2，钝化层130形成在整个基板上以覆盖薄膜晶体管。像素电极140形成在钝化层130上。
根据典型实施例，在半导体层AT1形成在栅极绝缘层120上之后，杂质层AT2、第一连接层CT1、第二连接层CT2、和第三连接层CT3通过原位工艺(in-situ process)顺序地形成。原位工艺被期望可以抑制由层间的自然氧化而引起的界面氧化层的形成。通过充分且连续地将被选择地反应气体30引入到箱体10中，可以顺序地形成半导体层AT1、杂质层AT2、第一连接层CT1、第二连接层CT2、和第三连接层CT3，从而可以不形成由自然氧化导致的上述层间形成的界面氧化层，并且可以抑制接触电阻的增加。
当气体含量比基本连续变化的反应气体30被引入到箱体10中时，随着缓冲层CT的对应厚度逐渐增加，缓冲层CT的层含量比逐渐地改变，因此由缓冲层CT中的层含量比的突然变化导致的应力的形成受到了抑制。
根据本发明典型实施例，引入到箱体10中的被选择的反应气体30可以包括但不限于氯化钛(TiCl4)气、氯化钼(MoCl6)气、或氯化镍(NiCl)气中的一个。
通常，反应气体30的金属组分影响利用气体30形成的连接层的金属含量。例如，除了具有钛含量的连接层形成以外，如上所述，当氯化钼(MoCl6)气体被引入箱体10时，第一连接层可能包括硅化钼，第二连接层可能包括钼，第三连接层可能包括氮化钼。类似地，当氯化镍(NiCl)气体被引入箱体10时，第一连接层可能包括硅化镍，第二连接层可能包括镍，第三连接层可能包括氮化镍。
电发光显示面板的典型实施例
图7是示出了根据本发明典型实施例的电发光显示面板的一部分的平面图。图8是沿图7中的线II-II′截取的横截面图。
参照图7和图8，电发光显示面板500包括数据线DL、栅极线GL、电力线PL、电发光器件(ELD)、开关(TFT)T1、驱动TFTT2、和储能电容器SC。
数据线DL沿第一方向延伸形成，多条数据线与第二方向平行地形成。数据线DL电连接到开关TFT T1上，用于向开关TFT T1提供数据信号。
栅极线GL沿第二方向延伸形成，且与数据线交叉，多条栅极线GL与第一方向平行地形成。典型地，第一方向垂直于第二方向。通常，单元像素形成在数据线DL与栅极线GL交叉的地方。因此，数据线DL与栅极线GL的交叉限定了多个单元像素。每个单元像素包括ELD、开关TFT T1、驱动TFT T2、储能电容器SC。
电力线PL平行于数据线DL形成，并在第二方向上与数据线DL分开一预定距离。电力线PL电连接至驱动TFT T2，以向驱动TFT T2施加驱动电流。
典型地，ELD受到电场作用ELD自发地产生光。ELD可以为每个单元像素产生不同颜色的光，可以产生红光、绿光、或蓝光。ELD包括正电极(或阳极)PE、电发光层EL、和负电极(或阴极)NE。典型地，电发光层EL形成在正电极PE和负电极NE之间。正电极PE形成在单元像素中，并电连接至驱动TFT T2。正电极PE从驱动TFT T2接收驱动电流，并在正电极PE和负电极NE之间产生电场。
电发光层EL形成在正电极PE上。电发光层EL通过施加在两个电极之间的电场产生光。例如，电发光层EL包括有机电发光材料，以及可以包括孔注入层、孔运输层、发光层、电子注入层、和电子传输层。
负电极形成在电发光层上，基本上覆盖整个基板。负电极NE设置有来自外部电压电源的公共电压，并在正电极PE和负电极NE之间产生电场。
这里，正电极PE和负电极NE中的至少一个包括透明材料，用来传输由电发光层EL产生的光。例如，正电极PE和负电极NE中的至少一个通过利用光学处理及蚀刻处理图案化透明材料来形成。透明材料包括但不限于氧化锡(ITO)、氧化铟锌(IZO)、或非晶氧化铟锌(A-ITO)。
以下是与由电发光层产生光的原理有关的简要描述。正电极PE接收来自驱动TFT T2的驱动电流。由外部电压电源供应的公共电压作用于负电极NE。通过驱动电流为正电极PE提供空穴，通过公共电压为负电极NE提供电子。可替换的是，正电极PE可以被提供电子，负电极NE可以被提供空穴。
由电极之间的电场驱动，由正电极PE提供的空穴在电发光层EL中结合由负电极提供的电子，以产生具有激发态的激子。当激子从激发态移动到基态时就产生了光。
形成在单元像素中的开关TFT T1包括开关栅极GE1、开关源极SE1、开关漏极DE1、开关活性层AT1、和开关缓冲层CT2。
开关栅极GE1从栅极线GL沿第一方向延伸形成。开关源极SE1从数据线DL沿第二方向延伸形成，以与开关栅极GE1的一些预定的部分重合。开关漏极DE1面对开关源极SE1形成，并与开关源极SE1分隔一预定距离。开关漏极DE1形成为与开关栅极GE1的预定部分重合。开关漏极DE1沿第二方向延伸形成，并通过第一接触孔522电连接到驱动TFT T2的漏极GE2。
开关活性层AT1形成在栅极氧化层520上，以覆盖开关栅极GE1，并定位在开关栅极GE1和开关源极SE1之间，以及在开关栅极GE1和开关漏极DE1之间。抑制接触电阻增加的开关缓冲层形成在开关活性层AT1上，以定位在开关活性层AT1和开关源极SE1之间，以及在开关活性层AT1和开关漏极DE1之间。
驱动TFT T2形成在单元像素中，TFT包括驱动栅极GE2、驱动源极SE2、驱动漏极DE2、驱动活性层AT2、和驱动缓冲层CT2。
驱动栅极GE2沿第一方向延伸，并形成为通过第一接触孔522电连接到开关漏极DE1。驱动源极SE2形成为从电力线PL开始沿第二方向的相反方向延伸并与驱动栅极GE2的预定部分重合。驱动漏极DE2面对驱动源极SE2形成，并与之分离。驱动漏极DE2沿第二方向的相反方向延伸形成，并与驱动栅极GE2的预定部分重合。驱动漏极DE2通过第二接触孔532电连接至电发光器件ELD的正电极PE。
驱动活性层AT2形成在栅极氧化层520上，以覆盖驱动栅极GE2，且被定位在驱动栅极GE2与驱动源极SE2之间，以及在驱动栅极GE2和驱动漏极DE2之间。驱动缓冲层抑制接触电阻的增加，并形成在驱动活性层AT2上，以被定位在驱动活性层AT2和驱动源极SE2之间，以及在驱动活性层AT2和漏极DE2之间。
储能电容器SC包括第一电极和第二电极，并形成在单元像素中，以维持施加到驱动栅极GE2上的驱动电压。这里，第一电极包括沿第二方向延伸的驱动栅极GE2，第二电极包括电力线PL。
以下简要描述操作开关TFT T1和驱动TFT T2的过程。当开启电压施加到开关栅极GE1上时，通过数据线DL施加到开关源极SE1上的驱动电压通过开关活性层AT1传输到开关漏极DE1上。
施加到驱动栅极GE2上的驱动电压被维持在储能电容器中并在驱动活性层AT2中建立通道层。通过通道层，驱动源极SE2和驱动漏极DE2相互电连接，因此，电力线中的驱动电流被传输到驱动漏极DE2上。
还是参照图7和图8，电发光显示面板500的典型实施例包括底部基板510、栅极线GL、栅极绝缘层520、数据线DL、电力线PL、开关TFT T1、驱动TFT T2，钝化层530、堆积层540、和电发光器件ELD。这里，开关TFT T1包括开关栅极GE1、开关源极SE1、开关漏极DE1、开关活性层AT1、和开关缓冲层CT1。驱动TFT T2包括驱动栅极GE2、驱动源极SE2、驱动漏极DE2、驱动活性层AT2、和驱动缓冲层CT2。
底部基板510可为板形，并包括透明材料，透明材料包括但不限于玻璃和石英。
栅极线GL沿第二方向形成在底部基板510上。开关栅极GE1沿第一方向形成并从栅极线GL开始延伸。驱动栅极GE2形成并沿第一方向延伸预定长度。
栅极绝缘层520形成在底部基板510上，覆盖栅极线GL、开关栅极GE1、和驱动栅极GE2。理想地，栅极绝缘层520是透明绝缘材料，透明绝缘材料包括但不限于氧化硅和氮化硅。栅极绝缘层520包括第一接触孔522，其将开关漏极DE1电连接到驱动栅极GE2上。
数据线DL形成在栅极绝缘层520上，并沿第一方向延伸。开关源极SE1形成并从数据线沿第二方向延伸。
电力线PL形成在栅极绝缘层520上，并与数据线DL平行。驱动源极SE2形成并沿第二方向的相反方向从电力线PL延伸。
开关活性层AT1形成在栅极绝缘层520上，横穿开关栅极GE1。驱动活性层AT2形成在栅极绝缘层520上，横穿驱动栅极GE2。这里，开关活性层AT1包括第一半导体层AT1-A和第一杂质层AT1-B。同样，驱动活性层AT2包括第二半导体层AT2-A和第二杂质层AT2-B。
第一半导体层AT1-A形成在栅极绝缘层520上，横穿开关栅极GE1，并可以包括非晶硅。第一杂质层AT1-B形成在第一半导体层AT1-A上并可以包括掺杂大量离子的非晶硅。理想地，形成在开关栅极GE1上的第一杂质层AT1-B的一部分被部分地清除了，以分隔第一杂质层AT1-B。
第二半导体层AT2-A形成在栅极绝缘层520上，横穿开关栅极GE2，并可以包括非晶硅。第二杂质层AT2-B形成在第二半导体层AT2-A上并可以包括掺杂大量离子的非晶硅。理想地，形成在开关栅极GE1上的第二杂质层AT2-B的一部分被部分地清除了，以分隔第二杂质层AT2-B。
一对开关缓冲层CT1分别形成在被分隔的第一杂质层AT1-B每侧上。成对的开关缓冲层CT1中的每个包括第一开关连接层CT1-A、第二开关连接层CT1-B、和第三连接层CT1-C。
第一开关连接层CT1-A形成在第一杂质层AT1-B上，可以包括但不限于硅化钛、硅化钼、或硅化镍。希望地，第一开关连接层CT1-A具有大约100的厚度。
第二开关连接层CT1-B形成在第一开关连接层CT1-A上，并具有大约200
Figure 10003_13
的厚度，可以包括但不限于钛、钼、或镍。
第三开关连接层CT1-C形成在第二开关连接层CT1-B上，具有大约不小于100
Figure 10003_14
的厚度，可以包括但不限于氮化钛、氮化钼、或氮化镍等。
希望地，开关连接层CT1的层含量比，随着开关连接层CT1的对应厚度从所包含的第一开关连接层CT1-A到第三开关连接层CT1-C的逐渐增加，而逐渐地基本连续地改变。
一对驱动缓冲层CT2分别形成在被分隔的第二杂质层AT2-B的每侧上。成对的驱动缓冲层CT2的每个包括第一驱动连接层CT2-A、第二驱动连接层CT2-B、和第三驱动连接层CT2-C。
第一驱动连接层CT2-A形成在第二杂质层AT2-B上，具有大约的厚度，可以包括但不限于硅化钛、硅化钼、或硅化镍。
第二驱动连接层CT2-B形成在第一驱动连接层CT2-A上，具有大约
Figure DEST_PATH_G200610152496X01D00062
的厚度，可以包括但不限于钛、钼、或镍。
第三驱动连接层CT2-C形成在第二驱动连接层CT2-B上，具有大约不小于
Figure DEST_PATH_G200610152496X01D00063
的厚度，可以包括但不限于氮化钛、氮化钼、或氮化镍。
驱动连接层CT2的层含量比随着驱动连接层CT2的对应厚度从所包含的第一驱动连接层CT2-A到第三驱动连接层CT2-C的逐渐增加而逐渐地基本连续地改变。
从数据线DL延伸的开关源极SE1形成在第三开关连接层CT1-C的一侧的上表面上。开关漏极DE1形成在第三开关连接层CT1-C的另一侧的上表面上并与开关源极SE1分离一预定距离。开关漏极DE1形成在沿第二方向延伸的栅极绝缘层520上。优选地，开关源极SE1和开关漏极DE1中的每个包括双层，其为铝层和钼层。
从电力线PL延伸的驱动源极SE2形成在第三驱动连接层CT2-C的一侧的上表面上。驱动漏极DE2形成在第三驱动连接层CT2-C的另一侧的上表面上并与驱动源极SE2分隔开。驱动漏极DE2形成在栅极绝缘层520上并沿第二方向的相反方向延伸。优选地，驱动源极SE2和驱动漏极DE2中的每个包括双层，其为铝层和钼层。
钝化层530形成在栅极绝缘层520上，覆盖开关TFT T1和驱动TFT T2，其保护开关TFT T1和驱动TFT T2免受外部的热和湿气的影响。钝化层530形成在驱动漏极DE2上，第二接触孔532将驱动漏极DE2电连接至正电极PE。透明氧化硅可以作为钝化层530的适合的材料来使用。
正电极PE形成在栅极绝缘层520上，并通过第二接触孔532电连接至驱动漏极DE2。堆积层(bank layer)形成在钝化层530上，并具有与正电极PE对应的开口。电发光层EL形成在堆积层540的开口内。负电极NE形成在整个基板上，使得负电极NE接触电发光层EL的上表面及堆积层540的上表面。
根据典型实施例，第三开关连接层CT1-C形成在开关活性层AT1之上，作为开关缓冲层CT1的顶层；第三驱动连接层CT2-C形成在驱动活性层AT2上，作为驱动缓冲层CT2的顶层。缓冲层CT1和CT2分别抑制开关活性层AT1和驱动活性层AT2的氧化，因此抑制了由于开关活性层AT1和驱动活性层AT2的氧化造成的接触电阻的增加。
通常，通过在源极和活性层之间以及在漏极和活性层之间形成缓冲层可以抑制接触电阻的增加。为提高液晶显示面板或电发光显示面板的显示质量，希望能够抑制驱动活性层AT2和驱动源极SE2之间以及驱动活性层AT2和驱动漏极DE2之间的接触电阻的增加。
根据本发明的特定实施例中，由于电发光器件ELD是通过电流驱动模式而不是通过电压驱动模式产生光的，因此，希望抑制接触电阻的增加。因此，形成缓冲层CT2，以抑制在驱动活性层AT2和驱动源极SE2之间以及在驱动活性层AT2和驱动漏极DE2之间的接触电阻的增加是有利的，因而使得ELD在电流驱动模式下运行更加有效。
在根据本发明的特定的其它实施例中，期望抑制接触电阻的增加，这样可以提高TFT的电学性能。
还希望将被选择的气体引入箱体，该被选择的气体具有基本连续变化的气体含量比，这样使得最后得到的缓冲层可以具有基本连续变化的与缓冲层厚度成正比的层含量比，从而抑制了由缓冲层含量比的突然改变而导致的应力。
前面所述的内容对于本发明是例示性的，不能将其理解为是用于限制本发明的。虽然已经描述了本发明的几个典型实施例，本领域的技术人员很容易知道，在本质上不违背本发明革新宗旨和优点的条件下可以有很多更改。因此，所有的更改都被包含在本发明的由权利要求限定的范围内。在权利要求中，装置加功能的条款意在覆盖这里所描述的执行所述功能的结构，而不仅是结构的等同替换，而且还是等同的结构。所以，应该理解前面所述的内容对于本发明是例示性的，不能将其理解为仅限于所公开的特定实施例，对于所公开的实施例及其它实施例的更改都包含在所附权利要求的范围内。本发明由权利要求限定，其中还包括权利要求的等同替换。

Claims (31)

1.一种薄膜晶体管，包括：
栅极，形成在底部基板上；
活性层，形成在所述栅极上，以覆盖所述栅极，所述活性层包括第一材料；
源极和漏极，形成在所述活性层上，所述源极与所述漏极分开预定距离；以及
缓冲层，形成在所述活性层与所述源极之间以及所述活性层与所述漏极之间，所述缓冲层被形成以抑制所述活性层的氧化，其中，所述缓冲层包括第二材料，所述第二材料与所述活性层中的第一材料结合在一起形成化合物，并且所述第二材料具有与所述缓冲层的厚度对应的连续变化的层含量比。
2.根据权利要求1所述的薄膜晶体管，其中，所述缓冲层包括多个层。
3.根据权利要求1所述的薄膜晶体管，其中，所述缓冲层包括第一连接层、第二连接层、和第三连接层。
4.根据权利要求3所述的薄膜晶体管，其中，所述第一连接层包括所述第一材料和所述第二材料的化合物，其中，所述第二连接层包括所述第二材料，其中，所述第三连接层包括所述第二材料和第三材料的化合物。
5.根据权利要求4所述的薄膜晶体管，其中，当所述第一连接层的厚度增加时，所述第一材料的含量连续地降低，所述第二材料的含量连续地增加，其中，当所述第三连接层的厚度增加时，所述第二材料的含量连续地降低，所述第三材料的含量连续地增加。
6.根据权利要求5所述的薄膜晶体管，其中，所述第一材料包括硅。
7.根据权利要求5所述的薄膜晶体管，其中，所述第二材料包括钛、钼、或镍中的一种。
8.根据权利要求5所述的薄膜晶体管，其中，所述第三材料包括氮。
9.根据权利要求5所述的薄膜晶体管，其中，所述活性层包括半导体层和杂质层。
10.根据权利要求9所述的薄膜晶体管，其中，所述半导体层包括非晶硅，其中，所述杂质层包括掺杂大量离子的非晶硅。
11.根据权利要求3所述的薄膜晶体管，其中，所述第一连接层的厚度的范围在
Figure FA20175247200610152496X01C00021
至
Figure FA20175247200610152496X01C00022
之间，其中，所述第二连接层的厚度的范围在至
Figure FA20175247200610152496X01C00024
之间，其中，所述第三连接层的厚度的范围在至
Figure FA20175247200610152496X01C00026
之间。
12.一种制造薄膜晶体管的方法，所述方法包括：
在底部基板上形成栅极；
在所述基板上形成栅极绝缘层，以覆盖所述栅极；
在所述栅极绝缘层上形成活性层，以覆盖所述栅极，所
述活性层包括第一材料；
在所述活性层上形成缓冲层，以抑制所述活性层的氧化；
对所述缓冲层和所述活性层的第一预定部分进行初步蚀刻；
在已初步蚀刻的所述活性层上形成源极和漏极，其中，所述源极和所述漏极相互分开预定距离；以及
利用所述源极和漏极中的至少一个作为蚀刻掩膜，对于所述缓冲层和活性层的第二预定部分进行次级蚀刻，其中，所述缓冲层包括第二材料，所述第二材料与所述活性层中的第一材料结合在一起形成化合物，并且所述第二材料具有与所述缓冲层的厚度对应的连续变化的层含量比。
13.根据权利要求12所述的方法，其中，所述缓冲层包括利用原位工艺形成在所述活性层上的多个薄膜。
14.根据权利要求13所述的方法，其中，所述缓冲层包括第一连接层、第二连接层、和第三连接层。
15.根据权利要求14所述的方法，其中，所述活性层包括硅。
16.根据权利要求15所述的方法，其中，所述第一连接层包括硅化钛，其中，所述第二连接层包括钛，其中，所述第三连接层包括氮化钛。
17.根据权利要求16所述的方法，其中，所述第一连接层通过将氢气、硅烷气、和氯化钛气引入到箱体中而形成，其中，所述第二连接层通过将氢气和氯化钛气引入到所述箱体中而形成，其中，所述第三连接层通过将氢气、氯化钛气、和氨气引入到所述箱体中而形成。
18.根据权利要求17所述的方法，其中，当形成所述第一连接层时，所述硅烷气的流量逐渐减少而所述氯化钛气的流量逐渐增加，其中，当形成所述第三连接层时，所述氯化钛气的流量逐渐减少而所述氨气的流量逐渐增加。
19.根据权利要求15所述的方法，其中，所述第一连接层包括硅化钼，其中，所述第二连接层包括钼，其中，所述第三连接层包括氮化钼。
20.根据权利要求19所述的方法，其中，所述第一连接层通过将氢气、硅烷气、和氯化钼气引入到所述箱体中而形成，其中，所述第二连接层通过将氢气、氯化钼气引入到所述箱体中而形成，其中，所述第三连接层通过将氢气、氯化钼气、和氨气引入到所述箱体中而形成。
21.根据权利要求20所述的方法，其中，当形成所述第一连接层时，所述硅烷气的流量逐渐减少而所述氯化钼气的流量逐渐增加，其中，当形成所述第三连接层时，所述氯化钼气的流量逐渐减少而所述氨气的流量逐渐增加。
22.根据权利要求12所述的方法，还包括对所述缓冲层的所述第一预定部分进行初步蚀刻；以及
利用经初步蚀刻的所述缓冲层作为蚀刻掩膜，对所述活性层的所述第一预定部分进行初步蚀刻。
23.根据权利要求12所述的方法，其中对于所述缓冲层的所述第一预定部分进行蚀刻是利用含氯气体进行的。
24.根据权利要求12所述的方法，其中对于所述活性层的所述第一预定部分进行蚀刻是利用含氟气体进行的。
25.根据权利要求24所述的方法，其中，所述活性层包括半导体层和杂质层，其中对于所述活性层的所述第二预定部分进行次级蚀刻是在所述杂质层的所述预定部分上进行的。
26.一种液晶显示面板，包括：
第一基板，具有薄膜晶体管；
第二基板，面向所述第一基板设置；以及
液晶层，置于所述第一基板与所述第二基板之间，
其中所述薄膜晶体管包括：
栅极，形成在所述第一基板上；
活性层，形成在所述栅极上以覆盖所述栅极，所述活性层包括第一材料；
源极和漏极，形成在所述活性层上，所述源极与所述漏极分开预定距离；
缓冲层，形成在所述活性层与所述源极之间以及在所述活性层与所述漏极之间，所述缓冲层被形成以抑制所述活性层的氧化，其中，所述缓冲层包括第二材料，所述第二材料与所述活性层中的第一材料结合在一起形成化合物，并且所述第二材料具有与所述缓冲层的厚度对应的连续变化的层含量比。
27.根据权利要求26所述的液晶显示面板，其中，所述缓冲层包括多介层。
28.一种电发光显示面板，包括：
底部基板；
开关薄膜晶体管，形成在所述底部基板上；
驱动薄膜晶体管，形成在所述底部基板上，所述驱动薄膜晶体管电连接至所述开关薄膜晶体管；以及
电发光器件，连接至所述驱动薄膜晶体管，且被构造成产生光，
其中，所述驱动薄膜晶体管包括：
驱动栅极，形成在所述底部基板上；
驱动活性层，形成在所述驱动栅极上以覆盖所述驱动栅极，所述驱动活性层包括第一材料；
驱动源极和驱动漏极，形成在所述驱动活性层上并分开预定距离；以及
驱动缓冲层，形成在所述驱动活性层与所述驱动源极之间以及所述驱动活性层与所述驱动漏极之间，所述驱动缓冲层被形成以抑制所述驱动活性层的氧化，其中，所述驱动缓冲层包括第二材料，所述第二材料与所述驱动活性层中的第一材料结合在一起形成化合物，并且所述第二材料具有与所述驱动缓冲层的厚度对应的连续变化的层含量比。
29.根据权利要求28所述的电发光显示面板，其中，所述开关薄膜晶体管包括：
开关栅极，形成在所述底部基板上；
开关活性层，形成在所述开关栅极上，以覆盖所述开关栅极，所述开关活性层包括第一材料；
开关源极和开关漏极，形成在所述开关活性层上，其中，所述开关源极和所述开关漏极分开预定距离。
30.根据权利要求29所述的电发光显示面板，其中，所述开关漏极电连接至所述驱动栅极。
31.根据权利要求29所述的电发光显示面板，进一步包括开关缓冲层，所述开关缓冲层形成在所述开关活性层与所述开关源电极之间，以及所述开关活性层与所述开关漏电极之间，
其中，所述驱动缓冲层和所述开关缓冲层包括多个层，其中，所述开关缓冲层包括第二材料，所述第二材料与所述开关活性层中的所述第一材料结合以形成化合物，其中，所述开关缓冲层中的所述第二材料具有与所述开关缓冲层的厚度对应的连续变化的层含量比。
CN200610152496XA 2005-10-28 2006-10-09 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板 Expired - Fee Related CN1956225B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0102429 2005-10-28
KR1020050102429 2005-10-28
KR1020050102429A KR101158896B1 (ko) 2005-10-28 2005-10-28 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널

Publications (2)

Publication Number Publication Date
CN1956225A CN1956225A (zh) 2007-05-02
CN1956225B true CN1956225B (zh) 2010-08-18

Family

ID=37995068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610152496XA Expired - Fee Related CN1956225B (zh) 2005-10-28 2006-10-09 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板

Country Status (5)

Country Link
US (2) US7615867B2 (zh)
JP (1) JP5352912B2 (zh)
KR (1) KR101158896B1 (zh)
CN (1) CN1956225B (zh)
TW (1) TWI413256B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440502B2 (en) 2008-11-07 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009105390A (ja) * 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009103732A (ja) * 2007-10-19 2009-05-14 Sony Corp 表示装置およびその製造方法
KR101432109B1 (ko) * 2007-10-31 2014-08-22 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
KR101485585B1 (ko) 2008-02-14 2015-01-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101392162B1 (ko) * 2008-02-15 2014-05-08 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP2010249935A (ja) 2009-04-13 2010-11-04 Sony Corp 表示装置
KR101638977B1 (ko) * 2009-11-13 2016-07-12 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101635212B1 (ko) * 2009-12-14 2016-06-30 엘지디스플레이 주식회사 플렉서블 유기발광다이오드 표시장치와 그 제조방법
US9178071B2 (en) * 2010-09-13 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013026345A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置の製造方法
CN103229301B (zh) * 2011-11-29 2017-02-08 株式会社日本有机雷特显示器 薄膜晶体管以及薄膜晶体管的制造方法
USD742841S1 (en) * 2013-03-26 2015-11-10 Sony Corporation Touch sensitive device
KR102197854B1 (ko) 2014-05-13 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20190070380A (ko) 2017-12-12 2019-06-21 삼성디스플레이 주식회사 표시 장치
CN111490161A (zh) * 2020-04-24 2020-08-04 电子科技大学 一种有机薄场效应晶体管及其制备方法
CN113327935B (zh) * 2021-05-21 2022-07-12 Tcl华星光电技术有限公司 显示面板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255706B1 (en) * 1999-01-13 2001-07-03 Fujitsu Limited Thin film transistor and method of manufacturing same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220529A (ja) * 1990-01-25 1991-09-27 Nec Corp アクティブマトリックス液晶ディスプレイの製造方法
JPH0548106A (ja) * 1991-02-20 1993-02-26 Alps Electric Co Ltd 薄膜トランジスタ及びその製造方法
JP2809153B2 (ja) * 1995-09-28 1998-10-08 日本電気株式会社 液晶表示装置及びその製造方法
KR0175410B1 (ko) * 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3873158B2 (ja) * 1998-06-11 2007-01-24 カシオ計算機株式会社 表示パネル及びその製造方法
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN100438119C (zh) * 2003-12-15 2008-11-26 乐金显示有限公司 双面板型有机电致发光器件及其制造方法
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255706B1 (en) * 1999-01-13 2001-07-03 Fujitsu Limited Thin film transistor and method of manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440502B2 (en) 2008-11-07 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device

Also Published As

Publication number Publication date
JP5352912B2 (ja) 2013-11-27
TWI413256B (zh) 2013-10-21
US20070096097A1 (en) 2007-05-03
TW200717818A (en) 2007-05-01
KR101158896B1 (ko) 2012-06-25
US20100062574A1 (en) 2010-03-11
US7615867B2 (en) 2009-11-10
CN1956225A (zh) 2007-05-02
JP2007123906A (ja) 2007-05-17
US8088653B2 (en) 2012-01-03
KR20070045770A (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
CN1956225B (zh) 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板
JP7329647B2 (ja) 液晶表示装置
EP3343616B1 (en) Substrate for display device and display device including the same
CN107689345B (zh) Tft基板及其制作方法与oled面板及其制作方法
US8405161B2 (en) Driving device for unit pixel of organic light emitting display and method of manufacturing the same
CN102569340B (zh) 有机发光显示设备及其制造方法
JP2024001152A (ja) 半導体装置
CN102544386B (zh) 有机发光显示设备及其制造方法
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103066212A (zh) 有机发光显示装置及其制造方法
CN100505221C (zh) 液晶显示器的半导体结构及其制作方法
CN102903857A (zh) 有机发光显示装置及其制造方法
EP3188249B1 (en) Thin film transistor, manufacturing method therefor, display substrate and display device
KR20130094161A (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
CN1841779B (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN1716532B (zh) 制备显示装置的方法
US10825840B2 (en) Thin-film transistor panel
US7385223B2 (en) Flat panel display with thin film transistor
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
US20060169984A1 (en) Thin film transistor array panel
US20100136775A1 (en) Method of manufacturing thin-film transistor substrate
CN212517205U (zh) 低温多晶氧化物阵列基板
CN111725243A (zh) 低温多晶氧化物阵列基板及其制作方法
CN104377230B (zh) 像素结构及其制备方法、阵列基板、显示装置
CN109599364A (zh) Tft阵列基板及其制作方法与oled显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121219

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818

Termination date: 20161009