CN1971387A - 电光装置及其制造方法以及电子设备 - Google Patents

电光装置及其制造方法以及电子设备 Download PDF

Info

Publication number
CN1971387A
CN1971387A CNA200610146737XA CN200610146737A CN1971387A CN 1971387 A CN1971387 A CN 1971387A CN A200610146737X A CNA200610146737X A CN A200610146737XA CN 200610146737 A CN200610146737 A CN 200610146737A CN 1971387 A CN1971387 A CN 1971387A
Authority
CN
China
Prior art keywords
mentioned
gate electrode
region
low concentration
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610146737XA
Other languages
English (en)
Other versions
CN100547472C (zh
Inventor
石井达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1971387A publication Critical patent/CN1971387A/zh
Application granted granted Critical
Publication of CN100547472C publication Critical patent/CN100547472C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Abstract

本发明的电光装置减少具有LDD结构的晶体管的光漏电流。第2栅电极(3a2)使用金属硅化物等的导电材料，平面看上去覆盖低浓度源区域(1b)及低浓度漏区域(1c)地设置到第1栅电极(3a1)之上。因而，TFT(30)的栅电极具有包括第1栅电极(3a1)及第2栅电极(3a2)的多层结构。第2栅电极(3a2)进行遮光，以便从背光源等光源所照射的入射光不照射到低浓度源区域(1b)及低浓度漏区域(1c)。据此，来减少在低浓度源区域(1b)及低浓度漏区域(1c)流通的光漏电流。

Description

电光装置及其制造方法以及电子设备
技术领域
本发明涉及例如将具有LDD(Lightly Doped Drain，轻掺杂漏)结构的驱动用晶体管设置于像素部的液晶装置等电光装置及其制造方法以及具备那种电光装置的电子设备之技术领域。
背景技术
采用这种电光装置，以抑制像素部进行液晶反相控制时正向电流的下降且减少反向电流的目的，很多情况下将具有LDD结构的薄膜晶体管形成于每个像素部。这种LDD结构，因例如将栅电极兼作掩模来使用而在半导体层中形成具有相互不同的杂质浓度的区域。
另外，专利文献1公示出与具备栅电极的SRAM(Static RandomAccess Memory，静态随机存取存储器)等的半导体器件有关的技术，该栅电极具有多个层，该多个层具有相互相同的宽度。
专利文献1：特开2002-368125号公报
在作为这种电光装置一例的液晶装置中，从背光源等光源所出射的光向作为图像显示区域的像素区域进行照射。这种光其指向性较高，并且光强度较强。因而，在这种光照射到下述晶体管具有的半导体上时，发生光漏电流且产生闪烁等图像显示上的不佳状况的可能性较大，上述晶体管具有LDD结构。特别是，在半导体层之中的、以比其他区域相对较低的密度掺杂了杂质的低浓度区域，易于发生光漏电流，仅仅通过设置遮光膜等遮光单元，难以对低浓度区域进行充分遮光。
这里，虽然还考虑利用栅电极进行遮光的方法，但是因制造LDD结构时的制造工艺限制以及栅电极的电极结构限制，而难以进行充分遮光。例如，在对具备LDD结构的晶体管应用专利文献1所公示的栅电极的电极结构时，因为构成栅电极的多个层具有相互相同的宽度，所以对平面看上去不和栅电极重合的低浓度区域进行遮光成为在LDD结构的设计及制造工艺方面难以解决的问题所在。
发明内容
因而，本发明是鉴于上述问题所在等而作出，其目的为，提供一种电光装置及其制造方法以及具备那种电光装置的电子设备，该电光装置例如通过减少光漏电流，而可以有效利用具有LDD结构的晶体管的电特性，以高品质来显示图像。
本发明的第1发明的电光装置为了解决上述问题，其特征为，在基板上具备：多条数据线及多条扫描线，相互交叉；多个像素电极，对应于上述多条数据线及上述多条扫描线的交叉处进行设置；和晶体管，电连接到上述像素电极，并且具有LDD结构；上述晶体管具备：半导体层，将包括杂质浓度相互不同的高浓度区域及低浓度区域的杂质区域形成于沟道区域的周围；第1栅电极，平面看上去不与上述低浓度区域重合地形成于上述沟道区域之上；和第2栅电极，电连接到该第1栅电极，平面看上去覆盖上述低浓度区域地形成于上述第1栅电极之上。
根据本发明的第1发明所涉及的电光装置，多个像素电极相应于多条数据线及多条扫描线的交叉处，例如在作为图像显示区域的像素区域设置为矩阵状。具有LDD结构的晶体管例如作为用来驱动液晶的驱动用晶体管，形成到包括多个像素电极各自的每个像素部。晶体管例如按照经由扫描线供给的扫描信号，来切换导通截止，提供用来给像素电极供给图像信号的信号通路。
在本发明的第1发明所涉及的电光装置中，晶体管具有的半导体层例如具有LDD结构，该LDD结构在沟道区域的两侧使杂质浓度相互不同的低浓度区域及高浓度区域形成为镜面对称；减少了在晶体管非工作时在低浓度区域流通的反向电流，且抑制了在晶体管工作时流通的正向电流下降。
第1栅电极平面看上去不与上述低浓度区域重合地形成到上述沟道区域之上。更为具体而言，例如介由半导体层之上所形成的电介质层，形成到半导体层的沟道区域之上。在此，因为第1栅电极形成为，不与低浓度区域重合，所以充分确保了高浓度区域及笫1栅电极间的偏置。
第2栅电极平面看上去覆盖上述低浓度区域地形成到上述第1栅电极之上。因而，晶体管的栅电极具有包括第1栅电极及第2栅电极的多层结构，并且在例如由多晶硅膜构成的第1栅电极形成由金属硅化物构成的第2栅电极。这种第2栅电极进行遮光，以使例如从液晶装置等电光装置的光源所照射的光不照射到低浓度区域，可以减少在低浓度区域流通的光漏电流。除此之外，因为第2栅电极介由第1栅电极形成到半导体层之上，所以能够在距低浓度区域更近的位置对低浓度区域进行有效遮光。
因而，根据本发明的第1发明所涉及的电光装置，可以有效利用下述晶体管的电特性，减少闪烁等进行图像显示时发生的不佳状况，能够以高品质来显示图像，上述晶体管减少了光漏电流并且具备LDD结构。
在本发明的第1发明所涉及的电光装置一个方式中，在上述晶体管的沟道长度方向，上述第1栅电极的末端也可以平面看上去与上述低浓度区域及上述沟道区域的边界一致。
根据这种方式，因为第1栅电极及低浓度区域未重合，所以例如可以减少低浓度区域及第1栅电极间产生的寄生电容，能够提高电光装置的显示性能以及实现晶体管的高速工作。
在本发明的第1发明所涉及的电光装置其他方式中，在上述晶体管的沟道长度方向，上述第2栅电极的末端也可以平面看上去与上述低浓度区域及上述高浓度区域的边界一致。
根据这种方式，因为第2栅电极及高浓度区域未重合，所以例如可以减少高浓度区域及第2栅电极间产生的寄生电容，能够提高电光装置的显示性能以及实现晶体管的高速工作。
在本发明的第1发明所涉及的电光装置其他方式中，上述第2栅电极也可以在下述区域及上述低浓度区域的范围内延伸，该区域是在形成于上述第1栅电极之上的绝缘膜的开口部露出上述第1栅电极的区域。
根据这种方式，可以介由在绝缘膜所形成的开口部，来形成电连接第1栅电极及上述第2栅电极的栅电极。
这种第2栅电极例如在绝缘膜的开口部露出上述第1栅电极的区域及上述低浓度区域的范围内形成之后，通过以腐蚀等方式去除平面看上去与高浓度区域重合的部分来形成。
在本发明的第1发明所涉及的电光装置其他方式中，上述第2栅电极也可以在上述沟道区域之上电连接到上述第1栅电极。
根据这种方式，由于在下述开口部形成第2栅电极，因而能够电连接在开口部露出的第1栅电极及第2栅电极，上述开口部是通过采用湿腐蚀例如将绝缘膜之中的与沟道区域重合的部分去除而形成的。
在本发明的第1发明所涉及的电光装置其他方式中，上述第2栅电极也可以电连接到上述第1栅电极之中的、延伸到上述沟道区域的外侧的区域的部分。
根据这种方式，例如可以减少因将下述开口部形成于绝缘膜时的腐蚀工艺而过多去除第1栅电极的情况，且能够可靠地电连接第1栅电极及第2栅电极，上述开口部用来电连接第1栅电极及第2栅电极。
在本发明的第1发明所涉及的电光装置其他方式中，也可以在上述第2栅电极之上具备遮光膜，该遮光膜形成为覆盖上述晶体管。
根据这种方式，除了通过在与遮光膜相比接近低浓度区域的位置所形成的第2栅电极之外，还采用形成于第2栅电极之上使之覆盖晶体管的遮光膜，与只采用第2栅电极进行遮光的情形相比，可以有效遮光。
本发明的第2发明所涉及的电光装置制造方法为了解决上述问题，其特征为，包括：布线形成工艺，在基板上形成相互交叉的多条数据线及多条扫描线；抗蚀膜形成工艺，在上述基板上所形成的半导体层预定区域形成抗蚀膜；第1掺杂工艺，通过以上述抗蚀膜作为掩模对上述半导体层掺入杂质，而在上述预定区域的周围形成杂质区域；导电膜形成工艺，在将上述抗蚀膜去除之后，以下述方式形成要成为第1栅电极的导电膜及第2栅电极，该方式为：覆盖上述预定区域及上述杂质区域之中的、上述晶体管的沟道长度方向的与上述预定区域相邻的区域；第2掺杂工艺，通过对上述杂质区域之中的、上述相邻区域的外侧区域，以上述第2栅电极作为掩模来掺入上述杂质，而将上述杂质的浓度相互不同的高浓度区域及低浓度区域形成于上述半导体层；电极形成工艺，通过从上述导电膜的旁侧有选择地去除上述导电膜，来形成与上述低浓度区域不重合的第1栅电极；以及像素电极形成工艺，形成与上述多条数据线及上述多条扫描线的交叉处对应所设置的像素电极。
根据本发明的第2发明所涉及的电光装置制造方法，可以通过第1掺杂工艺，在半导体层之中的预定区域周围的区域形成杂质区域。这里，“预定区域”指的是，半导体层之中最终成为晶体管沟道区域的区域。
在导电膜形成工艺中，依次形成要成为第1栅电极的导电膜及第2栅电极。导电膜及第2栅电极以下述方式例如按相同的尺寸来形成，该方式为：覆盖上述预定区域及上述杂质区域之中的、上述晶体管沟道长度方向的与上述预定区域相邻的区域。这里，所谓“相邻的区域”指的是，半导体层之中的因经过下述第2掺杂工艺而成为低浓度区域的区域。
在第2掺杂工艺中，例如对杂质区域之中的最终成为低浓度区域的区域外侧的区域，也就是半导体层之中的最终成为高浓度区域的区域掺入杂质。此时，第2栅电极作为掩模来发挥作用，以便在相邻的区域不再掺入杂质。
在电极形成工艺中，例如通过采用各向同性等离子处理等的干腐蚀从导电膜的旁侧有选择地去除导电膜，来形成不与低浓度区域重合的第1栅电极。这里，“有选择地”指的是，不去除第2栅电极，而只将导电膜从其旁侧部分去除。因而，通过电极形成工艺，能够形成第2栅电极，使第1栅电极不与低浓度区域重合，且第2栅电极平面看上去重合于低浓度区域，可以形成下述LDD结构，以及将利用第2栅电极对低浓度区域进行遮光的遮光结构形成于晶体管，上述LDD结构在半导体层中形成了沟道区域、低浓度区域及高浓度区域。除此之外，因为第1栅电极未重合到低浓度区域，所以还可以减少第1栅电极及低浓度区域间产生的寄生电容。
因而，根据本发明的第2发明所涉及的电光装置制造方法，能够制造电光装置，该电光装置可以形成下述晶体管，能够有效利用由LDD结构得到的电特性，以高品质来显示图像，上述晶体管可以对易于流通光漏电流的低浓度区域进行遮光并且具备LDD结构。
本发明的第3发明所涉及的电光装置制造方法为了解决上述问题，其特征为，包括：布线形成工艺，在基板上形成相互交叉的多条数据线及多条扫描线；导电膜形成工艺，在上述基板上所形成的半导体层的预定区域形成要成为第1栅电极的导电膜，以及在上述导电膜之上形成第2栅电极；第1掺杂工艺，通过将上述第2栅电极作为掩模对上述半导体层掺入杂质，而在上述预定区域的周围形成杂质区域；电极形成工艺，通过从上述导电膜的旁侧有选择地去除上述导电膜，来形成第1栅电极；侧壁形成工艺，在上述晶体管的沟道长度方向以下述方式形成侧壁，该方式为：覆盖上述杂质区域之中的与上述预定区域相邻的区域至少一部分；第2掺杂工艺，通过在上述杂质区域之中的上述至少一部分的外侧区域，将上述第2栅电极及上述侧壁作为掩模来掺入上述杂质，而将上述杂质的浓度相互不同的高浓度区域及低浓度区域形成于上述半导体层；扩散工艺，通过对上述半导体层进行热处理，来扩展上述高浓度区域及上述低浓度区域；以及像素电极形成工艺，形成与上述多条数据线及上述多条扫描线的交叉处对应所设置的多个像素电极。
根据本发明的第3发明所涉及的电光装置制造方法，经过导电膜形成工艺及第1掺杂工艺，而在预定区域的周围形成杂质区域。
在电极形成工艺中，例如采用各向同性等离子法等的腐蚀法从导电膜的旁侧将导电膜去除，在预定的区域形成第1栅电极。
在侧壁形成工艺中，在半导体层延伸的方向上按下述方式形成侧壁，该方式为：覆盖杂质区域之中的与预定区域的相邻的区域的至少一部分。侧壁可以形成为，具有与要形成的低浓度区域宽度相应的宽度。
在第2掺杂工艺中，在半导体层的杂质区域形成高浓度区域及低浓度区域。这里，在至少一部分的外侧的区域，也就是在最终成为高浓度区域的区域掺入杂质。此时，侧壁作为掩模来发挥作用，以便在至少一部分中不再掺入杂质。
在扩散工艺中，通过对半导体层进行热处理而在半导体层中使杂质扩散，以此来扩展高浓度区域及低浓度区域。因此，在半导体层中形成高浓度区域及低浓度区域，该高浓度区域及低浓度区域具有与晶体管的设计相对应的尺寸。还有，杂质在半导体层中扩散的扩散速度按照热处理条件而有所不同。热处理条件设定为，杂质不向第1栅电极的下侧扩散，也就是说使半导体层之中的第1栅电极下侧的区域成为沟道区域。据此，可以形成具有LDD结构的晶体管。
除此之外，根据本发明的第3发明所涉及的电光装置制造方法，由于可以利用侧壁及第2栅电极，对低浓度区域进行遮光，因而可以减少光漏电流。
因而，根据本发明的第3发明所涉及的电光装置制造方法，能够制造电光装置，该电光装置可以形成下述晶体管，能够有效利用由LDD结构得到的电特性，以高品质来显示图像，上述晶体管可以对易于流通光漏电流的低浓度区域进行遮光并且具备LDD结构。
本发明的第4发明所涉及的电光装置制造方法为了解决上述问题，其特征为，包括：布线形成工艺，在基板上形成相互交叉的多条数据线及多条扫描线；第1电极形成工艺，以下述方式形成第1栅电极，该方式为：覆盖上述基板上所形成的半导体层的预定区域；第1掺杂工艺，通过将上述第1栅电极作为掩模对上述半导体层掺入杂质，而在上述预定区域的周围形成杂质区域；第2电极形成工艺，在第1栅电极之上以下述方式形成第2栅电极，该方式为：覆盖上述杂质区域之中的、上述晶体管沟道长度方向的与上述预定区域相邻的区域的至少一部分以及上述预定的区域；第2掺杂工艺，通过在上述杂质区域之中的、上述晶体管沟道长度方向的上述至少一部分的外侧区域，将上述第2栅电极作为掩模来掺入上述杂质，而在上述半导体层形成上述杂质的浓度相互不同的高浓度区域及低浓度区域；和像素电极形成工艺，形成与上述多条数据线及上述多条扫描线的交叉处对应所设置的多个像素电极。
根据本发明的第4发明所涉及的电光装置制造方法，在第1电极形成工艺中，例如使用多晶硅等的导电材料，来形成第1栅电极，使之覆盖基板上所形成的半导体层的预定区域。
在第1掺杂工艺中，例如通过从第1栅电极的上侧对半导体层掺入杂质，而在预定区域的周围形成杂质区域。也就是说，在第1掺杂工艺中，第1栅电极作为掩模来发挥作用，以便不对预定的区域掺入杂质。
在第2电极形成工艺中，例如使用金属硅化物以下述方式在第1栅电极之上形成第2栅电极，该方式为：覆盖上述杂质区域之中的、上述晶体管沟道长度方向的与上述预定区域的相邻的区域的至少一部分及上述预定的区域。在此，因为“相邻的区域”是最终成为低浓度区域的区域，所以可以利用将相邻的区域覆盖的第2栅电极，对向相邻的区域照射的光进行遮光。
在第2掺杂工艺中，通过在相邻的区域外侧的区域中将第2栅电极作为掩模来掺入杂质，而将杂质的浓度相互不同的高浓度区域及低浓度区域形成于半导体层。也就是说，因为第2栅电极覆盖了与预定的区域相邻的区域，所以不对相邻的区域进一步掺入杂质。因而，可以在最终成为晶体管沟道区域的预定区域周围形成杂质的浓度相互不同的低浓度区域及高浓度区域。除此之外，通过使第2掺杂工艺中掺入杂质时的离子注入角度例如成为±5°左右，就可以按照第2栅电极的宽度以自匹配、所谓的自调整方式来形成高浓度区域。
这样，根据本发明的第4发明所涉及的电光装置制造方法，可以利用第2栅电极进行遮光，以便不对易于流通光漏传导电流的低浓度区域照射光，并且能够以自调整方式来形成高浓度区域，可以通过简单的制造工艺且以高性能形成具有LDD结构的晶体管。
在本发明的第4发明所涉及的电光装置制造方法一个方式中，也可以先于上述第2电极形成工艺，具备研磨工艺，该研磨工艺在形成绝缘膜使之覆盖上述杂质区域及上述第1栅电极之后，通过直到上述第1栅电极露出为止地对上述绝缘膜进行研磨，使上述研磨后的绝缘膜研磨面及从该研磨面露出的上述第1栅电极的露出面为同一面。
根据这种方式，可以在下述绝缘膜的研磨面及从该研磨面露出的第1栅电极露出面的范围的同一面形成第2栅电极，该绝缘膜的研磨面是使用CMP法(Chemical Mechanical Polishing，化学机械抛光)等的研磨法研磨的。因而，例如在第2电极形成工艺中，可以形成由缺陷较少且具有良好膜质的金属硅化物等构成的第2栅电极。
在本发明的第4发明所涉及的电光装置制造方法其他方式中，在上述第2电极形成工艺中，也可以在上述第1栅电极之中的、平面看上去沿着与上述晶体管沟道长度方向交叉的方向延伸到上述预定区域的外侧区域的部分，电连接上述第2栅电极。
根据这种方式，例如在绝缘膜形成接触孔时，可以减少给第1栅电极带来的损伤，边良好维持第1栅电极的膜质，边可以对第1栅电极及第2栅电极进行电连接。
在本发明的第4发明所涉及的电光装置制造方法其他方式中，也可以先于上述第2电极形成工艺，具备开口部形成工艺，该开口部形成工艺在覆盖上述杂质区域及上述第1栅电极地形成绝缘膜之后，通过将上述绝缘膜的一部分去除，来形成使上述第1栅电极表面的至少一部分露出的开口部；在上述第2电极形成工艺中，以在上述表面的至少一部分与上述第1栅电极进行电连接的方式形成上述第2栅电极。
根据这种方式，因为可以对从开口部露出的第1栅电极和第2栅电极进行电连接，所以不需要例如使用CMP法等的研磨法将覆盖第1栅电极的绝缘膜去除。因此，例如在第1栅电极具有纳米级的非常薄的膜厚时，可以有效减少因CMP法等的研磨而使第1栅电极受到损伤的情况。
在这种方式中，在上述开口部形成工艺中，也可以部分去除上述绝缘膜之中的、在上述第1栅电极之上突出的突出部。
根据这种方式，例如可以使突出部的表面成为平滑的曲面，能够使绝缘膜及形成于该绝缘膜之上的第2栅电极覆盖性得到提高。
本发明所涉及的电子设备为了解决上述问题，其特征为，具备上述本发明的电光装置。
根据本发明所涉及的电子设备，由于具备上述本发明所涉及的电光装置，因而可以实现能进行高品质显示的投影型显示装置、便携电话机、电子记事本、文字处理机、取景器式或者监视器直观式的磁带录像机、工作站、电视电话机、POS终端及触摸式面板等的各种电子设备。另外，作为本发明所涉及的电子设备，例如还可以实现电子纸张之类的电泳装置等。
本发明的这种作用及其他优点将通过下面说明的实施方式得以明确。
附图说明
图1是表示第1实施方式所涉及的电光装置的平面图。
图2是图1的H-H′剖面图。
图3是第1实施方式所涉及的电光装置的像素的各种元件、布线等的等效电路图。
图4是TFT阵列基板相邻的多个像素组的平面图。
图5是图4的A-A′剖面图。
图6是第1实施方式所涉及的电光装置变形例具备的TFT的剖面图。
图7是变形例与图4对应的平面图。
图8是表示第1实施方式所涉及的电光装置制造方法的工艺剖面图(其1)。
图9是表示第1实施方式所涉及的电光装置制造方法的工艺剖面图(其2)。
图10是表示第1实施方式所涉及的电光装置制造方法的工艺剖面图(其3)。
图11是表示第1实施方式所涉及的电光装置制造方法的工艺剖面图(其4)。
图12是详细表示第1实施方式所涉及的电光装置制造方法之中的TFT形成工艺的工艺剖面图。
图13是详细表示第2实施方式所涉及的电光装置制造方法之中的TFT形成工艺的工艺剖面图。
图14是详细表示第3实施方式所涉及的电光装置制造方法之中的TFT形成工艺的工艺剖面图。
图15是表示第3实施方式所涉及的电光装置制造方法变形例的工艺剖面图。
图16是表示第3实施方式所涉及的电光装置制造方法变形例的工艺剖面图。
图17是表示作为使用液晶装置的电子设备一例之投影机结构的平面图。
图18是表示作为使用液晶装置的电子设备一例之个人计算机结构的立体图。
图19是表示作为使用液晶装置的电子设备一例之便携电话机结构的立体图。
符号说明
1…液晶装置，1a…半导体层，10…TFT阵列基板，3a…扫描线，3a1…第1栅电极，3a2…第2栅电极，6a…数据线
具体实施方式
下面，一边参照附图，一边说明本发明的第1发明所涉及的电光装置、本发明的第2、第3及第4发明所涉及的电光装置制造方法，以及电子设备的各实施方式。下面的实施方式是将本发明的电光装置使用于液晶装置中的方式。
(第1实施方式)
首先，一边参照图1至图12，一边说明本发明的第1发明所涉及的电光装置及本发明的第2发明所涉及的电光装置制造方法的各实施方式。
<1-1：电光装置的整体结构>
一边参照图1及图2，一边说明本实施方式的电光装置。图1是从对向基板侧看到TFT阵列基板和形成于其上的各结构要件的电光装置平面图，图2是图1的H-H′线剖面图。在本实施方式中，作为电光装置的一例，以驱动电路内置型TFT有源矩阵驱动方式的液晶装置为例，进行举例说明。
在图1及图2中，在液晶装置1中，TFT阵列基板10和对向基板20对向配置。在TFT阵列基板10和对向基板20之间封入液晶层50，TFT阵列基板10和对向基板20利用在位于下述图像显示区域10a周围的密封区域所设置的密封部件52进行相互接合，该图像显示区域是设置多个像素部的像素区域。
密封部件52由用来粘贴两个基板的如紫外线固化树脂、热固化树脂等构成，在制造过程中将其涂敷于TFT阵列基板10上之后，通过紫外线照射、加热等使之固化。在密封部件52中，散布有用来使TFT阵列基板10和对向基板20之间的间隔(基板间间隙)为预定值的玻璃纤维或玻璃珠等的间隙材料。也就是说，本实施方式的电光装置适于作为投影机光阀用而以小型来进行放大显示。
与配置有密封部件52的密封区域内侧并行，规定图像显示区域10a边框区域的遮光性边框遮光膜53设置到对向基板20侧。其中，这种边框遮光膜53的一部分或全部也可以设置于TFT阵列基板10侧，来作为内置遮光膜。还有，存在位于图像显示区域10a周边的周边区域。换言之，在本实施方式中，特别是从TFT阵列基板10的中心看上去，从该边框遮光膜53往外作为周边区域来规定。
在周边区域之中的、位于配置了密封材料52的密封区域外侧的区域，数据线驱动电路101及外部电路连接端子102沿着TFT阵列基板10的一边进行设置。扫描线驱动电路104沿着与该一边相邻的2条边且被边框遮光膜53覆盖来设置。再者，为了将这样地在图像显示区域10a两侧所设置的二个扫描线驱动电路104间连接起来，沿着TFT阵列基板10剩下的一边且被边框遮光膜53覆盖，来设置多条布线105。
在对向基板20的4个边角部配置上下导通部件106，作为两个基板间的上下导通端子来发挥作用。另一方面，在TFT阵列基板10，在与这些边角部对向的区域设置上下导通端子。借此，可以在TFT阵列基板10和对向基板20之间取得电导通。
在图2中，在TFT阵列基板10之上，于形成了像素开关用的TFT和扫描线、数据线等布线后的像素电极9a之上形成取向膜。另一方面，在对向基板20之上，除了对向电极21之外还形成格子状或条带状的遮光膜23，进而在最上层部分形成取向膜。液晶层50例如由混合了一种或数种向列液晶后的液晶构成，在它们一对取向膜间取得预定的取向状态。
还有，在图1及图2所示的TFT阵列基板10之上，除了这些数据线驱动电路101、扫描线驱动电路104等的驱动电路之外，还可以形成：采样电路，对图像信号线上的图像信号进行采样将其向数据线供给；预充电电路，先于图像信号给多条数据线分别供给预定电压电平的预充电信号；以及检查电路，用来对制造过程中或出厂时该电光装置的品质、缺陷等进行检查。
<1-2：图像部中的结构>
下面，一边参照图3至图5，一边详细说明液晶装置1的像素部的结构。图3是构成液晶装置1的图像显示区域且形成为矩阵状的多个像素的各种元件、布线等的等效电路图，图4是形成了数据线、扫描线及像素电极等的TFT阵列基板相邻的多个像素组的平面图。图5是图4的A-A′剖面图。还有，在图5中，由于将各层、各部件取为在附图上可辨认程度的大小，因而对该各层、各部件的每个都使比例尺不同。
在图3中，在构成液晶装置1的图像显示区域且形成为矩阵状的多个像素各自，形成有像素电极9a和作为本发明“晶体管”一例的TFT30。TFT30电连接到像素电极9a，在液晶装置1进行工作时对该像素电极9a进行开关控制。供给图像信号的数据线6a电连接到TFT30的源。向数据线6a写入的图像信号S1、S2、…、Sn既可以按该次序依线顺序来供给，又可以对相邻的多条数据线6a之间按每个组来供给。
在TFT30的栅电连接扫描线3a，液晶装置1构成为，按预定的定时对扫描线3a以脉冲方式，将扫描信号G1、G2、…、Gm按该次序依线顺序施加。像素电极9a电连接到TFT30的漏，通过将作为开关元件的TFT30，只按一定期间关闭其开关，就按预定的定时写入从数据线6a供给的图像信号S1、S2、…、Sn。通过像素电极9a向作为电光物质一例的液晶所写入的预定电平的图像信号S1、S2、…、Sn，在该像素电极和形成于对向基板的对向电极之间被保持一定期间。由于液晶根据施加的电压电平不同，其分子集合的取向和秩序产生变化，因而可以对光进行调制，进行灰度等级显示。如果是常时亮态模式，则按照以各像素为单位所施加的电压减少对入射光的透射率，如果是常时暗态模式，则按照以各像素为单位所施加的电压增加对入射光的透射率，并且整体上从电光装置出射具有与图像信号相应的对比度的光。
在此，为了防止所保持的图像信号出现泄漏，与形成于像素电极9a和对向电极之间的液晶电容并联，附加了存储电容70。
下面，参照图4及图5，来说明像素部的具体结构。在图4中，在液晶装置1的TFT阵列基板10上，相对于X方向及Y方向呈矩阵状地设置有多个透明的像素电极9a(用虚线部分9a′表示出轮廓)，并且分别沿着像素电极9a的纵横边界设置有数据线6a及扫描线3a。
使之与半导体层1a之中的、以附图4中向右上的斜线区域所示的沟道区域1a′对向地配置扫描线3a。这样，在扫描线3a和数据线6a交叉的部位各自，设置像素开关用的TFT30。还有，在本实施方式中，扫描线3a通过贯通第1层间绝缘膜41的接触孔88，电连接到第2栅电极3a2。
第2栅电极3a2平面看上去从沟道区域1a沿着附图中Y方向宽幅形成，覆盖在图4中未图示且在半导体层1a所形成的作为本发明“低浓度区域”各自一例的低浓度源区域1b及低浓度漏区域1c。
数据线6a将其上面被平坦化后的第2层间绝缘层42作为基底来形成，并且通过接触孔81连接到TFT30的高浓度源区域。数据线6a及接触孔81内部例如由Al-Si-Cu、Al-Cu等含Al(铝)的材料或Al单质或者Al层和TiN层等的多层膜来构成。数据线6a具有对TFT30进行遮光的功能。
存储电容70其由作为下述像素电位侧电容电极的下部电容电极71和作为固定电位侧电容电极的上部电容电极300的一部分通过电介质膜75对向配置来形成，该像素电位侧电容电极连接于TFT30的作为本发明的“高浓度区域”一例的高浓度漏区域1e及像素电极9a。
如图4及图5所示，上部电容电极300是本发明的“遮光膜”一例，例如作为包括金属或合金的上侧遮光膜(内置遮光膜)设置到TFT30的上侧。上部电容电极300也作为固定电位侧电容电极来发挥作用。上部电容电极300例如由含有Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)及Pd(钯)等高熔点金属之中的至少一种的金属单质、合金、金属硅化物、多晶硅化物以及将它们叠层后的叠层体等，来构成。上部电容电极300也可以含有Al(铝)、Ag(银)等的其他金属。上部电容电极300也可以具有叠层了下述第1膜和第2膜后的多层结构，该第1膜例如由导电性的多晶硅膜等构成，该第2膜由含有高熔点金属的金属硅化物膜等构成。
下部电容电极71例如由导电性的多晶硅膜构成，作为像素电位侧电容电极来发挥作用。下部电容电极71除了作为像素电位侧电容电极的功能之外，还具有配置于作为上侧遮光膜的上部电容电极300和TFT30之间的、作为光吸收层或上侧遮光膜另一例的功能，并且具有对像素电极9a和TFT30的高浓度漏区域1e进行中继连接的功能。但是，下部电容电极71也和上部电容电极300相同，还可以由含有金属或合金的单一层膜或多层膜来构成。
配置于作为电容电极的下部电容电极71和上部电容电极300之间的电介质膜75，例如由HTO(High Temperature Oxide，高温氧化)膜、LTO(Low Temperature Oxide，低温氧化)膜等的氧化硅膜或者氮化硅膜等构成。
上部电容电极300从配置有像素电极9a的图像显示区域10a向其周围延伸设置，并且和恒定电位源进行电连接，来作为固定电位。
在TFT30的下侧介由基底绝缘膜12设置为格子状的下侧遮光膜11a遮挡来自TFT阵列基板10侧、向装置内入射的折返光，对TFT30的沟道区域1a′及其周边进行遮光。下侧遮光膜11a和上部电容电极300相同，例如由含有Ti、Cr、W、Ta、Mo及Pd等高熔点金属之中的至少一种的金属单质、合金、金属硅化物、多晶硅化物以及将它们叠层后的叠层体等来构成。
基底绝缘层12除了从下侧遮光膜11a对TFT30进行层间绝缘的功能之外，因为形成于TFT阵列基板10的整个面上，所以具有防止因TFT阵列基板10表面研磨时的裂纹或清洗后残留的污渍等而使像素开关用TFT30的特性劣化的功能。像素电极9a通过对下部电容电极71进行中继，而介由接触孔83及85电连接到半导体层1a之中的高浓度漏区域1e。
如图4及图5所示，液晶装置1具备透明的TFT阵列基板10和与之对向配置的透明的对向基板20。TFT阵列基板10例如由石英基板、玻璃基板及硅基板构成，对向基板20例如由玻璃基板或石英基板构成。
在TFT阵列基板10设置像素电极9a，并且在其上侧设置实施过摩擦处理等预定取向处理的取向膜16。例如，像素电极9a由ITO(Indium TinOxide，氧化铟锡)膜等的透明导电性膜构成，取向膜16由聚酰亚胺膜等的有机膜构成。
在对向基板20在其整个面的范围内设置对向电极21，并且在其下侧，设置实施过摩擦处理等预定取向处理的取向膜22。对向电极21例如由ITO膜等的透明导电性膜构成。取向膜22由聚酰亚胺膜等的有机膜构成。
在对向基板20也可以设置格子状或条带状的遮光膜。因为采用这种结构，所以可以和作为上部电容电极300所设置的上侧遮光膜一并，更加可靠地阻止来自TFT阵列基板10侧的入射光向沟道区域1a′乃至其周边的进入。
在这样构成并且其配置为像素电极9a和对向电极21对面的TFT阵列基板10和对向基板20之间，形成液晶层50。液晶层50在未施加来自像素电极9a的电场的状态下，利用取向膜16及22取得预定的取向状态。
在图5中，像素开关用TFT30具有LDD(Lightly Doped Drain)结构，具备：第1栅电极3a1；第2栅电极3a2；半导体层1a的沟道区域1a′，根据来自扫描线3a的电场形成沟道；绝缘膜2，包括对扫描线3a和半导体层1a进行绝缘的栅绝缘膜；低浓度源区域1b及低浓度漏区域1c；以及高浓度源区域1d及高浓度漏区域1e。低浓度源区域1b及低浓度漏区域1c的各自是本发明的“低浓度区域”一例，高浓度源区域1d及高浓度漏区域1e的各自是本发明“高浓度区域”一例。低浓度源区域1b、低浓度漏区域1c、高浓度源区域1d及高浓度漏区域1e构成了半导体层1a的杂质区域，并且在沟道区域1a′的两侧形成为镜面对称。
第1栅电极3a1采用多晶硅膜等的导电膜来形成，并且不与低浓度源区域1b及低浓度漏区域1c重合地介由绝缘膜2设置到沟道区域1a′之上。因而，在TFT30中，充分确保了高浓度源区域1d及高浓度漏区域1e和第1栅电极3a1之间的偏置。
第1栅电极3a1的边缘平面看上去与低浓度源区域1b及低浓度漏区域1c和沟道区域1a′之间的边界重合，减少了在低浓度源区域1b及低浓度漏区域1c和第1栅电极3a1之间产生的寄生电容。借此，可以实现TFT30晶体管的高速工作，提高了液晶装置1的显示性能。
第2栅电极3a2使用金属硅化物等的导电材料以下述方式设置到第1栅电极3a1之上，该方式为：使之平面看上去覆盖低浓度源区域1b及低浓度漏区域1c。也就是说，TFT30的栅电极具有包括第1栅电极3a1及第2栅电极3a2的多层结构。第2栅电极3a2进行遮光，以便从背光源等光源所照射的入射光不照射到低浓度源区域1b及低浓度漏区域1c。借此，减少在低浓度源区域1b及低浓度漏区域1c流通的光漏电流。除此之外，由于第2栅电极3a2介由第1栅电极3a1形成到半导体层1a之上，因而与在TFT30的上层侧配置遮光膜的情形相比，可以在更为接近的位置对低浓度源区域1b及低浓度漏区域1c有效进行遮光。
第2栅电极3a2的末端平面看上去与低浓度源区域1b及低浓度漏区域1c和高浓度源区域1d及高浓度漏区域1e一致。因而，减少了在高浓度源区域1d及高浓度漏区域1e和第2栅电极3a2之间产生的寄生电容。借此，可以实现TFT30的高速工作，提高了液晶装置1的显示性能。
除此之外，在液晶装置1中，利用覆盖TFT30地形成于第2栅电极3a2之上的上部电容电极300，与只利用第2栅电极3a2进行遮光的情形相比，可以对低浓度源区域1b及低浓度漏区域1c有效进行遮光。
这样，根据液晶装置1，可以使用减少了光漏电流的TFT30，来减少闪烁等进行图像显示时发生的不佳状况，能够以高品质来显示图像。除此之外，因为TFT30具有LDD结构，所以减少了在TFT30的非工作时在低浓度源区域1b及低浓度漏区域1c流通的反向电流，且抑制了TFT30进行工作时流通的正向电流下降。因而，根据液晶装置1，可以利用LDD结构的优点及几乎不流通光漏电流的状况，以高品质来显示图像。
在扫描线3a之上，形成有第1层间绝缘膜41，该第1层间绝缘膜分别开孔有通向高浓度源区域1d的接触孔81及通向高浓度漏区域1e的接触孔83。
在第1层间绝缘膜41之上形成下部电容电极71及上部电容电极300，并且在它们之上形成分别开孔有接触孔81及85的笫2层间绝缘膜42。
本实施方式中的第2层间绝缘膜42例如由BPSG膜构成，因经过由加热得到的流动化状态，而使上面得以平坦化。也就是说，在其成膜时的上面，因下层侧的存储电容70和TFT30、扫描线3a，还有基底遮光膜11a的存在，而产生台阶差，但是通过暂且令其流动化，上面就成为由台阶差而产生的凹凸被均匀后的状态。
第2层间绝缘膜42的上面不是完全的平坦面，而残留因扫描线3a等引起的台阶差部17a。台阶差部17a因为作为横向电场防止用而被有意残存，并且延伸到取向膜16之上，在位于像素之间边界的遮光区域成为预定高度的台阶差部17而显现，所以其功能为，减少驱动时发生的像素间横向电场。
再者，形成了接触孔85的第3层间绝缘膜43，从数据线6a之上覆盖第2层间绝缘膜42整个面地，例如由BPSG膜来形成。像素电极9a及取向膜16设置到第3层间绝缘膜43的上面。
(变形例)
下面，一边参照图6及图7，一边说明本实施方式的电光装置变形例。本例的电光装置因为TFT30的结构和上述的电光装置有所不同，所以以TFT30e的结构为中心进行说明。图6是表示本例的电光装置具备的TFT30e结构的剖面图，图12是本例的电光装置的与图4对应的平面图。
如图6所示，本例的电光装置具备的TFT30e其第2栅电极3a2不在沟道区域1a′之上进行电连接，而如图7所示，电连接到第1栅电极3a1之中的、向沟道区域1a′的外侧区域延伸的部分。更为具体而言，在避开沟道区域1a′的区域，通过在第1层间绝缘膜41所形成的接触孔98，来电连接第1栅电极3a1及第2栅电极3a2。第2栅电极3a2通过接触孔99电连接到扫描线3a。采用这种TFT30，来减少光漏电流，电光装置能够以高品质来显示图像。除此之外，还可以减少因将用来电连接第1栅电极及第2栅电极的开口部形成于绝缘膜时的腐蚀工艺而过多去除第1栅电极的情况，且能够可靠地对笫1栅电极及第2栅电极进行电连接。
<1-3：电光装置的制造方法>
下面，一边参照图8至图12，一边说明本发明的第2发明所涉及的电光装置制造方法的实施方式。图8至图11是按照顺序表示本实施方式的电光装置制造过程各工艺的工艺剖面图。图12是详细表示出形成TFT30的制造过程的工艺剖面图。根据本实施方式的电光装置制造方法，就可以制造上述的液晶装置1。还有，在下面，有关形成于对向基板20之上的取向膜22和对向电极21等的制造工艺，则予以省略。
在图8(a)中，例如准备硅基板、石英基板及玻璃基板等的基板10。在此，优选的是预先进行前处理，在N2(氮)等的惰性气体气氛下，事先以约850～1300℃、更为优选的是以1000℃的高温进行热处理，在后面实施的高温过程中使产生于基板10的变形减少。
接着，在这样处理后的基板10整个面上，例如将Ti、Cr、W、Ta、Mo及Pd等金属或金属硅化物等的金属合金膜，通过溅射法等形成100～500nm左右的膜厚、优选的是约200nm膜厚的遮光层，之后例如通过光刻法及腐蚀处理，来形成图4所示那种图形的下侧遮光膜11a。
接着，在下侧遮光膜11a之上，例如采用常压或减压CVD法等，并使用TEOS(tetra ethyl ortho silicate)气体、TEB(tetra ethyl borate)气体及TMOP(tetra methyl oxy phoslate)气体等，来形成下述基底绝缘层12，该基底绝缘层由NSG(无掺杂硅酸盐玻璃)、掺入了磷(P)或者硼(B)而成的PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜及氧化硅膜等构成。
接着，在基底绝缘层12之上，通过采用减压CVD等形成非晶体硅膜，并实施热处理，来使多晶硅膜进行固相生长。或者，不经过非晶体硅膜，而采用减压CVD法等直接形成多晶硅膜。接着，通过对该多晶硅膜，例如实施光刻法及腐蚀处理，来形成具有预定图形的半导体层1a，再通过进行热氧化等，来形成作为栅绝缘膜的绝缘膜2。其结果为，半导体层1a的厚度成为约30～150nm的厚度，优选的是约35～50nm的厚度，并且绝缘膜2的厚度成为约20～150nm的厚度，优选的是约30～100nm的厚度。
接着，通过对半导体层1a分阶段掺入杂质离子，来形成具备下述LDD结构的像素开关用TFT30的半导体层1a，该LDD结构包括低浓度源区域1b及低浓度漏区域1c、高浓度源区域1d及高浓度漏区域1e。借此，形成TFT30。还有，对于形成TFT30的工艺，将在下面进行详细说明。
接着，在图8(b)中，例如和基底绝缘层12相同，形成第1层间绝缘膜41。在所得到的第1层间绝缘膜41上面如图所示，产生与其下的TFT30形状相对应的凹凸。
接着，在图8(c)中，形成存储电容70。首先，采用例如干腐蚀法或湿腐蚀法或者它们的组合，在第1层间绝缘膜41开出接触孔83。接下来，例如采用减压CVD法等，堆积多晶硅膜，再对磷(P)进行热扩散，将该多晶硅膜进行导电化，形成下部电容电极71。进而，例如采用CVD法、等离子CVD法等将由高温氧化硅膜(HTO膜)、氮化硅膜构成的电介质膜75堆积成膜厚50nm左右比较薄的厚度，之后将Ti、Cr、W、Ta、Mo及Pd等金属或金属硅化物等的金属合金膜，通过溅射来形成上部电容电极300。这样一来，就形成存储电容70。
接着，在图9(a)中，例如采用常压CVD法，将第2层间绝缘层膜42的前驱膜作为BPSG膜421，使之成膜。前驱膜421形成为，例如BPSG膜421的P(磷)及B(硼)的浓度(重量％)之比P∶B＝5∶4。前驱膜421形成为，膜厚例如为800nm。
接着，在图9(b)中，通过加热使前驱膜421流动化，并施以平坦化处理。具体而言，例如在850℃左右将基板10加热30～40分钟，使前驱膜421熔融，也就是使之进行回流。其结果为，前驱膜421表面的台阶差得到缓和。
还有，在上述的那种回流处理中，因为前驱膜421的表面产生变质，所以在该表面，固化层42aa例如按50～100nm的膜厚d来形成。
接着，在图10(a)中，在固化层42aa之上形成用来形成数据线6a的导电膜6aa。
接着，采用对于形成了固化层42aa后的前驱膜421及第1层间绝缘膜41的反应性离子腐蚀、反应性离子束腐蚀等的干腐蚀法，开出接触孔81。还有，接触孔81也可以取代干腐蚀法或者说除此之外，而采用湿腐蚀法来形成。在这样采用湿腐蚀法时，可以采用干腐蚀法来形成接触孔81的侧壁的位于前驱膜421和固化层42aa之间边界的一部分，例如用抗蚀剂等的保护膜来覆盖该一部分，并且采用湿腐蚀法来开出接触孔81。在只采用湿腐蚀法来形成接触孔81时，例如用抗蚀剂等的保护膜覆盖接触孔81的侧壁的位于前驱膜421和固化层42aa之间边界的一部分，可以进行保护，以使该一部分不暴露于腐蚀剂中。
随后，在前驱膜421的固化层42aa之上大致整个面上，例如采用溅射法等来堆积Al或Al合金等含有Al的布线材料，形成导电膜6aa。
接着，在图10(b)中，对导电层6aa，通过预定图形的抗蚀剂来进行腐蚀处理，对导电层6aa进行构图，来形成数据线6a。此时，在构图结束而形成了数据线6a之时，从导电层6aa的因构图而被去除的部分，部分露出前驱膜421的表面。对部分露出的前驱膜421表面，继续进行腐蚀处理，将该表面过度腐蚀例如为厚度d1＝50～100nm左右，借此可以将固化层42aa去除。因此，形成下部层间绝缘层42，并作为数据线6a的基底而使固化层42aa残留。
接着，在图11中，形成第3层间绝缘膜43及像素电极9a、取向膜16。第3层间绝缘膜43例如采用常压或减压CVD法，作为BPSG膜来形成。或者说，第3层间绝缘膜43例如采用常压或减压CVD法，作为PSG或BSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等来形成。因为在下层存在含有Al的数据线6a，所以第3层间绝缘膜43需要例如以400℃以下的比较低温来形成。还有，优选的是，第3层间绝缘膜43形成为，对于下述第2腐蚀处理中在湿腐蚀法中使用的腐蚀剂的腐蚀速率和第2层间绝缘膜42相等，或者与其相比变得大。
在开出接触孔85之后，例如通过溅射处理等来形成ITO膜，进而通过进行光刻法及腐蚀，来形成像素电极9a。
此后，在其上涂敷聚酰亚胺类的取向膜涂敷液，再按预定方向实施摩擦处理等的取向处理，使之具有预定的预倾角，借此来形成取向膜16。据此，形成具有图5所示的像素部结构的液晶装置1。
<1-4：TFT的制造方法>
下面，一边参照图12，一边详细说明TFT30的制造过程。
如图12(a)所示，在半导体层1a的要作为沟道区域1a′的区域形成抗蚀膜90之后，从抗蚀膜90的上侧对半导体层1a掺入杂质离子，在半导体层1a中形成杂质区域230。
接着，如图12(b)所示，在将抗蚀膜90去除之后，以覆盖杂质区域230之中的、沿着沟道区域1a′边缘延伸的延伸区域230b及230c以及沟道区域1a′的方式，依次形成要作为第1栅电极3a1的导电膜3a1′及第2栅电极3a2。导电膜3a1′及第2栅电极3a2腐蚀成预定的形状，例如形成为相同的大小。导电膜3a1′例如是多晶硅膜，第2栅电极3a2由金属硅化物来形成。还有，延伸区域230b及230c是最终作为低浓度源区域1b及低浓度漏区域1c的区域。
接着，如图12(c)所示，对杂质区域230之中的、与沟道区域1a′相邻的区域230b及230c的外侧区域，也就是最终成为高浓度源区域1d及高浓度漏区域1e的区域，掺入杂质离子。此时，第2栅电极3a2作为掩模来发挥作用，以便不对区域230b及230c掺入杂质离子，在半导体层1a中形成高浓度源区域1d及高浓度漏区域1e以及低浓度源区域1b及低浓度漏区域1c。在此，因为杂质离子的注入角度，也就是离子注入角度是±5°左右，所以以自调整方式来形成高浓度源区域1d及高浓度漏区域1e。
接着，如图12(d)所示，例如通过各向同性等离子处理等的干腐蚀，从导电膜3a1′的旁侧有选择地去除导电膜3a1′，借此形成不与低浓度源区域1b及低浓度漏区域1c重合的第1栅电极3a1。据此，形成TFT30。因而，根据本实施方式的电光装置制造方法，可以将下述LDD结构以及利用第2栅电极3a2对低浓度源区域1b及低浓度漏区域1c进行遮光的遮光结构形成于TFT30，上述LDD结构在半导体层1a中形成了沟道区域1a、低浓度源区域1b及低浓度漏区域1c、高浓度源区域1d及高浓度漏区域1e。除此之外，因为第1栅电极3a1与低浓度源区域1b及低浓度漏区域1c未重合，所以还可以减少在第1栅电极3a1和低浓度源区域1b及低浓度漏区域1c之间产生的寄生电容。
这样，根据本实施方式所涉及的电光装置制造方法，可以制造液晶装置1，该液晶装置1可以形成下述TFT30，能够有效利用由LDD结构得到的电特性，以高品质来显示图像，该TFT30可以对易于流通光漏电流的低浓度源区域1b及低浓度漏区域1c进行遮光，并且具备LDD结构。
(第2实施方式)
下面，一边参照图13，一边说明本发明的第3发明所涉及的电光装置制造方法的实施方式。还有，在下面，将以TFT30的制造过程为中心进行说明。除此之外，在下面对和第1实施方式中所说明的电光装置及其制造方法相同的部分，附上相同的参照符号，以省略详细的说明。
在图13(a)中，在TFT阵列基板10上所形成的半导体层1a的沟道区域1a′及杂质区域230已形成的状态下，通过将形成杂质区域230时作为掩模发挥作用的第2栅电极3a2及导电膜之中的导电膜，从其旁侧有选择地去除，来形成第1栅电极3a1。
接着，如图13(b)所示，覆盖杂质区域230之中的与沟道区域1a′相邻的区域230b及230c，形成侧壁91。侧壁91具有与要形成的低浓度源区域1b及低浓度漏区域1c宽度相对应的尺寸即可。
如图13(c)所示，通过对杂质区域230之中的区域230b及230c的外侧区域从第2栅电极3a2及侧壁91的上侧掺入杂质离子，而在半导体层1a中形成高浓度源区域1d及高浓度漏区域1e以及低浓度源区域1b及低浓度漏区域1c。
接着，如图13(d)所示，通过对半导体层1a进行热处理，在半导体层1a中使杂质离子扩散，借此来扩大高浓度源区域1d及高浓度漏区域1e以及低浓度源区域1b及低浓度漏区域1c。据此，可以在半导体层1a中形成具有与TFT30a的设计相对应的尺寸的高浓度源区域1d及高浓度漏区域1e以及低浓度源区域1b及低浓度漏区域1c。还有，杂质离子在半导体层1a中扩散的扩散速度根据热处理条件的不同而有所不同。热处理条件设定为，杂质离子不扩散到第1栅电极3a1的下侧，即作为实际的沟道区域来发挥作用的区域，也就是说半导体层1a之中的第1栅电极3a1下侧的区域成为沟道区域。
这样，根据本实施方式所涉及的电光装置制造方法，可以利用侧壁91及第2栅电极3a1，对低浓度源区域1b及低浓度漏区域1c进行遮光，能够减少光漏电流。因而，根据本实施方式所涉及的电光装置制造方法，和第1实施方式所涉及的电光装置制造方法相同，可以制造电光装置，该电光装置可以形成下述TFT30a，能够有效利用由LDD结构得到的电特性，以高品质来显示图像，上述TFT30a可以对易于流通光漏电流的低浓度源区域1b及低浓度漏区域1c进行遮光并且具备LDD结构。
(第3实施方式)
下面，一边参照图14至图16，一边说明本发明的第4发明所涉及的电光装置制造方法的实施方式。
在图14(a)中，使用多晶硅等的导电材料，介由绝缘膜2a来形成第1栅电极3a1，使之覆盖在TFT阵列基板10上所形成的半导体层1a中的沟道区域1a′，将第1栅电极3a1作为掩模对半导体层1a掺入杂质离子。借此，在沟道区域1a′的周围形成杂质区域230。
接着，如图14(b)所示，在覆盖杂质区域230及第1栅电极3a1地形成由SiO2等绝缘材料构成的绝缘膜41a之后，通过直到第1栅电极3a1露出为止对绝缘膜41a进行研磨，使绝缘膜41a的研磨面及从该研磨面露出的第1栅电极3a1的露出面为同一面。此时，例如可以通过使用CMP法，使绝缘膜41a的研磨面及从该研磨面露出的第1栅电极3a1的露出面为同一面。
接着，如图14(c)所示，例如按下述方式使用金属硅化物在第1栅电极3a1之上形成第2栅电极3a2，该方式为：覆盖杂质区域230之中的、与沟道区域1a′相邻的区域230b及230c。这里，因为绝缘膜41a的研磨面及从该研磨面露出的第1栅电极3a1的露出面为同一面，所以能够形成由缺陷较少且具有良好膜质的金属硅化物构成的第2栅电极3a2。
接着，如图14(d)所示，通过对杂质区域230之中的区域230b及230c的外侧区域从第2栅电极3a2的上侧掺入杂质离子，在半导体层1a中形成高浓度源区域1d及高浓度漏区域1e以及低浓度源区域1b及低浓度漏区域1c。此时，由于使离子注入角度例如成为±5°左右，因而可以以自调整方式来形成高浓度源区域1d及高浓度漏区域1e。
这样，根据本实施方式所涉及的电光装置制造方法，和第1及第2实施方式所涉及的电光装置制造方法相同，可以通过简单的制造过程且以高性能来形成具备下述TFT的电光装置，该TFT可以减少光漏电流，并且具有LDD结构。
(变形例1)
下面，一边参照图15，一边说明本实施方式所涉及的电光装置制造方法变形例的一例。
在图15(a)中，使用多晶硅等的导电材料，覆盖在TFT阵列基板10上所形成的半导体层1a中的沟道区域1a′地介由绝缘膜2a来形成第1栅电极3a1，并且将第1栅电极3a1作为掩模对半导体层1a掺入杂质离子。据此，在沟道区域1a′的周围形成杂质区域230。
接着，在图15(b)中，覆盖杂质区域230及第1栅电极3a1地形成绝缘膜41b，采用腐蚀法将绝缘膜41b之中的、在沟道区域1a′之上延伸的部分去除。借此，在绝缘膜41b形成开口部92，从该开口部92露出第1栅电极3a1的表面。
接着，在图15(c)中，在从开口部92露出的第1栅电极3a1之上形成第2栅电极3a2，并且将这些电极相互进行电连接。借此，不需要例如使用CMP法等的研磨法将覆盖第1栅电极的绝缘膜去除，例如在第1栅电极具有纳米级的非常薄的膜厚时，可以有效减少因研磨而使第1栅电极3a1受到损伤的情况。
还有，第2栅电极3a2被腐蚀成预定的形状，使之与最终成为低浓度源区域及低浓度漏区域的区域重合，且不重合于最后成为高浓度源区域及高浓度漏区域的区域。
本例的电光装置具备的TFT30c和图6及图7中所说明的情形相同，也可以在避开沟道区域1a′之上的区域电连接第2栅电极3a2及扫描线3a。这样一来，例如在绝缘膜形成接触孔时，可以减少对第1栅电极3a1产生损伤，能够既良好维持第1栅电极膜质，又对第1栅电极3a1及扫描线3a进行电连接。
(变形例2)
下面，一边参照图16，一边说明本实施方式所涉及的电光装置制造方法变形例的另一例。本例的电光装置制造方法在部分去除开口部92边缘的方面，和本实施方式的变形例1有所不同。
在图16(a)中，通过使用干腐蚀法或湿腐蚀法，将绝缘膜41b之中的、向第1栅电极3a1的边缘之上突出的突出部93去除，而形成以具有曲面的侧壁部所规定的开口部92a。
接着，在图16(b)中，沿着突出部93的平滑表面，形成第2栅电极3a2，并将第2栅电极3a2作为掩模来掺入杂质离子，以此形成TFT30f。在本例中，在可以使绝缘膜41b及形成于该绝缘膜之上的第2栅电极3a2的覆盖性得到提高的方面，与上述的本实施方式所涉及的电光装置制造方法相比，较为有优势。
(电子设备)
下面，对于将上述液晶装置使用于各种电子设备中的情形，进行说明。
首先，对于将该液晶装置作为光阀来使用的投影机，进行说明。图17是表示投影机结构例的平面图。如图17所示，在投影机1100内部，设置由卤素灯等白色光源构成的灯组件1102。从该灯组件1102所射出的投影光通过配置于光导向组件1104内的4片反射镜1106及2片分色镜1108，分离成RGB的3原色，入射到作为与各原色对应的光阀之液晶面板1110R、1110B及1110G。
液晶面板1110R、1110B及1110G的结构和上述液晶装置相同，按照从外部电路(未图示)向外部连接用端子102供给的R、G、B原色信号分别进行驱动。然后，由这些液晶面板调制后的光对分色棱镜1112从3个方向进行入射。在该分色棱镜1112，R及B的光弯折成90度，另一方面，G的光直行。因而，各色的图像被合成的结果为，通过投影透镜1114，向屏幕等投影彩色图像。
在此，着眼于由各液晶面板1110R、1110B及1110G得到的显示像，可知由液晶面板1110G得到的显示像需要相对由液晶面板1110R、1110B得到的显示像进行左右翻转。
还有，在液晶面板1110R、1110B及1110G，由于通过分色镜1108，入射与R、G、B的各原色对应的光，因而不需要设置滤色器。
接着，对于将液晶装置使用于移动式个人计算机的例子，进行说明。图18是表示该个人计算机结构的立体图。在图18中，计算机1200由具备键盘1202的主体部1204和液晶显示组件1206来构成。该液晶显示组件1206是通过在上面所述的液晶装置1005背面附加背光源来构成的。
再者，对于将该液晶装置使用于便携电话机中的例子，进行说明。图19是表示该便携电话机结构的立体图。在图19中，便携电话机1300具备多个操作按键1302以及反射型的液晶装置1005。在该反射型的液晶装置1005中，根据需要在其前面设置前光源。
还有，除了参照图17至图19所说明的电子设备之外，还能列举出液晶电视、取景器式、监视直观式的磁带录像机、汽车导航装置、寻呼机、电子记事本、计算器、文字处理机、工作站、电视电话机、POS终端及具备触摸面板的装置等。而且，不言而喻，可以使用于这些各种电子设备中。
本发明并不限于上述实施方式，而可以在不违反从技术方案及说明书总体领会的发明宗旨或构思的范围内，进行适当变更，并且伴随那种变更的电光装置及其制造方法以及具备该电光装置的电子设备，也全都包括在本发明的技术范围内。

Claims (15)

1.一种电光装置，其特征为，
在基板之上，具备：
多条数据线及多条扫描线，其相互交叉；
多个像素电极，其对应于上述多条数据线及上述多条扫描线的交叉处进行设置；和
晶体管，其电连接于上述像素电极，具有LDD结构；
上述晶体管具备：半导体层，其在沟道区域的周围形成有包括杂质浓度相互不同的高浓度区域及低浓度区域的杂质区域；第1栅电极，其以平面看不与上述低浓度区域重合的方式，形成于上述沟道区域之上；以及第2栅电极，其电连接于该第1栅电极，以平面看覆盖上述低浓度区域的方式，形成于上述第1栅电极之上。
2.根据权利要求1所述的电光装置，其特征为：
在上述晶体管的沟道长度方向，上述第1栅电极的末端平面看与上述低浓度区域及上述沟道区域的边界一致。
3.根据权利要求1或2所述的电光装置，其特征为：
在上述晶体管的沟道长度方向，上述第2栅电极的末端平面看与上述低浓度区域及上述高浓度区域的边界一致。
4.根据权利要求1到3中任一项所述的电光装置，其特征为：
上述第2栅电极在下述区域及上述低浓度区域的范围延伸，该区域是在形成于上述第1栅电极之上的绝缘膜的开口部露出上述第1栅电极的区域。
5.根据权利要求1到4中任一项所述的电光装置，其特征为：
上述第2栅电极在上述沟道区域之上电连接于上述第1栅电极。
6.根据权利要求1到4中任一项所述的电光装置，其特征为：
上述第2栅电极电连接于上述第1栅电极之中的、延伸到上述沟道区域外侧的区域的部分。
7.根据权利要求1到6中任一项所述的电光装置，其特征为：
在上述第2栅电极之上具备遮光膜，该遮光膜形成为覆盖上述晶体管。
8.一种电光装置的制造方法，其特征为，
包括：
布线形成工艺，其中，在基板之上形成相互交叉的多条数据线及多条扫描线；
抗蚀膜形成工艺，其中，在形成于上述基板之上的半导体层的预定区域形成抗蚀膜；
第1掺杂工艺，其中，通过将上述抗蚀膜作为掩模、对上述半导体层掺入杂质，在上述预定区域的周围形成杂质区域；
导电膜形成工艺，其中，在将上述抗蚀膜去除之后，以覆盖上述预定区域及上述杂质区域之中的、上述晶体管沟道长度方向上的与上述预定区域相邻的区域的方式，形成要成为第1栅电极的导电膜及第2栅电极；
第2掺杂工艺，其中，通过对上述杂质区域之中的、上述相邻的区域外侧的区域，将上述第2栅电极作为掩模来掺入上述杂质，而在上述半导体层形成上述杂质的浓度相互不同的高浓度区域及低浓度区域；
电极形成工艺，其中，通过从上述导电膜的侧旁有选择地去除上述导电膜，来形成与上述低浓度区域不重合的笫1栅电极；以及
像素电极形成工艺，其中，形成与上述多条数据线及上述多条扫描线的交叉处对应所设置的像素电极。
9.一种电光装置的制造方法，其特征为，
包括：
布线形成工艺，其中，在基板之上形成相互交叉的多条数据线及多条扫描线；
导电膜形成工艺，其中，在形成于上述基板之上的半导体层的预定区域形成要成为第1栅电极的导电膜，以及在上述导电膜之上形成第2栅电极；
第1掺杂工艺，其中，通过将上述第2栅电极作为掩模、对上述半导体层掺入杂质，而在上述预定区域的周围形成杂质区域；
电极形成工艺，其中，通过从上述导电膜的侧旁有选择地去除上述导电膜，来形成第1栅电极；
侧壁形成工艺，其中，在上述晶体管的沟道长度方向，以覆盖上述杂质区域之中的、与上述预定区域相邻的区域的至少一部分的方式，形成侧壁；
第2掺杂工艺，其中，通过对上述杂质区域之中的、上述至少一部分的外侧的区域，将上述第2栅电极及上述侧壁作为掩模来掺入上述杂质，而在上述半导体层形成上述杂质的浓度相互不同的高浓度区域及低浓度区域；
扩散工艺，其中，通过对上述半导体层进行热处理，来扩展上述高浓度区域及上述低浓度区域；以及
像素电极形成工艺，其中，形成与上述多条数据线及上述多条扫描线的交叉处对应所设置的多个像素电极。
10.一种电光装置的制造方法，其特征为，
包括：
布线形成工艺，其中，在基板之上形成相互交叉的多条数据线及多条扫描线；
第1电极形成工艺，其中，以覆盖形成于上述基板之上的半导体层的预定区域的方式，形成第1栅电极；
第1掺杂工艺，其中，通过将上述第1栅电极作为掩模、对上述半导体层掺入杂质，而在上述预定区域的周围形成杂质区域；
第2电极形成工艺，其中，以覆盖上述杂质区域之中的、上述晶体管沟道长度方向上的与上述预定区域相邻的区域的至少一部分以及上述预定区域的方式，在第1栅电极之上形成笫2栅电极；
第2掺杂工艺，其中，通过对上述杂质区域之中的、上述晶体管沟道长度方向上的上述至少一部分的外侧的区域，将上述第2栅电极作为掩模来掺入上述杂质，而在上述半导体层形成上述杂质的浓度相互不同的高浓度区域及低浓度区域；以及
像素电极形成工艺，其中，形成与上述多条数据线及上述多条扫描线的交叉处对应所设置的多个像素电极。
11.根据权利要求10所述的电光装置的制造方法，其特征为：
先于上述第2电极形成工艺，具备研磨工艺，该研磨工艺在以覆盖上述杂质区域及上述第1栅电极的方式形成绝缘膜之后，通过对上述绝缘膜进行研磨直到上述第1栅电极露出，使上述研磨后的绝缘膜的研磨面及从上述研磨面露出的上述第1栅电极的露出面为同一面。
12.根据权利要求10所述的电光装置的制造方法，其特征为：
在上述第2电极形成工艺中，将上述第2栅电极电连接于上述第1栅电极之中的下述部分，上述部分为：平面看沿与上述晶体管沟道长度方向交叉的方向、延伸到上述预定区域的外侧的区域的部分。
13.根据权利要求10所述的电光装置的制造方法，其特征为：
先于上述第2电极形成工艺，具备开口部形成工艺，该开口部形成工艺在以覆盖上述杂质区域及上述第1栅电极的方式形成绝缘膜之后，通过将上述绝缘膜的一部分去除，来形成使上述第1栅电极表面的至少一部分露出的开口部；
在上述第2电极形成工艺中，以使之在上述表面的至少一部分与上述第1栅电极进行电连接的方式，形成上述第2栅电极。
14.根据权利要求13所述的电光装置的制造方法，其特征为：
在上述开口部形成工艺中，部分地去除上述绝缘膜之中的、突出于上述第1栅电极之上的突出部。
15.一种电子设备，其特征为：
具备权利要求1到7中任一项所述的电光装置。
CNB200610146737XA 2005-11-22 2006-11-22 电光装置及其制造方法以及电子设备 Expired - Fee Related CN100547472C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005337003A JP4876548B2 (ja) 2005-11-22 2005-11-22 電気光学装置の製造方法
JP337003/2005 2005-11-22

Publications (2)

Publication Number Publication Date
CN1971387A true CN1971387A (zh) 2007-05-30
CN100547472C CN100547472C (zh) 2009-10-07

Family

ID=38093596

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610146737XA Expired - Fee Related CN100547472C (zh) 2005-11-22 2006-11-22 电光装置及其制造方法以及电子设备

Country Status (5)

Country Link
US (1) US7682856B2 (zh)
JP (1) JP4876548B2 (zh)
KR (1) KR100838551B1 (zh)
CN (1) CN100547472C (zh)
TW (1) TWI338334B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161496A (zh) * 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4755855B2 (ja) * 2005-06-13 2011-08-24 株式会社東芝 半導体ウェーハの検査方法
TWI336927B (en) * 2007-04-27 2011-02-01 Nanya Technology Corp Method for forming semiconductor device with single sided buried strap
JP5157319B2 (ja) * 2007-08-28 2013-03-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5003366B2 (ja) 2007-09-10 2012-08-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US20090085039A1 (en) * 2007-09-28 2009-04-02 Tpo Displays Corp. Image display system and fabrication method thereof
JP2009122250A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
JP5481790B2 (ja) * 2008-02-29 2014-04-23 セイコーエプソン株式会社 電気光学装置
US8604579B2 (en) * 2008-12-05 2013-12-10 Sharp Kabushiki Kaisha Semiconductor device, and method for manufacturing same
WO2011048838A1 (ja) * 2009-10-20 2011-04-28 シャープ株式会社 アクティブマトリクス基板及び有機ｅｌ表示装置
JP5663904B2 (ja) 2010-03-08 2015-02-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
KR102173707B1 (ko) * 2013-05-31 2020-11-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR20180017280A (ko) 2016-08-08 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106847835B (zh) * 2017-04-01 2019-12-27 厦门天马微电子有限公司 一种显示面板、显示面板的制备方法、以及显示装置
KR20200105565A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치
CN110534532B (zh) * 2019-09-04 2022-03-04 友达光电（昆山）有限公司 显示面板及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173135B2 (ja) * 1992-06-24 2001-06-04 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
KR100360873B1 (ko) 1995-07-07 2003-03-03 엘지전자 주식회사 박막트랜지스터제조방법
US6657229B1 (en) * 1996-05-28 2003-12-02 United Microelectronics Corporation Semiconductor device having multiple transistors sharing a common gate
JPH10233511A (ja) 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JP4126156B2 (ja) * 1998-01-30 2008-07-30 株式会社日立製作所 液晶表示装置
TW418539B (en) 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
JP4536187B2 (ja) 1998-11-17 2010-09-01 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7112844B2 (en) * 2001-04-19 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002368125A (ja) 2001-06-11 2002-12-20 Sony Corp 半導体装置の製造方法
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP2005057242A (ja) * 2003-07-18 2005-03-03 Seiko Epson Corp 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161496A (zh) * 2015-07-30 2015-12-16 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法、显示装置
US9853162B2 (en) 2015-07-30 2017-12-26 Boe Technology Group Co., Ltd. Thin-film-transistor array substrate, fabricating method thereof, and related display panel

Also Published As

Publication number Publication date
US7682856B2 (en) 2010-03-23
CN100547472C (zh) 2009-10-07
TW200729352A (en) 2007-08-01
TWI338334B (en) 2011-03-01
US20070117239A1 (en) 2007-05-24
KR100838551B1 (ko) 2008-06-19
KR20070054099A (ko) 2007-05-28
JP2007142320A (ja) 2007-06-07
JP4876548B2 (ja) 2012-02-15

Similar Documents

Publication Publication Date Title
CN100547472C (zh) 电光装置及其制造方法以及电子设备
TWI291588B (en) Electro-optical device, substrate for electro-optical device, and projecting type display device
US7298356B2 (en) Electro-optic device and electronic equipment
CN100483231C (zh) 电光装置及其制造方法、以及电子设备
US7554120B2 (en) Circuit board for electro-optical device, electro-optical device, and electronic apparatus
CN100405196C (zh) 电光装置、其制造方法以及电子设备
JP5663904B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2010079038A (ja) 電気光学装置及び電子機器並びにトランジスタ
JP3786515B2 (ja) 液晶装置及びその製造方法並びに電子機器
JP4396599B2 (ja) 液晶装置及び電子機器並びに投射型表示装置
TW200304563A (en) Electrooptic device and electronic device
CN101246290B (zh) 电光装置用基板、其制造方法、电光装置及电子设备
JP4050377B2 (ja) 液晶装置及び電子機器並びに投射型表示装置
US7764325B2 (en) Electro-optical device, method of producing the same, and electronic apparatus
JP2002149089A (ja) 電気光学装置及び投射型表示装置
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2006085137A (ja) 電気光学装置及び電子機器
JP5292738B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2011203288A (ja) 電気光学装置及び電子機器
JP3674274B2 (ja) 液晶パネル、液晶パネル用ｔｆｔアレイ基板及び電子機器
JP5168254B2 (ja) 液晶装置及び電子機器
JP2010191163A (ja) 電気光学装置及び電子機器
JP3642326B2 (ja) 液晶パネル、電子機器、及びｔｆｔアレイ基板
JP2003140127A (ja) 電気光学装置及びその製造方法並びに電子機器
JP3564990B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091007

Termination date: 20141122

EXPY Termination of patent right or utility model