CN1973361A - 形成电触点的半导体处理方法和半导体结构 - Google Patents

形成电触点的半导体处理方法和半导体结构 Download PDF

Info

Publication number
CN1973361A
CN1973361A CNA2005800182460A CN200580018246A CN1973361A CN 1973361 A CN1973361 A CN 1973361A CN A2005800182460 A CNA2005800182460 A CN A2005800182460A CN 200580018246 A CN200580018246 A CN 200580018246A CN 1973361 A CN1973361 A CN 1973361A
Authority
CN
China
Prior art keywords
opening
plating
electroless
electrode
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800182460A
Other languages
English (en)
Other versions
CN100485876C (zh
Inventor
N·辛哈
D·乔普拉
F·D·费希博恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1973361A publication Critical patent/CN1973361A/zh
Application granted granted Critical
Publication of CN100485876C publication Critical patent/CN100485876C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

无电电镀可用于形成与半导体衬底相关联的电互连。例如，可形成上面具有伪结构和数字线的半导体衬底，该伪结构上具有适合无电电镀的表面，并且该数字线上具有与伪结构相同的高度。在伪结构和数字线上可形成一个层，并且可形成通过该层到伪结构和数字线上表面的开口。其后，在开口内可对传导材料进行无电电镀以形成开口内的电触点。延伸到伪结构的开口可通过电容器电极，并相应地在此类开口内形成的传导材料可用于形成到电容器电极的电触点。

Description

形成电触点的半导体处理方法和半导体结构
技术领域
本发明涉及用于形成电触点的半导体处理方法，并且也涉及半导体结构。
背景技术
半导体制造过程经常涉及开口内电互连的形成。由于不同原因，开口的所需长宽比在增大，原因包括如补偿电容或电感损失。随着长宽比增大，通过传统过程共形地填充开口变得越来越困难。图1和图2说明示范性的现有技术过程以及在尝试形成开口内的电互连期间会发生的一个问题。
图1示出在初始处理阶段的半导体构造10。构造10包括基底12。基底可包括轻度掺杂有P型掺杂物本底的单晶硅，它基本上由该单晶硅组成或由该单晶硅组成。基底12可称为“衬底”，和/或不同的构件组合可称为“衬底”。为有助于理解随附的权利要求书，术语“半导体性衬底”和“半导体衬底”定义为表示包括半导体材料的任何构造，包括但不限于诸如半导体晶片(单独或在其上含有其它材料的组件中)和半导体材料层(单独或在含有其它材料的组件中)等大量半导体材料。术语“衬底”指任一支持结构，包括但不限于上述半导体衬底。
传导块14在基底12上形成。传导块14例如可对应于数字线。
绝缘材料16在基站12上和传导块14上形成。绝缘材料16例如可包括硼磷硅玻璃(BPSG)。
开口18通过绝缘材料16蚀刻到传导块14的上表面。例如，通过利用光刻处理以生成限定开口18位置的形成图案光致抗蚀剂掩膜(未示出)，之后在材料16中蚀刻以生成开口18，并随后去除光致抗蚀剂掩膜，可形成开口18。开口显示为具有垂直侧壁，但要理解，这是理想化的结构。由于蚀刻过程的限制，开口经常具有非垂直侧壁。
参照图2，第一传导材料20在绝缘材料16上并在开口18内形成。传导材料20例如可包括金属氮化物(如氮化钛)，并例如可通过化学气相沉积形成。第二传导材料22在传导材料20上形成。第二传导材料22例如可包括钨，并也可通过例如化学气相沉积形成。第一层20可充当粘合剂，用于将第二层22粘合到绝缘材料16。
在材料20与22之一或两者沉积期间发生的一个问题是传导材料在开口18附近的上边角以非共形方式增长，形成延伸体24。延伸体24可最终在用传导材料20和22已共形填充开口前夹断开口18的顶部。相应地，在开口中保留了中空26。此类中空经常称为“锁孔”。开口18和锁孔26的形状在图1和图2中以示意图方式显示，并且要理解，开口和锁孔可具有其它形状。此类其它形状可包括由于形成所示垂直侧壁的蚀刻能力限制而在开口26顶部附近的凹入“弓”。该弓会对共形填充带来额外的复杂，这会加重锁孔问题并导致正好在材料16的上表面形成大锁孔。此类大锁孔会不期望地暴露在随后的抛光过程中。因此，希望开发填充开口新方法，减轻并最好是阻止形成锁孔。
发明内容
在一个方面，本发明包括用于形成电触点的半导体处理方法。提供有半导体衬底。衬底具有适合无电电镀的表面、在该表面上的层和该层支持的节点。开口通过层形成，并通到该适合的表面。开口的周边包括节点的导电部分。传导材料在开口内无电电镀，无电电镀始于该适合表面。无电电镀材料形成到节点的电触点。
在一个方面，本发明包括用于形成到电容器电极和数字线的电触点的半导体处理方法。提供有半导体衬底。衬底支持数字线和间隔结构。数字线包括一个区域，并且间隔结构包括另一区域。数字线区域具有上表面，并且间隔结构区域具有另一上表面。数字线区域上表面与间隔结构区域上表面在衬底上方大约具有相同高度。半导体衬底还包括在数字线区域和间隔结构区域上方的电绝缘材料及绝缘材料支持的电容器电极。开口通过绝缘材料形成。开口之一是延伸到数字线区域上表面的第一开口，并且另一开口是第二开口并延伸到间隔结构区域的上表面。第二开口具有包括电容器电极导电部分的周边。传导材料在第一和第二开口内无电电镀。无电电镀始于数字线区域和间隔结构区域的上表面。无电电镀材料在第一开口中形成与数字线的电触点，并且在第二开口中形成与电容器电极的电触点。在本发明的特定方面，间隔结构可称为“伪”结构，以指明结构是电空端，并因而无电用途。间隔结构实际上具有模拟数字线高度的物理用途。换而言之，术语“伪结构”在本文中要理解为指用于模拟另一结构物理属性(如模拟数字线结构的高度)并且是电路不可操作(即，不是电路当前电流路径一部分)的结构。伪结构可包括单层或不同层的组合。
在一个方面，本发明包含半导体结构。该结构包括半导体衬底、衬底支持的数字线和衬底支持的间隔结构。数字线可包括单层或多层，并经常将包括TiN/silicon/WSix堆叠；类似地，间隔结构可包括单层或多层。数字线包括第一区域，该区域具有在半导体衬底上方第一高度的上表面。间隔结构包括第二区域，该区域具有在衬底上方大约与第一高度相同高度的上表面。间隔结构是伪结构。半导体结构包括半导体衬底支持的电绝缘材料。电绝缘材料在数字线和间隔结构区域上方。绝缘材料支持电容器结构。电容器结构包括第一电容器电极、第二电容器电极和在第一与第二电容器电极之间的至少一个介电材料。第一传导互连从数字线区域向上延伸并通过绝缘材料，并且第二传导互连从间隔结构区域向上延伸，只通过第一和第二电容器电极之一，并通过绝缘材料。第一和第二传导互连彼此成分相同。
附图说明
下面参照以下附图描述本发明的优选实施例。
图1所示为在现有技术预处理阶段的半导体晶片断片示意横截面视图；
图2所示为在图1阶段后一现有技术处理阶段的图1晶片断片视图；
图3所示为本发明示范方法初处理阶段的半导体晶片断片示意横截面视图；
图4所示为在图3阶段后一处理阶段的图3晶片断片视图；
图5所示为在图4阶段后一处理阶段的图3晶片断片视图；
图6所示是作为图3所示的预处理阶段的半导体晶片断片的备选的示意横截面视图；
图7所示为图6阶段后一处理阶段的图6晶片断片视图；
图8所示为图7阶段后一处理阶段的图6晶片断片视图；
图9所示为图8阶段后一处理阶段的图6晶片断片视图；
图10所示为图6阶段后一处理阶段，并根据作为以前参照图7-9所述实施例的备选的本发明实施例的图6晶片断片视图；
图11所示为根据本发面第四方面，在图4阶段后的处理阶段示出的图3晶片断片视图；
图12所示为根据本发面第四方面，图11阶段后的处理阶段示出的图3晶片断片视图；
图13是说明本发明示范应用的计算机示意图；
图14是示出图13计算机母板特定部件的框图；
图15是根据本发明示范方面的电子系统高级框图；
图16是根据本发明一个方面的示范存储器装置的简化框图。
具体实施方式
本发明包括利用无电电镀在开口内形成电互连的方法。无电电镀的优点在于此类无电电镀可用来从开口底部到顶部填充开口，并且相应地可填充高长宽比开口，而无现有技术在填充过程期间夹断开口顶部的问题。
本发明的一个方面是利用无电电镀以形成到彼此在不同高度的两个或两个以上电路结构的互连。图3说明了在本发明此类方面可利用的半导体构造50。构造50包括基底52，它可包括硅单晶片，并可具有参照图1和图2基底12的前述相同构造。传导结构54在基底52上方形成。该结构54例如可对应于数字线。虽然结构显示为在其整个厚度均匀传导，但要理解，该结构可包括电绝缘材料层和导电材料层。最上方的传导材料具有顶部表面，并且此类顶部表面对应于结构54的最上方传导表面55。如果结构54包括电绝缘材料和导电材料堆叠，则顶部表面55可以为堆叠的最上方表面，或者可覆盖有电绝缘罩。无论如何，上传导表面通常最终将暴露在随后的处理中，如下面参照图4所述的处理。
图3结构包括在基底52和结构54上的电绝缘层56。电绝缘层56可包括任一适合材料，如包括BPSG。
电绝缘层56由电容器结构58支持。电容器结构58包括第一电容器电极60、第二电容器电极62和在电容器电极60与62之间的至少一个介电材料64。电容器电极60和62可包括任一适合的导电材料，如包括金属、金属成分和/或传导掺杂硅。在特定方面，电极60对应于电容器的存储节点，并且电极62对应于电容器的平板电极。在一些方面，电容器电极之一或两者可包括传导掺杂硅(如传导掺杂多晶硅)和/或金属成分，如TiN、WN和WSi之一或多项；所列成分根据其中包含的元素显示而不是根据成分内元素的特定化学计算显示。
介电材料64可包括任何适合的材料，例如包括二氧化硅、氮化硅和各种高k介电材料之一或多项。
电容器存储节点60显示为电连接到晶体管装置69。正如本领域的技术人员所熟知的一样，晶体管装置69一般可包括栅极(未示出)和一对源极/漏极区(未示出)。存储节点60将连接到源极/漏极区之一，并且源极/漏极区的另一区将连接到比特线(或数字线)(未示出)。相应地，晶体管栅极将存储节点60栅极连接到比特线。电容器结构58因而可用做存储单元的存储器。具体地说，晶体管结构与电容器的组合是动态随机存取存储器(DRAM)装置的一个典型单元。正如本领域的技术人员所熟知的一样，多个电容器和晶体管可并入DRAM阵列中。
所示电容器构造58包括容器形状的存储节点60，并包括在存储节点60容器形状内延伸的介电材料64和电容器平板电极62。所示电容器构造也包括水平延伸段66和68，横向与容器开口内的材料64和62部分相邻。水平延伸段66和68可以完全水平、基本水平或者可只是沿容器开口侧壁相对材料64和62部分水平。电容器平板电极62具有上表面63，它沿水平延伸段66和68延伸，并且也在存储节点60的容器形状内延伸。所示电容器构造是一个示范构造，并且要理解，许多其它形状的电容器构造可按本发明的不同方面利用。
如上所述，术语“衬底”在本文被范围广泛规定以包括任一支持结构或结构组合，并且术语“半导体衬底”范围广泛，包括在结构之一含有半导体材料的条件下的任意组合结构。相应地，基底52或结构54可视为本发明不同方面的衬底，并且结构54和基底52的组合也可视为本发明不同方面的衬底(或半导体衬底)。另外，电容器结构58可视为本发明不同方面的衬底，并且在任一电极包括传导掺杂硅的情况下可视为半导体衬底。此外，电容器58与基底52的组合可视为半导体衬底。另外，电容器结构58、层56和基底52的组合可视为半导体衬底，电容器58、层56、结构54和基底52的组合也可视为半导体衬底。
虽然层56显示为包括均质成分，但要理解，层可替代为层堆叠。堆叠层可彼此具有相同的成分或不同的成分。另外，虽然在结构54上方和电容器58周围显示了相同的材料56，但要理解，在本发明的一些方面，在结构54上方和电容器58周围可以为不同的绝缘材料。因此，结构54上方的绝缘材料可称为第一绝缘材料，并且电容器58附近的绝缘材料可称为第二绝缘材料。在本发明的所示方面，第一和第二绝缘材料是共同层56包括，并且在本发明的其它方面，第一和第二绝缘材料可彼此不同。此外，虽然层56的材料显示为在电容器58的上方和下方，但要理解，在本发明的一些方面，在电容器58上方和电容器58下方可以为不同的绝缘材料。如果电容器上方的绝缘材料与电容器下方的绝缘材料不同，则电容器下方的绝缘材料可称为支持电容器的层，并且电容器上方的绝缘材料可表示为受电容器支持。
参照图4，开口70和72通过层56蚀刻到电容器结构58的上表面63和传导结构54的上表面55。开口70和72可通过利用光刻处理和适当的蚀刻形成。具体地说，光刻处理可用来形成规定开口70和72位置的形成图案的光致抗蚀剂掩膜(未示出)，随后的蚀刻可用来形成通过层56的开口，然后光致抗蚀剂掩膜可被去除。
开口70和72彼此具有可比宽度，但开口70比开口72深得多。例如，在本发明的特定方面，开口70可具有大约3微米的深度，并且开口72可具有大约1微米的深度。换而言之，在本发明的特定方面，电容器结构58的段68上方的层56的厚度可以为大约1微米，并且传导结构54上表面55上方的层56厚度可以为大约3微米。
虽然层56显示为均质材料，但如上所述，至少一部分层56可替代为前述绝缘材料堆叠。在本发明的此类方面，至少开口70和72之一可延伸通过绝缘材料堆叠。
参照图5，传导材料80在开口70和72内无电电镀，以分别形成在开口70和72内延伸的电互连82和84。传导材料80可包括、基本上由以下元素组成或由以下元素组成：例如钯、锌、银、镍和钴之一或多种元素。在特定方面，传导材料80将包括、基本上由以下元素组成或由以下元素组成：镍、钴、含镍合金或含钴合金。
无电电镀在结构54和62的上表面55和63开始，并且相应地，传导材料80在开口70和72内从开口底部到开口顶部生长。此类从底部到顶部的生长使开口可均匀地填充。
正如本领域的技术人员所熟知的一样，无电电镀从适合无电电镀的表面开始。适合无电电镀的表面是无电电镀自行从电镀槽开始而不是需要催化剂才开始的表面。适合的表面例如可包括钯、锌、银、镍和钴之一或多种元素。因此，通过从包括钯、锌、银、镍和钴之一或多种元素、基本上由这些元素组成或由这些元素组成的材料形成表面，表面55和63可变得适合开始无电电镀。在一些方面，表面55和63可包括在表面上方形成层56之前适合无电电镀的成分。或者，表面55和63可由不适合无电电镀及随后在开口70和72形成后激活的成分组成。通过将表面暴露到镍、钴、钯、锌和银之一或多种元素以将镍、钴、钯、锌和银之一或多种元素并入上表面成分，或形成在上表面上方包含镍、钻、钯、锌和银之一或多种元素的层，可激活表面。因此，在本发明的特定方面，在表面上方形成层56时，表面55和63的成分可不适用于无电电镀，并且随后在部分表面通过开口70和72暴露后，此类部分可变得适合无电电镀。
不适合无电电镀层的成分一般为不包含足够数量的镍、钴、钯、锌和银之一或多种元素以开始无电电镀的成分。适合开始无电电镀而无需激活的成分可称为“自催化”表面，并且需要激活以适合开始无电电镀的表面可称为“非自催化”表面。
在本发明的特定方面，开口72将具有比开口70深度浅得多的深度。无电电镀将在开口72内与在开口70内形成大约相同量的材料。相应地，填充开口70的充足材料的形成将导致在开口72上方形成大量的过多材料。因此，过多材料的大驼峰显示为在开口72上方形成，并且基本上更小的材料驼峰显示为在开口70上方形成。相对于开口70上方的厚度，开口72上方过多材料80厚度的差异可使随后的处理变得复杂。具体地说，在过多材料的厚度在层56上表面有大的变化时，难以通过平面化去除过多的传导材料。另外，如果70与72之间的间隔为高度差的一半，则在对开口72过度填充的材料80可在开口70被填充前将开口70夹断。
图6-8说明了可减轻开口70和72上方材料80不同厚度的本发明方面。先参照图6，图中说明了在本发明第二实施例方面的预处理阶段的构造100。构造100包括与前面参照图3-5所述那些部件相同的多个部件，并且此类部件在图6中的标示与它们在图3-5中的标示相同。
图6的构造100与图3-5的构造50不同之处在于在构造100中提供了间隔结构102。间隔结构102包括具有上表面105的传导材料104，并在图6的横截面视图中显示为方块形状。上传导表面105通常包括与结构54的上传导表面55相同的化学成分。此外，上传导表面105在基底52上方具有的高度大约与上传导表面55相同。相应地，结构102可视为具有上传导表面105的间隔物，与基底52间隔的距离大约与结构54的上表面55与基底52间隔的距离相同。
结构102如果只是将上传导表面105与基底52隔开，则可称为“伪”结构。在此类方面，结构102不连接到电路装置，并最终为用于延伸到结构102的任一电互连的电空端。在本发明的特定方面，结构54是数字线，并且结构102是“伪”结构，模拟其中最终要形成电互连的至少部分数字线。
在图6的所示横截面中，数字线54将延伸到页面中并延伸出页面。相应地，图6所示数字线部分对应于数字线的特定区域。数字线的其它区域可具有与所示厚度不同的传导材料厚度，并且相应地上表面55可以在图6未显示的数字线54区具有不同的高度。结构102可类似地形成为延伸到关于图6视图的页面中并延伸出该页面的线，并且上表面105可类似地在图6视图中未显示的结构102区域具有相对于基底52的不同高度。然而，至少在图6所示结构102和54区域中，上传导表面105在基底52上方的高度与数字线的上传导表面55相同。
结构102显示为包括材料的堆叠，并且具体地说显示为包括在电绝缘材料106上方的传导材料104。要理解，结构102可包括多种配置任意之一，这些配置可单独包括传导材料，或包括与绝缘材料组合的传导材料。此外，虽然传导材料104显示为间隔物102堆叠的最上方材料，但要理解，电绝缘罩可在传导材料104上方形成。然而，最终一般形成延伸到结构102最上方传导表面105的开口，并且相应地此类开口将延伸通过在最上方表面105形成的任一绝缘罩。
结构102是在电容器58的一部分的下方，并且在本发明的所示方面，是在电容平板电极62水平延伸段68的下方。
参照图7，通过层56形成开口120和122，分别到上表面55和105。开口120和122可在后面的论述中称为第一和第二开口。开口120与上述开口70(图4)相同。开口122与上述(图4)开口72在相同位置，但不象开口72，它完全延伸通过电容器介电64和电容器平板电极62。开口122因而具有包括电极62导电部分的周边。开口122周边的此类导电部分在图7中标示为124。开口120和122可分别称为通过第一和第二绝缘材料形成。在本发明所示方面，第一和第二绝缘材料由一个共同层包括，但如上所述，在本发明的其它方面，第一和第二绝缘材料可彼此不同。
由于传导表面55和105彼此在大约相同的高度(并最好在半导体制造过程容差内的相同高度)，开口120和122将彼此为大约相同的深度(并最好彼此将在与特定制造过程相关联容限内的相同深度)。
在本发明的特定方面，上表面105可视为半导体衬底的一部分。此外，表面105将最终适用于无电电镀。表面105适用于无电电镀时，结构102与半导体基底52的组合可视为具有适合无电电镀的表面105的半导体衬底。层62可视为导电节点，并且相应地，开口122可视为通过该导电节点而形成并到适合无电电镀的表面105。
通过从适合无电电镀的成分将材料54和104形成图案和/或在开口120和122形成后激活材料54和104的上表面，可形成上表面55和105以适合开始无电电镀。相应地，在提供层56之前，上表面55和105可适合无电电镀，或者可通过在形成层56后并具体地说在延伸通过层56的开口120和122形成后发生的激活而变得适合。在优选方面，材料104的表面105在成分上与材料54的表面55相同。在此类方面，表面55和105可包括钯、锌、银、镍和钴之一或多种元素。在特定的半导体处理应用中，最好是表面55和105包括镍和钴之一或两者。
参照图8，传导材料80在开口120和122内无电电镀。传导材料80可包括、基本上由以下元素组成或由以下元素组成：钯、锌、银、镍和钴之一或多种元素；并且在特定方面将基本上包括或包括镍和钴之一或两者。材料80的无电电镀可包括常规方法。例如，可一起利用硫酸钴和硫酸镍之一或两者与诸如次磷酸铵和/或双金胺基硼烷等适当的还原剂，执行无电电镀。由于硼和/或磷在无电电镀过程期间利用的还原剂中存在，因此，除无电电镀金属外传导材料80一般将还包括一些磷和/或硼。相应地，在特定方面，传导材料80可包括、基本上由以下元素组成或由以下元素组成：与磷和硼之一或两者组合的钯、锌、银、镍和钴之一或多种元素。选择钯、锌、银、镍和钴之一或多种元素可使电镀槽变得稳定，但仍足以在材料54和104而不是在材料62和64上开始材料80的镀层。材料62和64将需要适当的激活(例如通过钯、锡、锌等一种或多种元素)才可在上面开始镀层。
开口120和122内的传导材料分别形成传导互连130和132。传导互连130延伸到结构54。如上所述，结构54可包括数字线，并且相应地传导互连130可用于将数字线互连到其它电路(未示出)。传导互连132延伸到电容器平板电极，并因而可用于将平板电极62连接到其它电路(未示出)。传导互连132也延伸到传导材料104。然而，在通常的处理中，传导材料104将与传导互连132外的任何其它电路电绝缘，并且相应地将成为电空端(或终端)。
参照图9，电互连130和132的上表面已平面化。例如，可利用化学机械抛光而实现此类平面化。互连130和132随后分别连接到适当的电路134和136。相应地，互连130在电路134与结构54之间形成电触点(结构54例如为数字线)，并且互连132在电路136与电容器平板电极62之间形成电触点。
正如本领域的技术人员将理解的一样，本发明所示方面可进行不同的修改。例如，虽然传导互连132显示为延伸通过介电材料64和电容器电极62，但本发明可包括其它方面(未示出)，其中，电容器电极62延伸到介电材料64之外，并且互连只延伸通过电容器电极62而不是通过电容器62和介电材料64两者。作为可并入本发明方面的修改的另一示例，可形成与电极62末端相邻的互连132，从而在电极162旁而不是通过电极形成传导互连132。又如，本发明的处理可用于形成到电容器电极外的节点62的电连接。
在特定方面，图9的结构可视为包括数字线54和间隔结构102，它们已显示分别具有彼此大约在相同高度的上表面55和105的区域。结构还包括基底(或衬底)52支持的层56和由层支持的电容器结构。第一传导互连130从数字线延伸并通过层56，并且第二传导互连132从间隔结构102延伸，通过电容器电极62和介电材料64(并且未通过电容器电极60)。第一和第二电互连130和132同时在相同的无电电镀过程期间形成，并且相应地彼此包括相同的成分。
传导互连130和132可在较高长度比开口中形成，此类开口形成为任一适合深度，如包括大于或等于大约3微米的深度。因此，在数字线54所示区域附近，层56可具有至少大约3微米的厚度，并且也可包括在间隔结构102所示区域附近至少大约3微米的厚度。
虽然在参照图9所述的本发明方面中，电容器58和数字线54显示为彼此相邻，但要理解，在本发明的其它方面(未示出)，在电容器与数字线之间的间隔中可提供多个插入装置(未示出)，并且相应地电容器和数字线可相隔较大的距离。
如参照图7和图8所述，结构54和104的上表面55和105可适合无电电镀，方法是通过从适合开始无电电镀的成分形成此类结构，或者在通过开口120和122暴露成分后激活成分。在开口120和122形成后激活表面55和105时可能发生的一个问题是此类激活也可激活电极62的暴露部分124(图7)。因此，无电电镀不但可在表面55和105开始，而且可在电极162的暴露部分124开始。在无电电镀材料80完全填充开口下部分之前，这会导致开口122中间部分出现不希望的闭合。图10说明了此问题，在图中，锁孔159显示为在传导互连132内形成，在开口122部分(图7)由于从电极62暴露部分124(图7)开始的无电电镀而在大约电极62区域闭合时，这种情况将会发生。因此，最好是形成由其将开始无电电镀而无需激活的适当成分的上表面55和105，以及还形成由其未激活时不会开始无电电镀的成分的电极62。无电电镀因而可选择从表面55和105开始而不是从电极62的暴露部分124(图7)开始，并且相应地锁孔150(图10)可得以避免。
图11和图12说明了本发明的又一方面。此类方面可在图4的处理阶段后。先参照图4，数字线54的表面55可包括适合无电电镀的材料，而表面63包括不适合无电电镀的材料。图11显示在无电电镀已执行足够时间，在开口70内形成与电容器62的上表面63大约相同高度的传导材料80后的构造50。随后，可激活上表面63以便该表面现在适合无电电镀。此类激活表现为图11中上表面63处所示的薄层160。激活可根据本申请中上述过程执行。
在表面63激活后，无电电镀可继续，以便传导材料80填充开口70，并且也填充开口72。由于开口70和72在无电电镀第二阶段开始(即图11的过程阶段)时彼此为大约相同的深度，因此，在开口70和72内形成的传导材料80以大约相同水平填充开口。这会分别在开口70和72上方形成罩160和162，彼此大约为相同大小。类似于上面参照较8和图9所述的互连130和132平面化，随后的平面化可去除这些罩。
图4、图11和图12的处理可视为包括以下顺序。
最初，提供半导体衬底52，此类衬底支持电绝缘材料56和一对电极节点54和62。节点54和62可分别称为第一节点和第二节点。在图4的处理阶段，第一开口70通过电绝缘材料延伸到第一节点，并且第二开口72通过电绝缘材料延伸到第二节点。第一节点54在衬底的第一高度，并且第二节点63在衬底的第二高度，第一高度小于第二高度。因此，第一开口70比第二开口72更深。第一电节点具有在第一开口内暴露的第一表面，并且第二电节点具有在第二开口内暴露的第二表面。在图4的处理阶段，第一表面适合无电电镀，并且第二表面不适合无电电镀。接着，第一传导材料80在第一开口内无电电镀，以在第一开口内形成高度延伸到大约与第二节点高度相同的第一传导材料接头。这形成了图11的构造。
第二表面随后被激活以使第二表面适合无电电镀。接着，第二传导材料在第一和第二开口内无电电镀以形成图12的构造。第一开口内的第二传导材料形成从第一传导材料接头向上延伸的第二传导材料接头，并且第二开口内的第二材料形成从第二节点向上延伸的第二传导材料接头。在本发明的所示方面，第一和第二无电电镀材料彼此相同，并且具体地说均对应于材料80。然而，要理解，本发明也包括第一和第二无电电镀材料在成分上彼此不同的方面。
图13通过示例但不是限制方式概括显示根据本发明一个方面的计算机系统400实施例。计算机系统400包括监视器401或其它通信输出装置、键盘402或其它通信输入装置及母板404。母板404可承载微处理器406或其它数据处理单元及至少一个存储器装置408。存储器装置408可包括上述本发明的不同方面。存储器装置408可包括存储单元阵列，并且此类阵列可与寻址电路耦合用于访问阵列中的各存储单元。此外，存储单元阵列可耦合到读电路以便从存储单元读取数据。寻址和读电路可用于在存储装置408与处理器406之间输送信息。这在图14所示的母板404方框图中显示。在此类方框图中，寻址电路显示为410，并且读电路显示为412。包括处理器406的计算机系统400不同组件可包括本公开内容中上述的一个或多个存储器构造。
处理器装置406可对应于处理器模块，并且通过模块利用的关联存储器可包括本发明的讲授内容。
存储器装置408可对应于存储器模块。例如，单列直插式存储器模块(SIMM)和双列直插式存储器模块(DIMM)可在利用本发明讲授内容的实现中使用。对于提供装置存储单元不同读取和写入方法的各种设计，存储器装置可并入其中的任一设计。一个此类方法是页面模式操作。DRAM中的页面模式操作通过访问存储单元阵列的行和随机访问阵列的不同列的方法来规定。在行和列交叉处存储的数据可在访问该列时被读取并输出。
一种备选类型的装置是扩展的数据输出(EDO)存储器，该存储器允许在关闭寻址列后可作为输出提供的存储器阵列地址存储数据。此存储器可通过允许较短的访问信号而不减少存储器输出数据在存储器总线上可用的时间，提高一些通信速度。其它备选类型的装置包括SDRAM、DDR SDRAM、SLDRAM、VRAM和直接RDRAM及诸如SRAM或闪存等其它装置。
存储器装置408可包括根据本发明一个或多个方面形成的存储器。
图15说明本发明示范电子系统700的不同实施例的高级组织的简化方框图。系统700例如可对应于计算机系统、处理控制系统或采用处理器和相关联存储器的任一其它系统。电子系统700具有功能元件，包括处理器或算术/逻辑单元(ALU)702、控制单元704、存储器装置单元706及输入/输出(I/O)装置708。通常，电子系统700将具有本机指令集，这些指令指定处理器702要在数据上执行的操作及处理器702、存储器装置单元706与I/O装置708之间的其它交互。通过将促使指令从存储器装置706获取并执行的一组操作不断循环，控制单元704协调处理器702、存储器装置706和I/O装置708的所有操作。在不同的实施例中，存储器装置706包括但不限于随机存取存储器(RAM)装置、只读存储器(ROM)装置和如软盘驱动器和压缩盘CD-ROM驱动器等外围装置。本领域的技术人员将理解，在阅读和理解此公开内容的情况下，任一所示电组件能够制造为包括根据本发明不同方面的存储器构造。
图16是示范电子系统800不同实施例的高级组织的简化方框图。系统800包括具有存储单元阵列804、地址解码器806、行访问电路808、列访问电路810、用于控制操作的读/写控制电路812及输入/输出电路814的存储器装置802。存储器装置802还包括电源电路816和传感器820，如用于确定存储单元是处于低阈值传导状态或高阈值非传导状态的电流传感器。所示功率电路816包括电源电路880、用于提供参考电压的电路882、用于为第一字线提供脉冲的电路884、用于为第二字线提供脉冲的电路886及用于为比特线提供脉冲的电路888。系统800还包括处理器822或用于存储器访问的存储器控制器。
存储器装置802通过接线或金属线从处理器822接收控制信号824。存储器装置802用于存储经I/O线访问的数据。本领域的技术人员将理解，可以提供另外的电路和控制信号，并且存储器装置802已被简化以便关注本发明。至少处理器822或存储器装置802之一可包括本公开内容上述类型的存储器构造。
不同的本公开内容所示系统旨在为本发明电路和结构提供不同应用的概括理解，并无意作为使用根据本发明方面存储单元的电子系统所有要素和部件的完整说明。本领域的技术人员将理解，在单封装处理单元中，或者甚至在单半导体芯片上可制造不同的电子系统以减少处理器与存储器装置之间的通信时间。
用于存储单元的应用可包括在存储器模块、装置驱动器、电源模块、通信模块、处理器模块和应用特定模块中使用的电子系统，并可包括多层、多芯片模块。此类电路还可以为诸如时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机和其它等多个电子系统的一个子组件。
要注意的是，相对高度关系用于描述本公开内容内不同部件彼此的位置(例如，利用向上、向下等)。要理解的是，此类术语只用于表示组件之间的相对关系，并不是指组件相对于外部参考框架的关系。因此，例如，本文描述为相对于另一部件向上设计的部件对观看者而言在相对于该部件的外部参考框架中可实际上显示为向下延伸。

Claims (49)

1.一种用于形成电触点的半导体处理方法，它包括：
提供半导体衬底，所述衬底具有适合无电电镀的表面、所述表面上的层及所述层支持的导电节点；
形成通过所述层并到所述表面的开口，所述开口的周边包括所述导电节点的导电部分；以及
在所述开口内并从所述适合表面对传导材料进行无电电镀，所述无电电镀材料形成到所述导电节点的电触点。
2.如权利要求1所述的方法，其中所述层是电绝缘的。
3.如权利要求1所述的方法，其中绝缘材料在所述节点之上，以及所述开口延伸通过所述绝缘材料。
4.如权利要求1所述的方法，其中所述节点上的所述绝缘材料是支持所述节点的所述层的一部分。
5.如权利要求2所述的方法，其中所述层包括两个或两个以上电绝缘层堆叠，并且所述开口延伸通过所述堆叠。
6.如权利要求2所述的方法，其中所述层包括BPSG。
7.如权利要求1所述的方法，其中所述开口形成具有至少约3微米的深度。
8.如权利要求1所述的方法，其中所述无电电镀传导材料包括镍和钴之一或两者。
9.如权利要求1所述的方法，其中所述节点包括导电层，以及所述开口延伸通过所述导电层。
10.如权利要求1所述的方法，其中所述半导体衬底包括单晶硅基底，支持具有适合无电电镀的所述表面的结构。
11.如权利要求10所述的方法，其中所述结构是在所述单晶硅基底上的块；以及适合无电电镀的所述表面是所述块的最上方表面。
12.如权利要求11所述的方法，其中所述结构是所述单晶硅基底之上的块；以及适合无电电镀的所述表面包括钯、锌、银、镍和钴中的一个或多个。
13.如权利要求11所述的方法，其中所述结构是所述单晶硅基底之上的块；以及适合无电电镀的所述表面包括镍和钴之一或两者。
14.一种用于形成电触点的半导体处理方法，它包括：
提供支持电绝缘材料和一对电节点的半导体衬底，所述电节点为第一节点和第二节点，第一开口延伸通过所述电绝缘材料到所述第一节点，并且第二开口延伸通过所述电绝缘材料到所述第二节点，所述第一节点在所述衬底之上的第一高度，并且所述第二节点在所述衬底之上的第二高度，所述第一高度低于所述第二高度并因此所述第一开口比所述第二开口更深，所述第一电节点具有暴露在所述第一开口内的第一表面，并且所述第二电节点具有暴露在所述第二开口内的第二表面，所述第一表面适合无电电镀，并且所述第二表面不适合无电电镀；
在所述第一开口内并从所述第一表面对第一传导材料进行无电电镀，以在所述第一开口内形成高度大约与所述第二高度相同的第一传导材料接头；
激活所述第二表面以使所述第二表面适合无电电镀；以及
在激活所述第二表面后，在所述第一和第二开口内对第二传导材料进行无电电镀，所述第一开口内的所述第二传导材料形成从所述第一传导材料接头向上延伸的第二传导材料接头，并且所述第二开口内的所述第二材料形成从所述第二表面向上延伸的第二传导材料接头。
15.如权利要求14所述的方法，其中所述第一和第二传导材料在成分上彼此相同。
16.如权利要求14所述的方法，其中所述第一和第二开口内的所述第二传导材料接头延伸到所述电绝缘材料的上表面。
17.如权利要求14所述的方法，其中所述第一和第二开口内的所述第二传导材料接头向上延伸到所述电绝缘材料的上表面之外。
18.如权利要求14所述的方法，其中所述第一节点是数字线的一部分，以及所述第二节点是电容器电极的一部分。
19.一种用于形成到电容器电极和数字线的电触点的半导体处理方法，它包括：
提供半导体衬底，所述半导体衬底支持数字线和间隔结构，所述数字线包括一个区域，并且所述间隔结构包括另一区域；所述数字线区域具有一个上表面，并且所述间隔结构区域具有另一上表面，所述数字线区域上表面与所述间隔结构区域上表面在所述衬底上具有大约相同高度，所述半导体衬底包括在所述数字线区域上的第一绝缘材料和在所述间隔结构区域上的第二绝缘材料，所述半导体衬底包括所述衬底支持的电容器电极；
形成通过所述第一和第二绝缘材料的开口，通过所述第一绝缘材料的开口为第一开口并延伸到所述数字线区域的上表面，通过所述第二绝缘材料的开口为第二开口并延伸到所述间隔结构区域的上表面，所述第二开口具有包括所述电容器电极导电部分的周边；以及
在所述第一和第二开口内对传导材料进行无电电镀，所述无电电镀从所述数字线区域和间隔结构区域的上表面开始，所述无电电镀材料在所述第一开口中形成到所述数字线的电触点，并在所述第二开口中形成到所述电容器电极的电触点。
20.如权利要求19所述的方法，其中所述电容器电极包括TiN、WN、WSi和传导掺杂硅之一或多项，所列成分根据其中包含的元素示出而不是根据所述成分内元素的特定化学计算示出。
21.如权利要求19所述的方法，其中所述间隔结构为伪结构。
22.如权利要求19所述的方法，其中所述第一和第二绝缘材料由一个共同层包括。
23.如权利要求22所述的方法，其中所述共同层包括BPSG。
24.如权利要求22所述的方法，其中所述共同层包括在所述数字线区域和间隔结构区域上至少大约3微米的厚度。
25.如权利要求22所述的方法，其中第二开口延伸通过所述电容器电极。
26.如权利要求24所述的方法，其中所述第二开口延伸通过所述电容器电极段，以及所述共同层包括在所述电容器电极段之上小于或等于大约1微米的厚度。
27.如权利要求19所述的方法，其中所述电容器电极是电容器平板电极，所述方法还包括：
形成所述衬底支持的电容器存储节点电极；
在所述电容器存储节点电极之上形成至少一个介电材料；以及
在所述至少一个介电材料之上形成所述电容器平板电极。
28.如权利要求27所述的方法，其中所述第二开口延伸通过所述电容器平板电极和所述至少一个介电材料，但不延伸通过所述电容器存储节点电极。
29.如权利要求19所述的方法，其中所述数字线区域和间隔结构区域的上表面在所述层形成前彼此具有相同的成分。
30.如权利要求29所述的方法，其中所述数字线区域和间隔结构区域的上表面在所述层形成前具有适合所述无电电镀的成分。
31.如权利要求30所述的方法，其中用于所述无电电镀的所述适合成分包括钯、银、锌、镍和钴中的一个或多个。
32.如权利要求30所述的方法，其中用于所述无电电镀的所述适合成分包括镍和钴之一或两者。
33.如权利要求29所述的方法，其中所述数字线区域和间隔结构区域的上表面在所述层形成前没有适合所述无电电镀的成分，并且在所述第一和第二开口形成后被激活以适合所述无电电镀。
34.如权利要求33所述的方法，其中所述激活包括在所述数字线区域和间隔结构区域的上表面上提供足够量的钯、银、锌、镍和钴中的一个或多个，以使所述无电电镀自然产生。
35.一种半导体结构，它包括：
半导体衬底；
所述半导体衬底支持的数字线，所述数字线包括第一区域，所述第一区域具有在所述半导体衬底上第一高度的上表面；
所述半导体衬底支持的伪结构，所述伪结构包括第二区域；以及所述第二区域具有在所述半导体衬底上第二高度的上表面，所述第一和第二高度彼此大约相同；
所述半导体衬底支持并在所述数字线区域之上的第一绝缘材料；
所述半导体衬底支持并在所述伪结构区域之上的第二绝缘材料；
所述第二绝缘材料支持的电容器结构，所述电容器结构包括第一电容器电极、第二电容器电极和在所述第一与第二电容器电极之间的至少一个介电材料；
从所述数字线区域向上延伸并通过所述第一绝缘材料的第一传导互连，所述第一传导互连具有某个成分；以及
从所述伪结构区域向上延伸，通过仅第一和第二电容器电极之一并通过所述第二绝缘材料的第二传导互连；所述第二传导互连与所述第一传导互连具有相同成分。
36.如权利要求35所述的结构，其中所述仅第一和第二电容器电极之一包括TiN、WN和WSi之一或多项，所列成分根据其中包含的元素示出而不是根据所述成分内元素的特定化学计算示出。
37.如权利要求35所述的结构，其中所述第一和第二绝缘材料由一个共同层包括。
38.如权利要求37所述的结构，其中所述共同层包括BPSG。
39.如权利要求37所述的结构，其中所述共同层在所述电容器结构之上和在所述电容器结构之下，以及所述共同层包括在所述数字线区域附近和所述伪结构区域附近至少大约3微米的厚度。
40.如权利要求39所述的结构，其中第二传导互连延伸通过所述仅第一和第二电容器电极之一的段，以及所述共同层包括在所述段之上小于或等于大约1微米的厚度。
41.如权利要求35的结构，其中所述第二传导互连延伸通过所述至少一个介电材料。
42.如权利要求35所述的结构，其中所述第一和第二传导互连的所述成分包括钯、银、锌、镍和钴中的一个或多个。
43.如权利要求42所述的结构，其中所述第一和第二传导互连的所述成分包括钯。
44.如权利要求42所述的结构，其中所述第一和第二传导互连的所述成分包括银。
45.如权利要求42所述的结构，其中所述第一和第二传导互连的所述成分包括锌。
46.如权利要求42所述的结构，其中所述第一和第二传导互连的所述成分包括镍。
47.如权利要求42所述的结构，其中所述第一和第二传导互连的所述成分包括钴。
48.一种包括如权利要求42所述的结构的DRAM阵列。
49.一种包括如权利要求48所述的DRAM阵列的电子系统。
CNB2005800182460A 2004-04-08 2005-03-23 形成电触点的半导体处理方法和半导体结构 Active CN100485876C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/822,030 US7005379B2 (en) 2004-04-08 2004-04-08 Semiconductor processing methods for forming electrical contacts
US10/822,030 2004-04-08

Publications (2)

Publication Number Publication Date
CN1973361A true CN1973361A (zh) 2007-05-30
CN100485876C CN100485876C (zh) 2009-05-06

Family

ID=34964004

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800182460A Active CN100485876C (zh) 2004-04-08 2005-03-23 形成电触点的半导体处理方法和半导体结构

Country Status (8)

Country Link
US (4) US7005379B2 (zh)
EP (2) EP2051295B1 (zh)
JP (1) JP4811671B2 (zh)
KR (1) KR100799002B1 (zh)
CN (1) CN100485876C (zh)
AT (2) ATE486364T1 (zh)
DE (1) DE602005024377D1 (zh)
WO (1) WO2005104190A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600052A (zh) * 2013-10-30 2015-05-06 瑞萨电子株式会社 半导体装置
CN109137029A (zh) * 2014-11-26 2019-01-04 诺发系统公司 用于半导体电镀装置的唇状密封件和触头元件
US10982346B2 (en) 2015-07-09 2021-04-20 Lam Research Corporation Integrated elastomeric lipseal and cup bottom for reducing wafer sticking
US11512408B2 (en) 2011-08-15 2022-11-29 Novellus Systems, Inc. Lipseals and contact elements for semiconductor electroplating apparatuses

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005379B2 (en) * 2004-04-08 2006-02-28 Micron Technology, Inc. Semiconductor processing methods for forming electrical contacts
US7098128B2 (en) * 2004-09-01 2006-08-29 Micron Technology, Inc. Method for filling electrically different features
US7557015B2 (en) * 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7902081B2 (en) * 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
US7785962B2 (en) * 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7682924B2 (en) * 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8388851B2 (en) * 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7759193B2 (en) * 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20100224960A1 (en) * 2009-03-04 2010-09-09 Kevin John Fischer Embedded capacitor device and methods of fabrication
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
WO2019151023A1 (ja) * 2018-02-05 2019-08-08 東京エレクトロン株式会社 多層配線の形成方法、多層配線形成装置および記憶媒体
US20200395243A1 (en) * 2018-02-21 2020-12-17 Tokyo Electron Limited Multilayer wiring forming method and recording medium

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6315443A (ja) 1986-07-08 1988-01-22 Oki Electric Ind Co Ltd 多層配線の製造方法
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
NL8900305A (nl) 1989-02-08 1990-09-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JP2897297B2 (ja) 1989-12-19 1999-05-31 富士通株式会社 半導体装置の製造方法
FR2656493A1 (fr) * 1989-12-21 1991-06-28 Bull Sa Procede d'interconnexion de couches metalliques du reseau multicouche d'une carte electronique, et carte en resultant.
JPH04127425A (ja) * 1990-09-18 1992-04-28 Nec Corp 半導体集積回路の製造方法
JP2663831B2 (ja) 1993-05-10 1997-10-15 株式会社イナックス 洗面設備
US6744091B1 (en) * 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
JP3623834B2 (ja) * 1995-01-31 2005-02-23 富士通株式会社 半導体記憶装置及びその製造方法
JP3323352B2 (ja) * 1995-02-13 2002-09-09 三菱電機株式会社 半導体装置
US5950102A (en) * 1997-02-03 1999-09-07 Industrial Technology Research Institute Method for fabricating air-insulated multilevel metal interconnections for integrated circuits
JPH10242418A (ja) * 1997-02-25 1998-09-11 Sony Corp Ｄｒａｍおよびその製造方法
JP3697044B2 (ja) * 1997-12-19 2005-09-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6344413B1 (en) * 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
US6785193B2 (en) * 2000-06-20 2004-08-31 Frank P. Forbath Medical timing system for use before and during childbirth labor
JP4895420B2 (ja) * 2000-08-10 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6511912B1 (en) * 2000-08-22 2003-01-28 Micron Technology, Inc. Method of forming a non-conformal layer over and exposing a trench
JP4481464B2 (ja) * 2000-09-20 2010-06-16 株式会社東芝 半導体記憶装置及びその製造方法
JP3542326B2 (ja) * 2000-09-26 2004-07-14 株式会社半導体理工学研究センター 多層配線構造の製造方法
US6462368B2 (en) * 2000-10-31 2002-10-08 Hitachi, Ltd. Ferroelectric capacitor with a self-aligned diffusion barrier
JP2004022551A (ja) * 2002-06-12 2004-01-22 Oki Electric Ind Co Ltd 半導体素子の製造方法
US20070076509A1 (en) * 2002-08-28 2007-04-05 Guobiao Zhang Three-Dimensional Mask-Programmable Read-Only Memory
US6784510B1 (en) * 2003-04-16 2004-08-31 Freescale Semiconductor, Inc. Magnetoresistive random access memory device structures
JP3646719B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
DE10333204A1 (de) 2003-07-22 2005-02-24 Conti Temic Microelectronic Gmbh Verfahren und Vorrichtung zur Druckmessung
US7294565B2 (en) * 2003-10-01 2007-11-13 International Business Machines Corporation Method of fabricating a wire bond pad with Ni/Au metallization
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US6943106B1 (en) * 2004-02-20 2005-09-13 Micron Technology, Inc. Methods of fabricating interconnects for semiconductor components including plating solder-wetting material and solder filling
US7005379B2 (en) * 2004-04-08 2006-02-28 Micron Technology, Inc. Semiconductor processing methods for forming electrical contacts

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11512408B2 (en) 2011-08-15 2022-11-29 Novellus Systems, Inc. Lipseals and contact elements for semiconductor electroplating apparatuses
CN104600052A (zh) * 2013-10-30 2015-05-06 瑞萨电子株式会社 半导体装置
CN109137029A (zh) * 2014-11-26 2019-01-04 诺发系统公司 用于半导体电镀装置的唇状密封件和触头元件
CN109137029B (zh) * 2014-11-26 2021-01-01 诺发系统公司 用于半导体电镀装置的唇状密封件和触头元件
US10982346B2 (en) 2015-07-09 2021-04-20 Lam Research Corporation Integrated elastomeric lipseal and cup bottom for reducing wafer sticking

Also Published As

Publication number Publication date
EP2051295A3 (en) 2010-11-03
KR100799002B1 (ko) 2008-01-28
US20080102596A1 (en) 2008-05-01
EP2051295A2 (en) 2009-04-22
WO2005104190A3 (en) 2006-02-23
US8232206B2 (en) 2012-07-31
EP1733420B1 (en) 2010-10-27
US20060003583A1 (en) 2006-01-05
US20050224981A1 (en) 2005-10-13
WO2005104190A2 (en) 2005-11-03
ATE486364T1 (de) 2010-11-15
ATE532209T1 (de) 2011-11-15
JP4811671B2 (ja) 2011-11-09
US20100190314A1 (en) 2010-07-29
CN100485876C (zh) 2009-05-06
EP2051295B1 (en) 2011-11-02
US7713817B2 (en) 2010-05-11
JP2007533134A (ja) 2007-11-15
US7005379B2 (en) 2006-02-28
KR20060130708A (ko) 2006-12-19
DE602005024377D1 (de) 2010-12-09
EP1733420A2 (en) 2006-12-20
US7335935B2 (en) 2008-02-26

Similar Documents

Publication Publication Date Title
CN100485876C (zh) 形成电触点的半导体处理方法和半导体结构
US8664112B2 (en) Methods for forming interconnect structures for integration of multi-layered integrated circuit devices
CN103038881B (zh) 集成存储器阵列及形成存储器阵列的方法
US5204286A (en) Method of making self-aligned contacts and vertical interconnects to integrated circuits
US6946389B2 (en) Method of forming buried conductors
JP4222929B2 (ja) チップ・キャリア
CN100485938C (zh) 具有掩埋位线的半导体构造及其形成方法
KR970060452A (ko) 반도체 집적회로장치 및 그 제조방법
JPH05198738A (ja) マルチチップ・パッケージおよびその製造方法
US9818752B2 (en) Memory metal scheme
TW200901382A (en) Structure of a buried word line
KR100842472B1 (ko) 칩 면적 축소를 위한 반도체 소자의 구조 및 제조 방법
KR20060111589A (ko) 집적 회로 메모리 셀 및 그 제조 방법
TWI807984B (zh) 半導體結構及其製造方法、記憶體晶片、電子設備
US7259414B2 (en) Integrated circuit, its fabrication process and memory cell incorporating such a circuit
JPH03136276A (ja) ダイナミック型半導体記憶装置
JPS6251253A (ja) 縦型１トランジスタｄｒａｍセル構造およびその製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant