CN1979848A - 层叠型半导体装置及芯片选择电路 - Google Patents

层叠型半导体装置及芯片选择电路 Download PDF

Info

Publication number
CN1979848A
CN1979848A CNA2006101641624A CN200610164162A CN1979848A CN 1979848 A CN1979848 A CN 1979848A CN A2006101641624 A CNA2006101641624 A CN A2006101641624A CN 200610164162 A CN200610164162 A CN 200610164162A CN 1979848 A CN1979848 A CN 1979848A
Authority
CN
China
Prior art keywords
chip
circuit
semiconductor
computing
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101641624A
Other languages
English (en)
Other versions
CN100541787C (zh
Inventor
山田淳二
池田博明
柴田佳世子
井上吉彦
三轮仁
井岛达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1979848A publication Critical patent/CN1979848A/zh
Application granted granted Critical
Publication of CN100541787C publication Critical patent/CN100541787C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明的层叠型半导体装置，层叠多个半导体芯片，将相互不同的多个芯片识别编号分别分配给多个半导体芯片，可选择地构成所希望的半导体芯片，所述层叠型半导体装置包括：运算电路，按照所述多个半导体芯片的层叠顺序而被级联连接，进行规定的运算，输出所述相互不同的多个芯片识别编号；和比较电路，将对所述多个半导体芯片共通连接的芯片选择地址与所述多个芯片的识别编号的每一个进行比较，检测是否一致。

Description

层叠型半导体装置及芯片选择电路
技术领域
本发明涉及层叠多个半导体芯片而可选择地构成特定的特定的半导体芯片的半导体装置，尤其涉及对各个半导体芯片分配固有的芯片识别编号，可选择地构成特定的半导体芯片的层叠型半导体装置的技术领域。
背景技术
近年来，要求针对DRAM等的半导体存储器的一层的大容量化。使用一个半导体芯片而构成大容量的半导体存储器是需要微细加工且不能确保成品率。因此提出了具有层叠了多个半导体芯片的结构的层叠型半导体存储器装置。例如，采用将相同的种类的多DRAM芯片层叠为多层的3维配置，从而能实现从外部与一个DRAM相同地可控制的小型且大容量地层叠型半导体存储器装置。
使用这样的层叠型半导体存储器装置之时，为了使特定的半导体芯片选择性地动作而需要识别多个半导体芯片的每一个的机构。因此提出了以下结构：将设置在各层的半导体芯片上的电极按层叠顺序连结而形成供给到半导体芯片中的选择信号的连接路径，经由相互分离形成的连接路径供给按半导体芯片的每一个不同的选择信号，由此选择特定的半导体芯片(例如，参照特开2002-305283号公报)。但是在这样的结构中，需要分别形成与半导体芯片的层叠数相同的数的选择信号的连接路径，在层叠多个半导体芯片之时变为设置多个电极的多个层叠结构，制造成本上升。另一方面，即使增加层叠数之时也能抑制电极数的增加，因此提出了：对多个半导体芯片分别分配芯片识别编号，可选择地构成具有与选择信号一致的芯片识别编号的半导体芯片的层叠型半导体存储器装置(例如，参照特开2003-110086号公报)。这样的层叠型半导体存储器装置，在多个半导体芯片彼此之间共有连接路径。例如，形成N条连接路径而能选择2N个的半导体芯片，由此能使电极结构简单化。
发明内容
本发明的目的在于，提供一种层叠型半导体装置，该层叠型半导体装置在从层叠后的多个半导体芯片中选择所希望的半导体芯片之时，可通过级联连接的多个运算电路自动地生成相互不同的多个芯片识别编号，使用相同结构的半导体芯片，且无需采用复杂的结构或特别的控制，分配为各半导体芯片。
本发明的层叠型半导体装置，层叠多个半导体芯片，将相互不同的多个芯片识别编号分别分配给多个半导体芯片，可选择地构成所希望的半导体芯片，所述层叠型半导体装置包括：运算电路，按照所述多个半导体芯片的层叠顺序而被级联连接，进行规定的运算，输出所述相互不同的多个芯片识别编号；和比较电路，将对所述多个半导体芯片共通连接的芯片选择地址与所述多个芯片的识别编号的每一个进行比较，检测是否一致。
根据本发明的层叠型半导体装置的方式，采用应对多个半导体芯片赋予相互不同的芯片识别编号，将多个运算电路级联连接，将各端的运算输出一个接一个输入到后端的构成，例如，将各端的运算电路的输入值作为芯片识别编号而确定，通过比较电路检测与芯片选择地址的一致。由此，例如将层叠型半导体装置电源接通之时，根据连接关系在多个运算电路中自动地生成多个芯片识别编号，因此随着芯片识别编号的生成的复杂的控制已经不需要。另外，通过将运算的内容适当地设定，而能对多个半导体芯片可靠地赋予相互不同的多个芯片识别编号。进一步，多个半导体芯片为相同的结构即可，即使层叠数增加也能较少地抑制电极数，在布线效率高的成本面上能实现有利的层叠型半导体装置。
本发明中，所述芯片识别编号和所述芯片选择地址都由N位组合表示，对满足N＜M≤2N的关系的M个所述识别编号所分配的M个半导体芯片进行层叠。由此能最小限度地抑制层叠型半导体装置的连接路径的数，且能层叠多个半导体芯片。
本发明中，在所述M个半导体芯片上，形成有用于共通连接N位所述芯片选择地址的N条连接路径，并且形成有用于连接所述运算电路的N位输入值及运算输出的N条连接路径。
本发明中，可以形成有：用于连接设在所述半导体芯片的一个面上的电极和所述运算电路的输入侧的N条连接路径；和用于连接所述运算电路的输出侧和设在所述半导体芯片的另一个面上的电极的N条连接路径。
本发明中，所述运算电路是进行对所述输入值加上1的运算的增量电路。由此，以简单的构成能对M个半导体装置赋予相互不同的芯片识别编号。
本发明中，作为级联连接的M个所述增量电路中针对最前端的所述增量电路的所述输入值设定为0，该M个增量电路的各输入值即0到M-1，作为所述芯片识别编号依次被分配给所述M个半导体芯片。
本发明中，所述级联连接的M个增量电路中最后端的所述增量电路的运算输出用于判别所述半导体芯片的芯片数M。由此，即使使用对象的层叠型半导体装置的芯片数不明确，也能可靠地识别准确的芯片数。
本发明中，所述半导体芯片是存储数据的半导体存储器芯片。
本发明中，所述比较电路，当所输入的所述芯片选择地址和所述芯片识别编号一致时，输出用于选择所对应的所述半导体芯片的存储器电路并允许访问的芯片选择信号。
本发明中，所述M个半导体存储器芯片分别一体包括：所述存储器电路、所述运算电路、和所述比较电路。
本发明中，所述M个半导体存储器芯片分别具有相同的容量和相同的结构。此时，所述半导体存储器芯片也可以是DRAM芯片。
另一方面，本发明的芯片选择电路，用于将相互不同的多个芯片识别编号分配给多个半导体芯片，选择所希望的半导体芯片，所述芯片选择电路包括：运算电路，按照所述多个半导体芯片的层叠顺序而被级联连接，进行规定的运算，输出所述相互不同的多个芯片识别编号；和比较电路，将对所述多个半导体芯片共通连接的芯片选择地址与所述多个芯片的识别编号的每一个进行比较，检测是否一致。
本发明中，所述芯片识别编号和所述芯片选择地址都由N位组合表示，与对满足N＜M≤2N的关系的M个所述识别编号进行分配后的M个半导体芯片相对应地设置M个运算电路及M个比较电路。
本发明中，所述运算电路是进行对所述输入值加上1的运算的增量电路。
根据上述的本发明，作为对层叠多个半导体芯片的层叠型半导体装置，基于相互不同的多个芯片识别编号能选择所希望的半导体芯片的构成，采用设置各半导体芯片中附带的运算电路和比较电路，基于级联连接的多个运算电路生成多个芯片识别编号，通过多个比较电路检测与共同的芯片选择地址的一致的结构。通过采用这样的构成，无需进行特别的控制，自动地生成应赋给相同的结构的各半导体芯片的芯片识别编码，且各芯片识别编码由于与运算电路连动地确定，因此能可靠地分配不同的数值。另外，无需用于分配各半导体芯片的芯片识别编号的复杂的电极结构，即使层叠数增加也能通过良好的布线效率以低成本构筑层叠型半导体装置。
附图说明
The above and other objects and features of the invention will appearmore fully hereinafter from a consideration of the following description takeninconnection with the acconpanying wherein one example is illustrated bywayof example，in which；
图1是表示本实施方式的层叠型半导体存储器装置的剖面结构的一例的图；
图2是本实施方式的层叠型半导体存储器装置中，表示设在DRAM芯片的每一个上的芯片选择电路的构成的块图；
图3是表示增量电路的构成的块图；
图4是表示1位增量电路的电路构成的一例的图；
图5是表示图4的1位增量电路的真理值表的图；
图6是表示图3的增量电路的真理值表的图；
图7是表示比较电路的构成的图；
图8是通过含有与图2示出的那样连接的多个芯片选择电路的构成而使其一般化的块图；
图9是示意表示含有图1的层叠型半导体存储器装置中相邻的两个DRAM芯片的范围的剖面结构的图。
具体实施方式
以下参照附图说明本发明的实施方式。本实施方式中，作为适用本发明的层叠型半导体装置的例子，说明将多个DRAM芯片层叠而构成的层叠型半导体存储器装置的实施方式。
图1是表示本实施方式的层叠型半导体存储器装置的剖面结构的一例的图。图1示出的半导体存储器装置具有：在最下层内插式(interposer)基板2的上部层叠有5层的DRAM芯片1，在其上部层叠有接口芯片3的结构。此外，对第1层～第5层的各DRAM芯片1依次由DRAM芯片1(0)、1(1)、1(2)、1(3)、1(4)表记括号内的编号而区分。
5层的DRAM芯片1(0)～1(4)的任一个都有相同的容量及相同的结构，分别进行访问且进行数据的读出/写入动作。对DRAM芯片1分别分配固有的芯片识别编号，能选择性地访问具有所希望的芯片识别编号地DRAM芯片1。在5层的DRAM芯片1(0)～1(4)上，都加上存储器电路之外还设置了担当使用芯片识别编号的芯片选择动作的芯片选择电路。在后面叙述芯片的选择电路的具体的构成及动作。
在内插式基板2的下面形成有作为外部端子的多个焊锡球4，经由这些焊锡球4在层叠型半导体存储器装置和外部之间电连接。另外，接口芯片3控制对5层的DRAM芯片1(0)～1(4)的信号的输入输出。在DRAM芯片1的表面和背面及接口芯片3的背面形成有作为多个电极的凸块(bump)5。层叠型半导体存储器装置的各芯片经由相邻的芯片间的凸块5彼此之间的接合及各芯片的电极及布线图案形成电连接路径。尤其对5层的DRAM芯片1(0)～1(4)共通连接的信号，经由形成在各DRAM芯片1上的贯通电极和凸块5在纵方向上形成直线状的连接路径。
图1的层叠型半导体存储器示出了将DRAM芯片1层叠成5层的情况，但是即使在作成更多的层叠数或更少的层叠数的情况下，也能采用相同的层叠结构。即使层叠型半导体存储器装置的层叠数增加，也能使各DRAM芯片1的电路构成或布线图案共通化。
接着，图2是在本实施方式的层叠型半导体存储器装置中表示分别设置在DRAM芯片1的芯片选择电路11的构成的块图。图2中，示出了对图1的5层的DRAM芯片1(0)～1(4)分别附带的5个芯片选择电路11(0)～11(4)被级联连接的构成。此外，5个芯片选择电路11(0)～11(4)都具有相同的构成，因此下面以任意的芯片选择电路11为代表进行说明。
芯片选择电路11，具有：自动生成应赋予给所对应的DRAM芯片1的芯片识别编号CN，且输出将该芯片识别编号CN和从外部输入的芯片选择地址CA进行比较而表示一致的芯片选择信号Sc的功能。图2中，示出了芯片识别编号CN及芯片选择地址CA都由3位的组合表示的情况。为了实现这样的功能，芯片选择电路11通过进行将芯片识别编号CN作为输入值加1的增量运算的3位增量电路12、和对芯片识别编号CN和芯片选择地址CA进行比较，并将其比较结果作为芯片选择信号Sc输出的比较电路13构成。
在此，被级联连接的最前端的芯片选择电路11(0)中，芯片识别编号CN的位A0、A1、A2都接地。由此芯片选择电路11(0)的针对增量电路12的输入值设定为0，这些作为第1层的DRAM芯片1(0)的芯片识别编号而被分配。在第2的芯片选择电路11(1)中，从前端的芯片选择电路11(0)对芯片识别编号0加上1的运算输出成为增量电路12的输入值，对第2的DRAM芯片1(1)分配芯片识别编号1。
以下同样对芯片选择电路11(2)、(3)、(4)的各增量电路12的运算输出依次加上1，并且被传送到后端，对第3的DRAM芯片1(2)分配芯片识别编号2，对第4的DRAM芯片1(3)分配芯片识别编号3，对第5的DRAM芯片1(4)分配芯片识别编号5。最后端的芯片选择电路11(4)的增量电路12中，运算输出为5，将其作为用于判别层叠型半导体存储器装置的整体的芯片的芯片数输出而使用。
接着使用图3及图4说明各芯片选择电路11(0)～11(4)中含有的增量电路12的结构及动作。图3是表示增量电路12的结构的块图。增量电路12为了进行3位增量运算而将3个1位增量电路14级联连接而构成。图4示出了1位增量电路14的电路构成的一例。如图4所示，1位增量电路14由3个变换器101、102、103和4个NAND电路104、105、106、107构成。
图4中，对1位增量电路14输入输入位A和前端的进位(carry)C，并将输出位S和向后端的进位输出CO输出。在NAND电路104中，在一端经由变换器101输入输入位A的反转位，在另一端输入进位C。在NAND电路105中，在一端输入输入位A，在另一端经由变换器102输入进位C的反转位。在NAND电路107分别输入两个NAND电路104、105的输出，将输出位S输出。在NAND电路106中，在一端输入输入位A，在另一端输入进位C。并且，NAND电路106的输出经由变换器103而反转，作为进位输出CO而输出。
图5示出了图4的1位增量电路14的真理值表。如图5所示，输入的进位C为0时，输入位A直接成为输出位S。另一方面，输入的进位C为1时，输入位A反转而成为输出位S。另外，仅在输入位A和进位C都为1时，进位输出CO变为1，输入位A和进位C的任一个都为0时，进位输出C变为0。
图3中，上述的1位增量电路14连接在3端，第1端的进位输出CO作为第2端的进位C被输入，第2端的进位输出CO作为第3端的进位C被输入。另外，构成3位芯片识别编号CN的位A0、A1、A2中，作为各自的1位增量电路14的输入位A对第1端输入A0，对第2端输入A1，对第3端输入A2。进一步，构成增量电路12的3位运算输出的位S0、S1、S2中，作为各自的1位增量电路14的输出位S，从第1端输出位S0，从第2端输出位S1，从第3端输出位S2。
第1端的1位增量电路14将间位C与电源Vdd连接而保持为高电平。此时，图5的真理值表可以看出，位A0的反转位成为运算输出的位S0。另一方面，第2端、第3端的各1位增量电路14根据前端的进位输出CO确定所输入的位A1、A2和运算输出的位S1、S2的关系。
图6示出了图3的增量电路12的真理值表。对于构成所输入的芯片识别编号CN的3位A0、A1、A2，3位的运算输出S0、S1、S2如图6所示那样变化。即，从上位的位对由A2、A1、A0表示的2进数加1，进行将其结果从上位的位由S2、S1、S0表示的2进数输出那样的增量运算。此外，在输入000～110的范围中得到输出001～111，但是对于输入111要注意成为输出000。
具备以上的构成的增量电路12如图2所示，通过级联连接5个，而作成图6的真理值表中连续的5行所对应的变化。此时，第1层的DRAM芯片1(0)的增量电路12中，作为输入值，3位A0、A1、A2接地，因此最前端的芯片识别编号CN复位为0。并且5个增量电路12根据DRAM芯片1的层叠顺序，相邻的2个增量电路12的前端的运算输出成为后端的输入值地依次传送，各个输入值成为芯片识别编号CN。
由此，作为5个增量电路12的输入值的芯片识别编号CN从0到4(2进表中为000到100)依次变化。即，从第1层的DRAM芯片1(0)对第5层的DRAM芯片1(4)，分别分配依层叠顺序连续的0到4的芯片识别编号CN。各DRAM芯片1(0)～1(4)中，自己分配的芯片识别编号CN是固有的，是相互不同的编号，因此后述那样以选择访问对象和应所希望的DRAM芯片1的目的来使用。
另外，如上所述，从第5层的DRAM芯片1(4)中附带的增量电路12输出的3位运算输出能作为层叠型半导体存储器装置中层叠的DRAM芯片1的芯片数输出而使用。例如，图2的构成中，最后端的增量电路12的运算输出成为对最大的芯片识别编号CN即4加上1的5(S2＝1，S1＝0，S0＝1)，通过参照它而识别DRAM芯片1全部被层叠5个。此外，如上所述，若层叠8个DRAM芯片1，则最终端的增量电路12的运算输出成为0，因此需要判别预先芯片数输出0时识别为8，或最终端的增量电路12的进位输出CO为1。
接着图7是图2的各芯片选择电路11(0)～11(4)中含有的比较电路13的构成的图。如图7所示，比较电路13由3个EX-OR电路201、202、203和AND电路204构成。在这样的构成中，对自己分配的芯片识别编号CN和从外部经由接口芯片3输入的共通的芯片选择地址CA进行比较。
图7中，对EX-OR电路201输入芯片识别编号CN的位A0和芯片选择地址的位B0。对EX-OR电路202输入芯片识别编号CN的位A1和芯片选择地址的位B1。对EX-OR电路203输入芯片识别编号CN的位A2和芯片选择地址CA的位B2。各个EX-OR电路201、202、203是检测所输入的两位的一致、不一致的电路，两位不一致时输出0，两位一致时输出1。
对AND电路204输入3个EX-OR电路201、202、203的各输出，将其运算电路作为芯片选择信号Sc输出。从而，若检测到3个EX-OR电路201、202、203的全部一致，则AND电路204的输出成为1，芯片选择信号Sc成为高电平。另一方面，若检测到3个EX-OR电路201、202、203的任一个不一致，则AND电路204的输出成为0，芯片选择信号Sc成为第电平。由此，基于芯片选择信号Sc，能选择赋予所希望的芯片识别编号CN的1个DRAM芯片1。
此外，图2中，从5个芯片选择电路11(0)～11(4)的各比较电路13输出的芯片选择信号Sc分别供给到DRAM芯片1(0)～1(4)的存储器电路(未图示)，芯片选择信号Sc为高电平时许可读出/写入动作的执行。外部控制器通过对读出命令或写入命令的各种控制命令附加芯片选择地址CA，而能选择性地进行访问对象的DRAM芯片1(0)～1(4)的动作。
另外，图2的构成例子中，第1层的DRAM芯片1(0)的接口电路12的输入值复位为0，最前端的芯片识别编号CN为0，但是该最前端的芯片识别编号CN也可以变更为1～3。例如，第1层的DRAM芯片1(0)的接口电路12的3位输入值中将位A0、A1与电源连接，位A2接地，则可使最前端的芯片识别编号CN作成3。此时，对5层的DRAM芯片1(0)～1(4)分配3～7的范围的芯片识别编号CN。但是要注意从最终端的芯片选择电路11(4)输出的芯片数输出不会反应层叠型半导体存储器装置的芯片数。
通过采用以上的构成，若将本实施方式的层叠型半导体存储器装置电源接通，则能自动地生成应赋给5层的DRAM芯片1(0)～1(4)的5个芯片识别编号CN。此时，无需要用于生成芯片识别编号CN的复杂的控制，且能继续使用一旦分割后的芯片识别编号CN。另外，为了得到赋予DRAM芯片1的芯片识别编号CN，无需利用制造工序等的偏差而利用增量电路12的功能，因此能可靠地得到相互不同的芯片识别编号CN。
在此，图2的构成例中，由3位芯片识别编号CN表示的是0～7的范围，因此可使用的DRAM芯片1的数最大成为8个。但是，使用更多的DRAM芯片1时，增加芯片识别编号CN和芯片选择地址CA的位数，同时需要将增量电路12和比较电路13作成多位所对应的构成。例如，若将芯片识别编号CN和芯片选择地址CA由N位的组合表示，则DRAM芯片1的层叠数M在不超过2N的范围内能自由地设定。
另外，图2的构成例子中，说明了使用进行对芯片识别编号CN的增量运算的增量电路12的情况，但是代替增量电路12也可以使用其他的运算电路。例如，也可以使用输入芯片识别编号CN进行减量运算的减量电路。此时，图2的构成例子中，将5个增量电路12全部由减量电路来置换，则例如对DRAM芯片1(0)～1(4)分配依次减少为4、3、2、1、0的识别编号CN。此外，最前端的芯片识别编号CN设定为4以上的规定值即可，通过适当地调整第1层的DRAM芯片1(0)的位A0、A1、A2的连接而能设定规定值。
本实施方式中，作为置换图2的增量电路12的运算电路，有从可由3位芯片识别编号CN表示的0～7中，将不同的5个数值以规定的顺序输出可能的运算功能即可。从而，并不局限于运算值根据顺序逐个变化的增量电路或减量电路，能使用运算值根据顺序随机变化的运算电路。
作为这样的运算电路的具体例子，可列举进行随机数生成算法的一种的线形合同法的运算的运算电路。例如，以使用8个DRAM芯片1作为前提，将相当于3位的芯片识别编号CN的输入作为A，将3位运算输出作为S之时，
S＝(A×226954771+1)mod8          (1)
能使用进行由(1)式表示的运算的运算电路。此外，(1)式的mod是求出剩余的运算符。实际上使用进行(1)式的运算的运算电路之时，运算输出S以1、6、7、4、5、2、3、0的顺序变化，将其作为芯片识别编号CN分配给DRAM芯片1。此外，进行(1)式的运算的运算电路比增量电路12作成复杂的电路构成，但是能由周知的逻辑电路的组合来构成。
图8是使包含如图2那样连接的多个芯片选择电路11的构成进一步一般化而表示的块图。图8中，示出了分别设置在m层的DRAM芯片1(0)～1(m-1)的m个芯片选择电路11(0)～11(m-1)被级联连接的构成。图8的各芯片选择电路11中，代替图2的增量电路12，含有进行上述的运算的运算电路30。另外，芯片识别编号CN和芯片选择地址CA都由n位表示。从而，被级联连接的m个运算电路30将位A0～An-1作为输入值进行运算，将位S0～Sn-1作为运算输出而输出。另外，m个比较器13除了上述的芯片识别编号CN之外将芯片选择地址CA的位B0～Bn-1输入而进行比较，检测n位全部的一致而输出芯片选择信号Sc。如上所述，DRAM芯片1的层叠数m最大为2n，需要满足m≤2n的关系。进一步，与以往的构成(例如参照特开2002-305283)相比为了实现层叠结构的简单化，希望至少满足n＜m的关系。
图8中，从各运算电路30输出n位的芯片识别编号CN，但是如图2所示，并不限于将运算电路30的输入值A0～An-1作为芯片识别编号CN来使用。例如，不仅是运算电路30的输入值A0～An-1，也可以将运算输出S0～Sn-1作为芯片识别编号CN使用，或者对运算电路30的输入值A0～An-1或运算输出S0～Sn-1施加规定的变换(例如加上1等)将其作为芯片识别编号CN来使用。
接着说明本实施方式的层叠型半导体存储器装置中的各DRAM芯片1之间的连接结构。图9是示意表示图1的层叠型半导体存储器装置中含有相邻的2个DRAM芯片1的范围的剖面结构的图。此外，图9中，示出了第1层的DRAM芯片1(0)及第2层的DRAM芯片1(1)的范围，但是基于图9的说明基本上共同于全部的成为相同的结构的各层的DRAM芯片1(0)～1(4)。
如图9所示，DRAM芯片1在半导体基板50上形成了增量电路12及比较电路13。在半导体基板50的上面及下面设置有凸块5(5a、5b、5c、5d)。用于将芯片识别编号CN和芯片选择地址CA连接的连接路径经由DRAM芯片1及凸块5形成。另外，在DRAM芯片1上形成有贯通半导体基板50的贯通电极51、半导体基板50上部的多层的铝布线层52、贯通各铝布线层52之间的绝缘膜的多个通孔53。此外，图9的连接结构中示出了芯片识别编号CN的位A0、芯片选择地址CA的位B0、运算输出的位S0的各连接路径，但是对于其他的位A1、A2、B1、B2、S1、S2也成为共通的结构。
对于位A0，经由下面的凸块5a、贯通电极51、通孔53、铝布线层52形成到达增量电路12的输入侧的连接路径。对于增量电路12的运算输出的位S0，为了发送到上层的DRAM芯片1，经由铝布线层52、通孔53、上面的凸块5c，形成到达上层的DRAM芯片1的下面的凸块5a的连接路径。另一方面，对于位B0，经由下面的凸块5b、贯通电极51、通孔53、铝布线层52形成到达上面的凸块5d的连接路径，且从铝布线层52的规定位置分支，经由通孔53与比较电路13连接。此外，对从比较电路13输出的芯片选择信号Sc的布线图案经由通孔53和铝布线层52与存储器电路(未图示)连接。
从图9的连接结构可以看出，对于芯片地址CA的各位B0、B1、B2，形成有将层叠型半导体存储器装置在纵方向上连接的直线的连接路径。与此相对，对于芯片识别编号CN所对应的各位A0、A1、A1及运算输出的各位S0、S1、S2，依次连接层叠型半导体存储器装置的各层的贯通电极51、通孔53、铝布线层52、增量电路12。此外，对芯片地址CA、芯片识别编号CN、运算输出的连接路径在全部的半导体芯片1中能由相同的结构形成。
如果关于芯片识别编号CN采用对各DRAM芯片1设置专用的连接路径的以往的结构，则与芯片地址CA相同地形成直线的连接路径，至少需要DRAM芯片1的层叠数的各位A0、A1、A2的连接路径，因此成为很复杂的布线结构。与此相对，本实施方式的连接结构中，采用了在相邻的DRAM芯片1的彼此之间转移芯片识别编号CN的结构，因此即使增加了DRAM芯片1的层叠数，也无需与此相应地增加连接路径，能简化布线结构。
此外，本实施方式中示出了在一个半导体芯片1上除了存储器电路之外将包括增量电路12及比较电路13的芯片选择电路11一体构成的情况，但是各半导体芯片1中附带的芯片选择电路11也可以作为与半导体芯片1不同的其他的芯片来构成。
以上，基于本实施方式具体说明了本发明，但是本发明并不限于上述的实施方式，在不脱离其要旨的范围内实施各种变更。例如在本实施方式中，说明了层叠了多个DRAM芯片1的层叠型半导体存储器装置，但是也可以对层叠了多个DRAM芯片以外的各种半导体存储器芯片的层叠型半导体存储器装置广泛地使用本发明。另外，并不限于半导体存储器芯片，对层叠了多样的半导体芯片的层叠型半导体装置整体广泛地使用了本发明。进一步，本实施方式的芯片选择电路11的构成并不限于层叠型半导体装置，也适用于具备平面状配置多个半导体芯片的构成的半导体装置。
The present invention is not limited to the above described embodiments，and various variations andmodifications may be possible without departingform the scope of the present invention。
This application is based on the Japanese patent application No.2005-352692 filed December6，2005，entire conten of whichisexpresslyincorporatedby reference herein。

Claims (15)

1、一种层叠型半导体装置，层叠多个半导体芯片，将相互不同的多个芯片识别编号分别分配给多个半导体芯片，可选择地构成所希望的半导体芯片，
所述层叠型半导体装置包括：
运算电路，按照所述多个半导体芯片的层叠顺序而被级联连接，进行规定的运算，输出所述相互不同的多个芯片识别编号；和
比较电路，将对所述多个半导体芯片共通连接的芯片选择地址与所述多个芯片的识别编号的每一个进行比较，检测是否一致。
2、根据权利要求1所述的层叠型半导体装置，其特征在于，
所述芯片识别编号和所述芯片选择地址都由N位组合表示，对满足N＜M≤2N的关系的M个所述识别编号所分配的M个半导体芯片进行层叠。
3、根据权利要求2所述的层叠型半导体装置，其特征在于，
在所述M个半导体芯片上，形成有用于共通连接N位所述芯片选择地址的N条连接路径，并且形成有用于连接所述运算电路的N位输入值及运算输出的N条连接路径。
4、根据权利要求3所述的层叠型半导体装置，其特征在于，
形成有：用于连接设在所述半导体芯片的一个面上的电极和所述运算电路的输入侧的N条连接路径；和用于连接所述运算电路的输出侧和设在所述半导体芯片的另一个面上的电极的N条连接路径。
5、根据权利要求1所述的层叠型半导体装置，其特征在于，
所述运算电路是进行对所述输入值加上1的运算的增量电路。
6、根据权利5所述的层叠型半导体装置，其特征在于，
作为级联连接的M个所述增量电路中针对最前端的所述增量电路的所述输入值设定为0，该M个增量电路的各输入值即0到M-1，作为所述芯片识别编号依次被分配给所述M个半导体芯片。
7、根据权利要求6所述的层叠型半导体装置，其特征在于，
所述级联连接的M个增量电路中最后端的所述增量电路的运算输出用于判别所述半导体芯片的芯片数M。
8、根据权利要求1所述的层叠型半导体装置，其特征在于，
所述半导体芯片是存储数据的半导体存储器芯片。
9、根据权利要求8所述的层叠型半导体装置，其特征在于，
所述比较电路，当所输入的所述芯片选择地址和所述芯片识别编号一致时，输出用于选择所对应的所述半导体芯片的存储器电路并允许访问的芯片选择信号。
10、根据权利要求9所述的层叠型半导体装置，其特征在于，
所述M个半导体存储器芯片分别一体包括：所述存储器电路、所述运算电路、和所述比较电路。
11、根据权利要求8所述的层叠型半导体装置，其特征在于，
所述M个半导体存储器芯片分别具有相同的容量和相同的结构。
12、根据权利要求11所述的层叠型半导体装置，其特征在于，
所述半导体存储器芯片为DRAM芯片。
13、一种芯片选择电路，用于将相互不同的多个芯片识别编号分配给多个半导体芯片，选择所希望的半导体芯片，
所述芯片选择电路包括：
运算电路，按照所述多个半导体芯片的层叠顺序而被级联连接，进行规定的运算，输出所述相互不同的多个芯片识别编号；和
比较电路，将对所述多个半导体芯片共通连接的芯片选择地址与所述多个芯片的识别编号的每一个进行比较，检测是否一致。
14、根据权利要求13所述的芯片选择电路，其特征在于，
所述芯片识别编号和所述芯片选择地址都由N位组合表示，与对满足N＜M≤2N的关系的M个所述识别编号进行分配后的M个半导体芯片相对应地设置M个运算电路及M个比较电路。
15、根据权利要求13或14所述的芯片选择电路，其特征在于，
所述运算电路是进行对所述输入值加上1的运算的增量电路。
CNB2006101641624A 2005-12-06 2006-12-06 层叠型半导体装置及芯片选择电路 Expired - Fee Related CN100541787C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005352692 2005-12-06
JP2005352692A JP4799157B2 (ja) 2005-12-06 2005-12-06 積層型半導体装置

Publications (2)

Publication Number Publication Date
CN1979848A true CN1979848A (zh) 2007-06-13
CN100541787C CN100541787C (zh) 2009-09-16

Family

ID=38117879

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101641624A Expired - Fee Related CN100541787C (zh) 2005-12-06 2006-12-06 层叠型半导体装置及芯片选择电路

Country Status (4)

Country Link
US (2) US8076764B2 (zh)
JP (1) JP4799157B2 (zh)
CN (1) CN100541787C (zh)
TW (1) TWI317126B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315204A (zh) * 2010-07-01 2012-01-11 张孟凡 三维芯片装置及三维芯片之递减式层识别编号检测电路
CN102314930A (zh) * 2010-07-06 2012-01-11 海力士半导体有限公司 包括半导体器件和控制器的系统及其操作方法
CN102338853A (zh) * 2010-07-26 2012-02-01 张孟凡 三维芯片之突波型态层识别编号检测器及其方法
CN102576700A (zh) * 2009-09-02 2012-07-11 莫塞德技术公司 在适于堆叠的集成电路中使用间断式硅过孔
CN104392742A (zh) * 2009-10-07 2015-03-04 高通股份有限公司 具有芯片识别符结构的可垂直堆叠的裸片

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799157B2 (ja) 2005-12-06 2011-10-26 エルピーダメモリ株式会社 積層型半導体装置
JP2007213654A (ja) * 2006-02-07 2007-08-23 Nec Electronics Corp 半導体装置
KR100807050B1 (ko) * 2006-08-23 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US8984249B2 (en) 2006-12-20 2015-03-17 Novachips Canada Inc. ID generation apparatus and method for serially interconnected devices
US7822910B2 (en) * 2007-08-22 2010-10-26 Qimonda North America Corp. Method of flexible memory segment assignment using a single chip select
US7623365B2 (en) * 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
JP2009139273A (ja) 2007-12-07 2009-06-25 Elpida Memory Inc 積層型半導体装置および導通テスト方法
KR101398633B1 (ko) 2008-01-28 2014-05-26 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 칩 식별신호 발생방법
JP4982778B2 (ja) 2008-07-04 2012-07-25 学校法人慶應義塾 電子回路装置
JP2011081730A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
JP2011081884A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体記憶装置及びこれを備える情報処理システム
JP5448697B2 (ja) * 2009-10-09 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びデータ処理システム
JP5586915B2 (ja) 2009-10-09 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備える情報処理システム
JP2011081885A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びその制御方法並びにデータ処理システム
JP5559507B2 (ja) 2009-10-09 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びこれを備える情報処理システム
JP2011082450A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
JP5448698B2 (ja) 2009-10-09 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びそのテスト方法
JP5426311B2 (ja) * 2009-10-14 2014-02-26 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011123955A (ja) 2009-12-11 2011-06-23 Elpida Memory Inc 半導体システム
US8996836B2 (en) 2009-12-18 2015-03-31 Micron Technology, Inc. Stacked device detection and identification
JP2011180848A (ja) 2010-03-01 2011-09-15 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム、並びに、半導体装置を制御するコントローラ
WO2011115648A1 (en) 2010-03-15 2011-09-22 Rambus Inc. Chip selection in a symmetric interconnection topology
US9519020B2 (en) * 2010-03-31 2016-12-13 SK Hynix Inc. Semiconductor apparatus and chip selecting method thereof
JP2012003795A (ja) * 2010-06-15 2012-01-05 Elpida Memory Inc 半導体記憶装置及びメモリコントローラ、並びにこれらを含むデータ処理システム
TWI443802B (zh) 2010-06-22 2014-07-01 Nat Univ Tsing Hua 三維晶片之突波型態層識別編號檢測器及其方法
US8564305B2 (en) * 2010-06-22 2013-10-22 National Tsing Hua University Discontinuous type layer-ID detector for 3D-IC and method of the same
CN102339646B (zh) * 2010-07-19 2014-10-15 张孟凡 三维芯片之不连续型态层识别编号检测器及其方法
JP2012033627A (ja) 2010-07-29 2012-02-16 Sony Corp 半導体装置および積層半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
JP2012083243A (ja) 2010-10-13 2012-04-26 Elpida Memory Inc 半導体装置及びそのテスト方法
TWI433296B (zh) 2010-11-19 2014-04-01 Ind Tech Res Inst 多晶片堆疊系統與其晶片選擇裝置
JP5623259B2 (ja) 2010-12-08 2014-11-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR101190689B1 (ko) 2010-12-21 2012-10-12 에스케이하이닉스 주식회사 반도체 장치
KR101223540B1 (ko) * 2011-01-14 2013-01-21 에스케이하이닉스 주식회사 반도체 장치, 그의 칩 아이디 부여 방법 및 그의 설정 방법
JP5647014B2 (ja) 2011-01-17 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012155814A (ja) 2011-01-28 2012-08-16 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
JP2013004601A (ja) * 2011-06-14 2013-01-07 Elpida Memory Inc 半導体装置
JP2013105512A (ja) * 2011-11-15 2013-05-30 Elpida Memory Inc 半導体装置
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
JP5337273B2 (ja) * 2012-04-18 2013-11-06 力晶科技股▲ふん▼有限公司 半導体記憶装置とそのｉｄコード及び上位アドレスの書き込み方法、並びにテスタ装置、テスタ装置のためのテスト方法
US9478502B2 (en) * 2012-07-26 2016-10-25 Micron Technology, Inc. Device identification assignment and total device number detection
KR20140023706A (ko) * 2012-08-17 2014-02-27 에스케이하이닉스 주식회사 반도체 장치의 파워 ｔｓｖ
JP6087742B2 (ja) 2013-06-14 2017-03-01 キヤノン株式会社 半導体装置、および、チップ識別子の設定方法
JP2014089794A (ja) * 2013-12-24 2014-05-15 Ps4 Luxco S A R L 半導体記憶装置及びデータ処理システム
US9406361B2 (en) 2014-03-27 2016-08-02 Oracle International Corporation Low latency, high bandwidth memory subsystem incorporating die-stacked DRAM
TWI579856B (zh) * 2014-09-12 2017-04-21 東芝股份有限公司 Semiconductor device
US10014038B2 (en) 2015-06-22 2018-07-03 Micron Technology, Inc. Apparatuses and methods for chip identification in a memory package
JP6500736B2 (ja) * 2015-10-14 2019-04-17 富士通株式会社 半導体装置および半導体装置の制御方法
KR20180044773A (ko) * 2016-10-24 2018-05-03 에스케이하이닉스 주식회사 정보 수신 장치 및 이를 포함하는 반도체 장치
KR102395463B1 (ko) 2017-09-27 2022-05-09 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 시스템 및 그 동작 방법
CN110460544B (zh) * 2018-05-08 2021-09-07 华为技术有限公司 一种堆叠中交换机的标识分配方法、光缆及相关设备
JP2021064762A (ja) * 2019-10-17 2021-04-22 本田技研工業株式会社 半導体装置
KR20210098728A (ko) * 2020-02-03 2021-08-11 삼성전자주식회사 적층형 메모리 장치 및 상기 적층형 메모리 장치의 동작 방법
KR20220032366A (ko) 2020-09-07 2022-03-15 삼성전자주식회사 가변적인 모드 설정을 수행하는 메모리 장치 및 그 동작방법
KR20220106617A (ko) 2021-01-22 2022-07-29 삼성전자주식회사 멀티 레벨 칩 인에이블 신호를 생성하는 스토리지 장치 및 이의 동작 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3946219A (en) * 1974-12-24 1976-03-23 Veeder Industries, Inc. Multiple purpose electronic counting system
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5761609A (en) * 1995-03-09 1998-06-02 United Microelectronics Corporation Limited use circuit
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP3563604B2 (ja) * 1998-07-29 2004-09-08 株式会社東芝 マルチチップ半導体装置及びメモリカード
JP4601737B2 (ja) * 1998-10-28 2010-12-22 株式会社東芝 メモリ混載ロジックｌｓｉ
US6141245A (en) * 1999-04-30 2000-10-31 International Business Machines Corporation Impedance control using fuses
US7487200B1 (en) * 1999-09-23 2009-02-03 Netlogic Microsystems, Inc. Method and apparatus for performing priority encoding in a segmented classification system
US7143231B1 (en) * 1999-09-23 2006-11-28 Netlogic Microsystems, Inc. Method and apparatus for performing packet classification for policy-based packet routing
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP3779524B2 (ja) * 2000-04-20 2006-05-31 株式会社東芝 マルチチップ半導体装置及びメモリカード
JP4569915B2 (ja) * 2000-08-11 2010-10-27 エルピーダメモリ株式会社 半導体記憶装置
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
KR100364635B1 (ko) 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
JP4109839B2 (ja) * 2001-06-01 2008-07-02 株式会社東芝 半導体装置
JP3959264B2 (ja) * 2001-09-29 2007-08-15 株式会社東芝 積層型半導体装置
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
JP2004296853A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体チップ、半導体装置及びその製造方法、回路基板並びに電子機器
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4205553B2 (ja) * 2003-11-06 2009-01-07 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US20050127490A1 (en) * 2003-12-16 2005-06-16 Black Bryan P. Multi-die processor
JP4068616B2 (ja) * 2003-12-26 2008-03-26 エルピーダメモリ株式会社 半導体装置
DE102004060345A1 (de) * 2003-12-26 2005-10-06 Elpida Memory, Inc. Halbleitervorrichtung mit geschichteten Chips
JP4205613B2 (ja) * 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
JP4799157B2 (ja) * 2005-12-06 2011-10-26 エルピーダメモリ株式会社 積層型半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576700A (zh) * 2009-09-02 2012-07-11 莫塞德技术公司 在适于堆叠的集成电路中使用间断式硅过孔
CN104392742A (zh) * 2009-10-07 2015-03-04 高通股份有限公司 具有芯片识别符结构的可垂直堆叠的裸片
CN102315204A (zh) * 2010-07-01 2012-01-11 张孟凡 三维芯片装置及三维芯片之递减式层识别编号检测电路
CN102314930A (zh) * 2010-07-06 2012-01-11 海力士半导体有限公司 包括半导体器件和控制器的系统及其操作方法
CN102314930B (zh) * 2010-07-06 2016-04-06 海力士半导体有限公司 包括半导体器件和控制器的系统及其操作方法
CN102338853A (zh) * 2010-07-26 2012-02-01 张孟凡 三维芯片之突波型态层识别编号检测器及其方法
CN102338853B (zh) * 2010-07-26 2013-12-04 张孟凡 三维芯片之突波型态层识别编号检测器

Also Published As

Publication number Publication date
US20120122251A1 (en) 2012-05-17
TW200735102A (en) 2007-09-16
CN100541787C (zh) 2009-09-16
US8076764B2 (en) 2011-12-13
TWI317126B (en) 2009-11-11
JP4799157B2 (ja) 2011-10-26
JP2007157266A (ja) 2007-06-21
US20070126105A1 (en) 2007-06-07
US8709871B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
CN100541787C (zh) 层叠型半导体装置及芯片选择电路
US7558096B2 (en) Stacked memory
JP4790386B2 (ja) 積層メモリ
US10283178B2 (en) Semiconductor device
JP4205553B2 (ja) メモリモジュール及びメモリシステム
KR101001635B1 (ko) 반도체 패키지, 이를 갖는 적층 반도체 패키지 및 적층반도체 패키지의 하나의 반도체 칩 선택 방법
JP4399777B2 (ja) 半導体記憶装置、半導体装置、及び電子機器
US8154946B2 (en) Data storage device
JPH08167703A (ja) 半導体装置及びその製造方法、ならびにメモリコアチップ及びメモリ周辺回路チップ
US20090080279A1 (en) Structure to share internally generated voltages between chips in mcp
JP2021044509A (ja) 半導体装置、及び、半導体記憶装置
US20230377611A1 (en) Centralized placement of command and address signals in devices and systems
US7154765B1 (en) Flat-cell read-only memory
US6169699B1 (en) Semiconductor memory device
US9454998B2 (en) Semiconductor device with power distribution network
US20230005514A1 (en) Command and address interface regions, and associated devices and systems
JP2001230384A (ja) 多層強誘電体記憶装置
JP2006268905A (ja) 半導体記憶回路、半導体記憶回路の構成方法、及び、半導体記憶回路のレイアウト生成方法
WO1998044559A1 (fr) Module de memoire
JPH0387046A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20111206