CN1992293A - 薄膜晶体管阵列基板系统及其制造方法 - Google Patents

Abstract

本发明公开了一种薄膜晶体管阵列基板及其制造方法。具体地，采用减少数量的掩模形成薄膜晶体管阵列。该薄膜晶体管阵列基板包括：彼此交叉以限定基板上的像素区域的栅线和数据线；与每一个一条栅线和一条数据线的交叉点相邻设置的多个薄膜晶体管，每个薄膜晶体管包括从栅线伸出的栅极、从数据线伸出的源极和与该源极相邻的漏极；在所述像素区域上的多个像素电极，所述像素电极与该漏极相邻；以及与一条数据线相邻的多个透明电极图案，其中所述源极从该数据线伸出。

Description

薄膜晶体管阵列基板系统及其制造方法

本申请要求在2005年12月29日提交的韩国专利申请No.P2005-134119的权益，在此通过参考的方式援引该专利申请，如同在此充分阐述。

技术领域

本发明涉及一种液晶显示(LCD)器件，更具体地涉及一种薄膜晶体管阵列基板以及该薄膜晶体管阵列的制造方法。

背景技术

随着信息社会的发展，对于不同显示器件的需求也不断增加。为了满足这种需求，人们对于研发诸如液晶显示(LCD)器件、等离子体显示面板(PDP)、电致发光显示(ELD)器件、真空荧光显示(VFD)器件等的平板显示器件做了很多努力。其中某些类型的平板显示器件正应用于各种器件和/或用于显示目的的装置中。

由于LCD器件具有图像质量好、重量轻、体积薄而且功耗小等优点，因此在移动图像显示器件方面已经开始采用LCD作为阴极射线管(CRT)的替代品。当前正在研发的各种LCD的应用不但涉及诸如笔记本电脑的显示器的移动图像显示器件而且涉及接收和显示广播信号的电视监视器。将LCD成功地应用于各种图像显示器件取决于LCD是否能产生包括高分辨率、高亮度和大显示面积的高图像质量，同时保持所需的轻、薄和低功耗的特性。

LCD具有包括第一基板和第二基板的结构，其中该第一和第二基板以在两基板之间形成空间的方式接合在一起。在第一和第二基板之间的空间内密封液晶层。第一基板包括以某一方向设置同时彼此间隔均匀距离的多条栅线。以垂直于栅线的方向同时彼此间隔均匀距离的多条数据线。数据线和栅线的交叉部分限定像素区域P。第一基板还包括形成在各像素区域P的多个像素电极，以及分别在其中之一栅线和其中之一数据线之间的交叉部分形成的多个薄膜晶体管(TFT)T。响应于施加给其中之一栅线的信号向其中之一像素电极施加各数据线上的数据信号。

尽管未示出，第二基板可包括用于阻挡入射光照射到除像素区域P以外的区域的黑矩阵层。第二基板还可包括形成在对应于各像素区域P的区域的R、G和B滤色片层，并配置用于再现色调。公共电极可设置在滤色片层上，其用于再现图像。

在上述的LCD中，由在像素电极和公共电极之间产生的电场使得排列在每个像素区域中第一和第二基板之间的液晶层的液晶以某一方向取向。基于液晶层的取向控制经过液晶层的光量，从而适当显示图像。

具有上述驱动原理的LCD称为扭曲向列(TN)模式LCD。除了这种TN模式LCD以外，还研发了采用水平电场的共平面开关(IPS)模式LCD。在IPS模式LCD中，为了产生共平面电场(水平电场)，在第一基板的各像素区域上形成像素电极和公共电极，使得像素电极和公共电极彼此平行地延伸。由共平面电场使液晶层以某一方向取向。

以下将参照图1和图2描述上述的LCD中在第一基板上的栅线和数据线之间的交叉部分处形成TFT和在像素区域形成像素电极的结构，以及用于形成TFT和像素电极的过程。图1为根据现有技术的TFT阵列基板的截面图。图2为用于制造根据现有技术的TFT阵列基板的方法流程图。

如图1所示，薄膜晶体管阵列基板的每个TFT包括从栅线(未示出)伸出的栅极11。在栅极11的上方以岛状设置半导体层13，使得在栅极11和半导体层13之间设置栅绝缘层12。每个TFT还包括分别设置在半导体层13的两相对侧且彼此相间隔的源极14a和漏极14b。从数据线(未示出)伸出形成源极14a。半导体层13具有层叠结构，其包括下非晶硅层13a以及设置在除沟道区域以外的非晶硅层13a上的上掺杂层(n⁺层)13b。该掺杂层13b与源极14a和漏极14b的下表面相接触。

设置像素电极16使其与每个TFT中漏极14b的部分上表面相接触。在像素电极16和每个源极14a和漏极14b之间形成作为隔层的钝化层15。在第一基板10上形成的上述结构称为“TFT阵列”。现在将参照图2结合一个TFT描述制造该TFT阵列的方法。图2为用于制造根据现有技术的TFT阵列的工艺的流程图。

如图1和图2所示，在方框11S中，在第一基板10的上方沉积金属层，然后选择性地去除该金属层以形成栅线和栅极11，从而使得栅极11从栅线中伸出。然后，在包括栅极11的第一基板10的上表面上方沉积栅绝缘层12。

随后，在方框12S中，在栅绝缘层12的上表面上顺序沉积半导体层13和金属层，然后选择性地去除半导体层13和金属层以形成数据线(未示出)和源极14a和漏极14b。半导体层13具有包括下非晶硅层13a和上掺杂层13b的层叠结构。由于半导体层13设置在源极14a和漏极14b的下方，因此在形成源极14a和漏极14b时半导体层13和金属层一起构图。对在源极14a和漏极14b之间限定的区域执行选择性地衍射曝光工艺，从而从该区域去除金属层和半导体层13的掺杂层13b。将半导体层13的剩余部分限定为沟道区域。

然后在包括数据线、源极14a和漏极14b的栅绝缘层12的上表面上设置钝化层15。随后在方框13S中，形成钝化层孔以暴露漏极14b的部分上表面。其后，在钝化层15的整个上表面的上方沉积透明电极材料，从而通过透明电极材料填盖钝化层孔。然后在方框14S，可选择性地去除透明电极材料以形成像素电极16。

但是，根据现有技术的上述TFT阵列基板具有若干缺点。为了形成TFT阵列基板以及位于TFT阵列基板上的TFT晶体管阵列，必须采用至少四轮掩模工序形成栅线、形成半导体层和数据线、形成钝化层孔以及形成像素电极。

对所需的膜构图所采用的这些掩模非常昂贵。而且，每次使用掩模，必须要执行诸如沉积待构图的掩模、涂覆光刻胶膜、曝光、显影该光刻胶膜以及采用显影后的光刻胶膜蚀刻沉积膜的各种工艺。在完成蚀刻工艺后，还必须执行诸如清洗的附加工艺。为此，使用掩模导致成本增加、处理时间增加并且降低了生产率。

发明内容

本发明提供了一种薄膜晶体管阵列基板及其制造方法，其基本上消除了由现有技术的局限和缺点带来的一个或多个技术问题。可以采用减少次数的掩模工序制造薄膜晶体管阵列基板。

本发明其他优点、目的及特征一部分将在下述说明书得到阐明，并且一部分对于本领域的普通技术人员在研究下文时变得显而易见或通过实施本发明而了解。本发明的目的及其他优点可由在书面的说明书和权利要求书以及附图中特别指出的结构实现和获得。

在第一方案中，一种薄膜晶体管阵列基板包括彼此交叉以限定基板上的像素区域的栅线和数据线。与每一个一条栅线和一条数据线的交叉点相邻设置的多个薄膜晶体管，每个薄膜晶体管包括从栅线伸出的栅极、从数据线伸出的源极和与源极相邻的漏极。在像素区域上的多个像素电极与漏极相邻。多个透明电极图案与一条数据线相邻设置。源极从数据线伸出。

在第二方案中，一种薄膜晶体管阵列基板包括多条栅线和与所述多条栅线交叉的多条数据线。多条栅线的其中一条与多条数据线的其中一条交叉以在基板上形成像素区域。基本平行于栅线设置多条公共线。与栅线和数据线的交叉点相邻设置多个薄膜晶体管，其中每个薄膜晶体管包括从栅线伸出的栅极、从数据线伸出的源极和与源极相邻的漏极。在所述漏极的至少一个上设置多个第一存储电极。设置在每个像素区域中从一个第一存储电极延伸的多个像素电极。设计多个透明电极图案使其与第一存储电极相间隔并与源极相接触。在每个像素区域设置多个公共电极并且所述公共电极与像素电极交替设置。

在第三方案中，一种薄膜晶体管阵列基板的制造方法包括在基板上形成栅线和栅极。在包括栅线和栅极的基板的表面上沉积栅金属层、半导体形成层和数据金属层。去除至少一部分数据金属层、半导体形成层和栅绝缘层，从而使得数据线基本垂直于栅线延伸。在包括数据线的基板的表面上方沉积透明电极层。去除至少一部分透明电极层、数据金属层和半导体形成层至预定深度。

在第四方案中，一种薄膜晶体管阵列基板的制造方法包括在基板上形成栅线、栅极和栅焊盘图案。在基板的上表面上方沉积栅绝缘层、半导体形成层和数据金属层。选择性地去除至少一部分数据金属层、半导体形成层和栅绝缘层以形成基本垂直于栅线延伸的数据线。半导体形成层区域保留。在基板的上表面上方沉积透明电极层。去除透明电极层、数据金属层和半导体形成层至预定深度，从而在各半导体形成层区域中设置半导体层和源极、漏极。

在第五方案中，一种薄膜晶体管阵列基板的制造方法包括在基板上设置基本沿同一方向延伸的栅线和公共线。在基板上还设置公共电极、栅极和栅焊盘图案。在包括栅线、公共线、公共电极、栅极和栅焊盘图案的基板的表面上沉积栅绝缘层、半导体形成层以及数据金属层。选择性地去除至少一部分数据金属层、半导体层形成层和栅绝缘层以形成基本垂直于栅线延伸的数据线。通过选择性地去除形成半导体层形成区域。在包括数据线的基板的表面上方沉积透明电极层。去除至少一部分透明电极层、数据金属层和半导体形成层至预定深度。至少一部分透明电极层的去除使得在半导体层形成区域中形成半导体层、源极和漏极。

通过研究如下的附图和详细描述，本发明的其他系统、方法、特征和优点对于熟悉本领域的技术人员来说将或者变得显而易见。本发明旨在保护所有包含于说明书中、包含在本发明范围内、由以下权利要求保护的以及通过如下权利要求限定的所有其他系统、方法、特征和优点。在该部分中的所有内容都不应该被视作对于这些权利要求的限制。以下将结合实施方式讨论进一步的方案和优点。

应理解，对本发明进行的上述的概括说明和以下的详细说明为示例性的和解释性的，并旨在提供如权利要求书所述的本发明的进一步解释。

附图说明

包含用来提供本发明进一步理解并结合进来组成本申请一部分的附图，其示出了本发明的实施方式，并和说明书一起用于解释本发明的原理。在附图中：

图1所示为根据现有技术的薄膜晶体管(TFT)阵列基板的截面图；

图2所示为根据现有技术的TFT阵列基板的制造方法的流程图；

图3所示为根据一个实施方式用于形成TFT阵列基板的TFT阵列的方法的流程图；

图4所示为根据第一实施方式的TFT阵列基板的平面图；

图5所示为沿图4的线I-I’、II-II’、III-III’的横截面图；

图6A至图6C所示为根据第一实施方式制造TFT阵列基板的处理步骤的平面图；

图7A至图7E所示为根据第一实施方式制造TFT阵列基板的处理步骤的截面图；

图8所示为根据第二实施方式的TFT阵列基板的平面图；

图9所示为沿图8的IV-IV’、V-V’、VI-VI’和VII-VII’线的横截面图；

图10A至图10D所示为根据第二实施方式制造TFT阵列基板的处理步骤的平面图；

图11所示为在根据实施方式的TFT阵列基板上形成钝化层的方法的示意图；以及

图12所示为在根据实施方式的TFT阵列基板上形成钝化层的另一方法的示意图。

具体实施方式

以下将说明本发明的实施方式。这些实施方式于LCD检查装置以及采用该检查装置的LCD检查方法相关，在附图中示出其实施例。尽可能，在整个附图中对于相同或者相似的部件使用同样的附图标记。这里，将短语“连接到”定义为通过一个或者多个中间部件直接或者间接连接的意思。这些中间部件可以既包括硬件又包括基于部件的软件。

图3所示为根据一个实施方式用于形成薄膜晶体管(TFT)阵列基板的TFT阵列的方法的流程图。如图3所示，根据TFT阵列基板制造方法，在方框100S中，采用用于形成栅线和栅极的第一掩模得到TFT阵列。在方框110S中，采用第二掩模形成半导体层和数据线层。在方框120S中，采用第三掩模形成像素电极以及半导体层中的沟道。

根据TFT阵列基板制造方法的一个实施方式，在数据线层上直接设置或者形成像素电极，而不在数据线层与像素电极层之间插入钝化层。因此，不需要另外采用形成钝化层孔的工艺。这样减少了在制造工艺中采用的掩模次数。在构图像素电极时限定沟道。因此不需要采用在传统工艺中形成沟道时所需的衍射曝光工艺，从而减少了曝光工艺的次数。以下将结合如下所述的各种实施方式描述上述TFT阵列基板制造方法和根据该制造方法形成的TFT阵列的结构。

本发明的第一实施方式涉及一种采用三轮掩模形成的共平面开关(IPS)模式LCD的TFT阵列基板以及该TFT阵列基板的制造方法。图4所示为根据本发明第一实施方式的TFT阵列基板的平面图。图5所示为沿图4的线I-I’、II-II’、III-III’的横截面图。这里，线I-I’延伸经过TFT，线II-II’延伸经过存储电容器和公共线，并且线III-III’延伸经过数据焊盘。

在如下说明中，将根据一个实施方式的TFT阵列基板的中心部分限定为进行图像显示的显示区域，而将围绕显示区域的TFT阵列基板部分限定为施加某种驱动信号的焊盘区域。在显示区域中限定多个像素区域。

如图4和图5所示，根据第一实施方式的TFT阵列基板，在显示区域，第一基板100包括多条栅线101和多条数据线102，其在基板100上栅线101和数据线102的交叉部分限定像素区域。在显示区域中，基板100还包括均位于栅线101和一条数据线102之间的交叉部分处的多个TFT，每个TFT包括从一条栅线101伸出的栅极101a。源极102a在栅线101与数据线102之间的交叉部分处从数据线102伸出。漏极102b在位于栅线101与数据线102之间的交叉部分处从数据线102伸出，同时与源极102a相间隔。基板还包括在显示区域与各栅线101平行设置的公共线111。第一存储电极111a与公共线111之一整体设置，并设置在一个像素区域中，同时其宽度大于公共线的宽度。公共电极111b均设置在像素区域之一中，使得该公共电极111b以手指形状从一个第一存储电极111a分叉。换句话说，公共电极111b单独从第一存储电极111a之一延伸出来。公共电极111b基本垂直于栅线101和公共线111。

像素电极103与公共电极111b交替设置，并且设置第二存储电极103a与一个像素电极103成为整体，同时由设置一个第一存储电极111a的区域局部覆盖。

基板100还包括焊盘区域。在焊盘区域中，在限定栅焊盘的一个区域中的一条栅线101的一端设置栅焊盘图案121。在限定数据焊盘的一个区域中的一条数据线102的一端设置数据焊盘图案122。在每个栅焊盘图案121的上方层叠设置数据图案层117a和栅焊盘端123。在每个数据焊盘图案122的上方设置数据焊盘端133。栅焊盘端123和数据焊盘端133由和像素电极103位于同一层的透明电极材料构成。

设置透明电极图案103b与每个TFT的源极102a和漏极102b接触，该源极102a和漏极102b位于透明电极图案103b的下方。将存储图案102c与每个TFT的漏极102b一体成型。每个第二存储电极103a形成在一个存储图案102c上从而使它们彼此接触。

在一个像素电极103的下方还形成数据图案层117a同时该数据图案层117a与一个存储图案102c成为一体。每个透明电极图案103b形成在一个数据线102上。透明电极图案103b由与像素电极103一样的材料构成。同时参照图4和图5，可以发现在待形成数据线、像素电极和存储电容器的大部分区域中以层叠图案形式构图用于形成数据线的数据金属层和用于形成像素电极的透明电极层。

可以在数据线102上设置透明电极图案103b，并且可不需要设置在像素电极103的下方的数据图案层117a。这可通过改变用于构图数据线102的第二掩模的开口或者掩蔽部分的形状和用于构图像素电极的第三掩模的开口或者掩蔽部分的形状来实现。由于第三掩模应限定沟道，因此该第三掩模应具有对应于半导体层的各沟道部分的透光部分(当第三掩模由具有正型光阻特性的光刻胶膜构成时)。当第三掩模由具有负型光阻特性的光刻胶膜构成时，该掩模应具有遮光部分。当采用具有上述结构的第三掩模执行构图时，在对应于每个TFT的半导体层104的数据图案层117a部分分别限定一个源极102a和一个漏极102b。因此，从对应于半导体层104的沟道区域去除非晶硅层116a。

如上所述，直接在构图后的数据线层的上方形成透明电极层，而无需在构图后的数据线层的上方形成钝化层。这样可以在蚀刻透明电极层的工艺中限定半导体层104的沟道。因此，可以同时形成每个TFT区域中的源极102a、漏极102b、透明电极图案103b和第二存储电极103a。

如图5所示，不仅在栅线101、栅极101a、第一存储电极111a和栅焊盘图案121上而且在数据焊盘区域上形成栅绝缘层114a。在栅绝缘层114a的上方层叠半导体层104。半导体层104具有包括非晶硅层115a和掺杂层(n⁺层)116a或者126的层叠结构。掺杂层126可以包括第一掺杂层126a和第二掺杂层126b，在沟道区域去除所述两个掺杂层。为了暴露栅焊盘图案121的预定部分，从对应于每个栅焊盘图案121的预定部分的区域去除预定宽度的数据图案层117a、掺杂层116a、非晶硅层115a和栅绝缘层114a。采用用于覆盖栅焊盘图案121的至少暴露部分的透明电极材料形成各栅焊盘端123。

每个第一存储电极111a和形成在第一存储电极111a上方的存储图案102c和第二存储电极103a一起形成存储电容器，存储图案102c和第二存储电极103a接触。在第一存储电极111a和存储图案102c之间插入栅绝缘层114a。在一个实施方式中，使用氧化物在基板100的最上层上方设置钝化层125。

尽管未示出，但是可以在面向基板100的第二基板(未示出)设置滤色片阵列。第二基板包括形成用于覆盖除像素区域以外区域以及TFT的黑矩阵层。滤色片层至少设置在像素区域中，并且在包括黑矩阵层和滤色片层的第二基板的上表面的上方设置覆盖层。基板100可以在基板100和第二基板之间密封液晶层的状态下与第二基板接合。

图6A至图6C所示为根据第一实施方式制造TFT阵列基板的处理步骤的平面图。图7A至图7E所示为根据第一实施方式制造TFT阵列基板的处理步骤的截面图。

如图6A和图7A所示，首先在基板100的整个上表面的上方沉积栅金属层。其后，在栅金属层的整个上表面的上方涂覆第一光刻胶膜(未示出)。然后采用第一掩模(未示出)对该第一光刻胶膜执行曝光和显影工艺，从而构图该第一光刻胶薄膜。随后，采用该构图后的光刻胶膜执行构图工艺。选择性去除栅金属层，从而形成多条沿一方向延伸的栅线101、多条沿基本平行于各栅线101延伸的公共线111，以及以手指形状从一条栅线101或者一条公共线111分叉出来的公共电极111b。换句话说，公共电极111b可以单独延伸自一条栅线101、一条公共线111或者第一存储电极111a。公共电极111b基本垂直于栅线101和公共线111。

与公共线111的其他部分相比，每条公共线111在对应于像素区域的部分宽度增加由此限定第一存储电极111a。第一存储电极111a和第二存储电极103a以及插入第一存储电极111a和第二存储电极103a之间的绝缘层形成存储电容器(如图6C所示)。第二存储电极103a与设置在公共线111上的像素电极(在图7C中用“103”表示)一体成型使得像素电极与公共线111重叠。公共线111、第一存储电极111a和公共电极111b为一整体。

在上述的构图工艺中，还设置从各像素区域中栅线101的部分伸出栅极101a。同时，在每条栅线101形成栅焊盘图案121。随后，如图7A所示，在包括元件101、101a、111、111a和111b的基板100的整个上表面的上方顺序沉积栅绝缘层114、非晶硅层115、掺杂层(n⁺层)116和数据金属层117。

如图6B和7B所示，在数据金属层117的整个上表面的上方涂覆第二光刻胶膜(未示出)。然后采用第二掩模(未示出)对该第二光刻胶膜执行曝光和显影工艺，从而构图该第二光刻胶膜。随后，采用构图后的光刻胶膜执行构图工艺，从而选择性地去除数据金属层117，从而形成数据图案层117a。采用数据图案层117a作为掩模，干法蚀刻设置在数据图案层117a的下方的掺杂层116和非晶硅层115，随后蚀刻栅绝缘层114。根据本工艺，形成掺杂图案层116a、非晶硅图案层115a、栅绝缘图案层114a，其具有基本上和数据图案层117a一样的宽度。或者，宽度可以和数据图案层117a相似(考虑侧边锥形)。

数据图案层117a可以设置在待形成数据线的区域、待形成包括源极和漏极的半导体层的区域、围绕每个栅焊盘区域的区域和每个数据焊盘区域。设置在每个数据焊盘区域中的数据图案层117a部分称为数据焊盘图案122。

在采用第二掩模的蚀刻工艺中，形成垂直于栅线101延伸的数据线102，并从而限定像素区域。同时在每条数据线102的一端，即在每个数据焊盘区域中，形成数据焊盘图案122。此外，在每个TFT区域形成图案使得该图案从一条数据线102伸出。此外，在每个存储电容器区域中设置另一图案使得该图案的一部分与设置于存储电容器区域的公共电极111b的一部分交替设置。在上述工艺中，暴露设置在每个栅焊盘区域中的栅焊盘图案121的上表面的预定部分。还暴露每条公共线111的上表面。

如图7C所示，在包括数据焊盘图案122的数据图案层117a的上方沉积透明电极层。然后可以在透明电极层的上表面的上方涂覆第三光刻胶膜(未示出)。采用第三掩模(未示出)对第三光刻胶膜执行曝光和显影工艺，从而构图该第三光刻胶膜。随后，采用构图后的第三光刻胶膜执行构图工艺。选择性地去除透明电极层，从而在各像素区域中的数据图案层117a上形成透明电极图案103b和像素电极103。在沟道区域、设置在各栅焊盘图案121上的部分数据图案层117a上的栅焊盘端123以及位于各数据焊盘图案122上和围绕数据焊盘图案122的数据焊盘端133的区域上可不形成透明电极图案103b和像素电极103。设置在每个像素区域中的数据图案层117a的一部分与上述形成在像素区域中的公共电极111b的一部分交替设置，同时与设置在像素区域的第一存储电极111a局部重叠。

为了保护栅线和公共线111的表面，可以由在构图透明电极层时形成的另一透明电极图案覆盖处于暴露状态的栅线和公共线111。在附图中没有示出该透明电极图案。

采用透明电极图案103b和像素电极103作为掩模，如图6C和7D所示，根据蚀刻工艺去除对应于各沟道区域的部分数据图案层117a和掺杂层116a。在完成蚀刻工艺后，可将留在每个栅极101a上的部分数据图案层117a限定为设置在沟道区域的两侧同时彼此间隔的源极102a和漏极102b。将留在部分数据图案层117a的下方的部分掺杂层126(126a和126b)和非晶硅层整体定义为半导体层104。在该实施方式中，源极102a具有U型形状，而限定在源极102a和漏极102b之间的沟道也具有U型形状。该形状用于保护增加的沟道区域面积。在替代实施方式中，沟道区域可以具有诸如L形或者“-”形状。

如图7E所示，可以通过O₂等离子体处理基板100以形成钝化层(未示出)(例如，图9中的“125”)，该钝化层由位于基板100上形成的元件上方的氧化物(SiO₂)构成。设计钝化层以保护半导体层104的开口沟道部分与外界环境隔离。在一实施方式中，钝化层125厚度为约200到500埃。通过将单个基板加载到真空腔室中，然后对该基板执行氧气等离子体工艺形成该钝化层。可选地，可以通过将运输多个基板的盒或者类似设备加载到反应炉中、然后对多个基板执行氧气等离子体工艺以及热氧化工艺形成钝化层。然后在钝化层125的上方形成取向膜(未示出)。然后研磨该定向膜。

如上所述，采用三轮掩模获得根据第一实施方式的TFT阵列基板的制造方法。在TFT阵列基板的制造方法中，在数据线层和像素电极之间形成钝化层并非必不可少的。因此，在4-轮掩模工艺中涉及的钝化层孔形成工艺在本实施方式中变得没有必要。形成像素电极使得他们与数据线层接触，并且采用像素电极的形状限定各沟道区域。因此，可以在不采用其他衍射曝光工艺的情况下，采用如上所述的三轮掩模形成TFT阵列。

本发明的第二实施方式涉及用于扭曲向列(TN)模式LCD的TFT阵列基板及其制造方法，这里采用三轮掩模形成该TFT阵列基板。

图8所示为根据第二实施方式的TFT阵列基板的平面图，图9所示为沿图8的线IV-IV’、V-V’、VI-VI’和VII-VII’的截面图。这里，线IV-IV’延伸经过TFT，线V-V’延伸经过存储电容器，线VI-VI’延伸经过栅焊盘，并且线VII-VII’延伸经过数据焊盘。

如图8和图9所示，在显示区域，根据本发明第二实施方式的TFT阵列基板包括多条栅线101和多条数据线102，在基板100上栅线101和数据线102的交叉部分限定像素区域。在该显示区域，基板100还包括多个TFT。TFT包括栅极101a、源极102a和漏极102b，其中栅极101a从位于栅线101和一条数据线102之间的交叉部分处的一条栅线101伸出，源极102a从栅线101和数据线102之间的交叉部分处的数据线102伸出，漏极102b从位于栅线101和数据线102之间的交叉部分处的数据线102伸出同时与源极102a彼此间隔。基板100还包括：在显示区域形成在一个像素区域中的像素电极103，使得在像素电极103与在预定区域中TFT的漏极102b的上表面相接触的情况下该像素电极103与设置在与像素电极103相关的栅线的上一条栅线重叠；以及均形成在与形成数据线的层位于同一层上的存储图案102c，其设置在像素电极103和与像素电极重叠的上一条栅线之间以作为隔层。

基板100在焊盘区域中还包括：分别在限定栅焊盘的一个区域中的一条栅线101的一端形成的栅焊盘图案121；以及分别在限定数据焊盘的一个区域中的一条数据线102的一端形成的数据焊盘图案122。在每个栅焊盘图案121的上方层叠设置数据图案层117a和栅焊盘端123。在每个数据焊盘图案122的上方形成数据焊盘端133。栅焊盘端123和数据焊盘端133由与像素电极103位于同一层的透明电极材料构成。

如图9所示，形成透明电极图案103b以覆盖单独的数据线102和与数据线102相关联的TFT的源极102a。在像素区域漏极102a的上表面上形成各像素电极103。在图8中，没有示出透明电极图案。在每条数据线102上形成透明电极图案103b可以不是必须的。因此，只需在源极102a和漏极102a以及像素区域上提供透明电极图案103b和像素电极103。这通过改变用于构图数据线102的第二掩模的开口和遮蔽部分的形状和用于构图像素电极第三掩模的开口和遮蔽部分的形状来实现。

由于第三掩模应限定沟道，所以第三掩模具有对应于半导体层的各沟道部分的透光部分(当第三掩模由具有正型光阻特性的光刻胶膜构成时)。当第三掩模由具有负型光阻特性的光刻胶膜构成时，该掩模可以具有遮光部分。当采用具有上述结构的第三掩模执行构图时，在对应于每个TFT的半导体层104的数据图案层117a部分限定一个源极102a和一个漏极102b。从对应于半导体层104的沟道区域去除非晶硅层116a。

在根据第二实施方式的上述结构中，存储电容器包括由与像素区域相关联的上一条栅线所限定的第一存储电极。由层叠在一起的存储图案和像素电极103限定第二存储电极，同时该第二存储电极与上一条栅线重叠。由栅绝缘层114a、非晶硅层115a和插入在第一和第二存储电极之间的掺杂层126c限定介电层。在基板100的最上层的上方设置钝化层125。

为了获得在蚀刻透明电极层的工艺中待限定的半导体层104的沟道，直接在构图后的数据线层上方形成透明电极层，而在构图后的数据线上方不形成钝化层。因此，可以同时形成在各TFT区域中的源极102a、漏极102b、透明电极图案103b和第二存储电极103a。

如图9所示，不但在栅线101、栅极101a和栅焊盘图案121而且在数据焊盘区域上形成栅绝缘层114a。在栅绝缘层114a上层叠半导体层104。半导体层104具有包括非晶硅层115a和掺杂层(n⁺层)116a或者126的层叠结构。掺杂层126可以包括第一掺杂层126a和第二掺杂层126b，在沟道区域去除所述两个掺杂层。

如图9所示，可以采用透明电极材料在栅焊盘图案121上直接形成每个栅焊盘端123，使得栅焊盘端123与栅焊盘图案121的上表面接触。可选地，为了暴露栅焊盘图案121的预定部分，从对应于每个栅焊盘图案121的部分的区域中去除预定宽度的数据图案层117a、掺杂层116a、非晶硅层15a和栅绝缘层114a。采用透明电极材料形成各栅焊盘端123使其覆盖栅焊盘图案121的暴露部分。

在面向基板100的第二基板(未示出)形成滤色片阵列。第二基板包括形成用于覆盖除像素区域以外区域以及TFT的黑矩阵、在像素区域设置滤色片层以及在包括黑矩阵和滤色片层的第二基板的整个上表面的上方形成的覆盖层。基板100可以在基板100和第二基板之间密封液晶层的状态下与第二基板接合。

以下将描述根据本发明第二实施方式制造TFT阵列基板的工艺。图10A至图10D所示为根据第二实施方式制造TFT阵列基板的处理步骤的平面图。

如图10A所示，根据该方法，首先在基板100的上表面上方沉积栅金属层。采用第一掩模(未示出)选择性地去除栅金属层以形成多条沿一方向延伸的栅线101、在各像素区域从栅线101的一部分伸出的栅极101a以及在各栅线101设置的栅焊盘图案121。

在包括元件101、101a和121的基板100的上表面上方顺序沉积栅绝缘层114a、非晶硅层115a、掺杂层(n⁺层)116a和数据图案层117a。

如图10B所示，采用第二掩模(未示出)选择性地蚀刻数据金属层117从而形成数据图案层117a。采用数据图案层117a作为掩模，干法蚀刻设置在数据图案层117a下方的掺杂层116和非晶硅层115，随后蚀刻栅绝缘层114。根据本工艺，形成掺杂图案层116a、非晶硅图案层115a和栅绝缘图案层114a，其具有基本上和数据图案层117a类似的宽度。

数据图案层117a可以设置在待形成数据线的区域、待形成包括源极和漏极的半导体层的区域和各数据焊盘区域。设置在每个数据焊盘区域中的数据图案层117a部分称为数据焊盘图案122。

如图10C所示，在包括数据焊盘图案122的数据图案层117a的上方沉积透明电极层。采用第三掩模(未示出)可选择性地去除透明电极层，从而在数据图案层117a上形成透明电极图案103b和像素电极103。在沟道区域、在各栅焊盘图案121上的栅焊盘端123以及位于各数据焊盘图案122上和围绕数据焊盘图案122的数据焊盘端133上不形成透明电极图案103b和像素电极103。

为了保护栅线101的表面，可以由在构图透明电极层时所形成的另一透明电极图案覆盖处于暴露状态的栅线101。在附图中省略示出该透明电极图案。

采用像素电极103、透明电极图案103b和部分数据图案层117a作为掩模，根据蚀刻工艺去除对应于各沟道区域的掺杂层116a。将在完成蚀刻工艺后留在每个栅极101a上的部分数据图案层117a限定为设置在沟道区域的两侧并且彼此间隔的源极102a和漏极102b。将留在部分数据图案层117a下方的部分掺杂层126(126a和126b)和非晶硅层整体定义为半导体层104。在该实施方式中，源极102a具有U型形状，而位于源极102a和漏极102b之间的沟道也具有U型形状。该形状用于确保增加的沟道区域面积。当然，沟道区域可以具有诸如L形或者“-”形的其他形状。

如图10D所示，可以通过O₂等离子体处理基板100以形成由氧化物(SiO₂)构成的氧化层(未示出)，该氧化层位于基板100上形成的元件的上方。该氧化层可以用作钝化层125。特别地，通过氧化层可以保护半导体层104的开口沟道部分与外界环境隔离。

形成厚度约为200到500埃的钝化层125。通过将单个基板加载到真空腔室中，然后对该基板执行期望的氧气等离子体工艺形成该钝化层。可选地，可以通过将运输多个基板的盒或者类似设备加载到反应炉中、然后对多个基板执行氧气等离子体工艺以及热氧化工艺形成钝化层。在钝化层125的上方形成取向膜(未示出)，并研磨该取向膜。

采用三轮掩模获得根据第二实施方式的TFT阵列基板的制造方法。在TFT阵列基板的制造方法中，在数据线层和像素电极之间形成钝化层并非必不可少的。因此，可以跳过4-轮掩模工艺中涉及的钝化层孔形成工艺。此外形成像素电极使得他们与数据线层接触，并且采用像素电极的形状限定各沟道区域。因此，可以在不采用额外衍射曝光工艺的情况下，采用如上所述的三轮掩模形成TFT阵列。

以下将描述用于形成位于在基板100上形成的阵列的最上层表面上方的钝化层的工艺或者方法。图11所示为在根据一个实施方式在TFT阵列基板上形成钝化层的方法示意图。

图11所示的方法采用用于形成钝化层的真空腔室200。因此，首先将形成有TFT阵列的诸如本实施方式TFT阵列基板的基板100加载到真空腔室200中，其中该TFT阵列包括TFT、像素电极等。然后将氧气(O₂)通入真空腔室200。对基板100执行氧气等离子体工艺，从而在基板100的表面上方形成具有预定厚度的钝化层125。在该实施方式中，真空腔室200以一个基板为单位执行基板处理。

图12所示为在根据实施方式在TFT阵列基板上形成钝化层的另一方法示意图。图12所示的方法采用反应炉形成钝化层。因此，首先在多个盒或者其他设备中安装形成有包括TFT和像素电极等的TFT阵列的基板100。然后将盒加载到反应炉300中。在对基板100加热的情况下向反应炉300中供应氧气。通过对基板100加热在每个基板100的表面上方形成钝化层125。基本上在形成钝化层125的同时，执行热处理和退火处理以提高钝化层125的质量，该钝化层125是氧化层。在该实施方式中，可以减少用于形成基板100上的钝化层125的氧气量从而减小气体成本。也可以在通用退火炉中执行该方法。如上所述，等离子体导致很少或者不会导致损害。也可以将钝化层125生长为更大的厚度。

根据所述实施方式的TFT阵列基板及其制造方法可以具有如下效果。第一，在构图数据线层以形成数据线之后，在数据线层上沉积用于形成像素电极的材料，而在数据线层与像素电极层之间不插入作为隔层的钝化层。当构图像素电极层以形成像素电极时，同时也限定了半导体层的沟道。因此，采用三轮掩模就可以完全形成TFT阵列基板。由于在形成沟道期间没有执行衍射曝光工艺，因此可以减少曝光工艺次数，并简化掩模的透光/遮光部分的形状。

第二，还可以通过减少用在制造工艺中的掩模次数简化整体制造工艺，并因此提高与大规模生产相关联的生产率。第三，上述TFT阵列基板及其制造方法适用于任意模式的LCD，例如共平面(IPS)模式、扭曲向列(TN)模式和垂直排列(VA)模式。

显然本领域的技术人员在不脱离本发明的精神和范围内可以对本发明进行各种改进和变形。因此，本发明旨在覆盖所有落入权利要求书及其等效物范围内的修改和变形。

这里对于实施方式的描述用于提供对于不同实施方式结构的总体理解。不希望该描述作为采用这里所述的结构或者方法的装置和系统的全部元件和特征的完整描述。在浏览本发明时许多其他实施方式对本领域的技术人员来说是显而易见的。从本发明可以采用并导出其他实施方式，使得在不脱离本发明的精神和范围内可以对本发明的结构和逻辑进行替代和改变。此外，所述附图仅为代表性的并且并非按比例描绘。可以放大附图中的某些比例，而缩小附图中的其他比例。因此，认为所述公开内容和附图仅为示例性的而非限制性的。

仅出于方便目的考虑，本公开中的一个或者多个实施方式单独和/或整体而言称为术语“发明”，而不希望将本申请的范围随便限定为任意具体的发明或者创造概念。而且，尽管这里已经描述了具体的实施方式，但是应理解任何以后用于实现相同或者类似目的的排列方式均可以替代所述的具体实施方式。本公开用于覆盖各种实施方式的任意或者全部随后的修改和变形。在阅读本说明书时，上述实施方式的结合以及这里没有具体指出的其他实施方式对于本领域的技术人员来说显而易见。

为了符合37C.F.R.&1.72(b)的要求特提供本发明的摘要，应理解该摘要并非用于解释或者限制权利要求书的范围和含义。此外，在上述的详细说明中，各种实施方式可以结合到一起或者出于简化本公开的目的以单独实施方式进行描述。不应该将本发明解释为反映所要求保护的实施方式要求比在每个权利要求中引用的更多的技术特征的意图。相反，在如下的权利要求中所反映的，发明主题涉及少于任意公开的实施方式的所有特征的特征。因此，将以下的权利要求结合到详细说明书中，而每个权利要求本身限定其各自所要求的主题。

上述公开的主题认为是示例性的而非限制性的，并且所附权利要求书旨在覆盖落入本发明的精神和范围内的所有修改、改进以及其他实施方式。因此，为了最大化法律允许的范围，通过如下权利要求及其等效物的最广泛的允许解释确定本发明的范围，并且不应受到上述详细说明的限制和限定。尽管已经公开了本发明的不同实施方式，但是对于本领域的技术人员可以在本发明的范围内实现更多实施方式。因此，根据所附权利要求书及其等效物限定本发明。

Claims (37)

1、一种薄膜晶体管阵列基板，包括：

彼此交叉以限定基板上的像素区域的栅线和数据线；

与每一个一条栅线和一条数据线的交叉点相邻设置的多个薄膜晶体管，每个薄膜晶体管包括从栅线伸出的栅极、从数据线伸出的源极和与该源极相邻的漏极；

在所述像素区域上的多个像素电极，所述像素电极与该漏极相邻；以及

与一条数据线相邻的多个透明电极图案，其中所述源极从该数据线伸出。

2、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述多个薄膜晶体管的至少一个还包括设置在该栅极与所述源极和漏极之间的半导体层，所述半导体层包括该栅极。

3、根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述多个薄膜晶体管的至少一个还包括设置在该栅线与该半导体层之间的栅绝缘层。

4、根据权利要求3所述的薄膜晶体管阵列基板，其特征在于，构图所述半导体层和栅绝缘层使其具有基本相同的宽度。

5、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，还包括：

形成在该基板的表面上方的钝化层，该基板包括所述栅线、数据线、薄膜晶体管和像素电极层。

6、根据权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述钝化层为氧化层，厚度约为200到500埃。

7、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述像素电极和透明电极图案设置在同一层。

8、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，还包括：

基本上平行于所述栅线设置在像素区域上的公共线。

9、根据权利要求8所述的薄膜晶体管阵列基板，其特征在于，还包括：

从一个公共线分叉出来的多个公共电极，所述公共电极的至少一个具有与像素电极层的像素电极交替设置的部分。

10、根据权利要求9所述的薄膜晶体管阵列基板，其特征在于，每个所述像素电极具有设置用于与一个薄膜晶体管的漏极重叠的存储电极，并且所述像素电极以手指形状从像素区域中的存储电极中分叉出来。

11、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，还包括：

设置在一条所述栅线的一端的栅焊盘图案；以及

设置在一个所述栅焊盘图案上的栅焊盘端，所述栅焊盘端和像素电极层设置在同一层上。

12、根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，还包括：

设置在一条所述数据线的一端的数据焊盘图案；

设置在一个所述数据焊盘图案上的数据焊盘端，所述数据焊盘端和像素电极层设置在同一层上。

13、一种薄膜晶体管阵列基板，包括：

多条栅线；

与所述多条栅线交叉的多条数据线，所述多条栅线的其中一条与所述多条数据线的其中一条交叉以在基板上形成像素区域；

基本平行于栅线设置的多条公共线；

与所述栅线和数据线的交叉点相邻设置的多个薄膜晶体管，其中每个薄膜晶体管包括从栅线伸出的栅极、从数据线伸出的源极和与该源极相邻的漏极；

多个第一存储电极，其中所述多个第一存储电极的至少一个设置在所述漏极的至少一个上；

在每个像素区域中从一个所述第一存储电极延伸设置的多个像素电极；

与该第一存储电极相间隔并与该源极相接触的多个透明电极图案；以及

在每个像素区域中并且与所述像素电极交替设置的多个公共电极。

14、根据权利要求13所述的薄膜晶体管阵列基板，其特征在于，所述栅线和公共线设置在同一层。

15、根据权利要求13所述的薄膜晶体管阵列基板，其特征在于，所述公共线的至少一条包括位于所述像素区域中的第二存储电极，所述第二存储电极的宽度大于该至少一条公共线的宽度。

16、根据权利要求15所述的薄膜晶体管阵列基板，其特征在于，形成在各像素区域中的公共电极的一部分从该像素区域中的第二存储电极延伸。

17、根据权利要求13所述的薄膜晶体管阵列基板，其特征在于，所述第一存储电极、像素电极和透明电极图案位于同一层。

18、一种薄膜晶体管阵列基板的制造方法，包括：

在基板上形成栅线和栅极；

在包括所述栅线和栅极的基板的表面上沉积栅绝缘层、半导体形成层和数据金属层；

去除至少一部分数据金属层、半导体形成层和栅绝缘层，从而使得数据线基本垂直于栅线延伸；

在包括数据线的基板的表面上方沉积透明电极层；以及

去除至少一部分透明电极层、数据金属层和半导体形成层至预定深度。

19、根据权利要求18所述的方法，其特征在于，从对应于半导体层形成区域的沟道区域执行所述去除至少一部分透明电极层、数据金属层和半导体形成层至预定深度的步骤。

20、根据权利要求19所述的方法，其特征在于，还包括：

构图像素区域的预定部分以在半导体形成层上形成半导体层，在数据金属层上形成源极和漏极，以及在透明电极上形成与所述漏极连接的像素电极。

21、根据权利要求18所述的方法，其特征在于，在去除至少一部分数据金属层、半导体形成层以及栅绝缘层以后，半导体层形成区域保留。

22、根据权利要求18所述的方法，其特征在于，还包括：

在包括所述像素电极的基板的表面上方形成钝化层。

23、根据权利要求22所述的方法，其特征在于，通过至少一个氧气等离子体工艺在真空腔室、反应炉或者其组合中执行所述形成钝化层的步骤。

24、根据权利要求19所述的方法，其特征在于，所述半导体形成层包括含有非晶硅层和设置在该非晶硅层上方的掺杂层的层叠结构。

25、根据权利要求24所述的方法，其特征在于，在将半导体形成层去除至预定深度时，从对应于沟道的区域去除该掺杂层。

26、根据权利要求18所述的方法，其特征在于，还包括：

在形成栅线时，形成基本平行于栅线的公共线和从每条公共线延伸的公共电极。

27、根据权利要求26所述的方法，其特征在于，所述像素电极与所述公共电极交替设置。

28、根据权利要求18所述的方法，其特征在于，还包括：

在形成该栅线时在每条栅线的一端形成栅焊盘图案；以及

在形成所述像素电极时形成与该栅焊盘图案连接的栅焊盘端，使得该栅焊盘端与像素电极位于同一层。

29、根据权利要求18所述的方法，其特征在于，还包括：

在形成该数据线时在每条数据线的一端形成数据焊盘图案；以及

在形成所述像素电极时在该数据焊盘图案上形成数据焊盘端，使得该数据焊盘端与所述像素电极位于同一层。

30、一种薄膜晶体管阵列基板的制造方法，包括：

在基板上形成栅线、栅极和栅焊盘图案；

在该基板的上表面上方沉积栅绝缘层、半导体形成层和数据金属层；

选择性地去除至少一部分数据金属层、半导体形成层和栅绝缘层以形成基本垂直于所述栅线延伸的数据线，半导体形成层区域保留；

在该基板的上表面上方沉积透明电极层；以及

去除所述透明电极层、数据金属层和半导体形成层至预定深度，从而在各半导体形成层区域中设置半导体层和源极、漏极。

31、根据权利要求30所述的方法，其特征在于，去除所述透明电极层的步骤用于在各像素区域中形成像素电极、形成与各栅焊盘图案相接触的栅焊盘端以及形成与各数据焊盘图案相接触的数据焊盘端。

32、根据权利要求30所述的方法，其特征在于，还包括：

在该基板的表面上方形成钝化层。

33、根据权利要求32所述的方法，其特征在于，通过至少一个氧气等离子体工艺在真空腔室、反应炉或者其组合中执行形成该钝化层的步骤。

34、一种薄膜晶体管阵列基板的制造方法，包括：

在基板上设置基本沿同一方向延伸的栅线和公共线；

在该基板上设置公共电极、栅极和栅焊盘图案；

在包括所述栅线、公共线、公共电极、栅极和栅焊盘图案的基板的表面上沉积栅绝缘层、半导体形成层以及数据金属层；

选择性地去除至少一部分数据金属层、半导体层形成层和栅绝缘层以形成基本垂直于所述栅线延伸的数据线，其中通过选择性地去除形成半导体层形成区域；

在包括数据线的基板的表面上方沉积透明电极层；以及

去除至少一部分透明电极层、数据金属层和半导体形成层至预定深度，其中至少一部分透明电极层的去除使得在各半导体层形成区域中形成半导体层、源极和漏极。

35、根据权利要求34所述的方法，其特征在于，至少一部分透明电极层的去除在各像素区域中形成像素电极、形成与各栅焊盘图案连接的栅焊盘端，以及形成与各数据焊盘图案连接的数据焊盘端。

36、根据权利要求34所述的方法，其特征在于，还包括：

在该基板的表面上方形成钝化层。

37、根据权利要求36所述的方法，其特征在于，通过至少一个氧气等离子体工艺、真空腔室、反应炉或者其组合执行形成所述钝化层的步骤。

Images