CN2720637Y - 内联机结构 - Google Patents

内联机结构 Download PDF

Info

Publication number
CN2720637Y
CN2720637Y CN200420066216XU CN200420066216U CN2720637Y CN 2720637 Y CN2720637 Y CN 2720637Y CN 200420066216X U CN200420066216X U CN 200420066216XU CN 200420066216 U CN200420066216 U CN 200420066216U CN 2720637 Y CN2720637 Y CN 2720637Y
Authority
CN
China
Prior art keywords
layer
interconnect structure
conductor
dielectric constant
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN200420066216XU
Other languages
English (en)
Inventor
余振华
曾鸿辉
章勋明
胡正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN2720637Y publication Critical patent/CN2720637Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Abstract

本实用新型一种内联机结构，是在介电层中形成一开口，再以原子层沉积法(ALD)在开口侧壁与底部上形成扩散阻障层与低阻值金属层作为复合式扩散阻障层，以阻隔后续形成的铜导线扩散并增进其附着力。较佳的复合式扩散阻障层为以原子层沉积法形成的双层式TiN、双层式TaN、三层式Ta/TaN/富Ta的TaN复合层或三层式Ta/TaN/Ta复合层。

Description

内联机结构
技术领域
本实用新型是关于半导体结构，特别有关于一种铜金属内联机结构，藉以加强其导线与介电层间的扩散阻障效果与附着度。
背景技术
在集成电路的金属内联机制程中，铝与铝合金被广泛用于内联机的导线。然而，对于半导体组件而言，作为内联机结构的导线材料的阻值越低时，可提升半导体组件的讯号传播。因此，铜金属则由于其阻值低，可避免电致迁移(electromigration，EM)与抗应力等优点，目前成为大型与超大规模集成电路的内联机导线的主要材料。
目前，铜内联机结构通常藉由所谓“镶嵌”或“双镶嵌”(dual damascene)制程所形成，以取代现有的铝内联机结构。简要而言，镶嵌式的金属联机制程乃在半导体芯片表面先形成开口或沟槽，再将铜金属或铜合金填入这些开口中而形成导线结构。然而，铜制程会遭遇到铜扩散至相邻的绝缘材料中，例如扩散至氧化硅层或含氧聚合物层等问题，而导致铜导线的腐蚀，造成后续附着力不佳，剥落，产生孔洞或线路的电性问题等。因此，对于铜内联机结构而言，需要形成扩散阻障层以隔离铜导线与介电层。
因此，在现有技术中，半导体基底上形成的半导体组件，如MOS晶体管，或导电组件等，其上通常覆盖有绝缘材料，例如氧化物层。而在特定区域上的氧化物层则进一步被蚀刻形成开口以露出其下的导电层。一般在开口的侧壁与底部上会先形成一阻障层作为扩散阻障层并可增加绝缘层与后续金属导线间的附着力。接着在内衬层上形成一导电晶种层，例如铜晶种层。铜晶种层乃作为后续电镀形成铜内联机结构的导电基础层。当沉积铜金属后，绝缘层表面多余的铜金属则以化学机械研磨去除并平坦化。最后在绝缘层与金属导线表面形成一保护层。类似的制程重多次后，则形成多重金属内联机结构。
在现有技术中，阻障层，例如TaN，通常藉由物理气相沉积法(PVD)或化学气相沉积法(CVD)形成于半导体基底上。以PVD形成阻障层时，其优点在于可以形成高纯度且均匀的TaN薄膜。然而其缺点在于PVD的阶梯覆盖性较差，亦即，较难均匀的覆盖高深宽比的开口。
此外，为了增进电路效能，目前的集成电路制程也引入低介电常数材料取代一般的介电常数材料，以提供较一般氧化硅层更低的电容，并因此增进电路的速度。一般的低介电常数材料包含旋涂式硅玻璃(spin-on-glasses，SOG)，是以旋涂式涂布后，再经过烘烤而形成相对多孔式的氧化硅结构。其它的多孔式硅玻璃目前也被研发出来，例如德州仪器公司所研发的xerogels材料等，并应用于双镶嵌制程中，最低可使介电层的介电常数低至1.3左右。而目前一般用的介电层的介电常数值约介于4。
有机与半有机材料，例如polysilsesquioxanes、氟化硅玻璃(fluorinated silica glass，FSG)与氟化聚对二甲苯乙醚(fluorinatedpolyarylene ethers)等可作为低介电常数与超低介电常数材料。而纯有机，非硅杂质的材料，例如氟化聚对二甲苯乙醚，因其介电性质与容易加工等特性，目前也逐渐应用于半导体制程中。另外，有机硅玻璃(Organosilicateglass，OSGs)，例如应用材料公司所提供的黑钻石(Black Diamond)，其介电常数则介于2.6-2.8之间。
此外，TaN阻障层直接沉积于特定低介电常数材料上时，例如沉积于氟化低介电常数材料FSG或OSG材料，如黑钻石上时，其附着力不佳。这会导致阻障层沉积后立刻剥落，或者在后续制程中发生剥落的问题。剥落问题可能肇因于TaN阻障层与低介电常数材料间的高张力(tensile stress)与低键结力(weak bonding)。
镶嵌制程中的阻障层材料除了需具备上述所提的对铜良好的阻隔、良好的覆盖能力(coverage)与附着力等条件外，阻障层材料更必须具备良好的沉积顺应性(conformality)、连续性以及可以形成厚度极薄的薄膜以降低阻值。
实用新型内容
本实用新型的一个目的在于提供一种对低介电常数介电层的附着力佳的阻障层。
本实用新型的再一个目的在于提供一种具有良好的阶梯覆盖率(stepcoverage)的阻障层，以降低电致迁移(electromigration，EM)。
本实用新型的另一个目的在于提供一种顺应性与连续性佳，且厚度薄与低阻值的阻障层，做为铜晶种层与低介电常数介电层之间的中间层，以增加其附着力与做为铜扩散阻障层。
为达上述目的，本实用新型提供数种复合式的扩散阻障层，适用于内联机结构中。在本说明书中，「复合式」一词是指一迭层结构(laminated layer)，是指由多层依序相迭而成，而其中该迭层中的每一次层(sub-layer)可以为相同或不同的材料。
根据本实用新型的一内联机结构中包含：一半导体基底，其上具有导电区；一介电层覆盖于该半导体基底上，并具有介层洞露出导电区；一扩散阻障层及/或一附着层内衬于介层洞的内壁上；以及，一导电插塞填充于介层洞中。在较佳实施例中，扩散阻障层乃藉由原子层沉积法(atomic layerdeposition，ALD)形成复合式的导电层，内衬于介电层开口内壁，作为扩散阻障及/或提高附着力的中间层。
较佳的复合式扩散阻障层可为以ALD依序在介电层上形成的迭层式双TiN层或双TaN层、Ti与TiN或Ta与TaN组合的双层结构、三层式的Ta/TaN/富Ta的TaN迭层或Ta/TaN/Ta迭层。该复合式阻障层的总厚度可为20-200。
在另一较佳实施例中，可于形成上述复合式扩散阻障层前，先在介电层的镶嵌开口内壁上，形成一低阻值金属层，例如Ti或Ta金属层。
此外，本实用新型更提供一种内联机结构，包含：一半导体基底，其上具有导电区；一介电层覆盖于该半导体基底上，并具有介层洞露出导电区；一低阻值金属层内衬于介层洞的内壁上；以及，一导电插塞填充于介层洞中。在较佳实施例中，低阻值金属层乃藉由原子层沉积法(atomic layerdeposition，ALD)形成Ti或Ta金属层，厚度介于10-100，内衬于介电层开口内壁，作为扩散阻障及/或提高附着力的中间层。
原子层沉积法(ALD)，例如原子层化学气相沉积法(ALCVD)的优点在于其制程温度低且控制沉积厚度以形成超薄的薄膜。上述藉由ALD形成的单层、双层或三层式复合式扩散阻障层，具有杂质含量低与均匀度佳、阶梯覆盖性高、低针孔密度(low pin-hole density)、以及与介电层与导电层之间的接触阻值低(low contact resistivity)等优点。
附图说明
图1-图7所示为根据本实用新型的第一实施例中，一种制造内联机结构的剖面流程图。
图2A至图2C所示为根据本实用新型的复合式扩散阻障层结构。
图8所示为根据本实用新型的第二实施例中，一种双层内联机结构剖面图。
符号说明
100：半导体基底、110：导电区、120：低介电常数介电层、130：开口、142：第一扩散阻障层、142’：扩散阻障层、144：第二扩散阻障层、146：第三扩散阻障层、140：复合式扩散阻障层、150：晶种层、160：导电层、170：保护层、180：蚀刻终止层、190：低介电常数介电层、200：复合式扩散阻障层、210：晶种层、220：导电插塞、230：保护层、240：蚀刻终止层。
具体实施方式
为了让本实用新型的上述目的、特征、及优点能更明显易懂，以下配合所附图式，作详细说明如下：
下述实施例乃藉以说明根据本实用新型以镶嵌制程在半导体基底上制造一内联机结构。为了说明方便，以下仅以单镶嵌制程为例，说明本实用新型的手段与功效，但本实用新型并非以此为限。熟悉本领域的人士自可根据以下实施例，将本实用新型应用于双镶嵌制程中。
第一实施例
图1所示为一半导体基底100，例如一硅基底或涂布于一绝缘基材上的硅层(silicon-on-insulator substrate，SOI)。在半导体基底100上具有一导电区110，例如一MOS组件上的导电接触区(contact region)或一内联机结构。导电区110可为铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)、钨(W)或其合金或其金属化合物等材料。
如图1所示，在该半导体基底100上沉积具有平坦表面的介电层120，覆盖于导电区110之上。该介电层120可以为单层或迭层的含硅材料或有机介电材料。较佳者，介电层120为低介电常数(low k)的介电材料，例如介电常数低于3.5的氧化硅材料，更佳者为介电常数为2.8或更低的介电材料。较佳的低介电常数材料可为有机硅玻璃(organosilicate glass)、掺氟硅玻璃(fluorinated silica glass，FSG)、有机旋涂涂布玻璃(organic spin-onglass)、化学气相沉积法形成的无机介电材料或上述材料的迭层组合物，但本实用新型并非以此为限。
另外，更可选择性的在介电层120沉积前，先在半导体基底100上形成一蚀刻终止层(未显示)。蚀刻终止层可藉由电浆增强型化学气相沉积法(PECVD)，以氩气作为携带气体(carrier gas)，形成硅氮氧化物(siliconoxynitride)或富硅的氮氧化物层(silicon-rich oxynitride)。
接着以微影与蚀刻制程，定义并蚀刻介电层120，以形成一接触开口130露出半导体基底100上的导电区110。在蚀刻形成接触开口130时，蚀刻终止层(未显示)可预防过度蚀刻损伤底下的导电区110。接触开口130可以为介层洞开口或一双镶嵌开口(亦即同时具有一介层洞与一沟槽图样的开口)等，其开口型式可以根据联机需要而定义。而开口130与导电区相接触的底部宽度，较佳者介于100-800。
而在开口130中填入导电晶种层与导电材料之前，先于开口内壁中形成导电内衬层，以作为扩散阻障层与附着层。根据本实用新型，扩散阻障层乃藉由原子层沉积法(ALD)所形成单层、双层或多层的结构。参见图2A，所示为一种双层式的扩散阻障层。双层式的扩散阻障层可以选择由ALD所形成的Ti、Ta、W、TiN、TaN、非晶形TaN或非晶形TiN材料，而两层可以为相同或不同材料。在一较佳实施例中，双层式扩散阻障层142与142’乃为相同材料，但分两次沉积而成。例如，先以原子层化学气相沉积法(ALCVD)形成厚度约100～150的第一TaN层142，内衬于开口130中的侧壁与底部上，再将该第一TaN层142暴露于空气或氧气中一段时间。在较佳实施例中，第一TaN层142先暴露于含氢气的空气中并进行一电浆处理。接着，续于第一TaN层142上，形成厚度约为100～150的第二TaN层142’。相似地，亦可根据上述方法，形成双层式的TiN层作为扩散阻障层。又或者，可形成Ti与TiN或Ta与TaN的双层式扩散阻障层。
在另一实施例中，在形成复合式的扩散阻障层前，先于开口130内壁上中形成低阻值导电层。如图2B所示，以自离子化电浆溅镀法(self ionizedplasma(SIP) sputtering)或离子化金属电浆溅镀法(ionized metal plasma(IMP)sput tering)或ALD形成厚度10-100的第一层Ta或Ti金属层142，内衬于开口130的内壁中。接着再以ALD形成第二层复合式扩散阻障层144，覆盖于第一层低阻值金属层142表面。相似地，复合式扩散阻障层144可以为双层式或三层式的复合层，其可由ALD所形成的Ti、Ta、W、TiN、非晶形TaN或非晶形TiN所构成，其双层或三层可选择自相同或相异材料。
在一较佳实施例中，该复合式扩散阻障层为迭层式三层结构。如图2C所示，在开口130中，先形成低阻值的Ta金属层作为第一层扩散阻障层142。接着在Ta金属层142上沉积一TaN层，作为第二层扩散阻障层144。接着在其上形成Ta金属或富Ta的TaN层作为第三扩散阻障层146。而所有的扩散阻障层142至146均由ALD形成。而所形成的三层复合式扩散阻障层的厚度介于20-200间。
根据本实用新型，利用Ta或Ti金属层作为开口130内壁的第一层内衬层的优点在于可增进与介电层120间的附着力，特别是增进低介电常数介电层与后续填入的铜金属或铜合金层间的附着度。另外的优点之一在于Ta或Ti金属的低阻值，可以降低与后续导电层的接触阻值(contact resistivity)。
根据图2A、图2B或图2C形成一复合式扩散阻障层140后，接着可在选择性的沉积一金属晶种层150于其上，衬于开口130的内壁上，如图3所示。较佳的金属晶种层为铜金属、铜合金或其组合物的晶种层，可藉由物理气相沉积法(PVD)、化学气相沉积法(CVD)、原子层化学气相沉积法(ALCVD)或湿式电镀法形成(wet plating)。
接着，如图4所示，在开口130中填入导电材料160，以与半导体基底100上的导电区110成电性连结。导电材料160可以为金属、金属化合物、合金、掺杂的多晶硅、多晶金属硅化物等导电材料，但并非以此为限。较佳的导电材料则为铜或铜合金。铜金属或铜合金导体可以藉由在开口130中填入过量的铜金属或铜合金，接着再将开口130之外的多余导电材料以回蚀刻(etchingback)或化学机械研磨(CMP)去除后形成，如图5所示。而铜金属或铜合金的沉积，可藉由物理气相沉积法(PVD)、化学气相沉积法(CVD)或电化学沉积法(electrochemical deposition，ECD)等方式所形成。而在铜金属或铜合金导电插塞160形成后，可在150-400℃下进行退火程序，以降低铜金属或铜合金导电插塞160的阻值。
如图6所示，在一较佳实施例中，更可将介电层120的表面适度的回蚀刻100-500，以露出扩散阻障层140上方部分例壁，而较佳的回蚀刻方式可采用化学机械研磨(CMP)法进行。
在图7中，接着在半导体基底100表面形成一保护层170与一蚀刻终止层180以覆盖该介电层120与导电插塞160。较佳的保护层170可为碳含量高于20％的硅氮化物(silicon carbide)。而较佳的蚀刻终止层180可以为含碳氧薄膜(carbon-oxygen containing film)，厚度介于500-2000之间，较佳厚度为500-1000之间。
在另一实施例中，可以形成一导电性保护层(未显示)仅覆盖于该导电插塞160上作为帽盖层(capping layer)。而较佳者，该导电性保护层可以藉由自对准制程形成。
第二实施例
图8所示为本实用新型的另一实施例中的两层式内联机结构，其是藉由如第一实施例中的方法所形成。如图8所示，在半导体基底100覆盖有一低介电常数介电层120(如：k≤2.8)，其中嵌有一导电插塞160。较佳者，在该低介电常数介电层120与导电插塞160之间具有一复合式扩散阻障层140，而较佳者，该第一低介电常数介电层120的表面略低于该导电插塞160约100-500左右。而在该第一介电层120的表面上，依序覆盖一蚀刻终止层180与第二低介电常数介电层190(如：k≤2.8)。而在第二低介电常数介电层190中，则嵌有第二导电插塞220，以与第一介电层120中的导电插塞160成电性连结。该第二导电插塞220的较佳宽度为200-1000。在较佳情况中，该第二导电插塞220的侧壁与底部以ALD形成的金属晶种层210与复合式扩散阻障层200所包覆。而更佳者，第二低介电常数介电层190的表面略低于第二导电插塞220约100-500。而在半导体基底100表面，则形成一保护层230与一蚀刻终止层240，以覆盖该第二低介电常数介电层190与第二导电插塞220。如图8所示，较佳的保护层230可为碳含量高于20％的碳硅化物。而较佳的蚀刻终止层180与240可为含碳氧薄膜(carbon-oxygen containing film)，厚度介于500-2000之间，较佳厚度为500-1000之间。
在一较佳实施例中，第一导电插塞160可为一钨插塞，用以连结MOS组件的源极/漏极、栅极或金属硅化物等处。而第一低介电常数介电层可为掺磷硅玻璃(phosphorus-doped silicon glass，PSG)、未掺杂硅玻璃(un-dopedsilicon glass，USG)、富硅的硅氧化物、硅氧氮化物(silicon oxynitride)、富硅的硅氧氮化物(silicon-rich oxynitride)、氮化硅(silicon nitride)、富硅的氮化硅或其组合物等。第二导电插塞220则可为铜金属、铜合金、屡金属、铝合金等构成的金属插塞或双镶嵌导线。而该第二低介电常数层可以为介电常数小于2.8的含硅氧材料、有机硅玻璃(organosilicate glass)、掺氟硅玻璃(fluorinated silica glass，FSG)、有机旋涂涂布玻璃(organicspin-on glass)、化学气相沉积法形成的无机介电材料或上述材料的迭层组合物。而在较佳实施例中，第二低介电常数介电层190的介电常数(k)小于第一低介电常数介电层120。而该第一与第二复合式扩散阻障层140与160，则可如图2A、图2B或图2C所示，以ALD形成迭层结构。
在另一实施例中，图8所示的第一与第二导电插塞160与220为铜金属或铜合金插塞，而第一与第二介电层120与190均为介电常数(k)≤2.8的介电材料。而更佳者，第二介电层190的介电常数值低于第一介电层120者。藉此，可强化内联机结构的应力耐受度。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视所附的权利要求范围所界定者为准。

Claims (14)

1.一种内联机结构，其特征是，包含：
一半导体基底，其上具有一第一导体；
一介电层，覆盖于该半导体基底上，该介电层上具有一开口，以露出该第一导体；
一复合式扩散阻障层，是以原子层沉积法形成，内衬于该开口的侧壁与底部；以及
一第二导体，填充于该开口中，以与该第一导体成电性连结。
2.根据权利要求1所述的内联机结构，其特征是，该第一导体是选择自由铜、铜合金、铝、铝合金、钛、钽、钨、金属硅化物、合金或金属化合物所组成的族群中。
3.根据权利要求1所述的内联机结构，其特征是，该开口的宽度为100-800。
4.根据权利要求1所述的内联机结构，其特征是，该复合式扩散阻障层的厚度为20-200。
5.根据权利要求1所述的内联机结构，其特征是，该复合式扩散阻障层为双层或三层式迭层结构，其各层是选择自由钛、钽、钨、氮化钛、氮化钽与富钽的氮化钽所组成的族群中。
6.根据权利要求1所述的内联机结构，其特征是，该复合式扩散阻障层包含富钽的氮化钽。
7.根据权利要求1所述的内联机结构，其特征是，该第二导体是选择自由铜、铜合金、铝与铝合金所组成的族群中。
8.根据权利要求1所述的内联机结构，其特征是，含一碳硅化物保护层，覆盖于该介电层与该第二导体之上。
9.根据权利要求1所述的内联机结构，其特征是，更包含一导电性保护层覆盖于该第二导体上。
10.根据权利要求1所述的内联机结构，其特征是，该复合式扩散阻障层的厚度为20-200。
11.一种内联机结构，其特征是，包含：
一半导体基底；
一第一低介电常数介电层，覆盖于该半导体基底上，该第一低介电常数介电层中嵌有一第一导体；
一第二低介电常数介电层，覆盖于该第一低介电常数介电层上；
一第二导体，是由铜或铜合金构成，是嵌入于该第二低介电常数介电层中，并与该第导体成电性连结，且该第二低介电常数介电层的表面低于该第二导体表面；以及
一低阻值金属层，是由原子层沉积法形成，厚度为10-100，设置于该第二导体与该第二低介电常数介电层之间。
12.根据权利要求11所述的内联机结构，其特征是，该低阻值金属层包含Ta或Ti。
13.根据权利要求11所述的内联机结构，其特征是，该第二低介电常数介电层的介电常数值小于该第一低介电常数介电层的介电常数值。
14.根据权利要求11所述的内联机结构，其特征是，该第二低介电常数介电层的表面低于该第二导体100-500。
CN200420066216XU 2003-09-04 2004-06-23 内联机结构 Expired - Lifetime CN2720637Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/654,757 2003-09-04
US10/654,757 US6958291B2 (en) 2003-09-04 2003-09-04 Interconnect with composite barrier layers and method for fabricating the same

Publications (1)

Publication Number Publication Date
CN2720637Y true CN2720637Y (zh) 2005-08-24

Family

ID=34226011

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2004100496840A Pending CN1591856A (zh) 2003-09-04 2004-06-23 内联机结构及其制造方法
CN200420066216XU Expired - Lifetime CN2720637Y (zh) 2003-09-04 2004-06-23 内联机结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2004100496840A Pending CN1591856A (zh) 2003-09-04 2004-06-23 内联机结构及其制造方法

Country Status (4)

Country Link
US (2) US6958291B2 (zh)
CN (2) CN1591856A (zh)
SG (1) SG118233A1 (zh)
TW (1) TWI235454B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623435A (zh) * 2011-01-31 2012-08-01 北京泰龙电子技术有限公司 一种阻挡层及其制备方法
CN102623434A (zh) * 2011-01-31 2012-08-01 北京泰龙电子技术有限公司 一种扩散阻挡层及其制备方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142882B2 (en) * 2001-03-09 2006-11-28 Schmidt Dominik J Single chip wireless communication integrated circuit
US6958291B2 (en) * 2003-09-04 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with composite barrier layers and method for fabricating the same
JP3647853B1 (ja) * 2003-10-24 2005-05-18 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
JP4207749B2 (ja) * 2003-10-28 2009-01-14 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
JP2006156716A (ja) * 2004-11-30 2006-06-15 Renesas Technology Corp 半導体装置およびその製造方法
KR100591185B1 (ko) * 2004-12-23 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자에서 금속배선의 형성방법 및 그 반도체 소자
US7138714B2 (en) * 2005-02-11 2006-11-21 International Business Machines Corporation Via barrier layers continuous with metal line barrier layers at notched or dielectric mesa portions in metal lines
US20060244151A1 (en) * 2005-05-02 2006-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Oblique recess for interconnecting conductors in a semiconductor device
TWI267946B (en) * 2005-08-22 2006-12-01 Univ Nat Chiao Tung Interconnection of group III-V semiconductor device and fabrication method for making the same
US7387962B2 (en) * 2005-10-17 2008-06-17 Samsung Electronics Co., Ltd Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization
US20070297081A1 (en) * 2006-06-27 2007-12-27 Seagate Technology Llc Magnetic device for current assisted magnetic recording
US7498256B2 (en) * 2006-08-21 2009-03-03 International Business Machines Corporation Copper contact via structure using hybrid barrier layer
KR100792358B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
US7713866B2 (en) * 2006-11-21 2010-05-11 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
CN101211818B (zh) * 2006-12-26 2010-04-07 中芯国际集成电路制造(上海)有限公司 半导体集成电路的互连结构填隙铜镀的方法与结构
US20080259493A1 (en) * 2007-02-05 2008-10-23 Seagate Technology Llc Wire-assisted write device with high thermal reliability
JP5010939B2 (ja) * 2007-02-19 2012-08-29 株式会社東芝 半導体装置の製造方法
KR100885186B1 (ko) * 2007-05-03 2009-02-23 삼성전자주식회사 확산 베리어 필름을 포함하는 반도체 소자의 형성 방법
JP5214913B2 (ja) * 2007-05-31 2013-06-19 ローム株式会社 半導体装置
JP5117112B2 (ja) * 2007-05-31 2013-01-09 ローム株式会社 半導体装置
US8339736B2 (en) * 2007-06-20 2012-12-25 Seagate Technology Llc Wire-assisted magnetic write device with low power consumption
US7855853B2 (en) * 2007-06-20 2010-12-21 Seagate Technology Llc Magnetic write device with a cladded write assist element
US7983002B2 (en) * 2007-06-26 2011-07-19 Seagate Technology Llc Wire-assisted magnetic write device with a gapped trailing shield
US8098455B2 (en) * 2007-06-27 2012-01-17 Seagate Technology Llc Wire-assisted magnetic write device with phase shifted current
US20090032949A1 (en) * 2007-08-02 2009-02-05 Micron Technology, Inc. Method of depositing Tungsten using plasma-treated tungsten nitride
US20090108450A1 (en) * 2007-10-30 2009-04-30 International Business Machines Corporation Interconnect structure and method of making same
US20090218692A1 (en) * 2008-02-29 2009-09-03 Roland Hampp Barrier for Copper Integration in the FEOL
US8242017B2 (en) * 2008-03-07 2012-08-14 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for copper gap fill plating of interconnect structures for semiconductor integrated circuits
KR100986296B1 (ko) * 2008-09-05 2010-10-07 삼성전기주식회사 반도체 패키지 및 그 제조 방법
CN102347311B (zh) * 2010-07-29 2013-05-01 台湾积体电路制造股份有限公司 半导体组件及其制造方法
US9177917B2 (en) 2010-08-20 2015-11-03 Micron Technology, Inc. Semiconductor constructions
US20120086101A1 (en) * 2010-10-06 2012-04-12 International Business Machines Corporation Integrated circuit and interconnect, and method of fabricating same
US9224773B2 (en) 2011-11-30 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal shielding layer in backside illumination image sensor chips and methods for forming the same
TWI633624B (zh) * 2011-12-01 2018-08-21 應用材料股份有限公司 用於銅阻障層應用之摻雜的氮化鉭
CN103456678A (zh) * 2012-06-05 2013-12-18 旺宏电子股份有限公司 阻障堆叠结构及形成阻障堆叠结构的方法
US9269615B2 (en) 2012-07-20 2016-02-23 Globalfoundries Inc. Multi-layer barrier layer for interconnect structure
US8728931B2 (en) * 2012-07-20 2014-05-20 GlobalFoundries, Inc. Multi-layer barrier layer for interconnect structure
US8772158B2 (en) * 2012-07-20 2014-07-08 Globalfoundries Inc. Multi-layer barrier layer stacks for interconnect structures
US8962473B2 (en) * 2013-03-15 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming hybrid diffusion barrier layer and semiconductor device thereof
US8877633B2 (en) * 2013-03-28 2014-11-04 Globalfoundries Inc. Methods of forming a barrier system containing an alloy of metals introduced into the barrier system, and an integrated circuit product containing such a barrier system
CN103579100A (zh) * 2013-10-23 2014-02-12 复旦大学 在扩散阻挡层上制备超薄铜籽晶层的方法及其应用
US9472517B2 (en) * 2014-03-18 2016-10-18 Intel Corporation Dry-removable protective coatings
TWI563621B (en) * 2014-05-30 2016-12-21 Macronix Int Co Ltd Semiconductor structure and method for manufacturing the same
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof
US9449921B1 (en) 2015-12-15 2016-09-20 International Business Machines Corporation Voidless contact metal structures
US20170170114A1 (en) * 2015-12-15 2017-06-15 Lam Research Corporation Multilayer film including a tantalum and titanium alloy as a scalable barrier diffusion layer for copper interconnects
US9870987B2 (en) * 2016-02-29 2018-01-16 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US10804464B2 (en) * 2017-11-24 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming memory device with diffusion barrier and capping layer
US10381307B1 (en) * 2018-05-14 2019-08-13 Nanya Technology Corporation Method of forming barrier layer over via, and via structure formed thereof
CN109103139B (zh) * 2018-08-14 2020-11-20 上海华虹宏力半导体制造有限公司 半导体通孔的制造方法
WO2021102661A1 (zh) * 2019-11-26 2021-06-03 重庆康佳光电技术研究院有限公司 一种光阻剥离液的隔离结构、tft阵列及其制备方法
US11587873B2 (en) * 2020-05-06 2023-02-21 Applied Materials, Inc. Binary metal liner layers
US11270911B2 (en) 2020-05-06 2022-03-08 Applied Materials Inc. Doping of metal barrier layers
US11482666B2 (en) 2020-09-17 2022-10-25 United Microelectronics Corp. Method for fabricating a semiconductor device
CN114121893A (zh) * 2021-10-25 2022-03-01 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200890B1 (en) 1999-08-10 2001-03-13 United Microelectronics Corp. Method of fabricating copper damascene
US6617239B1 (en) 2000-08-31 2003-09-09 Micron Technology, Inc. Subtractive metallization structure and method of making
US20020106881A1 (en) 2000-12-07 2002-08-08 Jain Manoj K. Prevention of contact failure by hydrogen treatment
US7164206B2 (en) * 2001-03-28 2007-01-16 Intel Corporation Structure in a microelectronic device including a bi-layer for a diffusion barrier and an etch-stop layer
KR100519376B1 (ko) * 2001-06-12 2005-10-07 주식회사 하이닉스반도체 반도체 소자의 확산 방지막 형성 방법
US6936537B2 (en) * 2001-06-19 2005-08-30 The Boc Group, Inc. Methods for forming low-k dielectric films
US6607976B2 (en) * 2001-09-25 2003-08-19 Applied Materials, Inc. Copper interconnect barrier layer structure and formation method
CN1207763C (zh) 2001-12-12 2005-06-22 联华电子股份有限公司 金属线路铜背端的渐层式阻障层
CN100485920C (zh) 2001-12-18 2009-05-06 联华电子股份有限公司 具有双层硅碳化合物阻挡层的集成电路
KR100465063B1 (ko) * 2002-04-01 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2004039916A (ja) * 2002-07-04 2004-02-05 Nec Electronics Corp 半導体装置およびその製造方法
US6958291B2 (en) * 2003-09-04 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with composite barrier layers and method for fabricating the same
US6841466B1 (en) * 2003-09-26 2005-01-11 Taiwan Semiconductor Manufacturing Company Method of selectively making copper using plating technology

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623435A (zh) * 2011-01-31 2012-08-01 北京泰龙电子技术有限公司 一种阻挡层及其制备方法
CN102623434A (zh) * 2011-01-31 2012-08-01 北京泰龙电子技术有限公司 一种扩散阻挡层及其制备方法
CN102623435B (zh) * 2011-01-31 2015-02-18 北京泰龙电子技术有限公司 一种阻挡层及其制备方法

Also Published As

Publication number Publication date
US20060027932A1 (en) 2006-02-09
TW200511497A (en) 2005-03-16
SG118233A1 (en) 2006-01-27
TWI235454B (en) 2005-07-01
US7265447B2 (en) 2007-09-04
CN1591856A (zh) 2005-03-09
US6958291B2 (en) 2005-10-25
US20050054191A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
CN2720637Y (zh) 内联机结构
CN1124647C (zh) 半导体器件中的互连结构及其制作方法
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
CN100385660C (zh) 改善电子迁移的半导体元件与半导体元件的形成方法
US6294836B1 (en) Semiconductor chip interconnect barrier material and fabrication method
US6100195A (en) Passivation of copper interconnect surfaces with a passivating metal layer
US6359328B1 (en) Methods for making interconnects and diffusion barriers in integrated circuits
KR100505513B1 (ko) 반도체 디바이스를 형성하기 위한 공정
US6525425B1 (en) Copper interconnects with improved electromigration resistance and low resistivity
CN1312755C (zh) 铜内连线的制作方法
CN101188210A (zh) 半导体结构的形成方法
CN101051631A (zh) 集成电路的内联机结构、镶嵌式结构以及半导体结构
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
CN100352035C (zh) 用于高纵横比半导体器件的掺硼氮化钛层
US20040224500A1 (en) Method of forming metal line of semiconductor device
CN1216407C (zh) 一种金属层间介电层的制造方法
US8211794B2 (en) Properties of metallic copper diffusion barriers through silicon surface treatments
US20100193956A1 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
US7679192B2 (en) Semiconductor device including cover layer
CN1567548A (zh) 形成阻障层的方法与结构
US7531901B2 (en) Metal interconnection of semiconductor device and method for forming the same
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN1601742A (zh) 金属联机结构及其制造方法
KR100815938B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20020053610A (ko) 반도체장치의 배선 및 배선연결부 제조방법

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140623

Granted publication date: 20050824