CN2726116Y - 改善蚀刻中止层与金属层间的粘着性的结构 - Google Patents

改善蚀刻中止层与金属层间的粘着性的结构 Download PDF

Info

Publication number
CN2726116Y
CN2726116Y CNU200420049599XU CN200420049599U CN2726116Y CN 2726116 Y CN2726116 Y CN 2726116Y CN U200420049599X U CNU200420049599X U CN U200420049599XU CN 200420049599 U CN200420049599 U CN 200420049599U CN 2726116 Y CN2726116 Y CN 2726116Y
Authority
CN
China
Prior art keywords
metal
layer
etch stop
adhesive structure
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU200420049599XU
Other languages
English (en)
Inventor
林俊成
彭兆贤
眭晓林
梁孟松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN2726116Y publication Critical patent/CN2726116Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Abstract

本实用新型提供了一种改善蚀刻中止层与金属层间的粘着性的结构，该结构包括在金属层与蚀刻中止层间增加了一层原子层级金属氮化物作为覆盖层，藉以增加蚀刻中止层与金属层的粘着性，以提升可靠度。

Description

改善蚀刻中止层与金属层间的粘着性的结构
技术领域
本实用新型提供了一种用以改善蚀刻中止层与金属层间的粘着性的结构，特别是提供了一种金属镶嵌结构，且适用于单金属镶嵌或双重金属镶嵌的结构。
背景技术
面对市场对轻薄短小的电子组件的需求趋势，集成电路组件的线宽尺寸也不断地缩小，而随着集成电路组件的线宽尺寸的微缩化，致使组件的运算速度受到电阻电容延迟(Resistance Capacitance Delay；RC Delay)以及日趋严重的电迁移(Electromigration)的影响而明显减慢。因此，面对目前高密集度的电路设计，必须舍弃传统电阻较高的金属铝(Al)，而改用具有更低电阻且抗电迁移能力较佳的金属材料，例如铜(Cu)金属，来作为组件的内连线。
除此之外，由于铜的低电阻特性，于是以铜为导线材料的集成电路组件可承受更密集的电路排列，因此可大幅缩减金属层数量。如此一来，不仅可降低生产成本，还可提升组件的运算速度。而铜的较佳的抗电迁移能力，还可使得以铜为导线的组件具有更长的寿命及较佳的稳定性。
另一方面，由于工艺上及导线材料的限制，而难以藉由改变导线面积等几何上的改变来降低寄生的电容值。因此，目前除了采用金属铜来作为组件的内连线材料外，还利用低介电常数材料来作为金属导线间的绝缘材料，以进一步降低导线间的寄生电容值。寄生电容值的下降，不仅可使得组件的速度性能大幅提高，还可减少功率的消耗(Power Dissipation)及噪声干扰(Cross-talk Noise)，有效提升组件的操作性能。
然而，以铜作为组件的导线时，却面临铜无法利用传统的干式蚀刻(DryEtching)技术予以图案化的问题。为了解决铜导线的图案化问题，目前已发展出利用镶嵌的方式来进行铜导线的制作。铜导线的镶嵌技术，首先是将铜金属充填到已形成有金属导线图案的介电层开口中，再利用研磨技术去除介电层开口外的多余铜金属，而完成铜金属的镶嵌。上述金属铜的研磨技术，目前一般采用化学机械研磨(Chemical Mechanical Polishing；CMP)技术。
请参照图1至图4，是绘示传统金属镶嵌工艺的工艺剖面示意图。首先，提供半导体的基材100，再沉积介电层102覆盖在基材100上。其中，介电层102的材质为低介电常数材料。介电层102形成后，利用微影与蚀刻技术去除部分的介电层102，而在介电层102中形成开口104并暴露出部分的基材100，如图1所示。
接着，共形(Conformal)沉积扩散阻障层106覆盖在介电层102以及暴露出的基材100上。接着，形成晶种层107覆盖并共形于扩散阻障层106的表面。再利用电镀方式形成金属层108覆盖在晶种层107上，并填满开口104，而形成如图2所示的结构。其中，扩散阻障层106是用以防止后续形成的金属层108扩散至介电层102与基材100中。此外，为确保金属层108能填满开口104，需形成较厚的金属层108。目前，金属层108的材质一般为铜金属。
然后，利用化学机械研磨的方式去除部分的金属层108，同时去除位于开口104外的扩散阻障层106，直至暴露出介电层102，藉以平坦化金属层108，如图3所示。
接着，如同图4所示形成蚀刻中止层110覆盖金属层108、介电层102与阻障层106。随后，进行后续内连线工艺。然而，由于传统的蚀刻中止层110与金属层108间的粘着性不佳，因此容易产生剥离现象且有可能产生遗漏(Leakage)电流现象，因而造成可靠度(Reliabilliy)不佳的问题。
Fukada等人在美国专利第6,107,687号中揭露了一种提高铜导线的可靠度的铜工艺，其是在铜导线层上形成一层粘着层(adhesion layer)，并在粘着层上形成覆盖层(cap layer)，藉以避免覆盖层剥落。其中还一并揭露了可用的粘着层为Ti、TiN、Cr、Al、AlCu、AlSiCu等，这些粘着层的材质为具有导电性质的金属材质，必须填在铜线沟槽内，因此必须增加一道化学机械研磨工艺；而且，其覆盖层也位于铜导线沟槽内，因此，在铜导线沟槽的顶角还必须圆角化，以避免覆盖层剥落，制成相当繁琐复杂。
发明内容
本实用新型的目的在于提供一种能够提高铜导线可靠度，以防止遗漏电流的产生，且制造工艺简单的改善蚀刻中止层与金属层间的粘着性的结构。
根据上述目的，本实用新型提供了一种改善蚀刻中止层与金属层间的粘着性的结构，其在金属层与蚀刻中止层间增加了一层覆盖层(Cap Layer)或粘着层(Adhesion Layer)，藉以增加蚀刻中止层与下方的金属层的粘着性，以提升可靠度。
另一方面，本实用新型还提供了一种改善蚀刻中止层与金属层间的粘着性的结构，其设置一具有较佳粘着特性及绝缘特性的原子层级金属氮化物层以增加蚀刻中止层与下方的金属层的粘着性，可用以防止遗漏电流的产生。
具体地说，本实用新型所提供的一种改善蚀刻中止层与金属层间的粘着性的结构，至少包括：一基材，该基材上至少已具有第一介电层，且该第一介电层中至少包括一开口暴露出部分的所述基材；一金属层，位于所述开口中且填满该开口；一覆盖层，覆盖于金属层与第一介电层；以及一第二介电层位于覆盖层上，其中该第二介电层为蚀刻中止层。
根据本实用新型一优选实施例，上述金属层为平坦化的金属层，该金属层的材质可为铜或其它金属；而所述覆盖层的材质为具有绝缘特性的金属氮化物，即所述覆盖层为原子层级的金属氮化物层，该金属氮化物层的材质为高阻值的氮化钽或氮化钨或其它具有类似性质的金属氮化物。或者，所述覆盖层为原子层级的膜层，厚度为5埃至100埃。
另一方面，本发明还提供了一种改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，至少包括：一基材，其中该基材上至少已具有一介电层，且该介电层中至少包括一开口暴露出部分的所述基材；一金属导线，位于所述开口中；一原子层级的粘着层，位于金属导线和介电层上；以及一蚀刻中止层，位于介电层上。
其中，所述粘着层优选为具有绝缘特性的金属氮化物层，其材质可为高阻值的氮化钽或氮化钨，选用氮化钽时，优选氮与钽的比值为1.0-1.5。该粘着层的厚度优选为5埃至100埃。
根据本实用新型的具体实施方案，所述金属导线的结构包括：一金属层，位于开口中，且粘着层位于金属层和蚀刻中止层之间；一阻障层，位于开口和金属层之间；以及一晶种层，位于阻障层和金属层之间。其中所述阻障层为低阻值的氮化钽。而所述蚀刻中止层的材质选自于由氮化硅、氧化硅、碳化硅与碳氧化硅所组成的族群。
本实用新型的一优点就是利用原子层级的金属氮化物层作为覆盖层或粘着层，并形成于导线和蚀刻停止层之间，以及蚀刻停止层和镶嵌导线的第一介电层之间，因此可增加金属镶嵌结构中的填充金属与蚀刻中止层的粘着性。且本实用新型藉由在原子层沉积法中调整氮与钽的比例以及调整金属氮化物层的厚度即可达到增加金属氮化物层的电阻值的目的。
此外，本实用新型的原子层级的金属氮化物层以及蚀刻中止层，除了形成于导线上方外，还形成于镶嵌导线的介电层上方，而且，原子层级的金属氮化物层具有绝缘特性。因此，沉积完原子层级的金属氮化物层以及蚀刻中止层后，并不需要任何化学机械研磨的步骤，制作工艺简单。
附图说明
图1至图4为绘示传统金属镶嵌工艺的工艺剖面示意图。
图5至图8为绘示根据本实用新型的一优选实施例的一种改善蚀刻中止层与金属层间的粘着性的工艺剖面示意图。
图9为绘示本实用新型与传统技术的粘着性测试比较结果图表。
图10为绘示本实用新型的一实施例的氮化钽厚度与电阻值的关系曲线图。
图中符号简单说明：
100基材      102介电层    104开口          106扩散阻障层
107晶种层    108金属层    110蚀刻中止层    200基材
202介电层    204开口      206扩散阻障层    207晶种层
208金属层    212覆盖层    214蚀刻中止层
具体实施方式
本实用新型揭露了一种改善蚀刻中止层与金属层间的粘着性的结构，其是利用金属氮化物层(如氮化钽(TaN)层或氮化钨(WN)层)来增加金属镶嵌开口中的金属层与蚀刻中止层(如氮化硅(SiN)、氧化硅(SiO)、碳化硅(SiC)与碳氧化硅(SiOC))的粘着性，且包括利用在原子层沉积法中改变氮与金属(钽或钨)的比例以及改变金属氮化物层的厚度来增加金属氮化物层的电阻值，以提升工艺可靠度，达到增加产品良率的目的。为了使本实用新型的叙述更加详尽与完备，可参照下列描述并配合图5至图8所示。
请参照图5至图8，是绘示根据本实用新型的一优选实施例的一种改善蚀刻中止层与金属层间的粘着性的工艺剖面示意图。首先，提供半导体的基材200，其中该基材200上可视需要形成有半导体组件以及内连线结构等。再利用例如化学气相沉积(CVD)的方式形成介电层202覆盖在基材200上。其中，介电层202的材质可例如为低介电常数材料或其它介电材料。待介电层202形成后，利用例如微影以及蚀刻技术进行定义，而将导线图案转移至介电层202中，并在介电层202中形成开口204，且暴露出部分的基材200，而形成如图5所示的结构。此外，值得注意的一点是本实用新型并不局限于单金属镶嵌结构，本实施例的图示仅列举单金属镶嵌为例，事实上本实用新型同样可适用于双重金属镶嵌结构或其它内连线结构中。换句话说，开口204可为单金属镶嵌开口或双重金属镶嵌开口，甚至开口204可为介层窗开口或接触窗开口。
开口204形成后，利用例如物理气相沉积(PVD)法以共形沉积的方式形成厚度约为10埃至100埃的扩散阻障层206覆盖在介电层202以及开口204所暴露的基材200上，以防止后续形成的金属材料扩散至基材200以及介电层202中，进而确保电性品质。其中，扩散阻障层206的材质为导电材质，例如是利用物理气相沉积法(PVD)形成的低阻值的氮化钽。完成扩散阻障层206后，利用例如溅镀沉积的方式，共形沉积一层相当薄的晶种层207覆盖在扩散阻障层206上。其中，此晶种层207的材质可例如为铜或视情况而为其它金属。接着，利用电化学电镀(ECP)方式于晶种层207上形成金属层208，并使金属层208填满开口204，如图6所示。其中，金属层208的材质可例如为铜或其它合适的金属材质。
金属层208形成后，利用例如化学机械研磨法等平坦化方式，除去部分的金属层208直至约曝露出介电层202，藉以平坦化金属层208的表面，而形成如图7所示的结构。
接着，如图8所示，例如使用原子层沉积法(ALD)沉积一层具有绝缘性质的金属氮化物作为覆盖层212以覆盖金属层208、扩散阻障层206与介电层202。本实用新型的覆盖层212的材质可例如为氮化钽或氮化钨，且本实用新型的覆盖层的材质并不限于此，任何利用原子层沉积法所形成的高阻值的等效的金属氮化物均属于本实用新型要求保护的范畴。其中，在原子层沉积工艺中氮/钽的比值约介于1.0至1.5之间，且覆盖层212的厚度约介于5埃至100埃。随后，例如使用化学气相沉积法形成一层作为后续金属联机工艺用的蚀刻中止层214，位于覆盖层212上，其中蚀刻中止层214的材质为介电物质，例如是选自于由氮化硅(SiN)、氧化硅(SiO)、碳化硅(SiC)与碳氧化硅(SiON)所组成的族群。
请参照图9所示，是绘示本实用新型与传统技术的粘着性测试比较结果的图表。其中，最右侧的长条图为本实用新型的一实施例，在本实用新型的此实施例中是以碳化硅(SiC)为蚀刻中止层且使用原子层沉积的氮化钽(ALD-TaN)作为覆盖层。而中间与最左侧的长条图分别表示使用碳化硅与氮化硅作为蚀刻中止层的传统技术。由图9可得知本实用新型所达到的粘着效果远比传统技术高。
请参照图10所示，是绘示本实用新型的一实施例的原子层沉积的氮化钽(ALD-TaN)厚度与电阻值的关系曲线图。由图10可得知当氮化钽厚度越来越厚时，电阻值会随之逐渐升高，当厚度约大于25埃时，氮化钽就已经成为具有绝缘效果的绝缘层。
由上述本实用新型的优选实施例可知，本实用新型的一优点就是因为利用原子层级的金属氮化物层作为覆盖层或粘着层，因此可增加开口中的金属层208与蚀刻中止层214的粘着性，且本实用新型藉由在原子层沉积法中调整氮与金属(如钽或钨)的比例以及调整金属氮化物层的厚度即可达到增加金属氮化物层的电阻值。
此外，本实用新型的原子层级的金属氮化物层以及蚀刻中止层，除了形成于导线上方外，还形成于镶嵌导线的介电层上方，而且，原子层级的金属氮化物层具有绝缘特性。因此，沉积完原子层级的金属氮化物层以及蚀刻中止层后，并不需要任何化学机械研磨的步骤。
虽然本实用新型已以一优选实施例揭露如上，然其并非用以限定本实用新型，任何熟习本领域的技术人员，在不脱离本实用新型的精神和范围内，当可作各种的更动与润饰，本实用新型的保护范围当以权利要求书为准。

Claims (14)

1.一种改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，至少包括：
一基材，其中该基材上至少已具有一第一介电层，且该第一介电层中至少包括一开口暴露出部分的所述基材；
一金属层，位于所述开口中且填满该开口；
一覆盖层，覆盖于金属层与第一介电层；以及
一第二介电层，位于覆盖层上，其中该第二介电层为蚀刻中止层。
2.如权利要求1所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述覆盖层的材质为具有绝缘特性的金属氮化物。
3.如权利要求2所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述金属氮化物层的材质为高阻值的氮化钽。
4.如权利要求2所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述金属氮化物层的材质为高阻值的氮化钨。
5.如权利要求1所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述覆盖层为原子层级的膜层，厚度为5埃至100埃。
6.一种改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，至少包括：
一基材，其中该基材上至少已具有一介电层，且该介电层中至少包括一开口暴露出部分的所述基材；
一金属导线，位于所述开口中；
一原子层级的粘着层，位于金属导线和介电层上；以及
一蚀刻中止层位于介电层上。
7.如权利要求6所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述粘着层为具有绝缘特性的金属氮化物层。
8.如权利要求6所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述金属氮化物层的材质为高阻值的氮化钽。
9.如权利要求8所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述氮化钽中氮与钽的比值为1.0-1.5。
10.如权利要求6所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述金属氮化物层的材质为高阻值的氮化钨。
11.如权利要求6所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述粘着层的厚度为5埃至100埃。
12.如权利要求6所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述金属导线的结构包括：
一金属层，位于开口中，且粘着层位于金属层和蚀刻中止层之间；
一阻障层，位于开口和金属层之间；以及
一晶种层，位于阻障层和金属层之间。
13.如权利要求12所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述阻障层为低阻值的氮化钽。
14.如权利要求6所述的改善蚀刻中止层与金属层间的粘着性的结构，其特征在于，所述蚀刻中止层的材质选自于由氮化硅、氧化硅、碳化硅与碳氧化硅所组成的族群。
CNU200420049599XU 2003-04-22 2004-04-22 改善蚀刻中止层与金属层间的粘着性的结构 Expired - Lifetime CN2726116Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/420,311 2003-04-22
US10/420,311 US7202162B2 (en) 2003-04-22 2003-04-22 Atomic layer deposition tantalum nitride layer to improve adhesion between a copper structure and overlying materials

Publications (1)

Publication Number Publication Date
CN2726116Y true CN2726116Y (zh) 2005-09-14

Family

ID=33298488

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100341252A Active CN1324677C (zh) 2003-04-22 2004-04-22 改善蚀刻中止层与金属导线间的粘着性的工艺与结构
CNU200420049599XU Expired - Lifetime CN2726116Y (zh) 2003-04-22 2004-04-22 改善蚀刻中止层与金属层间的粘着性的结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004100341252A Active CN1324677C (zh) 2003-04-22 2004-04-22 改善蚀刻中止层与金属导线间的粘着性的工艺与结构

Country Status (3)

Country Link
US (1) US7202162B2 (zh)
CN (2) CN1324677C (zh)
TW (1) TWI232523B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US7176119B2 (en) * 2004-09-20 2007-02-13 International Business Machines Corporation Method of fabricating copper damascene and dual damascene interconnect wiring
KR100580640B1 (ko) * 2004-12-17 2006-05-16 삼성전자주식회사 다결정 실리콘 필름의 제조방법 및 이를 이용한 적층형트랜지스터의 제조방법
US7521353B2 (en) * 2005-03-25 2009-04-21 Sandisk 3D Llc Method for reducing dielectric overetch when making contact to conductive features
US7422985B2 (en) * 2005-03-25 2008-09-09 Sandisk 3D Llc Method for reducing dielectric overetch using a dielectric etch stop at a planar surface
US7084060B1 (en) * 2005-05-04 2006-08-01 International Business Machines Corporation Forming capping layer over metal wire structure using selective atomic layer deposition
US7348672B2 (en) * 2005-07-07 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with improved reliability
US7749896B2 (en) 2005-08-23 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same
US7763538B2 (en) * 2006-01-10 2010-07-27 Freescale Semiconductor, Inc. Dual plasma treatment barrier film to reduce low-k damage
TW200746268A (en) * 2006-04-11 2007-12-16 Applied Materials Inc Process for forming cobalt-containing materials
US20080119098A1 (en) * 2006-11-21 2008-05-22 Igor Palley Atomic layer deposition on fibrous materials
US7973409B2 (en) * 2007-01-22 2011-07-05 International Business Machines Corporation Hybrid interconnect structure for performance improvement and reliability enhancement
US8841747B2 (en) 2011-04-20 2014-09-23 Nanya Technology Corp. Capacitor structure with metal bilayer and method for using the same
US8846484B2 (en) * 2012-02-15 2014-09-30 Intermolecular, Inc. ReRAM stacks preparation by using single ALD or PVD chamber
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8735280B1 (en) 2012-12-21 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
CN105084300B (zh) * 2014-05-15 2017-12-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US9673091B2 (en) 2015-06-25 2017-06-06 Globalfoundries Inc. Structure for BEOL metal levels with multiple dielectric layers for improved dielectric to metal adhesion

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285509B2 (ja) * 1997-03-18 2002-05-27 三菱電機株式会社 半導体装置
JP3660799B2 (ja) * 1997-09-08 2005-06-15 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
US6004188A (en) * 1998-09-10 1999-12-21 Chartered Semiconductor Manufacturing Ltd. Method for forming copper damascene structures by using a dual CMP barrier layer
US6093632A (en) * 1998-12-07 2000-07-25 Industrial Technology Research Institute Modified dual damascene process
US6153523A (en) * 1998-12-09 2000-11-28 Advanced Micro Devices, Inc. Method of forming high density capping layers for copper interconnects with improved adhesion
US6156642A (en) * 1999-03-23 2000-12-05 United Microelectronics Corp. Method of fabricating a dual damascene structure in an integrated circuit
US6083822A (en) * 1999-08-12 2000-07-04 Industrial Technology Research Institute Fabrication process for copper structures
US6391780B1 (en) * 1999-08-23 2002-05-21 Taiwan Semiconductor Manufacturing Company Method to prevent copper CMP dishing
US6090696A (en) * 1999-10-20 2000-07-18 Taiwan Semicondutor Manufacturing Company Method to improve the adhesion of a molding compound to a semiconductor chip comprised with copper damascene structures
US6365527B1 (en) * 2000-10-06 2002-04-02 United Microelectronics Corp. Method for depositing silicon carbide in semiconductor devices
US6455426B1 (en) * 2000-12-19 2002-09-24 Intel Corporation Method for making a semiconductor device having copper conductive layers
TW471134B (en) * 2001-02-27 2002-01-01 United Microelectronics Corp Manufacturing method for multilevel interconnects
US20030057526A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US20030134495A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Integration scheme for advanced BEOL metallization including low-k cap layer and method thereof
US6518167B1 (en) * 2002-04-16 2003-02-11 Advanced Micro Devices, Inc. Method of forming a metal or metal nitride interface layer between silicon nitride and copper

Also Published As

Publication number Publication date
CN1324677C (zh) 2007-07-04
CN1540744A (zh) 2004-10-27
TW200423258A (en) 2004-11-01
US7202162B2 (en) 2007-04-10
US20040214425A1 (en) 2004-10-28
TWI232523B (en) 2005-05-11

Similar Documents

Publication Publication Date Title
CN2726116Y (zh) 改善蚀刻中止层与金属层间的粘着性的结构
CN1124647C (zh) 半导体器件中的互连结构及其制作方法
US6972254B1 (en) Manufacturing a conformal atomic liner layer in an integrated circuit interconnect
US6468906B1 (en) Passivation of copper interconnect surfaces with a passivating metal layer
CN2720637Y (zh) 内联机结构
CN1947236A (zh) 在半导体互连结构上沉积金属层的方法
CN100403512C (zh) 具有低电阻值的铜-阻障层镶嵌内连线结构及其制作方法
CN1120241A (zh) 用pvd和cvd法形成难熔金属覆盖的低阻金属导体线与通路
CN1933124A (zh) 制造半导体器件的方法
CN1630060A (zh) 铜内连线的制作方法
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
CN1606148A (zh) 在基底上制作集成电路及形成均匀铜内联机的方法
CN1189934C (zh) 包含多孔绝缘材料的半导体器件及其制造方法
US6225210B1 (en) High density capping layers with improved adhesion to copper interconnects
CN1579017A (zh) 以离子植入增加局部侧壁密度的方法
CN1216407C (zh) 一种金属层间介电层的制造方法
CN101399220A (zh) 金属互连的制造方法
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
US20020127849A1 (en) Method of manufacturing dual damascene structure
CN1207771C (zh) 使用氧化线层作为介电阻挡层的双镶嵌制程
CN2793918Y (zh) 半导体装置
CN2741182Y (zh) 半导体装置
KR20030050062A (ko) 반도체 소자의 구리 배선 형성방법
CN1210782C (zh) 镶嵌式内连导线上形成选择性铜膜的制造方法
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140422

Granted publication date: 20050914