DE10003671A1 - Halbleiter-Bauelement - Google Patents
Halbleiter-BauelementInfo
- Publication number
- DE10003671A1 DE10003671A1 DE10003671A DE10003671A DE10003671A1 DE 10003671 A1 DE10003671 A1 DE 10003671A1 DE 10003671 A DE10003671 A DE 10003671A DE 10003671 A DE10003671 A DE 10003671A DE 10003671 A1 DE10003671 A1 DE 10003671A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- metal
- chip
- connection
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 199
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 144
- 239000002184 metal Substances 0.000 title claims abstract description 144
- 239000010970 precious metal Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 48
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 31
- 239000000956 alloy Substances 0.000 claims abstract description 31
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910001020 Au alloy Inorganic materials 0.000 claims abstract 2
- 239000011347 resin Substances 0.000 claims description 136
- 229920005989 resin Polymers 0.000 claims description 136
- 239000000758 substrate Substances 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 54
- 239000002245 particle Substances 0.000 claims description 46
- 229910000510 noble metal Inorganic materials 0.000 claims description 42
- 229910000679 solder Inorganic materials 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 32
- 238000007906 compression Methods 0.000 claims description 28
- 230000006835 compression Effects 0.000 claims description 26
- 238000002844 melting Methods 0.000 claims description 12
- 230000008018 melting Effects 0.000 claims description 12
- 239000002923 metal particle Substances 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims 1
- 229910000923 precious metal alloy Inorganic materials 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 94
- 239000010410 layer Substances 0.000 description 92
- 239000010944 silver (metal) Substances 0.000 description 82
- 239000010408 film Substances 0.000 description 52
- 239000000463 material Substances 0.000 description 24
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 22
- 239000010949 copper Substances 0.000 description 21
- 238000010438 heat treatment Methods 0.000 description 21
- 230000008901 benefit Effects 0.000 description 20
- 229910052737 gold Inorganic materials 0.000 description 14
- 229910052709 silver Inorganic materials 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 13
- 239000000203 mixture Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 238000005476 soldering Methods 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 230000035882 stress Effects 0.000 description 9
- 239000011162 core material Substances 0.000 description 8
- 230000006378 damage Effects 0.000 description 7
- 230000007613 environmental effect Effects 0.000 description 7
- 238000003825 pressing Methods 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 229910017980 Ag—Sn Inorganic materials 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000002604 ultrasonography Methods 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 238000004026 adhesive bonding Methods 0.000 description 4
- 239000011104 metalized film Substances 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 229910015365 Au—Si Inorganic materials 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 2
- 229910020816 Sn Pb Inorganic materials 0.000 description 2
- 229910020922 Sn-Pb Inorganic materials 0.000 description 2
- 229910008783 Sn—Pb Inorganic materials 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 2
- 229920006223 adhesive resin Polymers 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 235000003097 Artemisia absinthium Nutrition 0.000 description 1
- 240000002877 Artemisia absinthium Species 0.000 description 1
- 206010035148 Plague Diseases 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910018956 Sn—In Inorganic materials 0.000 description 1
- 241000607479 Yersinia pestis Species 0.000 description 1
- 235000013323 absinthe Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000009643 growth defect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009998 heat setting Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001356 surgical procedure Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29015—Shape in top view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0133—Ternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0134—Quaternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
Halbleiter-Bauelement, bei dem ein erstes Metallteil mit einer ersten Elektrode des Halbleiterelements über einen ersten edelmetallhaltigen Metallkörper, und ein zweites Metallteil mit einer zweiten Elektrode über einen zweiten edelmetallhaltigen Metallkörper verbunden ist.
Description
Die vorliegende Erfindung betrifft ein Halbleiter-Bauelement, insbesondere einen
Halbleiterpackungsaufbau zur Erniedrigung des elektrischen Widerstands der Halbleiter
packung ohne Si-Chip.
Ein Beispiel einer konventionellen Transistorpackung ist in JP-A 8-64634 (1994) of
fenbart. Ein Halbleiterchip, auf dem elektronische Schaltkreise strukturiert sind, ist zur
Wärmeabgabe mit seiner Rückelektrode an einen Unterbau (die pad) aufgeschweißt. Auf
der Al-Elektrode an der Schaltungsebene des Chips ist ein Bump ausgebildet, an dem eine
innere Zuleitung elektrisch und mechanisch angeschlossen ist. An den Unterbau ist ebenfalls
eine innere Zuleitung angeschlossen, und der Chip, der Unterbau und ein Teil der Zuleitung
sind durch eine Harzabdeckung versiegelt. Für den Fall, daß der Bump aus Lot besteht,
wird die Zuleitungsseite mit Zinn (Sn), Gold (Au) oder Lötmittel oder dergleichen plattiert
und durch Verschmelzen mit dem Lot des Bumps mit dem Bump verbunden. Wenn der
Bump aus Gold besteht, wird die Zuleitung mit Zinn plattiert und über eine eutektische Au-
Sn-Reaktion mit diesem verbunden. Die innere Zuleitung besteht aus drei Leitungen, jeweils
eine für die Source-Elektrode, die Drain-Elektrode und die Gate-Elektrode. Die Zuleitung
zur Source-Elektrode wird als Kammstruktur hergestellt. Am Kopf besteht ein Durchlaß
durch das Harz.
JP-A-5-121615 (1993) offenbart eine oberflächenmontierbare Halbleiter-Packung
mit drahtloser Struktur als weiteres konventionelles Beispiel. Drei externe Verbindungsan
schlüsse sind mit den Elektrodenanschlüssen des Halbleiterchips verbunden. Zwei Elektro
den sind auf der Oberseite des Chips durch Thermokompressions-Bonding mit Au-Kugeln
an externe Verbindungsanschlüsse angeschlossen. Die Montage des Schaltkreissubstrats an
die Substratanschlüsse erfolgt durch Verlöten der Spitzenregion der Leitungsanschlüsse, die
vor- und rückseitig aus dem Chipmontageteil herausragen.
Bei Halbleiter-Packungen vom konventionellen Oberflächenmontagestandardtypus
wird der Halbleiterchip durch Verlöten an den Unterbau der Drain-Zuleitung angeschlossen,
und die Source-Elektrode und die Gate-Elektrode des Halbleiterchips werden über eine Al-
Drahtverbindung an die Source- und Gate-Zuleitungen der externen Verbindungsanschlüsse
angeschlossen. Der Chip, die jeweilige Zuleitung und ein Teil des Unterbaus sind in Harz
eingegossen. Der Unterbau liegt am Boden des Harzkörpers frei, um einen Anschluß der
Harzkörperstruktur an das Schaltkreissubstrat zu ermöglichen, und ist größer als die Harz
einfassung gemacht.
Nach der konventionellen Strukturierung der Unterbaue auf einem Halbleiterchip
wurde die Verbindungsstruktur durch ein Harz aus leitfähigen Teilchen, vermischt mit Pb-
angereichertem Lot niedriger Verformungsfestigkeit oder Ag-Partikeln, um den Chip vor
hohen Spannungen zu bewahren, wenn er an ein Verbindungsteil angeschlossen wird, das
aus einer Cu-Legierung besteht.
Der elektrische Widerstand einer Halbleiter-Packung ohne Si-Chip vom Oberflä
chenmontagetyp mit Plastikgehäuse bei einem konventionellen vertikalen Halbleiterelement
lag zwischen zehn mΩ und mehreren zehn mΩ für eine Drahtverbindungsstruktur. Durch
die Fortschritte der Halbleitertechnologie erniedrigt sich der AN-Widerstand des Elements
von Jahr zu Jahr, und gegenwärtig wurde ein Bauelement mit einigen zehn bis zu wenigen
mΩ/cm2 entwickelt. Eine weitere Erniedrigung des Widerstands kann für die Zukunft er
wartet werden. Für diesen Fall ist eine Erniedrigung des elektrischen Widerstands der
Halbleiter-Packung ohne Si-Chip zur Verbesserung der Funktionsweise der Halbleiter-Pac
kung unerläßlich, da sonst der elektrische Widerstand der Halbleiter-Packung ohne Si-Chip
größer als der Bauelementwiderstand wird. Der AN-Widerstand einer Halbleiter-Packung
nach dem Stand der Technik ist in JP-A 8-64634 offenbart. Der Stand der Technik betrifft
eine Packung vom Einsteck-Montagetyp. Die Packung vom Einsteck-Montagetyp ist von
ihrer Größe her nicht eingeschränkt, und ein Unterbau von dicken und großen Ausmaßen
kann verwendet werden, da die Verbindung zwischen dem Substrat und der Leitung struk
turell fest ist. Daher ist eine Erniedrigung des elektrischen Widerstands einer Halbleiter-
Packung ohne Si-Chip hier relativ leicht. Eine Packung vom Oberflächen-Montagetyp hat
jedoch die Eigenschaft, daß die Dauerfestigkeit des Verbindungsteils schwächer ist als die
von der Packung des Einsteck-Montagetyps, da sie eine Struktur aufweist, bei der die Lei
tungsspitzen, die auf beiden Seiten des Harzkörpers herausragen, mit den Substratanschlüs
sen durch Verlöten zweier Ebenen kleiner Fläche verbunden sind. Es ist daher notwendig,
Wärmespannungen, die zwischen dem Gehäuse und dem Substrat entstehen und mit Wär
meentwicklung auf dem Chip über Deformation flexibler Leitungen einhergehen, zu absor
bieren. Die Zuleitungen müssen daher dünn und schlank gemacht werden. Die Erniedrigung
des elektrischen Widerstands der Halbleiter-Packung ohne Si-Chip auf diese Weise ist
schwierig, da der elektrische Widerstand der Leitung selbst groß ist.
Für eine Packung vom Oberflächen-Montagetyp kann obiges Problem durch Anpas
sung einer Struktur gelöst werden, bei der der Unterbau des Chips direkt mit dem Schal
tungssubstrat verlötet ist. Wenn jedoch die Position, an der die zum Anschluß an die Ober
seite des Chips bestimmte Zuleitung aus dem Harzkörper herausragt, sich in der Höhe von
der Position, an der der Unterbau hervorragt, unterscheidet, erhalten die Kontaktebenen der
oberen und unteren Metalleinfassungen zur Einbringung des Harzes eine dreidimensionale
Struktur, und das Problem der Herstellung der Metallfassungen wird schwierig. Dieses
Problem wird signifikant, wenn der Zuleitungsrahmen in einem Matrixrahmen (mit X- und
Y-Ausrichtung) besteht, der auf die gleichzeitige Herstellung einer großen Anzahl von Pac
kungen ausgerichtet ist. Das Problem kann durch Verkleinerung des Unterbaus, der im
Harzkörper eingefaßt werden soll, gelöst werden, aber dabei muß ein Druckstück zum Auf
drücken des Unterbaus auf die Rückfläche der Metallfassung auf diese gerichtet werden, um
den Unterbau auf der unteren Fläche des Harzkörpers freizulegen. Wenn der Unterbau aus
reichend groß ist, ist es möglich, ihn auf die Unterseite der Metallfassung aufzudrücken.
Wenn jedoch der Unterbau genau so groß wie der Chip ist, kann das Druckstück nicht auf
den Unterbau gelangen, und es entsteht das Problem, daß der Unterbau am Boden des
Harzkörpers freiliegt. Daher ist es für den Fall einer kleinen Halbleiter-Packung, bei der die
Größe des Unterbaus mit der des Chips übereinstimmt, schwierig, die Struktur in einer
Weise zusammenzustellen, in der der gegenwärtig als externer Verbindungsanschluß der
Rückelektrode fungierende Unterbau im Harzkörper enthalten ist.
Auf der anderen Seite wurde eine Lötverbindung oder eine zusammenhängende
Struktur mit einem Kunstharz mit leitfähigen Partikeln konventionellerweise zum Anschluß
auf der Rückseite des Chips mit externen Verbindungsanschlüssen wie einem Unterbau oder
anderem angepaßt. Die Lötverbindung ist die hinsichtlich elektrischem Widerstand, Wärme
leitfähigkeit und Wärmeleitungsbeständigkeit überlegene Verbindungsstruktur. Es wird je
doch gegenwärtig aus Umweltgründen keine Pb-Verwendung erwünscht, und die konven
tionellen Lötmaterialien mit Pb müssen durch neue Verbindungsmaterialien ohne Pb ersetzt
werden. Es gibt verschiedene Lötmaterialien ohne Pb mit einer Soliduslinien-Temperatur
unter 250°C, aber tatsächlich gibt es kein adäquates Lötmaterial ohne Pb mit einer Solidus
linien-Temperatur über 270°C, das gegen schweren Aufbau auf dem Substrat der Packung
beständig ist. Eine einzige Ausnahme stellt das Lötmaterial Au-Si mit einer Soliduslinien-
Temperatur von 370°C dar. Das Au-Si-Lot kann jedoch nicht als Lötmittel für die Rück
elektrode des Chips verwendet werden, erstens wegen der hohen Kosten und zweitens we
gen der Entstehung von Rissen auf dem Chip während des Kühlschritts nach dem Löten bei
großen Chips durch die hohe Verformungsfestigkeit. Daher entsteht das Problem, daß es
praktisch kein Lötmaterial ohne Pb gibt, das die Pb-Lötmaterialien ersetzen könnte. Auf der
anderen Seite bleibt eine Harzverbindung mit leitfähigen Partikeln kurzzeitig gegen die für
die Montage notwendige Temperatur, d. h. 270°C, thermisch beständig, hat aber geringe
mechanische Festigkeit, da die Haftfestigkeit durch das Harz aufrechterhalten bleibt. Ob
wohl die Haftfestigkeit durch die Schrumpfungskräfte während des Aushärtens der Harzein
fassung erhöht wird, entsteht bei Packungen mit großer Fläche oder Packungen, die bei ho
hen Temperaturen verwendet werden, das Problem, daß sich der elektrische und der Wär
mewiderstand mit der Materialverschlechterung des Harzes erhöhen, hervorgerufen durch
Änderungen über lange Zeiträume oder Temperaturzyklen. Da insbesondere die Einfaß
struktur in einer Ebene, in der der Unterbau (externe Verbindungsanschlüsse) auf der Ober
fläche des Harzkörpers freiliegt, eine Struktur darstellt, die keine Druckkraft der Harzein
fassung auf der Rückseite des Chips aufnehmen kann, entsteht das Problem, daß die Lang
zeitbeständigkeit im Verbindungsteil mit leitfähigen Partikeln weiter erniedrigt ist.
Die vorliegende Erfindung wurde in Anbetracht der obigen Probleme entwickelt und
zielt auf die Realisierung eines Halbleiter-Bauelements mit einem Packungsaufbau ab, der
den elektrischen Widerstand der Halbleiter-Packung ohne Si-Chip verringern kann.
Das Halbleiter-Bauelement nach vorliegender Erfindung ist ausgestattet mit einem
Halbleiterelement mit einem Halbleitersubstrat, einer ersten Elektrode auf der Vorderseite
des Halbleitersubstrats und einer zweiten Elektrode auf der Rückseite des Halbleiter
substrats. Ein erstes Metallteil ist an die erste Elektrode über einen ersten edelmetallhaltigen
Metallkörper, und ein zweites Metallteil an die zweite Elektrode über einen zweiten edelme
tallhaltigen Metallkörper angeschlossen.
Nach der vorliegenden Erfindung kann der elektrische Widerstand der Halbleiter-
Packung ohne Si-Chip erniedrigt werden, da das erste und zweite Metallteil an die Elektro
den des Halbleiterelements über Metallkörper, die jeweils Edelmetall enthalten, angeschlos
sen sind.
Nach der obigen Zusammenstellung sind der Oberflächenteil des ersten Metallteils
und der Oberflächenteil des zweiten Metallteils zur externen Verdrahtung vorzugsweise auf
etwa derselben Ebene angeordnet. Etwa dieselbe Ebene bedeutet z. B. die Ebene des Ver
drahtungs- oder Schaltkreissubstrats verschiedener elektronischer Bauelemente, auf der
elektronische Teile montiert werden. Dementsprechend kann das Halbleiter-Bauelement in
der Ebene der Verdrahtung oder des Schaltkreissubstrats montiert werden.
Am ersten Metallkörper ist eine aus der ersten Elektrode oder dem ersten Metallteil
des Halbleiter-Bauelements herausragende Elektrode ausgebildet. An der herausragenden
Elektrode bestehen Bumpelektroden oder Kugelelektroden aus einem Edelmetall wie Gold
(Au) oder Silber (Ag) oder anderem. Zum Erniedrigen des elektrischen Widerstands der
Halbleiter-Packung ohne Si-Chip wird eine Mehrzahl der vorragenden Elektroden vorzugs
weise in gleichen Intervallabständen zueinander auf der ganzen Oberfläche des Verbin
dungszwischenstücks zwischen der ersten Elektrode und dem ersten Metallteil angeordnet.
Bezüglich des zweiten Metallkörpers kann eine Metallschicht im Verbindungszwi
schenstück zwischen der zweiten Elektrode und dem zweiten Metallteil verwendet werden.
Die Metallschicht entsteht vorzugsweise durch Verbindung der jeweiligen Edelinetallschich
ten auf der Verbindungsvorderseite der zweiten Elektrode und dem zweiten Metallteil. Als
Material für die Edelmetallschicht kann Gold (Au), Silber (Ag), Platin (Pt), Palladium (Pd)
und ähnliches oder eine Legierung mit den obigen Elementen als Hauptkomponente ver
wendet werden. Eine Schicht aus mehreren Edelmetallarten oder Mehrfachschichten der
Legierungsschicht sind auch verwendbar. Außerdem können die Bumpelektrode oder die
Kugelelektrode aus einem Edelmetall wie Gold (Au) oder Silber (Ag); Silber-(Ag)-Partikeln
vermischt mit Kunstharz; einem Silberteil (Ag) in Platten-, Schicht- oder Netzwerkform;
und einem Silberteil in Platten- oder Schichtform mit Erhebungen und Vertiefungen oder
Löchern darin; zwischen der Edelmetallschicht auf der Seite der zweiten Elektrode und der
Edelmetallschicht auf der Seite des zweiten Metallteils eingeschoben sein. Für die andere
Metallschicht wird vorzugsweise eine Legierungsschicht mit Edelmetall als Hauptkompo
nente, deren Soliduslinien-Temperatur höher als 400°C ist, verwendet. Für die Legierungs
schicht kann als Material eine Legierung aus Silber (Ag) und Zinn (Sn) mit Silber als
Hauptkomponente verwendet werden.
Die Verbindungsoberfläche der ersten und zweiten Elektrode und des ersten und
zweiten Metallteils des Halbleiter-Bauelements kann mit einer Edelmetallschicht versehen
sein. Für die obige Edelmetallschicht kann als Material Gold (Au), Silber (Ag), Platin (Pt),
Palladium (Pd) und ähnliches oder eine Legierung, die eines der obigen Elemente als
Hauptkomponente enthält, verwendet werden. Als Material für die erste und zweite Elek
trode des Halbleiter-Bauelements ist Aluminium oder eine Aluminiumlegierung wie Alumi
nium-Silizium verwendbar.
Die ersten und zweiten Metallteile schließen die ersten und zweiten Elektroden des
Halbleiterelements elektrisch an die externen Elektroden, das Verdrahtungssubstrat, das
Schaltkreissubstrat und anderes an. Die ersten und zweiten Metallteile sind, z. B. Leitungs
draht, Leitungselektroden oder Anschlüsse des Unterbaus, die Teil der Halbleiter-Packung
sind, oder andere, oder Teile dieser Elemente. Um den elektrischen Widerstand der Halblei
ter-Packung ohne Si-Chip zu erniedrigen, enthält das erste Metallteil vorzugsweise mehrere
Teile, die aus dem Stück, das mit der ersten Elektrode verbunden ist, herausragen, und von
denen eines ein Oberflächenteil zur Verbindung mit der externen Verdrahtung aufweist. Für
das an das Halbleiter-Bauelement angeschlossene Schaltkreissubstrat oder Verdrahtungs
substrat wird jeweils der oben beschriebene Oberflächenteil des ersten Metallteils mit einem
leitfähigen Anteil (z. B. Kupferfolie) zur elektrischen Verbindung ausgestattet. Diese Lei
tungsanteile werden elektrisch an das Schaltkreissubstrat oder das Verdrahtungssubstrat an
geschlossen. Als Leitungsteil des gedruckten Substrats kann z. B. ein dauerhafter Leiter
(z. B. Kupfer) verwendet werden.
Die Zusammensetzung des Halbleiter-Bauelements nach der vorliegenden Erfindung
wie oben beschrieben kann auf Halbleiter-Bauelemente vom harzversiegelten Typ oder
vom harzeingefaßten Typ angewandt werden, wobei das Halbleiterelement und der erste
und zweite Metallkörper mit einem isolierenden Material umfaßt sind. In diesen Fällen weist
die Rückseite der mit der ersten Elektrode verbundenen Fläche des ersten Metallkörpers
vorzugsweise einen herausragenden Teil zum Anschluß an die externe Verdrahtung auf. Zu
sätzlich zur oben beschriebenen Zusammensetzung wird die Verbindungsfläche des Halblei
terelements als schaltkreisbildende Ebene (z. B. als Ebene, auf der die Hauptstromelektrode
oder die Steuerelektrode des Schaltelements eines vertikalen Halbleiters gebildet ist), und
die erste Elektrode vorzugsweise als Hauptstromelektrode verwendet. Nach dem Halbleiter-
Bauelement, bei dem das Halbleiterelement und das erste und zweite Metallteil mit einem
isolierenden Material umfaßt sind, kann die Rückseite der Verbindungsfläche des zweiten
Metallteils, das mit der zweiten Elektrode verbunden ist, einen herausragenden Teil zur
Verbindung mit der externen Verdrahtung aufweisen. Als isolierendes Material können Ke
ramiken oder andere Isolatoren zusätzlich zu verschiedenen Harzen verwendet werden.
Die verschiedenen oben beschriebenen Zusammenstellungen sind konkurrierend
verwendbar. Einige Zusammensetzungen weisen jedoch von Haus aus funktionelle Vorteile
bei der Erniedrigung des elektrischen Widerstands der Halbleiter-Packung ohne Si-Chip auf,
so wie das im folgenden beschriebene Halbleiter-Bauelement der vorliegenden Erfindung.
Das andere Halbleiter-Bauelement der vorliegenden Erfindung mit dem Halbleiter
element mit erster und zweiter Elektrode auf der Vorder- bzw. Rückseite des Halbleiter
substrats kann auf eine der folgenden Weisen zusammengesetzt sein:
- 1. Zusammensetzung, bei der die zweite Elektrode und das zweite Metallteil über eine Metallschicht verbunden sind; die Metallschicht aus einer Verbindung von Edelmetallschich ten besteht, von denen sich jeweils eine auf der Verbindungsvorderseite der zweiten Elek trode, und eine andere auf der Verbindungsvorderseite des zweiten Metallteils befindet.
- 2. Zusammensetzung, bei der die zweite Elektrode und das zweite Metallteil über eine Legierungsschicht verbunden sind; die Legierungsschicht besteht aus einer Legierung mit Edelmetall als Hauptkomponente, deren Soliduslinien-Temperatur größer als 400°C ist.
- 3. Zusammensetzung, bei der das erste Metallteil mehrere Teile enthält, die aus dem Verbindungsteil mit der ersten Elektrode herausragen und von denen jedes ein Oberflä chenstück zur Verbindung mit der externen Verdrahtung aufweist.
Die Zusammensetzungen 1), 2) oder 3) können parallel verwendet werden.
Jedes der Halbleiter-Bauelemente der vorliegenden, oben beschriebenen Erfindung
kann an verschiedene Halbleiterelemente, wie MOS-(Metall-Oxid-Halbleiter)-Feldeffekt
transistor, MIS-(Metall-Isolator-Halbleiter)-Feldeffekttransistor, bipolaren Transistor, bipo
laren Transistor mit isoliertem Gate, Diode oder integrierte Schaltkreise oder ähnliches, an
geschlossen werden. Die Zusammenstellung jedes der Halbleiter-Bauelemente der vorlie
genden Erfindung wird vorzugsweise an ein Halbleiterelement angeschlossen, bei dem die
erste und zweite Elektrode als ein Paar von Hauptstromelektroden dienen; und an ein Halb
leiter-Bauelement von vertikalem Typ, wie einem Power-MOSFET und Power-Transistor,
bei dem die ersten und zweiten Elektroden als Hauptstromelektroden verwendet werden,
und der Hauptstrom vertikal durch das Halbleitersubstrat in Richtung der ersten Elektrode
auf der Vorderseite zur zweiten Elektrode auf der Rückseite oder umgekehrt läuft. Für die
sen Fall kann der AN-Widerstand oder die AN-Spannung zwischen den Anschlüssen, die die
Packung umschließen, erniedrigt werden, begleitet von einer niedrigen AN-Widerstandscha
rakteristik des Halbleiterelements.
Nach dem Halbleiter-Bauelement der vorliegenden Erfindung wird die Verbindungs
stärke am Verbindungsteil Au-Bump/Al-Elektrode verbessert, indem der Al-Film zwischen
dem Au-Bump/Si-Substrat mit einer Au-Al-Verbindung über die gesamte Dicke und mehr
als 80% der Verbindungsfläche durch Wärmebehandlung des Verbindungsstücks Au-
Bump/Al-Elektrode bei hoher Temperatur ersetzt wird. Weiterhin wird die Temperaturzy
klus-Lebensdauer durch eine Struktur verbessert, bei der dem Verbindungsstück durch Auf
füllen des Harzes zwischen der Elektrodenleitung und dem Chip eine Kompressionslast zu
gefügt wird.
Fig. 1 zeigt Zeichnungen zu einem Ausführungsbeispiel der Halbleiter-Packung
nach vorliegender Erfindung,
Fig. 2 ist eine Zeichnung, die ein anderes Ausführungsbeispiel der Halbleiter-
Packung nach vorliegender Erfindung zeigt,
Fig. 3 zeigt ein weiteres Ausführungsbeispiel der Halbleiter-Packung der vorlie
genden Erfindung,
Fig. 4 zeigt weitere Zeichnungen eines Ausführungsbeispiels der Halbleiter-Pac
kung nach vorliegender Erfindung,
Fig. 5 zeigt die Skizze eines Ausführungsbeispiels des Zuleitungsrahmens, der im
Halbleiter-Bauelement der vorliegenden Erfindung verwendet wird,
Fig. 6 ist eine Skizze eines Ausführungsbeispiels der Anordnungsstruktur und
des Fertigungsverfahrens der Halbleiter-Packung der vorliegenden Erfindung,
Fig. 7 zeigt ein Ausführungsbeispiel der Rahmenstruktur der Zuleitung zur An
ordnung der Halbleiter-Packung nach vorliegender Erfindung;
Fig. 8 zeigt ein Ausführungsbeispiel des Harzeinfassungsverfahrens der Halblei
ter-Packung nach vorliegender Erfindung,
Fig. 9 zeigt eine Skizze des Fertigungsablaufs der Halbleiter-Packung nach ei
nem Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 10 zeigt Skizzen der Fertigungsstruktur eines Ausführungsbeispiels der
Halbleiter-Packung ohne Pb der vorliegenden Erfindung,
Fig. 11 zeigt Zeichnungen der Halbleiter-Packung ohne Pb in einer Ausführungs
form der vorliegenden Erfindung,
Fig. 12 zeigt eine Ausführungsform des Verbindungsstücks ohne Pb an der
Rückelektrode des Chips der vorliegenden Erfindung,
Fig. 13 zeigt eine Ausführungsform des Verbindungsstücks ohne Pb an der Elek
trode auf der Rückseite des Chips der vorliegenden Erfindung,
Fig. 14 zeigt Skizzen einer weiteren Ausführungsform des Verbindungsteils ohne
Pb an der Elektrode auf der Rückseite des Chips nach vorliegender Erfindung,
Fig. 15 zeigt ein weiteres Ausführungsbeispiel der Halbleiter-Packung der vorlie
genden Erfindung,
Fig. 16 zeigt ein weiteres Ausführungsbeispiel der Halbleiter-Packung der vorlie
genden Erfindung,
Fig. 17 zeigt ein weiteres Ausführungsbeispiel der Halbleiter-Packung der vorlie
genden Erfindung,
Fig. 18 zeigt eine Skizze eines Ausführungsbeispiels des Verdrahtungssubstrats
auf dem Halbleiter-Bauelement der vorliegenden Erfindung,
Fig. 19 zeigt ein Ausführungsbeispiel der elektronischen Bauelementanordnung
der Halbleiter-Packung nach der vorliegenden Erfindung,
Fig. 20 zeigt ein Stromleitungsmodell der Halbleiter-Packung,
Fig. 21 zeigt Skizzen zur fundamentalen Struktur der Halbleiter-Packung der vor
liegenden Erfindung,
Fig. 22 zeigt Skizzen eines Ausführungsbeispiels des Aufbaus der Transistor
packung der vorliegenden Erfindung,
Fig. 23 zeigt ein weiteres Ausführungsbeispiel des Aufbaus der Transistorpackung
der vorliegenden Erfindung,
Fig. 24 zeigt ein weiteres Ausführungsbeispiel des Aufbaus der Transistorpackung
der vorliegenden Erfindung,
Fig. 25 zeigt ein weiteres Ausführungsbeispiel des Aufbaus der Transistorpackung
der vorliegenden Erfindung,
Fig. 26 zeigt eine Skizze eines Ausführungsbeispiels der Querschnittsstruktur des
Verbindungsfilms zum Unterbau der vorliegenden Erfindung,
Fig. 27 zeigt Skizzen eines weiteren Ausführungsbeispiels der Querschnittstruktur
des Verbindungsfilms am Unterbau der vorliegenden Erfindung,
Fig. 28 zeigt Skizzen eines Ausführungsbeispiels des Bonding-Verfahrens, das
den Unterbau-Verbindungsfilm der vorliegenden Erfindung verwendet,
Fig. 29 zeigt einen Graphen mit experimentellen Daten zur Beziehung zwischen
der Festigkeit des Au/Al-Verbindungsstücks und der Verweilzeit bei einer hohen Tempera
tur,
Fig. 30 zeigt einen Graphen mit experimentellen Daten zur Beziehung zwischen
der Festigkeit des Au/Al-Verbindungsstücks und der Verweilzeit bei einer hohen Tempera
tur,
Fig. 31 zeigt die Skizze eines Ausführungsbeispiels der Legierung des Bumps auf
der Vorderseite der Elektrode mit einem Metall mit niedrigem Schmelzpunkt,
Fig. 32 zeigt ein Ausführungsbeispiel der Anbringung der Halbleiter-Packung, das
in Fig. 31 gezeigt ist, auf ein Verdrahtungssubstrat,
Fig. 33 zeigt eine Skizze einer möglichen Anordnung der Halbleiter-Packung der
vorliegenden Erfindung auf das Verdrahtungssubstrat unter Weglassung des Unterbaus,
Fig. 34 zeigt ein Ausführungsbeispiel der Anbringung einer Halbleiter-Packung
der vorliegenden Erfindung vom Ebenen-Montage-Typ auf ein Verdrahtungssubstrat,
Fig. 35 zeigt ein zur Fertigung der Halbleiter-Packung der vorliegenden Erfindung
verwendetes Halbleiterelement.
Das erste Ausführungsbeispiel der vorliegenden Erfindung ist eine Struktur, die in
folgenden Schritten angefertigt wurde: direktes Anschließen einer Gate-Elektrode und einer
Source-Elektrode eines Transistorchips an ein Metallteil zum externen Anschließen
(Leitung) über mehrere Au-Bumps, die in optimaler Weise angeordnet sind; elektrisches
und thermisches Verbinden einer Drain-Elektrode auf der Rückseite des Chips mit einem
Metallteil zum externen Anschluß (Unterbau), um die Source-Elektrode und das Metallteil
der Gate-Elektrode (Leitung) oder das Metallteil der Drain-Elektrode (Unterbau) in eine
vielschichtige Packung einzuschließen. Nach der obigen Struktur können die in der Packung
enthaltenen Ebenen des Metallteils durch Verlöten an die Anschlußebene eines Verdrah
tungssubstrats angeschlossen werden. Die Struktur ist vorzugsweise so angeordnet, daß die
Leitungsspitzen oder der Unterbau aus beiden Seitenflächen der Packung herausragen und
ein Andrücken des in der Packung enthaltenen Metallteils an die Rückfläche der Metallfas
sung über das aus der Packung herausragende Metallteil möglich ist.
Ein zweites Ausführungsbeispiel der vorliegenden Erfindung besteht in einer Struk
tur, in der die Drain-Elektrode mit dem mit einem Edelmetall plattierten Metallteil
(Unterbau) über einen Edelmetallbump und/oder eine maschenartige Schicht von Edelmetall
und/oder Edelmetallteilchen, direkt über eine dicke Edelmetallplatte mit einer Härte von
weniger als 60 Hv oder über eine Legierungsschicht mit einer Soliduslinien-Temperatur von
wenigstens 400°C, die ein Edelmetall als Hauptkomponente enthält, verbunden ist. Das
Verbindungsstück kann über Kompressions-Bonding durch Erhitzen und Ultraschallvibra
tion erreicht werden. Bei großer Chipgröße wird die Struktur vorzugsweise mit Au-Bumps
auf der Source-Elektrode und der Gate-Elektrode auf der Schaltkreisfläche des Chips ange
ordnet und mit den Elektroden direkt auf der mit Edelmetall plattierten Zuleitung verbun
den. Die Struktur ist außerdem so angeordnet, daß die Größe der Zuleitung auf der Seite
der Source-Elektrode der Größe des Unterbaus auf der Rückfläche des Chips gleich ist, und
die Teile symmetrisch angeordnet sind, um keine Verbindungsspannungen auf dem Chip
entstehen zu lassen.
Das dritte Ausführungsbeispiel der vorliegenden Erfindung besteht in einer Struktur
und einem Fertigungsverfahren für diese Struktur, das aus folgenden Schritten besteht: vor
gezogene Bildung einer großen Anzahl von Au-Bumps auf der Source-Elektrode und der
Gate-Elektrode aus Al auf dem Chip; Montage des Chips, ausgerichtet auf die jeweiligen
mit Edelmetall plattierten Zuleitungen; Anbringung des Edelmetallteils mit kleinerer Härte
als der darauf befindliche Au-Bump; Anbringung eines mit Edelmetall plattierten Unterbaus
darauf; und Verbindung aller Kontaktbegrenzungsflächen gleichzeitig durch Erhitzen, Bela
sten und Ultraschallanregen während der Verwendung eines Bondingwerkzeugs, das mit
Druck und Ultraschallvibration arbeitet, auf dem Unterbau.
Das erste Ausführungsbeispiel wird im folgenden detailliert beschrieben.
Ein Stromflußmodell der Halbleiter-Packung ist in Fig. 20 gezeigt. Die jeweiligen
Bezugszeichen entsprechen den folgenden Teilen:
184 externer Verbindungsanschluß für Drain,
186 Verbindungsteil,
182 Elektrode auf der Rückfläche des Chips,
180 Chip,
181 Al-Elektrode,
185 metallischer Bump, und
183 externer Verbindungsanschluß für Source (Leitung).
184 externer Verbindungsanschluß für Drain,
186 Verbindungsteil,
182 Elektrode auf der Rückfläche des Chips,
180 Chip,
181 Al-Elektrode,
185 metallischer Bump, und
183 externer Verbindungsanschluß für Source (Leitung).
Der elektrische Widerstand R zwischen dem externen Verbindungsanschluß für
Source und dem externen Verbindungsanschluß für Drain ist durch die folgende Gleichung
(1) gegeben:
R = R1 + R2 + R3 + R4 + R5 + R6 + R7 (1)
Den Teil, den man durch Weglassen des internen Widerstands auf dem Chip R4 in
Gleichung (1) erhält, kann man als elektrischen Widerstand der Halbleiter-Packung ohne Si-
Chip betrachten. Der Widerstand des Bumps R6 kann durch folgende Gleichung (2) ausge
drückt werden:
R6 = (ρ × h/S)/n (2)
wobei
ρ: spezifischer Widerstand des Bumps,
h: Höhe des Bumps,
S: Querschnittsfläche,
n: Anzahl der Bumps.
ρ: spezifischer Widerstand des Bumps,
h: Höhe des Bumps,
S: Querschnittsfläche,
n: Anzahl der Bumps.
Au-Bumps haben einen regulären Durchmesser von 150 µm und eine Dicke von
20 µm, wenn der Au-Bump durch das Ball-Bonding-Verfahren gebildet wurde, was eine ko
stengünstige direkte Anbringung des Bumps direkt auf dem Al-Pad ermöglicht. Der Wider
stand des Bumps im obigen Fall wird mit (0,026/n) mΩ ausreichend klein. Der Widerstand
R5 des Al-Elektrodenfilms kann durch folgende Gleichung (3) ausgedrückt werden:
R5 ≈(ρ/4πt)ln(r2/r1) (3)
wobei
ρ: spezifischer Widerstand des Elektrodenfilms,
t: Dicke des Elektrodenfilms,
r2: äußerer Durchmesser der Elektrode,
r1: Durchmesser des Bumps.
ρ: spezifischer Widerstand des Elektrodenfilms,
t: Dicke des Elektrodenfilms,
r2: äußerer Durchmesser der Elektrode,
r1: Durchmesser des Bumps.
Der äußere Durchmesser der Elektrode ist ungefähr proportional zu 1/(n1/2), wenn n
Bumpstücke gleichmäßig angeordnet sind. Daher nähert sich r2/r1 mit Erhöhung von n eins,
und R5 kann ausreichend erniedrigt werden, indem man die Dicke des Elektrodenfilms und
die Anzahl der Bumps erhöht. Der Widerstand der externen Verbindungsanschlüsse (R1 +
R7) kann mit der folgenden Gleichung (4) einfach ausgedrückt werden:
(R1 + R7) = (ρ × L/S) (4)
wobei
ρ: spezifischer Widerstand der Zuleitung,
L: stromtragende Länge der Zuleitung,
S: stromtragende Querschnittsfläche.
ρ: spezifischer Widerstand der Zuleitung,
L: stromtragende Länge der Zuleitung,
S: stromtragende Querschnittsfläche.
Der Widerstand der externen Verbindungsanschlüsse wird etwa 1,4 mΩ für den Fall
einer regulären SOP-Packung zur Oberflächenmontage (Dicke: 0,16 mm, Breite: 0,3 mm,
Länge: 2 mm × 2). D. h., auf einem Niveau, in dem der elektrische Widerstand der Halbleiter-
Packung ohne Si-Chip weniger als 1 mΩ beträgt, kann der elektrische Widerstand der
Halbleiter-Packung ohne Si-Chip nicht durch alleiniges Anpassen der Bumpstruktur erniedrigt
werden, sondern es müssen auch die externen Verbindungsanschlüsse angepaßt werden.
Dann wird nach dem Halbleiter-Bauelement der vorliegenden Erfindung eine Struktur
verwendet, die die Beständigkeit des Verbindungsstücks der externen Verbindungsanschlüsse
mit dem Verdrahtungssubstrat zusätzlich sicherstellt, um den Widerstand der externen Ver
bindungsanschlüsse zu erniedrigen.
Die fundamentale Struktur des Halbleiter-Bauelements 1 der vorliegenden Erfindung
wird in Fig. 21 gezeigt. Die einzige Methode zur Erniedrigung des Widerstands der exter
nen Verbindungsanschlüsse besteht in der Erhöhung der Querschnittsfläche der Stromleitung
und in der Erniedrigung der Länge der Stromleitung. Daher ist einer der externen Verbin
dungsanschlüsse so strukturiert, daß er den Strom in Dickenrichtung trägt. In diesem Fall ist
die stromtragende Querschnittsfläche mit einigen bis einigen zehn mm2 im Vergleich mit der
stromtragenden Länge (0,1 mm bis 0,2 mm) ausreichend groß, und der Widerstand des ersten
externen Verbindungsanschlußteils 194 kann auf weniger als 1 µΩ gebracht werden. Das an
dere, zweite externe Verbindungsanschlußteil 193 kann eine Struktur zur Verbindung mit
dem Anschluß des Verdrahtungssubstrats aufweisen, indem es entlang der Seitenflächen des
Chips hinabreicht, und die stromtragende Länge wird zu wenigen Millimetern. Die zweifach
stromtragende Querschnittsfläche kann jedoch durch Verwenden beider Seiten der Packung
verwirklicht werden. Nach der vorliegenden Struktur kann ein breites und dickes Teil für den
zweiten externen Verbindungsanschluß verwendet werden, aus Gründen, die später beschrie
ben werden. Daher kann die mehrfach stromtragende Querschnittsfläche verwirklicht werden
und der elektrische Widerstand auf etwa ein Zehntel dessen einer konventionellen Packungs
struktur erniedrigt werden.
Die konventionelle Packungsstruktur weist das Problem auf, daß, wenn die Rigidität
des zweiten Verbindungsanschlusses erhöht wird, die Langzeitbeständigkeit an der Verbin
dungstelle mit dem Verdrahtungssubstrat verschlechtert wird. Nach der Struktur der vorlie
genden Erfindung kann jedoch die Temperaturzyklenbeständigkeit sichergestellt werden, so
gar wenn die Rigidität des zweiten Verbindungsanschlusses aus den unten beschriebenen
Gründen hoch ist. Die Gründe bestehen darin, daß der Temperaturunterschied im Substrat
klein ist, weil die Struktur so angeordnet ist, daß die Fläche des ersten externen Verbindungs
anschlusses am Boden des Harzkörpers ausreichend groß ist, und der Chip, d. h. eine Wärme
quelle, und das Verdrahtungssubstrat nahe beieinanderliegen, und daß thermische Verfor
mungen gering sind, weil der Verbindungsanschluß aus einer Kupferlegierung besteht, die ei
nen dem des Substrats ähnlichen thermischen Expansionskoeffizienten aufweist. Der Abso
lutwert der thermischen Verformung, die am Verbindungsstück des ersten und zweiten Ver
bindungsanschlusses mit dem Substrat erzeugt wird, ist folglich gering. Am Verbindungs
stück des zweiten Verbindungsanschlusses mit dem Substrat wird mit steigender Temperatur
eine Andrückkraft aufgebaut, weil ein Unterschied zum Kupferteil in der thermischen Expan
sion in der Höhenrichtung des Harzkörpers korrespondierend zu den abgewinkelten Beinen
besteht, und die Temperaturzyklusbeständigkeit auf Grundlage dieses Effekts im Vergleich zu
konventionellen Packungen verbessert ist, und die Rigidität des zweiten Verbindungsan
schlusses verbessert werden kann.
Während des Einformschritts zur in Fig. 21 gezeigten Anordnung der Packung, kann
der erste Verbindungsanschlußteil 194 über den Edelmetallbump 195 durch Herunterdrücken
des zweiten Verbindungsanschlusses mit der Seitenwand des oberen Druckteils auf die Un
terfläche der Metalleinfassung gedrückt werden. Die Packung, bei dem die Verbindungsan
schlüsse mit Sicherheit auf der Hinterfläche des Harzkörpers freiliegen, kann daher ohne ir
gendwelche zusätzliche spezielle Maßnahmen am Unterbau gefertigt werden. In diesem Fall
ist insbesondere der Punkt wichtig, daß der zweite über den Bump verbundene Verbindungs
anschlußteil an beiden Seitenflächen aus dem Harzkörper hervorragt. Beim beidseitigen Her
unterdrücken des zweiten Anschlußteils kann eine Schrägstellung des ersten Anschlußteils
und ein Absplittern des Bumps verhindert werden, und eine fehlerlose Harzeinfassung mit ho
hem Produktionsertrag wird erreichbar. Bei einer Struktur zum Herunterdrücken auf einer
Seite entsteht ein Moment zwischen dem Kontaktteil des heruntergedrückten zweiten An
schlußteils und dem unteren Druck-Kontaktteil des ersten Anschlußteils. Danach zerteilt sich
der Verbindungsteil durch den Aufbau einer Dehnspannung an einem Teil des Bumpverbin
dungsstücks, und es fließt durch das Trennen einer Seite des ersten Anschlußteils fälschli
cherweise Harz in die Verbindungsebene. Eine fehlerlose Harzeinformung mit hohem Pro
duktionsertrag kann daher nicht gewährleistet werden.
Darauf wird das zweite Ausführungsbeispiel detailliert erklärt. Charakteristisch für
den Anschluß auf der Rückfläche des Chips sind die folgenden vier Punkte:
- 1. elektrisch leitfähig und thermisch hochleitfähig zum externen Verbindungsanschluß (Unterbau),
- 2. lange Temperaturzyklen-Lebensdauer,
- 3. Beständigkeit gegen die Löttemperatur bei der Montage der Packung auf das Substrat, und
- 4. Möglichkeit, die Breitfläche auf der Rückfläche des Chips im Kurztakt einer Massenfer tigungslinie ohne unerwünschte Einflüsse anzuschließen.
Da kein geeignetes Lötmaterial mit hohem Schmelzpunkt ohne Pb erhältlich ist, muß
eine Verbindung, die die obigen Charakteristiken erfüllt, durch Verwenden anderer Materia
lien als Lötmittel erreicht werden. Wenn Edelmetall als Verbindungsmaterial verwendet wird,
ist die thermische Leitfähigkeit des Verbindungsmaterials etwa zehnmal größer als die eines
Lötmittels. Demnach kann, sogar wenn die Verbindung dieselbe Dicke aufweist, die gleiche
Wärmeübertragungscharakteristik mit einem Zehntel der Verbindungsfläche erreicht werden,
wenn die Verbindungsteile gleichförmig auf der Rückfläche des Chips verteilt sind. D. h., es
ist signifikant vorteilhaft hinsichtlich der Wärmeleitungscharakteristiken.
Bezüglich der Temperaturzyklus-Lebensdauer ist entscheidend, was die Komponente
an thermischen Spannungen absorbieren kann, die durch den Unterschied der thermischen
Expansion auf dem Chip und dem externen Verbindungsanschluß (Unterbau) über Deforma
tion entstehen. Bei konventionellen Lötmitteln konnte ein Großteil der Spannungen durch
Deformation des Lots abgefangen werden, weil die Verformungsfestigkeit des Lots sehr ge
ring ist, und die Schädigung an der Lötstelle auftrat. In diesem Fall wurde die Verformung
kaum auf den Chip übertragen, und es entstand der Vorteil, daß die Stabilität und Verläßlich
keit des Chips aufrechterhalten wurde. Auf der anderen Seite ist die Verformungsfestigkeit
bei Verwendung eines Edelmetallmaterials für die Verbindung höher als bei einem Lot und
geringer als bei Si und Cu. Dementsprechend erhöht sich die Verformung auf dem Chip und
dem Unterbau, aber die Lebensdauer des Verbindungsstücks wird verbessert. Das Ausmaß an
Verformung am Chip kann durch das Einrichten von Höhlungen in der Edelmetallschicht
beeinflußt werden, solange die Wärmeübertragungscharakteristiken davon nicht ernstlich be
einträchtigt werden. Eine praktische Maßnahme zum Einrichten der Höhlungen stellt die
Verwendung von Maschenschichten, Teilchen oder einer Schicht mit Erhöhungen und Vertie
fungen als Verbindungsmaterial dar.
Hinsichtlich des Wärmewiderstands besteht kein Problem. Der wichtigste Punkt ist die
Einfachheit der Verbindung und Anfertigung. Wenn Edelmetalle miteinander über konventio
nelles Thermokompressions-Bonding verbunden wurden, war es notwendig, die Heiztempe
ratur im Bereich von 400°C bis 500°C einzurichten, um innerhalb kurzer Zeit verbinden zu
können. Bei dieser Methode entstand in großem Umfang thermische Verformung während
des Kühlschritts, da die Temperaturdifferenz zur Raumtemperatur signifikant war, und man
ernstlich Gefahr lief, Schädigungen zu verursachen, sogar für den Fall, daß die Chipgröße
nicht auffällig groß war. Nach vorliegender Erfindung wurde ein Verfahren entwickelt, nach
dem die Verbindungstemperatur auf höchstens 250°C spezifiziert wurde, um obiges Problem
zu lösen, und Ultraschallvibration wird verwendet, um eine Verbindung bei dieser Tempera
tur sicherzustellen. Wenn jedoch der Chip über Thermoschall-Bonding-Verfahren an den
Unterbau angeschlossen wird, entsteht das Problem, daß der Chip an einer Stelle beschädigt
wird, an der die Schaltkreisebene des Chips in Kontakt mit einem harten Verbindungsvorsatz
steht, da die Ultraschallvibration über ein Zusammendrücken des Unterbaus und des Chips
zugegeben wird, indem diese zwischen einer harten Heizvorrichtung und einem harten Ver
bindungsvorsatz gehalten wird. In der vorliegenden Erfindung wird obiges Problem gelöst,
indem man einen Au-Bump auf der Elektrode an der Schaltkreisseite des Chips bildet; ein
externes Verbindungsanschlußstück (Leitung) von gleicher Größe wie der Unterbau an der
Schaltkreisseite anbringt; und eine Struktur bildet, in der der Chip nicht direkt in Kontakt mit
dem harten Verbindungsvorsatz steht, um den Chip vor Schädigung zu bewahren. Wenn die
Verbindungsstücke sowohl an der oberen als auch an der unteren Ebene des Chips vorgese
hen sind, entsteht eine Veränderung der Verbindungsbeschaffenheit (Beschaffenheit, nach der
die eine Seite eng anliegend verbunden ist und die andere Seite nicht gut verbunden ist). Beim
Bonding-Verfahren über Ultraschallvibration entsteht, wenn die Verbindungsteile in Serie
zum Verbindungsvorsatz angeordnet sind, eine selbstjustierende Funktion, so daß die relative
Vibration an einer Stelle mit fortschreitender Verbindung an dieser Stelle eingeschränkt wird,
und die relative Vibration an der anderen noch nicht verbundenen Stelle erhöht wird. Es kön
nen also folglich zwei Verbindungsstellen von etwa gleicher Festigkeit erhalten werden.
Wenn man jedoch eine Vergrößerung der Verbindungsfläche auf der Rückfläche des Chips im
Hinblick auf Wärmeübertragung wünscht, ist eine Veränderung der Verbindungsflächen über
die Verwendung verschiedener Verbindungsmaterialien auf der Ober- und Unterfläche des
Chips möglich; und die Verbindung auf der Seite der Schaltkreisebene des Chips wird mit ei
nem Verbindungsmaterial ausgeführt, das eine höhere Verformungsfestigkeit aufweist, und
die Verbindung auf der Seite der Rückfläche des Chips wird mit einem Verbindungsmaterial
mit kleinerer Verformungsfestigkeit ausgeführt. Nach der oben dargelegten Verbindungs
struktur und dem zugehörigen Verfahren, wird die Verbindung an der Rückfläche des Chips
mit hoher Funktionalität und Verläßlichkeit ohne die Verwendung von Pb möglich.
Die Funktionen und Vorteile des dritten Ausführungsbeispiels sind zu denen des
zweiten Ausführungsbeispiels gleich. Die praktische Verbindungsdauer beträgt etwa einige
Hundert Millisekunden ohne Mitrechnen der zum Transferieren und Positionieren notwendi
gen Zeit und ist kürzer als die fiu die konventionelle Mehrdraht-Bonding-Operation notwen
dige Zeitdauer. Es ist notwendig, zuvor die Au-Bumps auf der Al-Elektrode des Chips aus
zubilden, aber es beeinflußt nicht den Produktionstakt und hinsichtlich der Möglichkeit, den
Anschluß des Unterbaus des Chips und die Verbindung gleichzeitig vorzunehmen, kann der
Produktionstakt im Vergleich zum konventionellen Vorgehen erniedrigt werden.
Im folgenden sollen praktische Teile der obigen Ausführungsbeispiele der vorliegen
den Erfindung detailliert unter Bezugnahme auf die Zeichnungen erklärt werden.
Fig. 1 zeigt ein Ausführungsbeispiel der Halbleiter-Packung nach vorliegender Erfin
dung.
Fig. 1(a) ist eine Ansicht von oben,
Fig. 1(b) ein Querschnitt und
Fig. 1(c) eine Ansicht von unten.
Nach den Zeichnungen besteht der Halbleiterchip 1 aus einem vertikalen MOS-Tran
sistor der Größe 4 × 2 mm. Die Filmdicke der Al-Elektroden 2, 3 für Source und Gate betra
gen etwa 4 µm und Au wird auf die Fläche der Rückseite der Elektrode 4 aufgedampft, wo
durch die Drain-Elektrode entsteht. Eine große Anzahl oder mehrere Au-Bumps 8 werden
auf der Source- und Gate-Elektrode des Chips gleichförmig über ein Ball-Bonding-Verfahren
ausgebildet, d. h. in der Weise, daß die Bumps in ungefähr gleichen Intervallabständen über
die gesamte Fläche der Elektroden verteilt angeordnet sind. Jeder der Leitungsanschlüsse 5, 6
für Source und Gate weist eine Struktur auf, bei der der Cu-Kern 11 mit einem Edelmetall 12
aus Pd/Au plattiert ist, und dessen Dicke 0,2 mm beträgt. Die Dicke des Leitungsanschlusses
für Source 5 ist in etwa die gleiche wie die der Source-Elektrode 2. D. h., der Leitungsan
schluß für Source 5 bedeckt beinahe die ganze Oberfläche der Source-Elektrode 2. Der Au-
Bump auf dem Chip und die Pd-Au-Ebene jedes Leitungsanschlusses wird direkt über Bon
ding-Verfahren mit Thermoschall und Thermokompression bei einer Erwärmung auf 230°C
verbunden. Die Größe des Au-Bumps, der über das Kompressions-Bonding-Verfahren ange
schlossen wird, beträgt etwa 120 µm im Durchmesser und 40 µm in der Dicke. Der externe
Verbindungsanschluß 7 zum Unterbau weist eine Struktur auf, bei der der Cu-Kern 13 mit ei
ner Edelmetallschicht 14 aus Pd/Au umgeben ist, und dessen eine Seite außerdem über etwa
10 µm mit Ag 15 plattiert ist. Die Au-Ebene der Rückelektrode des Chips und die Ag-plat
tierte Ebene des Unterbauanschlusses ist direkt über Bonding-Verfahren mit Thermoschall
und Thermokompression bei einer Temperatur von 230°C verbunden, genau so wie beim Au-
Bump/Leitungsanschluß. Der Leitungsanschluß für Source ragt sowohl an der linken als auch
an der rechten Seitenwand des Harzeinfassungskörpers 16 heraus und wird abgewinkelt her
gestellt. Der sehr breite Leitungsanschluß, der rechts und links herausragt, wird mit dem
Schlitz 10 und Öffnungen 9 an gegenüber dem Chip gelegenen Stellen versehen. Der Lei
tungsanschluß für Gate ragt ebenfalls über die linken und rechten Seitenwände des Harzein
fassungskörpers 16 hinaus. Der Unterbauanschluß für Drain liegt am Boden des Harzkörpers
frei. Die untere Ebene des Unterbauanschlusses (eine Kontaktebene mit dem Verbindungsan
schluß auf dem Verdrahtungssubstrat) und die unteren Ebenen (die gleiche Kontaktebene)
der Leitungsanschlüsse für Source und Gate, die abgewinkelt hergestellt werden, werden von
gleicher Höhe gefertigt, d. h. sie bilden die gleiche Ebene.
Im vorliegenden Ausführungsbeispiel kann der elektrische Widerstand der Halbleiter-
Packung ohne Si-Chip signifikant durch deren Strukturierung erniedrigt werden, indem die
Source-Elektrode und die Leitungsanschlüsse für Source an eine große Zahl von Au-Bumps,
die gleichförmig angeordnet sind, angeschlossen wird; die Leitungsanschlüsse weisen eine
große Breite auf und ragen sowohl auf der linken als auch auf der rechten Seite heraus; die
Unterbauanschlüsse sind direkt über den Ag-plattierten Film an die Rückelektrode ange
schlossen; die Querschnittsfläche des Strompfads zum Verdrahtungssubstrat ist groß; und die
Leitungslänge ist sehr kurz (nur von der Dicke des Substrats). Demnach kann eine neue
Halbleitervorrichtung mit einem unvorweggenommenen Halbleiter-Bauelement erhalten wer
den, das einen elektrischen Widerstand der Halbleiter-Packung ohne Si-Chip von weniger als
1 mΩ aufweist. Zusätzlich tritt der Vorteil auf, daß die Halbleiter-Packung eine bessere
Langzeitbeständigkeit aufweist, weil das Vorliegen von Au-Bumps von 40 µm Dicke auf der
Schaltkreisebene und des Ag-plattierten Films von 10 µm Dicke auf der Rückfläche des Chips
an der Verbindungsstelle des Chips zum Cu-Anschluß ein Dämpfungsmaterial darstellt, da Au
und Ag weiche Materialien (kleine Verformungsfestigkeit) im Vergleich zu Cu als Anschluß
material darstellen, und einen Effekt realisieren, der den Chip vor der Beeinflussung durch ei
ne große Kraft bewahrt, und Au und Ag eine längere Temperaturzyklus-Lebensdauer als
Lötmittel haben. Wenn die Halbleiter-Packung auf dem Verdrahtungssubstrat angebracht
wird, wird sie über eine breite Fläche des Unterbauanschlusses mit dem Substrat verbunden
und der Chip, d. h. ein Heizer, und das Substrat sind über die nach bevorzugter thermischer
Leitungsbeschaffenheit kürzeste Distanz verbunden. Die zwischen dem Substrat und der Pac
kung auftretende thermische Verformung ist demnach klein, weil die Temperaturdifferenz
zwischen der Packung und dem Substrat klein ist und der thermische Expansionskoeffizient
des Substrats und der thermische Expansionskoeffizient des Cu-Anschlusses einander ähnlich
sind. Das hat den Vorteil, daß das Verbindungsteil der Halbleiter-Packung mit dem Verdrah
tungssubstrat eine lange Temperaturzyklus-Lebensdauer und eine bessere Langzeitbeständig
keit aufweist. Außerdem kann, weil Öffnungen am Zuleitungsanschluß für Source über dem
Chip vorgesehen sind, die Entstehung von Leerräumen im Harzeinfassungsschritt durch zwei
Effekte verhindert werden, nämlich durch das Eintreten des Harzes in die Öffnungen und
durch Gasabscheidung durch die Öffnungen, selbst wenn die Au-Bumps abgeflacht sind und
die Lücke zwischen dem Leitungsanschluß und dem Chip verringert ist. Die Verläßlichkeit
der Packung kann demzufolge aufrechterhalten werden.
Eine Halbleiter-Packung mit einer Verbindungsstruktur von hohem Wärmewiderstand
und hoher Temperaturzyklusbeständigkeit kann präsentiert werden, da Au/Ag über einen Ag-
plattierten Film als Verbindungsstruktur auf der Rückelektrode des Chips mit dem Unter
bauanschluß über Thermoschall verbunden wird, was eine lötfreie Verbindung darstellt.
Hier beträgt die Größe des Au-Bumps 120 µm im Durchmesser. Es ist jedoch ein
größerer Bump von etwa einigen Hundert µm im Durchmesser vorzuziehen, wenn eine solche
Bildung des Bumps möglich ist. Mit einer Vergrößerung des Bumps kann der Widerstand
weiter erniedrigt werden, die Verbindungsfestigkeit erhöht werden und der Vorteil geschaffen
werden, daß sich der Produktionsertrag erhöht, weil ein Abschälen des Bump-Verbindungs
teils durch eine externe Kraft während der Fertigung der Packung effektiv vermieden werden
kann.
Fig. 2 zeigt ein Ausführungsbeispiel der Halbleiter-Packung der vorliegenden Erfin
dung, bei dem der Ag-Bump und die Chip-Unterbauverbindung über ein Kompressionsver
fahren verbunden wurden. Nach Fig. 2 sind die Al-Elektrode 22 des Halbleiterchips 21 und
der Leitungsanschluß 26 mit Edelmetall 25 plattiert und eng miteinander über die Au-Bumps
30 verbunden. Die Rückelektrode 23 des Chips und der Unterbauanschluß 29, der mit Edel
metall plattiert ist, sind miteinander über Ag-Bumps 31 verbunden. Die eine Seite des Lei
tungsanschlusses ist an einem Teil nahe der Seitenwand des Harzkörpers 32 abgeschnitten,
und die andere Seite des Leitungsanschlusses ist abgewinkelt angefertigt und auf derselben
Höhe angeordnet, wie der Unterbau, um eine Verbindung mit den Anschlüssen des Verdrah
tungssubstrats zu ermöglichen.
Im vorliegenden Ausführungsbeispiel kann Deformation strukturell absorbiert werden,
weil der Chip und der Unterbau über die Ag-Bumps verbunden sind. Daher ist die Tempera
turzyklus-Lebensdauer an der Verbindungsstelle Unterbauanschluß/Chip signifikant lang, und
eine Halbleiter-Packung ohne Pb, die aus Umweltgründen wünschenswert ist, von hoher Be
ständigkeit kann präsentiert werden. Die Fertigungsverläßlichkeit ist signifikant verbessert, da
die thermische Verformung kaum die Lötverbindungsstellen der Verbindungsanschlüsse des
Verdrahtungssubstrats betrifft. Die Größe der Packung kann auf eine dem Chip äquivalente
Größe reduziert werden, die Dicke der Packung kann auf etwa 1 mm erniedrigt werden, und
eine Halbleiter-Packung zur Oberflächenmontage, die zur Fertigung in hoher Dichte geeignet
ist, kann präsentiert werden.
Fig. 3 zeigt ein Ausführungsbeispiel der Halbleiter-Packung nach vorliegender Erfin
dung, bei dem das Verfahren einer Ag-Pastenanbringung an der Chip-Unterbauverbindung
angewandt wird. Nach Fig. 3 werden die Al-Elektrode 36 des Halbleiterchips 35 und der
Leitungsanschluß 40, der mit Edelmetall 39 plattiert ist, über Au-Bumps 45 eng miteinander
verbunden. Die Rückelektrode 37 des Chips und der Unterbauanschluß 43 werden miteinan
der über eine Ag-Paste 46 verklebt. Der Unterbauanschluß ist so strukturiert, daß der Cu-
Kern 41 mit Pd/Au 42 plattiert ist, und seine Peripherie-Ebenen so mit Senken verarbeitet
sind, daß sie einen Ankereffekt mit dem Umfassungsharz bewirken. Die Leitungsanschlüsse
ragen auf beiden Seiten des Harzkörpers 47 heraus.
Nach dem vorliegenden Ausführungsbeispiel ergeben sich dieselben Vorteile wie in
dem in Fig. 1 gezeigten Ausführungsbeispiel. Da die Peripherie-Ebenen des Unterbauan
schlusses so geformt sind, daß der Unterbau in das Harz eingreift, kann der Unterbauanschluß
über die Schrumpfkräfte des Einfaßharzes auf die Rückfläche des Chips gedrückt werden.
Daher erhält man selbst bei Verwendung des Ag-Pastenverfahrens für die
Chip/Unterbauverbindung, das die Fertigung vereinfacht, eine verläßliche Halbleiter-Packung.
Fig. 4 zeigt ein Ausführungsbeispiel der Halbleiter-Packung der vorliegenden Er
findung, bei dem die Packungsstruktur die Montage der Schaltkreisebene auf das Verdrah
tungssubstrat ermöglicht. Nach Fig. 4 werden mehrere Au-Bumps 57 auf den Al-Elektro
den 51 und 52 für Hauptstrom bzw. Steuerung der Schaltkreisebene des Halbleiterchips 50
gebildet, genau so wie in dem in Fig. 1 gezeigten Ausführungsbeispiel; und der externe
Verbindungsanschluß für Hauptstrom 55 und Steuerung 56, die von zur jeweiligen Elek
trode äquivalenter Größe und im Harzkörper 59 anbringbar sind, werden darauf über das
Thermoschall-Thermokompressions-Bonding-Verfahren verbunden. Die Oberfläche des je
weiligen externen Verbindungsanschlusses wird mit einer Pd/Au-Egalisierungsabdeckung
plattiert. Die Rückelektrode 53, deren äußerste Oberfläche aus einem aufgedampften Film
aus Au oder Ag besteht, befindet sich auf der Rückfläche des Chips, und der externe Ver
bindungsanschluß 54 für die Rückelektrode, deren Cu-Oberfläche durch eine Pd/Au-Egali
sierungsabdeckung plattiert ist, ist darauf über das Thermoschall-Thermokompressions-
Bonding-Verfahren durch Zwischenschieben einer Ag-Maschenschicht 58, die mit Sn plat
tiert ist und eine Dicke von 0,1 µm bis 5 µm aufweist, verbunden. Die externen Verbin
dungsanschlüsse für Hauptstrom und Steuerung sind so eingefaßt, daß sie auf der Oberflä
che des Harzkörpers freiliegen, und die externen Verbindungsanschlüsse für die Rückelek
trode ragen links- wie rechtsseitig aus dem Harzkörper heraus. Die eine Seite der externen
Verbindungsanschlüsse für die Rückelektrode ist abgetrennt, und die andere Seite ist abge
winkelt gefertigt.
Im vorliegenden Ausführungsbeispiel treten dieselben Vorteile wie in dem in Fig. 1
gezeigten Ausführungsbeispiel auf. Außerdem kann die Packung am effektivsten gekühlt
werden, und die Temperaturerhöhung an der Al-Elektrode klein gehalten werden, weil die
Struktur der Schaltkreisebene des Chips, d. h. eines Heizers auf dem Chip, eine effektive
Wärmeübertragung auf das Verdrahtungssubstrat gestattet. Im Ergebnis kann die Produktle
bensdauer unter praktischen Benutzungsbedingungen signifikant verbessert werden, da die
thermische Spannung, die zwischen den externen Verbindungsanschlüssen und dem Chip
entsteht, klein gehalten werden kann, und Verwachsungsverbindungen zwischen dem Al-
Elektrodenfilm und den Au-Kugeln unterdrückt werden können.
Fig. 5 zeigt ein Ausführungsbeispiel des Matrixrahmens der Leitung für Source- und
Gate-Elektroden, die zur Anfertigung der Halbleiter-Packung der vorliegenden Erfindung
verwendet wird, Fig. 6 zeigt das Bonding-Verfahren bei der Fertigung der Packung in der
Querschnittsansicht A-A' von Fig. 5, Fig. 7 zeigt das Aussehen des Matrix-Leitungsrah
mens nach dem Verbinden, und Fig. 8 ist eine Skizze, die das Harzeinfassungsverfahren ver
anschaulicht. Nach Fig. 5 wird eine Einheit, die aus dem Paar einer Source-Leitung 61 und
einer Gate-Leitung 62 besteht, in X-Y-Richtung ausgerichtet. Nach der nächsten Fig. 6
werden die zuvor gebildeten Au-Bumps 71 auf den Al-Elektroden 66, 67 des Halbleiterchips
auf den Source-Leitungen 61 und den Gate-Leitungen 62 des Matrix-Leitungsrahmens posi
tioniert und angebracht. Die Unterbauanschlüsse 69 für Drain, auf denen die Ag-Bumps 70
zuvor gebildet wurden, werden auf der Rückelektrode 68 des Chips angebracht. Die Verbin
dungsstücke auf der Ober- und Unterfläche des Chips werden gleichzeitig durch Aufheizen
des Heizelements 74 zur Anbringung des Matrix-Leitungsrahmens bei 200°C und durch
Komprimierung der Unterbauverbindungsanschlüsse durch das Bonding-Werkzeug 73, das
eine Ultraschallvibration 76 auslöst, mit einer Kraft von 50 g bis 500 g pro Bump gebondet.
Bezüglich der Ultraschallvibration wird die Verbindung unter Steuerung des abgeflachten
Anteils der Bumps durchgeführt, und die Präzision der Höhe der Leitung und des Unterbaus
wird dahingehend gesteuert, sich in einem bestimmten Rahmen zu bewegen. Die Ausrichtung
der Ultraschallvibration ist auf die longitudinale Richtung (Auf- und Ab-Richtung in Fig. 5)
eingeschränkt, in der die Rigidität der Leitung hoch ist, um ein Entstehen von Verbindungs
fehlern durch Resonanzen der Leitung am Verbindungsstück zu verhindern. Der Unterbauan
schluß wird durch Herausschlagen aus einer großen Cu-Platte, die zuvor mit Edelmetall plat
tiert wurde, hergestellt, weil der Unterbauanschluß getrennt und individuell bearbeitet wird.
Der Zustand, in den der Matrixleitungsrahmen (Fig. 7) nach Abschluß der Verbindungen in
eine Metalleinfassung gebracht wird, wird in Fig. 8 angezeigt. Fig. 8 zeigt eine Quer
schnittsansicht, in der zum Querschnitt von Fig. 7 senkrechten Richtung A-A'. Nach Fig. 8
sind die Höhlungen 82 der Metallfassungen 80, 81 so geformt, daß sie mit der Anordnung des
Matrixleitungsrahmens zusammenpassen und sich in X-Y-Richtung ausrichten. Ausweich
räume 83 zur Aufnahme von Leitungsüberhängen sind vorgesehen. Der Matrixleitungsrahmen
wird in die Höhlung des unteren Druckteils 81 gesetzt, indem der Halbleiterchip 65 so posi
tioniert wird, wie er eingebracht werden soll, und dann das obere Druckteil daraufgesetzt und
angedrückt wird. Die Höhe der aus der Höhlung herausragenden Source- und Gate-Leitun
gen wird auf ein gleiches oder etwas höheres Niveau als die Tiefe der Höhlung im unteren
Druckteil eingestellt und der Aufbau ist so beschaffen, daß, wenn die Leitungen von den Sei
tenwänden der oberen und unteren Höhlungen gehalten werden, der Unterbauanschluß auf
den Boden der Höhlung gedrückt wird. Die Leitungen werden links und rechts herunterge
drückt, wenn das Chipteil in der Mitte ist. Wenn jedoch zu stark heruntergedrückt wird, wer
den die Leitungen verformt und es entsteht eine Verformungsspannung an den Au-Bumptei
len in der Mitte des Chips. Daher wird, um die Verbindungsdeformation der Leitungen in
konvexer Form in der Mitte des Chips so klein wie möglich zu machen, der Befestigungsteil
der Leitung am oberen Druckteil messerförmig hergestellt, und das untere Druckteil wird mit
einer Stufe versehen, deren innere Seite tiefer liegt als deren äußere Seite, so daß sie die Lei
tungen in einer W-Form deformieren kann. Bei der Harzeinfassung wird die Größe der Silica-
Teilchen zur Erniedrigung der thermischen Ausdehnung verringert, um die Fülleigenschaft in
die 10 µm bis 20 µm große Lücke zwischen den Verbindungs-Bumpteilen zu verbessern,
damit keine Leerräume im Harz während des Druckeinwirkungsprozesses entstehen.
Mit dem Leitungsrahmen und seinem Herstellungsverfahren können kostengünstige
Halbleiter-Packungen wegen den folgenden Effekten hergestellt werden: die IC-Einheiten
werden im Leitungsrahmen in Matrixform zur Fertigung angeordnet, und die Produktivität
kann mit Erhöhung der Anzahl der Packungen aus einem Leitungsrahmen erhöht werden; der
Unterbau kann ohne Erhöhung seiner Kosten gefertigt werden, weil die Paßflächen des Un
terbaus mit Ausnahme der leitungsführenden Teile präzise durch Oberflächenschleifen gefer
tigt werden können; eine mögliche Verringerung der Fertigungsschritte, weil die Unterbau-
Chipverbindung und der Anschluß an die Schaltkreisebene gleichzeitig in einem Verbindungs
schritt durchgeführt werden können; und weitere Effekte. Ein zusätzliches strukturelles
Merkmal stellt die kleine und dünne Halbleiter-Packung dar, die in ihrer Kleinheit der Größe
des Chips nahekommt.
Fig. 9 zeigt ein Ausführungsbeispiel des Fertigungsablaufs der Halbleiter-Packung
der vorliegenden Erfindung. Nach Fig. 9 werden in der Fertigung der Halbleiter-Packung
vier Komponenten verwendet. Der Halbleiterchip wird mit Au-Bumps ausgestattet, die auf
dem Wafer-Level gebildet und in würfelförmige Stücke zerteilt werden. Die Herstellung der
Au-Bumps kann entweder durch das Ball-Bonding-Verfahren, das Glättungsverfahren oder
das Au-Kugeltranskriptionsverfahren durchgeführt werden. Die externen Verbindungsan
schlüsse für Source und Gate werden hergestellt und durch Herausschlag- oder Ätzverfahren
aus einer Cu-Legierungsplatte in Matrixleitungsrahmenform umgestaltet, und nachdem Ni auf
die Oberfläche des Anschlusses als Grundlage aufgetragen wurde; wird Pd in einer Dicke von
etwa 0,02 µm bis 1 µm darauf abgeschieden. Zuletzt werden die Anschlüsse durch Abschei
dung einer etwa 0,001 µm bis 1 µm dicken Au-Schicht auf ihrer äußersten Oberfläche vollen
det. Die externen Verbindungsanschlüsse für Drain werden mit einem Cu-Band auf Ni-Basis
als Egalisierungsoberfläche gefertigt, darauf wird eine etwa 0,02 µm bis 1 µm dicke Pd-
Schicht abgeschieden, die äußerste Oberfläche der Anschlüsse werden mit einer Au-Schicht
von etwa 0,001 µm bis 1 µm Dicke abgedeckt und schließlich wird das Cu-Band in Stücke
von einer zur Chipgröße äquivalenten Größe zerteilt. Die Ag-Schicht für die Chip-Unterbau
verbindung wird durch Bildung der Erhöhungen und Vertiefungen auf einer oder beiden Sei
ten des Ag-Bandes von 10 µm bis 100 µm Dicke durch Andrücken hergestellt, und darauf
wird eine Sn-Schicht von etwa 0,1 µm bis 5 µm Dicke abgeschieden. Die Dicke der Sn-
Schicht wird für diesen Zeitpunkt so bestimmt, daß das Gewichtsverhältnis von Sn zu Ag
höchstens 20 Gew-% beträgt. Schließlich wird die Ag-Schicht in Stücke mit einer zum exter
nen Verbindungsanschluß für Drain oder zum Chip äquivalenten Größe zerteilt. Jede der
Komponenten für einen IC wird gleichzeitig in einer Einheit angeschlossen, nachdem der
Matrix-Leitungsrahmen auf die Verbindungsstufe gebracht und schichtweise in der Reihen
folge Halbleiterchip, Ag-Schicht, externe Verbindungsanschlüsse nach gegenseitiger Positio
nierung zueinander aufgesetzt, und gleichzeitig erwärmt, angedrückt und mit Ultraschall an
geregt wurde. Nach dem Anschließen der ganzen Matrix, wird der Harzeinfassungsschritt
über dieselbe Prozedur wie im Ausführungsbeispiel der Fig. 8 ausgeführt. Zuletzt werden
die in einer Matrix zusammengefaßten Halbleiter-Packungen abgetrennt und in Stücke zerteilt
und die Halbleiter-Packung wird fertiggestellt, indem die Leitung abgewinkelt und umgeformt
wird.
Nach dem vorliegenden Ausführungsbeispiel können die Fertigungsschritte der Kom
ponenten in Parallelprozessen durchgeführt werden und eine zusammengefaßte Produktion
einer großen Zahl von Packungen ist möglich; und die Fertigungslinie weist nur drei Schritte
auf, (1) Setzen und Verbinden der Komponenten, (2) Harzeinfassen, und (3) Abtrennen und
Umformen der Leitung, und ein Schritt kann im Vergleich zur konventionellen Chip-Unter
bauverbindung und zum Verdrahtungsprozeß ausgelassen werden. Außerdem kann der ge
samte Produktionstakt verringert werden und eine signifikante Verbesserung der Produktivi
tät erreicht werden, weil der obige Schritt (1) im Anfertigungstakt mit kürzerem Takt als der
Drahtverbindungstakt ausgeführt werden kann.
Fig. 10 zeigt ein Ausführungsbeispiel der Verdrahtungsstruktur der Rückelektrode
des Chips der vorliegenden Erfindung. Der Leitungsrahmen besteht aus zwei Leitungsrah
men, nämlich dem Leitungsrahmen zur Source und Gate und dem Leitungsrahmen für Drain.
Nach Fig. 10 werden der Leitungsrahmen aus Cu-Legierung, der die Source-Leitung 91 und
die Gate-Leitung 92 bildet, und der Leitungsrahmen, der den Unterbau für Drain 95 bildet,
über die ganze Oberfläche mit Pd-Au abgedeckt. Die Au-Kugelbumps 101 auf dem Unterbau
für Drain werden durch das Ball-Bonding-Verfahren angefertigt. Nach dieser Struktur wird
der Halbleiterchip 97 mit der Rückelektrode 102, bei der die Au-Kugelbumps 110 zuvor auf
der Al-Elektrode 98 gebildet wurden, zwischen die zwei obigen Arten von Leitungsrahmen
gesteckt, und der obere und untere Teil des Chips kann gleichzeitig angeschlossen werden.
Fig. 11 zeigt ein Beispiel einer Halbleiterstruktur, die durch Einfassung des oben
verbundenen Körpers in Harz und durch Umformung der Leitung erhalten wird. Nach Fig.
11 ragen die Source-Leitung 91 und die Gate-Leitung 92 aus einer Seitenwand des Harzkör
pers 103 hervor, die Drain-Leitung ragt aus der gegenüberliegenden Seitenwand heraus und
jede der Leitungen wird in einem Abwinklungsprozeß bearbeitet. Der Halsteil 93, d. h. das lo
kal dünnere Stück, wird auf die Leitungen des Harzkörpers ausgerichtet, um eine Struktur zu
schaffen, in der kaum Spannungen, die im Abwinklungsprozeß entstehen, auf den Verbin
dungsteil der Bumps übertragen werden. Die Höhe der herausragenden Position der Leitun
gen auf der linken Seite unterscheidet sich von denen der rechten Seite. Daher werden die
Anpaßflächen der oberen und unteren Metallfassungen mit einer Stufe versehen. Die Rückflä
che des Chips weist eine kompressionsverbundene Struktur aus Au-Abscheidungsfilm/Ag-
Bumps 101/Pd/Au-plattiertem Unterbau auf, und die obere Chipfläche weist eine kompri
mierte Struktur aus Al-Elektroden 98, 99/Au-Bumps 100/Pd/Au-plattierten Leitungen 91, 92
auf.
Nach dem vorliegenden Ausführungsbeispiel kann eine Halbleiter-Packung ohne Pb,
die aus Umweltgründen wünschenswert ist, vorgestellt werden. Zusätzlich weist die Packung
einen hohen Wärmewiderstand aut weil die Chip-Unterbaustruktur durch direktes Verbinden
von Edelmetallen über Ag-Bumps zusammengestellt wurde; und die Temperaturzyklusbe
ständigkeit der Packung ist groß, da die thermische Verformung zwischen dem Chip und dem
Unterbau über Ag-Bumps relaxieren kann. Die Leitung weist eine gewünschte Benetzbarkeit
mit Lötmittel auf. Als Konsequenz kann der Anfertigungsprozeß der Packung verkürzt und
die Produktivität erhöht werden, da die Plattierung mit Lötmittel nach der Anfertigung der
Packung unnötig wird. Zusätzlich entsteht der Vorteil, daß eine kleine und dünne Halbleiter-
Packung vorgestellt werden kann, da der Chip in einer zur Chipgröße vergleichbaren Größe
in Harz eingefaßt werden kann.
Fig. 12 zeigt ein Ausführungsbeispiel der Verbindungsschicht zwischen dem Chip
und dem Unterbau. Nach Fig. 12 besteht die Schicht 110 aus einer Abdeckung aus reinem
Silber von 20 µm Dicke, und die 10 µm tiefen Gräben 111 werden auf einer Seite der Schicht
geformt. Die Gräben werden durch Druckanfertigung oder durch Schneiden mit einer würfel
förmigen Platte angefertigt. Die Ag-Schicht wird nach dem Walzschritt und der Anfertigung
der Gräben vergütet, so daß die Härte der Ag-Schicht 35 Hv oder weniger wird.
Durch das Verwenden der Ag-Schicht der vorliegenden Ausführungsform zur Durch
führung des Thermoschall-Thermokompressions-Bondings von Chip/Unterbau wird die De
formation der Zusammensetzung der Ag-Schicht leicht wegen des Bestehens von Gräben und
der Weichheit des Materials fortschreiten kann, und eine enge und hoch-hitzebeständige
Verbindung kann ohne Schädigung des Chips erreicht werden, weil neu erzeugte Ebenen
gebildet werden und der Verbindungsprozeß kann leicht an der Grenze der Verbindungsebe
nen fortschreiten, unter der Bedingung, daß die auf den Si-Chip ausgeübte Spannung klein
ist. Ferner kann eine Halbleiter-Packung von großer Temperaturzyklusbeständigkeit vorge
legt werden, weil die thermische Verformung zwischen Chip und Unterbau, die mit der Wär
meentwicklung auf dem Chip während der Benutzung der Packung einhergeht, von der wei
chen Ag-Schicht, die grabenförmige Zwischenräume aufweist, absorbiert werden kann.
Fig. 13 zeigt ein mögliches anderes Ausführungsbeispiel der Verbindungsschicht
zwischen Chip und Unterbau. Nach Fig. 13 wird der Kernteil 112 der Verbindungsschicht
genau so gefertigt, wie die Ag-Schicht von Fig. 12. Die Oberfläche der Ag-Schicht wird
dann mit einer 0,3 µm bis 2,0 µm dicken Sn-Schicht 113 plattiert.
Durch Verwendung der Verbindungsschicht des vorliegenden Ausführungsbeispiels
zur Ausführung des Thermoschall-Thermokompressions-Bondings von Chip/Unterbau bildet
sich bei einer Temperatur von über 220°C über eine Ag-Sn-Reaktion eine flüssige Phase, und
die Oberfläche der Schicht wird von einem dünnen Film dieser Flüssigkeit bedeckt. Daher
entsteht der Vorteil, daß bei geringer Kompressionsanwendung eine sichere und enge Ver
bindung leicht erreicht werden kann, weil die Flüssigkeit an den Stellen, wo die Schicht auf
den Unterbau oder die Rückelektrode des Chips gedrückt wird, herausfließt und die Verbin
dung zwischen den Teilen mit hohem Schmelzpunkt leicht durchgeführt werden kann.
Außerdem erhöht sich, weil Ag durch Auflösung oder Diffusion während des Heizens des
Kerns der Ag-Sn-Schicht durch Herausdrücken an der Verbindungszwischenschicht zuge
führt wird, der Schmelzpunkt der Ag-Sn-Schicht auf letztlich über 470°C und der Verbin
dungsteil kann einen hohen Wärmewiderstand aufweisen. Bezüglich der Beständigkeit der
Halbleiter-Packung können dieselben Vorteile wie im Ausführungsbeispiel der Fig. 1 erhal
ten werden.
Fig. 14 zeigt ein anderes Ausführungsbeispiel der Verbindungsschicht zwischen Chip
und Unterbau. Nach Fig. 14 besteht die Verbindungsschicht aus einer maschenartigen
Schicht aus Ag-Drähten 114, 115, die in vertikaler und horizontaler Richtung verwoben sind.
Nach dem vorliegenden Ausführungsbeispiel hat die Verbindungsschicht Erhöhungen
und Vertiefungen, in der Form, daß die Stellen, an denen sich die Ag-Drähte überlappen, dick
und die übrigen Stellen dünn sind. Daher kann die Zusammensetzungs-Deformation an den
dicken Stellen leicht ausgeführt werden, und man erhält dieselben Vorteile wie bei dem Aus
führungsbeispiel von Fig. 12.
Fig. 15 zeigt ein Ausführungsbeispiel der Halbleiter-Packung der vorliegenden Er
findung, bei dem Ag-Partikel zur Verbindung von Chip und Unterbau verwendet werden.
Nach Fig. 15 wird eine Al-Elektrode 121 auf der Schaltkreisebene des Halbleiterchips 120
gefertigt und mehrere Ag-Bumps 125 darauf gebildet. Auf der Rückfläche des Chips bildet
man eine Rückelektrode 122 deren äußerste Oberfläche mit Ag plattiert ist. Die mit Edelme
tall plattierte Leitung 123 auf der Schaltkreisebene und die Ag-Bumps sind direkt über Ther
moschall-Thermokompressions-Bonding verbunden. Die Rückelektrode des Chips und der
Unterbauanschluß 124, der mit Edelmetall plattiert ist, werden über Thermoschall-Thermo
kompressions-Bonding mit dazwischenliegenden Ag-Partikeln 126 verbunden, die aus einem
Gemisch von Harz 127 und zu mehr als 90 vol-% Ag bestehen. Der Harzanteil wird so klein
gewählt, daß das während der Kompression herausfließende Harz nicht von der Seitenfläche
des Unterbauanschlusses auf die Kompressionsstufe fließt, und gleichzeitig so goß gewählt,
daß das Gemisch als viskose Flüssigkeit behandelt werden kann. Das Harz ist heißfixierend
und wird durch das Heizen während des Verbindens ausgehärtet. Die Ag-Partikel und der
Ag-Film auf der Rückfläche des Chips, die Ag-Partikel und der Unterbauanschluß, und die
Ag-Partikel selbst werden zum Teil durch Metallverbindung an den Kontaktstellen ange
schlossen. Die Größe des Unterbauanschlusses ist so gewählt, daß sie in dem Harzkörper 128
eingefaßt werden kann und genau so groß wie der Chip ist. Sie kann auch etwas größer oder
kleiner als der Chip sein.
Nach dem vorliegenden Ausführungsbeispiel kann eine kleine und dünne Halbleiter-
Packung mit niedrigem elektrischen Widerstand und ohne Pb vorgestellt werden. Da die Ag-
Partikel mit Harz vermischt sind, kann die Dispersion der Ag-Partikel durch die viskose Ei
genschaft des Harzes verhindert werden, und die Produktivität durch die einfache Ag-Parti
kelzufuhr zum Verbindungsteil verbessert werden. Da schmale Lücken zwischen den Ag-
Partikeln nach dem Verbinden mit dem Harzgemisch aufgefüllt werden können, kann die
Notwendigkeit, die Lücken mit Einformharz auszufüllen, beseitigt werden, mit dem Vorteil,
daß die Entstehung von Leerräumen signifikant vermindert wird und der Produktionsertrag
erhöht werden kann. Außerdem kann, obwohl die Verbindungssubstanz ein Gemisch aus
Harz und Ag-Partikeln ist, das Thermokompressionsverfahren mit gleichzeitiger Ultraschall
vibration zum Bonding angewendet werden. Daher wird das Harz aus der Verbindungszwi
schenschicht der Metalle herausgedrückt und eine dichte Verbindung der Metalle miteinander
an der Verbindungsstelle wird erreicht. Das hat den Vorteil, daß die Verbindungsbeständig
keit im Vergleich zu einem Verkleben mit Ag-Paste merklich verbessert werden kann.
Fig. 16 zeigt ein Ausführungsbeispiel der Halbleiter-Packung der vorliegenden Er
findung, bei dem eine Ag-Schicht mit Gräben zur Verbindung von Chip und Unterbau ver
wendet wird. Nach Fig. 16 werden die Au-Kugeln 139 auf der Al-Elektrode 131 des Chips
130 gebildet, und es wird ein Ag-Film an der äußersten Oberfläche der Rückelektrode 132
gefertigt. Die Oberfläche des Leitungsanschlusses 135 und des Unterbauanschlusses 138 wird
mit Pd plattiert. Die Ag-Schicht 140, auf der die Gräben 141 gebildet sind, wird zwischen die
Rückfläche des Chips und den Unterbauanschluß eingeschoben. Jedes der Verbindungsteile
wird direkt über ein Thermokompressions-Bonding-Verfahren in Verbindung mit Ultra
schallvibration angeschlossen. Die Leitungsanschlüsse ragen aus den Seitenflächen des Harz
körpers heraus und werden abgewinkelt hergestellt.
Zum vorliegenden Ausführungsbeispiel kommt zusätzlich zu den Vorteilen des in
Fig. 2 gezeigten Ausführungsbeispiels hinzu, daß die Bruchgefahr der jeweiligen Verbin
dungsteile von Al-Elektrode/Au-Kugel/Leitungsanschluß wegen thermische Verformung und
ähnlichem vermindert und die Beständigkeit der Halbleiter-Packung verbessert werden kann,
weil die Harzverbindungsfläche in der oberen und unteren Region der Leitungsanschlüsse
breit gewählt werden kann, da die Leitungsanschlüsse nur auf einer Seite hervorragen, und
die Andrückkraft zwischen der Leitung und dem Chip durch die Wirkung des Aushärte
schrumpfungsprozesses des Harzes erhöht werden kann.
Fig. 17 zeigt ein Ausführungsbeispiel der Halbleiter-Packung der vorliegenden Er
findung, bei dem ein Teil des Leitungsanschlusses an der oberen Ebene des Harzkörpers frei
liegt. Nach Fig. 17 sind die Au-Kugeln 154 auf der Al-Elektrode 146 des Chips 145 gebil
det, und der abgeschiedene Ag-Film befindet sich an der äußersten Oberfläche der Rückelek
trode 147. Die Oberfläche des Leitungsanschlusses 150 und der Unterbauanschluß 153 sind
mit Pt/Au 149, 152 plattiert. Die Ag-Schicht 155, auf der sich die Gräben 156 befinden, wird
zwischen die Rückfläche des Chips und den Unterbauanschluß eingeschoben. Jeder der Ver
bindungsteile wird direkt durch ein Thermokompressions-Bonding-Verfahren in Verbindung
mit Ultraschallvibration angeschlossen. Die Leitungsanschlüsse ragen aus der Seitenfläche des
Harzkörpers heraus und sind abgewinkelt geformt, und der Leitungsanschluß liegt auf der
Oberfläche des Harzkörpers frei.
Nach dem vorliegenden Ausführungsbeispiel entsteht zusätzlich zu den Vorteilen des
in Fig. 2 gezeigten Ausführungsbeispiels eine signifikante Erniedrigung des Wärmewider
stands der Halbleiter-Packung, weil die Wärme effektiv über die breite Fläche des an der
Oberfläche des Harzkörpers freiliegenden Leitungsanschlusses abgeleitet werden kann.
Fig. 18 zeigt ein Ausführungsbeispiel des Verdrahtungssubstrats zur Montage der
Halbleiter-Packung der vorliegenden Erfindung. Nach Fig. 18 besteht das Verdrahtungs
substrat aus einem organischen Vielschichtsubstrat, das schichtweise aus Substraten aufge
baut ist, die aus einem Cu-Folienmuster auf einer Epoxid-Glas-Stoffverbindung aufgebaut
sind. Verschiedene Halbleiter-Packungen und Verbindungsanschlüsse 165, 169, 170, 171 von
passiven Bauelementen werden auf der Oberfläche des Substrats gebildet. Die Verbindungs
anschlüsse für die Montage des Halbleiters der vorliegenden Erfindung bestehen aus den
Verbindungsanschlüssen 161, 168 für Drain, den Verbindungsanschlüssen 164, 167 für
Source und den Verbindungsanschlüssen 162, 163, 166 für Gate, die alle eine Größe aufwei
sen, die in den Gehäusekörper paßt.
Fig. 19 zeigt ein Ausführungsbeispiel eines elektronischen Bauelements, bei dem das
in Fig. 18 gezeigte Verdrahtungssubstrat zusammen mit den Halbleiter-Packungen der vor
liegenden Erfindung, LSI-Packungen und anderen Elementen montiert ist. Nach Fig. 19
werden die LSI-Packungen 176, 177, 178 für die Signalprozessierung, die vertikalen Halblei
ter-Packungen 172, 175 und die Widerstands- und passiven Kapazitätsbauelemente 173, 174
auf dem Verdrahtungssubstrat durch Lötverbindungen angebracht.
Nach dem vorliegenden Ausführungsbeispiel kann die Verbindungsfläche zwischen
der Halbleiterleistungspackung und dem Substrat breit gewählt werden, und der Chip, d. h. ein
Heizer, und das Substrat im kürzesten Abstand miteinander verbunden werden. Der Tempe
raturunterschied zwischen dem Substrat und der Packung kann daher erniedrigt werden, die
an den Lötverbindungspunkten entstehende Spannung kann vermindert werden, und ein hoch
verläßliches elektronisches Bauelement entsteht. Da die Wärmeentwicklung der Packung
vermindert wird, übersteigt die Temperatur des Bauelements nicht den normalen Operations
temperaturrahmen, obwohl keine spezielle Wärmeableitungsvorrichtung vorgesehen wurde.
Dies bietet die Vorteile, daß die Struktur des elektronischen Bauelements vereinfacht wurde,
die Kosten gesenkt, und die Lebensdauer des elektronischen Bauelements wegen der gerin
gen Temperatursteigerung während der Operation verbessert wurde.
Wie oben im Detail beschrieben, kann nach vorliegender Erfindung der elektrische
Widerstand der Packung vermindert werden.
Fig. 29 zeigt Änderungen der Festigkeit der Verbindungsstellen, wenn das Au-Ku
gel-Bonding am Al-Elektrodenfilm der Dicke 3,5 µm bei 200°C Bonding-Temperatur durch
geführt wird und die Verbindungsstellen bei hoher Temperatur gehalten werden. Wenn die
Haltetemperatur weniger als 200°C beträgt, kann nach kurzer Zeit ein Nachlassen der Festig
keit beobachtet werden, aber je höher die Haltetemperatur ist, desto eher wird die Festigkeit
wieder verbessert. Wenn die Haltezeit weiter ausgedehnt wird, verschlechtert sich die Festig
keit wieder. Die detaillierte Analyse der Gründe für obiges Phänomen ergab, daß die Festig
keit unmittelbar nach der Verbindung von der Festigkeit des Al-Films selbst abhängt; und daß
das erste Absinken der Festigkeit beim ursprünglichen Halteschritt bei hoher Temperatur auf
das Wachsen einer AuAl2-Verbindung zurückzuführen ist, die bereits als Purple Plague be
kannt ist und an der Grenzfläche zwischen AuAl-Legierungsschicht und Al-Film entsteht.
Außerdem hat sich ergeben, daß die Erhöhung der Festigkeit durch das Ersetzen des Al-Films
an der Verbindungsstelle durch die AuAl-Legierungsschicht verursacht wird, die fester als Al
ist, und daß die folgende Verminderung der Festigkeit von als Carkendahl-Leerräume be
kannten Wachstumsdefekten an der Grenzfläche der Au-AuAl-Legierungsschicht verursacht
wird. Man hat herausgefunden, daß die Erhöhung der Festigkeit auf mehr als das Doppelte
der Verbindungsfestigkeit auf die Anwesenheit feiner Erhöhungen und Vertiefungen auf der
Oberfläche des Transistorchips korrespondierend zur großen Anzahl von Zellstrukturen zu
rückzuführen ist, und die Legierungsschicht und das Si-Substrat bilden eine mechanische Ma
schenstruktur. Dieses Phänomen tritt nicht bei konventionellen LSI-Packungen auf. Man fand
heraus, daß nach der Durchführung der Wärmebehandlung bei einer Temperatur von mehr als
250°C für kurze Zeit, kein Problem in Form von Carkendahl-Leerräumen entstand für eine
Heiztemperatur von 150°C und eine Haltezeit von 2000 Stunden, und daß keine Erniedrigung
der Festigkeit entstand, wie in Fig. 30 gezeigt ist. Der Erfinder der vorliegenden Erfindung
macht sich obiges Phänomen zunutze und erreichte eine Verbesserung der ursprünglichen
Verbindungsfestigkeit um mehr als ungefähr das Doppelte und eine Verbesserung der Be
ständigkeit der Verbindung an den metallischen Verbindungsstellen selbst während des Tem
peraturzyklus im Bereich von weniger als 150°C, d. h. für den praktisch nutzbaren Tempera
turbereich und während des Haltens bei hoher Temperatur. Außerdem wurde bezüglich der
Verbindung der Elektrodenleitung mit den Au-Bumps auf dem Chip ein Thermoschall-Ther
mokompressions-Bonding-Verfahren, das bei einer kleinen Temperatur (kleiner als 250°C)
und einer niedrigen Belastung ohne den Chip zu schädigen ausgeführt wird, entwickelt, was
ein Verbinden bei niedriger Temperatur möglich macht. In Anbetracht des Obigen, konnte al
so das Entstehen von thermischer Verformung während des Kühlschritts beim Verbindungs
vorgang signifikant erniedrigt werden, und die Beständigkeit der Verbindung an den Metall
verbindungsstellen verbessert werden. Gleichzeitig wird es durch die Verwirklichung des
Bonding-Verfahrens bei tiefer Temperatur möglich, die Metallverbindung und das Harzein
fassen gleichzeitig über das Einfüllen des Harzes in die Lücke zwischen der Elektrodenleitung
und dem Chip während der Verbindung von Elektrodenleitung/Chip auszuführen. Dann kann,
weil Harz während der Kompression herausgedrückt wird, ohne Entstehung von Leerräumen
Harz eingefüllt werden und, weil die Verbindung unter dem Umstand erreicht werden kann,
daß Kompressionskraft auf die Au-Bumps über das Aushärte-Schrumpfungsphänomen des
Harzes ausgeübt wird, kann die Ermüdungslebensdauer über den Effekt der Kompressions
spannung erweitert werden, obwohl ein Temperaturzyklus hinzugefügt wird.
Als nächstes soll die hohe Verläßlichkeit der Packung, die kein Pb enthält, und keine
Harzversiegelung aufweist, im folgenden beschrieben werden. Die Transistorpackung ist in
einer Struktur zusammengesetzt, bei der drei unabhängige-Metallkomponenten elektrisch mit
der jeweiligen Elektrode auf dem Chip verbunden und in der Struktur verankert sind. Kon
ventionellerweise wurden die jeweiligen Metallkomponenten mit ausgehärtetem Harz fixiert.
Nach der Struktur der vorliegenden Erfindung werden die Metallkomponenten jedoch fixiert,
indem die jeweiligen Komponenten mit dem Chip durch gleichzeitige Verwendung von Me
tallverbindung und Harzeinfassung flexibel und eng verbunden werden. Der Grund für die
gleichzeitige Verwendung von Metallverbindung und Harzeinfassung ist darin zu sehen, daß,
obwohl eine hohe Festigkeit allein durch die Metallverbindung erreicht wird, das Cu, ein
Kernmaterial der Metallkomponente, wenn es eng mit dem Si-Chip verbunden wird, eine
große Verformung im Si-Chip durch den Unterschied in der thermischen Expansion des Cu
und des Si-Chips entstehen läßt, und eine Verschlechterung ihrer Charakteristiken entsteht
oder im Extremfall eine Schädigung des Chips auftreten kann. Daher ist es notwendig, die
Struktur des Verbindungsteils flexibel zu gestalten, um die Verformung abzufangen, und da
die metallische Verbindungsstruktur Zwischenräume aufweist, entsteht die Struktur der vor
liegenden Erfindung, in der die mangelnde Verbindungsfestigkeit durch die Harzeinfassung
ersetzt wird. In der Struktur der vorliegenden Erfindung kann, wenn das Harz als Film ver
wendet wird, die Harzeinfassung und die metallische Verbindung im selben Verbindungs
schritt ausgeführt werden und gleichzeitig der Ausbackschritt der Harzeinfassung weggelas
sen werden. Produktionskosten können also gesenkt und die Produktivität verbessert werden,
und eine Transistorpackung, die im Hinblick auf Umweltprobleme vorzugsweise gestaltet ist,
kann vorgestellt werden. Durch Ausführen der Metallverbindung über Thermoschall-Ther
mokompressions-Verfahren; Behandeln der Oberfläche des Metalls mit einer Spritzreinigung
vor dem Verbinden; und Änderung der Verbindungskraft von einer niedrigen Belastung zu
einer hohen Belastung in einer Steigerungsform bei gleichzeitigem Zufügen von Ultraschall
wellen; wird unter der Bedingung, daß die Deformation der Bumps klein ist, eine Metallver
bindung von hoher Festigkeit erreicht.
Im folgenden sollen die Ausführungsbeispiele der vorliegenden Erfindung unter Be
zugnahme auf die Zeichnungen erklärt werden.
Fig. 22 zeigt ein Ausführungsbeispiel der Struktur der Transistorpackung nach der
vorliegenden Erfindung. In Fig. 22 ist eine Al-Elektrode 2 von 2 µm Dicke auf der Schalt
kreisebene des Transistorchips 1 gefertigt, und die Rückelektrode 3, deren äußerste Oberflä
che mit Au plattiert ist, ist auf der gegenüberliegenden Fläche des Transistorchips 1 ausgebil
det. Die Au-Bumps 7 sind auf der Al-Elektrode über ein Ball-Bonding-Verfahren gefertigt. In
diesem Schritt wird der ganze Al-Elektrodenfilm unter den Bumps durch eine AuAl-Legie
rung 9 mit einer Wärmebehandlung von z. B. 300°C - 2 Stunden oder 250°C - 10 Stunden er
setzt. Die Oberfläche der Metalleitung 4 wird mit Pd/Au plattiert und die Metalleitungen
werden mit den Au-Bumps auf der Al-Elektrode durch ein vereintes Thermoschall-Thermo
kompressions-Bonding-Verfahren bei einer relativ niedrigen Temperatur wie 250°C ange
schlossen. Das erste Harz 8 wird in Form einer Schicht beim Thermoschall-Thermokompres
sions-Bonding zugeführt und mit der Verbindung der Au-Bumps gleichzeitig eingeformt und
ausgehärtet. Die Höhe der Bumps (Harzdicke) nach der Verbindung beträgt einige zehn µm.
Die Chip-Rückelektrode und die Unterbau-Montageleitung 6 halten die zweite Harzschicht
11, in der Edelmetallpartikel enthalten sind, zwischen sich, und die Chip-Rückelektrode und
die Unterbau-Montageleitung 6 sind über Kompression bei gleichzeitigem Zuführen von Ul
traschallwellen und Erwärmung bei einer relativ niedrigen Temperatur von weniger als 250°C
miteinander verbunden. Die Edelmetallpartikel, d. h. in diesem Fall die Ag-Partikel 10, werden
durch Andrücken an die Rückelektrode und den Unterbau deformiert und schaffen einen me
tallischen Verbindungszustand. Die Unterbauzuleitungen werden zuvor abgewinkelt, und der
Verbindungszustand so eingestellt, daß die untere Ebene nach der Deformation und Verbin
dung der Ag-Partikel mit der Elektrodenleitung etwa eine Ebene bildet. Das erste und zweite
Harz wird an die oberen und unteren Teile angebracht und gibt die durch das Schrumpfungs
phänomen während der Aushärtezeit entstandene Kompressionsspannung an das Verbin
dungsteil weiter. Hier wird ein thermisch anhaftendes Polyimidharz als erstes und zweites
Kunstharz verwendet, aber Epoxidharz, das bei Raumtemperatur aushärtet, und anderes Harz
können auch verwendet werden.
Nach dem vorliegenden Ausführungsbeispiel kann die Festigkeit der Verbindungsstel
len von Al-Elektrode/Au-Bump/Elektrodenleitung erhöht werden, indem man das ganze Al
unter den Verbindungsteilen der Transistorpackung durch eine Legierung ersetzt, ein Absin
ken der Festigkeit wird durch Halten der Verbindungsteile bei hoher Temperatur verhindert
und es wird eine Struktur aufgebaut, bei der die Kompressionskraft durch den Effekt des an
haftenden Harzes auf die Verbindungsteile wirkt. Demzufolge entsteht eine hochverläßliche
Transistorpackung mit niedrigem Widerstand und signifikant verlängerter Temperaturzyklus-
Lebensdauer. Da die Bonding-Temperatur bei der Kompressionsverbindung der Metalle auf
einander auf weniger als 250°C erniedrigt wurde, wird gleichzeitiges Verbinden mit dem an
haftenden Harz möglich, ebenso wie ein Einfüllen und Ankleben des Harzes ohne Entstehung
von Leerräumen. Außerdem kann die verbleibende Spannung an den Verbindungste 30373 00070 552 001000280000000200012000285913026200040 0002010003671 00004 30254ilen durch
Bonding bei niedrigerer Temperatur vermindert werden. Demzufolge kann, in Anbetracht der
obigen Punkte, die Verläßlichkeit des Transistors verbessert werden.
Nach der Verbindungsstruktur, bei der die Rückelektrode des Chips und die Unter
bau-Montageleitungen durch gleichzeitiges Verwenden von metallischem Verbinden und
Harzverkleben in der vorliegenden Ausführungsform angeschlossen werden, und die thermi
sche und elektrische Leitfähigkeit an den Verbindungsstellen wird sichergestellt und gleich
zeitig wird der Unterschied der thermischen Expansion des Chips und der Unterbau-Monta
geleitungen durch die Deformation des in den Zwischenraum gefüllten Harzes absorbiert.
Außerdem kann die Temperaturzyklus-Lebensdauer der Unterbau-Verbindungsstellen durch
Anwenden von Kompressionslasten auf die metallische Verbindungsstelle in Verbindung mit
der Aushärteschrumpfung des Harzes verbessert werden, und eine Packung ohne Pb entsteht,
das gleichzeitig die gewünschte elektrische und thermische Leitfähigkeit, Temperaturzyklus
beständigkeit und Lötmittelrückflußhaltbarkeit aufweist.
Außerdem kann aus den zwei obigen Gründen die Verläßlichkeit der Packung sicher
gestellt werden, ohne die Harzversiegelung durchzuführen. Also kann eine kleine Transistor
packung mit niedrigem Widerstand, das Harz einspart, die Produktionskosten und den Pro
duktionstakt durch Auslassung des Vergießungsschritts erniedrigt, und wünschenswerte
Umwelteigenschaften vorweist, vorgelegt werden.
Da die Verbindungsstellen der Al-Elektrode und der Au-Bumps durch Wärmebehand
lung im Verbindungsschritt des Chips mit der Elektrodenleitung über die Au-Bumps durch
das Thermoschall-Thermokompressions-Bonding-Verfahren zur Festigung durch eine Au-Al-
Legierung ersetzt werden, wird, sogar wenn die Au-Bumps durch die Belastung und Vibra
tion von der Chip- oder Zuleitungsseite während der Kompressionsverbindung brechen, das
Si-Substrat oder das Transistorelement unter den Bumps nicht etwa durch das Entstehen von
Rissen beschädigt. Es kann also das Auftreten von Ausschußprodukten wegen Verbindungs
schäden verhindert, und der Produktionsertrag gesteigert werden.
Fig. 23 zeigt eines der anderen Ausführungsbeispiele der Struktur der Transistor
packung nach der vorliegenden Erfindung. Nach Fig. 23 wird eine 5 µm dicke Al-Elektrode
16 auf der Schaltkreisebene des Transistorchips 15 gebildet und die Rückelektrode 17, deren
äußerste Oberfläche aus Ag besteht, ist auf der gegenüberliegenden Seite angefertigt. Die Au-
Bumps 20 auf der Al-Elektrode werden über das Ball-Bonding-Verfahren gebildet. In diesem
Schritt wird der ganze Al-Elektrodenfilm unter den Bumps durch eine Au-Al-Legierungs
schicht 21 durch eine Wärmebehandlung von z. B. 300°C - 2 Stunden, oder 250°C - 10 Stun
den ersetzt. Die Öffnungen 25, 26 sind auf den chipseitigen Bereichen der Elektrodenleitung
16 und der Unterbau-Montageleitung 19 angebracht und die ganze Oberfläche der Teile ist
durch eine Pd/Au-Egalisierungsschicht plattiert. Die Elektrodenleitung ist an die Au-Bumps
auf der Al-Elektrode über ein vereintes Thermoschall-Thermokompressions-Bonding-Verfah
ren bei einer relativ niedrigen Temperatur von weniger als 200°C angeschlossen. Das erste
Harz 22 wird in Schichtform zugegeben und gleichzeitig mit der Verbindung der Au-Bumps
eingebracht und ausgehärtet. Die Höhe der Au-Bumps (Harzhöhe) beträgt einige zehn µm.
Die Chip-Rückelektrode und die Unterbau-Montageleitungen halten das zweite Harz 24 in
Schichtform, wobei in der Zwischenschicht-Edelmetallpartikel eingebracht sind, und die Chip-
Rückelektrode und die Unterbau-Montageleitung werden über Kompression bei gleichzeiti
gem Zufügen von Ultraschallwellen und Wärme bei einer relativ niedrigen Temperatur von
weniger als 250°C verbunden. Die Edelmetallpartikel, d. h. in diesem Fall Partikel aus Ag,
werden zwischen der Rückelektrode und der Unterbau-Montageleitung durch die Erwär
mung, Kompression und Ultraschallvibration deformiert, und formen eine metallische Verbin
dung. Das erste und zweite Harz wird auf die oberen und unteren Teile verklebt und übt auf
die Verbindungsstellen durch das Schrumpfungsphänomen während der Aushärtephase eine
Kompressionsspannung aus.
Nach dem vorliegenden Ausführungsbeispiel kann eine Packung von hoher Verläß
lichkeit, niedrigem Widerstand und wünschenswerten Umwelteigenschaften, wie die in Fig.
22 gezeigte, vorgestellt werden. Außerdem wird, weil die Elektrode und das Harz, und die
Unterbau-Montageleitung und das Harz, eng über die mechanische Verbindung an den Öff
nungen angeschlossen sind, zusätzlich zur chemischen Verbindung (Verkleben) an der
Grenzfläche sogar bei hoher Temperatur und hoher Umgebungsfeuchtigkeit ein Abschälen
der Harzverklebungsstellen verhindert und das Temperaturzyklusverhalten und die Verläß
lichkeit der Packung kann signifikant verbessert, und die Verformung an den metallischen
Verbindungsstellen der Au-Bumps und Ag-Partikel erniedrigt werden.
Fig. 24 zeigt ein weiteres Ausführungsbeispiel der Struktur der Transistorpackung
nach der vorliegenden Erfindung. Nach Fig. 24 wird eine 3,5 µm dicke Al-Elektrode 31, 32
auf der Schaltkreisebene des Transistorchips 30 und eine Rückelektrode 33, deren äußerste
Oberfläche aus Ag besteht, auf der gegenüberliegenden Fläche gebildet. Die Au-Bumps 43
sind auf der Al-Elektrode über ein Ball-Bonding-Verfahren gebildet. Die gesamte Oberfläche
der Teile der Elektrodenleitungen 36, 39 und der Unterbau-Montageleitung 42 sind durch ei
ne Pd/Au-Egalisierungsschicht 35, 38, 41 plattiert. Die Elektrodenleitungen und die Au-
Bumps auf der Al-Elektrode sind über ein vereintes Thermoschall-Thermokompressions-
Bonding-Verfahren bei relativ niedriger Temperatur von weniger als 200°C angeschlossen.
Das erste Harz 44 wird in flüssiger Form zugeführt, um die Lücken nach dem Thermoschall-
Thermokompressions-Bonding aufzufüllen, und anschließend verklebt und ausgehärtet. Die
Chip-Rückelektrode und die Unterbau-Montageleitungen halten das zweite Harz 48 in
Schichtform, wobei in der Zwischenschicht Edelmetallpartikel eingebracht sind, und die Chip-
Rückelektrode und die Unterbau-Montageleitung 42 sind durch Kompression unter Zufüh
rung von Ultraschallwellen und Erwärmung bei relativ niedriger Temperatur von weniger als
250°C angeschlossen. Die Edelmetallpartikel 47, d. h. in diesem Fall Partikel aus Cu 45 der
Dicke 30 µm, deren Oberfläche mit Ag 46 der Dicke 5 µm plattiert ist, sind durch Kompri
mierung, Anpressung und Ultraschallvibration zwischen der Rückelektrode und der Unter
bau-Montageleitung deformiert und bilden eine metallische Verbindung. Das erste und das
zweite Harz ist mit den oberen und unteren Teilen verklebt und überträgt eine Kompressions
spannung, die durch das Schrumpfungsphänomen während der Aushärtezeit entsteht, auf die
Verbindungsstelle. Die zwei Elektrodenleitungen und die Unterbau-Montageleitung sind auf
gegenüberliegenden Seiten des Chips angeordnet und die Größe der jeweiligen Leitung ist in
etwa zu der des Chips gleich.
Nach dem vorliegenden Ausführungsbeispiel kann eine Packung von hoher Verläß
lichkeit, niedrigem Widerstand und wünschenswerten Umwelteigenschaften, wie das in Fig.
22 gezeigte, vorgestellt werden. Außerdem kann, weil Ag-plattierte Cu-Partikel mit Kernen
aus Cu, das billiger als Edelmetalle ist, zur Verbindung der Chip-Rückelektrode mit der Un
terbau-Montageleitung verwendet werden, der Preis pro Komponente erniedrigt werden.
Ferner kann, weil die Ebenen der externen Verbindungsanschlüsse auf der oberen und unteren
Seite des Chips angeordnet sind, eine Struktur entwickelt werden, bei der die Montage durch
Halten der Packung von beiden Seiten des Chips vorgenommen wird, und die Montage kann
leicht über mechanischen Kontakt ausgeführt werden. Ein Bauelement von Chipgröße kann
verwirklicht werden, und eine sehr dichte Anordnung wird durch Erniedrigung der Montage
fläche möglich.
Fig. 25 zeigt ein weiteres Ausführungsbeispiel der Struktur der Transistorpackung
nach vorliegender Erfindung. Nach Fig. 25 wird eine 3,5 µm dicke Al-Elektrode 51 auf der
Schaltkreisebene des Transistorchips 50 gebildet und eine Rückelektrode 52, deren äußerste
Oberfläche mit Au plattiert ist, auf der gegenüberliegenden Oberfläche gefertigt. Die Au-
Bumps 61 auf der Al-Elektrode sind durch ein Ball-Bonding-Verfahren ausgebildet. In die
sem Schritt wird der ganze Al-Elektrodenfilm unter den Bumps durch eine Au-Al-Legie
rungsschicht 62 durch Wärmebehandlung von z. B. 300°C - 2 Stunden oder 250°C - 10 Stun
den ersetzt. Die Oberfläche der Elektrodenleitung 55 ist mit Pd/Au 54 plattiert, und die
Elektrodenleitungen sind an die Au-Bumps auf der Al-Elektrode über ein verbundenes Ther
moschall-Thermokompressions-Bonding-Verfahren bei einer relativ niedrigen Temperatur
von weniger als 200°C angeschlossen. Die Chip-Rückelektrode und die Unterbauanschlüsse
halten das Verbindungsharz 60 in Schichtform, wobei in der Zwischenschicht Edehnetallpar
tikel 59 eingefaßt sind, und die Chip-Rückelektrode und die Unterbauleitung 42 sind durch
Kompression unter Hinzufügung von Ultraschallwellen und Wärme bei relativ niedriger Tem
peratur von weniger als 250°C angeschlossen. Die Edelmetallpartikel 47, d. h. in diesem Fall
Partikel aus Ag, sind durch die Kompression unter Erwärmung, Anpressen und Ultraschallvi
bration zwischen der Rückelektrode und der Unterbau-Montageleitung deformiert und bilden
eine metallische Verbindung. Der ganze Chip und die jeweiligen Leitungen, außer den jewei
ligen externen Verbindungsanschlüssen sind durch eine Harzeinfassung abgedeckt. Auf die
Verbindungsstellen des Chips und die jeweiligen Leitungen wird eine durch das Schrump
fungsphänomen des Harzes während der Aushärtezeit entstandene Kompressionsspannung
ausgeübt.
Nach dem vorliegenden Ausführungsbeispiel ist die Verbindungsstelle der Au-Bumps
mit dem Al-Elektrodenfilm doppelt so fest wie die normale Festigkeit über die Au-Al-Legie
rungsverbindung, und die AuAl2-Verbindung schwacher Festigkeit, die ursprünglich beim
Halten der Packung auf hoher Temperatur ausgebildet wurde, entsteht nicht. Daher kann eine
Transistorpackung mit niedrigem Widerstand und einer verbesserten Temperaturzyklusver
läßlichkeit realisiert werden.
Fig. 26 zeigt ein Ausführungsbeispiel des Unterbau-Verbindungsfilms der vorliegen
den Erfindung.
Nach Fig. 26 sind Edelmetallpartikel 66 im Harzfilm 65 in der Weise eingefaßt, daß
ein Teil der Partikel auf der Oberfläche des Harzfilms freiliegt. Die Edelmetallpartikel können
aus Ag, Au, Pd, Pt oder aus Teilchen mit Kernen aus Cu, Ni und Abdeckungen aus Ag, Au,
Pd bzw. Pt bestehen. Die Größe der Teilchen ist so beschaffen, daß eine große Anzahl von
Teilchen von wenigstens halber Filmdicke darin enthalten ist. Der Harzfilm kann aus Poly
imidharz, Epoxidharz, Polyesterharz oder Phenolharz bestehen, und das Harz ist in einer
Weise hergestellt, daß es gleichzeitig thermoplastische und aushärtende Eigenschaften auf
weist (eine Beschaffenheit, in der Lösungsmittel verdampft und das Harz halb austrocknet).
Fig. 27 zeigt ein anderes Ausführungsbeispiel des Verklebungsfilms zum Verbinden
des Unterbaus nach vorliegender Erfindung.
Nach Fig. 27 liegen die Edelmetallpartikel 68, 69 auf beiden Oberflächen des Harz
films 67 frei.
Fig. 28 zeigt ein Verfahren zum Verkleben zweier Teile mit dem Unterbau-Verbin
dungsfilm, der in Fig. 26 gezeigt ist. In Schritt (A) der Fig. 28 sind das Chipteil 70, auf
dem ein dünner Edelmetallfilm abgeschieden wurde, der Unterbau-Verbindungsfilm 71, in
dem Ag-Partikel 72 eingefaßt sind, und die Unterbau-Montageleitung 73, deren Verbin
dungsfläche mit einer dicken Ag-Schicht abgedeckt ist, schichtweise angeordnet. Dann wird
in Schritt (B) der Fig. 28 der Schichtaufbau auf eine Heizstufe 74 gesetzt und durch Bela
stung von 73 mit dem Bonding-Werkzeug 76 über einen organischen Film 77 komprimiert.
Wenn die Temperatur des Aufbaus auf einen bestimmten Grad erhöht wurde, wird Ultra
schallvibration 79 auf das Bonding-Werkzeug ausgegeben, um den Chipteil in den Unterbau-
Verbindungsfilm zum Brechen der Ag-Partikel für die metallische Verbindung des Chipteils
mit der Unterbau-Montageleitung über die Ag-Partikel einzudrücken und das Chipteil und die
Unterbau-Montageleitung mit dem Unterbau-Verbindungsfilm zu verkleben. Die Temperatur
zu Beginn der Zugabe von Ultraschallwellen ist die Temperatur, bei der das Aufweichen des
Unterbau-Verbindungsfilms beginnt und die finale Heiztemperatur ist die Temperatur, bei der
der Unterbau-Verbindungsfilm aushärtet. Der organische Film zwischen dem Bonding-Werk
zeug und dem Chipteil wird nach jedem Vorgang oder nach einigen Vorgängen ausgewech
selt. Demzufolge ist das Verfahren so geartet, daß der organische Film in einem eingerollten
Bandzustand zugeführt und zum Wechseln gleichmäßig auf das Operationsteil übertragen
wird. Der organische Film besteht aus einem organischen Material mit hoher Glasübergangs
temperatur, das bei der Verbindungstemperatur nicht weich wird. Der Zustand nach der
Verbindung wird in Fig. 28(c) angezeigt. Das Chipteil und die Unterbau-Montageleitung
sind metallisch an mehreren Stellen über ein oder zwei Ag-Partikel verbunden, und ein Über
schuß des Unterbau-Verbindungsfilms wird aus der Lücke zwischen den zwei Bestandteilen
herausgedrückt. Demzufolge entsteht im Füllharz in der Lücke kein Leerraum.
Nach dem vorliegenden Ausführungsbeispiel kann eine saubere Metallfläche der Ag-
Partikel auf das Chipteil gedrückt werden, weil die Ag-Partikel aus dem Unterbau-Verbin
dungsfilm herausragen; das Ag-Partikel kann garantiert deformiert werden und ein mikro
skopisches, plastisches Zerfließen der beiden Teile kann erzeugt werden, weil die Ag-Partikel
größer als die Lücke sind; und die sichere metallische Verbindung wird durch Hinzufügen
von Ultraschallvibration möglich. Andererseits wird nach dem Verbindungsschritt der Ag-
Partikel mit der Unterbau-Montageleitung ein Kontakt der Ag-Partikel mit der Unterbau-
Montageleitung durch Wegdrücken des Harzfilms erreicht, der sich durch Erhöhung der
Temperatur erweicht, während des Schritts, in dem der Schichtaufbau auf die Heizstufe ge
stellt wird, und die Last wird über das Verbindungswerkzeug auf den Chip übertragen. Zu
dieser Zeit ist das Harz immer noch in festem Zustand und befeuchtet nicht die Oberfläche
des Metalls, und die Ag-Teilchen und die Unterbau-Montageleitung können miteinander über
saubere metallische Grenzflächen kontaktiert werden. Daher wird eine Metallverbindung
durch Zusetzen der Ultraschallvibration möglich. Das Harz wird durch Heizen nach dem en
gen Kontakt der Ag-Partikel und der Unterbau-Montageleitung einmal flüssig. Nachdem der
Harzüberschuß durch die Lücke zwischen dem Chip und der Unterbau-Montageleitung her
ausgedrückt wurde, beginnt das Aushärten des Harzes. Nach dem oben beschriebenen Phä
nomen sind die zwei Bestandteile sicherlich metallisch über die Ag-Partikel verbunden, und
gleichzeitig schreitet das Verkleben mit dem Harz fort. Daher kann die Anzahl der Verbin
dungsschritte erniedrigt und eine Verbesserung der Produktivität erreicht werden.
Da der organische Film als Verbrauchsstoff zwischen dem Verbindungswerkzeug und
dem Chipteil verwendet wird, können Schäden des Chipteils bei der Kontaktierung mit dem
harten Verbindungswerkzeug verhindert und der Produktionsertrag der Packung erhöht wer
den. Außerdem kann ein Verschleiß des Verbindungswerkzeugs vermieden und der Nutzzy
klus des Apparats signifikant erhöht werden. Dies hat ein Absinken der Produktionskosten
zur Folge.
Wie oben im Detail beschrieben, kann nach vorliegender Erfindung eine Halbleiter-
Packung vorgestellt werden, bei der die Festigkeit der Verbindungsstellen von Al-Elek
trode/Au-Bumps/Elektrodenleitung verbessert ist.
Fig. 31 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung für einen Fall, bei
dem der edelmetallhaltige Bump an der Elektrode an der Vorderseite aus einer Legierung von
Metallen mit niedrigem Schmelzpunkt besteht.
Nach Fig. 31 ist der metallisierte Film 289 aus Ti/Ni/Au, Ti/Ni/Ag, Cr/Cu/Ni/Au
oder Cr/Cu/Ni/Ag in einer bestimmten Weise auf dem Al-Elektrodenanschluß 282 auf der
Vorderseite des vertikalen Halbleiterelements 281 und die metallisierte Elektrode 283, deren
äußerste Oberfläche aus Ag oder Au besteht, ist auf der Rückseite ausgebildet. Der Unterbau
286 ist über die ganze Oberfläche der metallisierten Elektrode 283 durch das Lötmittel 287,
das Ag-Sn oder z. B. Ag-Sn-Pb, Ag-Sn-Pb-Cu oder ähnliches als Hauptkomponente enthält,
metallisch angeschlossen. Die Leitung 284 ist metallisch mit dem metallisierten Film 289 über
die Legierungsanschlüsse 285 mit Ag-Sn als Hauptkomponente angeschlossen. Die Verbin
dungsstelle liegt nur in einem bestimmten Bereich, auf dem der metallisierte Film 289 auf der
Elektrode an der Vorderseite ausgebildet ist. Das Halbleiterelement, die Zuleitung und ein
Teil des Unterbaus ist durch die Harzabdeckung 288 geschützt. Die untere Ebene des Unter
baus liegt an der Oberfläche des Harzkörpers frei und ist so umgeformt, daß der Unterbau
horizontal auf der Ebene des Harzkörpers gegenüber der Leitung herausragt. Die Leitung
ragt aus dem mittleren Teil der Seitenfläche des Harzkörpers hervor und ist abgewinkelt, so
daß die untere Ebene der Leitung so umgeformt ist, daß sie auf dem ungefähr gleichen Ni
veau wie die untere Ebene des Unterbaus liegt. Ungefähr gleich bedeutet hier einen Unter
schiedsbereich in der Höhe der innerhalb der Dicke der Leitung oder des Unterbaus liegt.
Fig. 32 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung für den Fall, daß
die Halbleiter-Packung von Fig. 31 auf dem Verdrahtungssubstrat angebracht ist.
Nach Fig. 32 wird ein Ni/Au-Film auf der Oberfläche der Verbindungsanschlüsse
291, 293 auf dem Verdrahtungssubstrat 290 ausgebildet, und die Leitung 284 der Packung ist
an die untere Ebene des Unterbaus 286 mit einem Metall mit niedrigem Schmelzpunkt ange
schlossen, das die Fähigkeit hat, bei einer niedrigeren Temperatur als der Schmelzpunkttem
peratur der Verbindungslegierungen 285, 287 in der Packung zu verbinden. Wenn die Ver
bindungslegierung in der Packung eine Ag-Sn-Cu-Gruppe ist, besteht die Verbindungslegie
rung des Verdrahtungssubstrats aus einem Lötmittel der Sn-Bi-Gruppe oder der Sn-In-Grup
pe. Wenn die Verbindungslegierung in der Packung eine Ag-Sn-Pb-Gruppe ist, wird als Ver
bindungslegierung im Verdrahtungssubstrat ein Lötmittel der Sn-Ag-Gruppe verwendet.
Im vorliegenden Ausführungsbeispiel sind die Chipelektrode und die Leitung über
Bumps verbunden. Demnach ist, weil die Verbindungsdistanz kurz und die Verbindungsfläche
breit ist, der elektrische Widerstand an der Verbindungsstelle erniedrigt. Durch Bildung der
Bumps aus einer Legierung mit Edelmetall verbunden mit Metallen mit tiefem Schmelzpunkt,
kann der Betrag des verwendeten Edelmetalls erniedrigt werden und die Oberfläche der Lei
tungen kann aus Metallen mit tiefem Schmelzpunkt gefertigt werden. Also können die Kosten
der Bestandteile gesenkt werden. Auf der anderen Seite wird, wenn die Oberfläche der Elek
trode an eine Verschmelz-Legierung angeschlossen wird, ein möglicher Kurzschluß zwischen
den beiden benachbarten Elektroden zum Problem. Der metallisierte Film ist jedoch nach der
vorliegenden Ausführungsform mit der Verbindungslegierung auf der Elektrode der Chipseite
benetzbar und auf ein spezifisches Gebiet beschränkt. Also ist selbst bei kleinem Abstand zwi
schen den Elektroden ein Kurzschlußvorfall verhinderbar, weil das verschmolzene Metall we
der breit verteilt wird noch zu nahe kommt. Nach dem vorliegenden Ausführungsbeispiel wird
die Chipelektrode mit dem oberen und unteren Metallteil über das verschmolzene Metall an
geschlossen und der Chipelektrode keine externe Kraft während der Verbindungsoperation
zugeführt. Daher kann der Fertigungsertrag durch das Verhindern von Schäden auf dem Chip
erhöht werden und die Kosten für die Produktion gesenkt werden. Wegen des seitlichen Her
ausragens des Unterbaus von den Seitenflächen des Harzkörpers kann der Lötmittelteil zur
Montage auf das Verdrahtungssubstrat mit bloßem Auge erkannt, Lötfehler leicht untersucht
und das Entstehen eines defekten Produkts von vornherein verhindert werden.
Nach dem vorliegenden Ausführungsbeispiel wird eine Legierung mit niedrigem
Schmelzpunkt, das Edelmetall enthält, als Material für die Bumps verwendet, aber auch eine
Legierung mit niedrigem Schmelzpunkt ohne Edelmetall weist dieselben Vorteile wie das
vorliegende Ausführungsbeispiel auf.
Fig. 33 zeigt ein Auführungsbeispiel der vorliegenden Erfindung für einen Fall, in
dem die Halbleiter-Packung der vorliegenden Erfindung, dessen Unterbau fehlt, auf dem Ver
drahtungssubstrat angebracht ist.
Nach Fig. 33 werden die Au-Bumps 257 auf der Vorderseite des Al-Elektrodenan
schlusses 252 des vertikalen Halbleiterchips 251 gebildet, metallisch an die Leitung 256, die
mit Edelmetall plattiert ist, angeschlossen und die Peripherie der Bumps durch das erste Harz
261 verstärkt. Die metallisierte Elektrode 253 an der Rückfläche des Chips wird direkt an den
Verbindungsanschluß 259 des Verdrahtungssubstrats 258 mit dem Lot 260 angeschlossen.
Die externe Verbindungsebene der Leitung ist an die Verbindungsanschlüsse mit derselben
Art von Lötmittel angeschlossen. Die metallisierte Elektrodenebene auf der Rückseite des
Chips und die externe Verbindungsanschlußebene der Leitung sind so gestaltet, daß ihre Hö
hen etwa das gleiche Niveau erreichen, mit anderen Worten, die Differenz der Höhen liegt in
nerhalb der Breite der Zuleitung. Nach Fig. 33 liegen die Leitung und der Chip in der Weise,
wie sie auf das Substrat aufgebracht sind, außen frei. Wenn diese Beschaffenheit jedoch nicht
erwünscht wird, können die Leitung und der Chip mit einem zweiten Harzguß bedeckt wer
den.
Nach dem vorliegenden Ausführungsbeispiel wird kein Unterbau verwendet und es
liegt ein einfacher Packungsaufbau vor. Daher können die Kosten zur Anfertigung und die
Kosten der Komponenten gesenkt und die Produktionskosten signifikant gedrückt werden.
Da die Elektrode auf der Rückfläche des Chips direkt an die Verbindungsanschlüsse des Ver
drahtungssubstrats verlötet werden, kann der elektrische Widerstand zwischen ihnen gesenkt
werden und der AN-Widerstand der Packung verkleinert werden. Die Höhe der Packung
kann um so viel verringert werden wie an Unterbau weggelassen wird, und so kann eine ul
tradünne Substratanfertigung verwirklicht werden. Wenn die Packung nach der Montage mit
einem Harzeinguß versiegelt wird, wird die Temperaturzyklusbeständigkeit an der Verbin
dungsstelle auf der Rückfläche des Chips im Vergleich zur konventionellen Struktur mit dem
Unterbau verbessert, und ein elektronischer Apparat von hoher Verläßlichkeit kann realisiert
werden.
Fig. 34 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung für den Fall einer
Halbleiter-Packung vom Oberflächenmontagetyp, die auf dem Verdrahtungssubstrat nach
vorliegender Erfindung angebracht wird.
Nach Fig. 34 werden die Au-Bumps 268 auf dem Al-Elektrodenanschluß des verti
kalen Halbleiterchips 262 angebracht, metallisch an die Leitung 267 angeschlossen, deren
Oberfläche mit einem Edelmetall plattiert ist. Eine metallisierte Schicht, deren äußerste Ober
fläche aus einem Edelmetall besteht, wird auf der Rückfläche des Chips gebildet und die me
tallisierte Schicht wird elektrisch an den Unterbau 269, der mit einem Edelmetall aus Edelme
tallpartikeln 271 plattiert ist, angeschlossen. Der Chip, die Leitung und ein Teil des Unterbaus
werden zum Schutz und zur Verstärkung mit dem Harz 272 abgedeckt. Die untere Ebene des
Unterbaus liegt an der Unterfläche des Harzkörpers frei und ragt an den Seitenflächen heraus.
Auf der anderen Seite ragt die Leitung am Mittelteil der gegenüberliegenden Seitenfläche des
Harzkörpers heraus und ist abgewinkelt, so daß die Höhe des externen Verbindungsteils un
gefähr genau so groß wie die Höhe des externen Verbindungsteils des Unterbaus ist. Die
Montageebene wird an die Verbindungsanschlüsse des Verdrahtungssubstrats durch Verlö
tung angeschlossen. Da die Verbindungsanschlüsse ungefähr auf einer definierten Höhe in der
Größenordnung einiger zehn µm angeordnet sind, müssen die externen Verbindungsanschlüs
se der Packung in ihrer Höhe anliegen. Nach dem vorliegenden Ausführungsbeispiel können
kleine Höhenunterschiede durch eine unterschiedliche Dicke des Lötmittels 275 ausgeglichen
werden, und die erlaubte Höhendifferenz (ΔH) ist genau so groß wie die Differenz in der
Leitungsdicke (kleiner als etwa einige Hundert µm). Die Packung zur Ebenenmontage kann
jede Packung sein, wenn der Unterschied zwischen der externen Verbindungsebene und dem
gegenüberliegenden Verdrahtungssubstrat der Packung innerhalb der Dicke der Leitung oder
des Unterbaus eingestellt wird.
Nach dem vorliegenden Ausführungsbeispiel wurde eine Struktur entwickelt, bei der der
Unterbau an beiden Seitenflächen des Harzkörpers herausragt. Die Lötverbindungsstelle
kann also nach Augenmaß von der oberen Seite verstärkt werden, wenn die Packung auf
dem Verdrahtungssubstrat fixiert wird, Verbindungsstellen können leicht überprüft werden,
und die Produktionsgeschwindigkeit wird verbessert. Außerdem können die Anfertigungs
kosten gesenkt und die Funktionsfähigkeit verbessert werden.
Fig. 35 zeigt eine Draufsicht auf das vertikale Halbleiterelement, das zur Anferti
gung der Halbleiter-Packung der vorliegenden Erfindung verwendet wird, und ein Beispiel
seiner Querschnittsstruktur.
Nach Fig. 35 wird eine n-Typ Epitaxieschicht 315 auf dem hochkonzentrierten n-
Typ Substrat 314 gebildet, und p-Typ und n-Typ Bereiche auf der Schicht ausgebildet, de
ren Tiefe und Form gesteuert wird. Der Gate-Oxidfilm 316 wird an einer Stelle gefertigt, an
der er die p-Typ Diffusionsschicht 316 einschließt, und damit die Kontaktfläche der Source-
Elektrode umgibt, wobei n-Typ Schichten 317, 318 links und rechts angeordnet sind. Die
Gate-Elektrodenleitung 320 ist auf dem Oxidfilm gebildet. Die Gate-Elektrodenleitung wird
von einer Isolierschicht 321 umgeben, damit sie keinen Kontakt mit dem Source-Elektro
denanschluß 312 hat und an den Gate-Elektrodenanschluß 313 anschließt. Allgemein wird
Aluminium als Material für den Gate- und Source-Elektrodenanschluß verwendet, aber in
manchen Fällen wird darauf ein anderes Metall metallisiert. Allgemein wird die Ebene, auf
der sich die Diffusionsschicht befindet, Vorderseite genannt und die gegenüberliegende
Ebene Rückseite. Das vorliegende Element ist ein sogenannter MOSFET, der den Strom
durch Source/Drain nach dem Vorhandensein oder der Größe der an der Gate-Elektrode
anliegenden Spannung steuert. Eine Verminderung des AN-Widerstands des vorliegenden
Elements zeigt nennenswerte Vorteile hinsichtlich des Stromverbrauchs. Ein Effekt zur Er
niedrigung des Widerstands wird erreicht, indem das Profil der npn-Struktur in der Epita
xieschicht und die Verunreinigungskonzentration gesteuert wird, aber die effektivste Me
thode besteht in der Verkürzung des Leitungsabstands durch Verkleinerung der Dicke des
Wafers. Daher werden pn-Elemente, Schaltkreismuster und Elektrodenanschlüsse auf der
Oberfläche eines Si-Wafers ausgebildet, dessen Dicke es ermöglicht, den Wafer in Ferti
gungsschritten zu verarbeiten. Darauf ist die Rückseite des Wafers geerdet, damit das
hochdichte n-Typ Substrat 314 dünn ist, und schließlich wird die metallisierte Schicht der
Drain-Elektrode auf der Rückseite als Element geformt.
Wird der Rückseiten-Erdungsanschluß der vorliegenden Erfindung verwendet, so
wird die Kontaktfläche mit der metallisierten Schicht erhöht, weil die Abschleifmarkierung
an der Rückseite adäquate Erhöhungen und Vertiefungen ausbildet, und die Erhöhungen
und Vertiefungen außerdem einen Ankereffekt hervorrufen. Daher ist, weil der ohmsche
Kontaktwiderstand der Rückelektrode verkleinert wird, und die Verklebung der Rückelek
trode mit der metallisierten Schicht verbessert wird, ein Verbesserungseffekt sowohl in der
elektrischen Charakteristik als auch in der Verläßlichkeit erzielt.
Die vorliegende Erfindung ist nicht nur auf den MOSFET anwendbar, sondern auf
alle Elemente, deren Widerstand oder Impedanz verkleinert werden muß, so wie Dioden,
Thyristoren, Photoelemente und ähnliches.
Claims (24)
1. Halbleiter-Bauelement mit:
einem Halbleitersubstrat und
einem Halbleiterelement mit:
einer ersten Elektrode auf der Vorderseite des Halbleitersubstrats und einer zweiten Elektrode auf der Rückseite des Halbleitersubstrats,
einem ersten Metallteil, das an die erste Elektrode angeschlossen ist, und
einem zweiten Metallteil, das an die zweite Elektrode angeschlossen ist, wobei:
die erste Elektrode an das erste Metallteil über einen ersten Metallkörper, der ein erstes Edelmetall enthält, angeschlossen ist, und
die zweite Elektrode an das zweite Metallteil über einen zweiten Metallkörper, der ein zweites Edelmetall enthält, angeschlossen ist.
einem Halbleitersubstrat und
einem Halbleiterelement mit:
einer ersten Elektrode auf der Vorderseite des Halbleitersubstrats und einer zweiten Elektrode auf der Rückseite des Halbleitersubstrats,
einem ersten Metallteil, das an die erste Elektrode angeschlossen ist, und
einem zweiten Metallteil, das an die zweite Elektrode angeschlossen ist, wobei:
die erste Elektrode an das erste Metallteil über einen ersten Metallkörper, der ein erstes Edelmetall enthält, angeschlossen ist, und
die zweite Elektrode an das zweite Metallteil über einen zweiten Metallkörper, der ein zweites Edelmetall enthält, angeschlossen ist.
2. Halbleiter-Bauelement nach Anspruch 1, wobei ein Flächenteil des ersten Metallteils
zur Verbindung mit einer externen Leitung und ein Flächenteil des zweiten Metallteils im
wesentlichen auf demselben Niveau angebracht sind.
3. Halbleiter-Bauelement nach Anspruch 1 oder 2, wobei der erste Metallkörper einen
konvexen Elektrodenanschluß darstellt, der aus der ersten Elektrode und/oder dem ersten
Metallteil hervorragt.
4. Halbleiter-Bauelement nach Anspruch 1 oder 2, wobei der erste Metallkörper eine
Mehrzahl konvexer Elektrodenanschlüsse bildet, die aus der ersten Elektrode und/oder dem
ersten Metallteil hervorragen, und
die Mehrzahl herausragender konvexer Elektrodenanschlüsse im wesentlichen über
die ganze Verbindungszwischenschicht zwischen der ersten Elektrode und dem ersten Me
tallteil in im wesentlichen gleichen Intervallen verteilt sind.
5. Halbleiter-Bauelement nach einem der Ansprüche 1 bis 4, wobei auf der
Verbindungsoberfläche des ersten Metallteils eine Edelmetallschicht vorgesehen ist.
6. Halbleiter-Bauelement nach Anspruch 1 oder 2, wobei der zweite Metallkörper aus
einer Metallschicht besteht, die sich an der Verbindungszwischenfläche zwischen der zwei
ten Elektrode und dem zweiten Metallteil befindet.
7. Halbleiter-Bauelement nach Anspruch 6, wobei die Metallschicht durch Verbindung
einer Edelmetallschicht an der Verbindungsvorderseite der zweiten Elektrode mit einer
Edelmetallschicht an der Verbindungsvorderseite des zweiten Metallteils hergestellt ist.
8. Halbleiter-Bauelement nach Anspruch 6, wobei die Metallschicht aus einer
Legierung mit einer Soliduslinien-Temperatur von wenigstens 400°C besteht, die als Haupt
komponente ein Edelmetall enthält.
9. Halbleiter-Bauelement nach Anspruch 1, wobei das erste Metallteil mehrere Teile
enthält, die über einen mit der ersten Elektrode in Verbindung stehenden Teil hinausragen,
und jedes dieser Mehrzahl von Teilen ein Flächenteil zum Anschließen an eine externe
Leitung aufweist.
10. Halbleiter-Bauelement nach Anspruch 3, zusätzlich versehen mit einem Isolator zur
Abdeckung des Halbleiterelements sowie des ersten und des zweiten Metallteils, wobei die
Ebene des ersten Metallteils, die von der mit der ersten Elektrode verbundenen Ebene ab
gewandt ist, eine freiliegende Stelle zur Verbindung mit einer externen Leitung aufweist.
11. Halbleiter-Bauelement nach Anspruch 10, wobei die Verbindungsebene des
Halbleiterelements eine Schaltungsebene bildet, und die erste Elektrode eine Haupt
stromelektrode darstellt.
12. Halbleiter-Bauelement nach Anspruch 6, außerdem versehen mit einem Isolator zur
Abdeckung des Halbleiterelements sowie des ersten und des zweiten Metallteils, wobei die
Ebene des zweiten Metallteils, die von der mit der zweiten Elektrode verbundenen Ebene
abgewandt ist, eine freiliegende Stelle zur Verbindung mit einer externen Leitung aufweist.
13. Halbleiter-Bauelement mit:
einem Halbleitersubstrat und
einem Halbleiterelement mit:
einer ersten Elektrode auf der Vorderseite des Halbleitersubstrats und einer zweiten Elektrode auf der Rückseite des Halbleitersubstrats,
einem ersten Metallteil, das an die erste Elektrode angeschlossen ist, und
einem zweiten Metallteil, das an die zweite Elektrode angeschlossen ist, wobei:
die erste Elektrode an das erste Metallteil über eine edelmetallhaltige Metallschicht angeschlossen ist, und
die Metallschicht durch Verbindung einer Edelmetallschicht an der Verbindungsvor derseite der zweiten Elektrode mit einer Edelmetallschicht an der Verbindungsvorderseite des zweiten Metallteils hergestellt ist.
einem Halbleitersubstrat und
einem Halbleiterelement mit:
einer ersten Elektrode auf der Vorderseite des Halbleitersubstrats und einer zweiten Elektrode auf der Rückseite des Halbleitersubstrats,
einem ersten Metallteil, das an die erste Elektrode angeschlossen ist, und
einem zweiten Metallteil, das an die zweite Elektrode angeschlossen ist, wobei:
die erste Elektrode an das erste Metallteil über eine edelmetallhaltige Metallschicht angeschlossen ist, und
die Metallschicht durch Verbindung einer Edelmetallschicht an der Verbindungsvor derseite der zweiten Elektrode mit einer Edelmetallschicht an der Verbindungsvorderseite des zweiten Metallteils hergestellt ist.
14. Halbleiter-Bauelement mit:
einem Halbleitersubstrat und
einem Halbleiterelement mit:
einer ersten Elektrode auf der Vorderseite des Halbleitersubstrats und einer zweiten Elektrode auf der Rückseite des Halbleitersubstrats,
einem ersten Metallteil, das an die erste Elektrode angeschlossen ist, und
einem zweiten Metallteil, das an die zweite Elektrode angeschlossen ist, wobei:
die zweite Elektrode an das zweite Metallteil über eine edelmetallhaltige Metall schicht angeschlossen ist, und
die Metallschicht aus einer Legierung mit einer Soliduslinien-Temperatur von wenig stens 400°C besteht, die als Hauptkomponente ein Edelmetall enthält.
einem Halbleitersubstrat und
einem Halbleiterelement mit:
einer ersten Elektrode auf der Vorderseite des Halbleitersubstrats und einer zweiten Elektrode auf der Rückseite des Halbleitersubstrats,
einem ersten Metallteil, das an die erste Elektrode angeschlossen ist, und
einem zweiten Metallteil, das an die zweite Elektrode angeschlossen ist, wobei:
die zweite Elektrode an das zweite Metallteil über eine edelmetallhaltige Metall schicht angeschlossen ist, und
die Metallschicht aus einer Legierung mit einer Soliduslinien-Temperatur von wenig stens 400°C besteht, die als Hauptkomponente ein Edelmetall enthält.
15. Halbleiter-Bauelement mit:
einem Halbleitersubstrat und
einem Halbleiterelement mit:
einer ersten Elektrode auf der Vorderseite des Halbleitersubstrats und einer zweiten Elektrode auf der Rückseite des Halbleitersubstrats,
einem ersten Metallteil, das an die erste Elektrode angeschlossen ist, und
einem zweiten Metallteil, das an die zweite Elektrode angeschlossen ist, wobei:
das erste Metallteil in mehreren Teilen über einen mit der ersten Elektrode in Ver bindung stehenden Teil hinausragt, und
jedes dieser Mehrzahl von Teilen ein Flächenteil zum Anschließen an eine externe Leitung aufweist.
einem Halbleitersubstrat und
einem Halbleiterelement mit:
einer ersten Elektrode auf der Vorderseite des Halbleitersubstrats und einer zweiten Elektrode auf der Rückseite des Halbleitersubstrats,
einem ersten Metallteil, das an die erste Elektrode angeschlossen ist, und
einem zweiten Metallteil, das an die zweite Elektrode angeschlossen ist, wobei:
das erste Metallteil in mehreren Teilen über einen mit der ersten Elektrode in Ver bindung stehenden Teil hinausragt, und
jedes dieser Mehrzahl von Teilen ein Flächenteil zum Anschließen an eine externe Leitung aufweist.
16. Halbleiter-Bauelement nach Anspruch 1 oder 2, wobei die zweite Elektrode auf der
Rückseite des Halbleitersubstrats durch dessen Metallisierung nach einem Schleifvorgang
geschaffen wird.
17. Halbleiter-Bauelement nach Anspruch 1 oder 2, wobei wenigstens einer der beiden
Metallkörper ein Lötmittel mit einem Schmelzpunkt von wenigstens 250°C aufweist.
18. Verfahren zur Herstellung des Halbleiter-Bauelements nach Anspruch 1, wobei in
einem Bondvorgang die erste Elektrode mit dem ersten Metallteil des Halbleiters und
gleichzeitig oder später die zweite Elektrode mit dem zweiten Metallteil dieses Halbleiters
verbunden wird.
19. Halbleiter-Bauelement mit:
einem Halbleiterchip, und
einem mit der Chipelektrode verbundenen Metallteil, wobei:
die Chipelektrode einen Film aus Al oder einer Al-Legierung aufweist,
das Metallteil auf der Vorderseite eine Verbindungsfläche aus einem plattierten Edelmetallfilm aufweist,
die Chipelektrode mit dem Metallteil über Au-Bumps metallisch verbunden ist, und
der Aluminiumfilm über mehr als 80 Flächen-% des Au/Al-Verbindungsbereichs in Dickenrichtung ganz aus einer Au/Al-Legierung besteht.
einem Halbleiterchip, und
einem mit der Chipelektrode verbundenen Metallteil, wobei:
die Chipelektrode einen Film aus Al oder einer Al-Legierung aufweist,
das Metallteil auf der Vorderseite eine Verbindungsfläche aus einem plattierten Edelmetallfilm aufweist,
die Chipelektrode mit dem Metallteil über Au-Bumps metallisch verbunden ist, und
der Aluminiumfilm über mehr als 80 Flächen-% des Au/Al-Verbindungsbereichs in Dickenrichtung ganz aus einer Au/Al-Legierung besteht.
20. Halbleiter-Bauelement mit:
einem Halbleiterchip,
einem ersten mit der Rückfläche der Elektrode verbundenen Metallteil,
einem zweiten Metallteil, das auf einer Schaltungsebene auf dem Chip an die Hauptstromelektrode angeschlossen ist, und
einem dritten an eine Steuerelektrode angeschlossenen Metallteil, wobei:
die Hauptstromelektrode und die Steuerelektrode aus einem Film aus Al oder einer Al-Legierung bestehen,
mehrere Au-Bumps in metallisch verbindender Weise auf dem jeweiligen Al-Elek trodenfilm angeordnet sind,
das zweite und das dritte Metallteil edelmetallplattiert und jeweils so strukturiert sind, daß sie mit den Au-Bumps durch Kompressionsbonden kontaktiert sind, und Lücken zwischen dem Metallteil und dem Chip durch Harz aufgefüllt sind, und
eine Ebene des ersten Metallteils, die dem Chip in der Ebene der Chipprojektion ge genüberliegt, und dem Chip gegenüberliegende Ebenen des zweiten und des dritten Metall teils auf der Oberfläche des Halbleiter-Bauelements liegen.
einem Halbleiterchip,
einem ersten mit der Rückfläche der Elektrode verbundenen Metallteil,
einem zweiten Metallteil, das auf einer Schaltungsebene auf dem Chip an die Hauptstromelektrode angeschlossen ist, und
einem dritten an eine Steuerelektrode angeschlossenen Metallteil, wobei:
die Hauptstromelektrode und die Steuerelektrode aus einem Film aus Al oder einer Al-Legierung bestehen,
mehrere Au-Bumps in metallisch verbindender Weise auf dem jeweiligen Al-Elek trodenfilm angeordnet sind,
das zweite und das dritte Metallteil edelmetallplattiert und jeweils so strukturiert sind, daß sie mit den Au-Bumps durch Kompressionsbonden kontaktiert sind, und Lücken zwischen dem Metallteil und dem Chip durch Harz aufgefüllt sind, und
eine Ebene des ersten Metallteils, die dem Chip in der Ebene der Chipprojektion ge genüberliegt, und dem Chip gegenüberliegende Ebenen des zweiten und des dritten Metall teils auf der Oberfläche des Halbleiter-Bauelements liegen.
21. Halbleiter-Bauelement mit:
einem Halbleiterchip, und
einem mit der Chipelektrode verbundenen Metallteil,
wobei Edelmetallpartikel mit einem Partikeldurchmesser, der größer ist als die Lücke zwischen dem Chip und dem Metallteil, und Harz in die Lücke gefüllt werden,
wobei die Struktur so beschaffen ist, daß Edelmetallbumps, die einen Durchmesser aufweisen, der größer als die Lücke zwischen dem Chip und dem Metallteil ist, und Harz in die Lücke zwischen dem Chip und dem Metallteil gefüllt wird.
einem Halbleiterchip, und
einem mit der Chipelektrode verbundenen Metallteil,
wobei Edelmetallpartikel mit einem Partikeldurchmesser, der größer ist als die Lücke zwischen dem Chip und dem Metallteil, und Harz in die Lücke gefüllt werden,
wobei die Struktur so beschaffen ist, daß Edelmetallbumps, die einen Durchmesser aufweisen, der größer als die Lücke zwischen dem Chip und dem Metallteil ist, und Harz in die Lücke zwischen dem Chip und dem Metallteil gefüllt wird.
22. Halbleiter-Bauelement nach Anspruch 21, wobei die Edelmetallpartikel, das Metall
teil und die Elektrode bzw. die Edelmetallbumps, das Metallteil und die Elektrode jeweils
metallisch miteinander verbunden sind.
23. Halbleiter-Bauelement mit einem Halbleiterchip, und mit den Chipelektroden ver
bundenen Metallteilen, wobei die mechanische Hauptverbindung zwischen den Metallteilen
über den Chip erfolgt.
24. Halbleiter-Bauelement mit:
einem Halbleiterchip,
an die Chipelektroden angeschlossenen Metallteilen und
einem Harz, das eine Lücke zwischen dem Chip und den Metallteilen ausfüllt, wobei
das Metallteil Erhöhungen oder Vertiefungen und Öffnungen enthält, die eine me chanische Verbindung mit dem Harz ermöglichen.
einem Halbleiterchip,
an die Chipelektroden angeschlossenen Metallteilen und
einem Harz, das eine Lücke zwischen dem Chip und den Metallteilen ausfüllt, wobei
das Metallteil Erhöhungen oder Vertiefungen und Öffnungen enthält, die eine me chanische Verbindung mit dem Harz ermöglichen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01943199A JP4260263B2 (ja) | 1999-01-28 | 1999-01-28 | 半導体装置 |
JP16053999A JP3721859B2 (ja) | 1999-06-08 | 1999-06-08 | 半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10003671A1 true DE10003671A1 (de) | 2000-08-10 |
Family
ID=26356262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10003671A Withdrawn DE10003671A1 (de) | 1999-01-28 | 2000-01-28 | Halbleiter-Bauelement |
Country Status (3)
Country | Link |
---|---|
US (13) | US6774466B1 (de) |
KR (1) | KR20000057810A (de) |
DE (1) | DE10003671A1 (de) |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1246243A2 (de) | 2001-03-29 | 2002-10-02 | Kabushiki Kaisha Toshiba | Halbleiterpackung und Herstellungsverfahren dafür |
DE10134943A1 (de) * | 2001-07-23 | 2002-10-17 | Infineon Technologies Ag | Elektronisches Leistungsbauteil mit einem Halbleiterchip |
EP1357594A1 (de) * | 2002-04-23 | 2003-10-29 | General Semiconductor of Taiwan, Ltd. | Hochleistunghalbleiterbauteil, hergestellt unter Verwendung einer Verpackung von Chipgrösse |
US6791172B2 (en) | 2001-04-25 | 2004-09-14 | General Semiconductor Of Taiwan, Ltd. | Power semiconductor device manufactured using a chip-size package |
DE10349477A1 (de) * | 2003-10-21 | 2005-02-24 | Infineon Technologies Ag | Halbleiterbauteile mit einem Gehäuse und mit einem Halbleiterchip, sowie Verfahren zur Herstellung desselben |
DE102004021054A1 (de) * | 2004-04-29 | 2005-11-24 | Infineon Technologies Ag | Halbleiterbauelement |
DE102004030042A1 (de) * | 2004-06-22 | 2006-01-19 | Infineon Technologies Ag | Halbleiterbauelement |
DE102004041088A1 (de) * | 2004-08-24 | 2006-03-09 | Infineon Technologies Ag | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip |
DE102004045948A1 (de) * | 2004-09-22 | 2006-04-06 | Epcos Ag | Oberflächenmontierbares Bauelement |
DE102005011159A1 (de) * | 2005-03-09 | 2006-09-21 | Infineon Technologies Ag | Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben |
DE102006025959A1 (de) * | 2006-06-02 | 2007-12-13 | Infineon Technologies Ag | Leistungshalbleiteranordnung mit gelöteter Clip-Verbindung und Verfahren zur Herstellung einer solchen |
EP1734570A4 (de) * | 2004-03-02 | 2008-03-05 | Fuji Electric Holdings | Verfahren zur kapselung einer elektronischen komponente |
DE102006060484A1 (de) * | 2006-12-19 | 2008-06-26 | Infineon Technologies Ag | Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben |
DE102007036044A1 (de) * | 2007-08-01 | 2009-02-05 | Siemens Ag | Chipmodul und Verfahren zum Herstellen eines Chipmoduls |
DE102008025246A1 (de) * | 2008-05-27 | 2009-12-17 | Siemens Aktiengesellschaft | Kontaktierung und Isolierung von elektronischen Bauelementen |
US7670879B2 (en) | 2002-08-30 | 2010-03-02 | Fuji Electric Holdings Co., Ltd. | Manufacturing method of semiconductor module including solid-liquid diffusion joining steps |
US7679197B2 (en) | 2006-02-21 | 2010-03-16 | Infineon Technologies Ag | Power semiconductor device and method for producing it |
US7851908B2 (en) | 2007-06-27 | 2010-12-14 | Infineon Technologies Ag | Semiconductor device |
DE102004059389B4 (de) * | 2004-12-09 | 2012-02-23 | Infineon Technologies Ag | Halbleiterbauelement mit Ausgleichsmetallisierung |
DE10221085B4 (de) * | 2002-05-11 | 2012-07-26 | Robert Bosch Gmbh | Baugruppe mit einer Verbindungseinrichtung zum Kontaktieren eines Halbleiter-Bauelements und Herstellungsverfahren |
DE19951752B4 (de) * | 1998-11-09 | 2012-07-26 | Denso Corporation | Elektrische Druckkontaktvorrichtung und Verfahren zu ihrer Herstellung |
DE102006015447B4 (de) * | 2006-03-31 | 2012-08-16 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben |
DE102006015112B4 (de) * | 2005-07-04 | 2012-09-13 | Mitsubishi Denki K.K. | Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt |
DE10393769B4 (de) * | 2002-11-22 | 2012-09-27 | International Rectifier Corporation | Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen |
DE102011100457A1 (de) * | 2011-05-04 | 2012-11-08 | Osram Opto Semiconductors Gmbh | Elektronisches Bauteil mit einem Trägerelement, einer Verbindungsstruktur und einem Halbleiterchip |
DE102013219990A1 (de) * | 2013-10-02 | 2015-04-23 | Robert Bosch Gmbh | Verbindungsanordnung mit einem mittels Thermokompression gebondeten Verbindungsmittel |
DE102009042320B4 (de) * | 2008-09-30 | 2015-08-27 | Infineon Technologies Ag | Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung |
DE102014117246A1 (de) * | 2014-11-25 | 2016-05-25 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements |
CN113747718A (zh) * | 2021-09-09 | 2021-12-03 | 维沃移动通信有限公司 | 框体组件和电子设备 |
Families Citing this family (156)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000057810A (ko) * | 1999-01-28 | 2000-09-25 | 가나이 쓰토무 | 반도체 장치 |
US6949822B2 (en) * | 2000-03-17 | 2005-09-27 | International Rectifier Corporation | Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance |
US6624522B2 (en) * | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
JP2001308145A (ja) * | 2000-04-25 | 2001-11-02 | Fujitsu Ltd | 半導体チップの実装方法 |
US6897567B2 (en) * | 2000-07-31 | 2005-05-24 | Romh Co., Ltd. | Method of making wireless semiconductor device, and leadframe used therefor |
US6930397B2 (en) * | 2001-03-28 | 2005-08-16 | International Rectifier Corporation | Surface mounted package with die bottom spaced from support board |
US6969918B1 (en) * | 2001-08-30 | 2005-11-29 | Micron Technology, Inc. | System for fabricating semiconductor components using mold cavities having runners configured to minimize venting |
JP3687610B2 (ja) * | 2002-01-18 | 2005-08-24 | セイコーエプソン株式会社 | 半導体装置、回路基板及び電子機器 |
JP2004031510A (ja) * | 2002-06-24 | 2004-01-29 | Towa Corp | 樹脂部材 |
JP3853263B2 (ja) * | 2002-07-08 | 2006-12-06 | Necエレクトロニクス株式会社 | 半導体装置 |
US7572674B2 (en) * | 2002-09-26 | 2009-08-11 | Renesas Technology Corp. | Method for manufacturing semiconductor device |
US6943434B2 (en) * | 2002-10-03 | 2005-09-13 | Fairchild Semiconductor Corporation | Method for maintaining solder thickness in flipchip attach packaging processes |
US7154174B2 (en) * | 2003-02-27 | 2006-12-26 | Power-One, Inc. | Power supply packaging system |
US7129577B2 (en) * | 2003-02-27 | 2006-10-31 | Power-One, Inc. | Power supply packaging system |
JP4173751B2 (ja) * | 2003-02-28 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置 |
US7239024B2 (en) * | 2003-04-04 | 2007-07-03 | Thomas Joel Massingill | Semiconductor package with recess for die |
US7781873B2 (en) * | 2003-04-28 | 2010-08-24 | Kingston Technology Corporation | Encapsulated leadframe semiconductor package for random access memory integrated circuits |
US20040217488A1 (en) * | 2003-05-02 | 2004-11-04 | Luechinger Christoph B. | Ribbon bonding |
US6919625B2 (en) * | 2003-07-10 | 2005-07-19 | General Semiconductor, Inc. | Surface mount multichip devices |
JP4294405B2 (ja) * | 2003-07-31 | 2009-07-15 | 株式会社ルネサステクノロジ | 半導体装置 |
US7041601B1 (en) * | 2003-09-03 | 2006-05-09 | Advanced Micro Devices, Inc. | Method of manufacturing metal gate MOSFET with strained channel |
JP2005101356A (ja) * | 2003-09-25 | 2005-04-14 | Toshiba Corp | 無線カード |
JP3879853B2 (ja) * | 2003-10-10 | 2007-02-14 | セイコーエプソン株式会社 | 半導体装置、回路基板及び電子機器 |
JP2005217072A (ja) * | 2004-01-28 | 2005-08-11 | Renesas Technology Corp | 半導体装置 |
US7109587B1 (en) | 2004-05-25 | 2006-09-19 | National Semiconductor Corporation | Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices |
EP1603157B1 (de) * | 2004-05-31 | 2008-01-09 | STMicroelectronics S.r.l. | Vertikal leitender Leistungselektronikchip und Herstellungsmethode |
US6946856B1 (en) * | 2004-06-24 | 2005-09-20 | Texas Instruments Incorporated | Thermal testing method for integrated circuit chips and packages |
JP2006024829A (ja) * | 2004-07-09 | 2006-01-26 | Toshiba Corp | 半導体装置及びその製造方法 |
DE102004042104A1 (de) * | 2004-08-30 | 2006-03-02 | Infineon Technologies Ag | Verbindungselement eines Halbleiterbauteils und Halbleiterbauteil mit mehreren derartigen Verbindungselementen, sowie Verfahren zu deren Herstellung |
JP5497985B2 (ja) * | 2004-09-13 | 2014-05-21 | インターナショナル レクティフィアー コーポレイション | 半導体パッケージ |
US20060145319A1 (en) * | 2004-12-31 | 2006-07-06 | Ming Sun | Flip chip contact (FCC) power package |
DE102004057485B4 (de) * | 2004-11-29 | 2007-10-18 | Infineon Technologies Ag | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung |
US7400047B2 (en) * | 2004-12-13 | 2008-07-15 | Agere Systems Inc. | Integrated circuit with stacked-die configuration utilizing substrate conduction |
US7166917B2 (en) * | 2005-01-05 | 2007-01-23 | Advanced Semiconductor Engineering Inc. | Semiconductor package having passive component disposed between semiconductor device and substrate |
US7394151B2 (en) * | 2005-02-15 | 2008-07-01 | Alpha & Omega Semiconductor Limited | Semiconductor package with plated connection |
US7479691B2 (en) * | 2005-03-16 | 2009-01-20 | Infineon Technologies Ag | Power semiconductor module having surface-mountable flat external contacts and method for producing the same |
US7265445B2 (en) * | 2005-03-23 | 2007-09-04 | Texas Instruments Incorporated | Integrated circuit package |
US7230333B2 (en) * | 2005-04-21 | 2007-06-12 | International Rectifier Corporation | Semiconductor package |
JP2006324320A (ja) * | 2005-05-17 | 2006-11-30 | Renesas Technology Corp | 半導体装置 |
US7348664B2 (en) * | 2005-05-20 | 2008-03-25 | The Boeing Company | Semiconductor apparatus having a cooling apparatus that compressively engages a semiconductor device |
DE102005039165B4 (de) * | 2005-08-17 | 2010-12-02 | Infineon Technologies Ag | Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung |
DE102005041174A1 (de) * | 2005-08-30 | 2007-03-15 | Infineon Technologies Ag | Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses |
TWI270190B (en) * | 2005-09-29 | 2007-01-01 | Siliconware Precision Industries Co Ltd | Lead frame structure and package for integrating the same |
US20070075406A1 (en) * | 2005-09-30 | 2007-04-05 | Yueh-Se Ho | Wafer-level method for metallizing source, gate and drain contact areas of semiconductor die |
DE102005049687B4 (de) * | 2005-10-14 | 2008-09-25 | Infineon Technologies Ag | Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung |
JP4917296B2 (ja) * | 2005-10-28 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4728782B2 (ja) * | 2005-11-15 | 2011-07-20 | パナソニック株式会社 | 半導体装置およびその製造方法 |
DE102005055761B4 (de) * | 2005-11-21 | 2008-02-07 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben |
US8288200B2 (en) * | 2005-11-30 | 2012-10-16 | Diodes Inc. | Semiconductor devices with conductive clips |
JP4450230B2 (ja) * | 2005-12-26 | 2010-04-14 | 株式会社デンソー | 半導体装置 |
JP4842118B2 (ja) * | 2006-01-24 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2007220865A (ja) * | 2006-02-16 | 2007-08-30 | Sumitomo Chemical Co Ltd | 3族窒化物半導体発光素子およびその製造方法 |
US7663212B2 (en) * | 2006-03-21 | 2010-02-16 | Infineon Technologies Ag | Electronic component having exposed surfaces |
US8492906B2 (en) | 2006-04-28 | 2013-07-23 | Utac Thai Limited | Lead frame ball grid array with traces under die |
US8310060B1 (en) | 2006-04-28 | 2012-11-13 | Utac Thai Limited | Lead frame land grid array |
US8487451B2 (en) | 2006-04-28 | 2013-07-16 | Utac Thai Limited | Lead frame land grid array with routing connector trace under unit |
US7569920B2 (en) * | 2006-05-10 | 2009-08-04 | Infineon Technologies Ag | Electronic component having at least one vertical semiconductor power transistor |
US7812437B2 (en) * | 2006-05-19 | 2010-10-12 | Fairchild Semiconductor Corporation | Flip chip MLP with folded heat sink |
DE102006023998B4 (de) * | 2006-05-22 | 2009-02-19 | Infineon Technologies Ag | Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen |
JP4221012B2 (ja) * | 2006-06-12 | 2009-02-12 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP5165214B2 (ja) * | 2006-06-26 | 2013-03-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
JP5390064B2 (ja) | 2006-08-30 | 2014-01-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20080054496A1 (en) * | 2006-08-30 | 2008-03-06 | Neill Thornton | High temperature operating package and circuit design |
US9761435B1 (en) | 2006-12-14 | 2017-09-12 | Utac Thai Limited | Flip chip cavity package |
US9711343B1 (en) | 2006-12-14 | 2017-07-18 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
KR20080065153A (ko) * | 2007-01-08 | 2008-07-11 | 페어차일드코리아반도체 주식회사 | 메탈 태브 다이 접착 패들(dap)을 구비한 파워소자패키지 및 그 패키지 제조방법 |
US8560724B2 (en) * | 2007-03-01 | 2013-10-15 | Blackberry Limited | System and method for transformation of syndicated content for mobile delivery |
US7863738B2 (en) * | 2007-05-16 | 2011-01-04 | Texas Instruments Incorporated | Apparatus for connecting integrated circuit chip to power and ground circuits |
US7768407B2 (en) * | 2007-06-22 | 2010-08-03 | Avery Dennison Corporation | Foldable RFID device interposer and method |
JP2009038139A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 半導体装置およびその製造方法 |
DE102007045418B4 (de) * | 2007-09-21 | 2011-05-12 | Sew-Eurodrive Gmbh & Co. Kg | Herstellungsverfahren für eine Anordnung zum Kühlen eines elektrischen Bauelements |
JP5123633B2 (ja) * | 2007-10-10 | 2013-01-23 | ルネサスエレクトロニクス株式会社 | 半導体装置および接続材料 |
US7790512B1 (en) | 2007-11-06 | 2010-09-07 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
JP2009147032A (ja) * | 2007-12-13 | 2009-07-02 | Panasonic Corp | 半導体装置および光ピックアップ装置 |
US7800219B2 (en) * | 2008-01-02 | 2010-09-21 | Fairchild Semiconductor Corporation | High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same |
US7960845B2 (en) * | 2008-01-03 | 2011-06-14 | Linear Technology Corporation | Flexible contactless wire bonding structure and methodology for semiconductor device |
JP2009194153A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Corp | 半導体装置の製造方法及び超音波接合装置 |
JP2009231805A (ja) * | 2008-02-29 | 2009-10-08 | Renesas Technology Corp | 半導体装置 |
US20090230519A1 (en) * | 2008-03-14 | 2009-09-17 | Infineon Technologies Ag | Semiconductor Device |
US8680658B2 (en) * | 2008-05-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Conductive clip for semiconductor device package |
US20110024896A1 (en) * | 2008-07-07 | 2011-02-03 | Mitsubishi Electric Corporation | Power semiconductor device |
JP5075890B2 (ja) * | 2008-09-03 | 2012-11-21 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
US9947605B2 (en) | 2008-09-04 | 2018-04-17 | UTAC Headquarters Pte. Ltd. | Flip chip cavity package |
US8188587B2 (en) * | 2008-11-06 | 2012-05-29 | Fairchild Semiconductor Corporation | Semiconductor die package including lead with end portion |
US8124449B2 (en) * | 2008-12-02 | 2012-02-28 | Infineon Technologies Ag | Device including a semiconductor chip and metal foils |
WO2010109572A1 (ja) | 2009-03-23 | 2010-09-30 | トヨタ自動車株式会社 | 半導体装置 |
US8139370B2 (en) * | 2009-03-24 | 2012-03-20 | Viasat, Inc. | Electronic system having field effect transistors and interconnect bumps on a semiconductor substrate |
US9449900B2 (en) * | 2009-07-23 | 2016-09-20 | UTAC Headquarters Pte. Ltd. | Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow |
US20110031596A1 (en) * | 2009-08-05 | 2011-02-10 | Gruenhagen Mike D | Nickel-titanum soldering layers in semiconductor devices |
US20110075392A1 (en) * | 2009-09-29 | 2011-03-31 | Astec International Limited | Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets |
US8502257B2 (en) * | 2009-11-05 | 2013-08-06 | Visera Technologies Company Limited | Light-emitting diode package |
US8368189B2 (en) | 2009-12-04 | 2013-02-05 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
US9355940B1 (en) | 2009-12-04 | 2016-05-31 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
US8575732B2 (en) | 2010-03-11 | 2013-11-05 | Utac Thai Limited | Leadframe based multi terminal IC package |
JP2011222553A (ja) * | 2010-04-02 | 2011-11-04 | Denso Corp | 半導体チップ内蔵配線基板及びその製造方法 |
KR20110113980A (ko) * | 2010-04-12 | 2011-10-19 | 삼성전자주식회사 | 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법 |
US8283760B1 (en) * | 2010-04-14 | 2012-10-09 | National Semiconductor Corporation | Lead frame interconnect scheme with high power density |
US9728868B1 (en) | 2010-05-05 | 2017-08-08 | Cree Fayetteville, Inc. | Apparatus having self healing liquid phase power connects and method thereof |
US8163601B2 (en) * | 2010-05-24 | 2012-04-24 | Alpha & Omega Semiconductor, Inc. | Chip-exposed semiconductor device and its packaging method |
US8987878B2 (en) | 2010-10-29 | 2015-03-24 | Alpha And Omega Semiconductor Incorporated | Substrateless power device packages |
WO2012093521A1 (ja) * | 2011-01-07 | 2012-07-12 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US20120175688A1 (en) * | 2011-01-10 | 2012-07-12 | International Rectifier Corporation | Semiconductor Package with Reduced On-Resistance and Top Metal Spreading Resistance with Application to Power Transistor Packaging |
JP5822468B2 (ja) * | 2011-01-11 | 2015-11-24 | ローム株式会社 | 半導体装置 |
CN102593108B (zh) * | 2011-01-18 | 2014-08-20 | 台达电子工业股份有限公司 | 功率半导体封装结构及其制造方法 |
US8742490B2 (en) * | 2011-05-02 | 2014-06-03 | Monolithic Power Systems, Inc. | Vertical power transistor die packages and associated methods of manufacturing |
US8987879B2 (en) * | 2011-07-06 | 2015-03-24 | Infineon Technologies Ag | Semiconductor device including a contact clip having protrusions and manufacturing thereof |
US20130043573A1 (en) * | 2011-08-15 | 2013-02-21 | Advanced Analogic Technologies (Hong Kong) Limited | Solder Bump Bonding In Semiconductor Package Using Solder Balls Having High-Temperature Cores |
JP2013051366A (ja) | 2011-08-31 | 2013-03-14 | Hitachi Ltd | パワーモジュール及びその製造方法 |
US8426255B2 (en) * | 2011-09-14 | 2013-04-23 | Chipmos Technologies, Inc. | Chip package structure and method for manufacturing the same |
KR101301387B1 (ko) * | 2011-09-16 | 2013-08-28 | 삼성전기주식회사 | 전력 반도체 모듈 |
CN103035631B (zh) * | 2011-09-28 | 2015-07-29 | 万国半导体(开曼)股份有限公司 | 联合封装高端和低端芯片的半导体器件及其制造方法 |
US20140238080A1 (en) * | 2011-10-06 | 2014-08-28 | Ofs Fitel, Llc | Systems and Techniques For Fabricating Optical Fiber Gratings |
JP5787784B2 (ja) * | 2012-02-15 | 2015-09-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5856883B2 (ja) * | 2012-03-23 | 2016-02-10 | セイコーインスツル株式会社 | 半導体集積回路装置 |
US9449905B2 (en) | 2012-05-10 | 2016-09-20 | Utac Thai Limited | Plated terminals with routing interconnections semiconductor device |
US9029198B2 (en) | 2012-05-10 | 2015-05-12 | Utac Thai Limited | Methods of manufacturing semiconductor devices including terminals with internal routing interconnections |
JP5924110B2 (ja) * | 2012-05-11 | 2016-05-25 | 株式会社ソシオネクスト | 半導体装置、半導体装置モジュールおよび半導体装置の製造方法 |
US9006034B1 (en) | 2012-06-11 | 2015-04-14 | Utac Thai Limited | Post-mold for semiconductor package having exposed traces |
TWI460837B (zh) * | 2012-06-19 | 2014-11-11 | Chipbond Technology Corp | 半導體封裝結構及其導線架 |
US9078380B2 (en) | 2012-10-19 | 2015-07-07 | Nvidia Corporation | MOSFET stack package |
JP6065978B2 (ja) * | 2013-07-04 | 2017-01-25 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置 |
US8841167B1 (en) * | 2013-07-26 | 2014-09-23 | Alpha & Omega Semiconductor, Inc. | Manufacturing method of a semiconductor package of small footprint with a stack of lead frame die paddle sandwiched between high-side and low-side MOSFET |
JP2015053403A (ja) * | 2013-09-06 | 2015-03-19 | 株式会社東芝 | 放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置 |
JP6718819B2 (ja) * | 2013-09-17 | 2020-07-08 | アーベーベー・シュバイツ・アーゲー | 粒子捕捉を用いる超音波溶接のための方法 |
JP6102670B2 (ja) * | 2013-10-07 | 2017-03-29 | 豊田合成株式会社 | 発光装置 |
US9245831B1 (en) * | 2014-11-05 | 2016-01-26 | Alpha And Omega Semiconductor (Cayman) Ltd. | Top-exposed semiconductor package and the manufacturing method |
US9196577B2 (en) * | 2014-01-09 | 2015-11-24 | Infineon Technologies Ag | Semiconductor packaging arrangement |
JP2015142072A (ja) * | 2014-01-30 | 2015-08-03 | 株式会社東芝 | 半導体装置 |
CN105633064B (zh) * | 2014-11-06 | 2019-01-29 | 比亚迪股份有限公司 | 半导体组件及其制备方法 |
US10679965B2 (en) * | 2015-02-04 | 2020-06-09 | Zowie Technology Corporation | Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit |
US20170047274A1 (en) * | 2015-08-12 | 2017-02-16 | Texas Instruments Incorporated | Double Side Heat Dissipation for Silicon Chip Package |
US9917038B1 (en) | 2015-11-10 | 2018-03-13 | Utac Headquarters Pte Ltd | Semiconductor package with multiple molding routing layers and a method of manufacturing the same |
US10032694B2 (en) * | 2016-03-08 | 2018-07-24 | Toyota Motor Engineering & Manufacturing North America, Inc | Power electronics assemblies having a semiconductor cooling chip and an integrated fluid channel system |
US10141197B2 (en) | 2016-03-30 | 2018-11-27 | Stmicroelectronics S.R.L. | Thermosonically bonded connection for flip chip packages |
JP6945276B2 (ja) * | 2016-03-31 | 2021-10-06 | デクセリアルズ株式会社 | 異方性導電接続構造体 |
US10276477B1 (en) | 2016-05-20 | 2019-04-30 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple stacked leadframes and a method of manufacturing the same |
KR102048481B1 (ko) | 2017-02-20 | 2019-11-25 | 신덴겐코교 가부시키가이샤 | 전자 장치, 접속체 및 전자 장치의 제조 방법 |
US10720380B1 (en) | 2017-06-13 | 2020-07-21 | Starlet R. Glover | Flip-chip wire bondless power device |
US10679929B2 (en) | 2017-07-28 | 2020-06-09 | Advanced Semiconductor Engineering Korea, Inc. | Semiconductor package device and method of manufacturing the same |
KR20190047365A (ko) * | 2017-10-27 | 2019-05-08 | 경희대학교 산학협력단 | 산화물 반도체 박막 트랜지스터 및 그 제조방법 |
EP3499552A1 (de) * | 2017-12-14 | 2019-06-19 | Nexperia B.V. | Halbleiterbauelement und verfahren zur herstellung |
US20190291204A1 (en) * | 2018-03-20 | 2019-09-26 | Texas Instruments Incorporated | Ribbon wire bond |
US10699980B2 (en) * | 2018-03-28 | 2020-06-30 | Intel IP Corporation | Fan out package with integrated peripheral devices and methods |
EP3553812A1 (de) * | 2018-04-11 | 2019-10-16 | Heraeus Deutschland GmbH & Co KG | Substratanordnung zur verbindung mit einem elektronikbauteil |
US11621203B2 (en) * | 2018-09-20 | 2023-04-04 | Semiconductor Components Industries, Llc | SiC MOSFET semiconductor packages and related methods |
US11145575B2 (en) * | 2018-11-07 | 2021-10-12 | UTAC Headquarters Pte. Ltd. | Conductive bonding layer with spacers between a package substrate and chip |
TWI672774B (zh) * | 2018-11-08 | 2019-09-21 | 友達光電股份有限公司 | 覆晶薄膜封裝結構及顯示裝置 |
KR101982555B1 (ko) * | 2018-11-27 | 2019-05-27 | 제엠제코(주) | 복합 클립 구조체 및 이를 이용한 반도체 패키지 |
WO2020121793A1 (ja) | 2018-12-14 | 2020-06-18 | パナソニックセミコンダクターソリューションズ株式会社 | 半導体装置 |
DE102019113082A1 (de) * | 2019-05-17 | 2020-11-19 | Infineon Technologies Ag | Halbleiter-gehäuse und verfahren zum bilden eines halbleiter-gehäuses |
US11211353B2 (en) * | 2019-07-09 | 2021-12-28 | Infineon Technologies Ag | Clips for semiconductor packages |
JP7266508B2 (ja) * | 2019-10-21 | 2023-04-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN111540723A (zh) * | 2020-05-06 | 2020-08-14 | 晏新海 | 功率半导体器件 |
EP3955277A1 (de) * | 2020-08-10 | 2022-02-16 | Infineon Technologies AG | Halbleiterbauelement und verfahren zur herstellung davon |
US11211310B1 (en) * | 2020-09-03 | 2021-12-28 | Delta Electronics, Inc. | Package structures |
JP2023041490A (ja) * | 2021-09-13 | 2023-03-24 | 株式会社東芝 | 半導体装置 |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3849187A (en) * | 1970-03-08 | 1974-11-19 | Dexter Corp | Encapsulant compositions for semiconductors |
JPS57103342A (en) * | 1981-11-02 | 1982-06-26 | Nec Corp | Semiconductor device |
CA1260170A (en) * | 1985-08-20 | 1989-09-26 | Kenji Takato | Subscriber line interface circuit |
US4746919A (en) * | 1986-03-28 | 1988-05-24 | Rca Licensing Corporation | Remote control system with key function display provisions |
US5134460A (en) * | 1986-08-11 | 1992-07-28 | International Business Machines Corporation | Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding |
US5053951A (en) * | 1986-12-23 | 1991-10-01 | Bull Hn Information Systems Inc. | Segment descriptor unit for performing static and dynamic address translation operations |
JPH0171429U (de) | 1987-10-30 | 1989-05-12 | ||
JPH01266752A (ja) * | 1988-04-18 | 1989-10-24 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
US4927505A (en) * | 1988-07-05 | 1990-05-22 | Motorola Inc. | Metallization scheme providing adhesion and barrier properties |
US4935803A (en) * | 1988-09-09 | 1990-06-19 | Motorola, Inc. | Self-centering electrode for power devices |
JPH07118514B2 (ja) | 1989-04-24 | 1995-12-18 | 株式会社東芝 | 半田バンプ型半導体装置 |
JPH02310956A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | 高密度実装半導体パツケージ |
JPH044764A (ja) | 1990-04-20 | 1992-01-09 | Ulvac Japan Ltd | 高電圧装置用放電抑制装置 |
US5053851A (en) * | 1991-01-14 | 1991-10-01 | International Business Machines Corp. | Metal bump for a thermal compression bond and method for making same |
JP3318897B2 (ja) * | 1991-01-29 | 2002-08-26 | ソニー株式会社 | ビデオモニタ付リモートコントローラ |
US5172214A (en) * | 1991-02-06 | 1992-12-15 | Motorola, Inc. | Leadless semiconductor device and method for making the same |
US5489803A (en) * | 1991-03-22 | 1996-02-06 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Solder-bonded structure |
JPH0547958A (ja) | 1991-08-12 | 1993-02-26 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JP2941523B2 (ja) | 1991-10-25 | 1999-08-25 | ローム株式会社 | 半導体装置 |
JP3129020B2 (ja) | 1992-04-09 | 2001-01-29 | 富士電機株式会社 | 半導体装置 |
CA2087503A1 (en) * | 1992-04-13 | 1993-10-14 | Lester Wayne Dunaway | Multimodal remote control device having electrically alterable keypad designations |
JPH05343578A (ja) | 1992-06-10 | 1993-12-24 | Rohm Co Ltd | 半導体装置及びその製造方法 |
KR960000706B1 (ko) | 1993-07-12 | 1996-01-11 | 한국전기통신공사 | 전력소자용 플라스틱 패키지 구조 및 그 제조방법 |
US5539254A (en) * | 1994-03-09 | 1996-07-23 | Delco Electronics Corp. | Substrate subassembly for a transistor switch module |
JP3027512B2 (ja) | 1994-08-23 | 2000-04-04 | 株式会社日立製作所 | パワーmosfet |
US5532512A (en) * | 1994-10-03 | 1996-07-02 | General Electric Company | Direct stacked and flip chip power semiconductor device structures |
JPH08139241A (ja) | 1994-11-07 | 1996-05-31 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
US5821611A (en) * | 1994-11-07 | 1998-10-13 | Rohm Co. Ltd. | Semiconductor device and process and leadframe for making the same |
JPH08148623A (ja) | 1994-11-24 | 1996-06-07 | Rohm Co Ltd | 半導体装置 |
JPH09129798A (ja) | 1995-10-27 | 1997-05-16 | Rohm Co Ltd | 電子部品およびその製法 |
JP3171093B2 (ja) * | 1996-01-31 | 2001-05-28 | ソニー株式会社 | リードフレームの製造方法と半導体装置の製造方法 |
US5814854A (en) * | 1996-09-09 | 1998-09-29 | Liu; David K. Y. | Highly scalable FLASH EEPROM cell |
US5814884C1 (en) * | 1996-10-24 | 2002-01-29 | Int Rectifier Corp | Commonly housed diverse semiconductor die |
JP3022393B2 (ja) * | 1997-04-21 | 2000-03-21 | 日本電気株式会社 | 半導体装置およびリードフレームならびに半導体装置の製造方法 |
JPH1154673A (ja) | 1997-07-31 | 1999-02-26 | Nec Kansai Ltd | 半導体装置 |
JPH11177007A (ja) * | 1997-12-15 | 1999-07-02 | Hitachi Ltd | トランジスタパッケージ |
US6757001B2 (en) * | 1999-03-30 | 2004-06-29 | Research Investment Network, Inc. | Method of using physical buttons in association with a display to access and execute functions available through associated hardware and software |
US6249041B1 (en) * | 1998-06-02 | 2001-06-19 | Siliconix Incorporated | IC chip package with directly connected leads |
US6423623B1 (en) * | 1998-06-09 | 2002-07-23 | Fairchild Semiconductor Corporation | Low Resistance package for semiconductor devices |
US6040626A (en) * | 1998-09-25 | 2000-03-21 | International Rectifier Corp. | Semiconductor package |
KR20000057810A (ko) * | 1999-01-28 | 2000-09-25 | 가나이 쓰토무 | 반도체 장치 |
US6288905B1 (en) * | 1999-04-15 | 2001-09-11 | Amerasia International Technology Inc. | Contact module, as for a smart card, and method for making same |
US6744124B1 (en) | 1999-12-10 | 2004-06-01 | Siliconix Incorporated | Semiconductor die package including cup-shaped leadframe |
JP4173751B2 (ja) * | 2003-02-28 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4262672B2 (ja) * | 2004-12-24 | 2009-05-13 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
JP5121615B2 (ja) | 2008-07-23 | 2013-01-16 | 日立アロカメディカル株式会社 | 分注装置 |
-
2000
- 2000-01-26 KR KR1020000003672A patent/KR20000057810A/ko not_active Application Discontinuation
- 2000-01-28 US US09/493,080 patent/US6774466B1/en not_active Expired - Fee Related
- 2000-01-28 DE DE10003671A patent/DE10003671A1/de not_active Withdrawn
-
2004
- 2004-01-16 US US10/758,396 patent/US20040150082A1/en not_active Abandoned
- 2004-05-28 US US10/855,432 patent/US20040217474A1/en not_active Abandoned
-
2006
- 2006-05-02 US US11/415,291 patent/US7332757B2/en not_active Expired - Lifetime
- 2006-05-02 US US11/415,290 patent/US7342267B2/en not_active Expired - Lifetime
- 2006-10-05 US US11/543,030 patent/US20070029540A1/en not_active Abandoned
- 2006-10-31 US US11/589,847 patent/US7400002B2/en not_active Expired - Fee Related
- 2006-10-31 US US11/589,895 patent/US20070040250A1/en not_active Abandoned
- 2006-10-31 US US11/589,849 patent/US7394146B2/en not_active Expired - Fee Related
-
2008
- 2008-03-12 US US12/046,741 patent/US7985991B2/en not_active Expired - Fee Related
-
2011
- 2011-07-25 US US13/189,883 patent/US8183607B2/en not_active Expired - Fee Related
-
2012
- 2012-04-30 US US13/459,839 patent/US8455986B2/en not_active Expired - Fee Related
-
2013
- 2013-05-31 US US13/906,771 patent/US8816411B2/en not_active Expired - Fee Related
Cited By (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19951752B4 (de) * | 1998-11-09 | 2012-07-26 | Denso Corporation | Elektrische Druckkontaktvorrichtung und Verfahren zu ihrer Herstellung |
EP1246243A3 (de) * | 2001-03-29 | 2009-03-11 | Kabushiki Kaisha Toshiba | Halbleiterpackung und Herstellungsverfahren dafür |
EP1246243A2 (de) | 2001-03-29 | 2002-10-02 | Kabushiki Kaisha Toshiba | Halbleiterpackung und Herstellungsverfahren dafür |
US6791172B2 (en) | 2001-04-25 | 2004-09-14 | General Semiconductor Of Taiwan, Ltd. | Power semiconductor device manufactured using a chip-size package |
DE10134943A1 (de) * | 2001-07-23 | 2002-10-17 | Infineon Technologies Ag | Elektronisches Leistungsbauteil mit einem Halbleiterchip |
EP1357594A1 (de) * | 2002-04-23 | 2003-10-29 | General Semiconductor of Taiwan, Ltd. | Hochleistunghalbleiterbauteil, hergestellt unter Verwendung einer Verpackung von Chipgrösse |
DE10221085B4 (de) * | 2002-05-11 | 2012-07-26 | Robert Bosch Gmbh | Baugruppe mit einer Verbindungseinrichtung zum Kontaktieren eines Halbleiter-Bauelements und Herstellungsverfahren |
US7670879B2 (en) | 2002-08-30 | 2010-03-02 | Fuji Electric Holdings Co., Ltd. | Manufacturing method of semiconductor module including solid-liquid diffusion joining steps |
DE10393769B4 (de) * | 2002-11-22 | 2012-09-27 | International Rectifier Corporation | Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen |
DE10349477A1 (de) * | 2003-10-21 | 2005-02-24 | Infineon Technologies Ag | Halbleiterbauteile mit einem Gehäuse und mit einem Halbleiterchip, sowie Verfahren zur Herstellung desselben |
EP1734570A4 (de) * | 2004-03-02 | 2008-03-05 | Fuji Electric Holdings | Verfahren zur kapselung einer elektronischen komponente |
DE102004021054B4 (de) * | 2004-04-29 | 2014-09-18 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zu seiner Herstellung |
DE102004021054A1 (de) * | 2004-04-29 | 2005-11-24 | Infineon Technologies Ag | Halbleiterbauelement |
DE102004030042B4 (de) * | 2004-06-22 | 2009-04-02 | Infineon Technologies Ag | Halbleiterbauelement mit einem auf einem Träger montierten Halbleiterchip, bei dem die vom Halbleiterchip auf den Träger übertragene Wärme begrenzt ist, sowie Verfahren zur Herstellung eines Halbleiterbauelementes |
DE102004030042A1 (de) * | 2004-06-22 | 2006-01-19 | Infineon Technologies Ag | Halbleiterbauelement |
DE102004041088A1 (de) * | 2004-08-24 | 2006-03-09 | Infineon Technologies Ag | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip |
DE102004041088B4 (de) * | 2004-08-24 | 2009-07-02 | Infineon Technologies Ag | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung |
DE102004045948A1 (de) * | 2004-09-22 | 2006-04-06 | Epcos Ag | Oberflächenmontierbares Bauelement |
DE102004059389B4 (de) * | 2004-12-09 | 2012-02-23 | Infineon Technologies Ag | Halbleiterbauelement mit Ausgleichsmetallisierung |
US7579675B2 (en) | 2005-03-09 | 2009-08-25 | Infineon Technologies Ag | Semiconductor device having surface mountable external contact areas and method for producing the same |
DE102005011159A1 (de) * | 2005-03-09 | 2006-09-21 | Infineon Technologies Ag | Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben |
DE102005011159B4 (de) * | 2005-03-09 | 2013-05-16 | Infineon Technologies Ag | Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben |
DE102006015112B4 (de) * | 2005-07-04 | 2012-09-13 | Mitsubishi Denki K.K. | Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt |
US7679197B2 (en) | 2006-02-21 | 2010-03-16 | Infineon Technologies Ag | Power semiconductor device and method for producing it |
DE102006015447B4 (de) * | 2006-03-31 | 2012-08-16 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben |
DE102006025959A1 (de) * | 2006-06-02 | 2007-12-13 | Infineon Technologies Ag | Leistungshalbleiteranordnung mit gelöteter Clip-Verbindung und Verfahren zur Herstellung einer solchen |
DE102006025959B4 (de) * | 2006-06-02 | 2010-03-04 | Infineon Technologies Ag | Leistungshalbleiteranordnung mit vorderseitig aufgelötetem Clip und Verfahren zur Herstellung einer solchen |
US7851927B2 (en) | 2006-12-19 | 2010-12-14 | Infineon Technologies Ag | Semiconductor component comprising a semiconductor chip and semiconductor component carrier with external connection strips |
DE102006060484A1 (de) * | 2006-12-19 | 2008-06-26 | Infineon Technologies Ag | Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben |
DE102006060484B4 (de) * | 2006-12-19 | 2012-03-08 | Infineon Technologies Ag | Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben |
US7851908B2 (en) | 2007-06-27 | 2010-12-14 | Infineon Technologies Ag | Semiconductor device |
DE102007036044A1 (de) * | 2007-08-01 | 2009-02-05 | Siemens Ag | Chipmodul und Verfahren zum Herstellen eines Chipmoduls |
DE102008025246A1 (de) * | 2008-05-27 | 2009-12-17 | Siemens Aktiengesellschaft | Kontaktierung und Isolierung von elektronischen Bauelementen |
DE102009042320B4 (de) * | 2008-09-30 | 2015-08-27 | Infineon Technologies Ag | Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung |
DE102011100457A1 (de) * | 2011-05-04 | 2012-11-08 | Osram Opto Semiconductors Gmbh | Elektronisches Bauteil mit einem Trägerelement, einer Verbindungsstruktur und einem Halbleiterchip |
DE102013219990A1 (de) * | 2013-10-02 | 2015-04-23 | Robert Bosch Gmbh | Verbindungsanordnung mit einem mittels Thermokompression gebondeten Verbindungsmittel |
DE102013219990B4 (de) | 2013-10-02 | 2022-01-13 | Robert Bosch Gmbh | Verbindungsanordnung mit einem mittels Thermokompression gebondeten Verbindungsmittel und Verfahren |
DE102014117246A1 (de) * | 2014-11-25 | 2016-05-25 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements |
EP3026703A1 (de) * | 2014-11-25 | 2016-06-01 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements |
DE102014117246B4 (de) * | 2014-11-25 | 2018-11-15 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements |
CN113747718A (zh) * | 2021-09-09 | 2021-12-03 | 维沃移动通信有限公司 | 框体组件和电子设备 |
CN113747718B (zh) * | 2021-09-09 | 2024-01-09 | 维沃移动通信有限公司 | 框体组件和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US7985991B2 (en) | 2011-07-26 |
US20070040250A1 (en) | 2007-02-22 |
US7394146B2 (en) | 2008-07-01 |
US8816411B2 (en) | 2014-08-26 |
US20070040248A1 (en) | 2007-02-22 |
US7400002B2 (en) | 2008-07-15 |
US7332757B2 (en) | 2008-02-19 |
KR20000057810A (ko) | 2000-09-25 |
US8455986B2 (en) | 2013-06-04 |
US7342267B2 (en) | 2008-03-11 |
US20040217474A1 (en) | 2004-11-04 |
US20120217556A1 (en) | 2012-08-30 |
US8183607B2 (en) | 2012-05-22 |
US20070029540A1 (en) | 2007-02-08 |
US20040150082A1 (en) | 2004-08-05 |
US20130264696A1 (en) | 2013-10-10 |
US6774466B1 (en) | 2004-08-10 |
US20080169537A1 (en) | 2008-07-17 |
US20070040249A1 (en) | 2007-02-22 |
US20060197200A1 (en) | 2006-09-07 |
US20060197196A1 (en) | 2006-09-07 |
US20110298020A1 (en) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10003671A1 (de) | Halbleiter-Bauelement | |
DE102007025950B4 (de) | Halbleitervorrichtung und ihr Herstellungsverfahren | |
DE102013208818B4 (de) | Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102008057707B4 (de) | Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat | |
DE102012214901B4 (de) | Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung | |
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE102009055691B4 (de) | Leistungshalbleitermodul | |
DE10058446A1 (de) | Halbleitervorrichtung mit Abstrahlungsstruktur, sowie Verfahren zu ihrer Herstellung | |
DE10251248A1 (de) | Leistungshalbleitervorrichtung | |
DE10393441T5 (de) | Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren | |
DE19601372A1 (de) | Halbleitermodul | |
DE112006003036T5 (de) | Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung | |
DE102010037439B4 (de) | Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102008023127A1 (de) | Halbleiterbauelement | |
DE102008039389A1 (de) | Halbleiterbauelement | |
WO2006021191A1 (de) | Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip | |
DE102009016649A1 (de) | Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger | |
DE102008029644A1 (de) | Halbleiterbauelement | |
DE102008035911A1 (de) | Verfahren zum Herstellen eines integrierten Schaltungsmoduls | |
DE102019130778A1 (de) | Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist | |
DE10018126A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE102015118664A1 (de) | Verfahren zur herstellung eines leistungshalbleitermoduls | |
DE102010061573B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |