DE10006964C2 - Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements - Google Patents
Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen BauelementsInfo
- Publication number
- DE10006964C2 DE10006964C2 DE10006964A DE10006964A DE10006964C2 DE 10006964 C2 DE10006964 C2 DE 10006964C2 DE 10006964 A DE10006964 A DE 10006964A DE 10006964 A DE10006964 A DE 10006964A DE 10006964 C2 DE10006964 C2 DE 10006964C2
- Authority
- DE
- Germany
- Prior art keywords
- conductive layer
- electronic component
- layer
- conductive
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1094—Conducting structures comprising nanotubes or nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
Description
Die Erfindung betrifft ein elektronisches Bauelement mit
einer leitenden Verbindung zwischen zwei leitenden Schichten
und ein Verfahren zum Herstellen des elektronischen
Bauelements.
Es ist üblich, in einem elektronischen Bauelement, welches in
integrierter Bauweise ausgestaltet ist, zwei leitende
Schichten, die durch eine nicht-leitende Schicht elektrisch
isoliert sind, miteinander elektrisch leitend zu verbinden,
indem durch die nicht-leitende Schicht ein Loch geätzt wird.
Das Loch wird mit Metall aufgefüllt, wodurch eine metallische
Durchkontaktierung erzeugt wird, die die beiden leitenden
Schichten miteinander elektrisch leitend verbindet.
Ein Nachteil dieser Vorgehensweise ist darin zu sehen, dass
insbesondere bei abnehmenden lateralen Abmessungen, d. h. bei
abnehmendem Durchmesser eines Kontaktlochs durch die nicht-
leitende Schicht und bei zunehmender vertikaler Ausdehnung
bzw. zumindest bei zunehmendem Aspektverhältnis, das
vollständige Auffüllen des Kontaktlochs mit Metall
problematisch und fehlerbehaftet ist. Insbesondere kommt es
häufig zu einer Verstopfung im oberen Bereich des
Kontaktlochs durch das abgeschiedene Metall, wodurch
verhindert wird, dass das gesamte Kontaktloch mit Metall
gefüllt wird. Somit kann häufig keine elektrisch leitende
Verbindung zwischen den beiden leitenden Schichten erzeugt
werden. Zudem führt ein unvollständig gefülltes Kontaktloch
zu Zuverlässigkeitsproblemen.
Ein weiterer Nachteil der bekannten Vorgehensweise ist darin
zu sehen, dass bei einem Kontaktloch mit einem sehr geringen
Aspektverhältnis die Leitfähigkeit der metallischen
Durchkontaktierung stark abnimmt, d. h. die metallische
Durchkontaktierung stellt ein in erheblicher Weise
begrenzendes Element für die Skalierung eines
Metallisierungssystems und damit einer integrierten Schaltung
dar, bei denen es erforderlich ist, in vertikaler Richtung
eines elektronischen Bauelements mehrere leitende Schichten
miteinander durch nicht-leitende Schichten hindurch
elektrisch leitend zu verbinden.
Weiterhin sind aus [1] Grundlagen über sogenannte Carbon-
Nanoröhren als ein sehr leitfähiges Material, deren
Leitfähigkeit die Leitfähigkeit von Metall gleicher Abmessung
stark übersteigt, bekannt.
Aus [2] ist ein Verfahren bekannt, um Carbon-Nanoröhren in
einer perforierten Dialuminiumtrioxid-Matrix (Al2O3-Matrix)
selbstjustiert aufzuwachsen.
Somit liegt der Erfindung das Problem zugrunde, ein
elektronisches Bauelement mit einer leitenden Verbindung
zwischen zwei leitenden Schichten, die durch eine nicht-
leitende Schicht voneinander isoliert sind, bei dem die
leitende Verbindung selbst in Löchern mit einem sehr großen
Aspektverhältnis möglich ist, sowie ein Verfahren zur
Herstellung des elektronischen Bauelements zu schaffen.
Das Problem wird durch ein elektronisches Bauelement mit den
Merkmalen des Patentanspruchs 1 und durch ein Verfahren zum
Herstellen des elektronischen Bauelements mit den Merkmalen
des Patentanspruchs 11 gelöst.
Das elektronische Bauelement weist eine erste leitende
Schicht, eine nicht-leitende Schicht auf der ersten leitenden
Schicht sowie eine zweite leitende Schicht auf der nicht-
leitenden Schicht auf. In der nicht-leitenden Schicht ist
mindestens ein Loch vorgesehen, das durch die nicht-leitende
Schicht vollständig hindurchtritt. In dem Loch ist mindestens
eine Nanoröhre enthalten, durch die die erste leitende
Schicht mit der zweiten leitenden Schicht leitend verbunden
ist.
Bei dem Verfahren zum Herstellen des elektronischen
Bauelements wird in einem ersten Schritt eine erste leitende
Schicht bereitgestellt. Über der ersten leitenden Schicht
wird eine nicht-leitende Schicht abgeschieden und durch die
nicht-leitende Schicht wird ein Loch gefertigt,
beispielsweise geätzt. In dem Loch wird mindestens eine
Nanoröhre aufgewachsen und es wird eine zweite leitende
Schicht derart abgeschieden, dass die erste leitende Schicht
durch die Nanoröhre mit der zweiten leitenden Schicht leitend
verbunden wird.
Durch die Erfindung wird es möglich, selbst bei
Kontaktlöchern mit sehr geringem Durchmesser und großem
Aspektverhältnis eine zuverlässige elektrisch leitende
Verbindung zwischen zwei leitenden Schichten zu schaffen, die
durch eine nicht-leitende Schicht an sich elektrisch
entkoppelt sind. Die leitenden Schichten können
beispielsweise jedes metallisch leitende Material sein, wie
z. B. Kupfer, Aluminium, Silber, etc., wobei die leitfähigen
Schichten üblicherweise eine Haft-, Diffusions- und
Antireflexionsschicht, aufweisend beispielsweise Ti, TiN, Ta,
TaN, und/oder eine Kombination dieser Materialien, aufweisen
kann. Die elektrisch nicht-leitende Schicht kann ein
Intermetalldielektrikum wie beispielsweise Siliziumoxid oder
Siliziumnitrid oder eine andere isolierende Schicht aus
organischem Material wie beispielsweise
Polyimid oder eine beliebige Kombination davon, sein.
Die elektrisch leitende Verbindung mittels mindestens einer
Nanoröhre ist lediglich durch den Durchmesser einer solchen
Nanoröhre, die bei einer sogenannten Carbon-Nanoröhre bei un
gefähr 1,5 nm Durchmesser liegt, begrenzt.
Das Herstellungsverfahren zeichnet sich durch seine Einfach
heit und Robustheit, d. h. durch eine geringe Fehleranfällig
keit aus und dadurch, dass zuverlässig eine elektrisch lei
tende Verbindung hergestellt wird.
Somit werden die elektronischen Bauelemente selbst bei sehr
feinen Strukturen, d. h. bei geringem Durchmesser eines Kon
taktlochs, einfach und kostengünstig herstellbar.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den
abhängigen Ansprüchen.
Die Nanoröhre ist gemäß einer bevorzugten Ausgestaltung der
Erfindung eine Carbon-Nanoröhre.
Eine solche Carbon-Nanoröhre ist sehr einfach und zuverlässig
selbst in einem Kontaktloch mit geringem Durchmesser selbst
justiert herstellbar.
Weiterhin weist die Carbon-Nanoröhre eine sehr hohe Leitfä
higkeit auf, die die Leitfähigkeit selbst der besten metalli
schen Leiter, wie beispielsweise Kupfer oder Silber, bei
gleichen Abmessungen erheblich übertrifft.
In einem solchen Kontaktloch können mehrere Nanoröhren,
grundsätzlich eine beliebige Anzahl Nanoröhren, enthalten
sein, um die beiden leitenden Schichten miteinander elek
trisch leitend zu verbinden.
Zur Beschleunigung des Wachstums der Nanoröhre ist in dem
Kontaktloch über der ersten leitenden Schicht eine Bekeimungsschicht
gemäß einer Ausgestaltung der Erfindung vorgese
hen, welche vorzugsweise für eine aufwachsende Nanoröhre ka
talytisch wirkende Metallpartikel aufweist, beispielsweise
mit Metallpartikeln aus Nickel und/oder Eisen, und/oder Yt
trium, und/oder Kobalt und/oder Platin.
Das Loch kann durch die nicht-leitende Schicht geätzt werden.
Auch wenn die im weiteren beschriebenen Ausführungsbeispiele
jeweils ein Halbleiterelement beschreiben ist anzumerken,
dass die Erfindung keineswegs auf ein Halbleiterelement be
schränkt ist, sondern in jedem elektronischen Bauelement ein
gesetzt werden kann, bei dem es gilt, zwei durch eine nicht-
leitende Schicht an sich elektrisch entkoppelte leitende
Schichten leitend miteinander zu verbinden, unabhängig davon
ob es sich bei einer Schicht um eine Halbleiterschicht han
delt oder nicht. Insbesondere eignet sich die Erfindung zum
Einsatz im Rahmen einer integrierten Schaltung.
Ausführungsbeispiele der Erfindung sind in den Figuren darge
stellt und werden im weiteren näher erläutert.
Es zeigen
Fig. 1 einen Querschnitt durch ein Halbleiterelement gemäß
einem ersten Ausführungsbeispiel;
Fig. 2a bis 2d Querschnitte durch ein Halbleiterelement,
anhand denen die einzelnen Verfahrensschritte zur
Herstellung des in Fig. 1 dargestellten Halblei
terelements erläutert wird;
Fig. 3 einen Querschnitt durch ein Halbleiterelement gemäß
einem zweiten Ausführungsbeispiel der Erfindung;
Fig. 4a bis 4c Querschnitte durch ein Halbleiterelement,
anhand denen die einzelnen Verfahrensschritte zur
Herstellung des in Fig. 3 dargestellten Halblei
terelements erläutert wird;
Fig. 5 einen Querschnitt durch ein Halbleiterelement gemäß
einem dritten Ausführungsbeispiel der Erfindung;
Fig. 6a bis 6e Querschnitte durch ein Halbleiterelement,
anhand denen einzelne Verfahrensschritte zur Herstel
lung des in Fig. 5 dargestellten Halbleiterelements
erläutert wird.
Fig. 1 zeigt ein erstes Halbleiterelement 100 gemäß einem
ersten Ausführungsbeispiel.
Das erste Halbleiterelement 100 weist eine erste leitende
Schicht 101 aus Kupfer oder Aluminium auf mit einer Haft-,
Diffusions- und Antireflexionsschicht, aufweisend
beispielsweise Ti, TiN, Ta, TaN, und/oder eine Kombination
dieser Materialien. Auf der ersten leitenden Schicht 101 ist
eine nicht-leitende Schicht 102 aus einem
Intermetalldielektrikum, gemäß dem ersten Ausführungsbeispiel
aus Siliziumdioxid, abgeschieden.
In die nicht-leitende Schicht 102 ist ein Kontaktloch 103
geätzt, und am Boden des Kontaktlochs, d. h. auf der ersten
leitenden Schicht 101 ist eine Bekeimungsschicht 104
abgeschieden.
Die Bekeimungsschicht 104 ist eine Schicht aus katalytisch
wirkenden Metallpartikeln beispielsweise aus Nickel, Eisen,
Yttrium, Kobalt und/oder Platin. Die Bekeimungsschicht 104
wirkt für das Aufwachsen einer Carbon-Nanoröhre katalytisch.
Auf der Bekeimungsschicht 104 ist eine grundsätzlich
beliebige Anzahl Carbon-Nanoröhren 105 aufgewachsen.
Über der nicht-leitenden Schicht 102 ist eine zweite leitende
Schicht 106 aus einer Abfolge von TI, TiN, Ta, TaN, und/oder
Kupfer und/oder Aluminium abgeschieden derart, dass die
Carbon-Nanoröhren 105 mit der zweiten leitenden Schicht 106
elektrisch leitend verbunden sind.
Unter Bezugnahme auf die Fig. 2a bis Fig. 2d werden die
einzelnen Verfahrensschritte zur Herstellung des ersten
Halbleiterelements 100 näher erläutert.
In einem ersten Schritt wird auf der ersten leitenden Schicht
101 die nicht-leitende Schicht 102 z. B. mittels eines
Abscheideverfahrens aus der Gasphase (Chemical Vapour
Deposition-Verfahren, CVD-Verfahren) abgeschieden (vgl.
Fig. 2a).
Mittels einer geeigneten Maskierung der nicht-leitenden
Schicht 102 und Nassätzens oder Trockenätzens der nicht-
leitenden Schicht 102 wird das Loch (Kontaktloch) 103 durch
die nicht-leitende Schicht 102 bis zu der Oberfläche der
ersten leitenden Schicht 101 geätzt (vgl. Fig. 2b).
In dem Loch 103 wird die Bekeimungsschicht 104 abgeschieden
mittels eines geeigneten Verfahrens (vgl. Fig. 2c), z. B gemäß
einem CVD-Verfahren. Die Bekeimungsschicht 104 weist eine
Dicke von 0,1 nm bis 50 nm auf.
Die Bekeimungsschicht 104 gemäß dem ersten
Ausführungsbeispiel ist aus Nickel-Metallpartikeln gebildet.
In einem weiteren Schritt werden gemäß dem in [2]
beschriebenen Verfahren auf der Bekeimungsschicht 104 in dem
Loch 103 Carbon-Nanoröhren 105 aufgewachsen (vgl. Fig. 2d).
Die Länge der Carbon-Nanoröhren 105 hängt von der Zeitdauer
ab, in der die Carbon-Nanoröhren auf der Bekeimungsschicht
104 aufgewachsen werden.
Die Carbon-Nanoröhren 105 werden so lange aufgewachsen, bis
sie über das obere Ende der nicht-leitenden Schicht 102
hinausragen.
Ist dies der Fall, so wird in einem weiteren Schritt, die
zweite leitende Schicht 106 auf der nicht-leitenden Schicht
102 abgeschieden mittels eines CVD-Verfahrens oder Sputter-
Verfahrens oder Aufdampfverfahrens.
Da die Carbon-Nanoröhren 105 über die nicht-leitende Schicht
102 hinausragen, ragen sie unmittelbar in die zweite nicht-
leitende 106 hinein. Durch ein abschließendes Chemisch
Mechanisches Polieren (CMP-Verfahren) oder Ionenstrahlätzen
wird die zweite leitende Schicht 106 bis zu einer gewünschten
Dicke abgetragen.
Auf diese Weise ist durch die Carbon-Nanoröhren 105 eine
elektrisch leitende Verbindung zwischen der ersten leitenden
Schicht 101 und der zweiten leitenden Schicht 106 über die
Bekeimungsschicht 104, die selbst auch leitende
Metallpartikel enthält, geschaffen.
Fig. 3 zeigt einen Querschnitt eines zweiten
Halbleiterelements 300 gemäß einem zweiten
Ausführungsbeispiel.
Gleiche Elemente in den Figuren werden in dem zweiten
Ausführungsbeispiel mit den gleichen Bezugszeichen
gekennzeichnet wie die Elemente gemäß dem ersten
Ausführungsbeispiel.
Das zweite Halbleiterelement 300 weist den grundsätzlich
gleichen Aufbau auf wie das erste Halbleiterelement 100 mit
dem Unterschied, dass die Bekeimungsschicht 301 gemäß dem
zweiten Ausführungsbeispiel sich nicht nur über den Boden des
Lochs 103 erstreckt, sondern dass die Bekeimungsschicht 301
über der gesamten ersten leitenden Schicht 101 vorgesehen
ist.
Die einzelnen Schichten gemäß dem zweiten Ausführungsbeispiel
sind aus denselben Materialien wie die entsprechenden
Schichten gemäß dem ersten Ausführungsbeispiel.
Bezugnehmend auf die Fig. 4a bis Fig. 4c werden im weiteren die
einzelnen Verfahrensschritte zur Herstellung des zweiten
Halbleiterelements 300 näher erläutert.
Zunächst wird auf der ersten leitenden Schicht 101 eine
Bekeimungsschicht 301 aus Metallpartikeln (Nickel, Eisen,
Yttrium, und/oder Kobalt) abgeschieden. Die Bekeimungsschicht
301 wird über die gesamte Oberfläche der ersten leitenden
Schicht 101 abgeschieden mittels eines geeigneten CVD-
Verfahrens, Sputter-Verfahrens, oder Aufdampf-Verfahrens. Die
Bekeimungsschicht 301 weist eine Dicke von 0,1 nm bis 50 nm
auf.
Auf der Bekeimungsschicht 301 wird die nicht-leitende Schicht
102 z. B. mittels eines CVD-Verfahrens abgeschieden
(vgl. Fig. 4a).
Nach Ätzen des Lochs 103 in die nicht-leitende Schicht 102
bis auf die Oberfläche der Bekeimungsschicht 301, wie in
Fig. 4b gezeigt ist, werden die Carbon-Nanoröhren 105 auf der
Bekeimungsschicht 301 gemäß dem in [2] beschriebenen
Verfahren aufgewachsen.
Das Aufwachsen wird so lange durchgeführt, bis die Länge der
Carbon-Nanoröhren 105 ausreicht, so dass sie über die
Oberfläche der nicht-leitenden Schicht 102 hinausragen (vgl.
Fig. 4c).
In einem weiteren Schritt wird die zweite leitende Schicht
106 mittels eines CVD-Verfahrens auf der nicht-leitenden
Schicht 102 abgeschieden.
Wiederum ist das Ergebnis ein Halbleiterelement mit einer
elektrisch leitenden Verbindung mittels Carbon-Nanoröhren
zwischen zwei leitenden Schichten durch ein Kontaktloch.
Fig. 5 zeigt ein drittes Halbleiterelement 500 gemäß einem
dritten Ausführungsbeispiel.
Gleiche Elemente des Halbleiterelements werden wiederum mit
gleichem Bezugszeichen gekennzeichnet.
Das dritte Halbleiterelement 500 unterscheidet sich von dem
zweiten Halbleiterelement 300 im wesentlichen nur dadurch,
dass ein Graben 501 in die nicht-leitende Schicht 102 geätzt
wird, und die Carbon-Nanoröhren 105 somit nicht über die
Oberfläche der nicht-leitenden Schicht 102 hinausragt,
sondern nur über den Boden des Grabens 501 in die nicht-
leitende Schicht 102.
Die einzelnen Schichten des dritten Halbleiterelements 500
sind aus den gleichen Materialien wie das erste
Halbleiterelement 100 und das zweite Halbleiterelement 300.
Unter Bezugnahme auf die Fig. 6a bis Fig. 6e wird das Verfahren
zur Herstellung des dritten Halbleiterelements 500 im Detail
erläutert.
Wie in Fig. 6a dargestellt ist, wird über der ersten leitenden
Schicht 101 die Bekeimungsschicht 301 mit einer Dicke von
0,1 nm bis 50 nm abgeschieden mittels eines geeigneten CVD-
Verfahrens, Sputter-Verfahrens, oder Aufdampf-Verfahrens. Auf
der Bekeimungsschicht 301 wird die nicht-leitende Schicht 102
mittels eines CVD-Verfahrens abgeschieden.
In die nicht-leitende Schicht 102 wird das Loch 103 bis zur
Oberfläche der Bekeimungsschicht 301 geätzt (vgl. Fig. 6b).
Weiterhin wird in die nicht-leitende Schicht 102 ein Graben
501 mittels Trockenätzens oder Nassätzens geätzt
(vgl. Fig. 6c).
In einem weiteren Schritt werden die Carbon-Nanoröhren 102
auf der Bekeimungsschicht 301 aufgewachsen bis zu einer
Länge, dass die Carbon-Nanoröhren 102 über die untere
Oberfläche des Grabens 501 hinausragen, nicht jedoch über die
gesamte nicht-leitende Schicht 102 (vgl. Fig. 6d).
Wie in Fig. 6e dargestellt, wird in einem weiteren
Verfahrensschritt die zweite leitende Schicht 106 in dem
Graben 501 und auf der nicht-leitenden Schicht 102 mittels
eines CVD-Verfahrens abgeschieden.
Die zweite leitende Schicht 106 wird mittels eines geeigneten
Ätzverfahrens, eines Chemisch Mechanischen Polier-Verfahrens
oder mittels Ionenstrahlätzens auf eine gewünschte Dicke
reduziert, so dass die Oberfläche der zweiten leitenden
Schicht 106 plan ist mit der Oberfläche der nicht-leitenden
Schicht 102.
Im weiteren werden einige Alternativen zu dem oben
dargestellten Ausführungsbeispiel erläutert:
Als CVD-Verfahren kann ein CVD-Verfahren unter Verwendung von Kohlenmonoxid CO, Methan CH4, oder auch Azethylen C2H2 eingesetzt werden oder auch ein sogenanntes Plasma Enhanced CVD-Verfahren.
Als CVD-Verfahren kann ein CVD-Verfahren unter Verwendung von Kohlenmonoxid CO, Methan CH4, oder auch Azethylen C2H2 eingesetzt werden oder auch ein sogenanntes Plasma Enhanced CVD-Verfahren.
Weiterhin ist es nicht erforderlich, dass die Carbon-
Nanoröhren 105 über die Oberfläche der nicht-leitenden
Schicht beziehungsweise über die Oberfläche der unteren
Oberfläche des Grabens 501 hinausragen. Alternativ können die
Carbon-Nanoröhren 105 auf die benötigte Länge durch Chemisch
Mechanisches Polieren oder Ionenstrahlätzen unter schrägem
Winkel (so dass die Ionen beim Ionenstrahlätzen nicht
wesentlich in das Kontaktloch eindringen können) gebracht
werden, d. h. auf eine Länge, dass die Carbon-Nanoröhren 105
zumindest die zweite leitende Schicht 106 kontaktieren.
Stehen Abschnitte der Carbon-Nanoröhren 105 über die zweite
leitende Schicht hinaus, so können diese mittels eines
Veraschungsprozesses, der bei Verwenden einer Lackmaske für
die Metallätzung ohnehin erforderlich ist, entfernt werden.
Die Carbon-Nanoröhren können auch mittels eines anisotropen
Plasmaätzprozesses, wie z. B. zur Strukturierung organischer
Materialien eingesetzt, auf die erforderliche Länge gebracht
werden.
Die Erfindung ist nicht auf eine dreischichtige Struktur
beschränkt. Das Halbleiterelement kann in jeder beliebigen
Halbleiterstruktur eingesetzt werden, d. h. es kann ein Teil-
Halbleiterelement eines sehr vielschichtigen
Halbleiterelements darstellen zum Kontaktieren zweier
leitender Schichten in dem Halbleiterelement.
Die Erfindung ist anschaulich darin zu sehen, dass zwei
elektrisch leitende Schichten, die voneinander in einem
Halbleiterelement durch eine nicht-leitende Schicht
elektrisch entkoppelt sind, durch ein Kontaktloch mittels
Carbon-Nanoröhren elektrisch miteinander leitend verbunden
werden.
Auf diese Weise wird bei minimaler Abweichung bisher
bekannter üblicher Fertigungsprozesse eines
Halbleiterelements eine große Stabilität des
Halbleiterelements erreicht.
Außerdem sind hohe Aspektverhältnisse bei der Kontaktierung
durch Kontaktlöcher möglich, bis zu einem Wert von ungefähr
1000.
Im Rahmen der Erfindung ist es alternativ ohne weiteres
möglich anstelle der CVD-Verfahren auch ein Sputter-Verfahren
oder ein Aufdampfverfahren einzusetzen.
In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] C. Dekker, Carbon Nanotubes as Molecular Quantum Wires, Physics Today, S. 22-28, Mai 1999
[2] Jung Sang Suh und Jin Seung Lee, Highly Ordered Two- Dimensional Carbon Nanotubes Areas, Applied Physics Letters, Vol. 75, Nr. 14, S. 2047-2049, Oktober 1999
[1] C. Dekker, Carbon Nanotubes as Molecular Quantum Wires, Physics Today, S. 22-28, Mai 1999
[2] Jung Sang Suh und Jin Seung Lee, Highly Ordered Two- Dimensional Carbon Nanotubes Areas, Applied Physics Letters, Vol. 75, Nr. 14, S. 2047-2049, Oktober 1999
Claims (20)
1. Elektronisches Bauelement mit
- - einer ersten leitenden Schicht,
- - einer nicht-leitenden Schicht auf der ersten leitenden Schicht,
- - einer zweiten leitenden Schicht auf der nicht-leitenden Schicht,
- - mindestens einem Loch durch die nicht-leitende Schicht,
- - mindestens einer Nanoröhre in dem Loch, durch die die er ste leitende Schicht mit der zweiten leitenden Schicht leitend verbunden ist.
2. Elektronisches Bauelement nach Anspruch 1,
bei dem die Nanoröhre eine Carbon-Nanoröhre ist.
3. Elektronisches Bauelement nach Anspruch 1 oder 2,
bei dem mehrere Nanoröhren in dem Loch enthalten sind, durch
die jeweils die erste leitende Schicht mit der zweiten lei
tenden Schicht leitend verbunden ist.
4. Elektronisches Bauelement nach einem der Ansprüche 1
bis 3,
mit einer Bekeimungsschicht über der ersten leitenden
Schicht, auf der die Nanoröhre aufwachsbar ist.
5. Elektronisches Bauelement nach einem der Ansprüche 1
bis 4,
bei dem die Bekeimungsschicht für ein Aufwachsen der Nanoröh
re katalytisch wirkende Metallpartikel aufweist.
6. Elektronisches Bauelement nach Anspruch 5,
bei dem die Metallpartikel mindestens eines der folgenden Me
talle aufweisen:
- - Nickel, und/oder
- - Eisen, und/oder -
- - Yttrium, und/oder
- - Kobalt, und/oder
- - Platin.
7. Elektronisches Bauelement nach einem der Anspruche 1
bis 6,
bei dem die nicht-leitende Schicht ein
Intermetalldielektrikum aufweist.
8. Elektronisches Bauelement nach einem der Anspruche 1
bis 7,
bei dem die erste und/oder die zweite leitende Schicht Metall
oder eine Kombination verschiedener Metalle aufweist.
9. Elektronisches Bauelement nach Anspruch 8,
bei dem die erste leitende Schicht und/oder die zweite
leitende Schicht Kupfer und/oder Aluminium und/oder eine
Kombination von Ta, TaN, Ti, TiN aufweist.
10. Elektronisches Bauelement nach einem der Anspruche 1
bis 9,
gekennzeichnet dadurch, dass es ein Halbleiterbauelement ist.
11. Verfahren zum Herstellen eines elektronischen
Bauelements,
bei dem eine erste leitende Schicht bereitgestellt wird,
bei dem über der ersten leitenden Schicht eine nicht- leitende Schicht abgeschieden wird,
bei dem durch die nicht-leitende Schicht ein Loch gefertigt wird,
bei dem in dem Loch mindestens eine Nanoröhre aufgewachsen wird,
bei dem eine zweite leitende Schicht abgeschieden wird derart, dass die erste leitende Schicht durch die Nanoröhre mit der zweiten leitenden Schicht leitend verbunden ist.
bei dem eine erste leitende Schicht bereitgestellt wird,
bei dem über der ersten leitenden Schicht eine nicht- leitende Schicht abgeschieden wird,
bei dem durch die nicht-leitende Schicht ein Loch gefertigt wird,
bei dem in dem Loch mindestens eine Nanoröhre aufgewachsen wird,
bei dem eine zweite leitende Schicht abgeschieden wird derart, dass die erste leitende Schicht durch die Nanoröhre mit der zweiten leitenden Schicht leitend verbunden ist.
12. Verfahren nach Anspruch 11,
bei dem das Loch durch die nicht-leitende Schicht geätzt
wird.
13. Verfahren nach einem der Ansprüche 11 oder 12,
bei dem als Nanoröhre eine Carbon-Nanoröhre verwendet wird.
14. Verfahren nach einem der Ansprüche 11 bis 13,
bei dem mehrere Nanoröhren in dem Loch aufgewachsen werden,
durch die jeweils die erste leitende Schicht mit der zweiten
leitenden Schicht leitend verbunden wird.
15. Verfahren nach einem der Ansprüche 11 bis 14,
- - bei dem zumindest in der Fläche des Lochs auf der ersten leitenden Schicht eine Bekeimungsschicht aufgebracht wird,
- - bei dem auf der Bekeimungsschicht in dem Loch die Nanoröhren aufgewachsen werden.
16. Verfahren nach einem der Ansprüche 11 bis 15,
bei dem für die Bekeimungsschicht für ein Aufwachsen der
Nanoröhren katalytisch wirkende Metallpartikel verwendet
werden.
17. Verfahren nach Anspruch 16,
bei dem als Metallpartikel mindestens eines der folgenden
Metalle verwendet wird:
- - Nickel, und/oder
- - Eisen, und/oder
- - Yttrium, und/oder
- - Kobalt, und/oder
- - Platin.
18. Verfahren nach einem der Ansprüche 11 bis 17,
bei dem für die nicht-leitende Schicht ein
Intermetalldielektrikum verwendet wird.
19. Verfahren nach einem der Ansprüche 11 bis 18,
bei dem für die erste und/oder die zweite leitende Schicht
Metall verwendet wird.
20. Verfahren nach Anspruch 19,
bei dem für die erste leitende Schicht und/oder die zweite
leitende Schicht Kupfer und/oder Aluminium und/oder eine
Kombination von Ta, TaN, Ti, TiN verwendet wird/werden.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10006964A DE10006964C2 (de) | 2000-02-16 | 2000-02-16 | Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements |
US10/204,180 US7321097B2 (en) | 2000-02-16 | 2001-02-02 | Electronic component comprising an electrically conductive connection consisting of carbon nanotubes and a method for producing the same |
KR10-2002-7010550A KR100494248B1 (ko) | 2000-02-16 | 2001-02-02 | 전자 부품, 전도성 접속 형성 방법 및 전자 부품 형성 방법 |
EP01909557A EP1264344A1 (de) | 2000-02-16 | 2001-02-02 | Elektronisches bauelement mit einer elektrisch leitenden verbindung aus carbon-nanoröhren und verfahren zu seiner herstellung |
JP2001560448A JP4549002B2 (ja) | 2000-02-16 | 2001-02-02 | カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法 |
PCT/DE2001/000419 WO2001061753A1 (de) | 2000-02-16 | 2001-02-02 | Elektronisches bauelement mit einer elektrisch leitenden verbindung aus carbon-nanoröhren und verfahren zu seiner herstellung |
TW090103370A TW503482B (en) | 2000-02-16 | 2001-02-15 | Semiconductor electronic device, method for producing a conductive connection in a semiconductor electronic device, and method for producing a semiconductor electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10006964A DE10006964C2 (de) | 2000-02-16 | 2000-02-16 | Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10006964A1 DE10006964A1 (de) | 2001-09-13 |
DE10006964C2 true DE10006964C2 (de) | 2002-01-31 |
Family
ID=7631134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10006964A Expired - Fee Related DE10006964C2 (de) | 2000-02-16 | 2000-02-16 | Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements |
Country Status (7)
Country | Link |
---|---|
US (1) | US7321097B2 (de) |
EP (1) | EP1264344A1 (de) |
JP (1) | JP4549002B2 (de) |
KR (1) | KR100494248B1 (de) |
DE (1) | DE10006964C2 (de) |
TW (1) | TW503482B (de) |
WO (1) | WO2001061753A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10220194A1 (de) * | 2002-05-06 | 2003-11-27 | Infineon Technologies Ag | Kontaktierung von Nanoröhren |
DE102007014880B4 (de) * | 2006-03-31 | 2013-12-12 | Fujitsu Ltd. | Kohlenstoffnanoröhrchenkette und Herstellungsverfahren, Zieldetektor und Zieldetektionsverfahren |
Families Citing this family (98)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7084507B2 (en) | 2001-05-02 | 2006-08-01 | Fujitsu Limited | Integrated circuit device and method of producing the same |
JP2002341060A (ja) * | 2001-05-11 | 2002-11-27 | Seiko Instruments Inc | 複合電気部品、地板構造体及びこれを用いた電子時計 |
US6919592B2 (en) | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
DE10144704B4 (de) * | 2001-09-11 | 2007-10-04 | Infineon Technologies Ag | Verfahren zum Verbinden eines Bauelements mit einem Träger |
EP1456124A4 (de) * | 2001-11-20 | 2009-01-28 | Univ Wm Marsh Rice | Beschichtete fullrene und daraus hergestellte verbundwerkstoffe und dielektrika |
US6921462B2 (en) * | 2001-12-17 | 2005-07-26 | Intel Corporation | Method and apparatus for producing aligned carbon nanotube thermal interface structure |
SE0200868D0 (sv) * | 2002-03-20 | 2002-03-20 | Chalmers Technology Licensing | Theoretical model för a nanorelay and same relay |
US20030211724A1 (en) * | 2002-05-10 | 2003-11-13 | Texas Instruments Incorporated | Providing electrical conductivity between an active region and a conductive layer in a semiconductor device using carbon nanotubes |
US6891724B2 (en) * | 2002-06-12 | 2005-05-10 | Intel Corporation | Increasing thermal conductivity of thermal interface using carbon nanotubes and CVD |
US7507987B2 (en) * | 2002-10-11 | 2009-03-24 | Massachusetts Institute Of Technology | Method of making packets of nanostructures |
DE10250868B8 (de) * | 2002-10-31 | 2008-06-26 | Qimonda Ag | Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors |
WO2004046023A2 (en) | 2002-11-19 | 2004-06-03 | William Marsh Rice University | Fabrication of light emitting film coated fullerenes and their application for in-vivo light emission |
AU2003304249A1 (en) | 2002-11-19 | 2005-01-13 | William Marsh Rice University | Method for creating a functional interface between a nanoparticle, nanotube or nanowire, and a biological molecule or system |
CN1720606A (zh) * | 2002-11-29 | 2006-01-11 | 日本电气株式会社 | 半导体器件及其制造方法 |
US7656027B2 (en) * | 2003-01-24 | 2010-02-02 | Nanoconduction, Inc. | In-chip structures and methods for removing heat from integrated circuits |
US7316061B2 (en) * | 2003-02-03 | 2008-01-08 | Intel Corporation | Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface |
DE602004027887D1 (de) * | 2003-02-12 | 2010-08-12 | Nantero Inc | Einrichtungen mit vertikal angeordneten nanofabric |
DE10307815B3 (de) * | 2003-02-24 | 2004-11-11 | Infineon Technologies Ag | Integriertes elektronisches Bauelement mit gezielt erzeugten Nanoröhren in vertikalen Strukturen und dessen Herstellungsverfahren |
JP4454242B2 (ja) * | 2003-03-25 | 2010-04-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
KR100982419B1 (ko) * | 2003-05-01 | 2010-09-15 | 삼성전자주식회사 | 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자 |
DE10324377A1 (de) * | 2003-05-28 | 2005-01-05 | Infineon Technologies Ag | Wärmeableiteinrichtung, deren Verwendung und Halbleiterbauelementeanordnung |
US7168484B2 (en) * | 2003-06-30 | 2007-01-30 | Intel Corporation | Thermal interface apparatus, systems, and methods |
JP2005041835A (ja) * | 2003-07-24 | 2005-02-17 | Fuji Xerox Co Ltd | カーボンナノチューブ構造体、その製造方法、カーボンナノチューブ転写体および溶液 |
JP4689218B2 (ja) * | 2003-09-12 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
DE10351230B3 (de) * | 2003-11-03 | 2005-03-10 | Infineon Technologies Ag | Verfahren zur Abscheidung eines Katalysators |
DE10359424B4 (de) * | 2003-12-17 | 2007-08-02 | Infineon Technologies Ag | Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben |
US7932549B2 (en) | 2003-12-18 | 2011-04-26 | International Business Machines Corporation | Carbon nanotube conductor for trench capacitors |
US7180174B2 (en) * | 2003-12-30 | 2007-02-20 | Intel Corporation | Nanotube modified solder thermal intermediate structure, systems, and methods |
US7456052B2 (en) * | 2003-12-30 | 2008-11-25 | Intel Corporation | Thermal intermediate apparatus, systems, and methods |
US7135773B2 (en) | 2004-02-26 | 2006-11-14 | International Business Machines Corporation | Integrated circuit chip utilizing carbon nanotube composite interconnection vias |
US20060086994A1 (en) | 2004-05-14 | 2006-04-27 | Susanne Viefers | Nanoelectromechanical components |
DE102004031128A1 (de) * | 2004-06-28 | 2006-01-19 | Infineon Technologies Ag | Elektrischer Schaltkreis mit einer Kohlenstoff-Leiterstruktur und Verfahren zum Herstellen einer Kohlenstoff-Leiterstruktur eines elektrischen Schaltkreises |
DE102004035368B4 (de) | 2004-07-21 | 2007-10-18 | Infineon Technologies Ag | Substrat mit Leiterbahnen und Herstellung der Leiterbahnen auf Substraten für Halbleiterbauteile |
KR100689813B1 (ko) | 2004-09-08 | 2007-03-08 | 삼성전자주식회사 | 탄소나노튜브를 가진 반도체 메모리 장치 및 이의 제조 방법 |
US20080020499A1 (en) * | 2004-09-10 | 2008-01-24 | Dong-Wook Kim | Nanotube assembly including protective layer and method for making the same |
US7462890B1 (en) | 2004-09-16 | 2008-12-09 | Atomate Corporation | Nanotube transistor integrated circuit layout |
US7776307B2 (en) * | 2004-09-16 | 2010-08-17 | Etamota Corporation | Concentric gate nanotube transistor devices |
US7943418B2 (en) * | 2004-09-16 | 2011-05-17 | Etamota Corporation | Removing undesirable nanotubes during nanotube device fabrication |
US7345296B2 (en) * | 2004-09-16 | 2008-03-18 | Atomate Corporation | Nanotube transistor and rectifying devices |
JP2006108210A (ja) * | 2004-10-01 | 2006-04-20 | Fujitsu Ltd | 配線接続構造およびその形成方法 |
JP4167212B2 (ja) * | 2004-10-05 | 2008-10-15 | 富士通株式会社 | カーボンナノチューブ構造体、半導体装置、および半導体パッケージ |
JP2006120730A (ja) * | 2004-10-19 | 2006-05-11 | Fujitsu Ltd | 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法 |
JP2006148063A (ja) * | 2004-10-22 | 2006-06-08 | Renesas Technology Corp | 配線構造、半導体装置、mramおよび半導体装置の製造方法 |
US20100065820A1 (en) * | 2005-02-14 | 2010-03-18 | Atomate Corporation | Nanotube Device Having Nanotubes with Multiple Characteristics |
US7271079B2 (en) * | 2005-04-06 | 2007-09-18 | International Business Machines Corporation | Method of doping a gate electrode of a field effect transistor |
KR100707190B1 (ko) * | 2005-05-07 | 2007-04-13 | 삼성전자주식회사 | 나노 와이어를 포함하는 상변환 메모리 소자 및 그 제조방법 |
KR100645064B1 (ko) * | 2005-05-23 | 2006-11-10 | 삼성전자주식회사 | 금속 산화물 저항 기억소자 및 그 제조방법 |
JP5009511B2 (ja) * | 2005-06-06 | 2012-08-22 | 富士通株式会社 | 電気的接続構造、その製造方法および半導体集積回路装置 |
US20060281306A1 (en) * | 2005-06-08 | 2006-12-14 | Florian Gstrein | Carbon nanotube interconnect contacts |
US7439731B2 (en) | 2005-06-24 | 2008-10-21 | Crafts Douglas E | Temporary planar electrical contact device and method using vertically-compressible nanotube contact structures |
US20070105356A1 (en) * | 2005-11-10 | 2007-05-10 | Wei Wu | Method of controlling nanowire growth and device with controlled-growth nanowire |
CN1964028B (zh) * | 2005-11-11 | 2010-08-18 | 鸿富锦精密工业(深圳)有限公司 | 散热器 |
US7990037B2 (en) * | 2005-11-28 | 2011-08-02 | Megica Corporation | Carbon nanotube circuit component structure |
US7625817B2 (en) * | 2005-12-30 | 2009-12-01 | Intel Corporation | Method of fabricating a carbon nanotube interconnect structures |
KR100721020B1 (ko) * | 2006-01-20 | 2007-05-23 | 삼성전자주식회사 | 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법 |
KR100822799B1 (ko) | 2006-04-25 | 2008-04-17 | 삼성전자주식회사 | 나노크기의 도전성 구조물을 위한 선택적인 촉매 형성 방법및 선택적인 나노크기의 도전성 구조물 형성 방법 |
KR101322310B1 (ko) * | 2006-06-30 | 2013-10-25 | 엘지디스플레이 주식회사 | 유기전기발광소자 및 그 제조방법 |
US8354855B2 (en) * | 2006-10-16 | 2013-01-15 | Formfactor, Inc. | Carbon nanotube columns and methods of making and using carbon nanotube columns as probes |
US8130007B2 (en) | 2006-10-16 | 2012-03-06 | Formfactor, Inc. | Probe card assembly with carbon nanotube probes having a spring mechanism therein |
US8220530B2 (en) * | 2006-10-17 | 2012-07-17 | Purdue Research Foundation | Electrothermal interface material enhancer |
KR100874912B1 (ko) * | 2006-12-06 | 2008-12-19 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
FR2910706B1 (fr) | 2006-12-21 | 2009-03-20 | Commissariat Energie Atomique | Element d'interconnexion a base de nanotubes de carbone |
US8168495B1 (en) | 2006-12-29 | 2012-05-01 | Etamota Corporation | Carbon nanotube high frequency transistor technology |
DE102007006175A1 (de) | 2007-02-07 | 2008-08-14 | Osram Opto Semiconductors Gmbh | Wärmeleitfähige Schicht und Verfahren zur Herstellung einer wärmeleitfähigen Schicht |
KR100827524B1 (ko) * | 2007-04-06 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
WO2009023304A2 (en) * | 2007-05-02 | 2009-02-19 | Atomate Corporation | High density nanotube devices |
FR2917893B1 (fr) * | 2007-06-22 | 2009-08-28 | Commissariat Energie Atomique | Procede de fabrication d'une connexion electrique a base de nanotubes de carbone |
FR2919111B1 (fr) | 2007-07-17 | 2009-10-09 | Commissariat Energie Atomique | Procede de fabrication d'une connexion electrique a base de nanotubes et ayant des cavites d'air |
US8149007B2 (en) * | 2007-10-13 | 2012-04-03 | Formfactor, Inc. | Carbon nanotube spring contact structures with mechanical and electrical components |
US8919428B2 (en) * | 2007-10-17 | 2014-12-30 | Purdue Research Foundation | Methods for attaching carbon nanotubes to a carbon substrate |
US8283786B2 (en) * | 2007-12-21 | 2012-10-09 | Advanced Micro Devices, Inc. | Integrated circuit system with contact integration |
US7960713B2 (en) * | 2007-12-31 | 2011-06-14 | Etamota Corporation | Edge-contacted vertical carbon nanotube transistor |
US8110476B2 (en) | 2008-04-11 | 2012-02-07 | Sandisk 3D Llc | Memory cell that includes a carbon-based memory element and methods of forming the same |
KR20110018437A (ko) * | 2008-06-13 | 2011-02-23 | 큐나노 에이비 | 나노구조 mos 커패시터 |
US7858506B2 (en) * | 2008-06-18 | 2010-12-28 | Micron Technology, Inc. | Diodes, and methods of forming diodes |
FR2933106B1 (fr) * | 2008-06-27 | 2010-12-24 | Commissariat Energie Atomique | Procede d'obtention de tapis de nanotubes de carbone sur substat conducteur ou semi-conducteur |
US8039380B2 (en) * | 2008-06-27 | 2011-10-18 | Commissariat A L'energie Atomique | Procedure for obtaining nanotube layers of carbon with conductor or semiconductor substrate |
KR100997788B1 (ko) * | 2008-06-30 | 2010-12-02 | 주식회사 하이닉스반도체 | 반도체 패키지 |
US8557685B2 (en) | 2008-08-07 | 2013-10-15 | Sandisk 3D Llc | Memory cell that includes a carbon-based memory element and methods of forming the same |
US9494615B2 (en) * | 2008-11-24 | 2016-11-15 | Massachusetts Institute Of Technology | Method of making and assembling capsulated nanostructures |
US9508805B2 (en) | 2008-12-31 | 2016-11-29 | Alpha And Omega Semiconductor Incorporated | Termination design for nanotube MOSFET |
US7943989B2 (en) * | 2008-12-31 | 2011-05-17 | Alpha And Omega Semiconductor Incorporated | Nano-tube MOSFET technology and devices |
JP5423029B2 (ja) * | 2009-02-12 | 2014-02-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US8541058B2 (en) * | 2009-03-06 | 2013-09-24 | Timothy S. Fisher | Palladium thiolate bonding of carbon nanotubes |
US8272124B2 (en) * | 2009-04-03 | 2012-09-25 | Formfactor, Inc. | Anchoring carbon nanotube columns |
US20100252317A1 (en) * | 2009-04-03 | 2010-10-07 | Formfactor, Inc. | Carbon nanotube contact structures for use with semiconductor dies and other electronic devices |
US7910486B2 (en) * | 2009-06-12 | 2011-03-22 | Alpha & Omega Semiconductor, Inc. | Method for forming nanotube semiconductor devices |
US8299494B2 (en) * | 2009-06-12 | 2012-10-30 | Alpha & Omega Semiconductor, Inc. | Nanotube semiconductor devices |
US7892924B1 (en) * | 2009-12-02 | 2011-02-22 | Alpha And Omega Semiconductor, Inc. | Method for making a charge balanced multi-nano shell drift region for superjunction semiconductor device |
KR101015507B1 (ko) * | 2010-01-25 | 2011-02-22 | 삼성전자주식회사 | 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및 이 방법에 의해 제조된 반도체 소자 |
US8946903B2 (en) | 2010-07-09 | 2015-02-03 | Micron Technology, Inc. | Electrically conductive laminate structure containing graphene region |
US8872176B2 (en) | 2010-10-06 | 2014-10-28 | Formfactor, Inc. | Elastic encapsulated carbon nanotube based electrical contacts |
CN102468220B (zh) * | 2010-11-08 | 2013-12-25 | 中国科学院微电子研究所 | 一种金属互连结构及其形成方法 |
JP5813682B2 (ja) * | 2013-03-08 | 2015-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
US9406888B2 (en) | 2013-08-07 | 2016-08-02 | GlobalFoundries, Inc. | Carbon nanotube device |
US9391023B2 (en) * | 2014-02-14 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company Limited | Method for producing salicide and a carbon nanotube metal contact |
US10002826B2 (en) * | 2014-10-27 | 2018-06-19 | Taiwan Semiconductor Manufacturing Company | Semiconductor device structure with conductive pillar and conductive line and method for forming the same |
KR101728986B1 (ko) | 2016-07-18 | 2017-04-20 | 박달수 | 간에 이로운 한약재 추출물을 이용한 식품 제조방법 및 그 식품 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5192835A (en) * | 1990-10-09 | 1993-03-09 | Eastman Kodak Company | Bonding of solid state device to terminal board |
US5698496A (en) | 1995-02-10 | 1997-12-16 | Lucent Technologies Inc. | Method for making an anisotropically conductive composite medium |
US5712607A (en) * | 1996-04-12 | 1998-01-27 | Dittmer; Timothy W. | Air-dielectric stripline |
US5818700A (en) | 1996-09-24 | 1998-10-06 | Texas Instruments Incorporated | Microelectronic assemblies including Z-axis conductive films |
JP3740295B2 (ja) | 1997-10-30 | 2006-02-01 | キヤノン株式会社 | カーボンナノチューブデバイス、その製造方法及び電子放出素子 |
JP3363759B2 (ja) | 1997-11-07 | 2003-01-08 | キヤノン株式会社 | カーボンナノチューブデバイスおよびその製造方法 |
US6730541B2 (en) * | 1997-11-20 | 2004-05-04 | Texas Instruments Incorporated | Wafer-scale assembly of chip-size packages |
KR19990043770A (ko) * | 1997-11-29 | 1999-06-15 | 정선종 | 탄소 나노튜브를 이용한 전계 방출 소자의 제조 방법 |
US6870263B1 (en) | 1998-03-31 | 2005-03-22 | Infineon Technologies Ag | Device interconnection |
JP3955386B2 (ja) | 1998-04-09 | 2007-08-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6297063B1 (en) | 1999-10-25 | 2001-10-02 | Agere Systems Guardian Corp. | In-situ nano-interconnected circuit devices and method for making the same |
US7335603B2 (en) * | 2000-02-07 | 2008-02-26 | Vladimir Mancevski | System and method for fabricating logic devices comprising carbon nanotube transistors |
-
2000
- 2000-02-16 DE DE10006964A patent/DE10006964C2/de not_active Expired - Fee Related
-
2001
- 2001-02-02 KR KR10-2002-7010550A patent/KR100494248B1/ko not_active IP Right Cessation
- 2001-02-02 JP JP2001560448A patent/JP4549002B2/ja not_active Expired - Fee Related
- 2001-02-02 WO PCT/DE2001/000419 patent/WO2001061753A1/de active IP Right Grant
- 2001-02-02 US US10/204,180 patent/US7321097B2/en not_active Expired - Fee Related
- 2001-02-02 EP EP01909557A patent/EP1264344A1/de not_active Ceased
- 2001-02-15 TW TW090103370A patent/TW503482B/zh not_active IP Right Cessation
Non-Patent Citations (2)
Title |
---|
C. DEKKER: Carbon Nanotubes as Molecular Quantum Wires, in: Physics Today, Mai 1999, S. 22-28 * |
J.S. SUH, J.S. LEE: Highly Ordered Two-Dimen- sional Carbon Nanotube Arrays, in: Appl. Phys. Lett., Vol. 75, No. 14, 1999, S. 2047-2049 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10220194A1 (de) * | 2002-05-06 | 2003-11-27 | Infineon Technologies Ag | Kontaktierung von Nanoröhren |
DE102007014880B4 (de) * | 2006-03-31 | 2013-12-12 | Fujitsu Ltd. | Kohlenstoffnanoröhrchenkette und Herstellungsverfahren, Zieldetektor und Zieldetektionsverfahren |
Also Published As
Publication number | Publication date |
---|---|
KR20020079854A (ko) | 2002-10-19 |
WO2001061753A1 (de) | 2001-08-23 |
JP2003523608A (ja) | 2003-08-05 |
US20030179559A1 (en) | 2003-09-25 |
US7321097B2 (en) | 2008-01-22 |
KR100494248B1 (ko) | 2005-06-13 |
EP1264344A1 (de) | 2002-12-11 |
TW503482B (en) | 2002-09-21 |
DE10006964A1 (de) | 2001-09-13 |
JP4549002B2 (ja) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10006964C2 (de) | Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements | |
EP0002185B1 (de) | Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen | |
DE69333604T2 (de) | Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand | |
DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
DE60204476T2 (de) | Verfahren für lokalisiertes wachstum von nanoröhren und verfahren zur herstellung einer selbstausgerichteten kathode mit dem nanoröhrenwachstumsverfahren | |
DE102013103976B4 (de) | Halbleiterbauelement mit selbstausgerichteten Verbindungen und Sperrabschnitten | |
DE112005001489T5 (de) | Atomlagenabgeschiedene Tantal enthaltende Haftschicht | |
DE102008059650A1 (de) | Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE102019203224B4 (de) | Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen | |
DE19614584C2 (de) | Verbesserter Luftbrückenverdrahtungsaufbau für integrierte monolithische Mikrowellenschaltung (MMIC) | |
WO2012031845A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung | |
WO2002059392A1 (de) | Verfahren zum wachsen von kohlenstoff-nanoröhren oberhalb einer elektrisch zu kontaktierenden unterlage sowie bauelement | |
DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE102004033825A1 (de) | Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung | |
EP1118122B1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
EP1597760B1 (de) | Integriertes elektronisches bauelement mit gezielt erzeugten nanoröhren in vertikalen strukturen | |
DE2753489A1 (de) | Monolithisch integrierte halbleiterschaltung | |
DE10140468B4 (de) | Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur | |
DE102015006465B4 (de) | Nanoröhrenstruktur-basierter metall-damaszener-prozess | |
DE19723096B4 (de) | Verfahren zum Bilden einer Verbindungsleitung | |
DE19609229C2 (de) | Verfahren zum Herstellen von diskreten elektronischen Elementen | |
DE102007052049A1 (de) | Halbleiterbauelement und Verfahren zum Strukturieren von vertikalen Kontakten und Metallleitungen in einem gemeinsamen Ätzprozess | |
WO2002017397A1 (de) | Elektronisches element, verfahren zum herstellen eines solchen und halbleiterelement | |
DE19713501C2 (de) | Verfahren zum Verbinden leitender Schichten in einem Halbleiterbauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |