DE10014379A1 - Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung - Google Patents

Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung

Info

Publication number
DE10014379A1
DE10014379A1 DE10014379A DE10014379A DE10014379A1 DE 10014379 A1 DE10014379 A1 DE 10014379A1 DE 10014379 A DE10014379 A DE 10014379A DE 10014379 A DE10014379 A DE 10014379A DE 10014379 A1 DE10014379 A1 DE 10014379A1
Authority
DE
Germany
Prior art keywords
chip
rewiring
arrangement
contact material
rewiring arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10014379A
Other languages
English (en)
Inventor
Johann Winderl
Christian Hauser
Martin Reis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10014379A priority Critical patent/DE10014379A1/de
Priority to EP01935935A priority patent/EP1266403B1/de
Priority to DE50115243T priority patent/DE50115243D1/de
Priority to PCT/DE2001/001107 priority patent/WO2001071773A2/de
Publication of DE10014379A1 publication Critical patent/DE10014379A1/de
Priority to US10/252,453 priority patent/US7036216B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Abstract

Eine elektrisch leitende Verbindung wird zwischen einem Chip und einer hiervon durch Abstandshalter (5) distanzierten Umverdrahtungsanordnung (6-10) durch Einbringen eines elektrisch leitenden Kontaktmaterials (14-16) in Ausnehmungen (13) der Umverdrahtungsanordnung (6-10) erstellt, DOLLAR A was rationell ausführbar ist und eine mechanisch sehr stabile elektrische Verbindung von Chippads mit Verdrahtungsebenen ermöglicht.

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsan­ ordnung.
Bisher ist die Erstellung einer derartigen elektrisch leiten­ den Verbindung durch Wire Bonding oder Lead Bonding eines Chips mit seiner Umverdrahtungsebene (= Umverdrahtungsan­ ordnung; z. B. Leiterbahnen auf einem Trägermaterial) üblich. Ein Wire-Bonding-Verfahren ist zum Beispiel in der US 5,147,815 beschrieben.
Aufgabe der vorliegenden Erfindung ist eine effiziente, ra­ tionelle Erstellung einer elektrischen Verbindung eines Chips (bzw. deren Chippads, also Kontaktierungsflächen) mit seiner Umverdrahtungsebene ( = Umverdrahtungsanordnung, z. B. Leiter­ bahnen auf einem Trägermaterial). Die Aufgabe wird jeweils durch die Gegenstände der unabhängigen Ansprüche gelöst.
Das erfindungsgemäße Verfahren ist ein sehr einfacher, ko­ stengünstig realisierbarer Prozeß. Der maschinelle Aufwand ist sehr gering. Eventuell kann auf eine Umhüllung der Bond­ verbindung verzichtet werden, da die erfindungsgemäße Verbin­ dung selbst ausreichend stabil ist. Die erfindungsgemäße Ver­ bindung ist sehr effizient herstellbar. Erfindungsgemäß ist insbesondere die gleichzeitige und damit rationelle Verbin­ dung mehrerer noch auf einem Wafer befindlicher Chips mit ih­ ren Umverdrahtungsebenen möglich.
Als elektrisch verbindendes Kontaktmaterial ist insbesondere ein elektrisch leitender Kleber oder ein selbstaushärtendes oder unter Hitze aushärtendes Material geeignet.
Das Kontaktmaterial wird vorzugsweise durch einen Print- Prozeß (Aufdrucken) oder Dispensen (Verteilen einer Masse) aufgetragen.
Das Verfahren ist insbesondere für Produkte aus dem Bereich WSA (wafer scale assembly = Verbindungserstellung ohne die Chips aus dem Wafer herauszutrennen), FBGA (Fine Pitch Ball Grind Array = Gehäuse mit Lötkugeln auf der Chipunterseite zum Ermöglichen einer einfachen Montage), CSP (Chip Size Package = Gehäuse mit an die Chipgröße angepaßter Größe), Mo­ dule Assembly (Modulare Montage), COB (Chip on board) ein­ setzbar.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus den Ansprüchen und der nachfolgenden Beschreibung eines Aus­ führungsbeispiels anhand der Zeichnung. Dabei zeigt:
Fig. 1 schematisch einen erfindungsgemäß mit einer Umverdrahtungsebene kontaktierbaren Chip und
Fig. 2 die Anordnung in Fig. 1 mit eingebrachtem Kontaktiermaterial.
Fig. 1 zeigt einen Chip 1 mit Chippads 2, 3, 4 (= Kon­ taktierungsbereiche des Chips), der durch Abstandshalter (Spacer Cushion 5) von einer Umverdrahtungsanordnung 6-10 (umfassend Trägermaterial 6, 7 und Leiterbahnen 8, 9, 10) di­ stanziert wird.
Im Bereich der Leiterbahnen sind Ausnehmungen 11, 12, 13 in der Umverdrahtungsanordnung mit geeigneter Form dort vorge­ sehen (z. B. durch gebohrte Löcher etc.), wo eine Verbindung zwischen einem Chippad und einer Leiterbahn etc. der Um­ verdrahtungsanordnung entstehen soll. Die dargestellten Aus­ nehmungen 11, 12, 13 sind Durchgangsausnehmungen, z. B. Durch­ gangsbohrungen, die sich durch die Umverdrahtungsanordnung erstrecken, um eine einfache Einbringung eines Kontaktie­ rungsmaterials zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung zu ermöglichen.
Fig. 2 zeigt die Anordnung aus Fig. 1 mit in die Aus­ nehmungen 11, 12, 13 eingebrachtem (hier pastösem) Kontak­ tierungsmaterial 14, 15, 16, durch welches mindestens ein Chippad des Chips 1 mit der Umverdrahtungsanordnung elek­ trisch leitend verbunden wird. Dabei können auch mehrere noch auf einem Wafer befindliche Chips in einem Prozeßschritt sehr effizient mit ihrer jeweils zugehörigen Umverdrahtungsan­ ordnung kontaktiert werden. Die Einbringung erfolgt z. B. durch einen Print-Prozeß ( = Aufdrucken) oder einen Dispen­ sing-Prozeß (Aufstreichen etc.).
Das elektrisch leitende Kontaktierungsmaterial kann unter­ schiedlichster Konsistenz sein, z. B. ein elektrisch leitender Kleber oder ein selbstaushärtendes oder unter Hitze aushär­ tendes Material etc..
Wie aus Fig. 2 anschaulich ersichtlich ist kann auf eine Um­ hüllung der Bondverbindung verzichtet werden, da die Verbin­ dung selbst ausreichend mechanisch stabil ist.
Ferner ist ersichtlich, daß eine Repair-Möglichkeit besteht, also ein Austauschen/Ersetzen von elektrisch nicht einwand­ freien Chips auf z. B. einer Leiterplatte. Hierbei wird die Verbindung zwischen der Leiterplatte und dem Chip aufgelöst und die Leiterplatte eventuell gereinigt bzw. auf einen neuen Kontaktiervorgang vorbereitet.
Anschließend kann ein neuer Chip an der Stelle des alten (de­ fekten, abgelösten) Chips kontaktiert werden, ohne daß die Leiterplatte verworfen werden muß. Darauf wird die Leiter­ platte nochmals getestet und es erfolgt erforderlichenfalls ein weiterer Repairdurchlauf.
Die Abstandshalter können weggelassen werden, wenn z. B. die Umverdrahtungsebene direkt auf die Chips aufgebracht wird.
Zusammenfassend wird eine elektrisch leitende Verbindung zwi­ schen einem Chip und einer Umverdrahtungsanordnung durch Ein­ bringung eines elektrisch leitenden Kontaktmaterials in Aus­ nehmungen der Umverdrahtungsanordnung erstellt, was rationell ausführbar ist und eine mechanisch sehr stabile elektrische Verbindung von Chippads mit ihren Umverdrahtungsebenen ermög­ licht.
Bezugszeichenliste
1
Chip
2
,
3
,
4
Chippads
5
Abstandshalter (Spacer Cushion)
6
,
7
Trägermaterial der Umverdrahtungsanordnung
8-10
Leiterbahnen der Umverdrahtungsanordnung
11-13
Durchgangs-Ausnehmungen der Umverdrahtungsanordnung
14-16
Kontaktierungsmaterial

Claims (17)

1. Verfahren zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung (6-10), dadurch gekennzeichnet, daß elektrisch leitende Verbindungen zwischen dem Chip (1) und der Umverdrahtungsanordnung (6-10) durch Einbringen eines elektrisch leitenden Kontaktmaterials (14-16) in Ausnehmungen (13) der Umverdrahtungsanordnung (6-10) erstellt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einem Arbeitsschritt mehrere Chips (1) mit ihrer Umver­ drahtungsanordnung kontaktiert werden.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich beim Kontaktieren die Chips (1) noch auf einem Wafer be­ finden.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Kontaktmaterial (14-16) eine Paste ist.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Kontaktmaterial (14-16) ein elektrisch leitender Kleb­ stoff ist.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Kontaktmaterial (14-16) ein aushärtendes Material ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ausnehmungen (11-13) Löcher in der Umverdrahtunsanordnung oder im Substrat sind.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es für ein Fine Pitch Ball Grid Array-Produkt verwendet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es für ein Chip Size Package-Produkt verwendet wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es für ein WSA-Produkt verwendet wird.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es für ein Module Assembly-Produkt verwendet wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es für ein Chip on board-Produkt verwendet wird.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Bond-Verbindung durch einen Print-Prozess realisiert wird.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Bond-Verbindung durch Dispensing realisiert wird.
15. Verfahren nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, daß der Chip (1) von der Umverdrahtungsanordnung (6-10) distan­ ziert angeordnet ist.
16. Verfahren nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, daß der Chip (1) durch Abstandshalter von der Umverdrahtungsan­ ordnung (6-10) distanziert ist.
17. Vorrichtung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche.
DE10014379A 2000-03-23 2000-03-23 Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung Withdrawn DE10014379A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10014379A DE10014379A1 (de) 2000-03-23 2000-03-23 Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung
EP01935935A EP1266403B1 (de) 2000-03-23 2001-03-22 Verfahren zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung
DE50115243T DE50115243D1 (de) 2000-03-23 2001-03-22 Verfahren zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung
PCT/DE2001/001107 WO2001071773A2 (de) 2000-03-23 2001-03-22 Verfahren und vorrichtung zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung
US10/252,453 US7036216B2 (en) 2000-03-23 2002-09-23 Method and apparatus for connecting at least one chip to an external wiring configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10014379A DE10014379A1 (de) 2000-03-23 2000-03-23 Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung

Publications (1)

Publication Number Publication Date
DE10014379A1 true DE10014379A1 (de) 2001-10-11

Family

ID=7636011

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10014379A Withdrawn DE10014379A1 (de) 2000-03-23 2000-03-23 Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung
DE50115243T Expired - Lifetime DE50115243D1 (de) 2000-03-23 2001-03-22 Verfahren zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50115243T Expired - Lifetime DE50115243D1 (de) 2000-03-23 2001-03-22 Verfahren zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung

Country Status (4)

Country Link
US (1) US7036216B2 (de)
EP (1) EP1266403B1 (de)
DE (2) DE10014379A1 (de)
WO (1) WO2001071773A2 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19754372A1 (de) * 1997-03-10 1998-09-24 Fraunhofer Ges Forschung Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
DE19831634A1 (de) * 1998-07-15 2000-01-27 Pac Tech Gmbh Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
US5147815A (en) 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
JPH088293A (ja) * 1994-06-16 1996-01-12 Casio Comput Co Ltd 電子部品の接続構造およびその接続方法
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JP3785661B2 (ja) * 1995-11-06 2006-06-14 カシオ計算機株式会社 両面配線基板の製造方法および半導体装置の製造方法
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
US5920123A (en) * 1997-01-24 1999-07-06 Micron Technology, Inc. Multichip module assembly having via contacts and method of making the same
JPH10209205A (ja) 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd チップの実装構造
JP3593833B2 (ja) 1997-02-10 2004-11-24 富士通株式会社 半導体装置
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
JPH10335382A (ja) 1997-05-27 1998-12-18 Sony Corp バンプ付ｉｃチップ及びそのバンプ形成方法
JPH1145905A (ja) 1997-07-24 1999-02-16 Yamaichi Electron Co Ltd Ｉｃチップの接点変換構造と該接点変換構造の形成法
JPH1174309A (ja) 1997-08-27 1999-03-16 Toshiba Corp 半導体装置およびその製造方法
JPH11214432A (ja) 1998-01-28 1999-08-06 Citizen Watch Co Ltd 半導体装置およびスペーサ形成方法
JP2000012608A (ja) * 1998-06-18 2000-01-14 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19754372A1 (de) * 1997-03-10 1998-09-24 Fraunhofer Ges Forschung Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
DE19831634A1 (de) * 1998-07-15 2000-01-27 Pac Tech Gmbh Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test

Non-Patent Citations (11)

* Cited by examiner, † Cited by third party
Title
Elektronik, 12/1998, S. 58-61 *
EPP, Juni 1999, S. 34-35 *
JP 09326419 A. In: Pat.Abstr. of JP *
JP 10209205 A. In: Pat.Abstr. of JP *
JP 10223688 A. In: Pat.Abstr. of JP *
JP 10335382 A. In: Pat.Abstr. of JP *
JP 11045905 A. In: Pat.Abstr. of JP *
JP 11074309 A. In: Pat.Abstr. of JP *
JP 11214432 A. In: Pat.Abstr. of JP *
Motorola Techn. Developments, Dezember 1997, S. 183-184 *
productronic, 7/8, 1998, S. 12-16 *

Also Published As

Publication number Publication date
WO2001071773A3 (de) 2002-04-11
US7036216B2 (en) 2006-05-02
US20030066188A1 (en) 2003-04-10
EP1266403B1 (de) 2009-12-02
DE50115243D1 (de) 2010-01-14
EP1266403A2 (de) 2002-12-18
WO2001071773A2 (de) 2001-09-27

Similar Documents

Publication Publication Date Title
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
EP1747706A2 (de) Träger mit lotkugelelementen und ein verfahren zum bestücken von substraten mit kugelkontakten
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
WO2001037335A2 (de) Verpackung für einen halbleiterchip
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10297818T5 (de) Anbringen von Flipchips an Substraten
DE10223738A1 (de) Verfahren zur Verbindung integrierter Schaltungen und entsprechender Verbund integrierter Schaltungen
EP1779428B1 (de) Verfahren zur herstellung eines verdrahtungssubstrats eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte
DE102004036909A1 (de) Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE10014379A1 (de) Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung
WO1999003145A1 (de) Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10158563C1 (de) Verfahren zur Herstellung eines Bauelementmoduls
DE19831634B4 (de) Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test
DE10297047B4 (de) Lötfreie Leiterplatten-Baugruppe
EP1987534A1 (de) Verfahren zum austauschen eines halbleiterchips eines flip-chip-moduls und ein hierfür geeignetes flip-chip-modul
DE10153609A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
EP1116420B1 (de) Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen
DE102015112452B4 (de) Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung
WO2008058782A1 (de) Elektronische schaltungsanordnung mit mindestens einer flexiblen gedruckten schaltung und verfahren zu deren verbindung mit einer zweiten schaltung
DE10146176A1 (de) Verfahren zur Umverdrahtung von Pads beim Waferlevel-Package

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee