DE10034702A1 - Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher und Speichertestvorrichtung mit einem Fehleranalysator, der von dem Verfahren Gebrauch macht - Google Patents

Abstract

Ein Verfahren zum Analysieren der Reparatur einer fehlerhaften Speicherzelle in einem Speicher wird geschaffen, das in der Lage ist, eine Muß-Reparatur eines Speichers sehr schnell zu suchen und einen Simulationsprozeß zum Ersetzen einer Muß-Reparatur zu dem Zeitpunkt, zu dem sie erfaßt worden ist, sehr schnell auszuführen. DOLLAR A Es ist ein Zeilenadressenfehleranzahlzähler/speicher zum Zählen der Anzahl fehlerhafter Speicherzellen in jeder Zeilenadresse in der Zeilenadressenrichtung und zu deren Speicherung sowie ein Spaltenadressenfehleranzahlzähler/speicher zum Zählen der Anzahl fehlerhafter Speicherzellen in jeder Spaltenadresse in der Spaltenadressenrichtung und deren Speicherung vorgesehen. Der in einem der Zähler/Speicher gespeicherte Wert wird ausgelesen, und die Anzahl fehlerhafter Speicherzellen an den einzelnen Adressen wird mit der Anzahl an Reserveleitungen verglichen. Der Zustand, daß die Anzahl fehlerhafter Speicherzellen an den einzelnen Adressen größer als die Anzahl an Reserveleitungen ist, wird als eine Muß-Reparatur bestimmt, und ein Simulationsprozeß zum Ersetzen des Fehlers wird zu dem Zeitpunkt ausgeführt, wenn die Muß-Reparatur erfaßt worden ist.

Description

HINTERGRUND DER ERFINDUNG 1. Bereich der Erfindung

Die vorliegende Erfindung betrifft eine Speichertestvorrichtung zum Testen verschiedener Arten von Halbleiterspeichern, die einen Speicher enthalten, der beispielsweise aus einem Halbleiter-IC (nachstehend als IC bezeichnet) gebildet ist, und ein Verfahren zum Analysieren des Ersatzes oder der Reparatur einer fehlerhaften Zelle oder fehlerhafter Zellen in einem Speicher, das die Schritte des Zählens der Anzahl fehlerhafter Speicherzellen eines von dieser Speichertestvorrich­ tung getesteten Halbleiterspeichers und der Ermittlung umfaßt, ob eine Reparatur des getesteten Halbleiterspeichers möglich ist oder nicht. (Nachstehend wird ein Speicher, der aus einem Halbleiter-IC aufgebaut ist, als IC-Speicher bezeichnet.) Die vorliegende Erfindung betrifft insbesondere ein Verfahren zum Analysieren der Reparatur einer fehlerhaften Zelle oder fehlerhaf­ ter Zellen in einem Speicher, das die Schritte der Ermittlung enthält, ob die Reparatur eines in diesem technischen Bereich "Muß-Reparatur" genannten Fehlers in einem Speicher mit Redun­ danz-Struktur ausgeführt werden kann oder nicht, und eine Speichertestvorrichtung mit einem Fehlerersetzungsanalysator, die dieses Analyseverfahren verwendet.

2. Beschreibung des technischen Hintergrunds

In den letzten Jahren wurde eine Erhöhung der Speicherkapazität und eine Miniaturisierung von IC-Speichern angestrebt. Mit der erhöhten Speicherkapazität und der Miniaturisierung von IC- Speichern geht einher, daß Defektraten von IC-Speichern zunahmen. Um die Defektraten zu vermindern, um in anderen Worten zu verhindern, daß die Ausbeute abnimmt, wurden beispiels­ weise IC-Speicher hergestellt, bei denen in jedem einzelnen fehlerhafte Speicherzellen durch Reservespeicherzellen (in diesem technischen Bereich als Reserveleitungen, Reserveleitungen oder Redundanzschaltung bezeichnet) elektrisch ersetzt werden können. Die IC-Speicher dieses Typs, die jeweils Reservespeicherzelfen aufweisen, werden in diesem technischen Bereich als Speicher mit Redundanzstruktur bezeichnet, und die Ermittlung, ob ein Ersatz fehlerhafter Speicherzellen eines Speichers mit Redundanzstruktur möglich ist oder nicht, wird von einem Fehlerersetzungsanalysator ausgeführt. Die Speicherkapazität eines IC-Speichers nimmt in letzter Zeit mehr und mehr zu, und demzufolge ist eine vergrößerte IC-Chipfläche und die Bildung von Mustern mit hoher Dichte erforderlich. Als Folge besteht die erhöhte Wahrscheinlichkeit, daß eine Reduzierung der Ausbeute von IC-Speichern auftritt, die von einem extrem winzigen Defekt herrührt. Um zu verhindern, daß die Ausbeute von IC-Speichern reduziert wird, werden IC- Speicher hergestellt, bei denen beispielsweise jeweils eine oder mehrere fehlerhafte Speicherzel-. len durch eine Substituts- oder Alternativspeicherzelle (auch Reserveleitung, Reserveleitung oder Redundanzschaltung genannt,) elektrisch ersetzt werden kann bzw. können. Wie später beschrie­ ben wird, wird der IC-Speicher dieser Art in diesem technischen Bereich als Speicher mit Redundanzstruktur bezeichnet, und eine Entscheidung, ob der Speicher mit Redundanzstruktur repariert werden kann oder nicht, wird von einem Fehlerersetzungsanalysator getroffen.

Fig. 5 ist ein Blockschaltbild, das eine schematische Konfiguration eines Beispiels einer Speicher­ testvorrichtung mit einem herkömmlichen Fehlerersetzungsanalysator zeigt. Diese Speichertest­ vorrichtung TES umfaßt grob gesagt einen Haupt-Controller 111, einen Mustergenerator 112, einen Taktgenerator 113, einen Wellenformformatierer 114, einen Logikkomparator 115, einen Treiber 116, einen Analogpegelkomparator (nachstehend als Komparator bezeichnet) 117, einen Fehleranalysespeicher 118, einen Fehlerersetzungsanalysator 120, eine Logikamplitudenreferenz­ spannungsquelle 121, eine Vergleichsreferenzspannungsquelle 122 und eine Vorrichtungsstrom­ quelle 123. Des weiteren wird in der folgenden Beschreibung ein Fall des Testens eines IC- Speichers beschrieben. Verschiedene Halbleiterspeicher, die keine IC-Speicher sind, werden jedoch auf ähnliche Weise getestet.

Der Haupt-Controller 111 ist im allgemeinen von einem Computersystem gebildet, in das vorab ein von einem Benutzer (Programmierer) geschaffenes Prüfprogramm PM geladen wird, und die Steuerung der gesamten Speichertestvorrichtung wird nach Maßgabe des Prüfprogramms PM ausgeführt. Dieser Haupt-Controller 111 ist über einen Prüfbus BUS an den Mustergenerator 112, den Taktgenerator 113, den Fehleranalysespeicher 118, den Fehlerersetzungsanalysator 120 und ähnliches angeschlossen. Obwohl dies nicht gezeigt ist, sind die Logikamplitudenreferenzspan­ nungsquelle 121, die Vergleichsreferenzspannungsquelle 122 und die Vorrichtungsstromquelle 123 ebenfalls an den Haupt-Controller 111 angeschlossen.

Ein zu testender IC-Speicher (im Test befindlicher IC-Speicher, im allgemeinen als MUT bezeich­ net) 119 ist auf einem Sockel eines Testkopfs (nicht gezeigt) montiert, der gesondert von der eigentlichen Speichertestvorrichtung gebildet ist. Gewöhnlich ist ein Element, das als Perfor­ mance Board oder Funktionskarte bezeichnet wird, am oberen Teil des Testkopfs montiert, und eine vorbestimmte Anzahl an IC-Sockeln ist auf der Funktionskarte montiert. Daher wird der im Test befindliche IC-Speicher 119 auf einem zugeordneten der IC-Sockel montiert. Außerdem ist eine in diesem technischen Bereich als Anschlußkarte bezeichnete gedruckte Leiterplatte innerhalb des Testkopfs untergebracht. Gewöhnlich ist eine den Treiber 116 und den Komparator 117 der Speichertestvorrichtung TES enthaltende Schaltung auf dieser Anschlußkarte gebildet. Im allgemeinen wird der Prüfkopf auf einem Prüfabschnitt einer in diesem technischen Bereich als Handhabungsvorrichtung bezeichneten IC-Transport- und Verarbeitungsvorrichtung montiert und ist über Signalübertragungsvorrichtungen wie beispielsweise ein Kabel, eine Lichtleitfaser oder ähnliches an die eigentliche Speichertestvorrichtung elektrisch angeschlossen.

Zuerst werden vor Beginn des Testens des IC-Speichers verschiedene Arten von Daten vom Haupt-Controller 111 eingestellt. Nachdem die verschiedenen Arten von Daten eingestellt worden sind, wird das Testen des IC-Speichers begonnen. Wenn der Haupt-Controller 111 einen Testbeginnbefehl an den Mustergenerator 112 ausgibt, beginnt der Mustergenerator 112, ein Muster zu erzeugen. Der Mustergenerator 112 liefert nach Maßgabe des Prüfprogramms PM Prüfmusterdaten an den Wellenformformatierer 114. Andererseits erzeugt der Taktgenerator 113 ein Taktsignal (Taktimpulse) zum Steuern von Betriebszeitpunkten des Wellenformformatierers 114, des Logikkomparators 115 und dergleichen.

Der Wellenformformatierer 114 setzt die vom Mustergenerator 112 gelieferten Prüfmusterdaten in ein Prüfmustersignal mit einer realen Wellenform um. Dieses Prüfmustersignal wird über den Treiber 116, der die Spannung des Prüfmustersignals auf eine Wellenform mit einem Amplitu­ denwert verstärkt, der durch die Logikamplitudenreferenzspannungsquelle 121 eingestellt wird, an den im Test befindlichen IC-Speicher (nachstehend als im Test befindlicher Speicher bezeich­ net) 119 angelegt. Das Prüfmustersignal wird in einer Speicherzelle des im Test befindlichen Speichers 119 gespeichert, die eine durch ein Adressensignal spezifizierte Adresse aufweist, und der Speicherinhalt wird später während eines Lesezyklus aus ihr ausgelesen.

Ein aus dem im Test befindlichen Speicher 119 ausgelesenes Antwortsignal wird im Komparator 117 mit einer aus der Vergleichsreferenzspannungsquelle 122 gelieferten Referenzspannung verglichen, und es wird ermittelt, ob das Antwortsignal einen vorbestimmten logischen Pegel aufweist oder nicht, d. h., ob das Antwortsignal eine vorbestimmte Spannung logisch H (logisch High) oder eine Spannung logisch L (logisch Low) aufweist oder nicht. Ein Antwortsignal, von dem festgestellt wird, daß es den vorbestimmten logischen Pegel aufweist, wird an den Logik­ komparator 115 geschickt, wo das Antwortsignal mit einem Erwartungswertmustersignal verglichen wird und ermittelt wird, ob der im Test befindliche Speicher 119 ein normales Antwortsignal ausgegeben hat oder nicht.

Wenn das Antwortsignal nicht gleich dem Erwartungswertmustersignal ist, wird bestimmt, daß die Speicherzelle mit der Adresse des im Test befindlichen Speichers 119, aus dem das Antwort­ signal ausgelesen wurde, fehlerhaft ist, und vom Logikkomparator 115 wird ein diesen Fehler anzeigendes Fehlersignal erzeugt. Gewöhnlich wird, wenn ein Fehlersignal erzeugt wird, das Schreiben eines Fehlerdatenwerts (im allgemeinen ein Signal logisch "1"), der an einen Datenein­ gangsanschluß des Fehleranalysespeichers 118 angelegt wird, freigegeben, und der Fehlerdaten­ wert wird an einer Adresse des Fehleranalysespeichers 118 gespeichert, die durch ein zu diesem Zeitpunkt an den Fehleranalysespeicher 11 8 geliefertes Adressensignal spezifiziert wird.

Der Fehleranalysespeicher 118 weist eine Betriebsgeschwindigkeit und eine Speicherkapazität auf, die jenen des im Test befindlichen Speichers 119 äquivalent sind. Ein Adressensignal, das gleich wie das an den im Test befindlichen Speicher 119 angelegte Adressensignal ist, wird an diesen Fehleranalysespeicher 118 angelegt. Außerdem wird der Fehleranalysespeicher 118 vor dem Beginn des Tests initialisiert. Beispielsweise werden durch die Initialisierung Daten von "0" an jeder der Adressen des Fehleranalysespeichers 118 geschrieben. Jedesmal, wenn ein eine Nichtübereinstimmung zwischen dem Antwortsignal und dem Erwartungswertmustersignal anzeigendes Fehlersignal vom Logikkomparator 115 bei dem Test des im Test befindlichen Speichers 119 erzeugt wird, wird ein einen Speicherzellenfehler anzeigender Fehlerdatenwert mit logisch "1" an diejenige Adresse des Fehleranalysespeichers 118 geschrieben, die gleich ist wie die Speicherzelle des im Test befindlichen Speichers 119, in der die Nichtübereinstimmung festgestellt wird.

Im Gegensatz dazu wird, wenn das Antwortsignal gleich dem Erwartungswertmustersignal ist, die Speicherzelle mit der Adresse des im Test befindlichen Speichers 119, aus der das Antwort­ signal ausgelesen wurde, als normal bestimmt, und es wird ein eine normale Speicherzelle anzeigendes Gut-Signal erzeugt. Dieses Gut-Signal wird gewöhnlich nicht im Fehleranalysespei­ cher 118 gespeichert.

Zu dem Zeitpunkt, zu dem der Test beendet ist, werden die im Fehleranalysespeicher 118 gespeicherten Fehlerdaten aus ihm in den Fehlerersetzungsanalysator 120 ausgelesen, und es wird ermittelt, ob ein Ersatz fehlerhafter Speicherzellen des getesteten IC-Speichers 119 möglich ist oder nicht.

Der Fehlerersetzungsanalysator 120 zählt die Gesamtanzahl fehlerhafter Speicherzellen und die im Fehleranalysespeicher 118 gespeicherte Anzahl fehlerhafter Speicherzellen auf jeder der Zeilenadressenleitungen und Spaltenadressenleitungen gleichzeitig und getrennt voneinander und analysiert, ob jene fehlerhaften Speicherzellen durch die für jede der Vielzahl von Speicherberei­ chen (Speicherzellenfeld) des im Test befindlichen Speichers 119 vorgesehenen Reserveleitungen ersetzt werden können oder nicht.

Des weiteren ist in Fig. 5 das Blockschaltbild so dargestellt, daß das aus dem Treiber 116 ausgegebene Prüfmustersignal nur an einen Eingangsanschluß des im Test befindlichen Speichers 119 angelegt wird und ein Antwortsignal von einem Ausgangsanschluß des im Test befindlichen Speichers 119 an den Komparator 117 geliefert wird. Die Anzahl der vorgesehenen Treiber 116 ist jedoch tatsächlich gleich der Anzahl an Eingangsanschlüssen des im Test befindlichen Speichers 119, beispielsweise 512, und die Anzahl der vorgesehenen Komparatoren 117 ist ebenfalls gleich der Anzahl der Ausgangsanschlüsse des im Test befindlichen Speichers 119 (da die Anzahl der vorgesehenen Eingangsanschlüsse gewöhnlich gleich der Anzahl der Ausgangsan­ schlüsse ist, ist die Anzahl der vorgesehenen Komparatoren 117 gleich der Anzahl der vorgese­ henen Treiber 116). Außerdem gibt es, obwohl die Eingangsanschlüsse des im Test befindlichen Speichers 119 in Fig. 5 als von den Ausgangsanschlüssen des im Test befindlichen Speichers 119 verschieden dargestellt sind, im allgemeinen viele Fälle, bei denen jeder Anschluß des im Test befindlichen Speichers 119 sowohl als Eingangsanschluß als auch als Ausgangsanschluß verwendet wird. Darüber hinaus sind, obwohl jedes der Elemente (der Haupt-Controller 111, der Mustergenerator 112, der Taktgenerator 113, der Wellenformformatierer 114, der Logikkompara­ tor 115, der Fehleranalysespeicher 118, der Fehlerersetzungsanalysator 120 und ähnliches) mit Ausnahme des Treibers 116 und des Komparators 117 durch einen Block dargestellt ist, ist tatsächlich in jedem Block mit Ausnahme des Haupt-Controllers 111 und des Taktgenerators 113 die gleiche Anzahl an Elementen wie diejenige der Treiber 116 (beispielsweise 512) vorgesehen. D. h., nur der Haupt-Controller 111 und der Taktgenerator 113 werden gemeinsam für die Anschlüsse des im Test befindlichen Speichers 119 verwendet.

Fig. 6 zeigt die innere Struktur des im Test befindlichen Speichers 119. Ein durch eine Halbleiter- IC-Schaltung gebildeter IC-Speicher weist eine Mehrzahl von Speicherbereichen 2 auf, die auf dem gleichen Halbleiterchip 1 gebildet sind. Jeder Speicherbereich 2 setzt sich aus vielen Speicherzellen zusammen, die längs Zeilenadressenleitungen und Spaltenadressenleitungen ausgerichtet sind, und wird in diesem technischen Bereich als Speicherzellenfeld (MCA) bezeich­ net. Ein Speicherelement mit einer gewünschten Speicherkapazität setzt sich aus der Vielzahl von Speicherbereichen 2 zusammen. Außerdem wird auf jeden der Vielzahl von Speicherbereichen 2 selektiv mittels eines Adressensignals für einen Speicherbereich (Block) zugegriffen, das später zu beschreiben ist.

Wie in Fig. 7 in vergrößerter Form gezeigt, weist jeder Speicherbereich 2 ein Speicherzellenfeld MCA auf, in dem Speicherzellen matrixartig in Zeilen und Spalten angeordnet sind, und ist zusätzlich zum Speicherzellenfeld MCA mit einer gewünschten Anzahl an Zeilenreserveleitungen SR und einer gewünschten Anzahl an Spaltenreserveleitungen SC versehen, die an der Peripherie des Speicherzellenfelds MCA in der Zeilenadressenrichtung ROW bzw. in der Spaltenadressen­ richtung COL gebildet sind. Diese Reserveleitungen SR und SC sind zum Zweck des Ersatzes fehlerhafter Speicherzellen vorgesehen und dienen dazu, einen im Test befindlichen Speicher, der als defekter oder fehlerhafter Artikel bestimmt worden ist, zu einem nicht-defekten oder fehler­ freien Artikel zu machen, indem die erfaßten fehlerhaften Speicherzellen im Speicherbereich 2 durch jene Reserveleitungen elektrisch ersetzt werden. Des weiteren ist in diesem Beispiel ein Fall gezeigt, in dem zwei Zeilenreserveleitungen SR an einer Seite des Speicherzellenfelds MCA in der Zeilenadressenrichtung angeordnet und zwei Spaltenreserveleitungen SC auf einer Seite des Speicherzellenfelds MCA in der Spaltenadressenrichtung angeordnet sind. Es ist jedoch nicht erforderlich auszuführen, daß die Anzahl an Reserveleitungen und die Positionen, in denen diese Reserveleitungen angeordnet sind, nicht auf das dargestellte Beispiel beschränkt sind.

Die Anzahl fehlerhafter Speicherzellen, die durch die Reserveleitungen ersetzt werden können, welche senkrecht zu den Richtungen der Adressenleitungen im Speicherbereich 2 sind, ist durch die Anzahl der in der Zeilenadressenrichtung ROW gebildeten Reserveleitungen SR und die Anzahl der in der Spaltenadressenrichtung COL gebildeten Reserveleitungen SC beschränkt. Aus diesem Grund werden, nachdem der Test abgeschlossen ist, zuerst die Anzahl fehlerhafter Speicherzellen für jeden Speicherbereich 2 sowie die Zeilenadressenleitungen und die Spaltenadressenleitungen, auf denen diese fehlerhaften Speicherzellen vorhanden sind, für jeden Speicherbereich 2 lokalisiert, um festzustellen, ob diese fehlerhaften Speicherzellen auf jenen Adressenleitungen durch die zu ihren jeweiligen Adressenleitungen senkrechten Reserveleitungen ersetzt werden können oder nicht.

Der Fehlerersetzungsanalysator 120 enthält, wie in Fig. 8 gezeigt, einen Zeilenadressenfehleran­ zahlzähler/speicher RFC zum Zählen der auf jeder der Zeilenadressenleitungen in jedem Speicher­ bereich 2 vorhandenen fehlerhaften Speicherzellen und deren Speicherung in ihm, einen Spalten­ adressenfehleranzahlzählerlspeicher CFC zum Zählen der auf jeder der Spaltenadressenleitungen in jedem Speicherbereich 2 vorhandenen Anzahl fehlerhafter Speicherzellen und deren Speiche­ rung in ihm sowie einen Gesamtfehleranzahlzähler/speicher TFC zum Zählen der Gesamtanzahl fehlerhafter Speicherzellen in jedem Speicherbereich 2 und deren Speicherung in ihm. Des weiteren sind der Zeilenadressenfehleranzahlzähler/speicher RFC und der Spaltenadressenfehler­ anzahlzähler/speicher CFC in Wirklichkeit so aufgebaut, daß jene Zähler/speicher RFC und CFC die Anzahl an Fehlerdaten zählen, die aus dem Fehleranalysespeicher 118 ausgelesen werden, von denen jeder eine fehlerhafte Speicherzelle in den einzelnen Zeilenadressenleitungen bzw. Spaltenadressenleitungen repräsentiert, und die gezählten Werte werden in ihren jeweiligen Fehlerspeichern gespeichert. Der Gesamtfehleranzahlzähler/speicher TFC ist so aufgebaut, daß der Gesamtfehleranzahlzähler/speicher TFC jedesmal dann, wenn ein Fehlerdatenwert aus dem Fehleranalysespeicher 118 ausgelesen wird, die Anzahl an vorkommenden Fehlern akkumuliert, und der akkumulierte Wert wird in dem Gesamtiehlerspeicher des Gesamtfehleranzahlzäh­ lers/speichers TFC gespeichert.

Eine Möglichkeit des Auftretens fehlerhafter Speicherzellen ist der Fall, daß, wie in Fig. 9 gezeigt, viele fehlerhafte Zellen FC auf einer Zeilenadressenleitung RLN oder auf einer Spaltenadressenlei­ tung CRN vorhanden sind. Ein Zustand, in dem die Anzahl fehlerhafter Speicherzellen FC auf einer Adressenleitung größer als die Anzahl an Reserveleitungen ist, die in der Richtung senkrecht zu deren Adressenleitung RLN oder CLN vorgesehen sind, wird in diesem technischen Bereich im allgemeinen als Muß-Reparatur MS bezeichnet. Diese Muß-Reparatur MS kann nicht durch die Reserveleitungen repariert werden, die in der Richtung senkrecht zu deren Adressenleitung RLN oder CLN vorgesehen sind. Daher ist es erforderlich, eine derartige Muß-Reparatur unter Verwen­ dung einer Reserveleitung SR oder SC zu ersetzen, die parallel zu der Muß-Reparatur-Adressenlei­ tung RLN bzw. CLN vorgesehen ist. Als Fehlerersetzungsanalyseprozedur muß zuerst die Muß- Reparatur MS erfaßt werden. Dann werden die für die Reparatur der Muß-Reparatur MS verwen­ dete Reserveleitung und dis reparierten Speicherzellen von der Berücksichtigung für eine weitere Fehlerersetzung ausgeschlossen, wonach ermittelt wird, ob die verbleibenden fehlerhaften Speicherzellen durch die verbleibenden Reserveleitungen ersetzt werden können oder nicht.

Eine Muß-Reparatur MS wird sowohl in der Zeilenadressenrichtung ROW als auch in der Spalten­ adressenrichtung COL gesucht. Genauer erläutert kann zuerst, wenn der Speicherinhalt des Zeilenadressenfehleranzahlzählers/speichers RFC in der Zeilenadressenreihenfolge ausgelesen wird, die Anzahl fehlerhafter Speicherzellen ausgelesen werden, die auf den einzelnen Zeilen­ adressenleitungen jedes Speicherbereichs 2 vorhanden sind. Die Anzahl X1 fehlerhafter Speicher­ zellen, die in den einzelnen Zeilenadressen gespeichert sind, wird mit der Anzahl Y1 an Spalten­ reserveleitungen SC verglichen. Wenn das Vergleichsergebnis X1 < Y1 ist, wird bestimmt, daß sich die Zeilenadressenleitung im Muß-Reparatur-Zustand befindet. Die als im Muß-Reparatur- Zustand bestimmte Zeilenadresse wird an den Haupt-Controller 111 geschickt und wird im Haupt-Controller 111 als Zeilen-Muß-Reparatur-Adresse gespeichert.

Als nächstes wird der Speicherinhalt des Spaltenadressenfehleranzahlzählers/speichers CFC in der Spaltenadressenreihenfolge ausgelesen, um die Anzahl fehlerhafter Speicherzellen auszulesen, die auf den einzelnen Spaltenadressenleitungen der einzelnen Speicherbereiche 2 vorhanden sind. Die Anzahl X2 fehlerhafter Speicherzellen, die in den einzelnen Spaltenadressen gespeichert sind, wird mit der Anzahl Y2 an Zeilenreserveleitungen SR verglichen. Wenn das Vergleichsergebnis X2 < Y2 ist, wird bestimmt, daß sich die Spaltenadressenleitung in einem Muß-Reparatur- Zustand befindet. Die als im Muß-Reparatur-Zustand bestimmte Spaltenadresse wird an den Haupt-Controller 111 geschickt und im Haupt-Controller 111 als Spalten-Muß-Reparatur-Adresse gespeichert.

Wenn der Suchvorgang nach Muß-Reparatur-Adressen abgeschlossen worden ist, stellt der Haupt-Controller 111 die gespeicherten Zeilen- und Spaltenadressen im Fehlerersetzungsanalysa­ tor 120 ein und veranlaßt, daß der Fehlerersetzungsanalysator 120 einen Datenaktualisierungs­ vorgang ausführt. Eine Muß-Reparatur MS kann nur repariert werden, wenn eine Reserveleitung verwendet wird, die parallel zu der Muß-Reparatur-Adressenleitung ist. Deshalb muß, wenn beispielsweise eine Muß-Reparatur MS nur auf einer Zeilenadressenleitung RLN vorhanden ist, eine Zeilenreserveleitung SR verwendet werden. Daher wird, wenn eine Muß-Reparatur MS nur auf einer Zeilenadressenleitung RLN vorhanden ist, ein Vorgang der Emiedrigung der Anzahl an Zeilenadressenleitungen RLN um Eins sowie des Subtrahierens der Anzahl fehlerhafter Speicher­ zellen auf der Zeilenadressenleitung, auf der sich die Muß-Reparatur MS befindet, vom Zeilen­ adressenfehleranzahlzähler/speicher RFC, vom Spaltenadressenfehleranzahlzähler/speicher CFC und vom Gesamtfehleranzahlzähler/speicher TFC ausgeführt. Durch diesen Vorgang wird der im Test befindliche Speicher 119 vom gegenwärtigen Zustand zunächst zu einem nicht-defekten Artikel repariert.

Selbst wenn nur eine Muß-Reparatur-Adresse auf einer der Zeilenadressen vorhanden ist, wird die Anzahl an Zeilenreserveleitungen um Eins vermindert. Daher wird die Anzahl an Zeilenreservelei­ tungen SR geändert. Als Folge muß hinsichtlich Spaltenadressenleitungen, die senkrecht zur Zeilenreserveleitung SR sind, erneut ein Suchvorgang nach einer Muß-Reparatur bezüglich der geänderten Anzahl an Zeilenreserveleitungen SR ausgeführt werden. Die Suchbedingung in diesem Fall besteht darin, die Anzahl X2 fehlerhafter Speicherzellen der einzelnen Spaltenadres­ sen mit Y2 - 1 zu vergleichen, das ist eine Anzahl, die durch Subtraktion von Eins (1) von der Anzahl Y2 an Zeilenreserveleitungen SR erhalten wurde. Wenn das Vergleichsergebnis X2 < Y2 - 1 erfaßt wird, wird die entsprechende Spaltenadresse an den Haupt-Controller 111 als Spalten- Muß-Reparatur-Adresse geschickt und in ihm gespeichert.

Wenn der Suchvorgang nach Muß-Reparatur-Adressen in der Spaltenadressenrichtung COL abgeschlossen ist, stellt der Haupt-Controller 111 erneut die hinsichtlich Spaltenadressen erfaßten Spalten-Muß-Reparatur-Adressen im Fehlerersetzungsanalysator 120 ein und veranlaßt, daß der Fehlerersetzungsanalysator 120 einen Datenaktualisierungsvorgang ausführt. Wenn beispielsweise eine Muß-Reparatur MS nur auf einer Spaltenadressenleitung CLN vorhanden ist, wird angenommen, daß eine Spaltenreserveleitung SC verwendet worden ist, und 1 wird von der Anzahl an Spaltenreserveleitungen SC subtrahiert. Außerdem wird die Anzahl fehlerhafter Speicherzellen auf der Spaltenadressenleitung, auf der die Muß-Reparatur MS vorhanden ist, vom Zeilenadressenfehleranzahlzähler/speicher RFC, vom Spaltenadressenfehleranzahlzähler/speicher CFC und vom Gesamttehleranzahlzählerlspeicher TFC subtrahiert. Durch diesen Vorgang wird der im Test befindliche Speicher 119 wieder zu einem nicht-defekten Artikel gemacht.

Da die Anzahl an Spaltenreserveleitungen SC durch diesen Aktualisierungsvorgang um Eins vermindert wird, muß diesmal erneut ein Suchvorgang nach einer Muß-Reparatur bezüglich Zeilenadressenleitungen ausgeführt werden, die senkrecht zur Spaltenadressenleitung SC sind.

Auf diese Weise werden der Suchvorgang nach einer Muß-Reparatur und der Aktualisierungsvor­ gang der Analysedaten wiederholt, bis keine Muß-Reparatur mehr erfaßt wird.

Wie oben erläutert, arbeitet der Fehlerersetzungsanalysator 120 beim System nach dem Stand der Technik unter der Steuerung des Haupt-Controllers 111. Daher stellt der Haupt-Controller 111 zuerst im Fehlerersetzungsanalysator 120 einen zu bearbeitenden Speicherbereich sowie die Anzahlen an Zeilenreserveleitungen SR und Spaltenresenreleitungen SC ein und veranlaßt dann den Fehlerersetzungsanalysator 120, den Muß-Reparatur-Suchvorgang für den eingestellten Speicherbereich kontinuierlich auszuführen, bis die letzten Adressen in der Zeilenadressenrichtung ROW und der Spaltenadressenrichtung COL erzeugt sind. Wenn der Fehlerersetzungsanalysator 120 eine Muß-Reparatur erfaßt, speichert der Haupt-Controller 111 deren Adresse in sich. Bei Beendigung des Muß-Reparatur-Suchvorgangs durch den Fehlerersetzungsanalysator 120 bezüglich der Zeilenadressenrichtung und der Spaltenadressenrichtung aktualisiert der Haupt- Gontroller 111 die im Fehlerersetzungsanalysator 120 eingestellten Analysedaten. Dann veranlaßt der Haupt-Controller 111 den Fehlerersetzungsanalysator 120, den Muß-Reparatur-Suchvorgang auf der Basis der aktualisierten Analysedaten erneut auszuführen. Danach veranlaßt, sobald eine Muß-Reparatur erfaßt wird, der Haupt-Controller 111 den Fehlerersetzungsanalysator 120, den Muß-Reparatur-Vorgang bezüglich der anderen Adressenrichtung auszuführen, die sich von der Adressenrichtung der erfaßten Muß-Reparatur unterscheidet (wenn die Adresse der erfaßten Muß-Reparatur eine Zeilenadresse ist, ist die andere Adressenrichtung die Spaltenadressenrich­ tung). Dieser Muß-Reparatur-Suchvorgang wird ausgeführt, bis keine Muß-Reparatur mehr erfaßt wird.

Aus diesem Grund wiederholt der Haupt-Controller 111 die Vorgänge des Einstellens der zu bearbeitenden Speicherbereiche und der Anzahlen an Zeiten- und Spaltenreserveleitungen SR bzw. SC, des Ermittelns von Muß-Reparatur-Adressen und des Auslesens der ermittelten Muß- Reparatur-Adressen, um sie im Fehlerersetzungsanalysator 120 einzustellen und die Anzahl an Reserveleitungen SR und SC zu aktualisieren. Außerdem wiederholt der Fehlerersetzungsanalysa­ tor 120 viele Male den Muß-Reparatur-Suchvorgang und den Vorgang des Subtrahierens der Anzahl fehlerhafter Speicherzellen auf der Adressenleitung, auf der die Muß-Reparatur vorhanden ist, von dem Zeilenadressenfehleranzahlzähler/speicher RFC, von dem Spaltenadressenfehleran­ zahlzähler/speicher CFC und von dem Gesamtfehleranzahlzähler/speicher TFC. Auf diese Weise werden die Ermittlungs- und Lesevorgänge der Muß-Reparatur-Adressen, die Einstellungs- und Aktualisierungsvorgänge der Analysedaten und die Subtraktionsvorgänge der Anzahlen von Fehlern viele Maie wiederholt, weshalb diese Vorgänge viel Zeit in Anspruch nehmen. Als Folge besteht bei dem System nach dem Stand der Technik der Nachteil, daß insgesamt viel Zeit für die Muß-Reparatur-Suchvorgänge erforderlich ist.

Außerdem muß beim System gemäß dem Stand der Technik zumindest ein Muß-Reparatur- Suchvorgang bezüglich der Zeilenadressenrichtung ROW und der Spaltenadressenrichtung COL für den Speicherbereich 2 ausgeführt werden, wo keine fehlerhafte Speicherzelle vorhanden ist. Diese Tatsache zählt ebenfalls zu den Faktoren, die viel Zeit für die Fehlerersetzungsanalyse erfordern.

In den fetzten Jahren bestand die Tendenz, daß die Speicherkapazität von zu prüfenden Spei­ chern immer mehr zunimmt und die Anzahl zu bearbeitender Speicherbereiche und die Fläche jedes der Speicherbereiche immer mehr zunimmt. Daher hat die Muß-Reparatur-Suchzeit immer mehr zugenommen. Aus diesem Grund besteht bei dem System gemäß dem Stand der Technik der Nachteil, daß die Prüfzeit eines IC-Speichers lang ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine erste Aufgabe der vorliegenden Erfindung, ein Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher zu schaffen, das in der Lage ist, eine Fehlerersetzungsana­ lyse selbst dann in kurzer Zeit zu vollenden, wenn ein im Test befindlicher Speicher viele Speicherbereiche aufweist.

Es ist eine zweite Aufgabe der vorliegenden Erfindung, eine Speichertestvorrichtung mit einem Fehlerersetzungsanalysator zu schaffen, die das obige Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen verwendet.

Es ist eine dritte Aufgabe der vorliegenden Erfindung, ein Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher zu schaffen, das in der Lage ist, in kurzer Zeit einen Muß- Reparatur-Adressensuchvorgang und einen Aktualisierungsvorgang von Daten aufgrund der Reparatur einer Muß-Reparatur zu vollenden.

Es ist eine vierte Aufgabe der vorliegenden Erfindung, eine Speichertestvorrichtung mit einem Fehlerersetzungsanalysator zu schaffen, die das Verfahren zum Analysieren des Ersatzes fehlerhafter Speicherzellen verwendet, das in der obigen dritten Aufgabe der vorliegenden Erfindung beschrieben ist.

Um die vorgenannten Aufgaben zu lösen, wird gemäß einem Aspekt der vorliegenden Erfindung ein Verfahren zum Analysieren des Ersatzes einer fehlerhaften Zelle in einem Speicher geschaf­ fen, umfassend folgende Schritte: Prüfen eines Speichers mit einer Mehrzahl von Speicherberei­ chen; Erfassen, ob die Anzahl fehlerhafter Speicherzellen auf einer Zeilen- oder Spaltenadressen­ leitung jedes der Speicherbereiche größer als die Anzahl an Reserveleitungen zum Ersetzen eines Fehlers ist oder nicht, wobei die Reserveleitungen in einer zu den Zeilen- oder Spaltenadressenlei­ tungen senkrechten Richtung vorgesehen sind; Bestimmen, wenn die Anzahl fehlerhafter Speicherzellen größer als die Anzahl an Reserveleitungen ist, daß die fehlerhafte Speicherzelle eine "Muß-Reparatur" ist; und Annehmen, daß die fehlerhafte Speicherzelle auf der als "Muß- Reparatur" bestimmten Adressenleitung durch Verwendung der Reserveleitung repariert worden ist, und Aktualisieren von Daten zu einem derartigen Zustand, daß die "Muß-Reparatur" repariert worden ist, wobei das Verfahren des weiteren folgende Schritte umfaßt: Ausführen, jedesmal dann, wenn eine "Muß-Reparatur" an einer Zeilenadresse oder einer Spaltenadresse erfaßt worden ist, eines Aktualisierungsprozesses der Daten an der Position der Zeilenadresse oder der Spaltenadresse, an der die "Muß-Reparatur" erfaßt worden ist; und Fortsetzen der Suche nach einer "Muß-Reparatur", nachdem der Aktualisierungsprozeß der Daten abgeschlossen ist.

Gemäß einem anderen Aspekt der vorliegenden Erfindung wird eine Speichertestvorrichtung zum Prüfen eines Speichers mit einer Mehrzahl von Speicherbereichen und zumindest einer Reservelei­ tung zum Ersetzen eines Fehlers geschaffen, die auf jedem der Speicherbereiche vorgesehen ist, wobei die Vorrichtung einen Fehlerersetzungsanalysator zum Zählen, bei jedem Speicherbereich, der Gesamtanzahl fehlerhafter Speicherzellen, der Anzahl fehlerhafter Speicherzellen auf jeder Zeilenadresse und der Gesamtanzahl fehlerhafter Speicherzellen auf jeder Spaltenadresse und zum Analysieren eines Verfahrens des Reparierens der fehlerhaften Speicherzellen für jeden Speicherbereich aufweist, und umfassend: einen Detektor für den analysierten Speicherbereich zum Suchen, ob eine fehlerhafte Speicherzelle in den einzelnen Speicherbereichen existiert oder nicht, und zum Bestimmen, ob eine Fehlerersetzungsanalyse für den Speicherbereich ausgeführt werden sollte oder nicht; einen Speicher zum Speichern der Anzahl an Reserveleitungen, wobei der Speicher jeweils die Anzahl an in einer Zeilenadressenrichtung vorgesehenen Reserveleitun­ gen und die Anzahl an in einer Spaltenadressenrichtung vorgesehenen Reserveleitungen jedes Speicherbereichs speichert; eine Muß-Reparatur-Suchvorrichtung zum Vergleichen der Anzahl an Reserveleitungen, die in dem Reserveleitungsanzahlspeicher gespeichert sind, mit der Anzahl fehlerhafter Speicherzellen auf einer Zeilenadressenleitung oder einer Spaltenadressenleitung der einzelnen Speicherbereiche, zum Erfassen eines Zustands, in dem die Anzahl fehlerhafter Speicherzellen größer als die Anzahl an Reserveleitungen ist, die in senkrechter Richtung zu der Adressenleitung vorhanden sind, und zum Bestimmen, daß der erfaßte Zustand eine Muß- Reparatur ist; eine Datenaktualisierungsvorrichtung zum Ausführen, jedesmal dann, wenn die Muß-Reparatur-Suchvorrichtung eine Muß-Reparatur erfaßt, eines Prozesses der Aktualisierung von Daten zu einem Zustand derart, daß fehlerhafte Speicherzellen auf der Adressenleitung der erfaßten Muß-Reparatur durch Verwendung der Reserveleitung repariert worden sind; eine Wiederinbetriebsetzungsvorrichtung zum Erfassen des Endes des von der Datenaktualisierungs­ vorrichtung ausgeführten Datenaktualisierungsprozesses und zum Wiederinbetriebsetzen der Muß-Reparatur-Suchvorrichtung; Muß-Reparatur-Suchwiederaufnahmemittel, welche die Tatsache erfassen, daß dis Datenaktualisierungsvorrichtung gearbeitet hat, und veranlaßt, daß die Muß-Reparatursuche wieder aufgenommen wird, unter der Bedingung, daß die Anzahl der durch den Simulationsprozeß der Datenaktualisierungsvorrichtung aktualisierten Reserveleitungen bei der Erfassung einer Muß-Reparatur verwendet wird; und Suchbeendigungsmittel, welche die Tatsache erfassen, daß während der Suche nach einer Muß-Reparatur keine Muß-Reparatur erfaßt wird, und die Suche nach einer Muß-Reparatur für den in Analyse befindlichen Speicherbe­ reich beenden.

Gemäß einer bevorzugten Ausführungsform umfaßt der vorgenannte Detektor für den analysier­ ten Speicherbereich: einen Speicherbereichsadressengenerator zum Erzeugen von Adressen, die der Mehrzahl von Speicherbereichen zugeordnet sind; einen Gesamtfehleranzahlzähler/speicher zum Speichern der Gesamtanzahl fehlerhafter Speicherzellen für die einzelnen Speicherbereiche, wobei auf den Gesamtfehleranzahlzähler/speicher durch ein von dem Speicherbereichsadressen­ generator ausgegebenes Speicherbereichsadressensignal zugegriffen wird und der die Gesamtan­ zahl fehlerhafter Speicherzellen des entsprechenden Speicherbereichs ausgibt; eine Nullerfas­ sungsanordnung, welche die Tatsache erfaßt, daß die aus dem Gesamtfehleranzahlzäh­ ler/speicher ausgelesene Gesamtanzahl fehlerhafter Speicherzellen "0" ist; Mittel, welche die aus dem Speicherbereichsadressengenerator ausgegebene Adresse jedesmal dann inkrementiert, wenn die Nullerfassungsanordnung "0" erfaßt; und Mittel, welche die Muß-Reparatur-Suchvor­ richtung in dem Fall in Betrieb setzt, daß die aus dem Gesamtfehleranzahlzähler/speicher ausgelesene Gesamtanzahl fehlerhafter Speicherzellen ein von "0" verschiedener numerischer Wert ist.

Der vorgenannte Reserveleitungsanzahlspeicher umfaßt: einen Speicher zum Speichern der Anzahl an in der Zeilenadressenrichtung vorgesehenen Reserveleitungen; und einen Speicher zum Speichern der Anzahl an in der Spaltenadressenrichtung vorgesehenen Reserveleitungen, wobei auf die Speicher durch ein von dem Speicherbereichsadressengenerator ausgegebenes Speicher­ bereichsadressensignal zugegriffen wird und die Speicher die Anzahl an Reserveleitungen ausgeben, die in dem entsprechenden Speicherbereich vorgesehen sind.

Die vorgenannte Muß-Reparatur-Suchvorrichtung umfaßt: einen Zeilenadressenfehleranzahlzäh­ ler/speicher zum Speichern der Anzahl fehlerhafter Speicherzellen auf den einzelnen Zeilenadres­ senleitungen für jeden Speicherbereich; einen Spaltenadressenfehleranzahlzähler/speicher zum Speichern der Anzahl fehlerhafter Speicherzellen auf den einzelnen Spaltenadressenleitungen für jeden Speicherbereich; einen Zeilenadressengenerator zum Zugreifen auf den Zeilenadressenfeh­ leranzahlzähler/speicher; einen Spaltenadressengenerator zum Zugreifen auf den Spaltenadressen­ fehleranzahlzähler/speicher; einen ersten Komparator zum Vergleichen der aus dem Zeilenadres­ senfehleranzahlzähler/speicher ausgelesenen Anzahl fehlerhafter Speicherzellen auf den einzelnen Zeilenadressenleitungen mit der Anzahl an in der zu den Zeilenadressenleitungen senkrechten Richtung vorgesehenen Reserveleitungen und zum Erfassen einer Muß-Reparatur auf den Zeilenadressenleitungen; und einen zweiten Komparator zum Vergleichen der aus dem Spalten­ adressenfehleranzahlzähler/speicher ausgelesenen Anzahl fehlerhafter Speicherzellen auf den einzelnen Spaltenadressenleitungen mit der Anzahl an in der zu den Spaltenadressenleitungen senkrechten Richtung vorgesehenen Reserveleitungen und zum Erfassen einer Muß-Reparatur auf den Spaltenadressenleitungen.

Die vorgenannte Datenaktualisierungsvorrichtung umfaßt: einen Controller zum Ausführen einer Steuerung, die den Zeilenadressengenerator oder den Spaltenadressengenerator beim Inkremen­ tierungsvorgang an der Ausführung des Inkrementierungsvorgangs hindert, und einer Steuerung, die den Spaltenadressengenerator oder den Zeilenadressengenerator, der im Betrieb pausiert hat, während einer Suche nach einer Muß-Reparatur von der ersten Adresse zur letzten Adresse durch ein Erfassungssignal inkrementiert, daß die Muß-Reparatur-Suchvorrichtung entweder eine Muß- Reparatur auf einer Zeilenadressenleitung oder eine Muß-Reparatur auf einer Spaltenadressenlei­ tung erfaßt hat; einen ersten Subtrahierer zum Aktualisieren der Anzahl an Reserveleitungen durch die Annahme, daß eine Reserveleitung für den Ersatz der erfaßten Muß-Reparatur verwen­ det worden ist, und durch Einstellen der aktualisierten Anzahl an Reserveleitungen in dem Speicher zum Speichern der Anzahl an Reserveleitungen; einen zweiten Subtrahierer zum Ausführen einer Subtraktion von "1" von der Gesamtanzahl fehlerhafter Speicherzellen des entsprechenden Speicherbereichs, die jedesmal dann vom Gesamtfehleranzahlzähler/speicher ausgegeben wird, wenn eine fehlerhafte Speicherzelle aus dem Zeilenadressenfehleranzahlzäh­ ler/speicher oder dem Spaltenadressenfehleranzahlzähler/speicher ausgelesen wird, die durch den Inkrementierungsvorgang des Zeilenadressengenerators oder des Spaltenadressengenerators ausgelesen werden, der seinen Inkrementierungsvorgang begonnen hat, und zum Einstellen des Ergebnisses der Subtraktion in dem Gesamtfehleranzahlzähler/speicher; und einen dritten und einen vierten Subtrahierer zum Ausführen einer Subtraktion von "1" von der Anzahl fehlerhafter Speicherzellen des entsprechenden Speicherbereichs, die aus dem Zeilenadressenfehleranzahl­ zähler/speicher bzw. dem Spaltenadressenfehleranzahlzähler/speicher jedesmal dann ausgegeben wird, wenn eine fehlerhafte Speicherzelle aus dem Zeilenadressenfehleranzahlzähler/speicher bzw. dem Spaltenadressenfehleranzahlzähler/speicher ausgelesen wird, und zum Einstellen des Ergebnisses der Subtraktionen in dem Zeilenadressenfehleranzahlzählerlspeicher bzw. dem Spaltenadressenfehleranzahlzähler/speicher.

Die vorgenannte Wiederinbetriebsetzungsvorrichtung umfaßt: ein Paar Übertragswähler zum Erfassen der Tatsache, daß das vom Zeilenadressengenerator bzw. vom Spaltenadressengenera­ tor ausgegebene Zeilenadressensignal und das Spaltenadressensignal jeweils ihre letzten Adressen erreicht haben; und einen Controller, der aus diesen Übertragswählern ausgegebene Übertragssignale empfängt und eine Steuerung ausführt, die den Inkrementierungsvorgang des Zeilenadressengenerators oder des Spaltenadressengenerators wiederaufnimmt, der im Betrieb pausiert hat.

Die vorgenannten Muß-Reparatur-Suchwiederaufnahmemittel umfassen: eine Steueranordnung zum Ausführen einer Steuerung, die eine Koinzidenz zwischen dem Zustand, daß die Muß- Reparatur-Suchvorrichtung das Vorhandensein einer Muß-Reparatur entweder in der Zeilenadres­ senrichtung oder der Spaltenadressenrichtung erfaßt und in dem die Datenaktualisierungsvorrich­ tung arbeitet, um die Anzahl an Reserveleitungen zu aktualisieren, die in dem Speicher zur Speicherung der Anzahl an Reserveleitungen gespeichert sind, und dem Zustand erfaßt, daß der Suchvorgang für eine Muß-Reparatur abgeschlossen ist, und Veranlassen eines Suchvorgangs nach einer Muß-Reparatur in der einen Adressenrichtung unter Verwendung der aktualisierten Anzahl an Reserveleitungen als Erfassungsbedingung einer auszuführenden Muß-Reparatur.

Die vorgenannten Suchbeendigungsmittel umfassen: Mittel zum Erfassen eines Abschlusses von zwei Zuständen, daß die von dem Speicheradressenbereichsgenerator erzeugte Adresse die letzte Adresse erreicht hat und daß die Muß-Reparatur-Suchvorrichtung den Suchvorgang für eine Muß- Reparatur in der Zeilenadressenrichtung oder der Spaltenadressenrichtung ohne Erfassung einer Muß-Reparatur beendet hat.

Das Verfahren zum Analysieren des Ersatzes einer fehlerhaften Zelle oder fehlerhafter Zellen in einem Speicher und der dieses Analyseverfahren gemäß der vorliegenden Erfindung verwendende Fehlerersetzungsanalysator sind gekennzeichnet durch einen Aufbau, der umfaßt: einen Gesamt­ fehleranzahlzähler/speicher zum Speichern der Gesamtanzahl fehlerhafter Speicherzellen in den einzelnen Speicherbereichen eines im Test befindlichen Speichers, einen Reserveleitungsanzahl­ speicher zum Speichern der Anzahl an Reserveleitungen, die in der Zeilenadressenrichtung und in der Spaltenadressenrichtung vorgesehen sind, einen Zeilenadressenfehleranzahlzähler/speicher und einen Spaltenadressenfehleranzahlzähler/speicher zum Zählen der Anzahl fehlerhafter Speicherzellen, die an den einzelnen Zeilenadressen bzw. den einzelnen Spaltenadressen in den einzelnen Speicherbereichen auftreten, und zu deren Speicherung in ihnen, und eine Muß- Reparatur-Suchvorrichtung zum Auslesen der Anzahl an Fehlern an den einzelnen Adressen des Zeilenadressenfehleranzahlzählers/speichers und des Spaltenadressenfehleranzahlzäh­ lers/speichers, um eine Muß-Reparatur zu suchen. Durch diesen kennzeichnenden Aufbau kann, wenn die Muß-Reparatur-Suchvorrichtung eine Muß-Reparatur erfaßt, ein Aktualisierungsvorgang zum Analysieren von Daten unmittelbar an jener Adressenposition ausgeführt werden, so daß die gespeicherten Werte in jedem Zähler/speicher aktualisiert werden können.

Demzufolge wird gemäß der vorliegenden Erfindung ohne Intervention des Haupt-Controllers 111, wenn eine Muß-Reparatur während des Suchvorgangs nach einer Muß-Reparatur erfaßt wird, ein Aktualisierungsvorgang von Analysedaten automatisch ausgeführt. Als Folge besteht kein Bedarf, einen Vorgang zum aufeinanderfolgenden Einstellen einer Adresse der erfaßten Muß-Reparatur und der Anzahl an Reserveleitungen in dem Fehlerersetzungsanalysator auszuführen, weshalb die Fehlerersetzungsanalyse in kurzer Zeit ausgeführt werden kann.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockschaltbild, das hauptsächlich die Konfigurationen eines Detektors für den analysierten Speicherbereich, eines Speichers zum Speichern der Anzahl an Reservelei­ tungen und eines Controllers bei einer Ausführungsform des Fehlerersetzungsanalysa­ tors zeigt, der in einer Speichertestvorrichtung gemäß der vorliegenden Erfindung ver­ wendet wird;

Fig. 2 ist ein Blockschaltbild, das hauptsächlich die Konfiguration einer Muß-Reparatur- Suchvorrichtung bei einer Ausführungsform des Fehlerersetzungsanalysators zeigt, der bei der Speichertestvorrichtung gemäß der vorliegenden Erfindung verwendet wird;

Fig. 3 ist ein Diagramm zum Erläutern eines Beispiels, bei dem eine Muß-Reparatur durch Verwendung eines Verfahrens zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher gemäß der vorliegenden Erfindung repariert wird;

Fig. 4 ist ein Diagramm zur Erläuterung eines anderen Beispiels, bei dem eine Muß-Reparatur durch Verwendung des Verfahrens zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher gemäß der vorliegenden Erfindung repariert wird;

Fig. 5 ist ein Blockschaltbild, das die allgemeine Konfiguration einer herkömmlichen Speicher­ testvorrichtung zeigt;

Fig. 6 ist eine vergrößerte Draufsicht zur Erläuterung eines Beispiels der inneren Struktur eines im Test befindlichen Speichers mit Redundanzstruktur;

Fig. 7 ist eine vergrößerte Draufsicht, die einen der Speicherbereiche des in Fig. 6 gezeigten, im Test befindlichen Speichers mit Redundanzstruktur zeigt;

Fig. 8 ist ein Diagramm zur Erläuterung des Zählvorgangs fehlerhafter Speicherzellen, der bei dem in Fig. 5 gezeigten Fehlerersetzungsanalysator ausgeführt wird; und

Fig. 9 ist eine vergrößerte Draufsicht zur Erläuterung eines Muß-Reparatur-Ersetzungsverfah­ rens, das bei dem in Fig. 5 gezeigten Fehlerersetzungsanalysator ausgeführt wird.

AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Zunächst wird eine Ausführungsform des Fehlerersatzanalysators, der bei einer Speichertestvor­ richtung gemäß der vorliegenden Erfindung verwendet wird, ausführlich unter Bezug auf die Fig. 1 und 2 beschrieben. Die Fig. 1 und 2 zeigen insgesamt die Konfiguration des Fehlerersatzanaly­ sators durch Verbinden der in Fig. 1 gezeigten Anschlüsse "A" bis "0" mit den jeweiligen der in Fig. 2 gezeigten Anschlüsse "A" bis "0".

Fig. 1 zeigt hauptsächlich die Konfigurationen eines Detektors BLS für einen analysierten Speicherbereich, eines Speichers zum Speichern der Anzahl an Reserveleitungen (auch als Reserveleitungsanzahlspeicher bezeichnet) SPM, und eines Controllers CON, und Fig. 2 zeigt hauptsächlich die Konfiguration einer Muß-Reparatur-Suchvorrichtung SER.

Der Detektor BLS für den analysierten Speicherbereich ist eine Vorrichtung zum Erfassen eines Speicherbereichs 2, der in dem im Test befindlichen Speicher 119 (vgl. Fig. 5 und 6) zu analysie­ ren ist, und umfaßt den in Fig. 8 gezeigten Gesamtfehleranzahlzähler/speicher TFC, einen Speicherbereichsadressengenerator TAP und einen Nulldetektor ZO. Wie oben ausgeführt, wird die Gesamtanzahl fehlerhafter Speicherzellen in den einzelnen Speicherbereichen 2 des im Test befindlichen Speichers 119 im Gesamtfehleranzahlzähler/speicher TFC gespeichert. Des weiteren ist ein erster Subtrahierer DS1, der in einer unterbrochenen Linie gezeigt ist, welche den Detektor BLS für den analysierten Speicherbereich darstellt, ein Element, das zu einer später zu beschrei­ benden Datenaktualisierungsvorrichtung gehört, und ist nur der Einfachheit halber im Detektor BLS für den analysierten Speicherbereich gezeigt.

Der Speicher SPM zum Speichern der Anzahl an Reserveleitungen umfaßt einen Zeilenreservelei­ tungsspeicher SRM zur Speicherung der Anzahl an Zeilenreserveleitungen SR (vgl. Fig. 7), die in jedem Speicherbereich 2 des im Test befindlichen Speichers 119 vorgesehen sind, und einen Spaltenreserveleitungsspeicher SCM zum Speichern der Anzahl an Spaltenreserveleitungen SC (vgl. Fig. 7) in ihm, die in jedem Speicherbereich 2 vorgesehen sind. Des weiteren sind ein zweiter und ein dritter Subtrahierer DS2 bzw. DS3, die in einer unterbrochenen Linie gezeigt sind, die den Resenreleitungsanzahlspeicher SPM bezeichnet, ebenfalls Elemente, die zu der später zu beschreibenden Datenaktualisierungsvorrichtung gehören, und sie sind nur der Einfachheit halber im Reserveleitungsanzahfspeicher SPM gezeigt.

Die Muß-Reparatur-Suchvorrichtung SER ist eine Vorrichtung zum Suchen einer Muß-Reparatur MS (vgl. Fig. 9), die bei dem im Test befindlichen Speicher 119 vorhanden ist, und enthält einen Zeilenadressengenerator RAP, einen Spaltenadressengenerator CAP, einen RFC-Adressenforma­ tierer ANF1, einen CFC-Adressenformatierer ANF2, den in Fig. 8 gezeigten Zeilenadressenfehler­ anzahlzähler/speicher RFC, den in Fig. 8 gezeigten Spaltenadressenfehleranzahlzähler/speicher CFC, einen ersten Komparator CP1 zum Suchen einer Muß-Reparatur bei Zeilenadressen und einen zweiten Komparator CP2 zum Suchen einer Muß-Reparatur bei Spaltenadressen. Wie oben ausgeführt, werden die Anzahlen an fehlerhaften Speicherzellen auf Zeilenadressenleitungen der einzelnen Speicherbereiche 2 des im Test befindlichen Speichers 119 in dem Zeilenadressenfeh­ leranzahlzähler/speicher RFC gespeichert, und die Anzahlen fehlerhafter Speicherzellen auf Spaltenadressenleitungen der einzelnen Speicherbereiche 2 des im Test befindlichen Speichers 119 werden in dem Spaltenadressenfehleranzahlzähler/speicher CFC gespeichert. Des weiteren sind ein vierter und ein fünfter Subtrahierer DS4 bzw. DS5, die in einer unterbrochenen Linie gezeigt sind, die eine Muß-Reparatur-Suchvorrichtung SER bezeichnet, ebenfalls Elemente, die zu der später zu beschreibenden Datenaktualisierungsvorrichtung gehören, und sie sind nur der Einfachheit halber in der Muß-Reparatur-Suchvorrichtung SER gezeigt.

Wie zuvor unter Bezug auf die Fig. 6 und 7 erwähnt, werden in dem Gesamtfehleranzahlzäh­ ler/speicher TFC die Gesamtanzahlen fehlerhafter Speicherzellen, die in jeweiligen Speicherberei­ chen des im Test befindlichen Speichers 119 erfaßt werden, an Adressen gespeichert, die diesen Speicherbereichen entsprechen. Der Speicherbereichsadressengenerator TAP erzeugt ein Adressensignal zum Spezifizieren der einzelnen Speicherbereiche 2. Ein von dem Speicherbe­ reichsadressengenerator TAP erzeugtes Adressensignal wird an einem Adresseneingabeanschluß. An des Gesamtfehleranzahlzählers/speichers TFC eingegeben, und die Gesamtanzahl fehlerhafter Speicherzellen in dem entsprechenden Speicherbereich wird von der Adresse des Gesamtfehler­ anzahlzählers/speichers TFC ausgelesen, die durch das Adressensignal spezifiziert ist.

Die Gesamtanzahl aus dem Fehleranzahlzähler/speicher TFC ausgelesener fehlerhafter Speicher­ zellen wird in den Nulldetektor ZO eingegeben. Dieser Nulldetektor ZO ermittelt, ob die Anzahl fehlerhafter Speicherzellen "0" ist oder eine von "0" verschiedene Zahl.

Wenn die Gesamtanzahl aus dem Gesamtfehleranzahlzähler/speicher TFC ausgelesener fehlerhaf­ ter Speicherzellen "0" ist, ist es nicht erforderlich, die Ersetzungsanalyse für den Speicherbereich 2 entsprechend dem eingegebenen Adressensignal auszuführen. Daher wird ein Signal, das dies anzeigt, vom Nulldetektor ZO zum Speicherbereichsadressengenerator TAP geschickt. Dann inkrementiert der Speicherbereichsadressengenerator TAP die Adresse um Eins, um das nächste Adressensignal zu erzeugen, und liefert das erzeugte Adressensignal an den Adresseneingangs­ anschluß An des Gesamtfehleranzahlzählers/speichers TFC. Dieser Vorgang wird während der Zeit wiederholt, während der ständig "Nullen" aus dem Fehleranzahlzähler/speicher TFC ausgele­ sen werden.

Wenn die Gesamtanzahl aus dem Gesamtfehleranzahlzähler/speicher TFC ausgelesener fehlerhaf­ ter Speicherzellen eine von "0" verschiedene Zahl ist, besteht die Möglichkeit, daß eine Muß- Reparatur vorhanden ist. Daher ist es erforderlich, den Speicherbereichsadressengenerator TAP vorübergehend zu stoppen. Der Adresseninkrementiervorgang ist hier so definiert, daß er ein Vorgang zum Inkrementieren der Adresse des Speicherbereichs um Eins in der Reihenfolge von der Startadresse zur letzten Adresse ist, um ein Adressensignal zu erzeugen. Aus diesem Grund wird, wenn die Gesamtanzahl aus dem Gesamtfehleranzahlzähler/speicher TFC ausgelesener fehlerhafter Speicherzellen ein von "0" verschiedener numerischer Wert ist, ein Erfassungssignal TFC ≠ 0 von dem Nulldetektor ZO zum Controller CON geschickt. Auf der Basis dieses Erfas­ sungssignals liefert der Controller CON ein Steuersignal an den Speicherbereichsadressengenera­ tor TAP. Daher stoppt der Speicherbereichsadressengenerator TAP seinen Adresseninkrementie­ rungsvorgang und wird in dem Zustand gehalten, daß der Speicherbereichsadressengenerator TAP ein Adressensignal entsprechend dem aktuellen Speicherbereich ausgibt.

Ein Speicherbereichsadressensignal wird auch an die Speicher geliefert, die nicht der Gesamtfeh­ leranzahlzähler/speicher TFC sind. Genauer erläutert wird ein Speicherbereichsadressensignal direkt an die jeweiligen Adresseneingangsanschlüsse An des Zeilenreserveleitungsspeichers SRM und des Spaltenreserveleitungsspeichers SCM des Reserveleitungsanzahlspeichers SPM geliefert, und es wird über den RFC-Adressenformatierer ANF1 und den CFC-Adressenformatierer ANF2 an die jeweiligen Adresseneingangsanschlüsse An des Zeilenadressenfehleranzahlzählers/speichers RFC bzw. des Spaltenadressenfehleranzahlzählers/speichers CFC in der Muß-Reparatur-Suchvor­ richtung SER geliefert. Daher werden die Anzahlen der Zeilen- und Spaltenreserveleitungen des entsprechenden Speicherbereichs aus den jeweiligen Adressen des Zeilenreserveleitungsspeichers SRM und des Spaltenreserveleitungsspeichers SCM ausgelesen, die durch die jeweiligen Adressensignale spezifiziert wurden.

Der RFC-Adressenformatierer ANF1 formatiert (kombiniert) ein aus dem Zeilenadressengenerator RAP ausgegebenes Zeilenadressensignal und ein aus dem Speicherbereichsadressengenerator TAP ausgegebenes Speicherbereichsadressensignal, um ein RFC-Adressensignal auszugeben, und er greift unter Verwendung des RFC-Adressensignals auf den Zeilenadressenfehleranzahlzäh­ ler/speicher RFC zu. Ein RFC-Adressensignal ist ein Adressensignal zum Spezifizieren einer der Zeilen in einem der Speicherbereiche und umfaßt ein Speicherbereichsadressensignal und ein Zeilenadressensignal des spezifizierten Speicherbereichs.

Der CFC-Adressenformatierer ANF2 formatiert ein aus dem Spaltenadressengenerator CAP ausgegebenes Spaltenadressensignal und ein aus dem Speicherbereichsadressengenerator TAP ausgegebenes Speicherbereichsadressensignal, um ein CFC-Adressensignal auszugeben, und greift unter Verwendung des CFC-Adressensignals auf den Spaltenadressenfehleranzahlzäh­ ler/speicher CFC zu. Ein CFC-Adressensignal ist ein Adressensignal zum Spezifizieren einer der Spalten in einem der Speicherbereiche und umfaßt ein Speicherbereichsadressensignal und ein Spaltenadressensignal des spezifizierten Speicherbereichs. Daher werden die Anzahlen fehlerhaf­ ter Speicherzellen auf den Zeilenadressenleitungen und die Anzahlen fehlerhafter Speicherzellen auf den Spaltenadressenleitungen des entsprechenden Speicherbereichs von den jeweiligen Adressen des Zeilenadressenfehleranzahlzählers/speichers RFC und des Spaltenadressenfehleran­ zahlzählers/speichers CFC ausgelesen, die durch das Adressensignal spezifiziert wurden.

Der Zeilenadressengenerator RAP inkrementiert, von der Startadresse bis zu letzten Adresse, die Zeilenadresse um Eins und erzeugt Zeilenadressensignale entsprechend jeweiligen Zeilenadressen, um diese Zeilenadressensignale an den RFC-Adressenformatierer ANF1 zu liefern. Durch diese Zeilenadressensignale werden die Anzahlen fehlerhafter Speicherzellen entsprechender Zeilen­ adressenleitungen der einzelnen Speicherbereiche 2 von dem Zeilenadressenfehleranzahlzäh­ ler/speicher RFC ausgelesen.

Der Spaltenadressengenerator CAP inkrementiert, von der Startadresse bis zur letzten Adresse, die Spaltenadresse um Eins und erzeugt Spaltenadressensignale entsprechend jeweiligen Spaltenadressen, um diese Spaltenadressensignale an den CFC-Adressenformatierer ANF2 zu liefern. Durch diese Spaltenadressensignale werden die Anzahlen fehlerhafter Speicherzellen entsprechender Spaltenadressenleitungen der einzelnen Speicherbereiche 2 von dem Spalten­ adressenfehleranzahlzähler/speicher CFC ausgelesen.

Ein Speicheradressenübertragswähler (Übertragsdetektor) CY1 ist an den Speicherbereichsadres­ sengenerator TAP angeschlossen. Ein Speicherbereichsadressensignal wird auch an den Spei­ cherbereichsadressenübertragswähler CY1 geliefert. Der Speicherbereichsadressenübertrags­ wähler CY1 erfaßt die Tatsache, daß der Speicherbereichsadressengenerator TAP die Anzahl der Adressensignale entsprechend dem numerischen Wert erzeugt hat, der um Eins gegenüber der Gesamtanzahl an Speicherbereichen reduziert ist, die bei dem im Test befindlichen Speicher zu ersetzen sind, d. h., daß er das Speicherbereichsadressensignal unmittelbar vor dem letzten Speicherbereichsadressensignal erzeugt hat (beispielsweise ein Signal, bei dem alle der vorbe­ stimmten Anzahl an Bits, die ein Adressensignal bilden, "Einsen" sind), und schickt ein Über­ tragssignal TAP MAX an den Controller CON. Alternativ kann der Speicherbereichsadressenüber­ tragswähler CY1 die Tatsache erfassen, daß der Speicherbereichsadressengenerator TAP alle der Speicherbereichsadressensignale entsprechend der Gesamtanzahl der zu ersetzenden Speicherbe­ reiche des im Test befindlichen Speichers erzeugt hat, d. h., daß er das letzte Speicherbereichs­ adressensignal erzeugt hat, und ein Übertragssignal TAP MAX an den Controller CON schicken.

Ein Zeilenadressenübertragswähler CY2 und ein Spaltenadressenübertragswähler CY3 sind ebenfalls an den Zeilenadressengenerator RAP bzw. den Spaltenadressengenerator CAP ange­ schlossen. Ein Zeilenadressensignal wird an den Zeilenadressenübertragswähler CY2 geliefert, und ein Spaltenadressensignal wird an den Spaltenadressenübertragswähler CY3 geliefert. Diese Übertragswähler CY2 und CY3 erfassen die Tatsache, daß die entsprechenden Adressengenera­ toren RAP und CAP alle der Zeilenadressensignale bzw. alle der Spaltenadressensignale erzeugt haben, d. h., daß sie das letzte Zeilenadressensignal bzw. das letzte Spaltenadressensignal (beispielsweise ein Signal, bei dem alle der vorbestimmten Anzahl an Bits, welche ein Adressen­ signal bilden, "Einsen" sind) erzeugt haben und Übertragssignale RAP MAX bzw. CAP MAX an den Controller CON schicken.

Des weiteren ist bei dieser Ausführungsform ein Fall gezeigt, bei dem der Fehlerersetzungsanaly­ sator so aufgebaut ist, daß Adressensignale, die jeweils aus dem Speicherbereichsadressengene­ rator TAP, dem Zeilenadressengenerator RAP und dem Spaltenadressengenerator CAP ausgege­ ben werden, auch an einen AFM-Adressenformatierer ANF3 geliefert werden, und wenn eine Fehlerersetzungsanalyse ausgeführt wird, wird auf den Fehleranalysespeicher 118 durch ein AFM-Adressensignal zugegriffen, das durch Formatierung dieser Adressensignale gewonnen wird, um im Fehleranalysespeicher 118 gespeicherte Fehlerdaten gleichzeitig mit Lesevorgängen des vorgenannten Zeilenadressenfehleranzahlzählers/speichers RFC und Spaltenadressenfehleranzahl­ zählers/speichers CFC auszulesen, und dann wird ein Muß-Reparatur-Suchvorgang ausgeführt, indem die im Fehleranalysespeicher 118 gespeicherten fehlerhaften Speicherzellenadressen mit den in dem Zeilenadressenfehleranzahlzähler/speicher RFC und dem Spaltenadressenfehleranzahl­ zähler/speicher CFC gespeicherten fehlerhaften Speicherzellenadressen korreliert werden. Selbstverständlich ist die vorliegende Erfindung nicht auf eine derartige Konfiguration beschränkt.

Als nächstes werden der Muß-Reparatur-Suchvorgang, der von dem oben beschriebenen Fehlerersetzungsanalysator ausgeführt wird, und der Analysedatenaktualisierungsvorgang, der bei Erfassung einer Muß-Reparatur ausgeführt wird, beschrieben.

Wenn die Anzahl aus dem Gesamtfehleranzahlzähler/speicher TFC ausgelesener fehlerhafter Speicherzellen nicht "0" ist, gibt der Nulldetektor ZO ein Erfassungssignal TFC ≠ 0 aus und gibt das Erfassungssignal in den Controller CON ein. Auf der Basis der Eingabe des Erfassungssignals TFC ≠ 0 stoppt der Controller CON den Adresseninkrementierungsvorgang des Speicherbereichs­ adressengenerators TAP und gibt gleichzeitig ein Steuersignal R-SEARCH oder C-SEARCH aus.

Das Steuersignal R-SEARCH wird an den Zeilenadressengenerator RAP der Muß-Reparatur- Suchvorrichtung SER und ein erstes UND-Glied G1 geliefert, um den Muß-Reparatur-Suchvorgang bezüglich Zeilenadressen zu beginnen. Das Steuersignal C-SEARCH wird an den Spaltenadres­ sengenerator CAP der Muß-Reparatur-Suchvorrichtung SER und ein zweites UND-Glied G2 geliefert, um den Muß-Reparatur-Suchvorgang bezüglich Spaltenadressen zu beginnen. Wenn der Muß-Reparatur-Suchvorgang aller Zeilenadressen abgeschlossen ist, wird der Muß-Reparatur- Suchvorgang der Spaltenadressen ohne Ausnahme ausgeführt. Die Reihenfolge, mit der die Adressen der Zeilenadressen oder der Spaltenadressen zuerst gesucht werden sollten, kann zuvor im Controller CON eingestellt werden.

Unabhängig von der Reihenfolge, mit der Adressen der Zeilenadressen oder der Spaltenadressen zuerst gesucht werden, werden die Muß-Reparatur-Suchvorgänge der Zeilenadressen und der Spaltenadressen in einem Paar ohne Ausnahme ausgeführt. Außerdem werden, wie bereits oben erläutert, wenn eine Muß-Reparatur erfaßt wird, die im Fehlerersetzungsanalysator eingestellten Analysedaten zu einem Zustand aktualisiert, in dem die Muß-Reparatur repariert worden ist, d. h., einen Zustand, daß keine ausstehende Muß-Reparatur vorhanden ist. Da bei diesem Aktualisie­ rungsvorgang die Anzahl an Reserveleitungen, die für die Ersetzung der Muß-Reparatur zu verwenden ist, von der Originalanzahl an Reserveleitungen subtrahiert wird, muß, wenn eine Muß-Reparatur während des Muß-Reparatur-Suchvorgangs erfaßt wird, der bezüglich der anderen Adressenrichtung ausgeführt wird, welcher der einen Adressenrichtung folgt, die unmittelbar vor der anderen Adressenrichtung ausgeführt wurde, der Muß-Reparatur-Suchvorgang erneut bezüglich der Adressenrichtung (der einen Adressenrichtung, die unmittelbar vor der anderen Adressenrichtung ausgeführt wurde) ausgeführt werden, wobei die subtrahierte Anzahl an Reserveleitungen als ein Bestimmungswert der Muß-Reparatur verwendet wird.

Hier wird ein Fall beschrieben, bei dem der Controller CON zuerst ein Steuersignal R-SEARCH ausgibt.

Wenn das Steuersignal R-SEARCH ausgegeben wird (das R-SEARCH wird beispielsweise durch einen Wechsel von logisch L auf logisch H ausgegeben), beginnt der Zeilenadressengenerator RAP seinen Betrieb und liest aus dem Zeilenadressenfehleranzahlzähler/speicher RFC die jeweiligen Anzahlen fehlerhafter Speicherzellen auf allen der Zeilenadressenleitungen aus, beginnend mit der ersten Zeilenadresse bis zur letzten Zeilenadresse in dem durch den Speicher­ bereichsadressengenerator TAP spezifizierten Speicherbereich.

Die Anzahl X1 fehlerhafter Speicherzellen auf den einzelnen Zeilenadressenleitungen, die aus dem Adressenfehleranzahlzähler/speicher RFC ausgelesen werden, wird mit der Anzahl an Reservelei­ tungen verglichen, die in der Richtung senkrecht zur Zeilenadressenleitungsrichtung vorhanden sind. Demzufolge wird in diesem Fall die Anzahl Y1 der Spaltenreserveleitungen SC, die orthogo­ nal zur Zeilenadressenleitungsrichtung sind, aus dem Spaltenreserveleitungsspeicher SCM des Reserveleitungsanzahlspeichers SPM ausgelesen. Diese Anzahl Y1 der Spaltenresenreleitungen SC und die Anzahl X1 fehlerhafter Speicherzellen auf den einzelnen Zeilenadressenleitungen werden an Eingangsanschlüssen A bzw. B des ersten Komparators CP1 eingegeben, und die Anzahl Y1 wird mit der Anzahl X1 im ersten Komparator CP1 verglichen. Wenn das Vergleichser­ gebnis X1 ≦ Y1 ist, gibt der erste Komparator CP1 ein Signal logisch L aus, und daher gibt auch das UND-Glied G1 ein Signallogisch L aus. Als Folge bestimmt der Controller CON, daß es keine Muß-Reparatur ist, und fährt damit fort, das Steuersignal R-SEARCH zu erzeugen. Daher erzeugt der Zeilenadressengenerator RAP die nächste Zeilenadresse. Wenn ein Vergleichsergebnis des Inhalts X1 < Y1 nicht auftritt, bis die letzte Zeilenadresse erzeugt ist, wird kein Zeilen-Muß- Reparatur-Erfassungssignal R-Muß-Reparatur vom ersten Komparator CP1 an den Controller CPN geliefert, und det Controller CON nimmt an, daß keine Muß-Reparatur auf all den Zeilenadressen­ leitungen vorhanden ist, wenn er ein Ubertragssignal RAP MAX von dem Zeilenadressenüber­ tragswähler CY2 erhalten hat, wodurch die Erzeugung des Steuersignals R-SEARCH gestoppt (beispielsweise das Steuersignal R-SEARCH von logisch H auf logisch L geändert) und statt dessen ein Steuersignal C-SEARCH ausgegeben wird.

Wenn das Steuersignal C-SEARCH ausgegeben wird (wenn das Steuersignal C-SEARCH von logisch L auf logisch H geändert wird), beginnt der Spaltenadressengenerator CAP zu diesem Zeitpunkt seinen Betrieb und liest aus dem Spaltenadressenfehleranzahlzähler/speicher CFC die jeweiligen Anzahlen fehlerhafter Speicherzellen auf all den Speicheradressenleitungen beginnend mit der ersten Spaltenadresse bis zur letzten Spaltenadresse in dem Speicherbereich aus, der durch den Speicherbereichsadressengenerator TAP spezifiziert wurde. Die Anzahl aus dem Spaltenadressenfehleranzahlzähler/speicher CFC ausgelesener fehlerhafter Speicherzellen X2 auf den einzelnen Spaltenadressenleitungen wird mit der Anzahl an Reserveleitungen verglichen, die in der Richtung senkrecht zur Spaltenadressenleitungsrichtung vorgesehen sind. Daher wird in diesem Fall die Anzahl Y2 der Zeilenreserveleitungen SR; die senkrecht zur Spaltenadressenlei­ tungsrichtung sind, aus dem Zeilenreserveleitungsspeicher SRM des Reserveleitungsanzahlspei­ chers SPM ausgelesen. Diese Anzahl Y2 der Zeilenreserveleitungen SR und die Anzahl X2 der fehlerhaften Speicherzellen auf den einzelnen Spaltenadressenleitungen werden an Eingangsan­ schlüssen A bzw. B eines zweiten Komparators CP2 eingegeben, und die Anzahl X2 wird im Komparator CP2 mit der Anzahl Y2 verglichen. Wenn das Vergleichsergebnis X2 ≦ Y2 ist, gibt der Komparator CP2 ein Signal logisch L aus, und daher gibt auch das UND-Glied G2 ein Signal logisch L aus. Als Folge bestimmt der Controller CON, daß der Fehlerzustand keine Muß- Reparatur ist und fährt fort, das Steuersignal C-SEARCH auszugeben. Demzufolge erzeugt der Spaltenadressengenerator CAP die nächste Spaltenadresse. Wenn ein Vergleichsergebnis des Inhalts X2 < Y2 bis zur letzten Spaltenadresse nicht auftritt, wird kein Spalten-Muß-Reparatur- Erfassungssignal C-Muß-Reparatur vom zweiten Komparator CP2 an den Controller CON geliefert. Daher folgert der Controller CON bei Empfang eines Übertragssignals CAP MAX vom Spalten­ adressenübertragswähler CY3, daß auf allen Spaltenadressenleitungen keine Muß-Reparatur vorhanden ist, und der Controller CON stoppt die Erzeugung des Steuersignals C-SEARCH.

Da jedoch das Muß-Reparatur-Erfassungssignal sowohl vom ersten als auch vom zweiten Komparator CP1 und CP2 nicht geliefert wird, liefert der Controller CON ein Steuersignal TAP INC an den Speicherbereichsadressengenerator TAP, um den Speicherbereichsadressengenerator TAP zu veranlassen, die gerade aus ihm ausgegebene Adresse um Eins zu inkrementieren und ein Speicherbereichsadressensignal zum Spezifizieren des nächsten Speicherbereichs so auszugeben, daß die Steuerung zum nächsten Fehlerersetzungsanalysevorgang (in diesem Fall der Muß- Reparatur-Suchvorgang) des nächsten Speicherbereichs bewegt wird.

Wenn irgendein Muß-Reparatur-Erfassungssignal vom ersten und vom zweiten Komparator CP1 und CP2 im Muß-Reparatur-Suchvorgang für die einzelnen Speicherbereiche erzeugt wird, wird der obige Vorgang wiederholt. Wenn jedoch der Controller CON ein Übertragssignal TAP MAX vom Speicherbereichsübertragswähler CY1 empfangen hat, liefert der Controller CON ein Steuersignal TAP INC an den Speicherbereichsadressengenerator TAP, um den Speicherbereichs­ adressengenerator TAP zu veranlassen, die von ihm ausgegebene Adresse um Eins zu inkremen­ tieren und ein Speicherbereichsadressensignal zum Spezifizieren des letzten Speicherbereichs auszugeben, so daß der Fehlerersetzungsanalysevorgang des letzten Speicherbereichs ausgeführt wird. Danach gibt jedoch, selbst wenn irgendein Muß-Reparatur-Erfassungssignal von dem ersten und dem zweiten Komparator CP1 und CP2 erzeugt wird, der Controller CON das Steuersignal TAP INC nicht aus.

Im Gegenteil, wenn ein Vergleichsergebnis X1 < Y1 oder X2 < Y2 (ein Zustand, in dem die Anzahl fehlerhafter Speicherzellen X1 oder X2 größer als die Anzahl an Reserveleitungen Y1 oder Y2 ist) entweder im Komparator CP1 oder CP2 erfaßt wird, wird ein Erfassungssignal R-Muß- Reparatur oder C-Muß-Reparatur an den Controller CON geschickt. Als Folge legt der Controller CON fest, daß eine Muß-Reparatur vorhanden ist und gelangt in den Aktualisierungsvorgang des Datensatzes im Fehlerersetzungsanalysator.

Wenn beispielsweise der erste Komparator CP1 erfaßt, daß eine Muß-Reparatur auf einer bestimmten Zeilenadressenleitung vorhanden ist (X1 < Y1), wird ein Signal logisch H an einem Eingangsanschluß des UND-Glieds G1 vom Komparator CP1 eingegeben. Das Steuersignal R- SEARCH wird am anderen Eingangsanschluß des UND-Glieds G1 eingegeben. Zu diesem Zeitpunkt wird nach einer Muß-Reparatur bezüglich Zeilenadressen gesucht, und daher ist das Steuersignal R-SEARCH logisch H. Daher gibt das UND-Glied G1 ein Signal logisch H aus.

Dieses Signal logisch H wird an einem Freigabeanschluß EN eines zweiten Subtrahierers DS2 eingegeben, der im Reserveleitungsanzahlspeicher SPM vorgesehen ist, und der zweite Subtrahie­ rer DS2 subtrahiert 1 von der Anzahl Y1 der im Zeilenreserveleitungsspeicher SRM gespeicherten Zeilenreserveleitungen 5R. Als Folge wird der im Zeilenreserveleitungsspeicher SRM eingestellte Wert Y1-1 und daher wird die Anzahl an Zeilenreserveleitungen SR, die in der Spaltenadressen­ richtung COL für den durch den Speicherbereichsadressengenerator TAP spezifizierten Speicher­ bereich vorgesehen ist, auf den Wert (Y1-1) aktualisiert, der durch Subtrahieren von Eins vom anfänglichen Wert gewonnen wird. Parallel zu diesem Vorgang wird das Signal logisch H, welches das UND-Glied ausgegeben hat, auch in den Controller CON als Steuersignal R-Muß- Reparatur eingegeben, das eine Zeilenadressen-Muß-Reparatur repräsentiert. Bei Empfang des Steuersignals R-Muß-Reparatur gibt der Controller CON ein Steuersignal C-DSCAN aus.

Da dieses Steuersignal C-DSCAN über einen invertierenden Eingangsanschluß eines UND-Glieds an den Zeilenadressengenerator RAP geliefert wird und über ein ODER-Glied in den Spaltenadres­ sengenerator CAP eingegeben wird, gibt das UND-Glied des Zeilenadressengenerators ein Signal logisch L aus. Daher beginnt, wenn das Steuersignal C-DSCAN ausgegeben wird, nur der Spaltenadressengenerator CAP seinen Betrieb, und die im Spaltenadressenfehleranzahlzäh­ ler/speicher CFC gespeicherten Anzahlen fehlerhafter Speicherzellen aller Spaltenadressenleitun­ gen werden ausgelesen. Außerdem wird das Steuersignal C-DSCAN auch an einem Eingangsan­ schluß eines UND-Glieds G4 der Muß-Reparatur-Suchvorrichtung SER und jeweiligen invertieren­ den Eingangsanschlüssen von UND-Gliedern G5 und G6 des Reserveleitungsanzahlspeichers SPM eingegeben. Daher gibt jedes der UND-Glieder Gb und G6 ein Signal logisch L aus, das einen numerischen Wert "0" repräsentiert. Ein numerischer Wert, der die Anzahl von im Zeilenreserve- leitungsspeicher SRM gespeicherten Zeilenreserveleitungen SR repräsentiert, wird an den nicht­ invertierenden. Anschluß des UND-Glieds G5 angelegt. Daher gibt, wenn das Steuersignal C- DSCAN nicht in das UND-Glied G5 eingegeben wird, das UND-Glied G5 diesen numerischen Wert aus. Außerdem wird ein numerischer Wert, der die Anzahl an im Spaltenreserveleitungsspeicher SCM gespeicherten Spaltenreserveleitungen SC repräsentiert, an den nichtinvertierenden Anschluß des UND-Glieds G6 angelegt. Daher gibt, wenn das Steuersignal C-DSCAN nicht in das UND-Glied G6 eingegeben wird, das UND-Glied G6 diesen numerischen Wert aus.

Wenn das UND-Glied G5 einen numerischen Wert "0" ausgibt, wird dieser numerische Wert "0" an einem Eingangsanschluß A des zweiten Komparators CP2 eingegeben. Als Folge gibt der zweite Komparator CP2 ein Signal logisch H aus, wenn die vom Spaltenadressenfehleranzahlzäh- ler/speicher CFC ausgelesene Anzahl fehlerhafter Speicherzellen auf den einzelnen Spaltenadres­ sen ein von "0" verschiedener numerischer Wert ist.

Das vom zweiten Komparator CP2 ausgegebene Signal logisch H wird an einen anderen Ein­ gangsanschluß eines UND-Glieds G4 mit drei Eingängen angelegt. Da ein aus dem Fehleranalyse­ speicher 118 ausgelesener Datenwert an den verbleibenden Eingangsanschluß des UND-Glieds G4 geliefert wird, gibt das UND-Glied G4 immer dann ein Signal logisch H aus, wenn die Anzahl an Fehlern auf einer Spaltenadressenleitung, auf der zumindest eine fehlerhafte Speicherzelle vorhanden ist, ausgelesen wird, und ein aus dem Fehleranalysespeicher 118 ausgelesener Datenwert eine logische "1" ist, was eine fehlerhafte Speicherzelle repräsentiert. Dieses Signal logisch "H" wird über ein ODER-Glied OR an die jeweiligen Freigabeeingangsanschlüsse EN des ersten Subtrahierers DS1, des vierten Subtrahierers DS4 und des fünften Subtrahierers DS5 eingegeben. Daher subtrahieren diese Subtrahierer DS1, DS4 und DS5 Einsen von dem Gesamt­ fehleranzahlzähler/speicher TFC, dem Zeilenadressenfehleranzahlzähler/speicher RFC bzw. dem Spaltenadressenfehleranzahlzähler/speicher CFC. Als Folge wird die in diesen Zählern/speichern TFC, RFC und CFC gespeicherte Anzahl an Fehlern auf Werte aktualisiert, die durch Subtrahieren von Einsen von den Werten gewonnen wurden, die zuvor in dem jeweiligen von ihnen gespeichert waren.

Dieser Zustand ist in Fig. 3 gezeigt. Wie dargestellt, wird unter der Annahme, daß fünf fehler­ hafte Speicherzellen FC auf einer Zeilenadressenleitung RLN mit einer Zeilenadresse RN in einem Speicherbereich 2 vorhanden sind, ein numerischer Wert "5" als Anzahl fehlerhafter Speicherzel­ len an der Zeilenadresse RN des Zeilenadressenfehleranzahlzählers/speichers RFC gespeichert. Andererseits wird im Spaltenadressenfehleranzahlzähler/speicher CFC ein numerischer Wert "1" als Anzahl fehlerhafter Speicherzellen in jedem der fünf Spaltenadressen gespeichert, in denen eine der fünf fehlerhaften Speicherzellen FC vorhanden ist.

Wenn ein im Spaltenadressenfehleranzahlzähler/speicher CFC gespeicherter Wert ausgelesen wird, gibt das UND-Glied G4 ein Signal logisch H für jede der fünf Spaltenadressen aus, in denen eine fehlerhafte Speicherzelle FC auf der Zeilenadressenleitung RLN vorhanden ist. Daher führen immer dann, wenn das Signal logisch H ausgegeben wird, der erste, der vierte und der fünfte Subtrahierer DS1, DS4 und DS5 die Subtrahiervorgänge aus, um die gespeicherten Werte in den entsprechenden Zählem/speichern DFC, RFC bzw. CFC zu aktualisieren. In diesem Fall wird, da das UND-Glied G4 das Signal logisch H fünfmal ausgibt, wie in Fig. 3 gezeigt, der gespeicherte Wert im Gesamtfehleranzahtzähler/speicher TFC von "5" auf "0" vermindert, der gespeicherte Wert im Zeilenadressenfehleranzahlzähler/speicher RFC wird ebenfalls von "5" auf "0" vermin­ dert, und der in jedem der entsprechenden Spaltenadressen im Spaltenadressenfehleranzahfzäh­ ler/speicher CFC wird von "1" auf "0" vermindert.

Wenn der Spaltenadressengenerator CAP in dem Zustand, in dem das Steuersignal C-DSCAN logisch H ist, ein Spaltenadressensignal erzeugt, das die letzte Spaltenadresse angibt, schickt der Spaltenadressenübertragswähler CY3 ein Übertragssignal CAP MAX an den Controller CON. Auf der Basis dieses Übertragssignals CAP MAX schaltet der Controller CON das Steuersignal C- DSCAN auf logisch L um, und der Controller CON schaltet statt dessen das Steuersignal R- SEARCH wieder auf logisch H um, so daß der Zeilenadressengenerator RAP die Zeilenadresse um Eins inkrementiert und der Muß-Reparatur-Suchvorgang für die nächste Zeilenadresse und die folgenden Zeilenadressen fortgesetzt wird. Wenn der Zeilenadressengenerator RAP ein Zeilen­ adressensignal erzeugt, das die letzte Zeilenadresse angibt, schickt der Zeilenadressenübertrags­ wähler CY2 ein Übertragssignal RAP MAX an den Controller CON. Bei Empfang des Übertrags­ signals RAP MAX beendet der Controller CON den Muß-Reparatur-Suchvorgang in der Zeilen­ adressenrichtung ROW.

Der Controller CON schaltet, um den Muß-Reparatur-Vorgang in der Zeilenadressenrichtung ROW zu beenden, das Steuersignal R-SEARCH auf logisch L um, und schaltet gleichzeitig das Steuer­ signal C-SEARCH auf logisch H um, so daß der Muß-Reparatur-Suchvorgang in der Spaltenadres­ senrichtung COL ausgeführt wird. Dieser Muß-Reparatur-Suchvorgang in der Spaltenadressenrich­ tung COL wird durch Vergleich der Anzahl fehlerhafter Speicherzellen, die aus dem Spaltenadres­ senfehleranzahlzähler/speicher CFC ausgelesen wurde, mit der im Zeilenreserveleitungsspeicher SRM gespeicherten Anzahl an Zeilenreserveleitungen SR ausgeführt. In diesem Fall ist die im Zeilenreserveleitungsspeicher SRM gespeicherte Anzahl an Zeilenreserveleitungen SR um Eins vermindert worden, wie zuvor erläutert, da festgestellt wurde, daß eine Zeilenreserveleitung für den Ersatz der Muß-Reparatur in der Zeilenrichtung ROW verwendet worden ist. Daher ist, wenn der Anfangswert "2" ist, die im Zeilenreserveleitungsspeicher SRM gespeicherte Anzahl an Zeilenreserveleitungen SR "1". Als Folge wird in dem in Fig. 3 gezeigten Beispiel, wenn ein aus dem Spaltenadressenfehleranzahlzähler/speicher CFC ausgelesener Wert größer als "1" im Muß- Reparatur-Suchvorgang in der Spaltenadressenrichtung COL ist, die entsprechende Spalte als im Zustand der Muß-Reparatur befindlich bestimmt.

Außerdem wurde bei dem in Fig. 3 gezeigten Beispiel, wenn die Muß-Reparatur in der Zeilen­ adressenrichtung ROW erfaßt wurde, der in jedem der Zähler/speicher TFC, RFC und CFC gespeicherte Wert auf "0" aktualisiert, weil die fehlerhaften Speicherzellen der Muß-Reparatur ersetzt wurden. Daher befindet sich der Speicherbereich nun in dem Zustand, daß zum Zeitpunkt des Muß-Reparatur-Suchvorgangs in der Spaltenadressenrichtung COL keine fehlerhafte Spei­ cherzelle in ihm vorhanden ist. Als Folge wird der Muß-Reparatur-Suchvorgang in der Spalten­ adressenrichtung COL ohne Erfassung einer Muß-Reparatur abgeschlossen.

Wenn die letzte Spaltenadresse von dem Spaltenadressengenerator CAP erzeugt ist, schickt der Spaltenadressenübertragswähler CY3 ein Übertragssignal CAP MAX an den Controller CON. Daher schaltet der Controller CON das Steuersignal C-SEARCH auf logisch L um, um den Muß- Reparatur-Suchvorgang in der Spaltenadressenrichtung COL zu beenden. Gleichzeitig liefert, da das Muß-Reparatur-Erfassungssignal sowohl vom ersten als auch vom zweiten Komparator CP1 und CP2 nicht geliefert wird, der Controller CON ein Steuersignal TAP INC an den Speicherbe­ reichsadressengenerator TAP, um die vom Speicherbereichsadressengenerator TAP erzeugte Adresse um Eins zu inkrementieren, so daß ein Speicherbereichsadressensignal zum Spezifizieren eines nächsten Speicherbereichs erzeugt wird und die Steuerung zum Fehlerersetzungsanalyse­ vorgang (in diesem Fall ein Muß-Reparatur-Suchvorgang) des nächsten Speicherbereichs weitergeht.

Bei dem dem obigen Vorgang folgenden Muß-Reparatur-Suchvorgang eines bestimmten Spei­ cherbereichs werden, wenn angenommen wird, daß eine Muß-Reparatur, beispielsweise wie in Fig. 4 gezeigt, sowohl in der Zeilenadressenrichtung ROW als auch der Spaltenadressenrichtung COL erfaßt wurde, wie bereits unter Bezug auf Fig. 3 für den Muß-Reparatur-Suchvorgang und die Zeilenadressenrichtung ROW erläutert, fehlerhafte Speicherzellen auf der Zeilenadressenlei­ tung RLN unter Verwendung einer der Zeilenreserveleitungen SR für den Ersatz berücksichtigt, und die in den drei Zählern/speichern TFC, RFC und CFC gespeicherten Analysedaten werden aktualisiert.

Als nächstes werden bei dem Muß-Reparatur-Suchsystem in der Spaltenadressenrichtung COL fehlerhafte Speicherzelten auf der Spaltenadressenleitung CLN unter Verwendung der Spaltenre­ serveleitungen SC für den Ersatz berücksichtigt, und die in den drei Zählern/speichern TFC, RFC und CFC gespeicherten Analysedaten werden aktualisiert (wenn ein Steuersignal R-DSCAN aus dem Controller CON ausgegeben wird). In diesem Fall ist es, da die Anzahl an Spaltenreservelei­ tungen SC um Eins vermindert wird, erforderlich, den Muß-Reparatur-Suchvorgang bezüglich Zeilenadressen erneut auszuführen, bei dem Spaltenreserveleitungen SC die Bestimmungskriterien für die Muß-Reparatur-Suche sind.

Aus diesem Grund merkt sich, wenn das Steuersignal R-DSCAN während des Muß-Reparatur- Suchvorgangs bezüglich Spaltenadressen mindestens einmal auf logisch H umgeschaltet wird, der Controller CON diesen Zustand und schaltet das Steuersignal R-SEARCH zu dem Zeitpunkt auf logisch H um, wenn der Muß-Reparatur-Suchvorgang bezüglich Spaltenadressen abgeschlos­ sen ist, so daß der Muß-Reparatur-Suchvorgang bezüglich Zeilenadressen erneut ausgeführt wird.

Wenn während des Muß-Reparatur-Suchvorgangs bezüglich Zeilenadressen das Steuersignal C- DSCAN wieder auf logisch H umgeschaltet wird und der Aktualisierungsvorgang der Analyseda­ ten ausgeführt wird, wird das Steuersignal C-SEARCH wieder auf logisch H umgeschaltet, so daß der Muß-Reparatur-Suchvorgang bezüglich Spaltenadressen wieder ausgeführt wird. Diese Muß- Reparatur-Suchvorgänge werden nicht erneut ausgeführt, nachdem jede der Anzahl an Zeilenre­ serveleitungen und der Anzahl an Spaltenreserveleitungen "0" wird, sondern sie werden fortgesetzt, bis der Muß-Reparatur-Suchvorgang abgeschlossen ist, wenn irgendeine Muß- Reparatur während einer Zeitspanne erfaßt wird, während der der Muß-Reparatur-Suchvorgang ausgeführt wird.

Wie sich aus der obigen Beschreibung ergibt, ist bei der vorgenannten Ausführungsform der Fehlerersetzungsanalysator so aufgebaut, daß der Gesamtfehleranzahlzähler/speicher TFC nach Maßgabe der vom Speicherbereichsadressengenerator TAP erzeugten Adressensignale betrieben wird, und der Muß-Reparatur-Suchvorgang wird nur für einen Speicherbereich mit einer von "0" verschiedenen Gesamtanzahl fehlerhafter Speicherzellen ausgeführt, die im Gesamtfehleranzahl­ zähler/speicher TFC gespeichert ist, d. h. der Muß-Reparatur-Suchvorgang wird nicht für einen Speicherbereich ausgeführt, in dem überhaupt keine fehlerhafte Speicherzelle vorhanden ist. Daher kann der Muß-Reparatur-Suchvorgang eines im Test befindlichen Speichers mit redundan­ tem Aufbau mit hoher Geschwindigkeit ausgeführt werden.

Außerdem arbeiten, selbst in dem Fall, in dem der Fehlerersetzungsanalysevorgang für einen Speicherbereich ausgeführt wird, in dem fehlerhafte Speicherzellen vorhanden sind, der Gesamt­ fehleranzahlzähler/speicher TFC, der Zeilenadressenfehleranzahlzähler/speicher RFC und der Spaltenadressenfehleranzahlzähler/speicher CFC nach Maßgabe der Adressensignale, die vom Speicherbereichsadressengenerator TAP, dem Zeilenadressengenerator RAP bzw. dem Spalten­ adressengenerator CAP erzeugt wurden. Daher kann, wenn eine Muß-Reparatur während des Muß-Reparatur-Suchvorgangs in der Zeilenadressenrichtung oder der Spaltenadressenrichtung erfaßt wird, ein Steuersignal C-DSCAN oder R-DSCAN an der Adressenposition ausgegeben werden, wo die Muß-Reparatur erfaßt wird, um einen Aktualisierungsvorgang der Analysedaten auszuführen. D. h., es besteht keine Notwendigkeit wie beim System nach dem Stand der Technik, sobald eine Muß-Reparatur erfaßt wird, die Vorgänge des Speichern der Muß-Reparatur­ adresse im Haupt-Controller 111, des Auslesens der gespeicherten Muß-Reparatur-Adresse aus dem Haupt-Controller 111 nach der Beendigung des Muß-Reparatur-Suchvorgangs und des Aktualisierens der Analysedaten nach dem Einstellen der ausgelesenen Muß-Reparatur-Adresse im Fehlerersetzungsanalysator auszuführen. Daher können der Muß-Reparatur-Suchvorgang und der Aktualisierungsvorgang der Analysedaten mit hoher Geschwindigkeit ausgeführt werden. Als Folge kann der Ersetzungsanalysevorgang von diesem Standpunkt aus mit hoher Geschwindigkeit ausgeführt werden.

Des weiteren ist bei der vorgenannten Ausführungsform ein Fall erläutert, bei dem der Controller CON zuerst ein Steuersignal R-SEARCH ausgibt. Da es jedoch offensichtlich ist, daß der Fehlerersetzungs- und Analysevorgang auch ähnlich dem oben genannten Verfahren in dem Fall ausgeführt werden kann, in dem zuerst ein Steuersignal C-SEARCH ausgegeben wird, unterbleibt die diesbezügliche Erläuterung.

Demzufolge kann gemäß der vorliegenden Erfindung ein Verfahren des Analysierens des Ersatzes fehlerhafter Zellen und ein Fehlerersetzungsanalysator geschaffen werden, welche die Fehlerer­ setzungsanalyse selbst bei einem Speicher mit vielen Speicherbereichen in kurzer Zeit ab­ schließen können. Außerdem kann, wenn der Fehlerersetzungsanalysator, der wie oben erläutert aufgebaut ist, in eine Speichertestvorrichtung integriert ist, die Prüfzeit des gesamten Speichers vermindert werden.

Während die vorliegende Erfindung unter Bezug auf die in beispielhafter Weise gezeigten bevorzugten Ausführungsformen beschrieben wurde, ist Fachleuten klar, 00667 00070 552 001000280000000200012000285910055600040 0002010034702 00004 00548daß verschiedene Modifikationen, Abweichungen, Änderungen und/oder kleinere Verbesserungen der oben beschriebenen Ausführungsformen vorgenommen werden können, ohne vom Sinn und Zweck der vorliegenden Erfindung abzuweichen. Demzufolge ist klar, daß die vorliegende Erfindung nicht auf die dargestellten Ausführungsformen beschränkt ist, sondern alle derartigen Modifikationen, Abweichungen, Änderungen und/oder kleineren Verbesserungen, die in den Bereich der durch die beigefügten Ansprüche definierten Erfindung fallen, umfassen soll.

Claims (9)

1. Verfahren zum Analysieren der Reparatur einer fehlerhaften Zelle in einem Speicher, umfassend folgende Schritte: Testen eines Speichers mit einer Mehrzahl von Speicherbereichen; Erfassen, ob die Anzahl fehlerhafter Speicherzellen auf einer Zeilen- oder Spaltenadressenleitung jedes der Speicherbereiche größer als die Anzahl an Reserveleitungen zum Ersetzen eines Fehlers ist oder nicht, wobei die Reserveleitungen in einer zu den Zeilen- oder Spaltenadressenleitungen senkrechten Richtung vorgesehen sind; Bestimmen, wenn die Anzahl fehlerhafter Speicherzellen größer als die Anzahl an Reserveleitungen ist, daß die fehlerhafte Speicherzelle eine "Muß- Reparatur" ist; und Annehmen, daß die fehlerhafte Speicherzelle auf der als "Muß-Reparatur" bestimmten Adressenleitung durch Verwendung der Reserveleitung repariert worden ist, und Aktualisieren von Daten zu einem derartigen Zustand, daß die "Muß-Reparatur" repariert worden ist, wobei das Verfahren des weiteren folgende Schritte umfaßt:
Ausführen, jedesmal dann, wenn eine "Muß-Reparatur" an einer Zeilenadresse oder einer Spaltenadresse erfaßt worden ist, eines Aktuaüsierungsprozesses der Daten an der Position der Zeilenadresse oder der Spaltenadresse, an der dis "Muß-Reparatur" erfaßt worden ist; und
Fortsetzen der Suche nach einer "Muß-Reparatur", nachdem der Aktualisierungsprozeß der Daten abgeschlossen ist.

2. Speichertestvorrichtung zum Testen eines Speichers mit einer Mehrzahl von Speicherbereichen und zumindest einer Reserveleitung zum Ersetzen eines Fehlers, die auf jedem der Speicherbereiche vorgesehen ist, wobei die Vorrichtung einen Fehlerersetzungsanalysator zum Zählen, bei jedem Speicherbereich, der Gesamtanzahl fehlerhafter Speicherzellen, der Anzahl fehlerhafter Speicherzellen auf jeder Zeilenadresse und der Gesamtanzahl fehlerhafter Speicherzellen auf jeder Spaltenadresse und zum Analysieren eines Verfahrens des Reparierens der fehlerhaften Speicherzellen für jeden Speicherbereich aufweist, und umfassend:
einen Detektor für den analysierten Speicherbereich zum Suchen, ob eine fehlerhafte Speicherzelle in den einzelnen Speicherbereichen existiert oder nicht, und zum Bestimmen, ob eine Fehlerersetzungsanalyse für den Speicherbereich ausgeführt werden sollte oder nicht;
einen Speicher zum Speichern der Anzahl an Reserveleitungen, wobei der Speicher jeweils die Anzahl an in einer Zeilenadressenrichtung vorgesehenen Reserveleitungen und die Anzahl an in einer Spaltenadressenrichtung vorgesehenen Reserveleitungen jedes Speicherbereichs speichert;
eine Muß-Reparatur-Suchvorrichtung zum Vergleichen der Anzahl an Reserveleitungen, die in dem Reserveleitungsanzahlspeicher gespeichert sind, mit der Anzahl fehlerhafter Speicherzellen auf einer Zeilenadressenleitung oder einer Spaltenadressenleitung der einzelnen Speicherbereiche, zum Erfassen eines Zustands, in dem die Anzahl fehlerhafter Speicherzellen größer als die Anzahl an Reserveleitungen ist, die in senkrechter Richtung zu der Adressenleitung vorhanden sind, und zum Bestimmen, daß der erfaßte Zustand eine Muß-Reparatur ist;
eine Datenaktualisierungsvorrichtung zum Ausführen, jedesmal dann, wenn die Muß- Reparatur-Suchvorrichtung eine Muß-Reparatur erfaßt, eines Prozesses der Aktualisierung von Daten zu einem Zustand derart, daß fehlerhafte Speicherzellen auf der Adressenleitung der erfaßten Muß-Reparatur durch Verwendung der Reserveleitung repariert worden sind;
eine Wiederinbetriebsetzungsvorrichtung zum Erfassen des Endes des von der Daten­ aktualisierungsvorrichtung ausgeführten Datenaktualisierungsprozesses und zum Wiederinbetrieb­ setzen der Muß-Reparatur-Suchvorrichtung;
Muß-Reparatur-Suchwiederaufnahmemittel, welche die Tatsache erfassen, daß die Datenaktualisierungsvorrichtung gearbeitet hat, und veranlaßt, daß die Muß-Reparatursuche wieder aufgenommen wird, unter der Bedingung, daß die Anzahl der durch den Simulationspro­ zeß der Datenaktualisierungsvorrichtung aktualisierten Reserveleitungen bei der Erfassung einer Muß-Reparatur verwendet wird; und
Suchbeendigungsmittel, welche die Tatsache erfassen, daß während der Suche nach einer Muß-Reparatur keine Muß-Reparatur erfaßt wird, und die Suche nach einer Muß-Reparatur für den in Analyse befindlichen Speicherbereich beenden.

3. Speichertestvorrichtung nach Anspruch 2, bei der der Detektor für den analysierten Speicherbereich umfaßt:
einen Speicherbereichsadressengenerator zum Erzeugen von Adressen, die der Mehrzahl von Speicherbereichen zugeordnet sind;
einen Gesamtfehleranzahlzähler/speicher zum Speichern der Gesamtanzahl fehlerhafter Speicherzellen für die einzelnen Speicherbereiche, wobei auf den Gesamtfehleran­ zahlzähler/speicher durch ein von dem Speicherbereichsadressengenerator ausgegebenes Speicherbereichsadressensignal zugegriffen wird und der die Gesamtanzahl fehlerhafter Speicherzellen des entsprechenden Speicherbereichs ausgibt;
eine Nullerfassungsanordnung, welche die Tatsache erfaßt, daß die aus dem Gesamtfehleranzahlzähler/speicher ausgelesene Gesamtanzahl fehlerhafter Speicherzellen "0" ist;
Mittel; welche die aus dem Speicherbereichsadressengenerator ausgegebene Adresse jedesmal dann inkrementiert, wenn die Nullerfassungsanordnung "0" erfaßt; und
Mittel, welche die Muß-Reparatur-Suchvorrichtung in dem Fall in Betrieb setzt, daß die aus dem Gesamtfehleranzahlzähler/speicher ausgelesene Gesamtanzahl fehlerhafter Speicherzellen ein von "0" verschiedener numerischer Wert ist.

4. Speichertestvorrichtung nach Anspruch 2, bei der der Reserveleitungsanzahlspeicher umfaßt: einen Speicher zum Speichern der Anzahl an in der Zeilenadressenrichtung vorgesehenen Reserveleitungen; und einen Speicher zum Speichern der Anzahl an in der Spaltenadressenrichtung vorgesehenen Reserveleitungen, wobei auf die Speicher durch ein von dem Speicherbereichsadressengenerator ausgegebenes Speicherbereichsadressensignal zugegriffen wird und die Speicher die Anzahl an Reserveleitungen ausgeben, die in dem entsprechenden Speicherbereich vorgesehen sind.

5. Speichertestvorrichtung nach Anspruch 2, bei der die Muß-Reparatur-Suchvorrichtung umfaßt:
einen Zeilenadressenfehleranzahlzähler/speicher zum Speichern der Anzahl fehlerhafter Speicherzellen auf den einzelnen Zeilenadressenleitungen für jeden Speicherbereich;
einen Spaltenadressenfehleranzahlzähler/speicher zum Speichern der Anzahl fehlerhafter Speicherzellen auf den einzelnen Spaltenadressenleitungen für jeden Speicherbereich;
einen Zeilenadressengenerator zum Zugreifen auf den Zeilenadressenfehleranzahl­ zähler/speicher;
einen Spaltenadressengenerator zum Zugreifen auf den Spaltenadressenfehleran­ zahlzähler/speicher;
einen ersten Komparator zum Vergleichen der aus dem Zeilenadressenfehleran­ zahlzähler/speicher ausgelesenen Anzahl fehlerhafter Speicherzellen auf den einzelnen Zeilen­ adressenleitungen mit der Anzahl an in der zu den Zeilenadressenleitungen senkrechten Richtung vorgesehenen Reserveleitungen und zum Erfassen einer Muß-Reparatur auf den Zeilenadres­ senleitungen; und
einen zweiten Komparator zum Vergleichen der aus dem Spaltenadressenfehleran­ zahlzähler/speicher ausgelesenen Anzahl fehlerhafter Speicherzellen auf den einzelnen Spalten­ adressenleitungen mit der Anzahl an in der zu den Spaltenadressenleitungen senkrechten Richtung vorgesehenen Reserveleitungen und zum Erfassen einer Muß-Reparatur auf den Spaltenadressenleitungen.

6. Speichertestvorrichtung nach Anspruch 2, bei der die Datenaktualisierungsvorrich­ tung umfaßt:
einen Controller zum Ausführen einer Steuerung, die den Zeilenadressengenerator oder den Spaltenadressengenerator beim Inkrementierungsvorgang an der Ausführung des Inkrementierungsvorgangs hindert, und einer Steuerung, die den Spaltenadressengenerator oder den Zeilenadressengenerator, der im Betrieb pausiert hat, während einer Suche nach einer Muß- Reparatur von der ersten Adresse zur letzten Adresse durch ein Erfassungssignal inkrementiert, daß die Muß-Reparatur-Suchvorrichtung entweder eine Muß-Reparatur auf einer Zeilenadressenleitung oder eine Muß-Reparatur auf einer Spaltenadressenleitung erfaßt hat;
einen ersten Subtrahierer zum Aktualisieren der Anzahl an Reserveleitungen durch die Annahme, daß eine Reserveleitung für den Ersatz der erfaßten Muß-Reparatur verwendet worden ist, und durch Einstellen der aktualisierten Anzahl an Reserveleitungen in dem Speicher zum Speichern der Anzahl an Reserveleitungen;
einen zweiten Subtrahierer zum Ausführen einer Subtraktion von "1" von der Gesamtanzahl fehlerhafter Speicherzellen des entsprechenden Speicherbereichs, die jedesmal dann vom Gesamtfehleranzahlzähler/speicher ausgegeben wird, wenn eine fehlerhafte Speicherzelle aus dem Zeilenadressenfehleranzahlzähler/speicher oder dem Spaltenadressenfehleranzahlzähler/speicher ausgelesen wird, die durch den Inkrementie­ rungsvorgang des Zeilenadressengenerators oder des Spaltenadressengenerators ausgelesen werden, der seinen Inkrementierungsvorgang begonnen hat, und zum Einstellen des Ergebnisses der Subtraktion in dem Gesamtfehleranzahlzähler/speicher; und
einen dritten und einen vierten Subtrahierer zum Ausführen einer Subtraktion von "1" von der Anzahl fehlerhafter Speicherzellen des entsprechenden Speicherbereichs, die aus dem Zeilenadressenfehleranzahlzähler/speicher bzw. dem Spaltenadressenfehleranzahlzähler/speicher jedesmal dann ausgegeben wird, wenn eine fehlerhafte Speicherzelle aus dem Zeilenadressenfehleranzahlzähler/speicher bzw. dem Spaltenadressenfehleranzahlzähler/speicher ausgelesen wird, und zum Einstellen des Ergebnisses der Subtraktionen in dem Zeilenadressen­ fehleranzahtzähier/speicher bzw. dem Spaltenadressenfehleranzahlzähler/speicher.

7. Speichertestvorrichtung nach Anspruch 2, bei der die Wiederinbetriebsetzungsvor­ richtung umfaßt:
ein Paar Übertragswähler zum Erfassen der Tatsache, daß das vom Zeilen­ adressengenerator bzw. vom Spaltenadressengenerator ausgegebene Zeilenadressensignal und das Spaltenadressensignal jeweils ihre letzten Adressen erreicht haben; und
einen Controller, der aus diesen Übertragswählern ausgegebene Übertragssignale empfängt und eine Steuerung ausführt, die den Inkrementierungsvorgang des Zeilenadressenge­ nerators oder des Spaltenadressengenerators wiederaufnimmt, der im Betrieb pausiert hat.

8. Speichertestvorrichtung nach Anspruch 2, bei der die Muß-Reparatur-Suchwiederauf­ nahmemittel umfassen: eine Steueranordnung zum Ausführen einer Steuerung, die eine Koinzi­ denz zwischen dem Zustand, daß die Muß-Reparatur-Suchvorrichtung das Vorhandensein einer Muß-Reparatur entweder in der Zeilenadressenrichtung oder der Spaltenadressenrichtung erfaßt und in dem die Datenaktualisierungsvorrichtung arbeitet, um dis Anzahl an Reserveleitungen zu aktualisieren, die in dem Speicher zur Speicherung der Anzahl an Reserveleitungen gespeichert sind, und dem Zustand erfaßt, daß der Suchvorgang für eine Muß-Reparatur abgeschlossen ist, und Veranlassen eines Suchvorgangs nach einer Muß-Reparatur in der einen Adressenrichtung unter Verwendung der aktualisierten Anzahl an Reserveleitungen als Erfassungsbedingung einer auszuführenden Muß-Reparatur.

9. Speichertestvorrichtung nach Anspruch 2, bei der die Suchbeendigungsmittel umfas­ sen: Mittel zum Erfassen eines Abschlusses von zwei Zuständen, daß die von dem Speicher­ adressenbereichsgenerator erzeugte Adresse die letzte Adresse erreicht hat und daß die Muß- Reparatur-Suchvorrichtung den Suchvorgang für eine Muß-Reparatur in der Zeilenadressen­ richtung oder der Spaltenadressenrichtung ohne Erfassung einer Muß-Reparatur beendet hat.