DE10050076C2 - Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement - Google Patents

Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement

Info

Publication number
DE10050076C2
DE10050076C2 DE10050076A DE10050076A DE10050076C2 DE 10050076 C2 DE10050076 C2 DE 10050076C2 DE 10050076 A DE10050076 A DE 10050076A DE 10050076 A DE10050076 A DE 10050076A DE 10050076 C2 DE10050076 C2 DE 10050076C2
Authority
DE
Germany
Prior art keywords
layer
substrate
mask
ferromagnetic
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10050076A
Other languages
English (en)
Other versions
DE10050076A1 (de
Inventor
Siegfried Schwarzl
Alfred Kersch
Stefan Miethaner
Hermann Wendt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10050076A priority Critical patent/DE10050076C2/de
Priority to US09/974,938 priority patent/US6458603B1/en
Publication of DE10050076A1 publication Critical patent/DE10050076A1/de
Application granted granted Critical
Publication of DE10050076C2 publication Critical patent/DE10050076C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer ferromagneti­ schen Struktur zur Verwendung in einem MRAM (Magnetoresistive Random Access Memory), wobei eine Maske strukturiert wird, die Maske an einem Substrat angeordnet wird und an einem nicht von der Maske bedeckten Oberflächenbereich des Substrats die mikrotechnische Struktur erzeugt wird. Die Er­ findung betrifft weiterhin ein ferromagnetisches Bauelement mit einem Substrat und einer an dem Substrat angeordneten ferro­ magnetischen Struktur.
Insbesondere bei mikroelektronischen Bauelementen, d. h. bei elektronischen Bauelementen, deren Strukturabmessungen Werte im µm-Bereich und Subµm-Bereich erreichen, werden spezielle hochentwickelte Strukturierungsprozesse angewendet. Struktu­ ren mit besonders kleinen Abmessungen werden vor allem bei der Entwicklung von Datenspeichern angestrebt. Aber auch bei Mikrostrukturen für andere Anwendungen, wie beispielsweise Schreib- und/oder Leseköpfe für Festplatten, werden derartige Strukturierungsprozesse angewendet.
Bekannt ist es, zur Strukturierung dünner Schichten und Schichtsysteme Lithographieprozesse und Ätzprozesse anzuwen­ den. Insbesondere werden dabei durch die Lithographieprozesse Strukturen in Photolackschichten erzeugt und durch Ätzprozes­ se in die darunter liegenden dünnen Schichten bzw. Schichtsy­ steme übertragen. Für Schichtstrukturierungen im µm- und Subµm-Bereich sind anisotrope Plasmaätzverfahren bekannt, beispielsweise RIE (Reactive Ion Etching), RSE (Reactive Sputter Etching), ECR-Ätzen (Electron Cyclotron Resonance- Ätzen), ICP-Ätzen (Inductively Coupled Plasma-Ätzen) und CAIBE (Chemically Assisted Ion Beam Etching). Bei derartigen Ätzprozessen ist es erforderlich, daß die aus dem abzuätzen­ den Material entstandenen Reaktionsprodukte in die Gasphase übergehen und aus der Reaktionskammer entfernt werden können. Zahlreiche von ihren physikalischen Eigenschaften her für Mi­ krostrukturen geeignete Materialien können mit manchen oder allen bekannten Ätzverfahren nicht in befriedigender Weise strukturiert werden, da die beim Ätzen entstehenden Reakti­ onsprodukte an der Oberfläche des zu ätzenden Materials eine Passivierungsschicht bilden und so ein weiteres Ätzen und Entfernen des Materials verhindern. Weiterhin kann es bei Ätzprozessen generell zu Redepositionen des abgeätzten Mate­ rials kommen, beispielsweise an Ätzmasken, den Rändern der abzuätzenden Bereiche und an Teilen der Ätzkammer. Die Folge sind beispielsweise unerwünschte schräge Ätzflanken und Ver­ änderungen der Abmessungen von Ätzmasken. Es können aber auch elektrische Kurzschlüsse durch elektrisch leitfähige Redepo­ sitionen an den Flanken von Mehrfachschichtsystemen entste­ hen.
Insbesondere zum Einsatz in zukünftigen MRAM (Magnetoresistive Random Access Memories) werden Strukturen mit ferromagnetischen Materialien wie Ni, Fe und Co sowie Le­ gierungen mit diesen Materialien hergestellt und auf ihre Tauglichkeit untersucht. Bei der Strukturierung dieser Mate­ rialien in Ätzprozessen bilden sich die oben beschriebenen nichtflüchtigen Passivierungsschichten. In der Veröffentli­ chung "High Rate Etching of Metals for magnetoelectronic Applications" von S. J. Pearton et al., Electrochemical Socie­ ty Proceedings Volume 97-21, Seiten 270-285 (im folgenden kurz "Pearton" genannt) wird vorgeschlagen, einen Plasmaätz­ prozeß mit hoher Ionendichte anzuwenden, um die Bildung einer störenden Passivierungsschicht zu vermeiden. Nach Pearton führt die hohe Ionendichte zu einem hohen Ionenfluß, so daß normalerweise nicht flüchtige Reaktionsprodukte abgesputtert werden. Pearton schlägt vor, ferromagnetische Metallegierun­ gen wie NiFe und NiFeCo bei Anwesenheit von Cl im Ätzgas zu ätzen. Dadurch werden zwar höhere Ätzraten erreicht als mit reinem Ar-Ätzgas, jedoch führen resultierende chlorhaltige Verbindungen nach dem Ätzen zu einer Korrosion der Metalle­ gierungen. Die chlorhaltigen Verbindungen müssen in einem weiteren Prozeßschritt entfernt werden.
In der Veröffentlichung "Assessment of Dry Etching Damage in Permalloy Thin Films" von S. D. Kim et al., Journal of Applied Physics, Vol. 85, Nr. 8, Seiten 5992-5994 vom 15. April 1999 wird berichtet, daß Plasma-Trockenätzprozesse wie IBE (Ion Beam Etching) und RIE (Reactive Ion Etching) bei NiFe (Permalloy) aufgrund des Beschusses mit Ionen zu einer Beein­ trächtigung der magnetischen Eigenschaften führen.
Ein weiterer Nachteil von Plasma-Ätztechniken ist die geringe Selektivität der Ätzwirkung sowohl zur Ätzmaske als auch zum Substrat, auf dem das zu ätzende Material aufgebracht ist. Die Folge sind eine Abnutzung von Ätzmasken und eine uner­ wünschte Strukturierung des Substrats.
Die DE 25 40 300 C3 beschreibt ein Verfahren zur Herstellung eines Leitermusters auf einem Körper, wobei auf einer Ober­ fläche des Körpers eine maskierende Schicht angebracht wird, welche eine obere Teilschicht mit einem überhängenden Quer­ schnitt aufweist. Durch diese Maske werden leitende Teil­ schichten auf einem nicht von der Maske bedeckten Oberflä­ chenabschnitt des Körpers durch gerichtete Abscheideprozesse derart aufgebracht, dass die gesamte freie Oberfläche einer ersten leitenden Teilschicht von einer zweiten leitenden Teilschicht überdeckt wird.
Aus der Publikation "Stencil technique for the preparation of thin-film Josephson devices" von L. N. Dunkleberger in "J. Vac. Sci. Technol.", 15 (1978) 1, pp. 88-90, ist ebenfalls bekannt, auf einem Substrat eine Maske mit einem nach oben überhängenden Querschnitt anzuordnen und durch gerichtete Ab­ lagerungsprozesse die Schichten der Josephson-Kontakte durch die Maske abzulagern.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung einer ferromagnetischen Struktur der eingangs ge­ nannten Art anzugeben und ferner ein ferromagnetisches Bau­ element mit einer an einem Substrat angeordneten ferromagne­ tischen Struktur anzugeben, bei denen durch die Erzeugung der endgültigen lateralen Abmessungen der Struktur (Struk­ turierung) möglichst keine Schäden an der Struktur und dem Substrat bewirkt und/oder verursacht werden bzw. sind. Insbe­ sondere bei Strukturen mit ferromagnetischen Materialien sol­ len die magnetischen Eigenschaften dieser Materialien durch die Strukturierung und nachfolgende, durch die Strukturierung bedingte Prozeßschritte nicht negativ beeinflußt werden.
Die Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 und durch ein Bauelement mit den Merkmalen des Patentanspruchs 8 gelöst. Weiterbildungen sind Gegenstand der jeweils abhängigen Ansprüche.
Ein wesentlicher Gedanke der vorliegenden Erfindung besteht darin, das Anordnen des Materials der Struktur an dem Substrat in ein und demselben Prozeßschritt vorzunehmen wie zumindest einen Teil der Strukturierung der herzustellenden Struktur. Es wird zumindest an einer Stelle des Substrats al­ lein durch das Anordnen des Strukturmaterials an dem Substrat eine laterale Begrenzung der Struktur bewirkt. Ein nachfol­ gender Ätzprozeß, bei dem eine Schädigung der Struktur und/oder des Substrats eintreten könnte, wird somit überflüs­ sig.
Bei einer Ausführungsform wird eine Maske derart strukturiert und an dem Substrat angeordnet, daß die Maske einen Oberflä­ chenbereich des Substrats zwar abschattet, aber nicht be­ deckt. In Richtung einer Oberflächennormalen befindet sich die Maske in diesem Oberflächenbereich in einem Abstand zur Oberfläche. Danach wird Material der herzustellenden Struktur in einem gerichteten Ablagerungsprozeß an dem Substrat abge­ lagert. Unter einem gerichteten Ablagerungsprozeß wird ein Ablagerungsprozeß verstanden, bei dem sich das abzulagernde Material in der Regel gerichtet, nämlich geradlinig in Rich­ tung der Ablagerungsstelle bewegt. Dies schließt nicht aus, daß sich die Bewegungsrichtung des abzulagernden Materials beispielsweise durch Wechselwirkung einer Mehrzahl von Teil­ chen des Ablagerungsmaterials und/oder Beugung an Struktur­ kanten und/oder durch Streuung an ortsfesten Strukturen geän­ dert werden kann. Der überwiegende Teil des abzulagernden Ma­ terials wird sich jedoch im wesentlichen geradlinig von einer Ablagerungsquelle bzw. von einem Quellbereich der Ablagerung bis zum Ablagerungsort bewegen.
Ein wesentlicher Vorteil dieser Ausführungsform besteht dar­ in, daß an dem abgeschatteten Oberflächenbereich des Substrats deutlich weniger Material abgelagert wird als an unbedeckten und nicht abgeschatteten Oberflächenbereichen des Substrats. Ferner ist auch innerhalb des abgeschatteten Bereichs die Ablagerungsrate abhängig davon, wie weit der Abla­ gerungsort von dem Rand des abgeschatteten Bereichs entfernt ist. In der Regel wird die Ablagerungsrate mit zunehmendem Abstand vom Rand des abgeschatteten Bereichs stetig abnehmen. Durch die Dimensionierung der Maske und durch Einstellen des Abstandes der Maske von dem abgeschatteten Oberflächenbereich des Substrats sowie durch die Art und Prozeßführung des ge­ richteten Ablagerungsprozesses kann somit die örtliche Ver­ teilung der Dicke des abgelagerten Materials im abgeschatte­ ten Bereich gesteuert werden. Es ist daher beispielsweise möglich, am Rand des abgeschatteten Bereichs eine steilere oder weniger steile Flanke des abgelagerten Materials zu er­ zielen.
Bei einer speziellen Ausführungsform der Erfindung, bei der durch Ablagerung einer Mehrzahl von übereinander liegenden Schichten an dem Substrat die in diesem Fall mehrschichtige ferromagnetische Struktur erzeugt wird, können die zuvor ge­ nannten Steuerungsmöglichkeiten in vorteilhafter Weise ge­ nutzt werden. So ist es beispielsweise möglich, daß eine spä­ ter abgelagerte Schicht eine früher abgelagerte Schicht bis über den Rand der früher abgelagerten Schicht vollständig be­ deckt. Die später abgelagerte Schicht ist beispielsweise eine Tunnelbarriere, Diffusionsbarriere und/oder eine Trenn­ schicht, die eine Berührung des Materials der früher abgela­ gerten Schicht mit Material einer noch später als die Trenn­ schicht abgelagerten Schicht verhindert. Insbesondere kann so ein TMR (Tunnel Magnetoresistance)-Element oder ein GMR (Giant Magnetoresistance)-Element hergestellt werden. TMR- und GMR-Elemente können beispielsweise als Speicherelemente für zukünftige MRAM eingesetzt werden.
Insbesondere werden die später angeordnete Schicht und die früher angeordnete Schicht in Ablagerungsprozessen mit unter­ schiedlicher Winkelverteilung des abzulagernden Materials hergestellt. Unter Winkelverteilung wird hierbei die Winkel­ verteilung des abzulagernden Materials aus Sicht einer Quelle des Ablagerungsprozesses bzw. eines Quellbereichs des Ablage­ rungsprozesses verstanden. Quellen des Ablagerungsprozesses können beispielsweise ein Sputtertarget, eine elektrisch heizbare Verdampfungsquelle und/oder das Target eines elek­ tronischen Strahlverdampfers sein. Insbesondere durch Ioni­ sierung des abzulagernden Materials und durch elektrische Felder läßt sich die Winkelverteilung einstellen. Reine PVD (Physical Vapor Deposition)-Prozesse haben eine gleichmäßige­ re Winkelverteilung als PVD-Prozesse mit ionisiertem Ablage­ rungsmaterial bei Anwesenheit elektrischer Feldkräfte. Bei Elektronprozessen ist der Fluß von Ablagerungsteilchen in Richtung der elektrischen Feldkräfte größer.
Die Maske, die den Oberflächenbereich des Substrats abschat­ tet, kann vor, während und/oder nach ihrer Anordnung an dem Substrat strukturiert werden. Vorteilhafterweise wird sie derart angeordnet und strukturiert, daß ein erster Teil der Maske einen Oberflächenbereich des Substrats bedeckt und ein zweiter Teil der Maske einen Überhang bildet, der durch den ersten Teil gegen das Substrat abgestützt wird und der den abgeschatteten Oberflächenbereich definiert. Bevorzugtermaßen wird die Länge des Überhangs so auf die oben genannten Ein­ flußfaktoren zur Steuerung der Ablagerung des Strukturmateri­ als abgestimmt, daß der Rand der erzeugten Struktur nicht an die Maske anstößt. Zwischen die Maske und den Rand kann dann in einem folgenden Verfahrensschritt Füllmaterial angeordnet werden, das beispielsweise der elektrischen Isolierung oder als Diffusionsbarriere dient.
Bei einer besonders bevorzugten Ausführungsform wird bei der Anordnung der Maske an dem Substrat zunächst eine erste Mas­ kenschicht an dem Substrat abgeschieden. Dann wird eine zwei­ te Maskenschicht an der ersten Maskenschicht abgeschieden. Das Substrat ist somit in dem Bereich, in dem später die mi­ krotechnische Struktur erzeugt werden soll, von zwei aneinan­ der liegenden Maskenschichten bedeckt. Zur Strukturierung der Maske werden die zweite Maskenschicht und die erste Maskenschicht in definierten Bereichen wieder entfernt. Hierdurch ents teht ein Oberflächenbereich des Substrats, der weder bedeckt noch abgeschattet ist und somit für die Anlagerung des Struk­ turmaterials zur Verfügung steht. Die erste und die zweite Maskenschicht sind vorzugsweise aus unterschiedlichem Materi­ al. Der Prozeß zur Entfernung der ersten und der zweiten Mas­ kenschicht kann ein einstufiger oder mehrstufiger Prozeß sein. Danach wird in einem isotropen Ätzprozeß zusätzliches Material der ersten Maskenschicht zwischen der zweiten Mas­ kenschicht und dem Substrat entfernt. Hierdurch entsteht der Überhang, der durch die zweite Maskenschicht gebildet wird.
Häufig besteht Bedarf für ferromagnetische Strukturen, die ei­ nen geschlossen umlaufenden Rand mit definierter lokaler An­ ordnung haben sollen. Beispielsweise werden ferromagnetische Strukturen an einem definierten Ort unmittelbar auf ei­ nem Material abgeschieden, das dem elektrischen Anschluß der mikroelektronischen Struktur dient. Wird die Struktur nicht exakt an der richtigen Stelle angeordnet, ist die elektrische Kontaktierung ungenügend und können später Kurzschlüsse ent­ stehen. Hierfür bittet die zuvor beschriebene Anordnung und Strukturierung der Maske eine zuverlässige Lösung. Beispiels­ weise durch lithographische Verfahren können die erste und die zweite Maskenschicht präzise an der richtigen Stelle ge­ öffnet werden. Im wesentlichen definieren die Ränder der so geöffneten Bereiche auch die Ränder der später herzustellen­ den Struktur. Insbesondere bildet der abgeschattete Oberflä­ chenbereich einen geschlossen umlaufenden Rand um einen nicht abgeschatteten, mit der mikrotechnischen Struktur zu verse­ henden Oberflächenbereich des Substrats.
Beispielsweise um die ferromagnetische Struktur elektrisch zu isolieren und/oder um die Struktur mechanisch zu stabilisie­ ren, wird nach dem Erzeugen der ferromagnetischen Struktur vorzugsweise der abgeschattete Oberflächenbereich des Substrats und/oder die Oberfläche der ferromagnetischen Struktur mit einem Füllmaterial bedeckt. Insbesondere bei der zu­ vor beschriebenen Art der Anordnung und Strukturierung der Maske kann der gesamte in der ersten und zweiten Masken­ schicht geöffnete Bereich mit dem Füllmaterial aufgefüllt werden. Vorzugsweise wird wiederum danach durch Entfernen ei­ nes Teils der Maske und eines Teils des Füllmaterials eine planare Oberfläche gebildet. Die planare Oberfläche erlaubt dann beispielsweise die Abscheidung weiterer, planarer Schichten und somit die Erzeugung weiterer Strukturelemente in an sich bekannter Weise.
Das erfindungsgemäße ferromagnetische Bauelement ist dadurch gekennzeichnet, daß die sich entlang der gemeinsamen Grenz­ fläche zu dem Substrat erstreckende Struktur nach dem erfin­ dungsgemäßen Verfahren hergestellt wurde und daß die Formge­ bung der Strukturoberfläche oder zumindest einer Schicht der Struktur am Rand der Struktur ausschließlich das Resultat der Ablagerung des Strukturmaterials in dem gerichteten Ablage­ rungsprozeß ist. Die Oberfläche des Randes der Struktur bzw. der Schicht weist daher keinerlei Spuren einer nachträgli­ chen, nach dem Ende der Ablagerung des Strukturmaterials durchgeführten Strukturierungsmaßnahme auf. Insbesondere sind dort keine Reste von in einem Ätzprozeß auftretenden Chemika­ lien und/oder Ionen zu finden und ist der Oberflächenverlauf wie für einen Ablagerungsprozeß typisch, leicht unregelmäßig, d. h. die Oberfläche weist die typische Rauhigkeit auf. Dies läßt sich in entsprechender Weise wie in der oben genannten Veröffentlichung von S. D. Kim et al. beschrieben durch Rönt­ gen-Strukturanalyse-Untersuchungen feststellen.
Insbesondere wenn die ferromagnetische Struktur mit einem aus­ reichend langen Überhang der Schattenmaske hergestellt wurde, weist die Struktur an ihrem Rand eine charakteristische S- förmig geformte Oberfläche auf. Die Dicke der Struktur nimmt dort S-förmig von etwa 0 auf einen für die Struktur durch­ schnittlichen Wert zu.
Vorzugsweise ist die Struktur von einem angrenzenden Füllma­ terial umrahmt, welches auf das Substrat aufgebracht ist.
Ein wesentlicher Vorteil der Erfindung ist, daß auf aufwendi­ ge Plasmaätzverfahren zur Strukturierung der ferromagnetischen Struktur verzichtet werden kann. Zur Strukturierung der Schattenmaske können beispielsweise wesentlich einfacher auf­ gebaute Ätzanlagen mit bewährten Ätzprozessen verwendet wer­ den, die für Damascene-Prozesse eingesetzt werden. Insbeson­ dere bei mikroelektronischen Strukturen werden diese Anlagen ohnehin zur Herstellung der elektrischen Anschlußleitungen verwendet. Aufgrund der in situ-Strukturierung der Struktur durch gezielte örtlich begrenzte Ablagerung des Strukturmate­ rials werden Beschädigung der Struktur und/oder des Substrats durch strukturierende Ätzprozesse vermieden.
Die Erfindung wird nun unter Bezugnahme auf die beigefügte Zeichnung anhand von Ausführungsbeispielen näher beschrieben. Die Erfindung ist jedoch nicht auf diese Ausführungsbeispiele beschränkt. Die einzelnen Figuren der Zeichnung zeigen:
Fig. 1-7 verschiedene Stadien der Herstellung einer ferromagnetischen Struktur,
Fig. 8 und 9 jeweils einen beispielhaften Aufbau einer ferromagnetischen Struktur im Querschnitt,
Fig. 10 Simulationsergebnisse, die ein Querschnitts­ profil einer mikrotechnischen Struktur an ihrem Rand wiedergeben, und
Fig. 11(a)-11(c) verschiedene Stadien der Integration eines TMR-Elements in ein MRAM-Speicherbauelement.
Fig. 1 zeigt einen Querschnitt durch ein Substrat S mit daran angeordneten Schichten. Der Einfachheit halber wird im fol­ genden mit den Begriffen "oben" und "unten" auf die in den Fig. 1 bis 11 gewählte Darstellung Bezug genommen, ohne daß dies einschränkend für die Ausführung der Erfindung verstan­ den werden soll. Das Substrat S kann beispielsweise eine CMOS-, Bipolar-, BiCMOS- oder GaAs-Halbleiterschaltung inklu­ sive Metallisierungsstrukturen sein. Auf dem Substrat S ist eine erste Dielektrikumsschicht D1 aus einem ersten dielek­ trischen Material abgeschieden. Wiederum auf der Schicht D1 ist eine zweite Dielektrikumsschicht D2 aus einem zweiten, von dem ersten dielektrischen Material unterschiedlichen die­ lektrischen Material abgeschieden. Wiederum auf der Schicht D2 ist eine lithographisch erzeugte Maske LM angeordnet. Die Maske LM weist eine lochartige, durch die Maskenschicht durchgehende Öffnung O auf.
Ausgehend von dem in Fig. 1 dargestellten Aufbau wird in ei­ nem folgenden Prozeßschritt durch einen anisotropen Ätzprozeß die Öffnung O möglichst maßhaltig in die Schicht D2 übertra­ gen, d. h. es wird eine Durchgangsöffnung in der Schicht D2 mit möglichst derselben Öffnungsweite erzeugt. Anschließend wird in einem isotropen Ätzprozeß das Material der Schicht D1 geätzt, so daß in der Schicht D1 eine Öffnung mit größerer Öffnungsweite als die Weite der Öffnung in der Schicht D2 entsteht. Der isotrope Ätzprozeß ist ein selektiver Ätzpro­ zeß, in dem das Material der Schicht D2 und das des Substrats S allenfalls geringfügig abgeätzt werden. Anschließend wird die Maske LM entfernt. Der so entstandene Aufbau ist in Fig. 2 dargestellt.
Die auf diese Weise strukturierten Schichten D1, D2 bilden eine Schattenmaske SM, wobei das Material der Schicht D2 an der Öffnung einen in sich geschlossen umlaufenden Überhang U bildet, die Länge des Überhangs U ist gleich der Differenz der Radien der kreisförmigen Öffnungen in den Schichten D1, D2. Alternativ können die Öffnungen auch eine rechteckige Form oder andere Formen aufweisen.
Durch gerichtetes Abscheiden, z. B. durch Sputtern des abzula­ gernden Materials oder durch direktes Verdampfen des abzula­ gernden Materials, wird ein Strukturelement SE auf der Ober­ fläche des Substrats S abgeschieden (Fig. 3). Aufgrund der Abschattung eines Teils der Oberfläche des Substrats S durch den Überhang U und aufgrund der Direktionalität des Ablage­ rungsprozesses entsteht am Rand des abgeschatteten Oberflä­ chenbereichs eine Flanke bzw. ein Rand R des Strukturelements SE. Da während des Ablagerungsprozesses sich Material auch an der Schicht D2 anlagert und somit die Öffnungsweite der Schicht D2 verringert und da die Schichtdicke des Strukture­ lements SE kontinuierlich zunimmt, verläuft der Rand R nicht in senkrechter Richtung zur Oberfläche des Substrats S. Im Gegensatz zu vorbekannten Strukturierungsprozessen durch Ätz­ techniken, bei denen solche Flanken meist unerwünscht sind, da sie beispielsweise die laterale elektrische Isolierung der Struktur erschweren, ist die Formgebung des Randes R hier kein Nachteil. Es bleibt, so weit überhaupt eine Isolation erforderlich ist, genügend Raum zwischen dem Rand R und dem Material der Schicht D1 für eine gute Isolierung. Weiterhin kann, wie noch näher erläutert wird, der geneigte Verlauf des Randes R ein Vorteil sein, wenn eine weitere, dünne Schicht auf dem Strukturelement SE abgeschieden werden soll.
Wie Fig. 10 zeigt, verläuft der Rand R im Querschnitt nicht geradlinig. Fig. 10 zeigt das Ergebnis einer Simulation der Abscheidung eines Strukturelements, das sich aus drei Schich­ ten zusammensetzt. In Fig. 10 ist ein Ausschnitt der in Fig. 3 gezeigten Öffnung in den Schichten D1, D2 dargestellt. Die Maßeinheit der an der horizontalen und vertikalen Achse auf­ getragenen Werte ist beispielsweise µm. Die untere und die obere Schicht des Strukturelements bestehen aus Ta, die Zwi­ schenschicht aus Al. Aus Fig. 10 ist das typische S-förmige Querschnittsprofil des Randes R deutlich erkennbar. Ausgehend von einem durchschnittlichen Dickenwert für die Dicke des Strukturelements, wie er etwa bei dem Wert 0,1 auf der hori­ zontalen Achse vorliegt, nimmt die Dicke zum Rand hin zunächst progressiv, d. h. schneller als linear, ab und dann nach Erreichen eines Wendepunktes degressiv, d. h. langsamer als linear, ab. Die Ablagerung AB (Fig. 3 und Fig. 10) führt zu einer Verringerung der Öffnungsweite in der Schicht D2 und beeinflußt damit die Formgebung des Randes R. In Fig. 10 ist deutlich erkennbar, daß die obere Schicht aus Ta wegen des sich schließenden Spaltes zwischen dem Strukturelement und der Schicht D2 kaum noch Material am auslaufenden Ende des Randes R aufweist.
Nach der Herstellung des Strukturelements SE wird die Öffnung in den Schichten D1, D2 vollständig mit einem Füllmaterial aufgefüllt, so daß eine Füllschicht FS entsteht. Dies erfolgt beispielsweise durch einen CVD (Chemical Vapor Deposition)- Prozeß, in dem SiO2 oder Si3N4 als Füllmaterial abgeschieden wird. Weitere Möglichkeiten sind das Aufschleudern von Spin- on-Glas oder von Polyimid oder andere bekannte Füllprozesse. Es ist nicht erforderlich, daß die Öffnung in den Schichten D1, D2 lunkerfrei aufgefüllt wird. Vorteilhafterweise wird jedoch das Strukturelement SE durch das Füllmaterial voll­ ständig bedeckt. Vorzugsweise wird nach Erreichen des in Fig. 4 dargestellten Aufbaus das Material der Füllschicht FS und der Schattenmaske SM so weit abgetragen, daß Bereiche, in de­ nen Hohlräume vorhanden sein könnten, vollständig aus dem Ge­ samtaufbau entfernt sind. Dies erfolgt beispielsweise durch CMP (Chemisch Mechanisches Polieren) bis das Material der Schicht D2 vollständig abgetragen ist (Fig. 5). Dabei können auch Ätzprozesse wie Plasmaätzen und naßchemisches Ätzen ein­ bezogen werden. Die vollständige Bedeckung des Strukturele­ ments SE schützt dieses dabei und ggf. in späteren Prozeß­ schritten vor Beschädigungen. Falls nach einem teilweisen Entfernen des Füllmaterials und des Materials der Schatten­ maske SM die Öffnung in der Schattenmaske SM bzw. in den Schichten D1, D2 noch nicht ausreichend aufgefüllt sein soll­ te, kann dies nun unter vereinfachten Bedingungen nachgeholt werden. Das Auffüllen ist erleichtert, da das Aspektverhält­ nis der Öffnung (Verhältnis der Öffnungstiefe zur Öffnungsweite) deutlich verringert ist. Vorteilhafterweise wird zu­ nächst das Material der Schicht D2 und der Füllschicht FS bis unter das Niveau der Unterkante der Schicht D2 entfernt, be­ vor mit dem erneuten Aufbringen von Füllmaterial begonnen wird.
Insbesondere wenn das Strukturelement SE an seiner Oberfläche freigelegt werden muß, beispielsweise um es elektrisch zu kontaktieren, kann durch CMP weiteres Material der Schatten­ maske SM (der Schicht der D1) und der Füllschicht FS entfernt werden, bis die Oberfläche des Strukturelements SE freigelegt ist (Fig. 6). Alternativ wird die Oberfläche des Strukturele­ ments SE durch ein lithographisches Verfahren und anschlie­ ßendes Ätzen eines Loches freigelegt. Das Ätzen erfolgt bei­ spielsweise durch RIE (Reactive Ion Etching). Der dadurch er­ reichte Aufbau ist in Fig. 7 dargestellt.
Fig. 8 und Fig. 9 zeigen unterschiedliche Varianten des Auf­ baus eines Strukturelements SE, wie es beispielsweise in den Prozeßschritten gemäß Fig. 1 bis Fig. 7 hergestellt wurde.
Das in Fig. 8 dargestellte Strukturelement SE weist eine Grundschicht GS mit einer im wesentlichen planaren Oberfläche und eine Deckschicht DS mit ebenfalls einer im wesentlichen planaren Oberfläche auf. Die Deckschicht DS bedeckt in diesem Ausführungsbeispiel nicht, oder nicht vollständig, den Rand der Grundschicht GS. Dieser Aufbau kann auf einfache Weise dadurch erreicht werden, daß die Deckschicht DS und die Grundschicht GS in Ablagerungsprozessen mit zunehmender Di­ rektionalität bzw. mit zunehmend ausgeprägter ungleichförmi­ ger Winkelverteilung aufgebracht werden kann. Auf diese Weise gelangt das Material der Deckschicht DS nicht mehr in den Randbereich der Grundschicht GS.
Der in Fig. 9 gezeigte Aufbau des Strukturelements SE unter­ scheidet sich von dem in Fig. 8 Gezeigten dadurch, daß eine zusätzliche Zwischenschicht ZS zwischen die Grundschicht GS und die Deckschicht DS aufgebracht wurde. Die Zwischenschicht ZS wurde in einem Ablagerungsprozeß mit geringerer Direktio­ nalität bzw. gleichförmigerer Winkelverteilung aufgebracht, so daß die Ränder der Grundschicht GS vollständig mit dem Ma­ terial der Zwischenschicht ZS bedeckt sind. Auf diese Weise lassen sich beispielsweise TMR- oder GMR-Elemente zum Einsatz in MRAM-Bauelementen herstellen. Bei TMR-Elementen besteht die Grundschicht (beispielsweise die hartmagnetische Schicht) z. B. aus NiFeCo, die Zwischenschicht beispielsweise aus Al2O3 und die Deckschicht DS z. B. NiFe (beispielsweise die weichma­ gnetische Schicht).
Die anhand von Fig. 1 bis Fig. 7 beschriebenen Fertigungspro­ zesse werden beispielsweise wie folgt durchgeführt: die Deck­ schicht D1 wird bei einer Schichtdicke von 50 nm in einem PECVD (Plasma Enhanced Chemical Vapor Deposition)-Prozeß her­ gestellt. Das Material ist beispielsweise Si3N4. Die Schicht D2 besteht beispielsweise aus SiO2, das mit einer Schichtdic­ ke von 200 nm ebenfalls in einem PECVD-Prozeß aufgebracht wurde. Bei der Photolithographie zur Erzeugung der Maske LM wurden Löcher mit einer Breite von ca. 350 nm strukturiert. Die Strukturierung der Schicht D2 erfolgte in einem anisotro­ pen RIE (Reactive Ion Etching)-Prozeß mit CHF3, CF4 und Ar- Ätzgas. Die isotrope Ätzung der Schicht D1 wurde durch RIE, Plasmaätzen und/oder durch CDE (Chemical Dry Etching) be­ wirkt. Geeignete Ätzgase sind CF4 mit O2, SF6 und NF3. Alter­ nativ kann das Loch in der Schicht D1 naßchemisch bei Anwe­ senheit von H3PO4 und Temperaturen von 160 bis 180°C erfolgen.
Das Strukturelement SE ist beispielsweise ein TMR-Element, das unter Anpassung der Direktionalität des Ablagerungspro­ zesses in der anhand von Fig. 9 erläuterten Form hergestellt wurde. Dabei wurden der Druck und die grundsätzliche Art des Ablagerungsprozesses entsprechend angepaßt. In einem Sputter- Prozeß wurde der Target-Substrat-Abstand und die elektrische Spannung der Hochfrequenz einer Sputter-Anlage verändert. Als weiterer Parameter steht wie bereits beschrieben der Ionisierungsgrad des Gases in der Prozeßkammer zur Verfügung (IMP- Prozeß, im Unterschied zum Standard PVD-Prozeß). Bei der Ent­ fernung der Schicht D1 außerhalb des Zellenfeldes ZF (Fig. 11a) wurde ein RIE-Prozeß unter Anwesenheit von CF4 mit Ar oder SF6 mit He angewandt. Der hierzu erforderliche Lithogra­ fieschritt ist hinsichtlich Auflösung und Overlay- Justiergenauigkeit unkritisch. Die Schicht D3 (Fig. 11) wur­ de in einem PECVD-Prozeß bei einer Schichtdicke von 50 nm aus dem Material Si3N4 abgeschieden. Die Schicht D4 wurde eben­ falls in einem PECVD-Prozeß mit einer Schichtdicke von 400-­ 600 nm als SiO2 abgeschieden. Die Strukturierung der oberen Leiterbahnen Lo (Fig. 11) im Zellenfeld ZF und für die Vias in der Peripherie P erfolgte durch eine Damascene-Prozeß, d. h. durch Photolithographie, RIE der SiO2-Schicht D4 selek­ tiv zur Schicht D3 unter Anwesenheit von CHF3 und CF4 und Ar, durch RIE der Schicht D3 selektiv zu dem obersten Schichtma­ terial des Strukturelements und selektiv zu dem Material der Füllschicht FS unter Anwesenheit von CF4 und Ar, durch Ab­ scheidung einer TaN/Ta-Doppelschicht von 15 nm Gesamtdicke als Diffusionbarriere DB in einem Sputter-Prozeß und durch Abscheidung von Cu mit einer Dicke von mindestens 200 nm durch Sputtern. Schließlich wurde die in Fig. 11(c) darge­ stellte planare Oberfläche in einem CMP-Prozeß erreicht, in­ dem das Cu und das TaN bzw. Ta selektiv zu dem SiO2 der Schicht D4 abgetragen wurde.
Fig. 11 zeigt einen Querschnitt durch einen Teil eines Zel­ lenfeldes ZF mit angrenzendem Peripheriebereich. Beispielhaft ist nur eine TMR-Zelle des Zellenfeldes ZF dargestellt, näm­ lich das Strukturelement SE, das beispielsweise in einem Ver­ fahren hergestellt wurde, wie es anhand von Fig. 1 bis Fig. 9 beschrieben wurde. Das Zellenfeld ZF ist ein Feld von Spei­ cherzellen wie bei dem Strukturelement SE für ein MRAM.
Nach dem Erreichen des Aufbaus, der in Fig. 9 dargestellt ist, wird zunächst die Schicht D1 im Bereich der Peripherie P abgetragen. Anschließend wird eine dritte Dielektrikumsschicht D3 auf die durch die Schicht D1, die Füllschicht FS und das Strukturelement SE gebildete planare Oberfläche (im Zellenfeld ZF) bzw. auf die bereits vorhandene untere Leiter­ bahn Lu zur elektrischen Kontaktierung des Zellenfeldes bzw. einer Reihe des Zellenfeldes aufgebracht. Die untere Leiter­ bahn Lu ist bereits in eine Diffusionsbarriere DB eingebet­ tet, welche wiederum nach unten durch das eigentliche Substrat S des Aufbaus begrenzt wird. Seitlich ist die Diffu­ sionsbarriere DB um die untere Leiterbahn Lu durch ein Die­ lektrikumsmaterial begrenzt. Weiterhin kann die untere Lei­ terbahn Lu an ihrer oberen Seite ebenfalls durch eine Diffu­ sionsbarriere (nicht dargestellt) begrenzt sein, die sich in diesem Fall zwischen der unteren Leiterbahn Lu und dem Struk­ turelement SE befindet. Auf die dritte Dielektrikumsschicht D3 wird wiederum eine vierte Dielektrikumsschicht D4 aufge­ bracht. Damit ist der in Fig. 11(a) gezeigte Aufbau er­ reicht.
Anschließend werden obere Leiterbahnen Lo (im Zellenfeld ZF) bzw. Vias V (in der Peripherie P) nach der Damascene-Technik (Inlay-Technik) hergestellt. Hierzu werden zunächst nach ei­ nem Lithographieverfahren mit anschließender Ätzung Löcher bzw. Gräben durch die Schichten D3, D4 hindurch bis zu den Strukturelementen SE bzw. zu der unteren Leiterbahn Lu er­ zeugt (Fig. 11(b)). Wiederum anschließend wird zunächst eine Diffusionsbarriere DB in die erzeugten Löcher eingebracht, so daß sie den Rand der Löcher vollständig bedeckt. Die Diffusi­ onsbarriere DB dient insbesondere der Verhinderung von Diffu­ sion des noch einzubringenden Materials der Leiterbahnen Lo, V (beispielsweise Cu). Anschließend werden die länglichen Kontaktlöcher mit elektrisch leitendem Material aufgefüllt. Abschließend erfolgt das Planarisieren der Oberfläche. Dieser Zustand ist in Fig. 11(c) dargestellt.

Claims (10)

1. Verfahren zur Herstellung einer ferromagnetischen Struktur (SE) zur Verwendung in einem MRAM, bei welchem
eine Maske (SM) auf einem Substrat (S) derart angeordnet wird, dass sie einen Oberflächenbereich des Substrats (S) zwar abschattet, aber nicht bedeckt, und
auf einem nicht von der Maske (SM) bedeckten Oberflächenbe­ reich des Substrats (S) die ferromagnetische Struktur (SE) dadurch gebildet wird, dass eine erste ferromagnetische Schicht (GS), eine nicht magnetische Zwischenschicht (ZS) und eine zweite ferromagnetische Schicht (DS) jeweils durch einen gerichteten Ablagerungsprozess übereinander abgela­ gert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Maske (SM) derart angeordnet und strukturiert wird, dass ein erster Teil der Maske (SM) einen Oberflächenbereich des Substrats (S) bedeckt und ein zweiter Teil der Maske (SM) ei­ nen Überhang (U) bildet, der durch den ersten Teil gegen das Substrat (S) abgestützt wird und der den abgeschatteten Ober­ flächenbereich definiert.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass bei der Anordnung der Maske (SM) zunächst eine erste Masken­ schicht (D1) auf dem Substrat (S) abgeschieden wird und dann auf der ersten Maskenschicht (D1) eine zweite Maskenschicht (D2) abgeschieden wird und daß zur Strukturierung der Maske (SM) die zweite Maskenschicht (D2) und die erste Masken­ schicht (D1) in definierten Bereichen wieder entfernt werden und durch einen isotropen Ätzprozeß zusätzliches Material der ersten Maskenschicht (D1) zwischen der zweiten Maskenschicht (D2) und dem Substrat (S) entfernt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der abgeschattete Oberflächenbereich einen geschlossen umlau­ fenden Rand um einen nicht abgeschatteten, mit der ferroma­ gnetischen Struktur (SE) zu versehenden Oberflächenbereich des Substrats (S) bildet.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass nach dem Erzeugen der ferromagnetischen Struktur (SE) der ab­ geschattete Oberflächenbereich de Substrats (S) und/oder die Oberfläche der ferromagnetischen Struktur (SE) mit einem Füllmaterial bedeckt werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass durch Entfernen eines Teils der Maske (SM) und eines Teils des Füllmaterials eine planare Oberfläche gebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass eine später angeordnete Schicht (ZS; DS) auf einer früher an­ geordneten Schicht (GS; ZS) der Struktur (SE) angeordnet wird, wobei die Schichten (GS, ZS; ZS, DS) in Ablagerungspro­ zessen mit unterschiedlicher Winkelverteilung des abzulagern­ den Materials hergestellt werden.
8. Ferromagnetisches Bauelement mit
einem Substrat (S) und
einer auf dem Substrat (S) angeordneten ferromagnetischen Struktur (SE),
dadurch gekennzeichnet, dass
die sich entlang der gemeinsamen Grenzfläche zu dem Substrat (S) erstreckende Struktur (SE) nach einem Verfahren gemäß ei­ nem der Ansprüche 1 bis 7 hergestellt wurde und die Formge­ bung der Strukturoberfläche oder zumindest einer Schicht (GS, ZS, DS) der Struktur (SE) am Rand (R) der Struktur (SE) ausschließlich das Resultat der Ablagerung des Strukturmaterials in dem richtungsabhängigen Ablagerungsprozeß ist.
9. Bauelement nach Anspruch 8, dadurch gekennzeichnet, dass die Dicke der Struktur (SE) am Rand (R) der Struktur (SE) S- förmig von etwa 0 auf einen für die Struktur (SE) durch­ schnittlichen Wert zunimmt.
10. Bauelement nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Struktur (SE) von einem angrenzenden Füllmaterial umrahmt ist, welches auf das Substrat (S) aufgebracht ist.
DE10050076A 2000-10-10 2000-10-10 Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement Expired - Fee Related DE10050076C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10050076A DE10050076C2 (de) 2000-10-10 2000-10-10 Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement
US09/974,938 US6458603B1 (en) 2000-10-10 2001-10-10 Method of fabricating a micro-technical structure, and micro-technical component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10050076A DE10050076C2 (de) 2000-10-10 2000-10-10 Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement

Publications (2)

Publication Number Publication Date
DE10050076A1 DE10050076A1 (de) 2002-04-18
DE10050076C2 true DE10050076C2 (de) 2003-09-18

Family

ID=7659230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10050076A Expired - Fee Related DE10050076C2 (de) 2000-10-10 2000-10-10 Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement

Country Status (2)

Country Link
US (1) US6458603B1 (de)
DE (1) DE10050076C2 (de)

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6783994B2 (en) * 2002-04-26 2004-08-31 Freescale Semiconductor, Inc. Method of fabricating a self-aligned magnetic tunneling junction and via contact
US6828639B2 (en) * 2002-07-17 2004-12-07 Micron Technology, Inc. Process flow for building MRAM structures
DE10249207B4 (de) * 2002-10-22 2006-04-06 Infineon Technologies Ag Verfahren zur Herstellung eines ringförmigen Mikrostrukturelementes
US6660568B1 (en) 2002-11-07 2003-12-09 International Business Machines Corporation BiLevel metallization for embedded back end of the line structures
US20050148196A1 (en) * 2003-12-26 2005-07-07 Manish Sharma Method and system for patterning material in a thin film device
US7410816B2 (en) * 2004-03-24 2008-08-12 Makarand Gore Method for forming a chamber in an electronic device and device formed thereby
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7696503B2 (en) * 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
JP4640047B2 (ja) * 2005-08-30 2011-03-02 沖電気工業株式会社 エッチング方法、金属膜構造体の製造方法およびエッチング構造体
EP1786027A3 (de) * 2005-11-14 2009-03-04 Schott AG Plasma-Àtzen von konischen Strukturen
US7829876B2 (en) * 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7741636B2 (en) * 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US7732800B2 (en) * 2006-05-30 2010-06-08 Macronix International Co., Ltd. Resistor random access memory cell with L-shaped electrode
US7772581B2 (en) * 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
KR101281166B1 (ko) * 2006-10-17 2013-07-02 삼성전자주식회사 섀도우 마스크와 그 제조방법 및 섀도우 마스크를 이용한박막 형성방법
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
JP2009065000A (ja) * 2007-09-07 2009-03-26 Tokyo Electron Ltd 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US8178386B2 (en) 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US20090098309A1 (en) * 2007-10-15 2009-04-16 Advantech Global, Ltd In-Situ Etching Of Shadow Masks Of A Continuous In-Line Shadow Mask Vapor Deposition System
US8158965B2 (en) * 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US7713755B1 (en) 2008-12-11 2010-05-11 Magic Technologies, Inc. Field angle sensor fabricated using reactive ion etching
US8829646B2 (en) * 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US9082954B2 (en) 2010-09-24 2015-07-14 Macronix International Co., Ltd. PCRAM with current flowing laterally relative to axis defined by electrodes
US8497182B2 (en) 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US8981330B2 (en) 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
US9087542B1 (en) 2012-12-10 2015-07-21 Western Digital (Fremont), Llc Method for providing a structure having reduced voids in a magnetic recording transducer
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
US9336879B2 (en) 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
DE102014116076A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Verfahren zum Aufbringen eines Materials auf einer Oberfläche
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9793323B1 (en) 2016-07-11 2017-10-17 Macronix International Co., Ltd. Phase change memory with high endurance
US10593869B2 (en) * 2016-07-26 2020-03-17 Allegro Microsystems, Llc Methods for patterning a magnetic sensing layer
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2540300C3 (de) * 1974-09-19 1981-05-21 Naamloze Vennootschap Philips' Gloeilampenfabrieken, Eindhoven Verfahren zur Herstellung eines Leitermusters auf einem Körper
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
DE19622415A1 (de) * 1996-06-04 1997-12-11 Siemens Ag CMOS-Halbleiterstruktur und Verfahren zur Herstellung derselben
US5804458A (en) * 1996-12-16 1998-09-08 Motorola, Inc. Method of fabricating spaced apart submicron magnetic memory cells
EP0936624A2 (de) * 1998-02-10 1999-08-18 International Business Machines Corporation Magnetoresistiven Speicheranordnungen
US6048739A (en) * 1997-12-18 2000-04-11 Honeywell Inc. Method of manufacturing a high density magnetic memory device
WO2000052701A1 (de) * 1999-02-26 2000-09-08 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390061A (en) * 1990-06-08 1995-02-14 Hitachi, Ltd. Multilayer magnetoresistance effect-type magnetic head
US5764567A (en) * 1996-11-27 1998-06-09 International Business Machines Corporation Magnetic tunnel junction device with nonferromagnetic interface layer for improved magnetic field response
US5729410A (en) * 1996-11-27 1998-03-17 International Business Machines Corporation Magnetic tunnel junction device with longitudinal biasing
US6104633A (en) * 1998-02-10 2000-08-15 International Business Machines Corporation Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices
US6312816B1 (en) * 1998-02-20 2001-11-06 Advanced Technology Materials, Inc. A-site- and/or B-site-modified PbZrTiO3 materials and (Pb, Sr, Ca, Ba, Mg) (Zr, Ti, Nb, Ta)O3 films having utility in ferroelectric random access memories and high performance thin film microactuators
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
KR100313253B1 (ko) * 1999-03-10 2001-11-05 노태원 반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터
US6128214A (en) * 1999-03-29 2000-10-03 Hewlett-Packard Molecular wire crossbar memory
US6226160B1 (en) * 1999-04-15 2001-05-01 International Business Machines Corporation Small area magnetic tunnel junction devices with low resistance and high magnetoresistance
US6326637B1 (en) * 1999-10-18 2001-12-04 International Business Machines Corporation Antiferromagnetically exchange-coupled structure for magnetic tunnel junction device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2540300C3 (de) * 1974-09-19 1981-05-21 Naamloze Vennootschap Philips' Gloeilampenfabrieken, Eindhoven Verfahren zur Herstellung eines Leitermusters auf einem Körper
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
DE19622415A1 (de) * 1996-06-04 1997-12-11 Siemens Ag CMOS-Halbleiterstruktur und Verfahren zur Herstellung derselben
US5804458A (en) * 1996-12-16 1998-09-08 Motorola, Inc. Method of fabricating spaced apart submicron magnetic memory cells
US6048739A (en) * 1997-12-18 2000-04-11 Honeywell Inc. Method of manufacturing a high density magnetic memory device
EP0936624A2 (de) * 1998-02-10 1999-08-18 International Business Machines Corporation Magnetoresistiven Speicheranordnungen
WO2000052701A1 (de) * 1999-02-26 2000-09-08 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
L.N. Dunkleberger: "Stencil technique for the preparation of thin-film Josephson devices" in "J. Vac. Sci. Technol.", 15 (1978) 1, pp. 88-90 *
S.D. Kim et al.: "Assessment of Dry Etching Damagein Permalloy Thin Films" in "Journal of Applied Physics", 85 (19. April 1999) 8, pp. 5992-5994 *
S.J. Pearton et al.: "High Rate Etching of Metals for magnetoelectronic Applications" in "Electro- chemical Soc. Proceedings", State of the Art Pro- gramm on Compound Semiconductors XXXII, ISBN 1-56677-149-8, Vol. 97-21, pp. 270-285 *

Also Published As

Publication number Publication date
US6458603B1 (en) 2002-10-01
DE10050076A1 (de) 2002-04-18
US20020042158A1 (en) 2002-04-11

Similar Documents

Publication Publication Date Title
DE10050076C2 (de) Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement
DE10006964C2 (de) Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE4446881C2 (de) Durchgangslochstruktur und ihr Herstellungsverfahren
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE112018005611B4 (de) OXIDATION VON SEITENWÄNDEN EINER FREIEN SCHICHT UND ABSTANDSHALTERUNTERSTÜTZTES ÄTZEN VON MAGNETISCHEN TUNNEL-ÜBERGÄNGEN (MTJs) FÜR MAGNETORESISTIVE HOCHLEISTUNGS-DIREKTZUGRIFFSSPEICHERVORRICHTUNGEN (MRAM)
DE102019113486B4 (de) Neuartige hartmaske für mtj-strukturierung
DE102019122405B4 (de) Hohe baumartige sub-30nm-durchkontaktierungen zur reduzierung der wiederabscheidung von leitfähigem material für sub-60nm-mram-vorrichtungen
DE102018127580A1 (de) Ansteigende schutzschicht in der mtj-fertigung
DE102019122404A1 (de) Selbstjustierende kapselungshartmaske zum trennen physikalisch unterätzter mtj-zellen zum reduzieren leitender redeposition
DE102004017411B4 (de) In-situ-Metallbarriereablagerung für Sputterätzen auf einer Verbindungsstruktur
DE102020128198A1 (de) Verfahren zur herstellung einer hartmaske mit einemverjüngten profil
DE102005046976B4 (de) Verfahren zur Herstellung einer Wolframverbindungsstruktur mit verbesserter Seitenwandbedeckung der Barrierenschicht
EP1314165B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE102019124340A1 (de) Mehrfach-abstandhalter-unterstütztes physikalisches ätzverfahren von sub-60nm-mram-vorrichtungen
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102006021818A1 (de) Verfahren zum Ausbilden magnetoresistiver Übergänge beim Herstellen von MRAM-Zellen
DE102019123819B4 (de) PHYSIKALISCH STARK ÄTZBESTÄNDIGE FOTOLACKMASKE ZUM DEFINIEREN EINER GROßEN SUB-30NM-DURCHKONTAKTIERUNG UND METALLHARTMASKE FÜR MRAM-VORRICHTUNGEN
EP1193742A2 (de) Verfahren zum Herstellen von integrierten Schaltungsanordnungen sowie zugehörige Schaltungsanordnungen, insbesondere Tunnelkontaktelemente
EP3791408B1 (de) Verfahren zum herstellen einer atomfalle sowie atomfalle
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
DE10226603A1 (de) Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
DE10104265B4 (de) Verfahren zum Herstellen einer Halbleiterschaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee